KR101255460B1 - 다결정 실리콘 트랜지스터의 제조 방법 - Google Patents
다결정 실리콘 트랜지스터의 제조 방법 Download PDFInfo
- Publication number
- KR101255460B1 KR101255460B1 KR1020110090882A KR20110090882A KR101255460B1 KR 101255460 B1 KR101255460 B1 KR 101255460B1 KR 1020110090882 A KR1020110090882 A KR 1020110090882A KR 20110090882 A KR20110090882 A KR 20110090882A KR 101255460 B1 KR101255460 B1 KR 101255460B1
- Authority
- KR
- South Korea
- Prior art keywords
- silicon layer
- polycrystalline silicon
- gas
- aluminum metal
- metal film
- Prior art date
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 55
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 238000000034 method Methods 0.000 title claims description 22
- 229920005591 polysilicon Polymers 0.000 title description 2
- 239000010409 thin film Substances 0.000 title description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 27
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 19
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 19
- 239000010703 silicon Substances 0.000 claims abstract description 19
- 238000000151 deposition Methods 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 238000000059 patterning Methods 0.000 claims abstract description 7
- 238000010438 heat treatment Methods 0.000 claims description 14
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 8
- 230000008021 deposition Effects 0.000 claims description 4
- 229910004205 SiNX Inorganic materials 0.000 claims description 3
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 3
- 238000004140 cleaning Methods 0.000 claims description 2
- 239000010408 film Substances 0.000 description 18
- 229920001621 AMOLED Polymers 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 238000005468 ion implantation Methods 0.000 description 5
- 238000005530 etching Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 238000002425 crystallisation Methods 0.000 description 2
- 230000008025 crystallization Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 다결정 실리콘 트랜지스터의 제조 방법에 관한 것이다.
즉, 본 발명의 다결정 실리콘 트랜지스터의 제조 방법은 투명기판에 버퍼층을 형성하는 단계와; 상기 버퍼층 상부에 도핑되지 않은 실리콘층을 증착 및 패터닝하는 단계와; 상기 도핑되지 않은 실리콘층을 열처리하여 다결정 실리콘층으로 만드는 단계와; 상기 다결정 실리콘층과 상기 버퍼층 상부에 소스와 드레인을 위한 알루미늄 금속막을 형성하는 단계와; 상기 알루미늄 금속막과 상기 다결정 실리콘층 상부에 절연막을 형성하는 단계와; 열처리하여 상기 알루미늄 금속막에서 상기 다결정 실리콘층으로 캐리어를 도핑하는 단계와; 상기 절연막 상부에 게이트를 형성하는 단계를 포함한다.
즉, 본 발명의 다결정 실리콘 트랜지스터의 제조 방법은 투명기판에 버퍼층을 형성하는 단계와; 상기 버퍼층 상부에 도핑되지 않은 실리콘층을 증착 및 패터닝하는 단계와; 상기 도핑되지 않은 실리콘층을 열처리하여 다결정 실리콘층으로 만드는 단계와; 상기 다결정 실리콘층과 상기 버퍼층 상부에 소스와 드레인을 위한 알루미늄 금속막을 형성하는 단계와; 상기 알루미늄 금속막과 상기 다결정 실리콘층 상부에 절연막을 형성하는 단계와; 열처리하여 상기 알루미늄 금속막에서 상기 다결정 실리콘층으로 캐리어를 도핑하는 단계와; 상기 절연막 상부에 게이트를 형성하는 단계를 포함한다.
Description
본 발명은 다결정 실리콘 트랜지스터의 제조 방법에 관한 것이다.
AMOLED(Active Matrix Organic Light Emitting diode)는 TFT(Thin Film Transistor) 백플레인(Backplane)에 OLED를 증착하여 TFT에서 공급되는 전류로 OLED를 발광시키게 된다.
이때, 화소에는 최소 2개의 TFT인 스위칭 TFT 및 구동 TFT가 필요하며, 균일한 특성을 얻기 위하여 많은 TFT가 사용된다.
구동 TFT는 주어진 게이트 전압에 동일한 전류를 OLED에 흘려주어야 하고, 흐르는 전류량이 OLED의 밝기를 결정함으로써, 균일한 밝기를 위해서 TFT의 특성이 균일하여 동일한 전류를 흘려주어야 한다.
대면적 AMOLED를 개발하기 위해서는 백플레인의 TFT 특성의 균일한 확보와 낮은 제조 비용 및 높은 생산성을 가능한 소자, 소재 및 공정 기술의 개발이 필요하다.
AMOLED의 초기 기술개발의 초점은 OLED의 물질 및 증착에 집중되었으며, 백플레인의 제조는 LTPS(Low Temperature Poly Silicon) LCD에서 확립딘 기술을 쉽게 이용할 수 있을 것을 생각되었으나, 개발이 진행됨에 따라 다결정 실리콘에 있어 문턱 전압의 불균일 같은 문제점이 대두되었고, 이를 극복할 수 있는 TFT 백플레인의 제조 기술은 AMOLED의 향후 성공을 가름하는 최대 이슈로 부각되고 있다.
LTPS는 아모포스 실리콘 TFT 공정에 비하여 공정 원가가 높아 공정 원가를 낮출 수 있는 단순한 공정을 개발할 필요가 있으며, 회사나 연구소 등에서 공정을 보다 단순하고 원가를 절감할 수 있는 새로운 기술에 대한 연구가 많이 진행되고 있다.
본 발명은 이온 주입을 위한 컨택홀 형성을 제거함으로써, 마스크수를 줄일 수 있고, 컨택홀 형성시 다결정 실리콘층 식각되는 단점을 방지할 수 있고, 제조 단가를 감소시킬 수 있는 것이다.
본 발명은,
투명기판에 버퍼층을 형성하는 단계와;
상기 버퍼층 상부에 도핑되지 않은 실리콘층을 증착 및 패터닝하는 단계와;
상기 도핑되지 않은 실리콘층을 열처리하여 다결정 실리콘층으로 만드는 단계와;
상기 다결정 실리콘층과 상기 버퍼층 상부에 소스와 드레인을 위한 알루미늄 금속막을 형성하는 단계와;
상기 알루미늄 금속막과 상기 다결정 실리콘층 상부에 절연막을 형성하는 단계와;
열처리하여 상기 알루미늄 금속막에서 상기 다결정 실리콘층으로 캐리어를 도핑하는 단계와;
상기 절연막 상부에 게이트를 형성하는 단계를 포함하는 다결정 실리콘 트랜지스터의 제조 방법이 제공된다.
그리고, 본 발명의 일실시예는 상기 투명기판에 버퍼층을 형성하는 단계는, 상기 투명기판의 표면을 세정한 후, SiH4가스와 N2O 가스가 혼합된 가스 분위기에서 PECVD(Plasma Enhanced Chemical Vapor Deposition) 장비로 버퍼 역할을 하는 SiO2 버퍼층을 증착하는 단계이다.
또, 상기 버퍼층 상부에 도핑되지 않은 실리콘층을 증착 및 패터닝하는 단계는, PECVD 장비에서 SiH4가스와 H2 가스가 혼합된 가스 분위기에서 상기 도핑되지 않은 실리콘층을 증착한 다음, 시진식각 공정으로 패터닝하는 단계이다.
또한, 상기 도핑되지 않은 실리콘층을 열처리하여 다결정 실리콘층으로 만드는 단계는, 퍼니스(Furnace) 장비를 사용하여, 400℃ ~ 800℃에서 열처리하여 상기 도핑되지 않은 실리콘층을 다결정 실리콘층으로 결정화하는 단계이다.
게다가, 상기 알루미늄 금속막과 상기 다결정 실리콘층 상부에 절연막을 형성하는 단계는, SiH4가스, NH3 가스와 H2 가스가 혼합된 가스 분위기에서 상기 알루미늄 금속막과 상기 다결정 실리콘층 상부에 SiNx를 증착하는 단계이다.
더불어, 상기 열처리하여 상기 알루미늄 금속막에서 상기 다결정 실리콘층으로 캐리어를 도핑하는 단계는, 퍼니스 장비에서 350℃의 온도로 3-4시간 열처리하여 상기 알루미늄 금속막에서 상기 다결정 실리콘층으로 캐리어를 도핑하는 단계이다.
본 발명에 따른 다결정 실리콘 트랜지스터의 제조 방법은 이온주입공정을 알루미늄 열처리 공정으로 대신함으로써, 소스와 드레인을 다결정 실리콘층 바로 위에 형성시켜, 이온 주입을 위한 컨택홀 형성을 제거할 수 있어 마스크수를 줄일 수 있고, 컨택홀 형성시 다결정 실리콘층 식각되는 단점을 방지할 수 있고, 제조 단가를 감소시킬 수 있는 효과가 있다.
도 1a 내지 도 1e는 본 발명에 따른 다결정 실리콘 트랜지스터의 제조 방법을 설명하기 위한 모식적인 단면도
도 2는 본 발명에 따른 다결정 실리콘 트랜지스터를 설명하기 위한 모식적인 단면도
도 2는 본 발명에 따른 다결정 실리콘 트랜지스터를 설명하기 위한 모식적인 단면도
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 설명하면 다음과 같다.
이 과정에서 도면에 도시된 구성요소의 크기나 형상 등은 설명의 명료성과 편의상 과장되게 도시될 수 있다. 또한, 본 발명의 구성 및 작용은 고려하여 특별히 정의된 용어들은 사용자, 운용자의 의도 또는 관례에 따라 달라질 수 있다. 이러한 용어들에 대한 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 한다.
도 1a 내지 도 1e는 본 발명에 따른 다결정 실리콘 트랜지스터의 제조 방법을 설명하기 위한 모식적인 단면도이고, 도 2는 본 발명에 따른 다결정 실리콘 트랜지스터를 설명하기 위한 모식적인 단면도이다.
본 발명에 따른 다결정 실리콘 트랜지스터의 제조 방법은 먼저, 투명기판(100)에 버퍼층(110)을 형성한다.(도 1a)
상기 투명기판(100)은 고온에서 견딜수 있는 유리 기판을 적용하는 것이 바람직하다.
그리고, 상기 투명기판(100)은 표면을 세정한 후, SiH4가스와 N2O 가스가 혼합된 가스 분위기에서 PECVD(Plasma Enhanced Chemical Vapor Deposition) 장비로 버퍼 역할을 하는 SiO2 버퍼층(110)을 200㎚의 두께로 증착한다.
그 후, 상기 버퍼층(110) 상부에 도핑되지 않은 실리콘층(120)을 증착 및 패터닝한다.(도 1b)
상기 도핑되지 않은 실리콘층(120)은 상기 PECVD 장비에서 SiH4가스와 H2 가스가 혼합된 가스 분위기에서 200㎚의 두께로 증착한 다음, 시진식각 공정으로 패터닝한다.
계속, 상기 도핑되지 않은 실리콘층(120)을 열처리하여 다결정 실리콘층(121)으로 만든다.(도 1c)
여기서, SPC(Solid Phase Crystallization) 방법으로 퍼니스(Furnace) 장비를 사용하여, 600℃의 고온에서 24시간 동안 열처리하여 상기 도핑되지 않은 실리콘층(120)을 다결정 실리콘층(121)으로 결정화한다.
즉, 상기 결정화 온도 범위는 400℃ ~ 800℃인 것이 바람직하다.
연이어, 상기 다결정 실리콘층(121)과 상기 버퍼층(110) 상부에 소스와 드레인을 위한 알루미늄 금속막(131,132)을 형성한다.(도 1d)
그 다음, 상기 알루미늄 금속막(131,132)과 상기 다결정 실리콘층(121) 상부에 절연막(150)을 형성한다.(도 1e)
상기 절연막(150)은 SiH4가스, NH3 가스와 H2 가스가 혼합된 가스 분위기에서 SiNx를 250㎚의 두께로 증착하여 형성한다.
이어서, 열처리하여 상기 알루미늄 금속막(131,132)에서 상기 다결정 실리콘층(121)으로 캐리어를 도핑한다.(도 1f)
이때, 퍼니스 장비에서 350℃의 온도로 3-4시간 열처리하여 상기 알루미늄 금속막(131,132)에서 상기 다결정 실리콘층(121)으로 캐리어를 도핑한다.
즉, 상기 알루미늄 금속막(131,132)의 열처리 온도는 350℃이고, 3-4시간 열처리하여 캐리어를 도핑하는 것이다.
이후, 상기 절연막(150) 상부에 게이트(170)를 형성한다.(도 1g)
상기 게이트(170)는 스퍼터(Sputter) 장비를 사용하여 150㎚의 두께로 증착한 후, 사진식각 공정으로 패터닝한다.
그리고, 본 발명에 따른 다결정 실리콘 트랜지스터의 제조 방법은 이온주입공정을 알루미늄 열처리 공정으로 대신함으로써, 소스와 드레인을 다결정 실리콘층 바로 위에 형성시켜, 이온 주입을 위한 컨택홀 형성을 제거할 수 있어 마스크수를 줄일 수 있고, 컨택홀 형성시 다결정 실리콘층 식각되는 단점을 방지할 수 있고, 제조 단가를 감소시킬 수 있는 장점이 있음
따라서, 전술된 공정을 수행하여, 도 2와 같은 다결정 실리콘 트랜지스터를 제조하게 된다.
즉, 본 발명에 따른 다결정 실리콘 트랜지스터는 투명기판(100)과; 상기 투명기판(100)에 형성된 버퍼층(110)과; 상기 버퍼층(110) 상부에, 열처리에 의하여 상기 알루미늄 금속막(131,132)에서 캐리어 도핑된 다결정 실리콘층(121a,121b)과; 상기 다결정 실리콘층(121a,121b)과 상기 버퍼층(110) 상부에 소스와 드레인을 위하여 형성된 알루미늄 금속막(131,132)과; 상기 알루미늄 금속막(131,132)과 상기 다결정 실리콘층(121) 상부에 형성된 절연막(150)과; 상기 절연막(150) 상부에 형성된 게이트 절연막(170)을 포함하여 구성된다.
이상에서 본 발명에 따른 실시예들이 설명되었으나, 이는 예시적인 것에 불과하고, 당해 분야에서 통상적 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 범위의 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 다음의 특허청구범위에 의해서 정해져야 할 것이다.
Claims (6)
- 투명기판에 버퍼층을 형성하는 단계와;
상기 버퍼층 상부에 도핑되지 않은 실리콘층을 증착 및 패터닝하는 단계와;
상기 도핑되지 않은 실리콘층을 열처리하여 다결정 실리콘층으로 만드는 단계와;
상기 다결정 실리콘층과 상기 버퍼층 상부에 소스와 드레인을 위한 알루미늄 금속막을 형성하는 단계와;
상기 알루미늄 금속막과 상기 다결정 실리콘층 상부에 절연막을 형성하는 단계와;
열처리하여 상기 알루미늄 금속막에서 상기 다결정 실리콘층으로 캐리어를 도핑하는 단계와;
상기 절연막 상부에 게이트를 형성하는 단계를 포함하는 다결정 실리콘 트랜지스터의 제조 방법.
- 청구항 1에 있어서,
상기 투명기판에 버퍼층을 형성하는 단계는,
상기 투명기판의 표면을 세정한 후, SiH4가스와 N2O 가스가 혼합된 가스 분위기에서 PECVD(Plasma Enhanced Chemical Vapor Deposition) 장비로 버퍼 역할을 하는 SiO2 버퍼층을 증착하는 단계인 다결정 실리콘 트랜지스터의 제조 방법.
- 청구항 1에 있어서,
상기 버퍼층 상부에 도핑되지 않은 실리콘층을 증착 및 패터닝하는 단계는,
PECVD 장비에서 SiH4가스와 H2 가스가 혼합된 가스 분위기에서 상기 도핑되지 않은 실리콘층을 증착한 다음, 시진식각 공정으로 패터닝하는 단계인 다결정 실리콘 트랜지스터의 제조 방법.
- 청구항 1에 있어서,
상기 도핑되지 않은 실리콘층을 열처리하여 다결정 실리콘층으로 만드는 단계는,
퍼니스(Furnace) 장비를 사용하여, 400℃ ~ 800℃에서 열처리하여 상기 도핑되지 않은 실리콘층을 다결정 실리콘층으로 결정화하는 단계인 다결정 실리콘 트랜지스터의 제조 방법.
- 청구항 1에 있어서,
상기 알루미늄 금속막과 상기 다결정 실리콘층 상부에 절연막을 형성하는 단계는,
SiH4가스, NH3 가스와 H2 가스가 혼합된 가스 분위기에서 상기 알루미늄 금속막과 상기 다결정 실리콘층 상부에 SiNx를 증착하는 단계인 다결정 실리콘 트랜지스터의 제조 방법.
- 청구항 1 내지 5 중 한 항에 있어서,
상기 열처리하여 상기 알루미늄 금속막에서 상기 다결정 실리콘층으로 캐리어를 도핑하는 단계는,
퍼니스 장비에서 350℃의 온도로 3-4시간 열처리하여 상기 알루미늄 금속막에서 상기 다결정 실리콘층으로 캐리어를 도핑하는 단계인 다결정 실리콘 트랜지스터의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110090882A KR101255460B1 (ko) | 2011-09-07 | 2011-09-07 | 다결정 실리콘 트랜지스터의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110090882A KR101255460B1 (ko) | 2011-09-07 | 2011-09-07 | 다결정 실리콘 트랜지스터의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20130027352A KR20130027352A (ko) | 2013-03-15 |
| KR101255460B1 true KR101255460B1 (ko) | 2013-04-16 |
Family
ID=48178337
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020110090882A KR101255460B1 (ko) | 2011-09-07 | 2011-09-07 | 다결정 실리콘 트랜지스터의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101255460B1 (ko) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20050055355A (ko) * | 2003-12-08 | 2005-06-13 | 엘지.필립스 엘시디 주식회사 | 다결정 실리콘 박막트랜지스터 제조방법 |
| KR20090042122A (ko) * | 2007-10-24 | 2009-04-29 | 재단법인서울대학교산학협력재단 | 금속유도 측면 결정화를 이용한 하부 게이트 구조를 갖는다결정 실리콘 박막 트랜지스터 및 그의 제조방법 |
| KR20110017247A (ko) * | 2009-08-13 | 2011-02-21 | 삼성모바일디스플레이주식회사 | 박막트랜지스터, 그의 제조방법 및 그를 포함하는 유기전계발광표시장치 |
| JP2011040710A (ja) * | 2009-08-13 | 2011-02-24 | Samsung Mobile Display Co Ltd | 薄膜トランジスタの製造方法及びそれを含む有機電界発光表示装置の製造方法 |
-
2011
- 2011-09-07 KR KR1020110090882A patent/KR101255460B1/ko active IP Right Grant
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20050055355A (ko) * | 2003-12-08 | 2005-06-13 | 엘지.필립스 엘시디 주식회사 | 다결정 실리콘 박막트랜지스터 제조방법 |
| KR20090042122A (ko) * | 2007-10-24 | 2009-04-29 | 재단법인서울대학교산학협력재단 | 금속유도 측면 결정화를 이용한 하부 게이트 구조를 갖는다결정 실리콘 박막 트랜지스터 및 그의 제조방법 |
| KR20110017247A (ko) * | 2009-08-13 | 2011-02-21 | 삼성모바일디스플레이주식회사 | 박막트랜지스터, 그의 제조방법 및 그를 포함하는 유기전계발광표시장치 |
| JP2011040710A (ja) * | 2009-08-13 | 2011-02-24 | Samsung Mobile Display Co Ltd | 薄膜トランジスタの製造方法及びそれを含む有機電界発光表示装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20130027352A (ko) | 2013-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9608127B2 (en) | Amorphous oxide thin film transistor, method for manufacturing the same, and display panel | |
| US8283671B2 (en) | Thin film transistor, method of fabricating the same, and organic light emitting diode display device including the same | |
| EP3113217B1 (en) | Low-temperature polycrystalline silicon thin-film transistor, array substrate and manufacturing method therefor | |
| JP4488039B2 (ja) | 薄膜半導体装置の製造方法 | |
| CN102969250B (zh) | Ltps薄膜及薄膜晶体管的制备方法,阵列基板及显示装置 | |
| KR100601374B1 (ko) | 박막 트랜지스터 및 그 제조방법과 박막 트랜지스터를포함하는 평판표시장치 | |
| WO2016101392A1 (zh) | Amoled背板的制作方法及其结构 | |
| US10312273B2 (en) | Low temperature poly-silicon TFT substrate structure and manufacture method thereof | |
| KR20140043021A (ko) | 폴리실리콘 박막 및 그 제조 방법, 어레이 기판 및 디스플레이 장치 | |
| WO2015188594A1 (zh) | 多晶硅层及显示基板的制备方法、显示基板 | |
| US9520421B1 (en) | Method for manufacturing LTPS TFT substrate and LTPS TFT substrate | |
| WO2021259361A1 (zh) | 薄膜晶体管及其制备方法、阵列基板、显示面板 | |
| WO2016201725A1 (zh) | 低温多晶硅tft基板的制作方法及低温多晶硅tft基板 | |
| US9887213B2 (en) | Method for manufacturing thin film transistor and related active layer for thin film transistor, thin film transistor, array substrate, and display apparatus | |
| CN105655352B (zh) | 低温多晶硅tft阵列基板的制作方法 | |
| US6773969B2 (en) | Method of forming a thin film transistor | |
| JP2007220918A (ja) | レーザアニール方法、薄膜半導体装置及びその製造方法、並びに表示装置及びその製造方法 | |
| US11227882B2 (en) | Thin film transistor, method for fabricating the same, display substrate, and display device | |
| KR100785019B1 (ko) | 하부 게이트 박막 트랜지스터 및 그 제조방법 | |
| KR100946560B1 (ko) | 박막트랜지스터의 제조방법 | |
| KR101255460B1 (ko) | 다결정 실리콘 트랜지스터의 제조 방법 | |
| JP4286692B2 (ja) | ポリシリコン結晶化の制御方法 | |
| KR100611762B1 (ko) | 박막트랜지스터의 제조 방법 | |
| TWI260702B (en) | Method of selective laser crystallization and display panel fabricated by using the same | |
| KR100685428B1 (ko) | 박막트랜지스터의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20160408 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20170330 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20180410 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20190403 Year of fee payment: 7 |