KR100685428B1 - 박막트랜지스터의 제조방법 - Google Patents
박막트랜지스터의 제조방법 Download PDFInfo
- Publication number
- KR100685428B1 KR100685428B1 KR1020040098256A KR20040098256A KR100685428B1 KR 100685428 B1 KR100685428 B1 KR 100685428B1 KR 1020040098256 A KR1020040098256 A KR 1020040098256A KR 20040098256 A KR20040098256 A KR 20040098256A KR 100685428 B1 KR100685428 B1 KR 100685428B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- amorphous silicon
- manufacturing
- thin film
- silicon film
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 43
- 239000010408 film Substances 0.000 claims abstract description 103
- 239000002184 metal Substances 0.000 claims abstract description 49
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 40
- 239000010409 thin film Substances 0.000 claims abstract description 40
- 238000004519 manufacturing process Methods 0.000 claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 238000001552 radio frequency sputter deposition Methods 0.000 claims abstract description 17
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 20
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 239000004973 liquid crystal related substance Substances 0.000 claims description 3
- 238000002425 crystallisation Methods 0.000 abstract description 14
- 230000008025 crystallization Effects 0.000 abstract description 13
- 229910021419 crystalline silicon Inorganic materials 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 53
- 230000000052 comparative effect Effects 0.000 description 13
- 239000004065 semiconductor Substances 0.000 description 13
- 238000005229 chemical vapour deposition Methods 0.000 description 9
- 238000000151 deposition Methods 0.000 description 9
- 230000008021 deposition Effects 0.000 description 8
- 239000003054 catalyst Substances 0.000 description 7
- 238000010438 heat treatment Methods 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 4
- 230000001965 increasing effect Effects 0.000 description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 229910004205 SiNX Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 239000012044 organic layer Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000003513 alkali Substances 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 230000001404 mediated effect Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
- G02F1/13685—Top gates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
- H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
- H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Nonlinear Science (AREA)
- Ceramic Engineering (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Geometry (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Recrystallisation Techniques (AREA)
- Thin Film Transistor (AREA)
Abstract
박막트랜지스터의 제조방법에 대한 것이다. 기판 상에 비정질 실리콘막을 형성하는 단계; 상기 비정질 실리콘막 상에 캡핑층을 형성하는 단계; 상기 캡핑층 상에 RF 스퍼터링법을 이용하여 금속막을 형성하는 단계: 및 상기 금속막이 형성된 기판을 열처리하여 상기 비정질 실리콘막을 결정질 실리콘막으로 결정화하는 단계를 포함하는 박막트랜지스터의 제조방법을 제공한다.
결정화, MICC
Description
도 1 내지 도 4는 본발명의 실시예에 따른 박막 트랜지스터의 제조방법 및 그를 이용한 평판표시장치의 제조방법을 나타낸 단면도,
도 5a는 비교예에 따른 다결정 실리콘의 그레인 크기를 나타낸 사진,
도 5b는 실험예에 따른 다결정 실리콘의 그레인 크기를 나타낸 사진이다.
* 도면의 주요 부분에 대한 도면 부호의 설명 *
100 : 기판, 110 : 버퍼층,
120 : 비정질 실리콘막, 130 : 캡핑층,
140 : 금속막, 120a : 다결정 실리콘막
135 : 게이트 전극, 140a : 소스 전극,
140b : 드레인 전극, 150 : 절연막,
160 : 화소 전극, 170 : 발광층,
180 : 대향전극
본 발명은 박막트랜지스터의 제조방법에 관한 것으로서, 보다 상세하게는 RF 스퍼터링법을 이용하여 결정화 촉매를 형성하는 반도체층 형성방법에 대한 것이다.
일반적으로 평판 표시 장치는 구동 방법에 따라 수동 구동(passive matrix)방식과 능동 구동(active matrix)방식으로 나뉘는데, 능동 구동 방식은 박막 트랜지스터(Thin Film transistor; TFT)를 사용하는 회로들을 가진다. 이와 같은 회로들은 액정 표시 장치(Liquid Crystal Display; LCD), 유기 전계 발광 표시 장치(Organic Electroluminescence display; OELD) 등의 평판 표시 장치에서 대표적으로 쓰인다.
상기 박막 트랜지스터 중 다결정 실리콘 박막 트랜지스터는 결정화 기술의 발전으로 인해 비정질 실리콘 박막트랜지스터와 비슷한 낮은 온도에서 제작이 가능하게 되었다. 또한, 비정질 실리콘 박막 트랜지스터에 비해 전자나 정공의 이동도가 높으며, CMOS(Complementary Metal-Oxide Semiconductor) 박막 트랜지스터 구현이 가능하여 기판 상에 구동 회로용 박막 트랜지스터와 화소 구동용 박막 트랜지스터를 동시에 형성될 수 있게 되었다. 상기 박막 트랜지스터의 활성층으로 사용되는 다결정 실리콘막을 형성하는 방법은 통상적으로 절연 기판 상에 비정질 실리콘막을 증착한 다음, 소정의 온도에서 결정화하여 다결정 실리콘막을 형성하는 방법을 이용한다.
상기 다결정 실리콘막에 있어서 결정화 방법 및 조건과 그에 따른 그레인 크기 및 특성이 매우 중요한데, 이는 상기 그레인의 크기가 반도체층의 전하 이동도에 영향을 주기 때문이다.
상기의 그레인이 크게 형성되도록하는 결정화하는 방법 중 MICC(metal induced crystallization of amorphous silicon through a cap)가 있다. 상기 MICC법은 비정질 실리콘막 상에 캡핑층으로 무기막층을 형성하고, 상기 캡핑층 상부에 결정촉매인 금속막을 형성하여 열처리를 함으로써 결정화가 이루어진다. 즉, 상기 금속이 상기 캡핑층 내부로 확산하여, 하부에 존재하는 비정질 실리콘막에 도달하여 결정화 촉매가 되는 것이다. 상기의 금속막의 두께에 따라 캡핑층 내부로 확산되는 금속의 양이 결정되고, 상기 확산되는 금속이 많을수록 결정화된 실리콘의 그레인의 크기는 줄어든다. 그로 인해 상기 결정화된 실리콘층으로 형성된 반도체층의 전하 이동도는 낮아질 수 있다. 따라서, 반도체층의 특성을 향상을 위해 그레인의 크기를 조절하는 것이 중요하며, 이는 상기 금속막의 두께 조절이 아주 중요한 변수가 될 수 있다.
본 발명이 이루고자 하는 기술적 과제는, 큰 그레인 크기를 가지는 다결정 실리콘막을 형성하기 위해 RF 스퍼터링법을 사용하여 결정화 촉매 금속을 형성하는 박막트랜지스터의 제조방법을 제공하는 것에 목적이 있다.
상기 기술적 과제를 이루기 위하여 본 발명은 기판 상에 비정질 실리콘막을 형성하는 단계; 상기 비정질 실리콘막 상에 캡핑층을 형성하는 단계; 상기 캡핑층 상에 RF 스퍼터링법을 이용하여 금속막을 형성하는 단계: 및 상기 금속막이 형성된 기판을 열처리하여 상기 비정질 실리콘막을 다결정 실리콘막으로 결정화하는 단계를 포함하는 박막트랜지스터의 제조방법을 제공한다.
상기 RF 스퍼터링법은 RF 전력밀도를 0.06 내지 0.3W/㎠로 하여 금속막을 형성하는 것일 수 있다.
상기 RF 스퍼터링법은 상기 금속막이 1 스캔당 0.16 내지 0.80Å의 두께로 형성되는 것일 수 있다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되어지는 것이다. 따라서, 본 발명은 이하 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 층 및 영역의 길이, 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 1 내지 도 4는 본 발명의 실시예에 따른 박막 트랜지스터의 제조방법 및 그를 이용한 평판표시장치의 제조방법을 나타낸 단면도이다.
도 1을 참조하면, 기판(100) 상에 비정질 실리콘막(120)을 형성한다.
상기 비정질 실리콘막(120)을 형성하기 전에, 상기 기판(100) 상에 버퍼층(110)을 형성하는 것을 더욱 포함할 수 있다. 상기 버퍼층(110)은 기판으로부터 발생하여 반도체층으로 확산되는 알칼리 계열 불순물의 효율적인 차단을 위해 형성하는 것이 바람직하다. 상기 버퍼층(110)은 화학기상증착법(CVD)으로 형성할 수 있다. 상기 화학기상증착법은 저압화학기상증착법(LPCVD), 상압화학기상증착법(APCVD) 및 플라즈마화학기상증착법(PECVD)로 이루어진 군에서 선택되는 하나의 방법을 사용할 수 있다.
상기 버퍼층(110) 상에 비정질 실리콘막(120)을 형성한다. 상기 비정질 실리콘막(120)은 화학기상증착법(CVD)으로 형성할 수 있다. 상기 화학기상증착법은 저압화학기상증착법(LPCVD), 상압화학기상증착법(APCVD) 및 플라즈마화학기상증착법(PECVD)로 이루어진 군에서 선택되는 하나의 방법을 사용할 수 있다. 상기의 화학기상증착법에는 SiH4의 기체가 사용될 수 있다.
도 2를 참조하면, 상기 비정질 실리콘막(120) 상에 캡핑층(130)을 형성한다. 상기 캡핑층(130)은 실리콘질화막일 수 있다. 상기 캡핑층(130)은 상기 비정질 실리콘막(120) 상에 위치하여 열처리 공정 또는 소자 제작 공정에서 발생할 수 있는 반도체층의 오염을 막을 수 있고, 금속 매개 결정화를 유도하기 위한 금속의 농도를 제어할 수 있는 필터로도 사용이 가능한 장점이 있다.
상기 캡핑층(130) 상에 RF 스퍼터링법을 이용하여 금속막(140)을 형성한다.
상기 RF 스퍼터링법은 RF 전력밀도를 0.06 내지 0.3W/㎠로 하여 금속막을 형성하는 것일 수 있다. 상기 금속막은 Ni막일 수 있다.
또한, 상기 RF 스퍼터링법은 상기 금속막(140)이 1 스캔당 0.16 내지 0.80Å의 두께로 형성되는 것일 수 있다. 이 때 상기 기판(100)을 회전하면서 금속막을 형성할 경우 회전 속도에 따라 상기 성막 속도를 더욱 낮게 조절할 수 있으므로, 더욱 정밀하게 박막 형성이 가능하다. 상기 두께는 표면적 당 금속막의 두께로써, 등착된 금속의 밀도를 나타낸 것이라 할 수 있다.
상기 금속막은 0.5 내지 2Å의 두께로 형성하는 것이 바람직하다. 왜냐하면 2Å 이상의 두께로 금속막을 형성하면 결정화 촉매가 다량으로 상기 비정질 실리콘막으로 유입되어 결정화 후에 다결정 실리콘막의 그레인 크기가 작아지게 되기 때문이다. 또한, 0.5Å 이하로 상기 금속막을 형성하게 되면 결정화가 되지 못한 비정질 실리콘막이 반도체층 내에 존재하게되어 반도체층의 특성이 저하될 수 있다.
도 3을 참조하면, 상기 금속막(140)이 형성된 기판을 열처리하여 상기 비정질 실리콘막을 다결정 실리콘막으로 결정화한다. 상기 열처리는 500 내지 700℃에서 수행할 수 있다.
상기 결정화 후 상기 무기막(130)을 제거하고, 상기 다결정 실리콘막을 패터닝하여 반도체층(120a)을 형성한다.
도 4를 참조하면, 상기 반도체층(120a) 상에 게이트 절연막(125)을 형성하고, 상기 게이트 절연막(125) 상에 게이트 전극(135)을 형성한다. 상기 게이트 절연막(135) 상에 층간 절연막(138)을 형성한 후, 그 상부에 도전막을 적층하고 패터닝하여 소스 전극(140a) 및 드레인 전극(140b)를 형성함으로써, 박막 트랜지스터(Tr)을 완성한다.
상기 박막 트랜지스터를 포함하는 평판표시장치를 형성할 수도 있다. 상기 평판표시장치는 액정표시장치 또는 유기전계발광표시장치일 수 있다.
예를 들면, 상기 박막트랜지스터(Tr)가 형성된 기판 상에 절연막(150)을 형성한다. 상기 절연막 내에 상기 박막 트랜지스터(Tr)의 소스 전극(140a) 또는 드레인 전극(140b)을 노출시키는 비아홀을 형성하고, 상기 비아홀과 연결되는 화소 전극(160)을 형성한다. 상기 화소 전극(160) 상에 발광층을 포함한 유기층(170)을 형 성하고, 상기 유기층(170)의 상부에 대향전극을 형성함으로써 유기전계발광표시장치를 완성할 수 있다.
이하, 본 발명에 따른 박막트랜지스터의 제조방법을 하기 실험예를 통해 설명하겠는 바, 하기 실험예는 본 발명을 설명하기 위한 예시일 뿐 본 발명이 이에 한정되는 것은 아니다.
실험예 1
본 발명에 따른 박막트랜지스터를 제조하기 위하여 기판 상에 비정질 실리콘막을 형성하였다. 상기 비정질 실리콘막은 550Å 정도의 두께로 형성하였다. 상기 비정질 실리콘막 상에 캡핑층으로 무기막을 형성하였다. 상기 캡핑층은 실리콘질화막(SiNx)으로 800Å 정도의 두께로 형성하였다.
상기 캡핑층 상에 0.1kW의 RF 전력으로 RF 스퍼터링법을 이용하여 박막의 Ni 금속막을 형성한 후 열처리를 함으로써 상기 비정질 실리콘막을 결정화하였다.
실험예 2
상기 캡핑층 상에 0.2kW의 RF 전력으로 RF 스퍼터링법을 이용하여 박막의 Ni 금속막을 형성하는 것을 제외하고는 실험예 1과 동일한 방법으로 상기 비정질 실리콘막을 결정화하였다.
실험예 3
상기 캡핑층 상에 0.3kW의 RF 전력으로 RF 스퍼터링법을 이용하여 박막의 Ni 금속막을 형성하는 것을 제외하고는 실험예 1과 동일한 방법으로 상기 비정질 실리콘막을 결정화하였다.
비교예 1
기판 상에 비정질 실리콘막을 형성하였다. 상기 비정질 실리콘막은 550Å 정도의 두께로 형성하였다. 상기 비정질 실리콘막 상에 캡핑층으로 무기막을 형성하였다. 상기 무기막은 실리콘질화막(SiNx)으로 800Å 정도의 두께로 형성하였다.
상기 무기막 상에 0.1 kW의 DC 전력으로 DC 스퍼터링법을 이용하여 박막의 Ni 금속막을 형성한 후 열처리를 함으로써 상기 비정질 실리콘막을 결정화하였다.
비교예 2
상기 캡핑층 상에 0.2kW의 DC 전력으로 DC 스퍼터링법을 이용하여 박막의 Ni 금속막을 형성하는 것을 제외하고는 비교예 1과 동일한 방법으로 상기 비정질 실리콘막을 결정화하였다.
비교예 3
상기 캡핑층 상에 0.3kW의 DC 전력으로 DC 스퍼터링법을 이용하여 박막의 Ni 금속막을 형성하는 것을 제외하고는 비교예 1과 동일한 방법으로 상기 비정질 실리콘막을 결정화하였다.
상기 실험예들 및 비교예들에서 얻어진 Ni 금속막의 분당 증착율, 한 스캔 당 증착되는 두께 즉, 콘트롤이 가능한 최소 두께 및 결정화된 다결정 실리콘막의 결정크기를 하기의 표 및 도 5a 내지 도 5b와 같이 나타내었다.
A : Ni 금속막의 증착비 및 한 스캔 당 증착 두께
상기 실험예 및 비교예에 따른 Ni 금속막의 증착율 및 1 스캔 당 증착 두께는 다음의 표와 같다.
| 전력(kW) | 증착율(Å/분) | 1 스캔 당 증착 두께(Å) | ||
| 실험예(RF) | 비교예(DC) | 실험예(RF) | 비교예(DC) | |
| 0.1 | 0.78 | 10.00 | 0.16 | 2.00 |
| 0.2 | 1.57 | 20.00 | 0.31 | 4.00 |
| 0.3 | 2.36 | 30.00 | 0.47 | 6.00 |
| 0.7 | 3.90 | 70.00 | 0.78 | 14.0 |
상기 표의 비교예에서 알 수 있듯이, DC 전압 스퍼터링의 경우 성막 속도가 빨라서 0.5 내지 2Å 정도의 초박막 형성에는 콘트롤하기가 어렵다. 그러나 상기 실시예에서 RF 스퍼터링의 경우 DC 스퍼터링에 비하여 그 속도가 1/10 정도로 매우 낮음을 알 수 있다. 따라서, Ni 금속막의 두께를 0.5 내지 2Å 정도로 콘트롤이 가능하다. 그로 인해, Ni 금속의 촉매로 인한 결정화(MICC) 시에 그레인의 크기는 종래보다 더욱 커질 수 있다. 또한, 미세하게 금속막의 성막 속도 조절이 가능하므로, 양산 시 공정 수율이 높아질 수 있다.
B : 실험예 및 비교예에 따른 다결정 실리콘막의 그레인 크기
도 5a는 비교예에 따른 다결정 실리콘의 그레인 크기를 나타낸 사진이고, 도 5b는 실험예에 따른 다결정 실리콘의 그레인 크기를 나타낸 사진이다.
상기 도면들을 비교하면, 본 발명의 실험예에 따른 다결정 실리콘의 그레인 크기가 더욱 크다는 것을 알 수 있다. 따라서, 상기 다결정 실리콘으로 이루어진 반도체층의 전하 이동도는 높아질 수 있으며, 그로 인해 박막트랜지스터의 전류특성은 향상될 수 있으므로, 상기 제조방법에 의해 제조된 박막 트랜지스터를 포함하는 평판표시장치는 표시장치의 응답속도 또한 향상되어, 표시장치의 표시성능이 개선될 수 있다.
본 발명에 따른 박막트랜지스터의 제조방법은 RF 스퍼터링을 사용하여 비정질 실리콘막의 결정화 촉매인 Ni 금속막을 형성함으로써, 초박막의 금속막 형성이 가능하여 다결정 실리콘막의 그레인의 크기를 더욱 크게 형성할 수 있는 효과가 있다.
따라서, 그레인 크기가 향상됨으로써 박막 트랜지스터의 반도체층에 존재하는 전하의 이동도가 증가할 수 있고, 이로 인해 상기 박막 트랜지스터를 사용하는 표시장치의 표시성능이 더욱 향상될 수 있다.
또한, 원하는 두께의 고른 금속막을 형성하여 비정질 실리콘막의 결정화가 가능하므로, 대면적의 표시장치의 제조에 더욱 효과가 나타날 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
Claims (9)
- 기판 상에 비정질 실리콘막을 형성하는 단계;상기 비정질 실리콘막 상에 캡핑층을 형성하는 단계;상기 캡핑층 상에 RF 스퍼터링법을 이용하여 금속막을 형성하는 단계; 및상기 금속막이 형성된 기판을 열처리하여 상기 비정질 실리콘막을 다결정 실리콘막으로 결정화하는 단계를 포함하는 박막트랜지스터의 제조방법.
- 제 1 항에 있어서,상기 금속막은 0.5 내지 2Å의 두께로 형성하는 것인 박막트랜지스터의 제조방법.
- 제 1 항에 있어서,상기 RF 스퍼터링법은 RF 전력밀도를 0.06 내지 0.3W/㎠로 하여 금속막을 형성하는 것인 박막트랜지스터의 제조방법.
- 제 1 항에 있어서,상기 RF 스퍼터링법은 상기 금속막이 1 스캔당 0.16 내지 0.80Å의 두께로 형성되는 것인 박막트랜지스터의 제조방법.
- 제 1 항에 있어서,상기 금속막은 Ni막인 박막트랜지스터의 제조방법.
- 제 1 항에 있어서,상기 캡핑층은 실리콘질화막인 박막트랜지스터의 제조방법.
- 제 1 항에 있어서,상기 비정질 실리콘막을 형성하기 전에, 상기 기판 상에 버퍼층을 형성하는 것을 더욱 포함하는 박막트랜지스터의 제조방법.
- 제 1 항의 제조방법으로 형성된 박막트랜지스터의 제조방법을 포함하는 평판표시장치의 제조방법.
- 제 8 항에 있어서,상기 평판표시장치의 제조방법은 액정표시장치 또는 유기전계발광표시장치의 제조방법인 평판표시장치의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040098256A KR100685428B1 (ko) | 2004-11-26 | 2004-11-26 | 박막트랜지스터의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040098256A KR100685428B1 (ko) | 2004-11-26 | 2004-11-26 | 박막트랜지스터의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060059083A KR20060059083A (ko) | 2006-06-01 |
| KR100685428B1 true KR100685428B1 (ko) | 2007-02-22 |
Family
ID=37156402
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040098256A KR100685428B1 (ko) | 2004-11-26 | 2004-11-26 | 박막트랜지스터의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100685428B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102568779B1 (ko) * | 2016-05-30 | 2023-08-22 | 삼성디스플레이 주식회사 | 디스플레이 장치 |
-
2004
- 2004-11-26 KR KR1020040098256A patent/KR100685428B1/ko active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| KR20060059083A (ko) | 2006-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8435843B2 (en) | Treatment of gate dielectric for making high performance metal oxide and metal oxynitride thin film transistors | |
| US8283671B2 (en) | Thin film transistor, method of fabricating the same, and organic light emitting diode display device including the same | |
| KR100601374B1 (ko) | 박막 트랜지스터 및 그 제조방법과 박막 트랜지스터를포함하는 평판표시장치 | |
| US8796122B2 (en) | Method of fabricating display device having a pixel region and a circuit region over the same substrate | |
| US7696030B2 (en) | Method of fabricating semiconductor device and semiconductor fabricated by the same method | |
| US7544550B2 (en) | Method of fabricating semiconductor device and semiconductor fabricated by the same method | |
| US7465614B2 (en) | Method of fabricating semiconductor device and semiconductor fabricated by the same method | |
| JP2010145984A (ja) | 有機電界発光表示装置及びその製造方法 | |
| KR101030027B1 (ko) | 박막트랜지스터, 그의 제조방법 및 그를 포함하는 유기전계발광표시장치 | |
| KR100731745B1 (ko) | 유기전계발광표시장치 및 그 제조방법 | |
| CN109638174B (zh) | Oled显示面板及其制作方法 | |
| KR20110053039A (ko) | 다결정 실리콘층의 제조방법, 박막트랜지스터, 그를 포함하는 유기전계발광표시장치 및 그들의 제조방법 | |
| JP2003007719A (ja) | 薄膜トランジスタおよびそれを用いた表示装置 | |
| KR100685428B1 (ko) | 박막트랜지스터의 제조방법 | |
| KR100685391B1 (ko) | 박막 트랜지스터와 그의 제조방법 및 박막 트랜지스터를포함하는 평판 표시 장치 | |
| KR100611751B1 (ko) | 박막트랜지스터의 제조 방법 | |
| KR100623686B1 (ko) | 박막 트랜지스터의 제조방법 | |
| KR100770270B1 (ko) | 유기전계발광소자 및 그 제조방법 | |
| KR20110050267A (ko) | 박막트랜지스터 및 그의 제조방법, 그를 포함하는 유기전계발광표시장치 및 그의 제조방법 | |
| KR100751315B1 (ko) | 박막 트랜지스터, 박막 트랜지스터 제조 방법 및 이를구비한 평판 디스플레이 소자 | |
| KR100709282B1 (ko) | 박막 트랜지스터 및 제조 방법 | |
| KR100611750B1 (ko) | 박막 트랜지스터의 제조방법 및 박막 트랜지스터를포함하는 평판 표시 장치 | |
| KR100700496B1 (ko) | 박막 트랜지스터 및 이를 이용한 유기전계발광표시장치 | |
| KR100685409B1 (ko) | 박막트랜지스터 및 그 제조 방법 | |
| KR20050099339A (ko) | 박막 트랜지스터의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130205 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20140129 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20150130 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20160129 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20180201 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20190129 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20200203 Year of fee payment: 14 |