KR101255313B1 - 액정 표시 장치 및 이의 제조 방법 - Google Patents

액정 표시 장치 및 이의 제조 방법 Download PDF

Info

Publication number
KR101255313B1
KR101255313B1 KR1020050135513A KR20050135513A KR101255313B1 KR 101255313 B1 KR101255313 B1 KR 101255313B1 KR 1020050135513 A KR1020050135513 A KR 1020050135513A KR 20050135513 A KR20050135513 A KR 20050135513A KR 101255313 B1 KR101255313 B1 KR 101255313B1
Authority
KR
South Korea
Prior art keywords
layer
forming
semiconductor layer
liquid crystal
crystal display
Prior art date
Application number
KR1020050135513A
Other languages
English (en)
Other versions
KR20070071778A (ko
Inventor
오재영
김수풀
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020050135513A priority Critical patent/KR101255313B1/ko
Publication of KR20070071778A publication Critical patent/KR20070071778A/ko
Application granted granted Critical
Publication of KR101255313B1 publication Critical patent/KR101255313B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136277—Active matrix addressed cells formed on a semiconductor substrate, e.g. of silicon
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 폴리 실리콘층 상을 지나는 게이트 금속층에 발생되는 단선을 방지하기 위한 구조를 갖는 반도체층을 포함하는 액정 표시 장치 및 이의 제조 방법에 관한 것으로, 본 발명의 액정 표시 장치의 제조 방법은 기판 상에 폴리 실리콘층을 전면 형성 후, 제 1 감광막 패턴을 마스크로 이용하여 상기 폴리 실리콘층을 식각하여 폴리 실리콘 패턴을 형성하는 단계와, 상기 제 1 감광막 패턴을 애슁하여, 상기 제 1 감광막 패턴의 폭을 줄여 제 2 감광막 패턴을 형성하는 단계와, 상기 제 2 감광막 패턴을 마스크로 이용하여 상기 폴리 실리콘 패턴의 상측부를 식각하여, 계단 형상의 프로파일을 갖는 반도체층을 형성하는 단계와, 상기 반도체층을 포함한 상기 기판 전면에 제 1 절연막을 형성하는 단계와, 상기 제 1 절연막 상부에 일 방향의 게이트 라인을 형성하는 단계와, 상기 게이트 라인을 포함한 상기 제 1 절연막 상에 제 2 절연막을 형성하는 단계 및 상기 제 2 절연막 상에 게이트 라인과 교차하는 방향의 데이터 라인을 형성하는 단계를 포함하여 이루어짐을 특징으로 한다.
반도체층, 폴리 실리콘, 게이트 금속층, 단선

Description

액정 표시 장치 및 이의 제조 방법{Liquid Crystal Display Device and Method for Manufacturing the Same}
도 1은 종래의 액정 표시 장치에 있어서, 반도체층 상에 게이트 금속층이 지나가는 모습을 나타낸 단면도
도 2는 본 발명의 액정 표시 장치에 있어서, 반도체층 상에 게이트 금속층이 지나가는 모습을 나타낸 단면도
도 3은 종래의 액정 표시 장치에 있어서, 반도체층 상에 형성되는 게이트 금속층의 단선을 나타낸 사진
도 4a 내지 도 4c는 본 발명의 박막 트랜지스터의 반도체층의 패터닝 방법을 나타낸 공정 단면도
도 5는 본 발명의 박막 트랜지스터의 제조 방법이 적용되어 패터닝된 반도체층을 평면상으로 나타낸 SEM도
도 6은 본 발명의 박막 트랜지스터의 제조 방법이 적용되어 패터닝된 반도체층을 단면상으로 나타낸 SEM도
도 7은 본 발명의 박막 트랜지스터 제조 방법이 적용된 액정 표시 장치를 나타낸 사진
*도면의 주요 부분을 나타내는 부호의 설명*
100 : 기판 110 : 반도체층
120 : 게이트 절연막 130 : 게이트 금속층
본 발명은 액정 표시 장치에 관한 것으로 특히, 폴리 실리콘층 상을 지나는 게이트 금속층에 발생되는 단선을 방지하기 위한 구조를 갖는 반도체층을 포함하는 액정 표시 장치 및 이의 제조 방법에 관한 것이다.
정보화 사회가 발전함에 따라 표시 장치에 대한 요구도 다양한 형태로 점증하고 있으며, 이에 부응하여 근래에는 LCD(Liquid Crystal Display Device), PDP(Plasma Display Panel), ELD(Electro Luminescent Display), VFD(Vacuum Fluorescent Display) 등 여러 가지 평판 표시 장치가 연구되어 왔고, 일부는 이미 여러 장비에서 표시 장치로 활용되고 있다.
그 중에, 현재 화질이 우수하고 경량, 박형, 저소비 전력의 특징 및 장점으로 인하여 이동형 화상 표시 장치의 용도로 CRT(Cathode Ray Tube)를 대체하면서 LCD가 가장 많이 사용되고 있으며, 노트북 컴퓨터의 모니터와 같은 이동형의 용도 이외에도 방송 신호를 수신하여 디스플레이하는 텔레비젼 및 컴퓨터의 모니터 등으로 다양하게 개발되고 있다.
이와 같은 액정 표시 장치가 일반적인 화면 표시 장치로서 다양한 부분에 사용되기 위해서는 경량, 박형, 저 소비 전력의 특징을 유지하면서도 고정세, 고휘 도, 대면적 등 고품위 화상을 얼마나 구현할 수 있는가에 관건이 걸려 있다고 할 수 있다.
종래의 액정 표시 장치는, 일정 공간을 갖고 합착된 제 1 기판 및 제 2 기판과, 상기 제 1 기판과 제 2 기판 사이에 주입된 액정층으로 구성되어 있다.
보다 구체적으로 설명하면, 상기 제 1 기판에는 화소 영역(P)을 정의하기 위하여 일정한 간격을 갖고 일방향으로 복수개의 게이트 라인과, 상기 게이트 라인에 수직한 방향으로 일정한 간격을 갖고 복수개의 데이터 라인이 배열된다. 그리고, 상기 각 화소 영역(P)에는 화소 전극이 형성되고, 상기 각 게이트 라인과 데이터 라인이 교차하는 부분에 박막 트랜지스터(T)가 형성되어 상기 게이트 라인에 인가되는 신호에 따라 상기 데이터 라인의 데이터 신호를 상기 각 화소 전극에 인가한다.
그리고, 도시되지 않았지만, 상기 제 2 기판에는 상기 화소 영역(P)을 제외한 부분의 빛을 차단하기 위한 블랙 매트릭스층이 형성되고, 상기 각 화소 영역에 대응되는 부분에는 색상을 표현하기 위한 R, G, B 컬러 필터층이 형성되고, 상기 컬러 필터층위에는 화상을 구현하기 위한 공통 전극이 형성되어 있다.
상기와 같은 액정 표시 장치는 상기 화소 전극과 공통 전극 사이의 전계에 의해 상기 제 1, 제 2 기판 사이에 형성된 액정층의 액정이 배향되고, 상기 액정층의 배향 정도에 따라 액정층을 투과하는 빛의 양을 조절하여 화상을 표현할 수 있다.
이와 같은 액정 표시 장치를 TN 모드(Twisted Nematic mode) 액정 표시 장치 라 하며, 상기 TN 모드 액정 표시 장치 외에 수평 전계를 이용한 횡전계 모드(In-Plane Switching(IPS) mode) 액정 표시 장치가 개발되었다. 상기 횡전계(IPS) 모드 액정 표시 장치는 제 1 기판의 화소 영역에 화소 전극과 공통 전극을 일정한 거리를 갖고 서로 평행하게 형성하여 상기 화소 전극과 공통 전극 사이에 횡 전계(수평 전계)가 발생하도록 하고 상기 횡 전계에 의해 액정층이 배향되도록 한 것이다.
이하, 첨부된 도면을 참조하여 종래의 액정 표시 장치의 제조 방법을 설명하면 다음과 같다.
도 1은 종래의 액정 표시 장치에 있어서, 반도체층 상에 게이트 금속층이 지나가는 모습을 나타낸 단면도이다.
도 1과 같이, 종래의 액정 표시 장치에 있어서, 기판(10) 상에 형성되는 반도체층(11)은 직각에 가까운 테이퍼를 갖도록 형성되며, 상기 반도체층(11)을 포함한 기판(10) 상부에는 게이트 절연막(20)이 전면 증착되며, 상기 반도체층(11)과 오버랩되는 부위를 포함하여 게이트 금속층(30)이 지나가게 된다.
예를 들어, 상기 반도체층(11)이 폴리 실리콘으로 이루어진 경우, 탑 게이트 방식으로 제조되는 액정 표시 장치는, 상기 반도체층(11) 상부에 게이트 금속층이 위치하게 된다.
이러한 경우, 상기 반도체층(11)이 폴리 실리콘일 경우, 그 두께가 상대적으로 비정질 실리콘층에 비해 얇게 형성되고, 이런 경우, 상기 반도체층의 측부 테이퍼가 수직에 가깝게 형성되며, 이에 따라 상기 반도체층(11)의 측부와 오버랩하는 게이트 금속층(30)에서는 단선이 발생할 수 있다.
상기와 같은 종래의 액정 표시 장치는 다음과 같은 문제점이 있다.
폴리 실리콘으로 이루어진 반도체층이 갖는 단차 부위를 게이트 금속층이 지나가게 되면, 상기 반도체층 측부에 단선이 발생한다. 즉, 게이트 금속은 글래스 기판을 세워 놓은 상태에서, 형성이 이루어지는데, 이러한 경우 상대적으로 수직한 테이퍼를 갖는 측부에서 단선이 발생하게 되는 것이다.
단선 방지책으로 반도체층의 테이퍼를 낮추어야 하지만, 반도체층의 테이퍼를 낮추어도 완전히 이러한 단선을 해결할 수 없다.
또한, 상기 반도체층이나 게이트 금속층을 형성하기 위한 감광막의 형성 조건을 변형하여도 테이퍼를 낮추기가 어렵다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로 폴리 실리콘층 상을 지나는 게이트 금속층에 발생되는 단선을 방지하기 위한 구조를 갖는 반도체층을 포함하는 액정 표시 장치 및 이의 제조 방법을 제공하는 데, 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 액정 표시 장치는 반도체층 및 복수개의 배선을 포함하는 액정 표시 장치에 있어서, 상기 배선들이 지나가는 상기 반도체층의 측부에서 계단형 프로파일을 갖도록 형성됨에 그 특징이 있다.
상기 반도체층은 폴리 실리콘층이다.
상기 반도체층은 200~1100Å의 두께로 형성된다.
상기 반도체층의 계단형 프로파일은 상부 측부가 들어간 형상이며, 하측에서 상대적으로 외측으로 나온 형상이다.
또한, 동일한 목적을 달성하기 위한 본 발명의 액정 표시 장치는 제 1 기판 상에 계단 형상의 프로파일을 갖는 반도체층과, 상기 반도체층을 포함한 제 1 기판 전면에 형성된 게이트 절연막과, 상기 게이트 절연막 상에 형성된, 서로 교차하여 화소 영역을 정의하는 게이트 라인 및 데이터 라인 및 상기 화소 영역에 형성된 화소 전극을 포함하여 이루어짐에 또 다른 특징이 있다.
상기 반도체층의 계단형 프로파일은 상부 측부가 들어간 형상이며, 하측에서 상대적으로 외측으로 나온 형상이다.
상기 제 1 기판과 대향되는 제 2 기판을 더 포함한다.
또한, 상기 제 1, 제 2 기판 사이에 액정층을 더 포함할 수 있다.
상기 게이트 라인과 동일층에 형성되는 공통 라인을 더 포함한다.
상기 화소 영역에 상기 화소 전극과 교번하는 형상의 공통 전극을 더 포함한다.
또한, 동일한 목적을 달성하기 위한 본 발명의 액정 표시 장치의 제조 방법은 기판 상에 폴리 실리콘층을 전면 형성 후, 제 1 감광막 패턴을 마스크로 이용하여 상기 폴리 실리콘층을 식각하여 폴리 실리콘 패턴을 형성하는 단계와, 상기 제 1 감광막 패턴을 애슁하여, 상기 제 1 감광막 패턴의 폭을 줄여 제 2 감광막 패턴을 형성하는 단계와, 상기 제 2 감광막 패턴을 마스크로 이용하여 상기 폴리 실리콘 패턴의 상측부를 식각하여, 계단 형상의 프로파일을 갖는 반도체층을 형성하는 단계와, 상기 반도체층을 포함한 상기 기판 전면에 제 1 절연막을 형성하는 단계와, 상기 제 1 절연막 상부에 일 방향의 게이트 라인을 형성하는 단계와, 상기 게이트 라인을 포함한 상기 제 1 절연막 상에 제 2 절연막을 형성하는 단계 및 상기 제 2 절연막 상에 게이트 라인과 교차하는 방향의 데이터 라인을 형성하는 단계를 포함함에 그 특징이 있다.
상기 게이트 라인과 동일층에 공통 라인을 형성하는 단계를 더 포함한다.
상기 기판 상에 증착되는 상기 폴리 실리콘층의 두께는 200~1100Å이다.
이하, 첨부된 도면을 참조하여 본 발명의 액정 표시 장치 및 이의 제조 방법을 상세히 설명하면 다음과 같다.
도 2는 본 발명의 액정 표시 장치에 있어서, 반도체층 상에 게이트 금속층이 지나가는 모습을 나타낸 단면도이다.
도 2와 같이, 본 발명의 액정 표시 장치에 있어서, 기판(100) 상에 반도체층(110)은 그 측부가 계단형 프로파일을 갖도록 한다. 이 때, 본 발명의 상기 반도체층(110)의 계단형 프로파일은 상부 측부가 들어간 형상이며, 하측에서 상대적으로 외측으로 나온 형상이다.
이러한 반도체층(110)을 포함한 상기 기판(100) 상부에 게이트 절연막(120)이 형성되며, 상기 게이트 절연막(120) 상부에 상기 반도체층(110)의 소정 부위를 오버랩하는 게이트 금속층(130)이 형성된다.
이러한 게이트 금속층(130)은 구리(Cu), 구리합금(Cu Alloy), 알루미늄(Al), 알루미늄 합금(AlNd : Aluminum Neodymium), 몰리브덴(Mo), 몰리브덴 합금, 크롬 (Cr), 크롬 합금, 티타늄(Ti), 티타늄 합금, 은(Ag), 은 합금 등을 포함하여 이루어진다.
이러한 반도체층(110)은 상측이 하측에 비해 상대적으로 더 들어간 형상으로 형성되어, 상부에 형성되는 게이트 절연막(120) 및 게이트 금속층(130)이 갖는 측면의 테이퍼를 완화시켜 형성할 수 있다.
이러한 계단형 프로파일을 갖는 반도체층(110)을 포함한 액정 표시 장치는 다음의 순서로 제조된다.
도 4a 내지 도 4c는 본 발명의 박막 트랜지스터의 반도체층의 패터닝 방법을 나타낸 공정 단면도이다.
먼저, 도 4a와 같이, 기판(100) 상에 기판 상에 폴리 실리콘층을 전면 형성 후, 제 1 감광막 패턴(140)을 마스크로 이용하여 상기 폴리 실리콘층을 식각하여 소정 폭을 갖는 폴리 실리콘 패턴(110a)을 형성한다. 여기서, 상기 기판(100) 상에 증착되는 상기 폴리 실리콘층의 두께는 200~1100Å이다.
이러한 폴리 실리콘층은 상기 제 1 감광막 패턴(140)을 이용한 식각시 그 두께가 얇아 거의 측부가 수직에 가까운 형상으로 패터닝된다.
도 4b와 같이, 상기 제 1 감광막 패턴(140)을 애슁하여, 상기 제 1 감광막 패턴(140)의 폭을 줄여 제 2 감광막 패턴(140a)을 형성한다.
이 때, 상기 폴리 실리콘 패턴(110a)과 상기 제 2 감광막 패턴(140a)간의 폭 차이가 발생하며, 이에 따라, 제 2 감광막 패턴(140a)보다 상기 폴리 실리콘 패턴(110a)이 그 측부에서 남아있게 된다.
도 4c와 같이, 상기 제 2 감광막 패턴(140a)을 마스크로 이용하여 상기 폴리 실리콘 패턴(110a)의 상측부를 식각하여, 계단 형상의 프로파일을 갖는 반도체층(110)을 형성하는 단계와, 상기 반도체층을 포함한 상기 기판 전면에 게이트 절연막(도 2의 120 참조)을 형성한다.
이어, 상기 게이트 절연막(120) 상부에 일 방향의 게이트 라인(미도시)을 형성한다. 여기서, 상기 게이트 라인은 소정 부위에서 돌출된 게이트 전극을 구비한다.
이어, 상기 게이트 라인을 포함한 상기 게이트 절연막(120) 상에 제 1 층간 절연막을 형성한다.
이어, 상기 제 1 층간 절연막 상에 게이트 라인과 교차하는 방향의 데이터 라인을 형성한다. 여기서, 상기 데이터 라인의 소정 부위에서 돌출된 소오스 전극 및 이와 이격된 드레인 전극을 함께 형성한다.
이어, 상기 데이터 라인을 포함하는 상기 제 1 층간 절연막 상에 제 2 층간 절연막을 증착한다.
이어, 상기 제 2 층간 절연막 상에 화소 전극을 형성한다.
그리고, 상기 기판에 대향하는 대향 기판을 준비한다.
상기 대향 기판에는 블랙 매트릭스층, 컬러필터층을 포함하는 컬러 필터 어레이를 형성한다.
그리고, 상기 기판과 대향 기판을 합착한 후, 상기 기판과 대향 기판 사이에 액정을 채워 액정 표시 장치의 형성을 완료한다.
이상에서는 TN 모드의 액정 표시 장치에 대해 설명하였다. IPS 모드일 경우에는, 상기 게이트 라인 형성시 공통 라인을 함께 형성한다. 이 때, 상기 공통 라인은 화소 영역 부위에 대하여 공통 라인으로부터 분기된 핑거 형상의 복수개의 공통 전극을 더 포함한다. 그리고, 상기 화소 전극은 상기 공통 전극과 교번하는 구조로 형성한다.
이상에서 형성된 계단형의 프로파일을 포함하는 반도체층의 형상을 종래와 비교하여 설명한다.
도 3은 종래의 액정 표시 장치에 있어서, 반도체층 상에 형성되는 게이트 금속층의 단선을 나타낸 사진이고, 도 5는 본 발명의 박막 트랜지스터의 제조 방법이 적용되어 패터닝된 반도체층을 평면상으로 나타낸 SEM도이며, 도 6은 본 발명의 박막 트랜지스터의 제조 방법이 적용되어 패터닝된 반도체층을 단면상으로 나타낸 SEM도이며, 도 7은 본 발명의 박막 트랜지스터 제조 방법이 적용된 액정 표시 장치를 나타낸 사진이다.
도 3과 같이, 종래의 액정 표시 장치에 있어서, 반도체층(11)을 지나는 게이트 금속층(30)은 단선이 발생한다. 특히, 상기 반도체층(11)의 측부에서 단선이 발생됨을 관찰할 수 있다.
도 5 내지 도 7과 같이, 본 발명의 액정 표시 장치의 제조 방법으로, 계단형 프로파일을 갖도록 형성된 반도체층(110)을 살펴보면, 상부면과 하부면의 면적이 상이함으로 알 수 있다. 즉, 상부면이 하부면에 비해 안쪽으로 들어가게 형성되어 있으며, 이는 상기 반도체층(110)이 계단형 프로파일을 갖기 때문에, 이러한 형상 이 관찰된 것이다. 이에 따라, 상기 반도체층(110)의 상부, 특히 상기 반도체층(110) 측부에 형성되는 게이트 절연막(120)이나 게이트 금속층(130)의 단면 형상도 완만한 테이퍼를 갖도록 형성되어, 이에 따라 상기 게이트 금속층(130)의 단선이 발생되지 않게 된다.
상기와 같은 본 발명의 액정 표시 장치 및 이의 제조 방법은 다음과 같은 효과가 있다.
폴리 실리콘으로 이루어진 반도체층을 계단형 프로파일로 형성함으로써, 게이트 금속이 단차부에서 응력이 감소되어 단선 발생이 방지된다.

Claims (13)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 기판 상에 폴리 실리콘층을 전면 형성 후, 제 1 감광막 패턴을 마스크로 이용하여 상기 폴리 실리콘층을 식각하여 폴리 실리콘 패턴을 형성하는 단계;
    상기 제 1 감광막 패턴을 애슁하여, 상기 제 1 감광막 패턴의 폭을 줄여 제 2 감광막 패턴을 형성하는 단계;
    상기 제 2 감광막 패턴을 마스크로 이용하여 상기 폴리 실리콘 패턴의 상측부를 식각하여, 계단 형상의 프로파일을 갖는 반도체층을 형성하는 단계;
    상기 반도체층을 포함한 상기 기판 전면에 제 1 절연막을 형성하는 단계;
    상기 제 1 절연막 상부에 일 방향의 게이트 라인을 형성하는 단계;
    상기 게이트 라인을 포함한 상기 제 1 절연막 상에 제 2 절연막을 형성하는 단계; 및
    상기 제 2 절연막 상에 게이트 라인과 교차하는 방향의 데이터 라인을 형성하는 단계를 포함하는 액정 표시 장치의 제조 방법.
  12. 제 11항에 있어서,
    상기 게이트 라인과 동일층에 공통 라인을 형성하는 단계를 더 포함하는 것을 특징으로 하는 액정 표시 장치의 제조 방법.
  13. 제 11항에 있어서,
    상기 기판 상에 증착되는 상기 폴리 실리콘층의 두께는 200~1100Å인 것을 특징으로 하는 액정 표시 장치의 제조 방법.
KR1020050135513A 2005-12-30 2005-12-30 액정 표시 장치 및 이의 제조 방법 KR101255313B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050135513A KR101255313B1 (ko) 2005-12-30 2005-12-30 액정 표시 장치 및 이의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050135513A KR101255313B1 (ko) 2005-12-30 2005-12-30 액정 표시 장치 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20070071778A KR20070071778A (ko) 2007-07-04
KR101255313B1 true KR101255313B1 (ko) 2013-04-15

Family

ID=38506882

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050135513A KR101255313B1 (ko) 2005-12-30 2005-12-30 액정 표시 장치 및 이의 제조 방법

Country Status (1)

Country Link
KR (1) KR101255313B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01277216A (ja) * 1988-04-28 1989-11-07 Seiko Epson Corp アクティブマトリクス基板
KR960024603A (ko) * 1994-12-22 1996-07-20 김광호 박막트랜지스터 액정 디스플레이 소자 및 그 제조방법
KR20040059705A (ko) * 2002-12-28 2004-07-06 엘지.필립스 엘시디 주식회사 액정표시장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01277216A (ja) * 1988-04-28 1989-11-07 Seiko Epson Corp アクティブマトリクス基板
KR960024603A (ko) * 1994-12-22 1996-07-20 김광호 박막트랜지스터 액정 디스플레이 소자 및 그 제조방법
KR20040059705A (ko) * 2002-12-28 2004-07-06 엘지.필립스 엘시디 주식회사 액정표시장치

Also Published As

Publication number Publication date
KR20070071778A (ko) 2007-07-04

Similar Documents

Publication Publication Date Title
JP3811663B2 (ja) 面内スイッチング液晶ディスプレイアレイの製造方法およびその構造
JPH11288007A (ja) 液晶表示装置及びその製造方法
KR101818452B1 (ko) 액정 표시 장치 및 이의 제조 방법
CN107561804B (zh) 阵列基板及其制作方法与液晶显示装置
KR20080049366A (ko) 박막 트랜지스터 기판 및 이를 포함하는 표시 장치
KR20040006663A (ko) 액정표시소자 및 그 제조방법
JP2006293343A (ja) 液晶表示装置及び表示装置
KR20100059508A (ko) 액정표시장치의 패드부
KR100482167B1 (ko) 액정표시장치및그제조방법
KR20080052768A (ko) 액정표시장치 및 그 제조방법
KR101096689B1 (ko) 멀티 도메인 액정 표시 장치
KR20000019504A (ko) 액정 표시 장치 제조 방법
KR101255313B1 (ko) 액정 표시 장치 및 이의 제조 방법
JP2006201814A (ja) 面内スイッチング型液晶表示装置
KR20110062269A (ko) 액정표시장치 및 그 제조방법
JP2008170987A (ja) 面内スイッチング型液晶表示装置
KR0124976B1 (ko) 개구율 향상을 위한 액정표시장치 및 그 제조방법
KR101264715B1 (ko) 액정표시장치 및 그의 제조방법
KR100983579B1 (ko) 액정표시장치 및 그의 제조방법
KR100928493B1 (ko) 박막트랜지스터의 형성방법
KR20020076938A (ko) 프린지 필드 구동 액정표시장치 제조방법
KR100713878B1 (ko) 플랫 패널 디스플레이의 제조 방법
KR20120107560A (ko) 액정 표시 장치 및 이의 제조 방법
KR101232166B1 (ko) 액정표시장치 및 그의 제조방법
KR101885926B1 (ko) 액정표시장치 및 그의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160329

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170320

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190318

Year of fee payment: 7