KR101249775B1 - Gate driving method for liquid crystal display device - Google Patents

Gate driving method for liquid crystal display device Download PDF

Info

Publication number
KR101249775B1
KR101249775B1 KR1020060053354A KR20060053354A KR101249775B1 KR 101249775 B1 KR101249775 B1 KR 101249775B1 KR 1020060053354 A KR1020060053354 A KR 1020060053354A KR 20060053354 A KR20060053354 A KR 20060053354A KR 101249775 B1 KR101249775 B1 KR 101249775B1
Authority
KR
South Korea
Prior art keywords
signal
voltage level
liquid crystal
gate driving
crystal display
Prior art date
Application number
KR1020060053354A
Other languages
Korean (ko)
Other versions
KR20070119144A (en
Inventor
전용주
김정현
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020060053354A priority Critical patent/KR101249775B1/en
Publication of KR20070119144A publication Critical patent/KR20070119144A/en
Application granted granted Critical
Publication of KR101249775B1 publication Critical patent/KR101249775B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/15—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on an electrochromic effect
    • G02F1/163—Operation of electrochromic cells, e.g. electrodeposition cells; Circuit arrangements therefor
    • G02F2001/1635—Operation of electrochromic cells, e.g. electrodeposition cells; Circuit arrangements therefor the pixel comprises active switching elements, e.g. TFT
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit

Abstract

본 발명은 표시화상의 표시 품질을 향상시킬 수 있도록 변조된 신호 파형을 이용하여 구동하는 액정표시장치의 게이트 구동방법에 관한 것으로서, 액정패널의 m 번째 게이트라인으로 제1시간동안 제1전압레벨의 제1신호를 출력하는 단계와; 상기 제1신호에 이어 제2시간동안 상기 제1전압레벨보다 높은 제2전압레벨의 제2신호를 출력하는 단계와; 상기 제2신호에 이어 제3시간동안 상기 제1전압레벨보다 낮은 제3전압레벨의 제3신호를 출력하는 단계와; 상기 제3신호 인가후 상기 제1전압레벨보다 낮고 상기 제3전압레벨보다 높은 제4전압레벨의 제4신호를 인가하는 단계를 포함하는 액정표시장치의 게이트 구동방법을 통해 실현되며, 게이트라인의 충/방전을 빠르게 수행하여 결국 액정화소에 구성된 스위치용 박막트랜지스터의 스위칭 동작을 빠르게 실현함으로써 이상 데이터의 입력을 방지하여 정상적인 화상 표현이 수행되도록 하는 장점이 있다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a gate driving method of a liquid crystal display device which is driven by using a modulated signal waveform to improve the display quality of a display image. Outputting a first signal; Outputting a second signal having a second voltage level higher than the first voltage level for a second time subsequent to the first signal; Outputting a third signal having a third voltage level lower than the first voltage level for a third time subsequent to the second signal; And applying a fourth signal having a fourth voltage level lower than the first voltage level and higher than the third voltage level after the third signal is applied, the gate driving method of the liquid crystal display device. By performing charging / discharging quickly and finally realizing a switching operation of a switch thin film transistor configured in a liquid crystal pixel, there is an advantage in that normal image expression is performed by preventing abnormal data input.

Description

액정표시장치의 게이트 구동방법{Gate driving method for liquid crystal display device }Gate driving method for liquid crystal display device

도 1은 종래의 능동 매트릭스 액정표시장치의 구성을 도시한 도면1 is a view showing the configuration of a conventional active matrix liquid crystal display device

도 2는 도 1에 따른 액정표시장치의 구동을 위해 인가되는 게이트구동신호를 도시한 신호타이밍도FIG. 2 is a signal timing diagram illustrating a gate driving signal applied to drive the liquid crystal display according to FIG. 1.

도 3은 도 1의 액정표시장치에 도시된 게이트드라이버로부터 출력된 게이트구동신호의 왜곡 형상을 도시한 신호타이밍도3 is a signal timing diagram illustrating a distortion shape of a gate driving signal output from a gate driver shown in the liquid crystal display of FIG. 1.

도 4는 본 발명의 액정표시장치 게이트구동방법에 따른 게이트구동신호 출력 파형을 도시한 신호타이밍도4 is a signal timing diagram showing a gate driving signal output waveform according to the gate driving method of the liquid crystal display device of the present invention.

<도면의 주요부분에 대한 간단한 설명>BRIEF DESCRIPTION OF THE DRAWINGS FIG.

①,②,③,④ : 제1~4신호 A,B,C : 제1~3신호 인가시간①, ②, ③, ④: First to fourth signal A, B, C: First to third signal application time

BL : 블랭킹 시간BL: blanking time

본 발명은 표시장치의 구동방법에 관한 것으로서, 특히 표시화상의 표시 품질을 향상시킬 수 있도록 변조된 신호 파형을 이용하여 구동하는 액정표시장치의 게이트 구동방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of driving a display device, and more particularly, to a gate driving method of a liquid crystal display device which is driven by using a signal waveform modulated to improve the display quality of a display image.

표시장치 중 액정 표시 장치는 액정의 특정한 분자배열에 전압을 인가하여 다른 분자배열로 변환시키고, 이러한 분자 배열에 의해 발광하는 액정 셀의 복굴절성, 선광성, 2색성 및 광산란 특성 등의 광학적 성질의 변화를 시각 변화로 변환하는 것으로, 액정 셀에 의한 빛의 변조를 이용한 디스플레이 장치로서, 통상의 액정표시장치는 액정 패널 상의 액정 셀들의 광투과율을 조절함으로써 비디오신호에 해당하는 화상을 표시하게 된다. 액정 패널 상의 액정 셀들을 구동하기 위하여, 액정표시장치는 액정 패널 구동장치를 구비한다. Among the display devices, the liquid crystal display device applies a voltage to a specific molecular array of liquid crystals and converts the same into another molecular array, and changes in optical properties such as birefringence, photoreactivity, dichroism, and light scattering characteristics of the liquid crystal cell emitted by the molecular array. Is a display device using modulation of light by a liquid crystal cell, and the conventional liquid crystal display device displays an image corresponding to a video signal by adjusting the light transmittance of the liquid crystal cells on the liquid crystal panel. In order to drive the liquid crystal cells on the liquid crystal panel, the liquid crystal display device includes a liquid crystal panel driver.

이러한 액정표시장치는 대향되는 전극을 기준으로 화소전극의 전압 극성을 일 화소주기로 반전시켜 인가하여 깜빡거림이나 크로스토크에 의한 불량을 감소시키는 구동방법인 도트 인버젼(Dot inversion) 방식을 보편적으로 사용하고 있다.The liquid crystal display generally uses a dot inversion method, which is a driving method for reducing defects caused by flickering or crosstalk by inverting and applying the voltage polarity of the pixel electrode to one pixel period based on the opposite electrode. Doing.

도 1을 참조하면, 통상의 능동 매트릭스(Active matrix) 액정표시장치는 액정 셀들이 두장의 투명기판을 사이에 매트릭스 형태로 배열되어진 액정패널(3)과, 액정 패널(3)상의 데이터라인들(DL1 내지 DLn)에 데이터를 공급하기 위한 데이터 드라이버(1)(Data Driving Integrated Circuit)와, 게이트라인(GL1 내지 GLm)들을 순차적으로 구동하기 위한 게이트 드라이버(2)(Gate Driving Integrated Circuit)를 구비한다. 액정 패널(3)에는 다수의 액정 셀들과 이들 액정 셀들 각각에 공급될 데이터신호를 스위칭하는 박막 트랜지스터(Thin Film Transistor, TFT)들이 설치되게 된다. Referring to FIG. 1, a conventional active matrix liquid crystal display includes a liquid crystal panel 3 in which liquid crystal cells are arranged in a matrix form between two transparent substrates, and data lines on the liquid crystal panel 3. And a data driver 1 (Data Driving Integrated Circuit) for supplying data to the DL1 through DLn, and a gate driver 2 (Gate Driving Integrated Circuit) for sequentially driving the gate lines GL1 through GLm. . The liquid crystal panel 3 includes a plurality of liquid crystal cells and thin film transistors (TFTs) for switching data signals to be supplied to each of the liquid crystal cells.

다수의 액정 셀들은 데이터라인들과 게이트라인들이 교차하는 교차점에 각각 설치되고 이와 더불어 박막 트랜지스터들도 상기한 교차점들에 각각 위치하게 된다. A plurality of liquid crystal cells are respectively installed at intersections of data lines and gate lines, and thin film transistors are also positioned at the intersections.

데이터 드라이버(1)는 쉬프트레지스터와 래치를 포함하며, 데이터 쉬프트 클럭에 응답하여 데이터 비트를 쉬프트 시키며 데이터 출력 인에이블 신호에 응답하여 1라인분의 데이터를 데이터라인들(DL1~DLn)에 동시에 공급한다. The data driver 1 includes a shift register and a latch, shifts data bits in response to a data shift clock, and simultaneously supplies one line of data to the data lines DL1 to DLn in response to a data output enable signal. do.

게이트 드라이버(2)는 각 게이트라인들을 구동하기 위한 다수의 스테이지를 포함한 쉬프트 레지스터로 구성되어 게이트 스타트 펄스에 응답하여 게이트라인들을 순차 구동한다. The gate driver 2 is composed of a shift register including a plurality of stages for driving the respective gate lines to sequentially drive the gate lines in response to the gate start pulse.

게이트 스타트 펄스가 게이트드라이버들에 공급되면 게이트 드라이버들은 도 2와 같이, 액정패널 상의 m개의 게이트라인들에 순차적으로 게이트구동신호를 공급함으로써 m개의 게이트라인들이 순차적으로 구동되게 한다. 그러면 액정 패널 상의 박막 트랜지스터(TFT)들은 1 게이트라인 분씩 순차적으로 구동되어 1 게이트라인 분씩의 액정 셀들에 데이터신호들이 순차적으로 공급되면서 1 게이트라인에 연결된 저장커패시터(CST)들을 충전시키게 된다.When the gate start pulse is supplied to the gate drivers, the gate drivers sequentially drive the m gate lines by sequentially supplying the gate driving signals to the m gate lines on the liquid crystal panel as shown in FIG. 2. Then, the thin film transistors TFT on the liquid crystal panel are sequentially driven by one gate line to sequentially supply data signals to liquid crystal cells of one gate line, thereby charging the storage capacitors C ST connected to one gate line.

이때, 상기 게이트드라이버(2)로부터 출력된 게이트구동신호는 전달되는 게이트라인(GL1 내지 GLm) 각각에 포함된 용량성 부하에 의해 상기 게이트드라이 버(2)로부터 멀어질수록 신호 파형의 왜곡이 심하게 발생되는데, 이를 도 3을 참조하여 설명한다. At this time, as the gate drive signal output from the gate driver 2 is farther from the gate driver 2 by the capacitive load included in each of the gate lines GL1 to GLm, the distortion of the signal waveform becomes more severe. Is generated, which will be described with reference to FIG. 3.

도 3은 상기 게이트드라이버(2)로부터 출력된 게이트구동신호의 왜곡 형상을 도시한 신호타이밍도로서, 신호전달 라인에 존재하는 용량성 부하 등으로 인해 왜곡된 형태를 도시하고 있다. 참고로 점선의 형태가 이상적인 게이트구동신호 형상이고, "BL"구간은 다음 순차의 게이트라인으로 인가되는 게이트구동신호간 간격(즉, 블랭킹 타임)이다.FIG. 3 is a signal timing diagram showing a distortion shape of the gate driving signal output from the gate driver 2, and shows a distorted shape due to the capacitive load present in the signal transmission line. For reference, the dotted line is an ideal gate driving signal shape, and the "BL" section is an interval (ie, blanking time) between the gate driving signals applied to the gate lines of the next sequence.

도시된 게이트구동신호의 파형을 보면, 게이트구동신호의 라이징 에지(rising edge)에서는 게이트라인이 데이터드라이버(1)로부터 인가된 일 수평화소열분의 데이터가 액정 셀에 인가되기 위한 전압레벨로 충전되는데 걸리는 시간이 지연됨을 알 수 있으며, 또한 폴링 에지(falling edge)에서는 게이트구동신호의 폴링 시간 지연으로 인해 선택된 수평화소열에 다음 번 수평화소열분의 데이터가 인가될 수도 있음을 보여준다. As shown in the waveform of the gate driving signal, at the rising edge of the gate driving signal, the gate line is charged to a voltage level for applying data of one horizontal pixel heat applied from the data driver 1 to the liquid crystal cell. It can be seen that the time taken is delayed, and that the data of the next horizontal pixel sequence may be applied to the selected horizontal pixel sequence due to the falling time delay of the gate driving signal at the falling edge.

본 발명은 상기와 같은 문제점을 개선하기 위해 안출된 것으로서, 게이트구동신호의 라이징 시간 및 폴링 시간을 최소화하여 정상적인 데이터가 액정 셀에 충전되도록 함으로써 액정표시장치의 표시품질을 향상시키는데 목적이 있다. SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and has an object of improving display quality of a liquid crystal display device by minimizing the rising time and the falling time of the gate driving signal so that normal data is charged in the liquid crystal cell.

상기와 같은 목적을 달성하기 위해 본 발명은 다수의 게이트라인에 형성된 액정패널의 m 번째 게이트라인에 있어서, In order to achieve the above object, in the present invention, in the m-th gate line of the liquid crystal panel formed on a plurality of gate lines,

제1시간동안 제1전압레벨의 제1신호를 출력하는 단계와; 상기 제1신호에 이어 제2시간동안 상기 제1전압레벨보다 높은 제2전압레벨의 제2신호를 출력하는 단계와; 상기 제2신호에 이어 제3시간동안 상기 제1전압레벨보다 낮은 제3전압레벨의 제3신호를 출력하는 단계와; 상기 제3신호 인가후 상기 제1전압레벨보다 낮고 상기 제3전압레벨보다 높은 제4전압레벨의 제4신호를 인가하는 단계를 포함하는 액정표시장치의 게이트 구동방법을 제안한다. Outputting a first signal of a first voltage level for a first time; Outputting a second signal having a second voltage level higher than the first voltage level for a second time subsequent to the first signal; Outputting a third signal having a third voltage level lower than the first voltage level for a third time subsequent to the second signal; After applying the third signal, a gate driving method of a liquid crystal display device comprising applying a fourth signal having a fourth voltage level lower than the first voltage level and higher than the third voltage level is provided.

상기 제1 및 제3시간은 각각 상기 제2시간보다 짧은 시간인 것을 특징으로 한다.The first and third times may be shorter than the second time, respectively.

상기 제1시간과 제3시간은 실질적으로 같은 시간인 것을 특징으로 한다.The first time and the third time is characterized in that substantially the same time.

상기 제1 및 제3시간은 1.8~2.0 ㎲ 사이의 시간인 것을 특징으로 한다.The first and the third time is characterized in that the time between 1.8 ~ 2.0 kHz.

상기 제2전압레벨은 25V이고, 상기 제4전압레벨은 -5V인 것을 특징으로 한다.The second voltage level is 25V, and the fourth voltage level is -5V.

상기 제1전압레벨은 상기 제4전압레벨보다 1V~2V 높은 전압인 것을 특징으로 한다.The first voltage level is characterized in that the voltage is 1V ~ 2V higher than the fourth voltage level.

상기 제3전압레벨은 상기 제4전압레벨보다 1V~2V 낮은 전압인 것을 특징으로 한다.The third voltage level may be 1V to 2V lower than the fourth voltage level.

m+1번째 게이트라인에 인가되는 게이트구동신호의 제1신호는 상기 m 번째 게이트라인에 인가되는 게이트구동신호의 제3신호보다 먼저 인가되는 것을 특징으로 한다.The first signal of the gate driving signal applied to the m + 1 th gate line is applied before the third signal of the gate driving signal applied to the m th gate line.

상기 m 은 1 이상의 자연수인 것을 특징으로 한다.M is one or more natural numbers.

이하 첨부된 도면을 참조하여 본 발명에 대해 상세하게 설명한다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will now be described in detail with reference to the accompanying drawings.

도 4는 본 발명의 액정표시장치 게이트구동방법에 따른 게이트구동신호 출력 파형을 도시한 신호타이밍도이다.4 is a signal timing diagram illustrating a gate driving signal output waveform according to the gate driving method of the liquid crystal display device of the present invention.

본 발명에 따른 게이트구동신호는 액정표시장치의 게이트라인(도 1의 GL1 내지 GLm)들로 소정의 시간 간격으로 순차 인가되는 신호로써, 전부 4개의 서로 다른 전압레벨을 가지는 제1 내지 제4신호로 구성되는 것이 특징이다.The gate driving signal according to the present invention is a signal sequentially applied to the gate lines (GL1 to GLm in FIG. 1) of the liquid crystal display at predetermined time intervals, and includes first to fourth signals having four different voltage levels. It is characterized by consisting of.

또한 본 발명은 종래의 게이트구동신호(도 2 참조)의 문제점인 라이징 및 폴링 시간을 단축하기 위해 일반적인 게이트구동신호의 전단과 후단에 별도의 신호를 더욱 부가하여 게이트라인에 인가하는 것이 특징이다. In addition, the present invention is characterized in that a separate signal is further added to the front and rear ends of the general gate driving signal and applied to the gate line in order to shorten the rising and falling time which is a problem of the conventional gate driving signal (see FIG. 2).

도 4를 참조하면, 각각의 게이트구동신호는 소정의 전압레벨인 제4신호(④)가 인가되던 중 A 시간동안 제1신호(①)를 인가하고, 이후 B 시간동안 상기 제1신호(①)보다 높은 전압레벨의 제2신호(②)를 인가하며, 이후 C 시간동안 상기 제4신호(④)보다 낮은 전압레벨의 제3신호(③)를 인가한다. 상기 제3신호(③) 인가후 다음번 프레임에서의 상기 제1신호(①)가 인가되기 까지는 다시 상기 제4신호(④)가 인가된다. Referring to FIG. 4, each gate driving signal applies the first signal ① during A time while the fourth signal ④ having a predetermined voltage level is applied, and then applies the first signal ① during B time. The second signal ② of higher voltage level than) is applied, and then the third signal ③ of lower voltage level than the fourth signal ④ is applied during C time. After the third signal ③ is applied, the fourth signal ④ is applied again until the first signal ① is applied in the next frame.

도면의 "BL"은 다음 순차의 게이트라인으로 인가되는 게이트구동신호간 간격, 즉 블랭킹 타임으로서 액정표시장치의 모델에 따라 상기 블랭킹 타임 없이 구동될 수도 있다."BL" in the drawing may be driven without the blanking time according to the model of the liquid crystal display as an interval between the gate driving signals applied to the next gate line, that is, the blanking time.

상기 제2신호(②)와 제4신호(④)는 각각 일반적인 게이트구동신호의 하이레벨 전압(Vgh) 및 로우레벨 전압(Vgl)으로서 각각 25V 와 -5V 이다. The second signal (2) and the fourth signal (4) are the high level voltage Vgh and the low level voltage Vgl of the general gate driving signal, respectively, 25V and -5V, respectively.

상기 제1신호(①)와 제3신호(③)는 모두 상기 제2신호(②)보다는 짧은 인가시간을 가지는 신호로서, 상기 제1신호(①)는 상기 제4신호(④)보다 약 1V~2V 정도 높은 전압신호이고 상기 제3신호(③)는 상기 제4신호(④)보다 약 1V~2V 정도 낮은 전압신호이다. 또한 상기 제1신호(①)와 제3신호(③)는 각각 그 인가시간이 약 1.8~2.0 ㎲ 로 동일하나, 필요에 따라 서로 다른 시간으로 설정할 수도 있다.The first signal ① and the third signal ③ are both signals having a shorter application time than the second signal ②, and the first signal ① is about 1V than the fourth signal ④. The voltage signal is about 2V higher and the third signal ③ is a voltage signal about 1V to 2V lower than the fourth signal (4). In addition, the first signal (①) and the third signal (③) is the same as the application time of about 1.8 ~ 2.0 각각 each, but may be set to a different time as needed.

상기 제1신호(①)는 게이트라인에 상기 제2신호(②)가 인가되기 이전에 미리 게이트라인을 소정의 전압으로 충전해두어 게이트구동신호가 충전되는 시간을 더욱 빠르게 하여 게이트라인에 연결된 액정화소의 스위칭용 박막트랜지스터의 온(on) 스위칭을 더욱 빠르게 실현하기 위한 신호이며, 상기 제3신호(③)는 제4신호(④)보다 낮은 전압을 인가함으로써 게이트라인에 연결된 액정화소의 스위칭용 박막트랜지스터의 오프(off) 스위칭을 더욱 빠르게 실현하기 위한 신호이다. The first signal ① is a liquid crystal connected to the gate line by charging the gate line to a predetermined voltage in advance before the second signal ② is applied to the gate line, thereby making the gate driving signal charge faster. A signal for realizing the on-switching of the thin film transistor for switching the pixel more quickly. The third signal ③ is for switching the liquid crystal pixel connected to the gate line by applying a voltage lower than the fourth signal ④. It is a signal for realizing the off switching of the thin film transistor more quickly.

특히 상기 제3신호(③)에 의해 박막트랜지스터는 빠른 오프 스위칭을 수행할 수 있기 때문에, 예를 들어 m+1번째 수평화소열로 인가될 데이터가 m 번째 수평화소열의 화소로 인가되는 것이 방지되어 각각의 액정화소는 목표한 데이터를 이용하여 화상을 표시할 수 있게 된다. In particular, since the thin film transistor can perform fast off switching by the third signal ③, for example, data to be applied to the m + 1 th horizontal pixel column is prevented from being applied to the pixel of the m th horizontal pixel column. Each liquid crystal pixel can display an image using target data.

상기 설명한 바와 같이 본 발명에 따른 액정표시장치의 게이트 구동방법은, 게이트라인의 충/방전을 빠르게 수행하여 결국 액정화소에 구성된 스위치용 박막트랜지스터의 스위칭 동작을 빠르게 실현함으로써 이상 데이터의 입력을 방지하여 정상적인 화상 표현이 수행되도록 하는 장점이 있다.As described above, in the gate driving method of the liquid crystal display according to the present invention, the charging / discharging of the gate line is quickly performed, and thus, the switching operation of the thin film transistor for switch configured in the liquid crystal pixel is quickly realized, thereby preventing abnormal data input. There is an advantage that normal image representation is performed.

Claims (9)

다수의 게이트라인에 형성된 액정패널의 m 번째 게이트라인에 있어서,In the m-th gate line of the liquid crystal panel formed on the plurality of gate lines, 제1시간동안 제1전압레벨의 제1신호를 출력하는 단계와; Outputting a first signal of a first voltage level for a first time; 상기 제1신호에 이어 제2시간동안 상기 제1전압레벨보다 높은 제2전압레벨의 제2신호를 출력하는 단계와;Outputting a second signal having a second voltage level higher than the first voltage level for a second time subsequent to the first signal; 상기 제2신호에 이어 제3시간동안 상기 제1전압레벨보다 낮은 제3전압레벨의 제3신호를 출력하는 단계와;Outputting a third signal having a third voltage level lower than the first voltage level for a third time subsequent to the second signal; 상기 제3신호 인가후 상기 제1전압레벨보다 낮고 상기 제3전압레벨보다 높은 제4전압레벨의 제4신호를 인가하는 단계를 포함하고,After applying the third signal, applying a fourth signal having a fourth voltage level lower than the first voltage level and higher than the third voltage level, 상기 제1 및 제3시간은 각각 상기 제2시간보다 짧은 시간인The first and third hours are each shorter than the second time. 는 액정표시장치의 게이트 구동방법Is a gate driving method of a liquid crystal display device 삭제delete 청구항 제 1 항에 있어서,The method according to claim 1, 상기 제1시간과 제3시간은 같은 시간인 것을 특징으로 하는 액정표시장치의 게이트 구동방법Wherein the first time and the third time are the same time. 청구항 제 1 항에 있어서,The method according to claim 1, 상기 제1 및 제3시간은 1.8~2.0 ㎲ 사이의 시간인 것을 특징으로 하는 액정표시장치의 게이트 구동방법The first and the third time is a gate driving method of the liquid crystal display device, characterized in that the time between 1.8 ~ 2.0 kHz 청구항 제 1 항에 있어서,The method according to claim 1, 상기 제2전압레벨은 25V이고, 상기 제4전압레벨은 -5V인 것을 특징으로 하는 액정표시장치의 게이트 구동방법Wherein the second voltage level is 25V and the fourth voltage level is -5V. 청구항 제 1 항에 있어서,The method according to claim 1, 상기 제1전압레벨은 상기 제4전압레벨보다 1V~2V 높은 전압인 것을 특징으로 하는 액정표시장치의 게이트 구동방법The first voltage level is a gate driving method of the liquid crystal display device, characterized in that the voltage 1V ~ 2V higher than the fourth voltage level. 청구항 제 1 항에 있어서,The method according to claim 1, 상기 제3전압레벨은 상기 제4전압레벨보다 1V~2V 낮은 전압인 것을 특징으로 하는 액정표시장치의 게이트 구동방법The third voltage level is a gate driving method of the liquid crystal display device, characterized in that the voltage 1V ~ 2V lower than the fourth voltage level. 청구항 제 1 항에 있어서,The method according to claim 1, m+1번째 게이트라인에 인가되는 게이트구동신호의 제1신호는 상기 m 번째 게이트라인에 인가되는 게이트구동신호의 상기 제3신호보다 먼저 인가되는 것을 특징으로 하는 액정표시장치의 게이트 구동방법The first signal of the gate driving signal applied to the m + 1 th gate line is applied before the third signal of the gate driving signal applied to the m th gate line. 청구항 제 1 항에 있어서,The method according to claim 1, 상기 m 은 1 이상의 자연수인 것을 특징으로 하는 액정표시장치의 게이트 구동방법M is a natural number of at least one gate driving method of the liquid crystal display device
KR1020060053354A 2006-06-14 2006-06-14 Gate driving method for liquid crystal display device KR101249775B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060053354A KR101249775B1 (en) 2006-06-14 2006-06-14 Gate driving method for liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060053354A KR101249775B1 (en) 2006-06-14 2006-06-14 Gate driving method for liquid crystal display device

Publications (2)

Publication Number Publication Date
KR20070119144A KR20070119144A (en) 2007-12-20
KR101249775B1 true KR101249775B1 (en) 2013-04-01

Family

ID=39137512

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060053354A KR101249775B1 (en) 2006-06-14 2006-06-14 Gate driving method for liquid crystal display device

Country Status (1)

Country Link
KR (1) KR101249775B1 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101595468B1 (en) * 2009-11-19 2016-02-18 엘지디스플레이 주식회사 Gate pulse modulation circuit
KR101952936B1 (en) * 2012-05-23 2019-02-28 삼성디스플레이 주식회사 Display device and driving method thereof
KR101941621B1 (en) * 2012-06-25 2019-01-23 엘지디스플레이 주식회사 Power supply and image display device including the same
KR101989931B1 (en) * 2012-09-20 2019-06-17 엘지디스플레이 주식회사 Liquid crystal display and undershoot generation circuit thereof
KR102102257B1 (en) * 2013-10-01 2020-04-21 삼성디스플레이 주식회사 Display device and driving method thereof

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11344959A (en) * 1998-06-03 1999-12-14 Matsushita Electric Ind Co Ltd Method for driving liquid crystal panel
KR20020009899A (en) * 2000-07-27 2002-02-02 윤종용 A Liquid Crystal Display and A Driving Method Thereof
KR20040020421A (en) * 2002-08-30 2004-03-09 삼성전자주식회사 Liquid crystal display
KR20040061957A (en) * 2002-12-31 2004-07-07 비오이 하이디스 테크놀로지 주식회사 Method for driving gate pulse

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11344959A (en) * 1998-06-03 1999-12-14 Matsushita Electric Ind Co Ltd Method for driving liquid crystal panel
KR20020009899A (en) * 2000-07-27 2002-02-02 윤종용 A Liquid Crystal Display and A Driving Method Thereof
KR20040020421A (en) * 2002-08-30 2004-03-09 삼성전자주식회사 Liquid crystal display
KR20040061957A (en) * 2002-12-31 2004-07-07 비오이 하이디스 테크놀로지 주식회사 Method for driving gate pulse

Also Published As

Publication number Publication date
KR20070119144A (en) 2007-12-20

Similar Documents

Publication Publication Date Title
US10163392B2 (en) Active matrix display device and method for driving same
US8031160B2 (en) Shift register, shift register array, and flat display apparatus
US8159444B2 (en) Gate driver, display device having the same and method of driving the same
RU2443071C1 (en) Display device and method for driving the same
US20070237285A1 (en) Shift register with four phase clocks
KR101074417B1 (en) Shift Register And Liquid Crystal Display Using The Same
JP2008003609A (en) Liquid crystal display device and driving method therefor
KR101488197B1 (en) Liquid crystal display device and method of driving the same
KR20120050114A (en) Liquid crystal display device and driving method of the same
KR20070000163A (en) Driving method for display panel
KR100389027B1 (en) Liquid Crystal Display and Driving Method Thereof
KR101249775B1 (en) Gate driving method for liquid crystal display device
KR20080043515A (en) Liquid crystal display and driving method thereof
US20120162171A1 (en) Driving Method for Liquid Crystal Display Device and Related Device
KR101351386B1 (en) A liquid crystal display device and a method for driving the same
KR20160001918A (en) Display Device
KR101053207B1 (en) Shift register and stage circuit for liquid crystal display device for overlap driving
KR20090070253A (en) Liquid crystal display device and driving method thereof
KR20060067291A (en) Display device
KR20080018607A (en) Gate driving circuit and liquid crystal display having the same
KR102480834B1 (en) Display Device Being Capable Of Driving In Low-Speed
KR101136793B1 (en) LCD and driving method thereof
KR20150078567A (en) Liquid Crystal Display Device
KR20040052348A (en) Liquid crystal display and method of dirving the same
KR20180049369A (en) Display Device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160226

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180213

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20200219

Year of fee payment: 8