KR101247306B1 - Circuit board with marks indicating bad patterns and manufacturing method of circuit board - Google Patents
Circuit board with marks indicating bad patterns and manufacturing method of circuit board Download PDFInfo
- Publication number
- KR101247306B1 KR101247306B1 KR20080045155A KR20080045155A KR101247306B1 KR 101247306 B1 KR101247306 B1 KR 101247306B1 KR 20080045155 A KR20080045155 A KR 20080045155A KR 20080045155 A KR20080045155 A KR 20080045155A KR 101247306 B1 KR101247306 B1 KR 101247306B1
- Authority
- KR
- South Korea
- Prior art keywords
- pattern
- pattern units
- circuit board
- marking
- unit
- Prior art date
Links
Images
Abstract
본 발명에 관한 불량 패턴을 지시하는 표지를 구비하는 회로기판은, 서로 인접하여 배치되는 복수 개의 패턴 유닛들을 갖는 패턴부와, 패턴부의 가장자리를 따라 연장되는 레일부와, 패턴 유닛들 중 상태가 불량한 불량 패턴 유닛들의 위치를 나타내도록 레일부에 형성되는 마킹부를 구비한다.
또한 본 발명에 관한 회로기판의 제조 방법은, 복수 개의 행과 열을 이루도록 배치되는 복수 개의 패턴 유닛들 가운데 불량 패턴 유닛이 존재하는 위치의 행과 열을 스캔하는 단계와, 패턴 유닛들의 가장자리의 가로 연장부에 불량 패턴 유닛의 행의 위치를 나타내는 가로 마킹부를 형성하는 단계와, 패턴 유닛들의 가장자리의 세로 연장부에 불량 패턴 유닛의 열의 위치를 나타내는 세로 마킹부를 형성하는 단계를 포함한다.
A circuit board having a mark indicating a bad pattern according to the present invention includes a pattern portion having a plurality of pattern units disposed adjacent to each other, a rail portion extending along an edge of the pattern portion, and a bad state among the pattern units. It is provided with a marking portion formed in the rail portion to indicate the position of the defective pattern units.
In addition, the method of manufacturing a circuit board according to the present invention includes scanning a row and a column at a position where a bad pattern unit exists among a plurality of pattern units arranged to form a plurality of rows and columns, and horizontally at the edges of the pattern units. Forming a horizontal marking portion indicative of the position of the row of the defective pattern units in the extension portion, and forming a vertical marking portion indicative of the position of the column of the defective pattern unit in the longitudinal extension of the edges of the pattern units.
Description
본 발명은 불량 패턴을 지시하는 표지를 구비하는 회로기판 및 회로기판의 제조 방법에 관한 것으로, 보다 상세하게는 반도체 패키지가 소형화됨에 따라 소형의 패턴 유닛들 가운데 포함된 불량 패턴 유닛의 위치를 효과적으로 정확하게 지시하는 표지를 구비하는 회로기판과 그 제조 방법에 관한 것이다.The present invention relates to a circuit board having a mark indicating a bad pattern and a method of manufacturing the circuit board. More particularly, as the semiconductor package is miniaturized, the position of the bad pattern unit included among the small pattern units can be effectively and accurately. The present invention relates to a circuit board having an indication mark and a method of manufacturing the same.
전자 제품이 복잡해짐에 따라 배선의 많은 부분이 회로기판(circuit board)으로 대체되고 있다. 또한 전자 제품의 소형화, 박판화, 고밀도화, 패키지(package)화 추세에 따라 회로기판(circuit board)의 미세 패턴화, 소형화 및 패키지화도 진행되고 있다. As electronic products become more complex, much of the wiring is being replaced by circuit boards. In addition, according to the trend of miniaturization, thinning, high density, and packaging of electronic products, fine patterning, miniaturization, and packaging of circuit boards are progressing.
최근에는 하나의 반도체 패키지를 생산하기 위한 패턴 유닛들이 다수개가 일렬로 연결되는, 이른바 스트립(strip) 단위로 회로기판이 제조된다. 스트립 단위로 회로기판을 제작하는 방법에 의하면, 패턴 유닛들이 일반적으로 행과 열을 이루는 매트릭스 형태로 배치되고, 패턴 유닛들의 각각에 초소형의 반도체칩이 실장됨으로 써 반도체 패키지가 대량으로 생산될 수 있다.Recently, circuit boards are manufactured in so-called strip units in which a plurality of pattern units for producing one semiconductor package are connected in a row. According to the method of fabricating a circuit board in strip units, a semiconductor package can be mass-produced since the pattern units are generally arranged in a matrix form of rows and columns, and a small semiconductor chip is mounted on each of the pattern units. .
회로기판이 스트립 단위로 제작될 때에는 자동화 생산 라인에 의해 대량으로 생산되는데, 회로 패턴의 일부가 단선되거나 패턴의 폭이 불량하게 형성됨으로써 패턴 유닛들 가운데 불량이 발생하는 경우가 있다. 패턴 유닛들의 일부에 불량이 발생한 스트립을 폐기하는 경우에는, 하나의 스트립에 수많은 패턴 유닛들이 포함되므로 생산 수율이 크게 저하되고 원자재의 손실이 증가하는 문제점이 있었다.When the circuit board is manufactured in strip units, it is produced in a large amount by an automated production line. In some cases, a portion of the circuit pattern is disconnected or the width of the pattern is formed to be inferior. When discarding strips in which some of the pattern units are defective, there is a problem that a large number of pattern units are included in one strip, so that the production yield is greatly reduced and the loss of raw materials is increased.
그러므로 종래에는 제작된 회로기판에 반도체 칩 등을 실장하고 패키지화하는 공정에서 불량 패턴 유닛을 사용하지 않도록 하기 위해, 불량 패턴 유닛에 불량임을 직접적으로 표시하는 기술이 사용되기도 하였다. 이러한 기술에 해당하는 공개특허공보 제2006-55643호에는 불량이 발생한 패턴 유닛에 잉크를 분사하고 경화하는 방법으로 불량을 표시하는 방법이 이용된다.Therefore, in order to avoid using a bad pattern unit in a process of mounting and packaging a semiconductor chip or the like on a manufactured circuit board, a technique of directly displaying a defect on a bad pattern unit has been used. In Korean Patent Laid-Open Publication No. 2006-55643 corresponding to this technique, a method of displaying a defect is used as a method of spraying and curing ink on a pattern unit in which the defect has occurred.
또한 공개특허공보 제2002-52586호에는 반도체 패키지 공정 등에서 불량 패턴 유닛을 사용하지 않도록 하기 위한 다른 기술로서, 회로 패턴 유닛들을 둘러싸는 레일부에 불량이 발생한 회로 패턴 유닛들이 포함된 열의 위치를 지정하는 불량 ID 마크들을 형성하는 기술이 공개되었다. In addition, Japanese Patent Laid-Open Publication No. 2002-52586 discloses another technique for avoiding the use of a defective pattern unit in a semiconductor package process, and the like. Techniques for forming bad ID marks have been disclosed.
최근 반도체 패키지가 초소형화됨으로 인해 하나의 스트립에 포함되는 패턴 유닛의 개수도 크게 증가하였는데, 상술한 공개특허공보 제2006-55643호와 같은 기술에 의하면 반도체 칩을 실장하고 패키지화하는 공정에서 불량이 발생한 패턴 유닛을 스캔하기 위해 시간이 크게 소요되는 문제점이 있었다. 또한 패턴 유닛의 소형화로 인해 잉크 인쇄의 해상도도 크게 증가하여야 하므로 좁은 공간에 잉크를 분 사하여 경화하는 과정도 복잡해지는 문제점이 있었다.Recently, due to the miniaturization of the semiconductor package, the number of pattern units included in one strip has also increased greatly. According to a technique such as the above-described Patent Publication No. 2006-55643, a defect occurs in a process of mounting and packaging a semiconductor chip. There was a problem that it takes a long time to scan the pattern unit. In addition, since the resolution of ink printing must be greatly increased due to the miniaturization of the pattern unit, the process of spraying and curing the ink in a narrow space also has a problem of being complicated.
또한 상술한 공개특허공보 제2002-52586호와 같은 기술에 의하면 열의 개수에 동일한 수의 불량 ID 마크들이 레일에 형성되어야 한다. 그러나 하나의 스트립에 포함되는 패턴 유닛의 개수가 크게 증가함으로 인해 불량 ID 마크를 스트립에 포함된 패턴 유닛의 열의 개수만큼 형성하는 것은 용이하지 않은 문제점이 있었다. 이와 같은 기술에 의하면 패턴 유닛의 개수와 동일한 수의 불량 ID 마크를 형성하기 위해 레일의 폭을 증가시켜야 하므로 원소재가 낭비되는 문제점이 있었다.In addition, according to the technique described in the above-mentioned Patent Publication No. 2002-52586, the same number of defective ID marks as the number of rows should be formed in the rail. However, since the number of pattern units included in one strip is greatly increased, it is not easy to form a defective ID mark as many as the number of columns of the pattern units included in the strip. According to this technique, since the width of the rail must be increased to form the same number of defective ID marks as the number of pattern units, raw materials are wasted.
본 발명의 목적은 불량 패턴을 지시하는 표지를 구비하는 회로기판과, 그 회로기판의 제조 방법을 제공하는 데 있다.An object of the present invention is to provide a circuit board having a mark indicating a bad pattern, and a method of manufacturing the circuit board.
본 발명의 다른 목적은 초소형 반도체 패키지의 대량 생산을 위해 다수의 회로 패턴 유닛을 갖는 스트립 형태의 회로기판과 그 제조 방법을 제공하는 데 있다.Another object of the present invention is to provide a strip-shaped circuit board having a plurality of circuit pattern units and a method of manufacturing the same for mass production of microminiature semiconductor packages.
본 발명의 또 다른 목적은 반도체 패키지가 소형화됨에 따라 소형으로 형성되는 패턴 유닛들을 갖는 회로기판에 있어서, 불량이 발생한 패턴 유닛을 효과적으로 지시하는 표지를 구비하는 회로기판과, 그 제조 방법을 제공하는 데 있다.It is still another object of the present invention to provide a circuit board having pattern units that are formed small as the semiconductor package is miniaturized, the circuit board having an indicator for effectively indicating a pattern unit having a defect, and a method of manufacturing the same. have.
본 발명의 또 다른 목적을 하나의 스트립에 포함되는 패턴 유닛들의 개수가 크게 증가하여도 불량이 발생한 패턴 유닛들을 스캔하는 시간이 크게 감소되며 불량 패턴 유닛들의 위치를 정확히 지시할 수 있는 표지를 구비하는 회로기판과, 그 제조 방법을 제공하는 데 있다.According to another object of the present invention, even if the number of pattern units included in one strip is greatly increased, the time for scanning the defective pattern units is greatly reduced, and a mark having an indication capable of accurately indicating the position of the defective pattern units is provided. The present invention provides a circuit board and a method of manufacturing the same.
본 발명의 또 다른 목적은 회로기판에 불량 패턴 유닛을 지시하는 표지를 간단히 형성하는 데 있다.Another object of the present invention is to simply form a mark indicating a bad pattern unit on a circuit board.
본 발명은 불량 패턴 유닛의 위치를 나타내도록 레일부에 형성되는 마킹부를 구비하는, 회로기판과 그 제조 방법을 제공한다.The present invention provides a circuit board having a marking portion formed on the rail portion to indicate the position of the defective pattern unit, and a manufacturing method thereof.
본 발명에 관한 불량 패턴을 지시하는 표지를 구비하는 회로기판은, 서로 인접하여 배치되는 복수 개의 패턴 유닛들을 갖는 패턴부와, 패턴부의 가장자리를 따 라 연장되는 레일부와, 패턴 유닛들 중 상태가 불량한 불량 패턴 유닛들의 위치를 나타내도록 레일부에 형성되는 마킹부를 구비한다.A circuit board having a mark indicating a bad pattern according to the present invention includes a pattern portion having a plurality of pattern units disposed adjacent to each other, a rail portion extending along an edge of the pattern portion, and a state among the pattern units. And a marking portion formed on the rail portion to indicate the position of the bad defect pattern units.
본 발명에 있어서, 마킹부는 불량 패턴 유닛들이 존재하는 행의 위치와 열의 위치 중 적어도 하나를 나타낼 수 있다.In the present invention, the marking unit may represent at least one of a position of a row and a position of a column where the defective pattern units exist.
본 발명에 있어서, 마킹부는 레일부의 소정의 위치에 형성될 수 있다.In the present invention, the marking portion may be formed at a predetermined position of the rail portion.
본 발명에 있어서, 패턴 유닛들은 복수 개의 행과 열을 이루도록 배치될 수 있다.In the present invention, the pattern units may be arranged to form a plurality of rows and columns.
본 발명에 있어서, 마킹부는 문자나 숫자 또는 이들의 조합을 구비할 수 있다.In the present invention, the marking portion may include letters, numbers, or a combination thereof.
본 발명에 있어서, 레일부는 패턴부의 가장자리에서 패턴 유닛들의 행 방향을 따라 연장되는 가로 연장부를 구비할 수 있다.In the present invention, the rail portion may include a horizontal extension portion extending along the row direction of the pattern units at the edge of the pattern portion.
본 발명에 있어서, 마킹부는, 가로 연장부의 불량 패턴 유닛들의 각각의 열에 대응한 위치에 형성되어 불량 패턴 유닛의 행의 위치와 열의 위치 중 적어도 하나를 나타내는 가로 마킹부를 구비할 수 있다. 가로 마킹부는 문자나 숫자 또는 이들의 조합을 구비할 수 있다.In the present invention, the marking portion may be provided at a position corresponding to each column of the defective pattern units of the horizontal extension part and may include a horizontal marking portion indicating at least one of the position of the row of the defective pattern unit and the position of the column. The horizontal marking portion may include letters, numbers, or a combination thereof.
본 발명에 있어서, 레일부는 패턴부의 가장자리에서 패턴 유닛들의 행 방향을 따라 연장되는 가로 연장부와, 패턴부의 가장자리에서 패턴 유닛들의 열 방향을 따라 연장되는 세로 연장부를 구비할 수 있다.In the present invention, the rail portion may include a horizontal extension portion extending along the row direction of the pattern units at the edge of the pattern portion, and a vertical extension portion extending along the column direction of the pattern units at the edge of the pattern portion.
본 발명에 있어서, 마킹부는, 가로 연장부의 불량 패턴 유닛들의 각각의 열에 대응한 위치에 형성되어 불량 패턴 유닛이 존재하는 행의 위치와 열의 위치 중 적어도 하나를 나타내는 가로 마킹부와, 세로 연장부의 불량 패턴 유닛들의 각각의 행에 대응한 위치에 형성되어 불량 패턴 유닛이 존재하는 행의 위치와 열의 위치 중 적어도 하나를 나타내는 세로 마킹부를 구비할 수 있다. 가로 마킹부와 세로 마킹부는 문자나 숫자 또는 이들의 조합을 구비할 수 있다.In the present invention, the marking portion is formed in a position corresponding to each column of the defective pattern units of the horizontal extension portion, the horizontal marking portion representing at least one of the position of the row and the position of the column in which the defective pattern unit exists, and the failure of the vertical extension portion The vertical marking part may be provided at a position corresponding to each row of the pattern units to indicate at least one of a row position and a column position in which the defective pattern unit exists. The horizontal marking unit and the vertical marking unit may include letters, numbers, or a combination thereof.
본 발명에 있어서, 마킹부는 레일부를 레이저로 가공하여 형성될 수 있다.In the present invention, the marking portion may be formed by laser processing the rail portion.
본 발명에 있어서, 마킹부는 레일부의 표면에 잉크를 인쇄하여 형성될 수 있다.In the present invention, the marking portion may be formed by printing ink on the surface of the rail portion.
본 발명에 있어서, 회로기판은 불량 패턴 유닛에 형성되는 패턴 유닛 마킹부를 더 구비할 수 있다.In the present invention, the circuit board may further include a pattern unit marking formed on the defective pattern unit.
본 발명에 있어서, 마킹부는 바코드(bar code)를 포함할 수 있다.In the present invention, the marking unit may include a bar code.
본 발명에 관한 불량 패턴을 지시하는 표지를 구비하는 회로기판의 제조 방법은, 복수 개의 행과 열을 이루도록 배치되는 복수 개의 패턴 유닛들을 검사하여 상태가 불량한 불량 패턴 유닛이 존재하는 위치의 행과 열을 스캔하는 단계와, 패턴 유닛들의 가장자리에서 패턴 유닛들의 행 방향을 따라 연장되는 가로 연장부의 불량 패턴 유닛들의 각각의 열에 대응한 위치에 불량 패턴 유닛의 행의 위치를 나타내는 가로 마킹부를 형성하는 단계와, 패턴 유닛들의 가장자리에서 패턴 유닛들의 열 방향을 따라 연장되는 세로 연장부의 불량 패턴 유닛들의 각각의 행에 대응한 위치에 불량 패턴 유닛의 열의 위치를 나타내는 세로 마킹부를 형성하는 단계를 포함한다.In the method of manufacturing a circuit board having a mark indicating a bad pattern according to the present invention, a plurality of pattern units arranged to form a plurality of rows and columns are inspected to provide rows and columns at positions where a bad pattern unit having a bad state exists. Scanning a; forming a horizontal marking portion indicating a position of a row of the defective pattern unit at a position corresponding to each column of the defective pattern units of the horizontal extension extending along the row direction of the pattern units at the edges of the pattern units; And forming a vertical marking portion indicating a position of a column of the defective pattern unit at a position corresponding to each row of the defective pattern units of the longitudinal extension extending along the column direction of the pattern units at the edges of the pattern units.
상술한 바와 같은 본 발명의 회로기판은, 레일부에 불량 패턴 유닛을 지시하는 마킹부를 구비하며, 복수 개의 패턴 유닛들이 매트릭스 형상으로 배치되는 스트립 형태로 제조될 수 있으므로 대량 생산과 자동화 공정에 적합하다. The circuit board of the present invention as described above has a marking portion for indicating a defective pattern unit in the rail portion, and can be manufactured in a strip form in which a plurality of pattern units are arranged in a matrix shape, which is suitable for mass production and automated processes. .
본 발명의 회로기판을 이용하여 반도체 패키지를 제조하는 패키지 장비에서는 회로기판에 형성된 마킹부를 스캔함으로써 회로기판에 포함된 불량 패턴 유닛의 위치를 정확하게 파악할 수 있다. 따라서 회로기판의 하나의 스트립에 포함되는 패턴 유닛들의 개수가 크게 증가하여 불량이 발생한 패턴 유닛들을 스캔하는 시간이 크게 감소된다.In the package equipment for manufacturing a semiconductor package using the circuit board of the present invention, the location of the defective pattern unit included in the circuit board can be accurately determined by scanning the marking part formed on the circuit board. Therefore, the number of pattern units included in one strip of the circuit board is greatly increased, and the time for scanning the defective pattern units is greatly reduced.
또한 불량 패턴 유닛을 지시하는 마킹부는 가로 연장부의 가로 마킹부와 세로 연장부의 세로 마킹부를 포함하고, 마킹부는 문자나 숫자나 기호의 어느 하나나 이들의 조합함을 구비하므로, 하나의 스트립에 포함되는 패턴 유닛들의 개수가 크게 증가하는 경우에도 레일부의 폭을 증가시킬 필요 없이 불량 패턴 유닛들의 위치를 정확하고 간단하게 지시할 수 있다.In addition, the marking portion indicating the bad pattern unit includes a horizontal marking portion of the horizontal extension portion and the vertical marking portion of the vertical extension portion, the marking portion includes any combination of letters, numbers, or symbols, and thus included in one strip Even when the number of pattern units increases greatly, the position of the defective pattern units can be accurately and simply indicated without increasing the width of the rail portion.
또한 마킹부는 레이저 등을 이용하여 회로기판의 레일부에 형성될 수 있으므로, 회로기판에 불량 패턴 유닛을 지시하는 표지를 정확한 위치에 간편하게 형성할 수 있다.In addition, since the marking portion may be formed on the rail portion of the circuit board by using a laser or the like, it is possible to easily form a mark indicating the defective pattern unit on the circuit board at an accurate position.
이하, 첨부 도면의 실시예들을 통하여, 본 발명에 관한 불량 패턴을 지시하는 표지를 구비하는 회로기판의 구성과 작용을 상세히 설명한다.Hereinafter, with reference to the embodiments of the accompanying drawings, the configuration and operation of the circuit board having a cover indicating a bad pattern according to the present invention will be described in detail.
도 1은 본 발명의 일 실시예에 관한 불량 패턴을 지시하는 표지를 구비하는 회로기판의 평면도이고, 도 2는 도 1의 회로기판의 일부를 확대하여 도시한 평면도이다. 도 1은 하나의 스트립(strip) 상에 복수 개의 패턴 유닛들(11)이 복수 개의 행과 열을 이루는 매트릭스 형상으로 배치되는 회로기판의 일예를 도시한다.1 is a plan view of a circuit board having a mark indicating a bad pattern according to an embodiment of the present invention, and FIG. 2 is an enlarged plan view of a part of the circuit board of FIG. 1. FIG. 1 shows an example of a circuit board on which a plurality of
도 1 및 도 2에 나타난 실시예에 관한 불량 패턴을 지시하는 표지를 구비하는 회로기판은, 복수 개의 패턴 유닛들(11)을 갖는 패턴부(10)와, 패턴부(10)의 가장자리를 따라 연장되는 레일부(20)와, 레일부(20)에 형성되는 불량 패턴 유닛(12)의 위치를 나타내는 마킹부(31, 32)를 구비한다.A circuit board having a mark indicating a bad pattern according to the embodiment shown in FIGS. 1 and 2 includes a
패턴 유닛들(11)은 각각 반도체칩이 탑재되는 패드부(11a)와, 패드부(11a)의 주위에 방사상으로 연결되는 리드부(11b)를 구비한다. 복수 개의 패턴 유닛들(11)은 서로 인접하며 복수 개의 행과 열을 이루도록 배치된다. 도 2에서는 이해를 돕기 위해 패턴 유닛들(11)이 이루는 행의 번호를 숫자(1, 2, 3, 4, …)로 표시하였고, 열의 번호를 알파벳 문자(A, B, C, D, E, …)로 표시하였다.Each of the
레일부(20)는 회로기판의 전체 뼈대를 이루며 패턴 유닛들(11)을 지지하는 기능을 하는 부분으로서, 가로 연장부(21)와 세로 연장부(22)를 구비한다. 가로 연장부(21)는 패턴부(10)의 가장자리에서 패턴 유닛들(11)의 행 방향을 따라 연장된다. 세로 연장부(22)는 패턴부(10)의 가장자리에서 패턴 유닛들(11)의 열 방향을 따라 연장된다.The
마킹부(31, 32)는 패턴 유닛들(11) 중 상태가 불량한 불량 패턴 유닛(12)의 위치를 나타내도록 레일부(20)에 형성되는 부분이다. 마킹부(31, 32)는 가로 연장부(21)에 형성되는 가로 마킹부(31)와 세로 연장부(22)에 형성되는 세로 마킹 부(32)를 구비한다. The marking
가로 마킹부(31)는 패턴 유닛들(11) 중의 불량 패턴 유닛(12)의 각각의 열에 대응한 위치(A, B, C, D, …)에 형성되어 불량 패턴 유닛(12)이 존재하는 행의 위치를 나타낸다. 세로 마킹부(32)는 패턴 유닛들(11) 중 불량 패턴 유닛(12)의 각각의 행에 대응한 위치(1, 2, 3, 4, …)에 형성되어 불량 패턴 유닛(12)이 존재하는 열의 위치를 나타낸다.The
도 2에 나타난 실시예에서는 마킹부(31, 32)에 문자와, 숫자가 사용되었으나, 본 발명은 이에 한정되지 않는다. 그러므로 마킹부(31, 32)는 불량 패턴 유닛의 위치를 지시하도록 문자, 숫자, 및 기호로 이루어진 군에서 선택된 어느 하나 또는 이들의 조합을 구비할 수 있다.In the embodiment shown in FIG. 2, letters and numbers are used for the marking
상술한 바와 같이 회로기판은 복수 개의 패턴 유닛들(11)이 매트릭스 형상으로 배치되는 스트립 형태로 제조되므로, 대량 생산과 자동화 공정에 적합하다. 불량 패턴 유닛(12)을 지시하는 마킹부(31, 32)는 가로 연장부(21)와 세로 연장부(22)에 형성되므로, 제조가 완료된 회로기판을 검사하는 검사 장비와 패키지 장비 등에서 가로 연장부(21)와 세로 연장부(22)를 스캔함으로써 불량 패턴 유닛(12)의 위치를 정확하고 신속하게 파악할 수 있다. 하나의 스트립에 배치되는 패턴 유닛들(11)의 개수는 도 1에 도시된 예에 한정되지 않으며, 설계되는 반도체 패키지의 크기와 형상에 따라 더 증가하거나 감소할 수 있다. As described above, the circuit board is manufactured in the form of a strip in which the plurality of
마킹부(31, 32)는 레일부(20)의 표면을 레이저로 가공하여 형성될 수 있다. 레일부(20)는 구리와 같은 전도성 금속 소재로 이루어지므로, 레이저를 이용하여 레일부(20)의 표면에 마킹부(31, 32)의 문자나 숫자 등을 형성할 수 있다. The marking
본 발명에 있어서 마킹부(31, 32)를 형성하는 방법은 레이저를 이용한 방법에 한정되는 것은 아니며, 고온의 열을 이용하여 레일부(20)의 표면을 태우는 방법, 전해 연마법이나 에칭법, 또는 열전사 마킹법 등 다양한 방법이 이용될 수도 있다. 또한 마킹부(31, 32)를 형성하기 위해 물리적 힘을 이용하여 레일부(20)를 천공하거나 타각하는 방법이 이용될 수도 있고, 잉크를 접촉식으로 레일부(20)의 표면에 도포하거나 분사하여 도포하는 인쇄법이 이용될 수도 있다.In the present invention, the method of forming the marking
도 3은 도 1의 회로기판의 일부를 확대하여 다른 사용 상태를 도시한 평면도이며, 도 3에서는 도 1 및 도 2와 동일한 구성 요소에 대해 동일한 부호가 사용되었다.FIG. 3 is a plan view showing an enlarged part of a circuit board of FIG. 1 and showing a different use state. In FIG. 3, the same reference numerals are used for the same components as those of FIGS. 1 and 2.
도 3의 회로기판에는 하나의 행(4)에 두 개의 불량 패턴 유닛(12, 13)이 존재한다. 그러므로 이들 불량 패턴 유닛들(12, 13)을 나타내기 위하여 세로 마킹부(32a)는 불량 패턴 유닛들(12, 13)의 각각의 위치의 열을 나타내도록 두 개의 문자(GM)를 구비한다. In the circuit board of FIG. 3, there are two
그러므로 완성된 회로기판을 이용하여 반도체 패키지를 제작하는 장비에서는 가로 연장부(21)와 세로 연장부(22)에 형성된 가로 마킹부(31a, 31b)와 세로 마킹부(32a)를 스캔하는 간단한 작업으로 불량 패턴 유닛들(12, 13)의 위치를 정확히 검출할 수 있다. Therefore, in a device for manufacturing a semiconductor package using the completed circuit board, a simple operation of scanning the
또한 회로기판을 이루는 하나의 스트립에 포함되는 패턴 유닛들(11)의 개수가 크게 증가하는 경우에는, 패턴 유닛들의 하나의 행에 존재하는 불량 패턴 유닛 들의 열의 개수나 하나의 열에 존재하는 불량 패턴 유닛들의 행의 개수도 복수 개가 될 수 있다. 그러나 마킹부(31a, 31b, 32a)에 문자나 숫자를 복수 개 사용함으로써 모든 불량 패턴 유닛들의 위치를 간단하면서도 정확하게 지시할 수 있다. 따라서 패턴 유닛들의 개수가 크게 증가하여도 가로 연장부(21)와 세로 연장부(22)의 폭을 증가시킬 필요가 없다.In addition, when the number of the
도 4는 본 발명의 다른 실시예에 관한 회로기판의 평면도이다.4 is a plan view of a circuit board according to another embodiment of the present invention.
도 4에 나타난 실시예에 관한 회로기판은 서로 인접하여 배치되는 복수 개의 패턴 유닛들(11)을 갖는 패턴부(10)와, 패턴부(10)의 가장자리를 따라 연장되는 가로 연장부(21)와 세로 연장부(22)를 갖는 레일부(20)와, 불량 패턴 유닛(12)의 위치를 나타내도록 레일부(20)에 형성되는 가로 마킹부(31) 및 세로 마킹부(32)와, 불량 패턴 유닛(12)에 형성되는 패턴 유닛 마킹부(33)를 구비한다.The circuit board according to the embodiment illustrated in FIG. 4 includes a
도 4에 나타난 실시예에서 패턴 유닛 마킹부(33)는 불량 패턴 유닛(12)의 패드부에 형성된다. 패턴 유닛 마킹부(33)도 패드부의 표면을 레이저로 가공하거나, 잉크나 실리콘 등을 패드부에 도포하는 인쇄법 등을 사용하는 등 여러 가지 방법으로 형성될 수 있다.In the embodiment shown in FIG. 4, the pattern
이와 같이 가로 마킹부(31)와 세로 마킹부(32)와 패턴 유닛 마킹부(33)를 구비하는 회로기판을 제작하면, 회로기판의 제작이 완료된 이후에 진행되는 반도체 패키지 공정 등에서 회로기판을 각각의 패턴 유닛들(11)의 단위로 개별적으로 절단하여도 패턴 유닛 마킹부(33)를 이용해 불량 패턴 유닛(12)을 손쉽게 선별할 수 있는 장점이 있다. 또한 가로 마킹부(31)와 세로 마킹부(32)를 통해 지시되는 불량 패턴 유닛(12)의 위치를, 패턴 유닛 마킹부(33)에 지시되는 위치와 비교함으로써 불량 패턴 유닛(12)이 존재하는 위치 지정의 정확도와 신뢰도를 향상시킬 수 있다.As described above, when the circuit board including the
도 5는 본 발명의 또 다른 실시예에 관한 회로기판의 평면도이다.5 is a plan view of a circuit board according to still another embodiment of the present invention.
도 5에 나타난 실시예에 관한 회로기판에서는 패턴 유닛 마킹부(34)가 형성되는 위치가 도 4에 나타난 실시예로부터 변형되었다. 즉 패턴 유닛들(11)은 상술한 실시예들처럼 패드부(11a)와 리드부(11b)를 구비하는데, 패턴 유닛 마킹부(34)는 불량 패턴 유닛(12)의 리드부(11b)에 형성된다.In the circuit board according to the embodiment shown in FIG. 5, the position at which the pattern
도 6은 본 발명의 또 다른 실시예에 관한 회로기판의 평면도이다.6 is a plan view of a circuit board according to another embodiment of the present invention.
도 6에 나타난 실시예에 관한 회로기판은 레일부(20)의 가로 연장부(21)에만 가로 마킹부(131, 132)가 형성된다. 레일부(20)의 세로 연장부(22)에는 마킹부가 형성되지 않고 가로 마킹부(131, 132)만 형성되어도, 가로 연장부(21)의 패턴 유닛들(11)의 각각의 열에 대응한 위치에 가로 마킹부(131, 132)가 숫자나 문자 등을 포함하여 행의 번호를 지정할 수 있으므로 불량 패턴 유닛들(12, 16)의 위치를 정확하게 지시할 수 있다.In the circuit board according to the embodiment illustrated in FIG. 6,
도 6에서 가로 마킹부(131, 132)는 가로 연장부(21)에서 불량 패턴 유닛들(12, 16)이 존재하는 위치에 형성되지만, 본 발명은 이에 한정되지 않는다. 가로 마킹부(131, 132)는 불량 패턴 유닛들(12, 16)의 행의 위치와 열의 위치에 관한 정보를 모두 포함할 수 있으므로, 가로 연장부(21)의 미리 정해진 위치에 형성될 수 있다. 예를 들어, 가로 마킹부(131, 132)는 가로 연장부(21)의 좌측 단부나 우측 단부에 형성될 수 있다. 또한 가로 마킹부(131, 132)는 레일부(20)의 하측 가장자 리의 좌측이나 우측 단부에 형성될 수 있다.In FIG. 6, the
이와 같이 가로 마킹부(131, 132)가 레일부(20)의 소정 위치에 형성됨으로써, 불량 패턴 유닛들(12, 16)의 위치를 스캔하기 위한 장비는 가로 연장부(21)나 세로 연장부(22)의 모든 영역을 스캔할 필요 없이 레일부(20)의 미리 정해진 일부 영역만을 스캔하여 불량 패턴 유닛들(12, 16)의 위치 정보를 신속하게 획득할 수 있다.As such, the
도 7은 본 발명의 또 다른 실시예에 관한 회로기판의 평면도이다.7 is a plan view of a circuit board according to still another embodiment of the present invention.
도 7에 나타난 실시예에 관한 회로기판은 레일부(20)의 세로 연장부(22)에만 세로 마킹부(231, 232)가 형성된다. 레일부(20)의 가로 연장부(21)에는 마킹부가 형성되지 않고 세로 마킹부(231, 232)만 형성되어도, 세로 연장부(22)의 패턴 유닛들(11) 중 불량 패턴 유닛들(12, 17, 18)의 각각의 행에 대응한 위치에 세로 마킹부(231, 232)가 숫자나 문자 등을 포함하여 열의 번호를 지정할 수 있으므로 불량 패턴 유닛들(12, 17, 18)의 위치를 정확하게 지시할 수 있다.In the circuit board according to the exemplary embodiment shown in FIG. 7, vertical marking
도 8은 본 발명의 또 다른 실시예에 관한 회로기판의 평면도이다.8 is a plan view of a circuit board according to another embodiment of the present invention.
도 8에 나타난 실시예에 관한 회로기판은, 복수 개의 패턴 유닛들(11)을 갖는 패턴부(10)와 패턴부(10)의 가장자리를 따라 연장되는 레일부(20)와, 바코드(331; bar code)를 포함하며 레일부(20)에 형성되는 마킹부(330)를 구비한다. The circuit board according to the embodiment illustrated in FIG. 8 includes a
마킹부(330)의 바코드(331)에는 패턴 유닛들(11)에 포함된 불량 패텃 유닛의 위치(행과 열의 위치)에 관한 정보를 포함한다. 따라서 완성된 회로기판을 이용하여 반도체 패키지를 제작하는 장비는 마킹부(330)의 바코드(331)를 스캔하는 간단 하는 작업으로 불량 패턴 유닛의 위치를 정확히 검출할 수 있다.The
도 9는 본 발명의 일 실시예에 관한 회로기판의 제조 방법을 나타내는 공정 흐름도이다.9 is a process flowchart showing a circuit board manufacturing method according to an embodiment of the present invention.
회로기판은 원소재를 준비하고(S110)고, 패턴을 에칭에 의해 형성하며(S120), 에칭에 의해 형성된 패턴의 표면에 PPF 도금(pre-plated lead frame 도금; 전처리 리드 프레임 도금)실시하여(S130), 스트립으로 절단(S140)하는 일련의 단계들을 통해 제조된다. 이렇게 자동화된 일련의 단계들을 거치며 제조된 회로기판의 스트립은 비전 검사 장비로 투입되고, 회로기판의 스트립에 대한 자동 영상 인식(비전 검사)에 의한 불량 패턴 스캔과 마킹 작업이 실시된다.The circuit board is prepared by preparing an raw material (S110), forming a pattern by etching (S120), and performing PPF plating (pre-plated lead frame plating) on the surface of the pattern formed by etching ( S130), it is manufactured through a series of steps (S140) to cut into strips. The strip of the circuit board manufactured through this automated series of steps is fed into the vision inspection equipment, and the defect pattern scan and marking operation by automatic image recognition (vision inspection) on the strip of the circuit board is performed.
본 발명의 일 실시예에 관한 회로기판의 제조 방법은, 복수 개의 행과 열을 이루도록 배치되는 복수 개의 패턴 유닛들을 검사하여 상태가 불량한 불량 패턴 유닛이 존재하는 위치의 행과 열을 스캔하는 단계(S160)와, 회로기판의 가로 연장부와 세로 연장부에 마킹부를 형성하는 단계(S180)를 포함한다. 마킹부를 형성하는 단계(S180)는 가로 마킹부를 형성하는 단계와 세로 마킹부를 형성하는 단계를 포함할 수 있다. 가로 마킹부와 세로 마킹부는 레이저에 의해 형성되는 문자나 숫자를 구비할 수 있다.According to an aspect of the present invention, there is provided a method of manufacturing a circuit board, the method comprising: inspecting a plurality of pattern units arranged to form a plurality of rows and columns and scanning rows and columns at positions where a bad pattern unit having a bad state exists ( S160, and forming a marking portion in the horizontal extension portion and the vertical extension portion of the circuit board (S180). Forming the marking part (S180) may include forming a horizontal marking part and forming a vertical marking part. The horizontal marking portion and the vertical marking portion may include letters or numbers formed by a laser.
불량 패턴 유닛을 스캔하는 단계(S160)는, 자동화된 생산 설비에서 이물질의 발생이나 기타 원인에 의한 회로 패턴의 단선이나 패턴폭 불량과 같은 문제를 갖는 불량 패턴 유닛을 찾아내는 단계이다. 불량 패턴 유닛을 스캔하는 단계(S160)는 자동화된 영상 장비가 미리 저장된 양호한 패턴 유닛의 모양과 회로기판의 스트립에 포함된 패턴 유닛을 비교함으로써 자동적으로 수행될 수 있으나, 본 발명은 이에 한정되지 않는다. 따라서 불량 패턴 유닛을 스캔하는 단계(S160)는 예를 들어 작업자에 의해 수동으로 이루어질 수도 있다.Scanning the defective pattern unit (S160) is a step of finding a defective pattern unit having a problem such as disconnection of a circuit pattern or defective pattern width due to generation of foreign matter or other causes in an automated production facility. The scanning of the bad pattern unit (S160) may be automatically performed by comparing the shape of the good pattern unit in which the automated imaging equipment is stored in advance with the pattern unit included in the strip of the circuit board, but the present invention is not limited thereto. . Therefore, the step S160 of scanning the defective pattern unit may be performed manually by an operator, for example.
불량 패턴 유닛을 스캔하는 단계(S160)가 완료되면, 메모리나 저장 장치에 불량 패턴 유닛의 위치에 관한 정보, 즉 행과 열의 위치 정보가 저장된다. 저장된 위치 정보는 이후에 수행되는 마킹부를 형성하는 단계(S180)에서 활용될 수 있다.When the scanning of the bad pattern unit (S160) is completed, information about the location of the bad pattern unit, that is, location information of rows and columns, is stored in a memory or a storage device. The stored location information may be utilized at step S180 of forming a marking unit to be performed later.
마킹부를 형성하는 단계(S180)가 수행되기 위해 스캔이 완료된 회로기판의 스트립은 인쇄 장치 내로 로딩된다(S170). 그리고 인쇄 장치는 불량 패턴 유닛을 스캔하는 단계(S160)에서 획득된 불량 패턴 유닛의 위치 정보를 이용하여 마킹부를 형성한다.In order to perform the forming of the marking unit (S180), the strip of the circuit board on which the scan is completed is loaded into the printing apparatus (S170). In addition, the printing apparatus forms a marking unit by using the position information of the defective pattern unit acquired in the scanning of the defective pattern unit (S160).
가로 마킹부를 형성하는 단계에서는, 패턴 유닛들의 가장자리에서 패턴 유닛들의 행 방향을 따라 연장되는 가로 연장부에서 패턴 유닛들 중 불량 패턴 유닛들의 각각의 열에 대응한 위치에 불량 패턴 유닛의 행의 위치를 나타내는 가로 마킹부가 형성된다.In the forming of the horizontal marking portion, the position of the row of the defective pattern units is indicated at a position corresponding to each column of the defective pattern units among the pattern units in the horizontal extension portion extending along the row direction of the pattern units at the edges of the pattern units. The horizontal marking portion is formed.
세로 마킹부를 형성하는 단계에서는, 패턴 유닛들의 가장자리에서 패턴 유닛들의 열 방향을 따라 연장되는 세로 연장부에서 패턴 유닛들 중 불량 패턴 유닛들의 각각의 행에 대응한 위치에 불량 패턴 유닛의 열의 위치를 나타내는 세로 마킹부가 형성된다.In the forming of the vertical marking portion, the position of the column of the defective pattern unit is indicated at a position corresponding to each row of the defective pattern units among the pattern units in the longitudinal extension portion extending along the column direction of the pattern units at the edges of the pattern units. A vertical marking portion is formed.
마킹부의 형성이 완료되면 회로기판의 스트립(S190)을 언로딩하고, 회로기판을 완제품으로 포장한다(S200). 이러한 과정을 통해 완성된 회로기판은, 복수 개 의 패턴 유닛들이 매트릭스의 형태로 배치되는 스트립 형태로 제조되므로 대량 생산과 자동화 공정에 적합하다. When the formation of the marking part is completed, the strip (S190) of the circuit board is unloaded, and the circuit board is packaged as a finished product (S200). The circuit board completed through this process is manufactured in the form of a strip in which a plurality of pattern units are arranged in a matrix form, which is suitable for mass production and automated processes.
불량 패턴 유닛의 위치를 지시하는 마킹부가 가로 연장부와 세로 연장부에 형성되므로, 완성된 회로기판을 이용하여 반도체를 패키지하는 패키지 장비 등에서는 가로 연장부와 세로 연장부를 스캔함으로써 불량 패턴 유닛의 위치를 정확하고도 신속하게 파악할 수 있다.Since the marking portion indicating the position of the defective pattern unit is formed in the horizontal extension portion and the vertical extension portion, the package equipment for packaging the semiconductor using the completed circuit board, etc., scans the horizontal extension portion and the vertical extension portion to position the defective pattern unit. Can be accurately and quickly identified.
본 발명은 상술한 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위에 의해 정해져야 할 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed embodiments, but, on the contrary, is intended to cover various modifications and equivalent arrangements included within the spirit and scope of the appended claims. Accordingly, the true scope of the present invention should be determined by the appended claims.
도 1은 본 발명의 일 실시예에 관한 불량 패턴을 지시하는 표지를 구비하는 회로기판의 평면도이다.1 is a plan view of a circuit board having a mark indicating a bad pattern according to an embodiment of the present invention.
도 2는 도 1의 회로기판의 일부를 확대하여 도시한 평면도이다.FIG. 2 is an enlarged plan view of a portion of the circuit board of FIG. 1.
도 3은 도 1의 회로기판의 일부를 확대하여 다른 사용 상태를 도시한 평면도이다.3 is an enlarged plan view illustrating another use state by enlarging a part of the circuit board of FIG. 1.
도 4는 본 발명의 다른 실시예에 관한 회로기판의 평면도이다.4 is a plan view of a circuit board according to another embodiment of the present invention.
도 5는 본 발명의 또 다른 실시예에 관한 회로기판의 평면도이다.5 is a plan view of a circuit board according to still another embodiment of the present invention.
도 6은 본 발명의 또 다른 실시예에 관한 회로기판의 평면도이다.6 is a plan view of a circuit board according to another embodiment of the present invention.
도 7은 본 발명의 또 다른 실시예에 관한 회로기판의 평면도이다.7 is a plan view of a circuit board according to still another embodiment of the present invention.
도 8은 본 발명의 또 다른 실시예에 관한 회로기판의 평면도이다.8 is a plan view of a circuit board according to another embodiment of the present invention.
도 9는 본 발명의 일 실시예에 관한 회로기판의 제조 방법을 나타내는 공정 흐름도이다.9 is a process flowchart showing a circuit board manufacturing method according to an embodiment of the present invention.
* 도면의 주요부분에 대한 부호의 설명DESCRIPTION OF THE REFERENCE NUMERALS
10: 패턴부 31, 31a, 31b, 131, 132: 가로 마킹부10:
11b: 리드부 32, 32a, 231, 232: 세로 마킹부11b:
11a: 패드부 33, 34: 패턴 유닛 마킹부11a:
11: 패턴 유닛 12, 13, 16, 17, 18: 불량 패턴 유닛11:
20: 레일부 330: 마킹부20: rail portion 330: marking portion
21: 가로 연장부 331: 바코드21: horizontal extension 331: barcode
22: 세로 연장부22: longitudinal extension
Claims (16)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20080045155A KR101247306B1 (en) | 2008-05-15 | 2008-05-15 | Circuit board with marks indicating bad patterns and manufacturing method of circuit board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20080045155A KR101247306B1 (en) | 2008-05-15 | 2008-05-15 | Circuit board with marks indicating bad patterns and manufacturing method of circuit board |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20090119239A KR20090119239A (en) | 2009-11-19 |
KR101247306B1 true KR101247306B1 (en) | 2013-03-25 |
Family
ID=41602959
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR20080045155A KR101247306B1 (en) | 2008-05-15 | 2008-05-15 | Circuit board with marks indicating bad patterns and manufacturing method of circuit board |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101247306B1 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101298350B1 (en) * | 2012-05-30 | 2013-08-20 | 삼성전기주식회사 | System forming barcode and bad unit mark using direct image exposure apparatus and the method thereof |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20020007684A (en) * | 2000-07-18 | 2002-01-29 | 마이클 디. 오브라이언 | Circuit board and carrier frame for semiconductor package and sensing method of bad circuit board |
KR20020052573A (en) * | 2000-12-26 | 2002-07-04 | 마이클 디. 오브라이언 | Strip marking structure of circuit board for semiconductor package and its method |
-
2008
- 2008-05-15 KR KR20080045155A patent/KR101247306B1/en active IP Right Grant
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20020007684A (en) * | 2000-07-18 | 2002-01-29 | 마이클 디. 오브라이언 | Circuit board and carrier frame for semiconductor package and sensing method of bad circuit board |
KR20020052573A (en) * | 2000-12-26 | 2002-07-04 | 마이클 디. 오브라이언 | Strip marking structure of circuit board for semiconductor package and its method |
Also Published As
Publication number | Publication date |
---|---|
KR20090119239A (en) | 2009-11-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4985676A (en) | Method and apparatus of performing probing test for electrically and sequentially testing semiconductor device patterns | |
US8120372B2 (en) | Probe card for inspecting light receiving device | |
JP2008539085A (en) | System and method for aligning a wafer processing system in a laser marking system | |
US7649370B2 (en) | Evaluation method of probe mark of probe needle of probe card using imaginary electrode pad and designated determination frame | |
JP2006066561A (en) | Semiconductor device, its inspection method, inspection device and semiconductor manufacturing method | |
US20180342411A1 (en) | Chip identification system | |
KR101247306B1 (en) | Circuit board with marks indicating bad patterns and manufacturing method of circuit board | |
JP2007103860A (en) | Method of detecting probe contact trace, and prober | |
CN101689540B (en) | Methods for manufacturing integrated circuits | |
JP4267526B2 (en) | Printed solder inspection equipment | |
CN110199173B (en) | Position deviation amount acquisition device, inspection device, position deviation amount acquisition method, and inspection method | |
US6777821B2 (en) | Ball grid array x-ray orientation mark | |
US7265567B2 (en) | First die indicator for integrated circuit wafer | |
US20090277004A1 (en) | Transfer product, transfer product fabrication method, and transfer product arrangement position identifying method | |
JP2012209311A (en) | Method of forming id mark, semiconductor chip, semiconductor device, and x-ray inspection method of semiconductor device | |
JP2003188076A (en) | Electron beam drawer and correcting method for sample position | |
KR20100022715A (en) | Circuit board with marks indicating bad patterns and manufacturing method of circuit board | |
KR100300497B1 (en) | method of detecting inferior semiconductor package after molding process | |
JP4757595B2 (en) | Mounting component inspection equipment | |
KR100718460B1 (en) | A needle used in electrical die sortingprocess and probe card having the same | |
KR20070051038A (en) | Semiconductor device having identification mark | |
JPH048228B2 (en) | ||
CN118016547A (en) | Scanning method of appearance defect detection machine | |
TWI449119B (en) | Circuit board placement method | |
JP7370182B2 (en) | Semiconductor device and its inspection method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20160304 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20170302 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20180222 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20190225 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20200225 Year of fee payment: 8 |