KR101243446B1 - 전하 공유 기능을 가지는 액정표시장치 및 그의 구동방법 - Google Patents

전하 공유 기능을 가지는 액정표시장치 및 그의 구동방법 Download PDF

Info

Publication number
KR101243446B1
KR101243446B1 KR1020060036994A KR20060036994A KR101243446B1 KR 101243446 B1 KR101243446 B1 KR 101243446B1 KR 1020060036994 A KR1020060036994 A KR 1020060036994A KR 20060036994 A KR20060036994 A KR 20060036994A KR 101243446 B1 KR101243446 B1 KR 101243446B1
Authority
KR
South Korea
Prior art keywords
pixel data
supplied
pixel
line
data
Prior art date
Application number
KR1020060036994A
Other languages
English (en)
Other versions
KR20060119749A (ko
Inventor
도건우
한상수
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to US11/435,447 priority Critical patent/US7663594B2/en
Publication of KR20060119749A publication Critical patent/KR20060119749A/ko
Application granted granted Critical
Publication of KR101243446B1 publication Critical patent/KR101243446B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3614Control of polarity reversal in general
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3648Control of matrices with row and column drivers using an active matrix
    • G09G3/3655Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3685Details of drivers for data electrodes
    • G09G3/3688Details of drivers for data electrodes suitable for active matrices only
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/08Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809Several active elements per pixel in active matrix panels
    • G09G2300/0842Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264Details of driving circuits
    • G09G2310/0294Details of sampling or holding circuits arranged for use in a driver for data electrodes
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02Details of power systems and of start or stop of display operation
    • G09G2330/021Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 소비 전력을 한계 이하로까지 줄이기에 적합한 전하 공유 기능의 액정 표시 장치를 제공하는 것이다.
상기의 액정 표시 장치에서는, 액정패널 상의 데이터 라인을 따라 인접한 한 쌍의 화소들이 인접한 다른 쌍들의 화소들과 상반된 극성의 화소 데이터 전압을 충전한다. 전하 공유부에 의하여, 데이터 라인을 따라 인접한 화소들에 화소 데이터 전압이 공급되는 기간들 사이마다 상기 데이터 라인들이 전하를 공유한다. 전하 공유부는, 데이터 라인을 따라 인접한 한 쌍의 화소들에 화소 데이터 전압이 공급되는 기간들 사이에서의 상기 전하 공유 동작을 선택적으로 스킵하게끔 전하 공유 제어기의 제어를 받는다.
이에 따라, 액정 표시 장치에 의하여 소모되는 전력이 한계 이하로까지 줄어든다.
Figure R1020060036994
LCD, 전하 공유, 화소 데이터 전압, 극성, 스위치, 데이터 라인.

Description

전하 공유 기능을 가지는 액정표시장치 및 그의 구동방법{Liquid crystal display device with a charge sharing function and driving method thereof}
본 발명의 상세한 설명에서 사용되는 도면에 대한 보다 충분한 이해를 돕기 위하여, 각 도면의 간단한 설명이 제공된다.
도 1은 종래의 액정표시장치를 개략적으로 도시하는 블록도이다.
도 2a 및 도 2b는 1도트-2라인 인버젼 방식의 구동방법을 설명하는 도면이다.
도 3은 도 1의 데이터 드라이버에 포함된 전하 공유부를 도시하는 도면이다
도 4는 도 1의 액정표시장치에 적용된 전하 공유 방식을 설명하기 위한 화소 데이터 전압 및 극성신호를 도시하는 파형도이다.
도 5는 본 발명의 실시 예에 따른 전하 공유 기능의 액정표시장치를 개략적으로 도시하는 블록도이다.
도 6은 도 5에 도시된 전하 공유 제어기를 상세하게 도시하는 상세 회로도이다.
도 7은 도 6에 도시된 각 부분에서 출력되는 신호의 파형을 도시하는 파형도이다.
도 8은 도 6에 도시된 AND 게이트의 논리 연산 결과를 설명하는 테이블이다.
<도면의 주요부분에 대한 간단한 설명>
102 : 액정패널 104 : 게이트 드라이버
106 : 데이터 드라이버 106A : 전하 공유부
108 : 타이밍 제어부 110 : 극성 제어기
112 : 전하 공유 제어기
본 발명은 액정 표시 장치에 관한 것으로, 특히 데이터 라인들이 전하 공유(Charge Sharing)하게 하는 액정 표시 장치 및 그의 구동방법에 관한 것이다.
액정 통상의 액정표시장치(Liquid Crystal Display device: 이하, " LCD" 라 함)는 액정의 광 투과율을 제어하여 비디오 데이터에 해당하는 화상이 표시되게 한다. 이러한 액정 표시 장치는, 도 1에 도시된 바와 같이, 다수의 게이트라인(GL1 ~ GLn)과 데이터라인(DL1 ~ DLm)이 교차하게 배열된 액정패널(2)과, 상기 액정패널(2) 상의 게이트 라인들(GL1~GLn)을 구동하는 게이트 드라이버(4)와, 상기 액정 패널(2) 상의 데이터 라인들(DL1~DLm)을 구동하는 데이터 드라이버(6)와, 그리고 상기 게이트 드라이버(4) 및 데이터 드라이버(6)를 제어하기 위한 게이트 제어 신호 및 데이터 제어 신호를 생성하는 타이밍 제어부(8)를 포함한다.
서로 교차하게 배열된 다수의 게이트 라인(GL1~GLn)과 다수의 데이터 라인(DL1~DLm)은 화소 영역들을 구분한다. 이들 화소 영역들 각각에는, 박막 트랜지 스터(MT), 액정 셀(CLc) 및 스토리지 캐패시터(Cst)를 포함하는 화소가 형성된다. 박막 트랜지스터(MT)는 대응하는 게이트 라인(GL) 및 대응하는 데이터 라인에 각각 접속된 게이트 전극 및 소스 전극을 구비한다. 액정 셀(CLc)은 상기 박막 트랜지스터(MT)의 드레인 전극과 공통 전극(Vcom) 사이에 접속된다. 스토리지 캐패시터(Cst)는 박막 트랜지스터(MT)의 드레인 전극과 이전 게이트 라인(GLi-1) 사이에 접속된다. 이와는 달리, 스토리지 캐피시터(Cst)는 박막 트랜지스터(MT)의 드레인 전극과 공통 전극(Vcom) 사이에 접속될 수도 있다.
이러한 액정패널(2) 상의 화소들은, 프레임 인버젼 방식(Frame Inversion System), 라인 인버젼 방식(Line Inversion System) 및 도트 인버젼 방식(Dot Inversion System)의 세가지 구동 방식 중 어느 한 방식으로 구동된다. 상기 프레임 인버젼 방식은 프레임이 변경될 때마다 화소에 공급되는 화소 데이터 전압의 극성을 반전시킨다. 상기 라인 인버젼 방식은 액정패널(2) 상의 라인, 즉 게이트 라인에 따라 화소에 공급되는 화소 데이터 전압의 극성이 반전되게 된다. 마지막으로, 상기 도트 인버젼 방식은 임의의 화소에 그와 인접한 화소들에 공급될 화소 데이터 전압들과는 상반된 극성의 화소 데이터 전압이 공급되게 한다. 나아가, 라인 인버젼 방식 및 도트 인버젼 방식은 프레임마다 화소에 공급될 화소 데이터 전압의 극성이 반전되게 하는 프레임 인버젼 방식과 병합된 형태로 이용되기도 한다.
이와 같은 세 가지의 액정 패널 구동 방식들 중 도트 인버젼 방식에서는, 수직 및 수평 방향에서 인접하는 화소들에 공급될 화소 데이터 전압들과 상반된 극성의 화소 데이터 전압이 임의의 화소에 공급되기 때문에, 프레임 인버젼 방식 및 라 인 인버젼 방식에 비하여 뛰어난 화질의 화상이 제공된다. 이에 따라, 최근에는 주로 도트 인버젼 방식으로 액정패널이 구동되고 있다.
도트 인버젼 방식은 수직 방향에 따라 1 도트 마다 화소 데이터 전압이 변경시키는 1도트-1 라인 인버젼 방식과 수직 방향을 따라 2 도트 마다 화소 데이터 전압의 극성이 반전되게 하는 1도트-2라인 인버젼 방식으로 구분된다. 후자의 1도트-2라인 인버젼 방식은, 도 2a 및 도 2b에 도시된 바와 같이, 화소 데이터 전압의 극성이 수평방향으로는 1 도트 마다 반전되는 반면에 수직 방향으로는 2 도트 마다 반전된다. 이 1도트-2라인 인버젼 방식은 60Hz의 프레임 주파수로 액정패널이 구동되는 경우(즉, 1초에 60장의 화상이 표시되는 경우), 1도트-1라인 인버젼 방식에 비하여 플리커 현상이 현저하게 줄어드는 이점을 제공한다.
1도트-2라인 인버젼 방식의 액정 표시 장치에는 데이터 라인들이 전하들을 공유하게 하는 기능(이하, "전하 공유 기능(Charge Sharing Function)"라 함)이 부가되어 있다. 이 전하 공유 기능(Charge Sharing Function)의 액정 표시 장치에 포함된 데이터 드라이버(6)는, 다수의 버퍼들(10-1 내지 10-m)과 다수의 데이터 라인들(DL1~DLm) 각각의 사이에 대응하게 접속된 m개의 제1 스위치들(SW1-1 내지 SW1-m)과, 그리고 다수의 데이터 라인들(DL1~DLm) 사이에 접속된 m-1개의 제2 스위치들(SW2-1 내지 SW2-(m-1))을 구비한다. 다수의 버퍼들(10) 각각은 아날로그 형태의 화소 데이터 전압을 대응하는 제1 스위치(SW1)을 경유하여 대응하는 데이터 라인(DL)에 공급한다. 제1 스위치들(SW1) 및 제2 스위치들(SW2)은 타이밍 제어부(8)로부터 공급되는 데이터 제어 신호들 중 하나인 데이터 출력 인에이블 신 호(DOE)에 의하여 상호 보완적으로 턴-온(Turn-On) 된다. 데이터 출력 인에이블 신호(DOE)가 하이(High)(또는 로우(Low))이면, 제1 스위치들(SW1)은 턴-온 되는 반면에 제2 스위치들(SW2)은 턴-오프(Turn-Off)된다. 이와는 달리, 데이터 출력 인에이블 신호(DOE)가 로우(또는 하이)일 때에는, 제1 스위치들(SW1)은 온-오프되는 반면에 제2 스위치들(SW2)은 턴-오프 된다.
예를들어, 제1 게이트 라인(GL1)에 스캔신호가 공급되어 그 게이트 라인(GL1)에 접속된 박막 트랜지스터들(MT)이 턴-온되고 데이터 출력 인에이블 신호(DOE)가 하이인 경우, 다수의 버퍼들(10-1 내지 10m) 각각은 인접한 버퍼들과는 상반된 화소 데이터 전압을 대응하는 제1 스위치(SW1)를 경유하여 대응하는 데이터 라인(DL)에 공급한다. 그러면, 제1 게이트 라인(GL1)에 접속된 박막 트랜지스터들(MT) 각각은 대응하는 데이터 라인(DL) 상의 화소 데이터 전압이 대응하는 액정 셀(CLc) 및 대응하는 스토리지 캐패시터(Cst)에 충전되게 한다.
반대로, 데이터 출력 인에이블 신호(DOE)가 로우이면, 제1 스위치들(SW1) 대신 제2 스위치들(SW2)이 턴-온되어 다수의 데이터 라인(DL1~DLm)이 서로 연결되게 한다. 그러면, 인접한 데이터 라인들(DL)과는 상반된 극성의 화소 데이터 전압으로 충전된 데이터 라인들(DL)들 사이에서 전압의 충방전이 동시에 수행되게 된다. 예를 들어, 기수 번째 데이터 라인들(DL1,DL3,…,DLm-1)에 부극성의 화소 데이터 전압이 충전되어 있고 우수 번째 데이터 라인들(DL2,DL4,…,DLm)에 정극성의 화소 데이터 전압이 충전되어 있는 경우, 기수 번째 데이터 라인들(DL1,DL3,…,DLm-1)은 인접한 우수 번째 데이터 라인(DL2,DL4,…,DLm)으로부터의 전압을 충전하는 반면에 우수 번째 데이터 라인들(DL2,DL4,…,DLm)은 충전된 정극성의 화소 데이터 전압을 인접한 기수 번째 데이터 라인들(DL1,DL3,…,DLm-1) 쪽으로 방전한다. 이 결과, 데이터 라인들(DL1~DLm) 모두가 정극성의 화소 데이터 전압과 부극성의 화소 데이터 전압의 중간 레벨 전압으로 선-충전(Pre-Charge)되게 하는 전하 공유가 일어나게 된다. 이렇게 선-충전의 효과가 나타나게 하는 전하 공유는 데이터 드라이버 나아가 액정 표시 장치의 소비전력을 감소시킨다.
이러한 전하 공유는, 도 4의 EGS-O 및 EGS-E의 파형과 같이 극성 신호(POL)와는 무관하게 게이트 라인(GL)이 변경될 때마다(즉, 수평 동기 신호의 주기마다) 수행되거나(이하, "매 라인 공유 방식"이라 함), 또는 도 4의 EPE-O 및 EPE-E의 파형과 같이 극성 신호(POL)의 에지 시마다(즉, 2 수평 동기 신호들의 주기마다) 수행될(이하, "극성 에지 공유 방식"이라 함) 수도 있다. 도 4의 EGS-O 및 EGS-E는, 매 라인 공유 방식에서, 기수 번째 데이터 라인(DL1,DL3,…,DLm-1)에 공급되는 화소 데이터 전압과 우수 번째 데이터 라인(DL2,DL4,…,DLm)에 공급되는 화소 데이터 전압의 예들을 설명하는 파형도들이다. EPE-O 및 EPE-E는, 극성 에지 공유 방식에서, 기수 번째 데이터 라인(DL1,DL3,…,DLm-1)에 공급되는 화소 데이터 전압과 우수 번째 데이터 라인(DL2,DL4,…,DLm)에 공급되는 화소 데이터 전압의 예들을 설명하는 파형도들이다. 그리고 POL은 극성 신호의 파형을 설명한다.
그러나, 매 라인 공유 방식은, 동일한 극성과 동일한 전압 레벨의 화소 데이터 전압이 연속되는 경우에도 전하 공유가 불필요하게 수행되게 하기 때문에, 전력의 소모를 한계 이하로 줄일 수 없다. 이와는 다르지만, 극성 에지 공유 방식도, 전압의 극성은 같을지라도 전압 레벨이 다른 화소 데이터 전압이 연속되는 경우에 필요한 전하 공유가 수행되지 않기 때문에, 전력의 소모를 한계 이하로 줄일 수 없었다.
따라서, 본 발명의 목적은 한계 이하로 소비 전력을 줄이기에 적합한 전하 공유 기능의 액정 표시 장치 및 그 구동 방법을 제공함에 있다.
상기 목적을 달성하기 위한 본 발명의 일면의 실시 예에 따른 액정표시장치는: 화소들이 대응하는 게이트 라인 및 대응하는 데이터 라인에 접속되게 배열된 액정패널; 상기 데이터 라인을 따라 인접한 한 쌍의 화소들이 인접한 다른 쌍들의 화소들과 상반된 극성의 화소 데이터 전압를 충전하게 상기 액정 패널 상의 데이터 라인들을 구동하는 데이터 드라이버; 및 상기 데이터 라인을 따라 인접한 한 쌍의 화소들에 화소 데이터 전압이 공급되는 기간들 사이에 상기 데이터 라인들이 서로 전하를 공유하게 하는 동작을 선택적으로 수행하는 전하 공유 수단을 구비한다.
상기의 전하 공유 수단은 상기 데이터 라인을 따라 인접한 한 쌍의 화소들 중 뒤진 화소에 공급될 화소 데이터 전압이 앞선 화소에 공급된 화소에 공급된 화소 데이터 전압과 같은 경우에 상기 전하 공유 동작을 스킵한다.
상기의 전하 공유 수단은: 상기 데이터 라인들 사이에 접속된 다수의 스위치들; 상기 데이터 드라이버에 공급될 화소 데이터들에 근거하여, 상기 스위치들이 상기 데이터 라인을 따라 인접한 화소들에 화소 데이터 전압이 공급되는 기간들 사 이에 시간적 구간마다 턴-온되게 하되, 동일한 극성의 화소 데이터 전압에 응답하는 인접한 한 쌍의 화소들 중 뒤진 화소에 공급될 화소 데이터 전압이 공급될 경우에는 선택적으로 턴-온되게 제어하는 전하 공유 제어기를 구비할 수 있다.
상기의 전하 공유 제어기는: 상기 스위치들을 상기 데이터 라인을 따라 인접한 화소들에 화소 데이터 전압이 공급되는 기간들 사이에 시간적 구간마다 턴-온시키는 인에이블 펄스를 포함하는 인에이블 신호를 생성하는 신호 발생부; 상기 데이터 드라이버에 공급되는 1라인 분의 화소 데이터를 저장하는 제1 라인 메모리; 상기 제1 라인 메모리로부터의 1라인 분의 데이터를 저장하는 제2 라인 메모리; 상기 제1 및 제2 메모리에 저장된 화소 데이터들을 비교하는 비교기; 상기 비교기의 출력 신호들 중 동일한 극성의 화소 데이터 전압에 응답하는 인접한 한 쌍의 화소들 중 뒤진 화소에 공급될 화소 데이터에 대한 비교 성분을 검출하는 비교 성분 추출부; 및 상기 신호 발생부로부터 상기 스위치들에 공급될 상기 인에이블 펄스를 상기 비교 성분 추출부로부터의 비교 성분에 따라 선택적으로 제거하는 펄스 제거부를 구비할 수도 있다.
상기 전하 공유 제어기에는, 상기 비교 성분 추출부에 공급될 상기 비교기의 출력 신호가 수평 동기 신호와 동기되게 하는 동기부를 추가로 포함될 수도 있다. 이 경우, 상기 동기부가 상기 수평 동기 신호에 응답하여 상기 비교기의 출력을 상기 비교 성분 추출부 쪽으로 래치하는 플립플롭을 구비하는 것이 바람직하다.
상기 비교 성분 추출부가 상기 화소 데이터 전압의 극성을 지시하는 극성 신호의 2배의 주파수를 가지는 샘플링 펄스에 응답하여 상기 비교 성분을 추출하는 논리 연산 소자를 구비할 수 있다. 이 경우, 상기 논리 연산 소자가 상기 비교기의 출력 신호와 상기 샘플링 펄스를 AND 연산한다.
상기 펄스 제거부가 상기 비교 성분 추출부로부터의 비교 성분에 응답하는 상기 신호 발생부로부터의 인에이블 펄스를 선택적으로 제거하는 논리 연산 소자를 구비할 수 있다. 이 경우, 상기 논리 연산 소자가 상기 비교 성분 추출부로부터의 비교 성분과 상기 신호 발생부로부터의 인에이블 신호를 OR연산하는 것이 바람직하다.
본 발명의 다른 일면의 실시 예에 따른 액정 표시 장치는: 화소들이 대응하는 게이트 라인 및 대응하는 데이터 라인에 접속되게 배열된 액정패널; 상기 데이터 라인을 따라 인접한 한 쌍의 화소들이 인접한 다른 쌍들의 화소들과 상반된 극성의 화소 데이터 전압을 충전하게 상기 액정 패널 상의 데이터 라인들을 구동하는 데이터 드라이버; 상기 데이터 라인을 따라 인접한 화소들에 화소 데이터 전압이 공급되는 기간들 사이마다 상기 데이터 라인들이 전하를 공유하게 하는 전하 공유부; 및 상기 데이터 라인을 따라 인접한 한 쌍의 화소들에 화소 데이터 전압이 공급되는 기간들 사이에서의 상기 전하 공유 동작을 선택적으로 스킵하게 상기 전하 공유부를 제어하는 제어부를 구비한다.
상기 제3 단계는 상기 데이터 라인을 따라 인접한 한 쌍의 화소들 중 뒤진 화소에 공급될 화소 데이터 전압이 앞선 화소에 공급된 화소에 공급된 화소 데이터 전압과 같은 경우에 상기 전하 공유 동작을 스킵하는 단계를 포함하는 것이 바람직하다.
상기 제3 단계는: 화소 데이터들에 근거하여, 동일한 극성의 화소 데이터 전압에 응답하는 인접한 한 쌍의 화소들 중 앞선 화소에 공급된 화소 데이터 전압과 같은 뒤진 화소에 공급될 화소 데이터 전압을 검출하는 제3-1 단계; 및 상기 앞선 화소에 공급된 화소 데이터 전압과 같은 뒤진 화소에 공급될 화소 데이터 전압이 검출된 경우, 상기 데이터 라인들이 전기적으로 분리된 상태를 유지시키는 제3-2 단계를 포함할 수 있다.
상기 제3-1 단계는: 상기 데이터 라인을 따라 인접한 화소들에 화소 데이터 전압이 공급되는 기간들 사이에 시간적 구간마다 인에이블 펄스를 포함하는 인에이블 신호를 생성하는 제3-1-1 단계; 구동될 라인의 화소들에 대한 1라인 분의 화소 데이터와 이전에 구동된 라인의 화소들에 대한 1라인 분의 화소 데이터를 비교하는 제3-1-2 단계; 상기 제3-1-2 단계의 비교 결과 중에서 동일한 극성의 화소 데이터 전압에 응답하는 인접한 한 쌍의 화소들 중 뒤진 화소에 공급될 화소 데이터에 대한 비교 성분을 추출하는 제3-1-3 단계; 및 상기 제3-1-3 단계에서 추출된 비교 성분에 따라 상기 인에이블 신호에 포함된 상기 인에이블 펄스를 선택적으로 제거하는 제3-1-4 단계를 포함하는 것이 바람직하다.
상기 제3-1-3 단계가 상기 제3-1-2 단계에서 발생되는 비교 결과을 수평 동기 신호에 동기되게 하는 단계를 포함할 수 있다. 이 경우, 상기 동기 단계는 상기 수평 동기 신호에 응답하여 상기 비교 결과를 래치하는 단계를 포함하는 것을 바람직하다.
상기 제3-1-3 단계가 상기 화소 데이터 전압의 극성을 지시하는 극성 신호의 2배의 주파수를 가지는 샘플링 펄스에 응답하여 상기 비교 결과를 샘플링하는 단계를 포함할 수 있다. 이 경우, 상기 샘플링 단계는 상기 비교 결과와 상기 샘플링 펄스를 AND 연산하는 단계를 포함하는 것이 바람직하다.
상기 제3-1-4 단계는 상기 추출된 비교 성분과 상기 인에이블 신호를 OR 연산하는 단계를 포함하는 것이 바람직하다.
본 발명의 또 다른 일면의 실시 예에 따른 액정 표시 장치의 구동 방법은 화소들이 대응하는 게이트 라인 및 대응하는 데이터 라인에 접속되게 배열된 액정패널을 포함하는 액정 표시 장치에 관한 것이다. 상기의 구동 방법은: 상기 데이터 라인을 따라 인접한 한 쌍의 화소들이 인접한 다른 쌍들의 화소들과 상반된 극성의 화소 데이터 전압를 충전하게 상기 액정 패널 상의 데이터 라인들에 화소 데이터 전압들을 공급하는 제1 단계; 상기 데이터 라인을 따라 인접한 화소들에 화소 데이터 전압이 공급되는 기간들 사이마다 상기 데이터 라인들이 전하를 공유하게 하는 제2 단계; 및 상기 데이터 라인을 따라 인접한 한 쌍의 화소들에 화소 데이터 전압이 공급되는 기간들 사이에서의 상기 데이터 라인들의 전하 공유 동작이 선택적으로 스킵되게 하는 제3 단계를 포함한다.
이상과 같은 구성에 의하여, 본 발명에 따른 전하 공유 기능의 액정 표시 장치 및 그 구동 방법은, 동일한 극성으로 구동되는 인접한 두 라인 중 뒤진(후속의) 라인 상의 화소들이 구동되는 경우, 그 화소들에 공급될 현재의 화소 데이터 전압이 이전 라인의 화소에 공급된 이전의 화소 데이터 전압과 같은가의 여부에 따라 전하 공유 동작이 선택적으로 생략(즉, 스킵)되게 한다. 이에 따라, 데이터 드라 이버 및 그를 포함하는 액정 표시 장치에 의하여 소모되는 전력이 한계 이하로까지 줄어든다.
이상과 같은 구성에 의하여, 본 발명에 따른 전하 공유 기능의 액정 표시 장치 및 그 구동 방법은, 동일한 극성으로 구동되는 인접한 두 라인 중 뒤진(후속의) 라인 상의 화소들이 구동되는 경우, 그 화소들에 공급될 현재의 화소 데이터 전압이 이전 라인의 화소에 공급된 이전의 화소 데이터 전압과 같은가의 여부에 따라 전하 공유 동작이 선택적으로 생략(즉, 스킵)되게 한다. 이에 따라, 데이터 드라이버 및 그를 포함하는 액정 표시 장치에 의하여 소모되는 전력이 한계 이하로까지 줄어든다
상기한 바와 같은 본 발명의 목적들 외에, 본 발명의 다른 목적들, 다른 이점들 및 다른 특징들은 첨부한 도면을 참조한 바람직한 실시 예의 상세한 설명을 통하여 명백하게 드러나게 될 것이다..
이하, 본 발명의 실시 예가 첨부한 도면과 결부되어 상세하게 설명될 것이다.
도 5는 본 발명의 실시 예에 따른 액정 표시 장치를 개략적으로 설명하는 블럭도이다. 도 5를 참조하면, 액정 표시 장치는 액정패널(102) 상의 다수의 게이트 라인들(GL1~GLn)을 구동하는 게이트 드라이버(104)와, 액정 패널(102) 상의 다수의 데이터 라인들(DL1~DLm)을 구동하는 데이터 드라이버(106)와, 그리고 상기 게이트 드라이버(104) 및 데이터 드라이버(106)를 제어하기 위한 게이트 제어 신호 및 데이터 제어 신호를 생성하는 타이밍 제어부(108)를 구비한다.
다수의 게이트 라인들(GL1~GLn)과 다수의 데이터 라인(DL1~DLm)은 액정 패널(102) 상에 서로 교차하게 형성된다. 이들 게이트 라인들(GL1~GLn)과 데이터 라인들(DL1~DLm)에 의하여 화소 영역들이 구분한다. 화소 영역들 각각에는, 박막 트랜지스터(MT), 액정 셀(CLc) 및 스토리지 캐패시터(Cst)를 포함하는 화소가 형성된다. 박막 트랜지스터(MT)는 대응하는 게이트 라인(GL) 및 대응하는 데이터 라인에 각각 접속된 게이트 전극 및 소스 전극을 구비한다. 액정 셀(CLc)은 상기 박막 트랜지스터(MT)의 드레인 전극과 공통 전극(Vcom) 사이에 접속된다. 스토리지 캐패시터(Cst)는 박막 트랜지스터(MT)의 드레인 전극과 이전 게이트 라인(GLi-1) 사이에 접속된다. 이와는 달리, 스토리지 캐피시터(Cst)는 박막 트랜지스터(MT)의 드레인 전극과 공통 전극(Vcom) 사이에 접속될 수도 있다.
상기 게이트 드라이버(104)는 액정 패널(102) 상의 게이트 라인들(GL1~GLn)을 순차적이고 배타적으로 구동한다. 이를 위하여, 게이트 드라이버(104)는 타이밍 제어부(108)로부터 공급되는 게이트 제어 신호에 응답하여 액정 패널(102) 상의 게이트 라인들(GL1~GLn)에 순차적이고 배타적으로 1 수평 동기 신호의 기간씩 인에이블 되는 n개의 스캔 신호를 공급한다. 다시 말하여, 게이트 드라이버(104)는 게이트 하이 전압(Vgh)이 1 수평 동기 신호의 기간씩 순차적이고 번갈아 제1 내지 제n 게이트 라인(GL1~GLn)에 공급한다.
데이터 드라이버(106)는 상기 타이밍 제어부(108)에서 생성된 데이터 제어신호에 응답하여 게이트 라인들(GL1~GLn) 중 어느 하나가 인에이블될 때마다 액정 패널(102) 상의 다수의 데이터 라인(DL1 ~ DLm)각각에 화소 데이터 전압을 공급한다. 이를 위하여, 데이터 드라이버(106)는 데이터 제어 신호에 따라 1 라인 분의 화소 데이터(VD)를 입력하고 그 1라인 분의 화소 데이터들(VD)을 아날로그 형태로 변환한다. 이렇게 변환된 1라인 분의 화소 데이터 전압들 각각은 대응하는 액정 패널(102) 상의 데이터 라인(DL)에 공급된다. 그러면, 인에이블된 게이트 라인(GL)에 접속된 박막 트랜지스터들(MT)은 턴-온되어 대응하는 데이터 라인(DL) 상의 화소 데이터 전압이 대응하는 액정 셀(CLc) 및 스토리지 캐패시터(Cst)에 충전되게 한다.
타이밍 제어부(108)는 도시하지 않은 외부의 비디오 신호원(예를 들면, 컴퓨터 시스템의 그래픽 카드 또는 텔레비전 신호 복원부)로부터 화소 데이터들을 1 프레임 분씩의 화소 데이터들(VD)과 동기 신호들을 입력한다. 동기 신호들에는 수직 동기 신호(Vsync), 수평 동기 신호(Hsync) 및 데이터 클록(Dclk)가 포함된다. 타이밍 제어부(108)는 데이터 클록(Dclk), 수평 및 수직 동기 신호들(Hsync,Vsync)을 이용하여 게이트 제어 신호 및 데이터 제어 신호를 생성함과 아울러 화소 데이터들을 1라인 분씩 데이터 드라이버(106)에 공급한다. 데이터 드라이버(106)에 공급되는 1라인 분의 화소 데이터(VD)에는 적색, 녹색 및 청색 화소 데이터들이 포함되어 있다.
도 5의 액정 표시 장치는 데이터 드라이버(106)에 접속된 극성 제어기(110)을 추가로 구비한다. 극성 제어기(110)는 데이터 드라이버(106)에서 액정 패널(102) 상의 데이터 라인들(DL1~DLm)에 출력되는 화소 데이터 전압들의 극성이 수평 및 수직 방향의 화소들에 따라 반전되게 제어한다.
설명의 편의를 위하여, 1도트-2라인 인버전 방식으로 액정 패널(102) 상의 화소들이 구동된다면, 극성 제어기(110)는 2 수평 동기 신호의 주기마다 반전되는 극성 신호(POL)를 발생하고 그 극성 신호(POL)를 데이터 드라이버(106)에 공급한다. 그러면, 데이터 드라이버(106)는 극성 신호(POL)에 응답하여 수평 방향으로는 화소에 따라 상반된 극성을 가짐과 아울러 수직 방향으로는 두 개의 화소마다(즉, 두 개의 게이트 라인(GL)마다) 상반된 극성을 가지는 화소 데이터 전압들을 출력한다.
예를 들어, 극성 신호(POL)가 1 프레임 중 제1 및 제2 수평 동기 기간에 하이 논리를 가진다면, 제3 및 제4 수평 동기 기간에는 로운 논리를 가지게 된다. 극성 신호(POL)가 하이 논리를 유지하는 제1 및 제2 수평 동기 기간(즉, 제1 및 제2 게이트 라인(GL1,GL2)가 인에이블되는 기간)에, 데이터 드라이버(106)는 기수 번째 데이터 라인(DL1,DL3,…,DLm-1) 각각에 정극성의 화소 데이터 전압을 그리고 우수 번째 데이터 라인(DL2,DL4,…,DLm) 각각에는 부극성의 화소 데이터 전압을 출력한다. 한편, 극성 신호(POL)가 로우 논리를 가지는 때(즉, 제3 및 제4 게이트 라인(GL3,GL4)가 순차적으로 인에이블 되는 기간)에는, 데이터 드라이버(106)는 기수 번째 데이터 라인(DL1,DL3,…,DLm-1) 각각에 부극성의 화소 데이터 전압을 그리고 우수 번째 데이터 라인(DL2,DL4,…,DLm) 각각에는 정극성의 화소 데이터 전압을 출력한다. 이러한 형태로 극성 신호(POL)의 논리 값이 2 수평 동기 신호의 기간마다 반전됨에 따라, 나머지 기수 번째와 우수 번째의 화소들에 공급될 화소 데이터 전압들은 수직 방향에 따라 2 도트 마다(다시 말하여 2개의 게이트 라인(GL)마다) 상 반된 극성을 가지게 된다.
도 5의 액정 표시 장치에서는, 데이터 드라이버(106)이 액정 패널(102) 상의 데이터 라인들(DL1~DLm)과 접속되는 전하 공유부(Charge Sharing portion)(106A)를 구비한다. 이 전하 공유부(106A)는 화소 데이터 전압들이 데이터 라인들(DL1~DLm)에 공급되지 않는 기간(예를 들면, 수평 동기 신호(Hsync)의 수평 블랭킹 기간)에 데이터 라인들(DL1~DLm)을 서로 연결시켜 데이터 라인들(DL1~DLm)이 전하를 공유하게 한다. 그러면, 데이터 라인들(DL1~DLm) 각각은 기수 번째 데이터 라인들(DL1,DL3,…,DLm-1) 상의 정극성(또는 부극성)의 화소 데이터 전압들과 우수 번째 데이터 라인들(DL2,DL4,…,DLm) 상의 부극성(또는 정극성)의 화소 데이터 전압들 간의 중간 레벨의 전압으로 선충전 된다. 이에 따라, 데이터 드라이버(106) 및 이를 포함하는 액정 표시 장치의 소비 전력이 줄어들 수 있다.
이를 위하여, 전하 공유부(106A)는 도 3에 도시된 바와 같이 데이터 라인들(DL1~DLm) 각각과 출력 버퍼들 각각 사이에 접속되는 m개의 제1 스위치들(SW1)과, 그리고 데이터 라인들(DL1~DLm) 사이에 접속된 m-1개의 제2 스위치들(SW2)을 포함한다. 제1 스위치들(SW1)은, 데이터 출력 인에이블 신호(DOE)가 하이 논리를 가질 때(즉, 인에이블 될 때), 턴-온되어 출력 버퍼들로부터 화소 데이터 전압들 각각이 대응하는 데이터 라인(DL)에 공급되게 한다. 이 때, 제2 스위치들(SW2)은 턴-오프되어 데이터 라인들(DL1~DLm)이 서로 분리되게 한다. 반대로, 데이터 출력 인에이블 신호(DOE)가 로우 논리를 유지하면(즉, 디스에이블 되면), 제1 스위치들(SW1) 대신 제2 스위치들(SW2)가 턴-온되어 데이터 라인들(DL1~DLm)을 서로 연결 시켜 데이터 라인들(DL1~DLm)이 전하를 공유하게 한다.
나아가, 본 발명의 실시 예에 따른 액정 표시 장치는 타이밍 제어부(108) 및 전하 공유부(106A) 사이에 접속된 전하 공유 제어기(112)를 추가로 구비한다. 전하 공유 제어기(112)는 타이밍 제어부(108)로부터 데이터 드라이버(106) 쪽으로 공급되는 이전 라인의 화소 데이터들(VDi-1)과 현재 라인의 화소 데이터들(VDi)에 근거하여 전하 공유 동작이 선택적으로 스킵되게 전하 공유부(106A)를 제어한다. 좀 더 구체적으로는, 동일한 극성의 화소 데이터 전압에 의하여 구동될 두 개의 게이트 라인(GL) 상의 화소들에 동일한 레벨의 화소 데이터 전압들이 공급되는 경우, 전하 공유 제어기(112)는 이전 게이트 라인(GLi-1) 상의 화소들에 화소 데이터 전압들이 공급되는 기간과 후속 게이트 라인 상의 화소들에 화소 데이터 전압이 공급되는 기간과의 사이의 기간에 수행될 전하 공유부(106A)의 전하 공유 동작이 일어나지 않게(스킵되게) 전하 공유부(106A)를 제어한다. 반면, 전하 공유 제어기(112)는, 데이터 라인들(DL1~DLm)에 공급될 화소 데이터 전압들이 극성이 반전되는 경우(즉, 극성 신호(POL)의 논리 상태가 반전되는 경우), 전하 공유부(106A)의 전하 공유 동작이 수행되게 전하 공유부(106A)를 제어한다.
이렇게 전하 공유부(106A)를 제어하기 위하여, 전하 공유 제어기(112)는 타이밍 제어부(108)로부터의 화소 데이터(VD) 및 수평 동기 신호(Hsync)와 극성 제어기(110)로부터의 극성 신호(POL)를 이용하여 전하 공유부(106A)에 공급될 전하 공유 제어 신호(CSCS)를 발생한다. 다른 방법으로, 전하 공유 제어기(112)는 수평 동기 신호(Hsync) 대신 데이터 출력 인에이블 신호(DOE)를 입력할 수도 있다. 이 경우, 전하 공유 제어기(112)는 타이밍 제어부(108)로부터의 화소 데이터(VD) 및 데이터 출력 인에이블 신호(DOE)와 극성 제어기(110)로부터의 극성 신호(POL)에 근거하여 전하 공유 제어 신호(CSCS)를 발생한다. 전하 공유 제어 신호(CSCS)는 수평 동기 신호(Hsync)에서 특정 논리(예를 들면, 로우 논리)의 수평 블랭킹 펄스들 중 일부가 제거된 파형을 가지거나 또는 데이터 출력 인에이블 신호의 특정 논리(예를 들면, 로우 논리)의 디스에이블 펄스들 중 일부가 제거된 파형을 가지게 된다.
이와 같이, 동일한 극성의 화소 데이터 전압에 의하여 구동될 두 개의 게이트 라인(GL) 상의 화소들에 동일한 레벨의 화소 데이터 전압들이 공급되는 경우에 전하 공유부(106A)의 전하 공유 동작이 스킵됨에 의하여 데이터 드라이버(106) 및 이를 포함하는 액정 표시 장치의 전력 소모가 한계 이하로 줄어들 수 있게 된다.
도 6은 도 5에 도시된 전하 공유 제어기(112)의 상세하게 도시하는 상세 회로도이다. 도 6을 참조하면, 전하 공유 제어기(112)는 선택 스위치(200)에 접속된 제1 및 제2 라인 메모리(210A,210B)와, 이들 제1 및 제2 라인 메모리(210A,210B)에 저장된 화소 데이터들을 비교하는 비교기(220)과, 그리고 도 5의 극성 제어기(110)로부터의 극성 신호(POL)를 입력하는 채배기(230)를 구비한다.
선택 스위치(200)는 도 5에 도시된 타이밍 제어부(108)로부터의 화소 데이터를 제1 및 제2 라인 메모리(210A,210B)에 1 라인 분씩 교번적으로 전달한다. 이 T선택 스위치(200)의 절환 동작은 채배기(230)로부터의 2배 채배된 극성 신호(MPOL)에 의해 제어된다. 예를 들면, 채배된 극성 신호(MPOL)가 하이(또는 로우) 논리이 면 선택 스위치(200)는 타이밍 제어부(108)로부터의 기수 번째 라인 분의 화소 데이터(VDod)를 제1 라인 메모리(210)에 공급한다. 반대로 채배된 극성 신호(MPOL)가 로우(또는 하이) 논리이면, 선택 스위치(200)는 타이밍 제어부(108)로부터의 우수 번째 라인 분의 화소 데이터(VDev)를 제2 라인 메모리(210B)에 공급한다. 결과적으로, 제1 라인 메모리(210A)에는 기수 번째 화소 데이터가 1라인 분씩 일시적으로 저장되는 반면, 제2 라인 메모리(210B)에는 우수 번째 화소 데이터가 1라인 분씩 일시적으로 저장된다.
비교기(220)는 제1 라인 메모리(210A)에 저장된 1라인 분의 기수 번째 화소 데이터들(VDod)과 제2 라인 메모리(210B)에 저장된 1라인 분의 우수 번째 화소 데이터들(VDev)를 비교하여 그 비교 결과에 따라 하이 또는 로우 논리를 가지는 비교신호를 발생한다. 비교 신호는, 1라인 분의 기수 번째 화소 데이터들(VDod)과 1라인 분의 우수 번째 화소 데이터들(VDev)가 같으면 하이(또는 로우) 논리를 가지는 반면에 1라인 분의 기수 번째 화소 데이터들(VDod)과 1라인 분의 우수 번째 화소 데이터들(VDev)이 같지 않으면 로우(또는 하이) 논리를 가지게 된다. 결과적으로, 비교기(220)는 1라인 분의 이전 라인 화소 데이터와 1라인 분의 현재 라인 화소 데이터를 비교하여 그 비교 결과에 따른 비교 신호를 발생하게 된다.
이러한 관점에서, 선택 스위치(200)와 제1 및 제2 라인 메모리(210A,210B)는 타이밍 제어부(108)에 직렬 접속되는 두 개의 라인 메모리만으로 대치될 수도 있다. 이 경우, 직렬 접속된 두 개의 라인 메모리 중 타이밍 제어부(108)에 직접 접속되는 전단의 라인 메모리에는 1라인 분의 현재 라인의 화소 데이터가 저장되는 반면 선행의 라인 메모리에 접속된 후단의 라인 메모리에는 1라인 분의 이전 라인의 화소 데이터가 일시적으로 저장될 수 있다. 이 경우, 비교기(220)는 직렬 접속된 두개의 라인 메모리들로부터의 1라인 분의 이전 라인 화소 데이터들과 1라인 분의 현재 라인 화소 데이터를 비교하여 그 비교 결과에 따른 비교 신호를 발생할 수 있다. 이 때, 비교 신호는 1라인 분의 현재 라인 화소 데이터와 1라인 분의 이전 라인 화소 데이터가 같으면 하이(또는 로우) 논리를 가지는 반면에 1라인 분의 현재 라인 화소 데이터와 1라인 분의 이전 라인 화소 데이터가 다르면 로우(또는 하이) 논리를 가지게 된다.
극성 제어기(110)로부터의 극성 신호(POL)를 입력하는 채배기(230)는 극성 신호(POL)과 동기됨과 아울러 2배로 주파수 채배된 극성 신호(MPOL)를 발생한다. 이 채배된 극성 신호(MPOL)는, 도 7에서와 같이, 극성 신호(POL)의 하이 논리 구간 및 로우 논리 구간 각각의 전반부에서는 로우(또는 하이) 논리를 가진 다음 후반부에서는 하이(또는 로우) 논리를 가지게 형성된다. 또한, 채배된 극성 신호(MPOL)의 하이 논리 구간 및 로우 논리 구간 각각은 1 수평 동기 신호의 기간에 해당하는 폭을 가진다.
도 6의 전하 공유 제어기(112)는 비교기(220)에 종속 접속된 플립플롭(240), AND 게이트(250) 및 OR 게이트(260)를 추가로 포함한다. 플립플롭(240)은 비교기(220)로부터의 비교 신호를 타이밍 제어부(108)로부터의 수평 동기 신호(Hsync)에 동기시켜 AND 게이트(250) 쪽으로 전송한다. 이를 위하여, 플립플롭(240)은 타이밍 제어부(108)로부터 자신의 클럭 단자(CLK) 쪽으로 공급되는 수평 동기 신 호(Hsync)의 하강 에지(즉, 수평 블랭킹 구간의 시작 시점)에서 비교기(220)로부터 자신의 입력 단자(D)에 공급되는 비교 신호를 출력 단자(Q) 쪽으로 래치(Latch)한다. 이에 따라, 도 7에 도시된 바와 같이 동기된 비교 신호(SCS)가 AND 게이트(250)에 공급된다. 이러한 동작을 수행하는 플립플롭(240)에 의하여, 비교 신호 중에서 온전한 1라인 분의 이전 라인 화소 데이터와 온전한 1라인 분의 현재 라인 화소 데이터가 비교된 결과가 검출되어 1 수평 동기 신호의 기간 동안 유지되게 한다. 이는 제1 및 제2 라인 메모리(210A,210B) 각각에 1라인 분의 해당 라인 화소 데이터가 모두 저장되는 때가 수평 블랭킹 구간의 시작 시점에 해당하기 때문이다.
이와는 달리, 플립플롭(240)은 수평 동기 신호(Hsync) 대신에 타이밍 제어부(108)로부터의 데이터 출력 인에이블 신호(DOE)에 응답할 수도 있다. 이 경우, 플립플롭(240)은 타이밍 제어부(108)로부터 자신의 클럭 단자(CLK) 쪽으로 공급되는 데이터 출력 인에이블 신호(DOE)의 하강 에지(즉, 수평 블랭킹 구간의 시작 시점)에서 비교기(220)로부터 자신의 입력 단자(D)에 공급되는 비교 신호를 출력 단자(Q) 쪽으로 래치(Latch)한다. 이에 따라, 플립플롭(240)이 데이터 출력 인에이블 신호(DOE) 및 비교 신호에 응답하는 경우에도, 도 7에 도시된 바와 같이 동기된 비교 신호(SCS)가 플립플롭(240)에서 발생될 수 있다.
AND 게이트(250)는 채배기(230)로부터의 채배된 극성 신호(MPOL)를 이용하여 동기된 비교 신호(SCS) 중에서 동일한 극성의 화소 데이터 전압들로 구동될 인접한 두 개의 게이트 라인 상의 화소들 중 뒤진(후속의) 게이트 라인 상의 화소들에 공급될 현재 라인의 화소 데이터들과 앞선(이전의) 게이트 라인 상의 화소들에 공급 될 이전 라인의 화소 데이터들과의 비교 성분만을 검출한다. 또한, AND 게이트(250)는 그 검출된 비교 성분의 결과에 따라 선택적으로 특정 논리(예를 들면, 하이 논리)를 가지는 스킵 제어 펄스(Skip Control Pulse)(SCS)를 발생한다. 이를 위하여, AND 게이트(250)는 채배된 극성 신호(MPOL)와 동기된 비교 신호(SCS)를 AND 연산한다. 이 AND 게이트(250)에서 출력되는 스킵 제어 펄스(SKP)는, 도 8에 도시된 테이블에서와 같이, 채배된 극성 신호(MPOL) 및 동기된 비교 신호(SCS) 모두가 하이 논리이면 하이 논리를 가지는 반면에 두 신호 중 어느 하나라도 로우 논리이면 로우 논리를 가지게 된다.
OR 게이트(260)는 AND 게이트(250)로부터의 스킵 제어 펄스(SKP)의 논리 상태에 따라 수평 동기 신호(Hsync)에 포함된 기저 논리의 수평 블랭킹 펄스를 선택적으로 제거하여 전하 공유 제어 신호(CSCS)를 발생한다. 이를 구체적으로 설명하면, 스킵 제어 펄스(SKP)가 특정 논리(즉, 하이 논리)을 유지하는 기간(즉, 동일한 극성으로 구동되는 인접한 두 게이트 라인(GL) 상의 화소들 중 뒤진(또는 후속의)게이트 라인 상의 화소들에 공급될 현재 라인의 화소 데이터들이 앞선(또는 이전의) 게이트 라인 상의 화소들에 공급된 이전 라인의 화소 데이터들과 동일한 경우), OR 게이트(260)는 수평 동기 신호에 포함된 로우 논리의 수평 블랭킹 펄스가 제거되게 한다. 반면, 스킵 제어 펄스(SKP)가 로우 논리를 유지하는 기간(즉, 동일한 극성으로 구동되는 인접한 두 게이트 라인(GL) 중 앞선 게이트 라인 상의 화소들에 화소 데이터 전압들이 공급되거나 또는 뒤진(또는 후속의) 게이트 라인 상의 화소들에 공급될 화소 데이터 전압들에 대한 화소 데이터들(즉, 현재 라인의 화소 데이터들)이 앞선 게이트 라인 상의 화소들에 공급된 화소 데이터 전압들에 대한 화소 데이터들(즉, 이전 라인의 화소 데이터들)과 다른 경우)에는, OR 게이트(260)는 로우 논리의 수평 블랭킹 펄스가 제거되지 않은 수평 동기 신호(Hsync)가 그대로 출력되게 한다. 이를 위하여, OR 게이트(260)는 AND 게이트(250)로부터의 스킵 제어 펄스(SKP)와 타이밍 제어부(108)로부터의 수평 동기 신호(Hsync)를 OR 연산 한다. 이에 따라, OR 게이트(260)에서 발생되는 전하 공유 제어 신호(CSCS)는, 도 7에 도시된 바와 같이, 수평 동기 신호(Hsync)에서 로우 논리의 수평 블랭킹 펄스가 선택적으로 제거된 파형을 가지게 된다.
다른 방법으로, OR 게이트(260)는 수평 동기 신호(Hsync) 대신에 타이밍 제어부(108)로부터의 데이터 출력 인에이블 신호(DOE)를 입력할 수 있다. 이 경우, OR 게이트(260)는 AND 게이트(250)로부터의 스킵 제어 펄스(SKP)와 타이밍 제어부(108)로부터의 데이터 출력 인에이블 신호(DOE)를 OR 연산하여 전하 공유부(106A)에 공급될 전하 공유 제어 신호(CSCS)를 발생한다. 다시 말하여, 스킵 제어 펄스(SKP)가 특정 논리(즉, 하이 논리)을 유지하는 기간(즉, 동일한 극성으로 구동되는 인접한 두 게이트 라인(GL) 상의 화소들 중 뒤진(후속의) 게이트 라인(GL)상의 화소들에 공급될 화소 데이터들(VD)이 이전 게이트 라인 상의 화소들에 공급된 이전 라인의 화소 데이터(VD)와 동일한 경우), OR 게이트(260)는 데이터 출력 인에이블 신호(DOE)에 포함된 로우 논리의 디스에이블 펄스를 제거한다. 반면, 스킵 제어 펄스(SKP)가 로우 논리를 유지하는 기간(즉, 동일한 극성으로 구동되는 인접한 두 게이트 라인(GL) 중 앞선 게이트 라인 상의 화소들에 화소 데이터 전압 들이 공급되거나 또는 뒤진 게이트 라인 상의 화소들에 공급될 현재 라인의 화소 데이터들(VD)이 이전 게이트 라인 상의 화소들에 대한 이전 라인의 화소 데이터들과 다른 경우)에는, OR 게이트(260)는 로우 논리의 디스에이블 펄스를 제거하지 않고 데이터 출력 인에이블 신호(DOE)가 그대로 출력되게 한다. 이에 따라, 스킵 제어 펄스(SKP) 및 데이터 출력 인에이블 신호(DOE)에 응답하는 OR 게이트(260)에서 발생되는 전하 공유 제어 신호(CSCS)는 데이터 출력 인에이블 신호(DOE)에서 로우 논리의 디스에이블 펄스가 선택적으로 제거된 파형을 가지게 된다.
이렇게 전하 공유 제어기(112)에 포함된 OR 게이트(260)에서 발생되는 전하 공유 제어 신호(CSCS)는 데이터 드라이버(106)에 포함된 전하 공유부(106A)에 공급된다. 이 전하 공유 제어 신호(CSCS)에 응답하는 전하 공유부(106A)는, 전하 공유 제어 신호(CSCS)의 논리 상태에 따라, 1라인 분의 화소 데이터 전압들이 대응하는 데이터 라인(DL1~DLm)을 경유하여 어느 한 게이트 라인(GL) 상의 대응하는 화소에 공급되게 하거나 또는 데이터 라인들(DL1~DLm)의 선충전을 위한 전하 공유 동작이 수행되게 한다.
먼저, 전하 공유 제어 신호(CSCS)가 하이 논리를 유지하면, 전하 공유부(106A)에 포함된 제1 스위치들(SW1)이 제2 스위치들(SW2) 대신에 턴-온되어 버퍼들(10)이 대응하는 데이터 라인(DL1~DLm)에 각각 전기적으로 연결되게 한다. 이에 따라, 버퍼들(10)에서 출력되는 화소 데이터 전압들 각각이 대응하는 데이터 라인(DL1~DLm)을 경유하여 인에이블 된 어느 한 게이트 라인(GL) 상의 대응하는 화소의 액정 셀(CLc) 및 스토리지 캐패시터(Cst)에 충전된다.
반대로, 전하 공유 제어 신호에 포함된 로우논리의 수평 블랭킹 펄스(또는 디스에이블 펄스)의 기간에는, 전하 공유부(106A)에 포함된 제2 스위치들(SW2)이 제1 스위치들(SW1) 대신 턴-온되어 데이터 라인들(DL1~DLm)을 전기적으로 연결시킨다. 이에 따라, 기수 번째 데이터 라인들(DL1,DL3,…,DLm-1) 및 우수 번째 데이터 라인들(DL2,DL4,…,DLm) 상에 서로 상반된 극성으로 충전되어진 화소 데이터 전압들이 충전 및 방전된다. 이 결과, 모든 데이터 라인들(DL1~DLm)에는, 기수 번째 데이터 라인들(DL1,DL3,…,DLm-1) 상의 정극성(또는 부극성)의 화소 데이터 전압들과 우수 번째 데이터 라인들(DL2,DL4,…,DLm) 상의 부극성(또는 정극성)의 화소 데이터 전압들 간의 중간 전압 레벨(즉, 평균 전압 레벨)의 전압이 선-충전 된다. 이렇게 전하 공유에 의한 데이터 라인들(DL1~DLm)의 선충전은 화소 데이터 전압에 따른 데이터 라인들(DL1~DLm)에서의 전압 변동 폭이 작아지게 한다. 이 결과, 데이터 드라이버(106) 및 액정 표시 장치의 전력 소모가 줄어든다.
전하 공유 제어 신호(CSCS)에 응답하는 전하 공유부(106A)는 화소 데이터 전압들이 데이터 라인들(DL1~DLm)에 공급되는 기간들(즉, 수평 주사 기간들) 사이를 점유하는 사이 기간들(즉, 수평 블랭킹 기간들) 마다 수행될 전하 공유 동작을 간헐적으로 거른다(즉, 간헐적으로 스킵한다). 다시 말하여, 전하 공유부(106A)는 전하 공유 제어 신호(CSCS)에서의 수평 동기 기간들 중 수평 동기 기간을 구분하는 로우 논리의 수평 블랭킹 펄스(또는 디스에이블 펄스)가 없는 수평 동기 기간에서는 전하 공유 동작을 수행하지 않는다. 바꾸어 말하면, 전하 공유부(106A)는 매 수평 동기 기간마다 수행될 전하 공유 동작을 간헐적으로 2 수평 동기 기간 마다 수행한다. 구체적으로 설명하면, 동일한 극성의 화소 데이터 전압들에 의하여 구동되는 인접한 두 개의 게이트 라인들 상의 화소들 중 뒤진(또는 후속의) 게이트 라인 상의 화소들에 공급될 현재의 화소 데이터 전압들이 데이터 라인들(DL1~DLm)에 공급되는 수평 동기 기간에, 그 현재 라인의 화소 데이터 전압들이 앞선(또는 이전의) 게이트 라인 상의 화소들에 공급된 이전 라인의 화소 데이터 전압들과 동일한 전압 레벨을 가지는 경우에 전하 공유 동작이 수행되지 않게 된다. 이에 따라, 이전의 수평 동기 기간에 데이터 라인들(DL1~DLm)에 공급된 전하들 모두가 현재의 수평 동기 기간에도 이용되어, 2개의 수평 동기 기간 동안 데이터 라인들(DL1~DLm) 상의 전압 변동이 없게 된다. 이 결과, 데이터 드라이버(106) 및 액정 표시 장치가 소모하는 전력은 매 수평 동기 기간마다 전하 공유 동작이 수행되는 경우보다 더 줄어든다. 다시 말하여, 전하 공유 동작이 간헐적으로 스킵됨에 의하여 데이터 드라이버(106) 및 본 발명의 실시 예에 따른 액정 표시 장치는 전력의 소모를 한계 이하로까지 줄일 수 있다.
상술한 바와 같이, 본 발명의 실시 예에 따른 전하 공유 기능의 액정 표시 장치 및 그 구동 방법은 동일한 극성으로 구동되는 인접한 두 라인 중 뒤진(후속의) 라인 상의 화소들이 구동되는 경우에 그 화소들에 공급될 화소 데이터 전압이 이전 화소에 공급된 이전의 화소 데이터 전압과 같은가의 여부에 따라 전하 공유 동작이 선택적으로 생략(즉, 스킵)되게 한다. 이에 따라, 데이터 드라이버 및 그를 포함하는 액정 표시 장치에 의하여 소모되는 전력이 한계 이하로까지 줄어든다.
이상과 같이, 본 발명이 도면에 도시된 실시 예로 국한하여 설명되었으나, 이는 예시적인 것에 불과하다는 것을, 본 발명이 속하는 기술 분야의 통상의 지식을 가진 자라면 누구나 알 수 있을 것이다. 또한, 본 발명이 속하는 기술 분야의 통상의 지식을 가진 자라면 본 발명의 요지 및 범위를 벗어나지 않으면서도 다양한 변형, 변경 및 균등한 타 실시 예들이 가능하다는 것을 명백하게 알 수 있을 것이다. 따라서, 보호받게 될 본 발명의 기술적인 사상과 범위는 첨부된 특허청구의 범위에 의하여 정해져야 할 것이다.

Claims (20)

  1. 화소들이 대응하는 게이트 라인 및 대응하는 데이터 라인에 접속되게 배열된 액정패널;
    상기 데이터 라인을 따라 인접한 한 쌍의 화소들이 인접한 다른 쌍들의 화소들과 상반된 극성의 화소 데이터 전압를 충전하게 상기 액정 패널 상의 데이터 라인들을 구동하는 데이터 드라이버; 및
    상기 데이터 라인을 따라 인접한 한 쌍의 화소들에 화소 데이터 전압이 공급되는 기간들 사이에 상기 데이터 라인들이 서로 전하를 공유하게 하는 동작을 선택적으로 수행하는 전하 공유 수단을 구비하고,
    상기 전하 공유 수단은:
    상기 데이터 라인들 사이에 접속된 다수의 스위치들; 및
    상기 데이터 드라이버에 공급될 화소 데이터들에 근거하여, 상기 스위치들이 상기 데이터 라인을 따라 인접한 화소들에 화소 데이터 전압이 공급되는 기간들 사이에 시간적 구간마다 턴-온되게 하되, 동일한 극성의 화소 데이터 전압에 응답하는 인접한 한 쌍의 화소들 중 뒤진 화소에 공급될 화소 데이터 전압이 공급될 경우에는 선택적으로 턴-온되게 제어하는 전하 공유 제어기를 포함하고,
    상기 전하 공유 제어기는:
    상기 스위치들을 상기 데이터 라인을 따라 인접한 화소들에 화소 데이터 전압이 공급되는 기간들 사이에 시간적 구간마다 턴-온시키는 인에이블 펄스를 포함하는 인에이블 신호를 생성하는 신호 발생부;
    상기 데이터 드라이버에 공급되는 1라인 분의 화소 데이터를 저장하는 제1 라인 메모리;
    상기 제1 라인 메모리로부터의 1라인 분의 데이터를 저장하는 제2 라인 메모리;
    상기 제1 및 제2 라인 메모리에 저장된 화소 데이터들을 비교하는 비교기;
    상기 비교기의 출력 신호들 중 동일한 극성의 화소 데이터 전압에 응답하는 인접한 한 쌍의 화소들 중 뒤진 화소에 공급될 화소 데이터에 대한 비교 성분을 검출하는 비교 성분 추출부; 및
    상기 신호 발생부로부터 상기 스위치들에 공급될 상기 인에이블 펄스를 상기 비교 성분 추출부로부터의 비교 성분에 따라 선택적으로 제거하는 펄스 제거부를 포함하는 것을 특징으로 액정 표시 장치.
  2. 제 1 항에 있어서, 상기 전하 공유 수단은 상기 데이터 라인을 따라 인접한 한 쌍의 화소들 중 뒤진 화소에 공급될 화소 데이터 전압이 앞선 화소에 공급된 화소에 공급된 화소 데이터 전압과 같은 경우에 상기 전하 공유 동작을 스킵하는 것을 특징으로 하는 액정 표시 장치.
  3. 삭제
  4. 삭제
  5. 제 1 항에 있어서, 상기 전하 공유 제어기가 상기 비교 성분 추출부에 공급될 상기 비교기의 출력 신호가 수평 동기 신호와 동기되게 하는 동기부를 추가로 구비하는 것을 특징으로 하는 액정 표시 장치.
  6. 제 5 항에 있어서, 상기 동기부가 상기 수평 동기 신호에 응답하여 상기 비교기의 출력을 상기 비교 성분 추출부 쪽으로 래치하는 플립플롭을 구비하는 것을 특징으로 하는 액정 표시 장치.
  7. 제 1 항에 있어서, 상기 비교 성분 추출부가 상기 화소 데이터 전압의 극성을 지시하는 극성 신호의 2배의 주파수를 가지는 샘플링 펄스에 응답하여 상기 비교 성분을 추출하는 논리 연산 소자를 구비하는 것을 특징으로 하는 액정 표시 장치.
  8. 제 7 항에 있어서, 상기 논리 연산 소자가 상기 비교기의 출력 신호와 상기 샘플링 펄스를 AND 연산하는 것을 특징으로 하는 액정 표시 장치.
  9. 제 1 항에 있어서, 상기 펄스 제거부가 상기 비교 성분 추출부로부터의 비교 성분에 응답하는 상기 신호 발생부로부터의 인에이블 펄스를 선택적으로 제거하는 논리 연산 소자를 구비하는 것을 특징으로 하는 액정 표시 장치.
  10. 제 9 항에 있어서, 상기 논리 연산 소자가 상기 비교 성분 추출부로부터의 비교 성분과 상기 신호 발생부로부터의 인에이블 신호를 OR 연산하는 것을 특징으로 하는 액정 표시 장치.
  11. 화소들이 대응하는 게이트 라인 및 대응하는 데이터 라인에 접속되게 배열된 액정패널을 포함하는 액정 표시 장치를 구동하는 방법에 있어서:
    상기 데이터 라인을 따라 인접한 한 쌍의 화소들이 인접한 다른 쌍들의 화소들과 상반된 극성의 화소 데이터 전압를 충전하게 상기 액정 패널 상의 데이터 라인들에 화소 데이터 전압들을 공급하는 제1 단계;
    상기 데이터 라인을 따라 인접한 화소들에 화소 데이터 전압이 공급되는 기간들 사이마다 상기 데이터 라인들이 전하를 공유하게 하는 제2 단계; 및
    상기 데이터 라인을 따라 인접한 한 쌍의 화소들에 화소 데이터 전압이 공급되는 기간들 사이에서의 상기 데이터 라인들의 전하 공유 동작이 선택적으로 스킵되게 하는 제3 단계를 포함하고,
    상기 제3 단계는:
    화소 데이터들에 근거하여, 동일한 극성의 화소 데이터 전압에 응답하는 인접한 한 쌍의 화소들 중 앞선 화소에 공급된 화소 데이터 전압과 같은 뒤진 화소에 공급될 화소 데이터 전압을 검출하는 제3-1 단계; 및
    상기 앞선 화소에 공급된 화소 데이터 전압과 같은 뒤진 화소에 공급될 화소 데이터 전압이 검출된 경우, 상기 데이터 라인들이 전기적으로 분리된 상태를 유지시키는 제3-2 단계를 포함하며,
    상기 제3-1 단계는:
    상기 데이터 라인을 따라 인접한 화소들에 화소 데이터 전압이 공급되는 기간들 사이에 시간적 구간마다 인에이블 펄스를 포함하는 인에이블 신호를 생성하는 제3-1-1 단계;
    구동될 라인의 화소들에 대한 1라인 분의 화소 데이터와 이전에 구동된 라인의 화소들에 대한 1라인 분의 화소 데이터를 비교하는 제3-1-2 단계;
    상기 제3-1-2 단계의 비교 결과 중에서 동일한 극성의 화소 데이터 전압에 응답하는 인접한 한 쌍의 화소들 중 뒤진 화소에 공급될 화소 데이터에 대한 비교 성분을 추출하는 제3-1-3 단계; 및
    상기 제3-1-3 단계에서 추출된 비교 성분에 따라 상기 인에이블 신호에 포함된 상기 인에이블 펄스를 선택적으로 제거하는 제3-1-4 단계를 포함하는 것을 특징으로 하는 액정 표시 장치의 구동 방법.
  12. 제 11 항에 있어서, 상기 제3 단계는 상기 데이터 라인을 따라 인접한 한 쌍의 화소들 중 뒤진 화소에 공급될 화소 데이터 전압이 앞선 화소에 공급된 화소에 공급된 화소 데이터 전압과 같은 경우에 상기 전하 공유 동작을 스킵하는 단계를 포함하는 것을 특징으로 하는 액정 표시 장치의 구동 방법.
  13. 삭제
  14. 삭제
  15. 제 11 항에 있어서, 상기 제3-1-3 단계가 상기 제3-1-2 단계에서 발생되는 비교 결과을 수평 동기 신호에 동기되게 하는 단계를 포함하는 것을 특징으로 하는 액정 표시 장치의 구동 방법.
  16. 제 15 항에 있어서, 상기 동기 단계는 상기 수평 동기 신호에 응답하여 상기 비교 결과를 래치하는 단계를 포함하는 것을 특징으로 하는 액정 표시 장치의 구동 방법.
  17. 제 11 항에 있어서, 상기 제3-1-3 단계가 상기 화소 데이터 전압의 극성을 지시하는 극성 신호의 2배의 주파수를 가지는 샘플링 펄스에 응답하여 상기 비교 결과를 샘플링하는 단계를 포함하는 것을 특징으로 하는 액정 표시 장치의 구동 방법.
  18. 제 17 항에 있어서, 상기 샘플링 단계는 상기 비교 결과와 상기 샘플링 펄스를 AND 연산하는 단계를 포함하는 것을 특징으로 하는 액정 표시 장치의 구동 방법.
  19. 제 11 항에 있어서, 상기 제3-1-4 단계는 상기 추출된 비교 성분과 상기 인에이블 신호를 OR 연산하는 단계를 포함하는 것을 특징으로 하는 액정 표시 장치의 구동 방법.
  20. 삭제
KR1020060036994A 2005-05-17 2006-04-25 전하 공유 기능을 가지는 액정표시장치 및 그의 구동방법 KR101243446B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US11/435,447 US7663594B2 (en) 2005-05-17 2006-05-16 Liquid crystal display device with charge sharing function and driving method thereof

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20050040989 2005-05-17
KR1020050040989 2005-05-17

Publications (2)

Publication Number Publication Date
KR20060119749A KR20060119749A (ko) 2006-11-24
KR101243446B1 true KR101243446B1 (ko) 2013-03-25

Family

ID=37706522

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060036994A KR101243446B1 (ko) 2005-05-17 2006-04-25 전하 공유 기능을 가지는 액정표시장치 및 그의 구동방법

Country Status (1)

Country Link
KR (1) KR101243446B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101563252B1 (ko) 2015-03-03 2015-10-28 주식회사 이노액시스 에너지 환수 가능한 디스플레이 드라이버, 에너지 환수 가능한 디스플레이 및 에너지 환수 가능한 디스플레이 구동 방법

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101362028B1 (ko) * 2006-12-11 2014-02-11 엘지디스플레이 주식회사 액정표시장치 및 그의 구동방법
KR100849214B1 (ko) * 2007-01-16 2008-07-31 삼성전자주식회사 차지 쉐어시 전력 소모를 줄일 수 있는 데이터 드라이버장치 및 디스플레이 장치
KR100964253B1 (ko) 2008-06-19 2010-06-16 주식회사 실리콘웍스 디스플레이 구동회로 및 구동방법
KR101591055B1 (ko) * 2009-09-08 2016-02-03 삼성디스플레이 주식회사 데이터 구동부, 표시 장치 및 표시 장치의 구동 방법
KR101666578B1 (ko) * 2009-12-14 2016-10-14 엘지디스플레이 주식회사 영상 표시장치의 구동장치와 그 구동방법
KR101660977B1 (ko) * 2009-12-21 2016-09-28 엘지디스플레이 주식회사 액정표시장치
CN103366660B (zh) * 2012-03-27 2016-04-20 瀚宇彩晶股份有限公司 显示面板及其电荷分享方法
KR102217167B1 (ko) * 2014-08-06 2021-02-19 엘지디스플레이 주식회사 표시장치
KR102342739B1 (ko) * 2014-10-13 2021-12-24 삼성디스플레이 주식회사 표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020064675A (ko) * 2001-02-02 2002-08-09 닛본 덴기 가부시끼가이샤 액정디스플레이의 신호선구동회로 및 신호선구동방법
KR20050002428A (ko) * 2003-06-30 2005-01-07 엘지.필립스 엘시디 주식회사 액정표시장치와 그 구동방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020064675A (ko) * 2001-02-02 2002-08-09 닛본 덴기 가부시끼가이샤 액정디스플레이의 신호선구동회로 및 신호선구동방법
KR20050002428A (ko) * 2003-06-30 2005-01-07 엘지.필립스 엘시디 주식회사 액정표시장치와 그 구동방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101563252B1 (ko) 2015-03-03 2015-10-28 주식회사 이노액시스 에너지 환수 가능한 디스플레이 드라이버, 에너지 환수 가능한 디스플레이 및 에너지 환수 가능한 디스플레이 구동 방법

Also Published As

Publication number Publication date
KR20060119749A (ko) 2006-11-24

Similar Documents

Publication Publication Date Title
US7663594B2 (en) Liquid crystal display device with charge sharing function and driving method thereof
KR101243446B1 (ko) 전하 공유 기능을 가지는 액정표시장치 및 그의 구동방법
US10453377B2 (en) Display panel and driving method thereof, and display apparatus
JP4176688B2 (ja) 表示装置およびその駆動方法
US7990357B2 (en) Liquid crystal display controlling a period of a source output enable signal differently and driving method thereof
US8432343B2 (en) Liquid crystal display device and driving method thereof
KR101498230B1 (ko) 표시장치 및 이의 구동방법
US8248344B2 (en) Method and apparatus for driving a liquid crystal display panel in a dot inversion system
US20070262310A1 (en) Liquid crystal display device and driving method thereof
US20020154085A1 (en) Method of driving liquid crystal display panel using superposed gate pulses
KR100549983B1 (ko) 액정표시장치 및 그 구동방법
KR100509986B1 (ko) 화상표시장치 및 표시구동방법
US7499010B2 (en) Display, driver device for same, and display method for same
KR20080010946A (ko) 디스플레이장치 및 그 제어방법
CN112967695A (zh) 液晶显示模组的驱动装置、驱动方法和液晶显示装置
JP5085650B2 (ja) 液晶パネル駆動装置、および液晶表示装置の駆動方法
KR20120096777A (ko) 액정표시장치 및 그 구동방법
KR100480180B1 (ko) 2-도트 인버젼 구동방식의 액정표시장치 및 그 구동방법
US20080211790A1 (en) Liquid crystal display device and driving method thereof
JP2004309821A (ja) 表示装置
JP2001195043A (ja) アクティブマトリクス液晶表示装置の駆動方法及び装置
JP2007328120A (ja) 液晶表示装置の駆動方法およびその装置
JPH05188885A (ja) 液晶表示装置の駆動回路
KR20080049342A (ko) 액정표시장치 및 그의 구동 방법
JPH0973065A (ja) 液晶駆動方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160226

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180213

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20200219

Year of fee payment: 8