KR101239633B1 - 액정표시소자의 제조방법 - Google Patents

액정표시소자의 제조방법 Download PDF

Info

Publication number
KR101239633B1
KR101239633B1 KR1020060057724A KR20060057724A KR101239633B1 KR 101239633 B1 KR101239633 B1 KR 101239633B1 KR 1020060057724 A KR1020060057724 A KR 1020060057724A KR 20060057724 A KR20060057724 A KR 20060057724A KR 101239633 B1 KR101239633 B1 KR 101239633B1
Authority
KR
South Korea
Prior art keywords
substrate
thin film
liquid crystal
photoresist
pattern
Prior art date
Application number
KR1020060057724A
Other languages
English (en)
Other versions
KR20070122334A (ko
Inventor
황태웅
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020060057724A priority Critical patent/KR101239633B1/ko
Publication of KR20070122334A publication Critical patent/KR20070122334A/ko
Application granted granted Critical
Publication of KR101239633B1 publication Critical patent/KR101239633B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/22—Antistatic materials or arrangements

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 액정표시소자를 제조하는 방법에 있어 정전기 방지 회로를 박막트랜지스터와 함께 형성할 때 하프톤마스크에 포토레지스트의 두께를 보상할 수 있는 더미패턴을 형성하여 포토리소그래피를 진행함으로써 정전기 방지 회로의 결함을 감소시킨 제조방법에 관한 것이다.
하프톤마스크, 더미패턴, 정전기 방지 회로, 노광

Description

액정표시소자의 제조방법{FABRICATION MATHOD FOR LIQUID CRYSTAL DISPLAY DEVICE}
도 1은 일반적인 액정표시소자의 단면을 개략적으로 나타낸 단면도.
도 2는 일반적인 액정표시소자의 제조 공정을 나타낸 순서도.
도 3는 정전기 방지 회로를 형성하기 위한 종래의 정전기 방지 회로부의 하프톤마스크를 나타낸 평면도.
도 4는 본 발명의 제1실시예에 의한 정전기 방지 회로를 형성하기 위한 하프톤마스크를 나타낸 평면도.
도 5는 본 발명의 제2실시예에 의한 정전기 방지 회로를 형성하기 위한 하프톤마스크를 나타낸 평면도.
본 발명은 액정표시소자에 관한 것으로, 특히, 셀공정 중에 발생되는 정전기를 방지할 수 있는 액정표시소자 및 그 제조방법에 관한 것이다.
근래, 핸드폰(Mobile Phone), PDA, 노트북컴퓨터와 같은 각종 휴대용 전자기기가 발전함에 따라 이에 적용할 수 있는 경박단소용의 평판표시장비(Flat Panel Display Device)에 대한 요구가 점차 증대되고 있다. 이러한 평판표시장치로는 LCD(Liquid Crystal Display), PDP(Plasma Display Panel), FED(Field Emission Display), VFD(Vacuum Fluorescent Display) 등이 활발히 연구되고 있지만, 양산화 기술, 구동수단의 용이성, 고화질의 구현이라는 이유로 인해 현재에는 액정표시소자(LCD)가 각광을 받고 있다.
도 1은 일반적인 액정표시소자의 단면을 개략적으로 나타낸 단면도이다. 도면에 도시한 바와 같이, 액정표시소자(1)는 제1기판(5)과 제2기판(3) 및 상기 제1기판(5)과 제2기판(3) 사이에 형성된 액정층(7)으로 구성되어 있다. 제1기판(5)은 구동소자인 박막트랜지스터(TFT : Thin Film Transistor)가 형성된 기판으로서, 도면에는 도시하지 않았지만 복수의 화소가 형성되어 있으며, 각각의 화소에는 박막트랜지스터가 형성되어 있다. 상부 기판(3)은 컬러필터(Color Filter)기판으로서, 컬러를 구현하기 위한 컬러필터층이 형성되어 있다. 또한, 상기 제1기판(5) 및 제2기판(3)에는 각각 화소전극 및 공통전극이 형성되어 있으며 액정층(7)의 액정분자를 배향하기 위한 배향막이 도포되어 있다.
상기 제1기판(5) 및 제2기판(3)은 실링재(Sealing material)(9)에 의해 합착되어 있으며, 그 사이에 액정층(7)이 형성되어 상기 제1기판(5)에 형성된 구동소자에 의해 액정분자를 구동하여 액정층을 투과하는 광량을 제어함으로써 정보를 표시하게 된다.
액정표시소자의 제조공정은 크게 제1기판(5)에 구동소자를 형성하는 구동소자 박막트랜지스터기판공정과 제2기판(3)에 컬러필터를 형성하는 컬러필터기판공정 및 셀(Cell)공정으로 구분될 수 있는데, 이러한 액정표시소자의 공정을 도 2를 참조하여 설명하면 다음과 같다.
우선, 구동소자 박막트랜지스터공정에 의해 제1기판(5) 상에 배열되어 화소영역을 정의하는 복수의 게이트라인(Gate Line)및 데이터라인(Data Line)을 형성하고 상기 화소영역 각각에 상기 게이트라인과 데이터라인에 접속되는 구동소자인 박막트랜지스터를 형성한다(S101). 또한, 상기 구동소자 박막트랜지스터공정을 통해 상기 박막트랜지스터에 접속되어 박막트랜지스터를 통해 신호가 인가됨에 따라 액정층을 구동하는 화소전극을 형성한다.
또한, 제2기판(3)에는 컬러필터공정에 의해 컬러를 구현하는 R,G,B의 컬러필터층과 공통전극을 형성한다(S104). 이어서, 상기 제2기판(3) 및 제1기판(5)에 각각 배향막을 도포한 후 제2기판(3)과 제1기판(5) 사이에 형성되는 액정층의 액정분자에 배향규제력 또는 표면고정력(즉, 프리틸트각(Pretilt Angel)과 배향방향)을 제공하기 위해 상기 배향막을 러빙(Rubbing)한다(S102,S105). 그 후, 제1기판(5)에 셀갭(Cell Gap)을 일정하게 유지하기 위한 스페이서(Spacer)를 산포하고 제2기판(3)의 외곽부에 실링재를 도포한 후 상기 제1기판(5)과 제2기판(3)에 압력을 가하여 합착한다(S103,S106,S107). 한편, 상기 제1기판(5)과 제2기판(3)은 대면적의 기판으로 이루어져 있다. 다시 말해서, 대면적의 기판에 복수의 패널(Panel)영역이 형성되고, 상기 패널영역 각각에 구동소자인 TFT 및 컬러필터층이 형성되기 때문에 낱개의 액정패널을 제작하기 위해서는 상기 기판을 절단, 가공해야만 한다(S108). 이후, 상기와 같이 가공된 개개의 액정패널에 액정주입구를 통해 액정을 주입하고 상기 액정주입구를 봉지하여 액정층을 형성한 후 각 액정패널을 검사함으로써 액정표시소자를 제작하게 된다(S109, S110).
그러나, 상기한 바와 같은 액정표시소자의 제조 공정 과정 중에는 각종 장비의 접촉이나 공정상의 특성상 기판 내에 정전기가 발생하게 된다. 정전기는 전하가 모이는 곳에서는 어디서든 발생할 수 있으며 고압 방전이 일어나는 경우가 많다. 따라서 기판 내에 발생된 정전기는 기판에 형성된 배선들(게이트라인,데이터라인등)에 치명적인 손상을 주어 단선 또는 단락(short)과 같은 전기적인 불량을 야기시키게 된다.
이러한 이유로 액정표시소자의 제조공정 중, 특히 박막트랜지스터의 제조공정시에 정전기 방지 회로를 함께 형성하게 된다. 정전기 방지 회로는 액정표시소자의 화상이 구현되는 영역, 화소가 형성된 영역인 액티브영역이 아니라 액티브 영역의 외곽부에 형성된다.
이때 상기 정전기 방지 회로는 박막트랜지스터를 형성할 때 함께 형성하여 공정상 생길 수 있는 정전기를 방지하는 역할을 한다. 상기 박막트랜지스터 기판과 정전기 방지 회로를 형성하는 과정은 기판 위에 박막을 형성하여 패턴화하는 과정이 포함된다.
기판 위에 박막을 원하는 형상으로 패턴화하기 위해서는 포토리소그래피 공정과 식각공정을 거치게 되는데, 포토리소그래피 공정은 마스크에 그려진 패턴을 박막이 증착된 기판 위에 전사시켜 형성하는 일련의 공정으로, 일반사진 현상의 공정과 같다. 상기 포토리소그래피공정은 크게 도포(deposition), 노광(exposure), 현상(develop)의 과정을 거치게 된다. 상기 도포과정은 포토레지스트를 균일한 두께로 형성하는 공정이며, 노광공정은 유리기판과 패턴이 형성된 마스크 상에 일정시간 광원을 조사하는 것으로, 마스크에 의해 차광되지 않는 부분은 광과 반응하여 고분자화된다. 그 다음 현상공정은 현상액을 이용하여 광과 반응한 노광영역과 비 노광영역의 포토레지스트를 선택적으로 제거하여 마스크에 형성된 패턴과 동일한 포토레지스트를 구현하는 과정이다. 상기 과정을 거친 후 포토레지스트에 의하여 형성된 패턴대로 박막을 선택적으로 제거함으로써 실제의 박막패턴을 구현하게 된다.
상기한 포토리소그래피 공정 등을 반복하여 액정표시소자의 기판을 형성하게 되는데, 상기 포토리소그래피 공정은 도포, 노광, 현상, 식각 등 여러 공정을 수반하고 있기 때문에 공정 시간이 길어지고 비용이 증가하는 등의 문제점이 있었다. 포토리소그래피 공정을 한 번만 단축해도 제조 시간이 상당히 줄어들고 비용이 감소하는 장점이 있으므로 최근에는 3장 또는 4장의 마스크만을 이용하여 박막트랜지스터 기판을 제조하는 방법이 연구, 개발되어 실시되고 있다.
상기한 바와 같은 적은 수의 마스크로 박막트랜지스터 기판을 형성하는 방법은 여러 번에 걸친 포토리소그래피 공정 대신, 동시에 여러 층을 다른 정도로 형성하여야 하므로 하프톤마스크(half tone mask)나 그레이톤마스크(gray tone mask 또는 슬릿 디자인 마스크; slit design mask)를 사용하는 것이 일반적이다. 하프톤마스크의 경우 마스크의 패턴 중 일부를 반투과막으로 형성함으로써 빛의 양을 조절하여 패턴화하는 방법이며, 그레이톤마스크의 경우는 마스크 패턴 상에 반투과막은 형성되지 아니하며 빛이 투과되는 부분과 투과되지 않는 부분만 존재하며 대신 소정 두께의 슬릿을 형성하여 빛을 회절시킴으로써 빛의 양을 조절하여 패턴화하는 방법이다. 두 방법 모두 노광시 빛을 전부 투과시키는 것이 아닌, 광을 일부 투과하는 방법을 사용하게 되므로 이후 과정에서 남게 되는 포토레지스트의 양을 조절할 수 있게 된다. 결국 식각 공정에서 식각되는 양을 조절할 수 있으므로 패턴의 다양한 형성이 가능하게 된다.
상기 그레이톤마스크를 사용하여 박막트랜지스터의 소스/드레인전극과 정전기 방지 회로부를 형성하는 경우 노광을 거쳐 남는 포토레지스트의 두께는 소스/드레인전극에 남는 두께와 정전기 방지 회로부에 남는 두께가 비슷하다.
그러나, 하프톤마스크를 사용하여 소스/드레인전극과 정전기 방지 회로부를 형성하게 되면, 정전기 방지 회로부의 경우 박막트랜지스터와 대비하여 주위에 패턴이 별로 없어 노광과 회절 효과가 크게 증가하게 된다. 따라서 광의 투과량이 상대적으로 증가하여 남게 되는 포토레지스트의 두께가 그레이톤마스크를 사용하는 경우보다 얇아지는 결과가 나온다.
실제 공정상 적용해 보면, 그레이톤마스크를 사용하여 박막트랜지스터의 소스/드레인전극 및 정전기 방지 회로부를 형성한 경우와, 하프톤마스크를 사용하여 박막트랜지스터의 소스/드레인전극 및 정전기 방지 회로부를 형성한 경우의 포토레지스트의 두께가 다르게 나타난다. 그레이톤마스크와 하프톤마스클르 사용하여 노광한 다음에 포토레지스트의 두께를 시뮬레이션해 보면, 박막트랜지스터와 정전기 방지 회로의 형성시 포토레지스트의 두께는 그레이톤마스크를 사용하는 경우 평균 소스/드레인전극부가 약 4714Å, 정전기 방지 회로부가 약 4684Å 정도의 값을 가진다. 그러나 하프톤마스크의 경우, 소스/드레인전극부의 포토레지스트의 두께 평균은 4641Å 정도이나, 정전기 방지 회로부의 높이는 3451Å 정도의 값을 가진다. 즉, 정전기 회로부의 경우 주위에 다른 패턴이 별로 없어 노광량이 증가하여 포토레지스트의 두께가 훨씬 낮아진 것을 알 수 있다.
정전기 방지 회로의 형성시 포토레지스트의 두께가 낮을 경우 이후 공정을 진행하게 되면 식각 과정에서 과도하게 식각이 될 수 있다. 따라서 회로의 단선이 일어나거나 결함이 생기는 등의 문제점이 있었다. 이러한 회로의 단선은 결국 액정표시소자의 불량으로 이어질 수 있다.
본 발명은 상기한 문제점을 해결하기 위해 액정표시소자의 제조 방법에 있어서, 하프톤마스크 상에 반투과층을 형성할 때 반투과층 내부에 더미패턴을 삽입하여 노광량을 조절하여 이후 포토레지스트의 두께를 조절하는 데 일차적인 목적이 있다. 상기 포토레지스트의 두께를 적절하게 조절함으로써 정전기 방지 회로의 불량과 공정상 발생할 수 있는 정전기를 감소시킴으로써 결과적으로 고품질의 액정표시소자를 제공하는 데 그 목적이 있다.
본 발명은 제1기판을 준비하는 단계; 게이트전극 및 채널층이 형성된 제1기판 상에 금속박막 및 포토레지스트 박막을 형성하는 단계; 상기 금속박막을 그대로 남기는 부분과 반투과막이 형성되어 이후 공정에서 일정한 정도만 식각되는 부분 및 빛이 전부 투과되어 전부 식각되는 부분으로 나뉘어지며, 상기 반투과막이 형성되는 부분 내에 적어도 하나 이상의 더미패턴을 구비한 하프톤마스크를 준비하는 단계; 상기 하프톤마스크를 이용하여 상기 채널층이 형성된 액티브영역에 소스/드레인전극을 형성하는 동시에 상기 액티브영역의 외곽부에 정전기 방지 회로패턴을 형성하는 단계; 상기 제1기판에 대향하는 제2기판을 준비하는 단계; 및 상기 제1기판과 상기 제2기판을 합착하여 액정층을 형성하는 단계를 포함하는 것을 특징으로 한다.
이때, 상기 박막트랜지스터와 정전기 방지 회로부를 형성하는 단계는 상기 기판 상에 포토레지스트를 도포하는 단계와; 상기 더미패턴을 구비한 하프톤마스크를 사용하여 상기 기판에 일정시간 광원을 조사하는 단계와 현상액을 이용하여 상기 포토레지스트를 현상하여 패턴을 형성하는 단계; 및 포토레지스트에 의한 패턴대로 박막을 선택하여 박막트랜지스터와 정전기 방지 회로부를 형성하는 단계를 포함하는 것을 특징으로 한다.
본 발명에서는 더미패턴을 구비한 하프톤마스크를 사용하여 정전기 방지 회로부를 형성하는 것을 포함한다.
정전기 방지 회로는 액정표시소자의 기판을 형성하는 단계에서 박막트랜지스터와 정전기 방지 회로부를 함께 형성된다.
박막트랜지스터를 형성하는 단계는 다음과 같다. 게이트 전극 및 채널층이 형성된 기판 상에 전면적에 걸쳐 소스/드레인전극 형성을 위한 금속박막 및 포토레지스트 박막이 형성된다. 그 다음 소스/드레인 금속박막 상면으로는 소스/드레인 금속박막을 패터닝 하기 위한 노광 패턴을 갖는 하프톤마스크가 위치한다. 노광 패턴 하프톤마스크를 통하여 광이 노광됨에따라 게이트전극 및 채널층이 위치한 액티브영역에는 소스/드레인 금속박막이 패터닝되어 소스전극 및 드레인 전극이 형성된다. 소스/드레인전극은 채널층 상면에 형성된다.
한편, 액티브영역에 소스전극 및 드레인전극이 형성될 때 소스/드레인 전극을 이루는 박막 물질과 같은 재질로 정전기 방지 회로 패턴이 함께 형성된다. 상기 정전기 방지 회로 패턴은 박막트랜지스터에 정전기가 인가되지 않도록 한다.
이때 사용되는 포토레지스트는 일반적으로 빛이 노광된 부분이 식각되는 포지티브(positive) 포토레지스트를 사용한다. 그러나 패턴을 형성할 때 네가티브 포토레지스트를 사용하는 것도 가능할 것이다.
도 3는 상기한 정전기 방지 회로를 형성하기 위한 기존의 정전기 방지 회로부의 하프톤마스크를 나타낸 평면도이다. 도시한 바와 같이, 정전기 방지 회로부의 하프톤마스크는 금속박막 패턴을 그대로 남기는 부분(11)과 반투과막이 형성되어 이후 공정에서 일정한 정도만 식각시키는 부분(21)과 빛이 전부 투과되어 전부 식각되는 부분(31)으로 나누어진다.
그런데, 상기한 기존의 하프톤마스크를 사용하여 박막트랜지스터 공정과 동시에 진행하여 정전기 방지 회로의 포토리소그래피를 진행하는 경우 노광 후 남는 포토레지스트의 양이 박막트랜지스터에 남는 양보다 작아지는 현상이 일어났다. 이는 박막트랜지스터 패턴과 비교하여, 정전기 방지 회로의 경우에는 주위에 다른 마스크 패턴이 없기 때문에 광의 노광, 회절효과가 증가하여 빛의 투과량이 증대되어 결국 노광 후 남는 포토레지스트의 두께가 낮아지는 현상이 일어나는 것이다. 포토레지스트의 두께가 얇은 경우 이후 이어지는 식각과정에서 과도하게 식각이 일어나 하프톤마스크를 사용하였음에도 단락이 되는 등 결함이 발생하였다.
이러한 문제점을 해결하기 위해 본 발명은 정전기 방지 회로를 위한 기존의 하프톤마스크에 더미패턴을 삽입하는 것을 특징으로 한다. 더미패턴은 슬릿으로 형성이 가능하며 적어도 한 개 이상의 슬릿을 구비할 수 있다. 본 발명에서 사용하는 마스크는 하프톤마스크이기 때문에 노광량을 어느 정도 조절이 가능하나 박막트랜지스터 영역과의 패턴의 모양에 따른 노광량 차이는 조절이 어렵다. 따라서 본발명에서는 하프톤마스크에 슬릿을 따로 형성하여 박막트랜지스터 영역과의 포토레지스트의 두께 차이를 극복할 수 있게 된다.
이하 도면을 참조하여 정전기 방지 회로부의 본 발명에 대한 실시예를 본다. 도 4와 도 5는 본 발명에 대한 제1실시예와 제2실시예를 각각 나타낸 평면도로, 실시예에 따라 패턴을 시뮬레이션하여 포토레지스트의 두께를 측정하였다.
도 4에 의하면 금속이 남아있게 되는 부분(111)은 크게 문제없으나 전부 노광되는 부분(131)에 비교하여 하프톤으로 반투과막이 형성되는 부분(121)에 빛의 투과량이 증대되는 것이므로 반투과막이 형성되는 부분의 빛의 투과량을 줄여줄 필요가 있다. 따라서 반투과막이 형성되는 부분(121)에 빛의 투과량을 줄여줄 수 있는 더미패턴(150)을 형성한다. 더미패턴(150)의 모양은 도시한 바와 같이 좁고 긴 틈의 모양을 갖는 슬릿으로 형성이 가능하다.
상기한 슬릿은 적어도 한 개 이상을 구비한다. 슬릿을 복수 개 배열시킴으로써 빛의 양의 조절이 가능하며, 슬릿의 길이나 슬릿 사이의 간격은 각 패턴에 따라 적절하게 변화 가능하다. 즉 슬릿을 좁고 길게 형성하는 정도에 따라, 또는 복수 개의 슬릿을 좁게 배치하는 정도에 따라 노광량을 조절할 수 있다.
도시한 실시예에 따라 하프톤마스크의 반투과막이 위치하는 곳의 너비가 약 17㎛, 형성하려는 두 금속박막 사이의 길이는 20㎛ 정도이고, 본 발명에 의한 제1실시예에서는 금속박막을 형성하려는 방향, 즉, 빛이 노광되지 않는 방향의 연장선 상에 두께가 약 1㎛, 길이가 8㎛ 정도인 슬릿을 세 개 형성하여 포토레지스트의 두께를 시뮬레이션하면, 상기 슬릿이 없을 때의 하프톤 패턴이 있는 곳에서의 포토레지스트의 두께는 4420Å이었으나, 본 실시예에 의한 것일 때는 4640Å으로 포토레지스트의 두께가 더 두껍게 형성되었다.
도 5는 제2실시예를 시뮬레이션한 것을 나타낸 것으로 금속박막 패턴이 형성되는 영역(211)의 길이 방향에 수직하게, 하프톤마스크의 반투과영역(221) 위에 더미패턴(250)인 슬릿을 형성한 것을 나타낸 것이다. 본 실시예에서는 슬릿의 너비는 2.9㎛, 길이는 10㎛이며 슬릿을 한 개 형성하였다. 상기 실시예의 경우 포토레지스트의 두께는 아무것도 형성하지 않았을 때의 4420Å보다 두꺼운 4700Å의 값을 나타내었다.
상기한 두 실시예와 같이 하프톤마스크의 반투과막 패턴이 형성된 곳에 슬릿을 적어도 한 개 형성함으로써 이후 노광에 따른 포토레지스트의 두께의 조절이 가능하다는 것을 알 수 있다.
따라서 본 발명에서는 슬릿은 한 개 또는 복수 개로 형성이 가능하며 필요에 따라 다양하게 조절이 가능할 것이다. 상기 실시예에서는 슬릿을 한 개 또는 세 개 형성하였지만 두 개 또는 여러 개의 슬릿을 형성하는 것도 가능하다. 덧붙여 실시예에서는 슬릿의 두께를 변화시켜 실시하였는데, 슬릿의 두께도 적절한 정도로 조절이 가능할 것이다.
본 발명에서는 슬릿의 크기뿐만 아니라 슬릿 사이의 간격에 따라 빛의 회절량이 달라지므로 슬릿의 간격을 조절함으로써 노광량을 조절하는 것도 가능하다.
또한 더미패턴의 모양은 슬릿이 아닌 적절한 다른 형태도 가능할 것이다. 그러나 슬릿의 형태는 빛의 회절이나 노광량을 조절하기가 용이하므로 슬릿형 더미패턴을 형성하는 것이 바람직하다.
상기 슬릿은 위치 또한 적절하게 변화가 가능하다. 슬릿이 형성하려는 박막패턴의 방향과 같은 방향으로 형성되거나 수직방향으로 형성이 가능하며 때에 따라서는 사선의 형태로도 가능할 것이다.
본 발명에 의해 하프톤마스크의 반투과막이 형성된 영역에 더미패턴을 형성하게 됨으로써 포토레지스트의 두께를 일정하게 유지할 수 있다. 포토레지스트의 두께의 균일성을 유지하게 되면 공정상 다양한 회로의 디자인이 가능하며, 공정을 진행하는 경우에도 회로의 단선이나 결함이 줄어들게 된다.
이상 설명한 내용을 통해 당업자라면 본 발명의 사상의 범위 내에서 다양한 변경 및 수정이 가능함은 당연하다. 상기한 슬릿의 경우 하프톤마스크의 반투과막이 형성된 부분에 구비되는 것으로 모양이나 개수의 변화가 가능하므로 상기한 실시예에만 한정되는 것은 아니다. 또한 본 발명에서는 정전기 방지 회로부를 더미패턴이 포함된 하프톤마스크로 형성하는 것을 실시예로 나타내었다. 그러나 예를 들어 등전위 회로부를 형성하는 경우에도 본 발명에 의한 더미패턴이 포함된 하프톤마스크의 사용이 가능하다. 등전위 회로부의 경우 각각의 소스/드레인 전극에서의 전위차를 같게 하기 위한 회로로 정전기 방지 회로와 같은 방법으로 형성이 가능하다. 따라서 본 발명은 등전위 회로부에도 적용이 가능하다.
따라서 본 발명의 권리 범위는 상세한 설명에 기재된 내용이 아니라 청구 범위에 기재된 범위에 의해 정해져야 할 것이다.
본 발명에 의해 하프톤마스크의 반투과막이 형성된 영역에 더미패턴을 형성함으로써 포로리소그래피 공정에서 노광 후 포토레지스트의 두께를 일정하게 유지할 수 있다. 포토레지스트의 두께의 균일성을 유지하게 되면 공정상 다양한 회로의 디자인이 가능하며, 이후 공정을 진행하는 경우에도 회로의 단선이나 결함이 줄어들게 되어 고품질의 액정표시소자를 제공할 수 있게 된다.

Claims (4)

  1. 제1기판을 준비하는 단계;
    게이트전극 및 채널층이 형성된 제1기판 상에 금속박막 및 포토레지스트 박막을 형성하는 단계;
    상기 금속박막을 그대로 남기는 부분과 반투과막이 형성되어 이후 공정에서 일정한 정도만 식각되는 부분 및 빛이 전부 투과되어 전부 식각되는 부분으로 나뉘어지며, 상기 반투과막이 형성되는 부분 내에 적어도 하나 이상의 더미패턴을 구비한 하프톤마스크를 준비하는 단계;
    상기 하프톤마스크를 이용하여 상기 채널층이 형성된 액티브영역에 소스/드레인전극을 형성하는 동시에 상기 액티브영역의 외곽부에 정전기 방지 회로패턴을 형성하는 단계;
    상기 제1기판에 대향하는 제2기판을 준비하는 단계; 및
    상기 제1기판과 상기 제2기판을 합착하여 액정층을 형성하는 단계를 포함하는 액정표시소자의 제조방법.
  2. 제1항에 있어서,
    상기 소스/드레인전극과 정전기 방지 회로패턴을 형성하는 단계는,
    상기 더미패턴을 구비한 하프톤마스크를 사용하여 상기 제1기판에 일정시간 광원을 조사하는 단계;
    현상액을 이용하여 상기 포토레지스트박막을 현상하여 포토레지스트 패턴을 형성하는 단계; 및
    포토레지스트 패턴대로 금속박막을 선택적으로 식각하여 소스/드레인전극과 정전기 방지 회로패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시소자 제조방법.
  3. 삭제
  4. 제1항에 있어서,
    상기 더미패턴은 적어도 한 개의 슬릿으로 형성된 것을 특징으로 하는 액정표시소자의 제조방법.
KR1020060057724A 2006-06-26 2006-06-26 액정표시소자의 제조방법 KR101239633B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060057724A KR101239633B1 (ko) 2006-06-26 2006-06-26 액정표시소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060057724A KR101239633B1 (ko) 2006-06-26 2006-06-26 액정표시소자의 제조방법

Publications (2)

Publication Number Publication Date
KR20070122334A KR20070122334A (ko) 2007-12-31
KR101239633B1 true KR101239633B1 (ko) 2013-03-07

Family

ID=39139260

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060057724A KR101239633B1 (ko) 2006-06-26 2006-06-26 액정표시소자의 제조방법

Country Status (1)

Country Link
KR (1) KR101239633B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104793461A (zh) * 2015-04-20 2015-07-22 深圳市华星光电技术有限公司 制作薄膜晶体管的掩模板及用该掩模板制作的薄膜晶体管

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0175014B1 (ko) * 1995-09-14 1999-03-20 김광호 하프톤 위상반전 마스크
JP2004038130A (ja) 2002-07-01 2004-02-05 Obayashi Seiko Kk 横電界方式液晶表示装置とその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0175014B1 (ko) * 1995-09-14 1999-03-20 김광호 하프톤 위상반전 마스크
JP2004038130A (ja) 2002-07-01 2004-02-05 Obayashi Seiko Kk 横電界方式液晶表示装置とその製造方法

Also Published As

Publication number Publication date
KR20070122334A (ko) 2007-12-31

Similar Documents

Publication Publication Date Title
KR101246570B1 (ko) 액정표시장치의 제조방법
KR20040098545A (ko) 고품질 대화면 액정표시장치와 그 제조방법
US9798192B2 (en) Display substrate and manufacturing method thereof, display panel and display device
KR100464204B1 (ko) 그레이톤 마스크 및 이를 이용한 액정디스플레이 제조방법
US7368753B2 (en) Thin film transistor array substrate and fabricating method thereof
US7608541B2 (en) Method of forming fine pattern, liquid crystal display device having a fine pattern and fabricating method thereof
KR101097610B1 (ko) 액정표시패널 및 그 제조방법
KR100701669B1 (ko) 액정패널의 컬러필터 기판 제조방법
KR101239633B1 (ko) 액정표시소자의 제조방법
WO2004055585A1 (en) Liquid crystal displays with post spacers, and their manufacture
KR20040059001A (ko) 공정을 단순화한 액정표시장치의 제조방법
KR100675633B1 (ko) 스페이서 형성방법 및 스페이서가 구비된 액정표시소자
KR20080002517A (ko) 패턴된 배향막 및 이를 구비한 액정표시소자, 액정표시소자제조방법
KR20070003180A (ko) 액정표시소자의 칼라필터기판 제조방법
KR20020091447A (ko) 고개구율 액정표시장치의 제조방법
KR100437595B1 (ko) 박막 트랜지스터 액정표시장치 제조방법
KR101265082B1 (ko) 액정표시소자 제조방법
KR20050015026A (ko) 고개구율 컬러 액정표시장치
JP2019082605A (ja) カラーフィルタ基板の製造方法
KR101616919B1 (ko) 박막 트랜지스터 어레이 기판의 제조방법
KR20050052690A (ko) 액정표시장치의 컬러필터 기판 및 그 제조방법
KR101148437B1 (ko) 액정표시장치의 제조방법
JP2008304560A (ja) 表示装置および表示装置用基板の製造方法
KR20070072204A (ko) 액정표시소자 및 제조방법
US7843532B2 (en) Liquid crystal display panel with color filters and method of fabricating the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160128

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170116

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190114

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20200116

Year of fee payment: 8