KR101231419B1 - Ｌｅｄ 디스플레이 시스템을 위한 디밍 데이터 생성 장치 - Google Patents

Ｌｅｄ 디스플레이 시스템을 위한 디밍 데이터 생성 장치 Download PDF

Info

Publication number
KR101231419B1
KR101231419B1 KR1020110025041A KR20110025041A KR101231419B1 KR 101231419 B1 KR101231419 B1 KR 101231419B1 KR 1020110025041 A KR1020110025041 A KR 1020110025041A KR 20110025041 A KR20110025041 A KR 20110025041A KR 101231419 B1 KR101231419 B1 KR 101231419B1
Authority
KR
South Korea
Prior art keywords
pwm
shift register
signal
output
dimming data
Prior art date
Application number
KR1020110025041A
Other languages
English (en)
Other versions
KR20120107380A (ko
Inventor
안진호
Original Assignee
호서대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 호서대학교 산학협력단 filed Critical 호서대학교 산학협력단
Priority to KR1020110025041A priority Critical patent/KR101231419B1/ko
Publication of KR20120107380A publication Critical patent/KR20120107380A/ko
Application granted granted Critical
Publication of KR101231419B1 publication Critical patent/KR101231419B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B20/00—Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps
    • Y02B20/40—Control techniques providing energy savings, e.g. smart controller or presence detection

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

LED 디스플레이 시스템을 위한 디밍 데이터 생성 장치가 개시된다. 본 발명에 따른 디밍 데이터 생성 장치는, 제1 PWM 신호 및 제2 PWM 신호를 출력하는 제1 시프트 레지스터, 상기 제1 PWM 신호를 선택할 것인지, 상기 제2 PWM 신호를 출력할 것인지 여부를 결정하기 위한 PWM 선택 신호를 출력하는 제2 시프트 레지스터 및 상기 제1 시프트 레지스터의 출력 신호 및 상기 제2 시프트 레지스터의 출력 신호를 기초로 디밍 데이터를 생성하는 멀티 플렉서를 포함한다. 이에 의하여, 대형 LED 디스플레이 장치의 LED 밝기 제어를 효율적으로 가능케 할 뿐만 아니라, 인러쉬 전류의 발생을 피할 수 있게 된다.

Description

ＬＥＤ 디스플레이 시스템을 위한 디밍 데이터 생성 장치 {DIMMING DATA GENERATING APPARATUS FOR LED DISPLAY SYSTEM}
본 발명은 LED 디스플레이 시스템을 위한 디밍 데이터 생성 장치에 관한 것으로, 더욱 구체적으로는 확률적인 PWM(Pulse Width Modulation) 펄스 생성을 이용한 디밍 데이터 생성 장치에 관한 것이다.
발광 유닛 중 하나인 LED(Light Emitting Diode)의 응용 범위가 점차적으로 확대되고 있다. 이에 따라, LED 구동의 최적화를 위한 다양한 기법들이 적용되고 있으며, 이를 위해서는 통신, 멀티미디어, 조명 통합 제어 기술 등 복합적인 기술들에 대한 이해가 요구되고 있다.
특히 대형 LED 디스플레이 시스템의 경우에는 하나의 시스템에 사용되는 LED의 수가 수백 개에서 수천 개에 달하기도 하므로, 이러한 LED 어레이의 효과적인 제어 방법에 대한 연구가 필수적이다. 그 중 가장 대표적으로 각 LED 의 균일한 밝기 제어를 위한 방법을 들 수 있다.
LED는 동일 공정하에서 생산된 제품이라도 밝기 편차가 존재하며 그 크기는 보통 15%에서 20%에 달한다. LED의 밝기가 균일하지 못하면 화면 전체에 얼룩이 있는 것처럼 보이는 화질 열화가 발생하고, 이는 고화질 영상 표현에 있어서 가장 큰 문제점이 된다.
LED 밝기를 조정하여 화면에 출력하는 방식은 크게 두 가지가 있다. 하나는 아날로그 디밍(dimming) 방식으로 LED에 입력되는 전류량을 직접적으로 제어하는 것이며, 다른 하나는 PWM(Pulse Width Modulation) 디밍 방식으로 LED 입력 전류를 온/오프 스위칭하며, 그 주기를 제어하여 평균 전류량을 조정하는 것이다.
그러나, 균일한 LED 밝기를 위해서 각 LED에 입력되는 전류량을 가변시키는 아날로그 디밍 방식은 최대 전류량의 크기에 따라 색상 변이(color shifting)가 발생하기 때문에, HD 급의 고화질 영상 표현에는 적합하지 않다. 이에 반해 PWM 디밍 방식은 정전류 방식이므로 밝기 변동에 따른 LED 색 변화를 크게 줄일 수 있는 장점이 있다.
다만, PWM 방식에 있어서도, 대형 LED 디스플레이 장치에 필요한 많은 개수의 LED 모듈 제어용으로 사용하기에는 아날로그 방식에 비하여 높은 하드웨어 비용과 복잡한 회로로 인한 동작 속도 등이 문제된다.
종래 PWM 방식으로 제어되는 LED 디스플레이 장치의 문제점을 정리하면 다음과 같다.
첫 번째로, 종래의 PWM 방식의 문제점을 개선해 왔던 대부분의 방식은, 한 주기 내 펄스 발생 위치와 길이를 가변시키는 방식으로 주기 반복성은 유지되므로 같은 입력 값에서 발생하는 PWM 펄스의 위치는 항상 동일하다. 고화질 영상의 경우 이웃하는 픽셀 간 화소 값은 큰 차이가 없다. 따라서, 이웃하는 픽셀들이 직렬로 연결되어 있는 LED 모듈의 구조 상 인러쉬(inrush) 전류의 발생은 피할 수 없다는 문제점이 있다.
두 번째로, 각 LED 어레이마다 RGB 용 PWM 3개의 채널이 존재하므로, 여러 개의 LED 어레이를 제어하는 LED 모듈 하나 당 필요한 PWM 생성기의 수는 보통 수십개 단위이다. 따라서, 수십 개에서 수백 개의 LED 모듈로 구성되는 대형 LED 전광판에서 사용되는 PWM 하드웨어 크기는 전체 시스템 구현 비용에 큰 영향을 준다는 문제점이 있다.
마지막으로, 현재 LED 드라이버 칩 제작 회사마다 LED 전류 드라이빙 방식과 도트 수정 및 밝기 제어 방식이 조금씩 차이가 난다. LED 드라이버가 변경되면 주변 회로는 물론이고 제어 방식과 프로그램 등 시스템의 전체적인 구조에 영향을 주기 때문에 한번 결정된 드라이버 칩을 교체하기가 쉽지 않다는 문제점이 있다.
본 발명은 상술한 문제점을 감안하여 안출된 것으로, 본 발명의 목적은 대형 LED 디스플레이 장치의 LED 밝기 제어를 효율적으로 가능케 할 수 있는 LED 디스플레이 시스템을 위한 디밍 데이터 생성 장치를 제공함에 있다.
또한, 본 발명의 또 다른 목적은 인러쉬 전류의 발생을 피할 수 있는 LED 디스플레이 시스템을 위한 디밍 데이터 생성 장치를 제공함에 있다.
상기 목적을 달성하기 위한 본 발명의 일 실시예에 따른 LED 디스플레이 시스템을 위한 디밍 데이터 생성 장치는, 제1 PWM 신호 및 제2 PWM 신호를 출력하는 제1 시프트 레지스터; 상기 제1 PWM 신호를 선택할 것인지, 상기 제2 PWM 신호를 출력할 것인지 여부를 결정하기 위한 PWM 선택 신호를 출력하는 제2 시프트 레지스터; 및 상기 제1 시프트 레지스터의 출력 신호 및 상기 제2 시프트 레지스터의 출력 신호를 기초로 디밍 데이터를 생성하는 멀티 플렉서;를 포함한다.
또한, 상기 제1 시프트 레지스터 및 상기 제2 시프트 레지스터는 선형 되먹임 시프트 레지스터(Linear feedback shift register, LFSR)일 수 있다.
그리고, 상기 디밍 데이터의 PWM 펄스 발생 위치는 가변적일 수 있다.
또한, 상기 제1 시프트 레지스터 및 상기 제2 시프트 레지스터의 출력값 중 0과 1의 발생 빈도는 각각 1/2일 수 있다.
그리고, 상기 제2 시프트 레지스터는, 소정 범위의 수를 의사 랜덤(pseudo-random) 순서로 출력할 수 있다.
또한, 상기 제2 시프트 레지스터는, 상기 의사 랜덤 순서로 출력된 수를 기준 데이터와 비교하여, 상기 PWM 선택 신호를 0 또는 1의 이진수로 생성하기 위한 비교기;를 더 포함할 수 있다.
그리고, 상기 비교기는, 상기 생성한 이진수가 0인 경우 상기 제1 PWM 신호를 선택하기 위한 PWM 선택 신호를 출력하고, 상기 생성한 이진수가 1인 경우 상기 제2 PWM 신호를 출력하기 위한 PWM 선택 신호를 출력할 수 있다.
상기 본 발명에 따른 LED 디스플레이 시스템을 위한 디밍 데이터 생성 장치에 의하면, 대형 LED 디스플레이 장치의 LED 밝기 제어를 효율적으로 가능케 할 뿐만 아니라, 인러쉬 전류의 발생을 피할 수 있게 된다.
도 1은 본 발명의 일 실시예에 따른 LED 디스플레이 시스템을 위한 디밍 데이터 생성 장치의 구성을 나타내는 블록도,
도 2는 본 발명의 일 실시예에 따른 LED 디스플레이 시스템을 위한 디밍 데이터 생성 장치가 PWM 출력을 생성하는 방법을 설명하기 위한 도면,
도 3은 본 발명의 일 실시예에 따른 LED 디스플레이 시스템을 위한 디밍 데이터 생성 장치의 구성을 나타내는 회로도,
도 4는 도 3의 회로도에 있어서의 입출력 신호의 종류와 기능을 설명하기 위한 테이블,
도 5는 본 발명의 일 실시예에 따른 LED 디스플레이 시스템을 위한 디밍 데이터 생성 장치의 일 구성인 제1 시프트 레지스터의 구성을 나타내는 회로도,
도 6은 도 5는 본 발명의 일 실시예에 따른 LED 디스플레이 시스템을 위한 디밍 데이터 생성 장치의 일 구성인 제1 시프트 레지스터의 입출력 관계를 나타내는 테이블, 그리고,
도 7은 본 발명의 일 실시예에 따른 LED 디스플레이 시스템을 위한 디밍 데이터 생성 장치의 일 구성인 제2 시프트 레지스터의 구성을 나타내는 회로도이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1, 제2 등과 같이 서수를 포함하는 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되지는 않는다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 본 명세서에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
또한, 첨부 도면을 참조하여 설명함에 있어, 도면 부호에 관계없이 동일한 구성 요소는 동일한 참조부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
도 1은 본 발명의 일 실시예에 따른 LED 디스플레이 시스템을 위한 디밍 데이터 생성 장치의 구성을 나타내는 블록도이다. 도 1에 도시된 바와 같이 본 발명의 일 실시예에 따른 LED 디스플레이 시스템을 위한 디밍 데이터 생성 장치는 제1 시프트 레지스터(100), 제2 시프트 레지스터(200) 및 멀티 플렉서(300)를 포함한다.
제1 시프트 레지스터(100)는 제1 PWM 신호 및 제2 PWM 신호의 두 개의 PWM 신호를 랜덤으로 출력하는 기능을 갖는다. 구체적으로 제1 시프트 레지스터(100)는 선형 되먹임 시프트 레지스터(Linear feedback shift register, LFSR)인 것이 바람직하다. LFSR은 피드백 경로를 가진 시프트 레지스터의 구조를 가지며, 가장 널리 알려진 의사 랜덤(pseudo-random) 패턴 생성기라고 할 수 있다.
여기서 발명의 이해를 돕기 위하여 의사 랜덤 패턴 생성과 관련하여 간략하게 설명하기로 한다. 의사 랜덤 구조에서는 알고리즘적으로 패턴을 생성하기 때문에 LFSR의 길이 내 각 패턴들은 1/TL(여기서, TL은 LFSR의 길이를 나타낸다.)의 확률로 생성된다. 그리고, 주기가 반복될 때 해당 패턴의 생성 순서는 이전과 동일하게 된다.
3비트 LFSR을 예로 들어 설명하기로 한다. 3비트 LFSR의 초기 값이 (1 0 0)으로 가정하면, 매 클럭 입력시 F/F의 출력값 변화는 (1 0 0) → (0 1 0) → (1 0 1) → (1 1 0) → (1 1 1) → (0 1 1) → (0 0 1) → (1 0 0) → (0 1 0) → … 의 순서로 이루어진다. 즉, 0을 제외한 모든 3비트 값이 각각 한번씩 임의 순서로 출력되며 한 주기가 끝나면 다시 처음부터 반복된다. 그러나 모든 LFSR이 상기 특성을 만족하는 것은 아니며, N비트 LFSR 중 0을 제외한 2N-1 개의 값이 순차적으로 발생 가능한 LFSR을 최대 길이(maximal-length) LFSR이라고 하며, 각 LFSR의 특성 다항식에 의하여 결정된다.
특성 다항식(characteristic polynomial)이란 LFSR의 구조를 수학적인 방법으로 모델링한 것으로, LFSR 피드백 경로의 위치에 따라 결정된다. 최대 길이 LFSR을 만족하는 특성 다항식을 프리미티브(primitive) 특성 다항식이라고 하며, 3비트 LFSR의 특성 다항식 p(x)=x3+x+1로 나타낼 수 있다.
한편, 본 발명의 일 실시예에 따른 디밍 데이터 생성 장치에 있어서 제1 시프트 레지스터(100)는 4비트 LFSR인 것이 바람직하다. 즉, 제1 시프트 레지스터(100)는 4비트 LFSR을 이용하여 1부터 15까지의 수를 의사 랜덤(pseudo-random) 순서로 출력할 수 있게 된다. 4비트 LFSR로 구성된 제1 시프트 레지스터(100)의 동작과 관련해서는 도 3 및 도 4를 참조하면서 이후에 상술하기로 한다.
제2 시프트 레지스터(200)는 제1 시프트 레지스터(100)와 마찬가지로 LFSR로 구성될 수 있다. 하지만, 제2 시프트 레지스터(200)는 6비트 LFSR인 것이 바람직하다. 즉, 제2 시프트 레지스터(200)는 1부터 63까지의 수를 의사 랜덤(pseudo-random) 순서로 출력할 수 있다.
한편, 제2 시프트 레지스터(200)는 상기 의사 랜덤 순서로 출력된 수를 기준 데이터와 비교하여, PWM 선택 신호를 0 또는 1의 이진수로 생성하기 위한 비교기(미도시)를 더 포함할 수 있다.
이후에 상세히 설명하겠지만, 비교기(미도시)는 생성된 이진수가 0인 경우 제1 PWM 신호를 선택하기 위한 PWM 선택 신호를 출력하고, 생성된 이진수가 1인 경우 제2 PWM 신호를 출력하기 위한 PWM 선택 신호를 출력하게 된다. 여기서, 제1 PWM 신호 및 제2 PWM 신호는 제1 시프트 레지스터(100)가 랜덤으로 출력한 신호를 말한다.
멀티플렉서(300)는 제1 시프트 레지스터(100) 및 제2 시프트 레지스터(200)로부터의 출력을 입력으로 하여 디밍 데이터(400)를 생성한다. 멀티 플렉서(300)가 제1 시프트 레지스터(100) 및 제2 시프트 레지스터(200)로부터의 출력을 입력으로 하여 디밍 데이터(400)를 생성하는 과정과 관련해서는 도 2를 참조하면서 설명하기로 한다.
도 2에서는 제1 시프트 레지스터(100)에서 출력된 제1 PWM 신호(110) 및 제2 PWM 신호(120), 그리고, 제2 시프트 레지스터(200)에서 출력된 PWM 선택 신호(210)를 기초로 디밍 데이터(400)를 출력해 내는 과정을 보여주고 있다.
도 2에서는 10비트 PWM에 대한 타이밍도를 나타내었다. 즉, 1024개의 클럭을 16개의 클럭 단위(16cycle)로 세그먼트화하여 총 64개의 세그먼트로 분리하였다. 하나의 세그먼트에서는 서로 다른 듀티 주기를 갖는 2개의 PWM 신호(110, 120)가 만들어진다. 이는 제1 시프트 레지스터(100)에 의하여 출력되며, 그 과정은 상술한 바와 같다. 듀티 주기는 입력된 PWM 값에 비례하며, 같은 듀티 주기를 갖는 신호라 할지라도 LFSR에 의하여 세그먼트 내 펄스 발생 위치는 가변된다.
제1 시프트 레지스터(100)에 의하여 출력된 PWM 신호들(110, 120)은 세그먼트 단위 제어 신호로서 제2 시프트 레지스터(200)에 의하여 생성된 PWM 선택 신호(210)에 의하여 둘 중 하나가 선택된다. 그리고, 선택된 신호는 최종 PWM 값, 즉, 디밍 데이터로 출력되게 된다.
도 2에서 제1 PWM 신호(110)는 듀티 주기가 1/16이며, 제2 PWM 신호(120)는 듀티 주기가 2/16이다. PWM 선택 신호(210)가 0인 경우에는 제1 PWM 신호(110)가 출력되며, PWM 선택 신호(210)가 1인 경우에는 제2 PWM 신호(120)가 출력된다는 전제하에, PWM 선택 신호(120)의 듀티 주기가 1/2이면 디밍 데이터(400), 즉, 최종 PWM 출력은 1024*((1/16)*(1/2)+(2/16)*(1/2))이며, 이는 PWM 값 96에 해당한다. 세그먼트 1개의 크기는 임의 선택 가능하며, 하드웨어 크기와 PWM 발생의 랜덤성을 고려하여 결정할 수 있다.
도 3은 본 발명의 일 실시예에 따른 LED 디스플레이 시스템을 위한 디밍 데이터 생성 장치의 전체 구성을 나타내는 블록도로, 도 2에서 설명한 10비트 LFSR 시스템의 하드웨어 구조를 나타낸다. 본 발명의 일 실시예에 따른 디밍 데이터 생성 장치는 제1 시프트 레지스터(100) 및 제2 시프트 레지스터(200)를 포함한다.
도 3에 도시된 바와 같이, 제1 시프트 레지스터(100)는 4비트 LFSR과 조합회로가 추가된 가중 LFSR(weighted LFSR) 형태이며, 2개의 PWM 신호(110, 120)를 생성한다.
그리고, 제2 시프트 레지스터(200)는 6비트 LFSR과 비교기로 구성된 로직이며, PWM 선택을 위한 PWM 선택 신호(210)를 출력한다.
한편, 멀티플렉서(300)는 제1 시프트 레지스터(100)로부터 출력된 제1 PWM 신호(110) 및 제2 PWM 신호(120), 그리고, 제2 시프트 레지스터(200)로부터 출려된 PWM 선택 신호(210)를 기초로, 최종 디밍 데이터(400)를 생성하는 기능을 갖는다.
도 3에 도시된 디밍 데이터 생성 장치에 있어서의 구체적인 입출력 신호의 종류 및 기능은 도 4에서 테이블로 정리하였다.
도 4에 도시된 바와 같이, 입력 신호는 pwm_clk, pwm_data, lfsr16_seed, lfsr16_load, pwm_rst, lfsr64_seed 및 lfsr64_load 신호가 있고, 출력 신호는 pwm_out 신호가 있다.
pwm_clk 신호는 1비트 신호로서 PWM 동작 클럭을 말한다. 일반적으로 20~30MHz 정도일 수 있다. pwm_data 신호는 10비트 크기를 가지며, PWM 데이타로서 상위 4비트는 제1 시프트 레지스터(100) 내에 포함된 MUX 제어 신호로 사용되며, 하위 6비트는 제2 시프트 레지스터(200)의 기준 값으로 사용될 수 있다. lfsr16_seed 신호는 4비트 크기를 갖고, 제1 시프트 레지스터(100)의 4비트 LFSR seed값이 된다. 그리고, lfsr16_load 신호는 1비트 크기를 갖고, 제1 시프트 레지스터(100)의 seed값 로딩 신호를 의미한다.
한편, pwm_rst 신호는 1비트 크기를 가지며, PWM 신호를 강제로 오프하기 위한 신호로서 PWM 초기화 용도로 사용된다.
lfsr64_seed는 6비트 크기를 가지며, 제2 시프트 레지스터(200)의 6비트 LFSR seed 값으로 이용되며, lfsr64_load는 1비트 크기로 제2 시프트 레지스터(200)의 6비트 seed값 로딩 신호를 의미한다.
마지막으로, 출력 신호인 pwm_out은 최종 PWM 생성 신호를 의미한다.
이하에서는 도 5 내지 도 7을 참조하면서, 제1 시프트 레지스터(100) 및 제2 시프트 레지스터(200)의 구성 및 동작을 구체적으로 설명하기로 한다.
도 5 및 도 6은 제1 시프트 레지스터(100)가 의사 랜덤으로 제1 PWM 신호(110) 및 제2 PWM 신호(120)를 출력하기 위한 회로 구성 및 그 동작을 구체적으로 보여준다.
제1 시프트 레지스터(100)의 내부 구조는 도 5와 같다. 도 5의 제1 시프트 레지스터(100)는 4비트 LFSR로서 프리미티브 다항식 p(x)=x4+x+1로 최대 길이 조건을 만족한다. 따라서, 제1 시프트 레지스터(100)는 1부터 15까지의 수를 의사 랜덤 순서로 출력한다.
F/F 출력 값의 0과 1의 발생 빈도는 조합 회로를 구성하여 조정할 수 있는데, 이러한 LFSR 구조를 weighted LFSR이라고 한다. 먼저 모든 LFSR F/F의 출력 값의 0과 1의 빈도를 정확히 1/2로 맞추기 위해서는 0부터 15까지의 값이 한 번씩 생성되어야 한다. 그러나 LFSR의 한 주기는 0이 제외되므로, 인위적으로 0을 만들어 주어야 한다. 이에 N비트 LFSR의 2N번째 출력되는 값은 첫 번째 값과 동일하므로 이 값을 0으로 변환한다.
예를 들어 4비트 LFSR의 seed 값이 (1 0 0 0)일 경우 LFSR은 (1 0 0 0) → (0 1 0 0) → (0 0 1 0) → … → (0 0 1 1) → (0 0 0 1)의 총 15개의 서로 다른 값을 생성하고 다시 (1 0 0 0)으로 돌아가게 된다. 이때 16번째 출력값인 (1 0 0 0)을 (0 0 0 0)으로 강제로 변환하여 조합회로에 입력시키며 LFSR의 한 주기 길이를 2N으로 만들어준다.
도 5에서 4비트 카운터는 시작값 혹은 마지막 16번째 값을 0으로 초기화하는 역할을 수행한다. 상술한 방식은 중복 출력되는 값을 강제로 초기화하기 때문에 출력 패턴의 랜덤성이 일부 저하되는 문제가 발생하지만 F/F 간에 시프트 되는 값 자체는 그대로 유지되기 때문에 LFSR의 특성은 변화시키지 않으면서 조합회로에 입력되는 모든 신호 값의 0과 1 비율을 1/2로 만들어준다. 또한 매 주기마다 자연스럽게 seed를 변경시켜주는 효과도 얻을 수 있다. 예를 들면 4비트 LFSR의 첫 번째 seed가 (1 0 0 0)이면, 두 번째는 (0 1 0 0), 그리고 세번째는 (0 0 1 0)이 되며, 이러한 seed 값 변화에 의하여 PWM 발생 신호의 주기 간 반복성 문제도 해결할 수 있다.
도 5에서 가장 오른쪽 LFSR F/F 출력과 카운터 신호와의 AND 값의 1값 발생 빈도는 1/2(8/16)이며, 1이 1/2 확률인 두 입력 신호의 AND 결과가 1일 확률은 1/4(4/16)이 된다. 같은 방법으로 1이 각각 1/4과 1/2인 신호가 AND된 결과 역시 1일 확률은 1/8(2/16)로 줄어들게 된다. 또한 입력 중 1이 1/2인 신호 2개의 OR 결과가 1일 확률은 3/4이 되며, 이 신호와 1이 1/2인 신호가 AND되면 3/8(6/16)이 된다. 이와 같은 방식으로 도 5의 조합회로를 거쳐 출력되는 1값의 발생 빈도는 0/16, 1/16, 2/16, 3/16, 4/16, 5/16, 6/16, 7/16, 8/16의 총 9개이다.
결정된 1값 발생 확률은 XOR 게이트를 이용해서 나머지 9/16에서 16/16까지의 확률로 변환할 수 있다. 예를 들어 3/16의 비율로 발생하는 1과 inv값 1이 XOR되면, 출력 값이 1이 될 확률은 (1-3/16)인 13/16이 된다. 제1 시프트 레지스터(100)는 서로 다른 1값 발생 확률을 갖는 PWM 신호 2개를 동시에 생성하며, 두 신호 중 하나가 최종 PWM 값으로 출력된다.
10비트 PWM 값의 상위 4비트는 PWM 신호 중 1의 발생 확률을 결정하는 MUX 제어 신호 sel로 사용된다. 이해를 돕기 위하여, 도 6에서는 MUX 입출력 관계를 테이블의 형태로 정리하였다.
여기서, 도 5의 제1 시프트 레지스터(100)는 로직 최적화 과정을 거치면서 수 개의 게이트로 줄어들 수 있음은 자명하다. 또한, 제1 시프트 레지스터(100)의 출력 값의 랜덤성을 보다 향상시키기 위해서 제안된 구조에서는 추가적으로 임의 seed 입력 기능을 삽입하였고, 도 5에서는 seed를 병렬적으로 로딩하는 구조로 도시하여 설명하였으나, PWM 발생 시 유휴 구간이 존재하는 경우라면 직렬 로딩 형태로 설계하여 하드웨어 오버헤드를 줄일 수 있음은 물론이다.
도 7은 본 발명의 일 실시예에 따른 LED 디스플레이 시스템을 위한 디밍 데이터 생성 장치의 일 구성인 제2 시프트 레지스터(200)의 구성을 나타내는 회로도이다. 도 7에 도시된 바와 같이 제2 시프트 레지스터(200)는 6비트 LFSR을 구성으로 하고 있고, 기본 동작 원리는 제1 시프트 레지스터(100)와 유사하다. 6비트 LFSR에서는 1에서 63까지의 값이 의사 랜덤하게 생성되며, 이 값은 카운터를 통하여 0부터 63으로 변환된다.
수정된 랜덤 패턴 cmp_data는 10비트 PWM 값 하위 6비트가 ref_data와 비교되어, 그 결과에 따라 PWM 선택 신호(210)인 pwm_sel 신호가 생성된다. cmp_data와 ref_data의 비교를 통한 pwm_sel 신호의 생성 방법은 다음과 같다.
if(ref_data > ~cmp_data) pwm_sel=1;
else pwm_sel=0;
즉, ref_data가 cmp_data보다 큰 경우에는 pwm_sel를 1로 하여 제2 PWM 신호(120)를 선택하고, ref_data가 cmp_data보다 작은 경우에는 pwm_sel를 0으로 하여 제1 PWM 신호(110)를 선택하게 된다.
pwm_sel 신호는 세그먼트 단위로 계산되므로 제2 시프트 레지스터(200)의 동작 클럭은 제1 시프트 레지스터(100)의 4비트 LFSR의 pwm_clk를 16분주하여 사용할 수 있다.
상술한 설명에 의한 LED 디스플레이 시스템을 위한 디밍 데이터 생성 장치에 따르면, LED 모듈의 영상 평가 결과 화면의 잔상이나 얼룩이 발생하지 않을 뿐만 아니라, 우수한 화면 밝기를 보장할 수 있다.또한, 이를 통하여 대형 LED 전광판에 있어서, 도트 수정을 포함한 안정적인 밝기 제어와 고화질 영상 표현이 가능하게 된다.
상기한 바에서, 다양한 실시예에서 설명한 각 구성요소 및/또는 기능은 서로 복합적으로 결합하여 구현될 수 있으며, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100........................................제1 시프트 레지스터
200........................................제2 시프트 레지스터
250........................................비교기
300........................................멀티플렉서
400........................................디밍 데이터

Claims (7)

  1. 삭제
  2. 제1 PWM 신호 및 제2 PWM 신호를 출력하는 제1 시프트 레지스터;
    상기 제1 PWM 신호를 선택할 것인지, 상기 제2 PWM 신호를 출력할 것인지 여부를 결정하기 위한 PWM 선택 신호를 출력하는 제2 시프트 레지스터; 및
    상기 제1 시프트 레지스터의 출력 신호 및 상기 제2 시프트 레지스터의 출력 신호를 기초로 디밍 데이터를 생성하는 멀티 플렉서;를 포함하는 LED 디스플레이 시스템을 위한 디밍 데이터 생성 장치에 있어서,
    상기 제1 시프트 레지스터 및 상기 제2 시프트 레지스터는 선형 되먹임 시프트 레지스터(Linear feedback shift register, LFSR)인 것을 특징으로 하는 LED 디스플레이 시스템을 위한 디밍 데이터 생성 장치.
  3. 제1 PWM 신호 및 제2 PWM 신호를 출력하는 제1 시프트 레지스터;
    상기 제1 PWM 신호를 선택할 것인지, 상기 제2 PWM 신호를 출력할 것인지 여부를 결정하기 위한 PWM 선택 신호를 출력하는 제2 시프트 레지스터; 및
    상기 제1 시프트 레지스터의 출력 신호 및 상기 제2 시프트 레지스터의 출력 신호를 기초로 디밍 데이터를 생성하는 멀티 플렉서;를 포함하는 LED 디스플레이 시스템을 위한 디밍 데이터 생성 장치에 있어서,
    상기 디밍 데이터의 PWM 펄스 발생 위치는 가변적인 것을 특징으로 하는 디밍 데이터 생성 장치.
  4. 삭제
  5. 제1 PWM 신호 및 제2 PWM 신호를 출력하는 제1 시프트 레지스터;
    상기 제1 PWM 신호를 선택할 것인지, 상기 제2 PWM 신호를 출력할 것인지 여부를 결정하기 위한 PWM 선택 신호를 출력하는 제2 시프트 레지스터; 및
    상기 제1 시프트 레지스터의 출력 신호 및 상기 제2 시프트 레지스터의 출력 신호를 기초로 디밍 데이터를 생성하는 멀티 플렉서;를 포함하는 LED 디스플레이 시스템을 위한 디밍 데이터 생성 장치에 있어서,
    상기 제2 시프트 레지스터는,
    소정 범위의 수를 의사 랜덤(pseudo-random) 순서로 출력하는 것을 특징으로 하는 LED 디스플레이 시스템을 위한 디밍 데이터 생성 장치.
  6. 제 5항에 있어서,
    상기 제2 시프트 레지스터는,
    상기 의사 랜덤 순서로 출력된 수를 기준 데이터와 비교하여, 상기 PWM 선택 신호를 0 또는 1의 이진수로 생성하기 위한 비교기;를 더 포함하는 것을 특징으로 하는 LED 디스플레이 시스템을 위한 디밍 데이터 생성 장치.
  7. 제 6항에 있어서,
    상기 비교기는,
    상기 생성한 이진수가 0인 경우 상기 제1 PWM 신호를 선택하기 위한 PWM 선택 신호를 출력하고, 상기 생성한 이진수가 1인 경우 상기 제2 PWM 신호를 출력하기 위한 PWM 선택 신호를 출력하는 것을 특징으로 하는 LED 디스플레이 시스템을 위한 디밍 데이터 생성 장치.
KR1020110025041A 2011-03-21 2011-03-21 Ｌｅｄ 디스플레이 시스템을 위한 디밍 데이터 생성 장치 KR101231419B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110025041A KR101231419B1 (ko) 2011-03-21 2011-03-21 Ｌｅｄ 디스플레이 시스템을 위한 디밍 데이터 생성 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110025041A KR101231419B1 (ko) 2011-03-21 2011-03-21 Ｌｅｄ 디스플레이 시스템을 위한 디밍 데이터 생성 장치

Publications (2)

Publication Number Publication Date
KR20120107380A KR20120107380A (ko) 2012-10-02
KR101231419B1 true KR101231419B1 (ko) 2013-02-07

Family

ID=47279386

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110025041A KR101231419B1 (ko) 2011-03-21 2011-03-21 Ｌｅｄ 디스플레이 시스템을 위한 디밍 데이터 생성 장치

Country Status (1)

Country Link
KR (1) KR101231419B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105873309B (zh) * 2015-01-21 2020-02-07 海洋王照明科技股份有限公司 一种led灯具的多级调光方法及装置
KR101995133B1 (ko) * 2017-11-08 2019-07-01 동서대학교 산학협력단 양방향성 상호 클럭조절방식을 이용한 랜덤 이진수열 발생방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100120392A (ko) * 2009-05-06 2010-11-16 주식회사 피플웍스 엘시디 백라이트 인버터의 디밍 선택 회로

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100120392A (ko) * 2009-05-06 2010-11-16 주식회사 피플웍스 엘시디 백라이트 인버터의 디밍 선택 회로

Also Published As

Publication number Publication date
KR20120107380A (ko) 2012-10-02

Similar Documents

Publication Publication Date Title
US9089027B2 (en) LED display systems
US8963810B2 (en) LED display systems
JP4494298B2 (ja) 駆動回路
KR20010098788A (ko) 변조 회로 및 이것을 사용한 화상 표시 장치와 변조 방법
TWI564867B (zh) 發光二極體驅動電路及方法
KR20190086522A (ko) 강도-스케일된 디더링 펄스 폭 변조
KR20150082376A (ko) 액티브 매트릭스 디스플레이의 디지털 구동 방법
Ahn Implementation of an LED tile controller for high-quality image display
US11699387B2 (en) Display device
TWI622976B (zh) 灰階產生電路與使用其之驅動電路
CN106548739B (zh) 显示驱动装置、显示设备和显示驱动方法
TWI430710B (zh) 發光二極體之驅動電路及其方法
CN116312402B (zh) 一种mini LED背光驱动方法
KR101231419B1 (ko) Ｌｅｄ 디스플레이 시스템을 위한 디밍 데이터 생성 장치
US10026356B2 (en) Organic light emitting display and driving method thereof
KR101237950B1 (ko) 플리커 현상을 저감시키기 위해 리프레쉬 레이트가 개선된 영상 데이터 표시방법 및 그에 따른 다이나믹 방식 발광다이오드 전광판 모듈 제어장치
KR101307023B1 (ko) 대형 ｌｅｄ 전광판용 디밍데이터 생성장치
US11908384B2 (en) Method of generating a PWM signal and circuit for generating a PWM signal
JP2004106206A (ja) 画像形成装置
Ahn et al. Probability-Based PWM Generator for Large-Size LED Display System
JP5109407B2 (ja) 表示装置
JP6311506B2 (ja) 露光装置
TWI609602B (zh) Multi-channel light emitting diode drive control device and system
TWI780882B (zh) 發光二極體顯示裝置及其驅動方法
JPH024547A (ja) 発光素子駆動装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160127

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180202

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190207

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20200204

Year of fee payment: 8