KR101222341B1 - 송신 장치, 수신 장치, 송수신 시스템 및 화상 표시 시스템 - Google Patents

송신 장치, 수신 장치, 송수신 시스템 및 화상 표시 시스템 Download PDF

Info

Publication number
KR101222341B1
KR101222341B1 KR1020117014563A KR20117014563A KR101222341B1 KR 101222341 B1 KR101222341 B1 KR 101222341B1 KR 1020117014563 A KR1020117014563 A KR 1020117014563A KR 20117014563 A KR20117014563 A KR 20117014563A KR 101222341 B1 KR101222341 B1 KR 101222341B1
Authority
KR
South Korea
Prior art keywords
data
unit
transmitter
receiving
calibration
Prior art date
Application number
KR1020117014563A
Other languages
English (en)
Other versions
KR20110102891A (ko
Inventor
세이이치 오자와
히로노부 아키타
Original Assignee
쟈인 에레쿠토로닉스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쟈인 에레쿠토로닉스 가부시키가이샤 filed Critical 쟈인 에레쿠토로닉스 가부시키가이샤
Publication of KR20110102891A publication Critical patent/KR20110102891A/ko
Application granted granted Critical
Publication of KR101222341B1 publication Critical patent/KR101222341B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/10—Arrangements for initial synchronisation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G3/2096—Details of the interface to the display terminal specific for a flat panel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0008—Synchronisation information channels, e.g. clock distribution lines
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0091—Transmitter details
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/20—Servers specifically adapted for the distribution of content, e.g. VOD servers; Operations thereof
    • H04N21/23—Processing of content or additional data; Elementary server operations; Server middleware
    • H04N21/242—Synchronization processes, e.g. processing of PCR [Program Clock References]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/08—Details of image data interface between the display device controller and the data line driver circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/14—Use of low voltage differential signaling [LVDS] for display data communication
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0337—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Multimedia (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

수신 장치(20n)의 데이터 수신부(21)는, 수신 장치(20n)에 있어서의 데이터 수신 상태 또는 클록 신호 수신 상태를 검출하기 위한 교정 데이터를 송신 장치(10)의 데이터 송신부(11)로부터 수신한다. 복호화부(24)는, 표본화부(23)가 교정 데이터를 표본화하여 얻은 교정 표본 데이터를 송신부(26)로부터 송신 장치(10)로 송출시킨다. 송신 장치(10)의 제어부(15)는, 수신 장치(20n)로부터 수신한 교정 표본 데이터에 기초하여, 수신 장치(20n)에 있어서의 데이터 수신 상태 또는 클록 신호 수신 상태를 검출하고, 이 검출 결과에 기초하여 데이터 송신부(11) 및 클록 송신부(12)를 제어한다.

Description

송신 장치, 수신 장치, 송수신 시스템 및 화상 표시 시스템{TRANSMISSION APPARATUS, RECEPTION APPARATUS, TRANSMISSION-RECEPTION SYSTEM, AND IMAGE DISPLAY SYSTEM}
본 발명은, 송신 장치, 수신 장치, 송수신 시스템 및 화상 표시 시스템에 관한 것이다.
액정 표시 시스템 등의 화상 표시 시스템은, 송신 장치, 수신 장치 및 화상 표시부를 구비하고, 외부로부터 화상 신호를 입력한 송신 장치로부터 화상 데이터 및 클록 신호를 수신 장치로 송신하고, 수신 장치에 있어서 클록 신호에 의해 화상 데이터를 표본화(sampling)하고, 이 표본화에 의해 얻어진 화상 데이터를 신호선으로 송출하고, 이 신호선으로 송출된 화상 데이터에 기초하여 화상 표시부에 있어서 화상을 표시한다. 이러한 액정 표시 시스템 등의 화상 표시 시스템에서는, 일반적으로 전술의 송신 장치 또는 이것을 포함하는 장치는 「타이밍 콘트롤러(timing controller)」라고 불리고, 전술의 수신 장치 또는 이것을 포함하는 장치는 「드라이버(driver)」라고 불린다.
이러한 화상 표시 시스템에 있어서, 수신 장치에 있어서 클록 신호에 의해 화상 데이터를 정확하게 표본화하는 것은 중요하다. 그러나, 수신 장치에 도달하는 데이터와 클록(clock) 신호 사이의 위상차(스큐(skew))가 큰 경우나, 수신 장치에 도달하는 데이터의 파형 열화가 큰 경우 등에는 데이터를 정확하게 표본화할 수가 없는 경우가 있다.
특허 문헌 1에는, 상기 스큐(skew)의 문제를 해소하는 것을 의도한 발명이 개시되어 있다. 이 문헌에 개시된 발명은, 송신 장치에 있어서, 상기 스큐의 정보를 미리 기억해 두고, 데이터 및 클록 신호를 송신할 때에 양자 사이에 소정의 위상차를 상기 스큐 정보에 기초하여 주고, 수신 장치에 있어서의 데이터와 클록 신호 사이의 스큐를 작게 하려고 하는 것이다.
일본국 특허공개 2005－338727호 공보
그러나, 특허 문헌 1에 개시된 발명에서는, 화상 표시 시스템마다 수신 장치에 있어서의 스큐를 송신 장치에 있어서 미리 기억해 둘 필요가 있기 때문에 스큐의 측정이나 기억을 행하는데 수고나 시간을 필요로 한다. 또, 스큐가 온도 등의 환경 변화에 의해 바뀌는 일도 있기 때문에 전술과 같이 수고나 시간을 필요로 하여 기억한 스큐에서는 데이터를 정확하게 표본화할 수가 없게 되는 경우가 있다. 또, 특허 문헌 1에 개시된 발명에서는, 스큐의 문제를 해소하는 것을 의도하지만, 수신 장치에 있어서의 데이터의 파형 열화의 문제를 해소할 수 없다. 이와 같이, 특허 문헌 1에 개시된 발명에서는, 수신 장치에 있어서 클록 신호에 의해 화상 데이터를 정확하게 표본화하는 것은 용이하지 않다.
본 발명은, 상기 문제점을 해소하기 위해 이루어진 것이고, 수신 장치에 있어서 클록 신호에 의해 데이터를 정확하게 표본화하는 것이 용이한 송신 장치 및 수신 장치를 제공하는 것을 목적으로 한다. 또, 이러한 송신 장치 및 수신 장치를 구비하는 송수신 시스템, 및 이러한 송신 장치, 수신 장치 및 화상 표시부를 구비하는 화상 표시 시스템을 제공하는 것도 목적으로 한다.
본 발명과 관련되는 송신 장치는, 데이터 및 클록 신호를 수신 장치로 송신하는 송신 장치로서, (1) 데이터를 수신 장치로 송신하는 데이터 송신부와, (2) 클록 신호를 수신 장치로 송신하는 클록 송신부와, (3) 수신 장치로부터 데이터를 수신하는 수신부와, (4) 데이터 송신부에 의한 데이터 송신 및 클록 송신부에 의한 클록 신호 송신을 제어하는 제어부를 구비하는 것을 특징으로 한다. 또한, 본 발명과 관련되는 송신 장치에서는, 제어부는, (a) 통상 데이터, 수신 장치에 있어서의 데이터 수신 상태 또는 클록 신호 수신 상태를 검출하기 위한 교정 데이터, 이 교정 데이터의 송신의 개시를 수신 장치에 지시하는 교정 개시 지시 데이터, 및 수신 장치가 교정 데이터를 표본화하여 얻은 교정 표본(sample) 데이터를 송출하는 것을 수신 장치에 지시하는 송신 지시 데이터 각각을 소정의 타이밍으로 데이터 송신부로부터 수신 장치로 송신시키고, (b) 수신 장치로부터 송출된 교정 표본 데이터를 수신부가 수신하면, 이 수신한 교정 표본 데이터에 기초하여, 데이터 송신부에 의해 송신되는 데이터와 클록 송신부에 의해 송신되는 클록 신호 사이의 위상의 조정, 데이터 송신부에 의해 송신되는 데이터의 진폭의 조정, 데이터 송신부에 의해 송신되는 데이터의 듀티(duty)의 조정, 및 클록 송신부에 의해 송신되는 클록 신호의 듀티의 조정 중에서 어느 하나 이상의 제어를 행하는 것을 특징으로 한다.
본 발명과 관련되는 수신 장치는, 데이터 및 클록 신호를 송신 장치로부터 수신하는 수신 장치로서, (1) 데이터를 송신 장치로부터 수신하는 데이터 수신부와, (2) 클록 신호를 송신 장치로부터 수신하는 클록 수신부와, (3) 클록 수신부에 의해 수신된 클록 신호에 의해, 데이터 수신부에 의해 수신된 데이터를 표본화하고, 이 표본화에 의해 얻어진 데이터를 출력하는 표본화부와, (4) 표본화부로부터 출력된 데이터를 복호하는 복호화부와, (5) 표본화부로부터 출력된 데이터 중에서 일부의 데이터를 기억하는 기억부와, (6) 기억부에 의해 기억된 데이터를 송신하는 송신부를 구비하는 것을 특징으로 한다. 또한, 본 발명과 관련되는 수신 장치는, (a) 데이터 수신부가, 통상 데이터, 데이터 수신부에 있어서의 데이터 수신 상태 또는 클록 수신부에 있어서의 클록 신호 수신 상태를 검출하기 위한 교정 데이터, 이 교정 데이터의 수신의 개시를 지시하는 교정 개시 지시 데이터, 및 표본화부가 교정 데이터를 표본화하여 얻은 교정 표본 데이터를 송신부가 송출하는 것을 송신부에 지시하는 송신 지시 데이터 각각을 소정의 타이밍으로 송신 장치로부터 수신하고, (b) 복호화부가, 표본화부로부터 출력된 데이터가 교정 개시 지시 데이터일 때, 그 후에 표본화부가 교정 데이터를 표본화하여 얻은 교정 표본 데이터를 기억부에 기억시키고, 또한 그 후에 표본화부로부터 출력된 데이터가 송신 지시 데이터일 때, 기억부에 의해 기억된 교정 표본 데이터를 송신부로부터 송출시키는 것을 특징으로 한다.
본 발명과 관련되는 송수신 시스템은, (1) 상기의 본 발명과 관련되는 송신 장치와 상기의 본 발명과 관련되는 수신 장치를 구비하고, (2) 수신 장치의 데이터 수신부가, 송신 장치의 데이터 송신부에 의해 송신되는 데이터를 수신하고, (3) 수신 장치의 클록 수신부가, 송신 장치의 클록 송신부에 의해 송신되는 클록 신호를 수신하고, (4) 송신 장치의 수신부가, 수신 장치의 송신부에 의해 송신되는 교정 표본 데이터를 수신하는 것을 특징으로 한다.
본 발명과 관련되는 송신 장치 및 수신 장치를 구비하는 송수신 시스템은 이하와 같이 동작한다. 송신 장치의 데이터 송신부로부터 송신된 데이터는, 수신 장치의 데이터 수신부에 의해 수신된다. 송신 장치의 클록 송신부로부터 송신된 클록 신호는, 수신 장치의 클록 수신부에 의해 수신된다. 수신 장치의 표본화부에 있어서, 클록 수신부에 의해 수신된 클록 신호에 의해, 데이터 수신부에 의해 수신된 데이터가 표본화되어, 이 표본화에 의해 얻어진 데이터가 출력된다.
송신 장치에 있어서, 데이터 송신부에 의한 데이터 송신 및 클록 송신부에 의한 클록 신호 송신은, 제어부에 의해 제어된다. 제어부에 의해 제어된 데이터 송신부로부터, 수신 장치에, 통상 데이터, 수신 장치에 있어서의 데이터 수신 상태 또는 클록 신호 수신 상태를 검출하기 위한 교정 데이터, 이 교정 데이터의 송신의 개시를 수신 장치에 지시하는 교정 개시 지시 데이터, 및 수신 장치가 교정 데이터를 표본화하여 얻은 교정 표본 데이터를 송출하는 것을 수신 장치에 지시하는 송신 지시 데이터 각각을 소정의 타이밍으로 송신된다.
수신 장치에 있어서, 송신 장치의 데이터 송신부로부터 송신된 통상 데이터, 교정 데이터, 교정 개시 지시 데이터 및 송신 지시 데이터는, 데이터 수신부에 의해 수신되어 표본화부에 의해 표본화되어, 복호화부에 의해 복호된다. 복호화부에 의해, 표본화부로부터 출력된 데이터가 교정 개시 지시 데이터일 때, 그 후에 표본화부가 교정 데이터를 표본화하여 얻은 교정 표본 데이터가 기억부에 기억되고, 또한 그 후에 표본화부로부터 출력된 데이터가 송신 지시 데이터일 때, 기억부에 의해 기억된 교정 표본 데이터가 송신부로부터 송신 장치에 송출된다.
수신 장치로부터 송출된 교정 표본 데이터를 수신부에 의해 수신한 송신 장치에 있어서, 제어부에 의해, 이 수신한 교정 표본 데이터에 기초하여, 데이터 송신부에 의해 송신되는 데이터와 클록 송신부에 의해 송신되는 클록 신호 사이의 위상의 조정, 데이터 송신부에 의해 송신되는 데이터의 진폭의 조정, 데이터 송신부에 의해 송신되는 데이터의 듀티의 조정, 및 클록 송신부에 의해 송신되는 클록 신호의 듀티의 조정 중에서 어느 하나 이상의 제어를 한다.
본 발명과 관련되는 송신 장치에서는, 제어부는, 통상 데이터, 교정 개시 지시 데이터 및 송신 지시 데이터 각각을 데이터 송신부로부터 송신시킬 때와 비교하여, 교정 데이터를 데이터 송신부로부터 송신시킬 때, 클록 송신부에 의한 클록 신호 송신에 대해서 상대적으로 1비트 미만 상당(매우 적합하게는 0.5비트 상당)의 쉬프트(shift) 위치에 비트간 천이가 존재하는 교정 데이터를 송신시키는 것이 매우 적합하다. 또, 본 발명과 관련되는 수신 장치에서는, 데이터 수신부는, 통상 데이터, 교정 개시 지시 데이터 및 송신 지시 데이터 각각을 송신 장치로부터 수신할 때와 비교하여, 교정 데이터를 송신 장치로부터 수신하는 경우에, 클록 수신부에 의해 수신되는 클록 신호에 대해서 상대적으로 1비트 미만 상당(매우 적합하게는 0.5비트 상당)의 쉬프트 위치에 비트간 천이가 존재하는 교정 데이터를 수신하는 것이 매우 적합하다. 또, 클록 신호의 위상을 기준으로 하여 데이터의 위상을 쉬프트시켜도 좋고, 데이터의 위상을 기준으로 하여 클록 신호의 위상을 쉬프트시켜도 좋다.
본 발명과 관련되는 송신 장치에서는, 제어부는, 클록 송신부로부터 송신시키는 클록 신호의 주파수를 데이터 송신부로부터 송신시키는 데이터의 비트율(bit rate)의 2분의 1로 하는 것이 매우 적합하다. 또, 본 발명과 관련되는 수신 장치에서는, 표본화부는, 클록 수신부에 의해 수신된 클록 신호의 상승 및 하강의 쌍방의 타이밍으로 데이터 수신부에 의해 수신된 데이터를 표본화하는 것이 매우 적합하다.
본 발명과 관련되는 송신 장치에서는, 제어부는, 소정 비트수 이상의 동일 부호가 연속하는 데이터를 교정 개시 지시 데이터로서 데이터 송신부로부터 수신 장치로 송신시키는 것이 매우 적합하다. 또, 본 발명과 관련되는 수신 장치에서는, 복호화부는, 표본화부로부터 출력된 데이터 중에서 소정 비트수 이상의 동일 부호가 연속하는 데이터를 교정 개시 지시 데이터로서 인식하는 것이 매우 적합하다. 또, 통상 데이터에 있어서 연속하는 K비트 이상으로 동일 부호가 계속되는 것이 없으면, 상기의 소정 비트수로서 K 이상의 값이 설정된다.
본 발명과 관련되는 송신 장치는, 복수조의 데이터 송신부 및 클록 송신부를 구비하는 것이 매우 적합하다. 이 때, 본 발명과 관련되는 송수신 시스템은, (1) 상기의 본 발명과 관련되는 송신 장치와 상기의 본 발명과 관련되는 수신 장치를 구비하고, (2) 송신 장치에 포함되는 복수조의 데이터 송신부 및 클록 송신부와 복수의 수신 장치가 1대 1로 대응하고 있고, (3) 복수의 수신 장치 각각의 데이터 수신부가, 송신 장치에 포함되는 대응하는 데이터 송신부에 의해 송신되는 데이터를 수신하고, (4) 복수의 수신 장치 각각의 클록 수신부가, 송신 장치에 포함되는 대응하는 클록 송신부에 의해 송신되는 클록 신호를 수신하고, (5) 송신 장치의 수신부가, 복수의 수신 장치 각각의 송신부에 의해 송신되는 교정 표본 데이터를 수신하는 것이 매우 적합하다.
본 발명과 관련되는 송신 장치는, 복수의 데이터 송신부와 1개의 클록 송신부를 구비하는 것이 매우 적합하다. 이 때, 본 발명과 관련되는 송수신 시스템은, (1) 상기의 본 발명과 관련되는 송신 장치와 상기의 본 발명과 관련되는 수신 장치를 구비하고, (2) 송신 장치에 포함되는 복수의 데이터 송신부와 복수의 수신 장치가 1대 1로 대응하고 있고, (3) 복수의 수신 장치 각각의 데이터 수신부가, 송신 장치에 포함되는 대응하는 데이터 송신부에 의해 송신되는 데이터를 수신하고, (4) 복수의 수신 장치 각각의 클록 수신부가, 송신 장치의 클록 송신부에 의해 송신되는 클록 신호를 수신하고, (5) 송신 장치의 수신부가, 복수의 수신 장치 각각의 송신부에 의해 송신되는 교정 표본 데이터를 수신하는 것이 매우 적합하다.
본 발명과 관련되는 송수신 시스템은, 송신 장치의 수신부가, 복수의 수신 장치 각각의 송신부에 의해 송신되는 교정 표본 데이터를 공통의 신호선을 통해 수신하는 것이 매우 적합하다.
본 발명과 관련되는 화상 표시 시스템은, 상기의 본 발명과 관련되는 송수신 시스템과, 송수신 시스템에 포함되는 복수의 수신 장치 각각에 의해 수신된 데이터에 기초하여 화상을 표시하는 화상 표시부를 구비하는 것을 특징으로 한다.
본 발명에 의하면, 수신 장치에 있어서 클록 신호에 의해 데이터를 정확하게 표본화하는 것이 용이하게 된다.
도 1은 화상 표시 시스템(1)의 개략 구성을 나타내는 도이다.
도 2는 송신 장치(10) 및 N개의 수신 장치(201~20N)를 구비하는 송수신 시스템의 개략 구성을 나타내는 도이다.
도 3은 송신 장치(10) 및 수신 장치(20n)의 구성을 나타내는 도이다.
도 4는 송신 장치(10)와 수신 장치(20n) 사이의 데이터 송수신의 타이밍의 개략을 나타내는 도이다.
도 5는 송신 장치(10)로부터 송출되어 수신 장치(20n)에 의해 수신되는 통상 데이터의 타이밍을 나타내는 도이다.
도 6은 송신 장치(10)로부터 송출되어 수신 장치(20n)에 의해 수신되는 교정 개시 지시 데이터 및 교정 데이터의 타이밍을 나타내는 도이다.
도 7은 송신 장치(10)로부터 송출되어 수신 장치(20n)에 의해 수신되는 송신 지시 데이터 및 통상 데이터의 타이밍을 나타내는 도이다.
도 8은 송신 장치(10)로부터 송출되어 수신 장치(20n)에 의해 수신되는 통상 데이터 및 구성 데이터 각각의 타이밍을 비교하여 나타내는 도이다.
도 9는 수신 장치(20n)가 수신하는 클록 신호와 통상 데이터 사이의 위상 관계를 나타내는 도이다.
도 10은 송신 장치(10)의 제어부(15)가 사용하는 데이터를 설명하는 도이다.
도 11은 송신 장치(10)의 제어부(15)의 동작을 설명하는 도표이다.
도 12는 송신 장치(10)의 제어부(15)의 동작을 설명하는 흐름도이다.
도 13은 송신 장치(10)의 제어부(15)가 사용하는 데이터를 설명하는 도이다.
도 14는 송신 장치(10)의 제어부(15)의 동작을 설명하는 도표이다.
도 15는 송신 장치(10)의 제어부(15)의 동작을 설명하는 흐름도이다.
도 16은 송신 장치(10)의 제어부(15)가 사용하는 데이터를 설명하는 도이다.
도 17은 송신 장치(10)의 제어부(15)의 동작을 설명하는 도표이다.
도 18은 송신 장치(10)의 제어부(15)의 동작을 설명하는 흐름도이다.
도 19는 송신 장치(10)의 제어부(15)가 사용하는 데이터를 설명하는 도이다.
도 20은 송신 장치(10)의 제어부(15)의 동작을 설명하는 도표이다.
도 21은 송신 장치(10)의 제어부(15)의 동작을 설명하는 흐름도이다.
도 22는 송신 장치(10)에 있어서의 제어부(15)에 의한 제1 조정예를 설명하는 흐름도이다.
도 23은 송신 장치(10)에 있어서의 제어부(15)에 의한 제2 조정예를 설명하는 흐름도이다.
도 24는 송신 장치(10)에 있어서의 데이터 송신부(11)의 위상 쉬프트(shift)부(113)의 구성을 나타내는 도이다.
도 25는 송신 장치(10)에 있어서의 데이터 송신부(11)의 위상 쉬프트부(113)의 동작을 설명하는 도이다.
도 26은 송신 장치(10)에 있어서의 데이터 송신부(11)의 버퍼(buffer)(111)에 의한 진폭 조정을 설명하는 파형도이다.
도 27은 송신 장치(10)에 있어서의 데이터 송신부(11)의 버퍼(111)에 의한 데이터 듀티(duty)를 설명하는 파형도이다.
도 28은 수신 장치(20n)에 있어서의 데이터와 클록 신호 사이의 위상차가 ±0.5비트 이상인 경우의 위상차 검출 및 위상 조정의 제1의 방법을 설명하는 파형도이다.
도 29는 수신 장치(20n)에 있어서의 데이터와 클록 신호 사이의 위상차가 ±0.5비트 이상인 경우의 위상차 검출 및 위상 조정의 제2의 방법을 설명하는 파형도이다.
도 30은 송신 장치(10)로부터 수신 장치(20n)로 송신되는 클록 신호 및 교정 데이터의 다른 예를 나타내는 도이다.
도 31은 변형예의 송신 장치(10A)의 개략 구성을 나타내는 도이다.
이하, 첨부 도면을 참조하여 본 발명을 실시하기 위한 형태를 상세하게 설명한다. 또, 도면의 설명에 있어서 동일한 요소에는 동일한 부호를 붙이고 중복된 설명을 생략한다.
도 1은 본 실시 형태와 관련되는 화상 표시 시스템(1)의 개략 구성을 나타내는 도이다. 이 도에 나타나는 화상 표시 시스템(1)은, 송신 장치(10), N개의 수신 장치(201~20N) 및 화상 표시부(30)를 구비한다. 여기서, N은 2 이상의 정수이고, 이하에 등장하는 n은 1 이상 N 이하의 정수이다. 이 도에서는 화상 표시부(30)에 있어서의 화상의 수직 주사를 위한 구동부 및 신호선은 도시가 생략되어 있다.
송신 장치(10)는, 외부로부터 화상 신호를 입력하여, N개의 수신 장치(201~20N) 각각에 화상 데이터 및 클록 신호를 송신한다. 각 수신 장치(20n)는, 송신 장치(10)로부터 송출되어 도달한 화상 데이터 및 클록 신호를 수신하고, 클록 신호에 의해 화상 데이터를 표본화하고, 이 표본화에 의해 얻어진 화상 데이터를 화상 표시부(30)의 신호선(31n)으로 송출한다. 화상 표시부(30)는, 예를 들면 액정 패널이고, 각 수신 장치(20n)에 의해 신호선(31n)에 공급된 화상 데이터에 기초하여 화상을 표시한다. 신호선(31n)은 1 이상의 복수 라인(line)이라도 좋다.
도 2는 본 실시 형태와 관련되는 송신 장치(10) 및 N개의 수신 장치(201~20N)를 구비하는 송수신 시스템의 개략 구성을 나타내는 도이다. 송신 장치(10)는, 수신부(14), 제어부(15), 클록 생성부(16) 및 N개의 송신부(191~19N)를 구비한다. 각 송신부(19n)는, 1조의 데이터 송신부 및 클록 송신부를 포함한다. N개의 송신부(191~19N)는 공통의 구성을 가지고 있다. N개의 수신 장치(201~20N)는 공통의 구성을 가지고 있다. 송신부(19n)와 수신 장치(20n)는 1대 1로 대응하고 있다.
송신 장치(10)의 송신부(19n)는, 데이터 및 클록 신호를 수신 장치(20n)로 송신한다. 수신 장치(20n)는, 송신부(19n)로부터 보내져 온 데이터 및 클록 신호를 수신하고, 이 클록 신호에 의해 데이터를 표본화하고, 이 표본화에 의해 얻어진 데이터를 출력한다. 또, 수신 장치(20n)는, 표본화에 의해 얻어진 데이터 중에서 일부의 데이터를 송신 장치(10)로 송출한다.
송신 장치(10)의 수신부(14)는, 각 수신 장치(20n)로부터 보내져 온 데이터를 수신한다. 제어부(15)는, 각 송신부(19n)에 의한 데이터 및 클록 신호의 송신을 제어한다. 클록 생성부(16)는, 송신 장치(10)의 각 송신부(19n)가 데이터 및 클록 신호를 송출할 때의 기준으로 되는 타이밍을 지시하는 기준 클록 신호를 생성하고, 이 클록 신호를 각 송신부(19n)에 준다.
또, 송신 장치(10)의 송신부(19n)와 수신 장치(20n) 사이의 데이터 및 클록 신호의 각 신호선, 및 송신 장치(10)의 수신부(14)와 수신 장치(20n) 사이의 데이터의 신호선은, 물리적으로 1개의 선이라도 좋고, 소진폭 차동 신호 방식(LVDS : Low-Voltage Differential Signaling)과 같이 차동 데이터를 전송하는 1쌍의 선이라도 좋다.
도 3은 본 실시 형태와 관련되는 송신 장치(10) 및 수신 장치(20n)의 구성을 나타내는 도이다. 이 도는 송신 장치(10)에 포함되는 N개의 송신부(191~19N) 중의 제n의 송신부(19n)의 구성, 및 이 송신부(19n)에 대응하는 수신 장치(20n)의 구성을 상세하게 나타내는 것이다.
송신 장치(10)는, 수신부(14), 제어부(15), 클록 생성부(16) 및 송신부(19n)를 구비한다. 송신 장치(10)의 송신부(19n)는, 데이터 송신부(11), 클록 송신부(12) 및 부호화부(13)를 포함한다. 또, 수신 장치(20n)는, 데이터 수신부(21), 클록 수신부(22), 표본화부(23), 복호화부(24), 기억부(25) 및 송신부(26)를 구비한다.
송신 장치(10)의 부호화부(13)는, 제어부(15)에 의해 제어되어, 수신 장치(20n)로 송신해야할 데이터를 데이터 송신부(11)에 줌과 아울러, 수신 장치(20n)로 송신해야할 클록 신호를 클록 송신부(12)에 준다.
데이터 송신부(11)는, 데이터를 수신 장치(20n)에 송신하는 것으로서, 버퍼(111), 플립 플롭(flip flop)(112) 및 위상 쉬프트부(113)를 포함한다. 위상 쉬프트부(113)는, 클록 생성부(16)로부터 출력되는 기준 클록 신호를 입력하고, 제어부(15)에 의해 지시되는 위상 쉬프트량만큼 기준 클록 신호의 위상을 변화시켜 플립 플롭(112)으로 출력한다. 플립 플롭(112)은, 부호화부(13)로부터 출력되는 데이터를 위상 쉬프트부(113)로부터 출력되는 클록 신호에 의해 지시되는 타이밍으로 랫치(latch)하고, 그 랫치한 데이터를 버퍼(111)로 출력한다. 버퍼(111)는, 플립 플롭(112)으로부터 출력되는 데이터에 대해, 제어부(15)에 의해 지시되는 진폭 및 오프셋(offset)의 조정을 행하여, 그 조정 후의 데이터를 수신 장치(20n)에 송신한다.
클록 송신부(12)는, 클록 신호를 수신 장치(20n)로 송신하는 것으로서, 버퍼(121) 및 플립 플롭(122)을 포함한다. 플립 플롭(122)은, 부호화부(13)로부터 출력되는 클록 신호를 클록 생성부(16)로부터 출력되는 기준 클록 신호에 의해 지시되는 타이밍으로 랫치(latch)하고, 그 랫치한 데이터를 버퍼(121)로 출력한다. 버퍼(121)는, 플립 플롭(112)으로부터 출력되는 데이터에 대해, 제어부(15)에 의해 지시되는 오프셋의 조정을 행하여, 그 조정 후의 데이터를 클록 신호로서 수신 장치(20n)로 송신한다.
수신부(14)는, 수신 장치(20n)의 송신부(26)로부터 보내져 온 데이터를 수신한다. 제어부(15)는, 데이터 송신부(11)에 의한 데이터 송신 및 클록 송신부(12)에 의한 클록 신호 송신을 제어한다. 구체적으로는, 제어부(15)는, 부호화부(13)로부터 데이터 송신부(11)에 주어지는 데이터를 제어한다. 제어부(15)는, 수신부(14)에 의해 수신된 데이터에 기초하여, 데이터 송신부(11)의 위상 쉬프트부(113)에 있어서의 기준 클록 신호의 위상 쉬프트량을 제어함으로써, 데이터 송신부(11)에 의해 송신되는 데이터와 클록 송신부(12)에 의해 송신되는 클록 신호 사이의 위상을 조정한다. 또, 제어부(15)는, 수신부(14)에 의해 수신된 데이터에 기초하여, 데이터 송신부(11)의 버퍼(111)로부터 송신되는 데이터의 진폭 및 듀티를 조정하고, 클록 송신부(12)의 버퍼(121)로부터 송신되는 클록 신호의 듀티를 조정한다.
또, 제어부(14)는, 데이터와 클록 신호 사이의 위상, 데이터의 진폭 및 듀티, 및 클록 신호의 듀티의 모두를 제어하는 것이 바람직하지만, 이들 중에서 어느 하나 이상의 것을 제어하는 것으로 해도 좋다.
또, 제어부(14)에 의해 부호화부(13)가 제어되어 데이터 송신부(11)로부터 출력되는 데이터는, 화상 표시부(30)에 있어서의 화상 표시에 이용되는 통상 데이터, 수신 장치(20n)의 데이터 수신부(21)에 있어서의 데이터 수신 상태 또는 수신 장치(20n)의 클록 수신부(22)에 있어서의 클록 신호 수신 상태를 검출하기 위한 교정 데이터, 이 교정 데이터의 송수신의 개시를 지시하는 교정 개시 지시 데이터, 및 수신 장치(20n)의 표본화부(23)가 교정 데이터를 표본화하여 얻은 교정 표본 데이터를 수신 장치(20n)의 송신부(25)가 송출하는 것을 지시하는 송신 지시 데이터의 4개의 종별로 구분된다.
수신 장치(20n)의 데이터 수신부(21)는, 송신 장치(10)의 데이터 송신부(11)로부터 송출된 데이터를 수신한다. 수신 장치(20n)의 클록 수신부(22)는, 송신 장치(10)의 클록 송신부(12)로부터 송출된 클록 신호를 수신한다. 클록 수신부(22)가 수신하는 데이터는, 상술한 통상 데이터, 교정 데이터, 교정 개시 지시 데이터 및 송신 지시 데이터의 4개의 종별로 구분된다.
표본화부(23)는, 클록 수신부(22)에 의해 수신된 클록 신호에 의해, 데이터 수신부(21)에 의해 수신된 데이터를 표본화하고, 이 표본화에 의해 얻어진 데이터를 복호화부(24) 및 기억부(25)로 출력한다. 표본화부(23)는, 클록 신호의 상승 및 하강의 쌍방의 타이밍으로 데이터를 표본화해도 좋고, 클록 신호의 상승 및 하강 중의 한쪽만의 타이밍으로 데이터를 표본화해도 좋다.
복호화부(24)는, 표본화부(23)로부터 출력된 데이터를 복호하여 당해 데이터의 종별을 식별하고, 그 데이터가 화상 표시부(30)에 있어서의 화상 표시에 이용되는 통상 데이터인 경우에는, 당해 데이터를 신호선(31n)으로 송출한다. 또, 복호화부(24)는, 표본화부(23)로부터 출력된 데이터가 교정 개시 지시 데이터일 때, 그 후에 표본화부(23)가 교정 데이터를 표본화하여 얻은 교정 표본 데이터를 기억부(25)에 기억시키고, 또한 그 후에 표본화부(23)로부터 출력된 데이터가 송신 지시 데이터일 때, 기억부(25)에 의해 기억된 교정 표본 데이터를 송신부(26)로부터 송출시킨다.
기억부(25)는, 표본화부(23)로부터 출력된 데이터가 교정 개시 지시 데이터일 때, 복호화부(24)의 지시에 의해, 그 후에 표본화부(23)가 교정 데이터를 표본화하여 얻은 교정 표본 데이터를 기억한다. 이 때, 기억부(25)는, 표본화부(23)가 교정 데이터를 표본화하여 얻은 모든 데이터를 교정 표본 데이터로서 기억해도 좋지만, 표본화부(23)가 교정 데이터를 표본화하여 얻은 데이터 중에서 일정 비트수 간격의 데이터를 교정 표본 데이터로서 기억해도 좋다.
송신부(26)는, 표본화부(23)로부터 출력된 데이터가 송신 지시 데이터일 때, 복호화부(24)의 지시에 의해, 기억부(25)에 의해 기억된 교정 표본 데이터를 독출(read out)하여, 그 교정 표본 데이터를 송신 장치(10)의 수신부(14)에 송신한다.
다음에, 도 4~도 8을 이용하여 송신 장치(10)로부터 수신 장치(20n)로의 각종의 데이터의 송신, 및 수신 장치(20n)로부터 송신 장치(10)로의 교정 표본 데이터의 송신에 대해서 설명한다. 이하에서는, 송신 장치(10)에 포함되는 N개의 송신부(191~19N) 각각의 클록 송신부(12)가 동일 타이밍으로 클록 신호를 송신하는 것으로 한다. 송신 장치(10)로부터 수신 장치(20n)로 송신되는 통상 데이터는, 8b10b 부호로 부호화된 패킷으로서 송신되는 것으로 한다. 또, 10비트 고정 길이의 8b10b 부호로 부호화된 데이터는, 연속하는 5비트 이하로 동일 부호가 계속되는 경우가 있지만, 연속하는 6비트 이상으로 동일 부호가 계속되는 일은 없다. 또, 수신 장치(20n)의 표본화부(23)는, 클록 신호의 상승 및 하강의 쌍방의 타이밍으로 데이터를 표본화하는 것으로 한다.
도 4는 본 실시 형태에 있어서의 송신 장치(10)와 수신 장치(20n) 사이의 데이터 송수신의 타이밍의 개략을 나타내는 도이다. 이 도에는 위로부터 차례로 송신 장치(10)로부터 수신 장치(20n)로의 클록 신호 및 데이터의 송신, 수신 장치(20n)에 있어서의 기억부(25)에 의한 교정 표본 데이터의 격납 및 송신부(26)에 의한 교정 표본 데이터의 송신, 및 송신 장치(10)의 수신부(14)에 의한 교정 표본 데이터의 수신의 타이밍이 나타나 있다.
송신 장치(10)의 송신부(19n)에 포함되는 데이터 송신부(11)는, 제어부(15)에 의한 제어 하에서 화상 표시부(30)에 있어서의 화상 표시에 이용되는 통상 데이터(도 중에서 「normal」로 표기), 수신 장치(20n)의 데이터 수신부(21)에 있어서의 데이터 수신 상태 또는 수신 장치(20n)의 클록 수신부(22)에 있어서의 클록 신호 수신 상태를 검출하기 위한 교정 데이터(도 중에서 「CalData」로 표기), 이 교정 데이터의 송수신의 개시를 지시하는 교정 개시 지시 데이터(도 중에서 「CalStart」로 표기), 및 수신 장치(20n)의 표본화부(23)가 교정 데이터를 표본화하여 얻은 교정 표본 데이터를 수신 장치(20n)의 송신부(25)가 송출하는 것을 지시하는 송신 지시 데이터(도 중에서 「SLStart」로 표기)의 각 데이터를 소정의 타이밍으로 수신 장치(20n)로 송신한다.
송신 장치(10)는, 수신 장치(20n)에, 통상 데이터(normal)를 송신하는 기간과는 다른 기간(예를 들면, 블랭킹(blanking) 기간)에, 교정 개시 지시 데이터(CalStart), 교정 데이터(CalData) 및 송신 지시 데이터(SLStart)를 차례로 송신한다. 송신 장치(10)는, 이들 데이터를 패킷(packet) 방식으로 수신 장치(20n)로 송신한다.
수신 장치(20n)에서는, 수신된 데이터가 교정 개시 지시 데이터(CalStart)이다고 복호화부(24)에 의해 판단되면, 그 후에 수신된 교정 데이터(CalData)가 표본화부(23)에 의해 소정의 타이밍으로 표본화되어 얻어진 데이터가, 교정 표본 데이터로서 기억부(25)에 의해 기억된다(도 중에서 「CalDataCapture」로 표기). 또한, 그 후에, 수신 장치(20n)에서는, 수신된 데이터가 송신 지시 데이터(SLStart)이다고 복호화부(24)에 의해 판단되면, 기억부(25)에 의해 기억된 교정 표본 데이터가 송신부(26)로부터 송출된다(도 중에서 「Transmit Sub link data」로 표기).
이상과 같은 송수신은 N개의 수신 장치(201~20N)에 대해서 차례차례 행해진다. 송신 장치(10)의 수신부(26)는, N개의 수신 장치(201~20N) 각각의 송신부(26)로부터 송신된 교정 표본 데이터를 차례차례 수신한다(도 중에서 「Driver#n Sub link data」로 표기).
도 5는 본 실시 형태에 있어서의 송신 장치(10)로부터 송출되어 수신 장치(20n)에 의해 수신되는 통상 데이터의 타이밍을 나타내는 도이다. 수신 장치(20n)에 의해 수신되는 통상 데이터는, 8b10b 부호로 부호화된 패킷으로서 수신된다. 송신 장치(10)에 있어서 송출시의 데이터와 클록 신호 사이의 위상이 제어부(15)에 의해 적절히 조정되고 있을 때는, 수신 장치(20n)에 의해 수신되는 통상 데이터는, 클록 신호가 지시하는 데이터 표본화의 타이밍(클록 신호의 상승시 및 하강시)이 각 비트의 중심에 위치하고 있다.
도 6은 본 실시 형태에 있어서의 송신 장치(10)로부터 송출되어 수신 장치(20n)에 의해 수신되는 교정 개시 지시 데이터 및 교정 데이터의 타이밍을 나타내는 도이다. 전술한 바와 같이, 통상 데이터는, 8b10b 부호로 부호화되고 있어, 연속하는 6비트 이상으로 동일 부호가 계속되는 일은 없다. 그래서, 교정 개시 지시 데이터는, 통상 데이터와 구별하기 위해서 8b10b 부호에서는 결코 나타나지 않는 데이터로 된다. 교정 개시 지시 데이터(CalStart)는, 예를 들면 도시한 바와 같이, L레벨의 연속 10비트, 이것에 계속되는 H레벨의 연속 5비트, 더 계속되는 L레벨의 연속 5비트의 합계 20비트의 데이터로서 구성된다.
송신 장치(10)의 데이터 송신부(11)는, 이러한 교정 개시 지시 데이터(CalStart)를 수신 장치(20n)로 송신한다. 수신 장치(20n)의 복호화부(24)는, 예를 들면 수신 데이터가 연속 7비트 이상의 기간에 걸쳐 L레벨이 계속된 후에 최초로 수신 데이터가 H레벨로부터 L레벨로 변했을 때에, 교정 개시 지시 데이터를 수신했다고 인식한다(도 중에서 「CalStartPoint」로 표기).
송신 장치(10)의 데이터 송신부(11)는, 교정 개시 지시 데이터를 송신한 후에 교정 데이터(CalData)를 수신 장치(20n)로 송신한다. 수신 장치(20n)의 복호화부(24)는, 예를 들면 교정 개시 지시 데이터 수신을 인식했을 때(CalStartPoint)의 20비트 후로부터 5비트마다 표본화부(23)가 표본화한 교정 데이터(CalData)를 교정 표본 데이터로서 기억부(25)에 기억시킨다. 여기서, 5비트마다와 같이 홀수 비트마다 표본화부(23)가 표본화한 교정 데이터(CalData)를 교정 표본 데이터로 함으로써, 이 교정 표본 데이터는, 클록 신호의 상승시 및 하강시 각각에서 교정 데이터가 표본화되어 얻어진 것으로 된다.
도 7은 본 실시 형태에 있어서의 송신 장치(10)로부터 송출되어 수신 장치(20n)에 의해 수신되는 송신 지시 데이터 및 통상 데이터의 타이밍을 나타내는 도이다. 송신 지시 데이터도, 통상 데이터와 구별하기 위해서 8b10b 부호에서는 결코 나타나지 않는 데이터로 된다. 송신 지시 데이터(SLStart)는, 예를 들면 도시한 바와 같이, H레벨의 연속 10비트의 데이터로서 구성된다.
송신 장치(10)의 데이터 송신부(11)는, 교정 데이터를 송신한 후에 송신 지시 데이터를 수신 장치(20n)로 송신하고, 또한 그 후에 통상 데이터를 수신 장치(20n)로 송신한다. 수신 장치(20n)의 복호화부(24)는, H레벨의 연속 10비트의 수신 데이터를 송신 지시 데이터라고 인식하여, 기억부(25)에 의해 기억된 교정 표본 데이터를 송신부(26)로부터 송출시킨다. 또, 수신 장치(20n)의 복호화부(24)는, 송신 지시 데이터를 수신한 후의 수신 데이터를 통상 데이터라고 인식한다.
도 8은 본 실시 형태에 있어서의 송신 장치(10)로부터 송출되어 수신 장치(20n)에 의해 수신되는 통상 데이터 및 구성 데이터 각각의 타이밍을 비교하여 나타내는 도이다. 이 도 8(a)는 통상 데이터의 타이밍을 나타내고, 이 도8(b)는 교정 데이터의 타이밍을 나타낸다.
송신 장치(10)에 있어서 송출시의 데이터와 클록 신호 사이의 위상이 제어부(15)에 의해 적절히 조정되고 있을 때는, 수신 장치(20n)에 의해 수신되는 통상 데이터는, 이 도 8(a)에 나타나듯이, 클록 신호가 지시하는 데이터 표본화의 타이밍(클록 신호의 상승시 및 하강시)이 각 비트의 중심에 위치하고 있다. 이 점에 대해서는 교정 개시 지시 데이터 및 송신 지시 데이터도 통상 데이터와 마찬가지이다.
이것에 대해서, 수신 장치(20n)에 의해 수신되는 교정 데이터는, 이 도 8(b)에 나타나듯이, 클록 신호가 지시하는 데이터 표본화의 타이밍(클록 신호의 상승시 및 하강시)이 비트간의 천이시에 위치하고 있다.
즉, 송신 장치(10)에 있어서, 제어부(15)는, 통상 데이터 및 송신 지시 데이터 각각을 데이터 송신부(11)로부터 송신시킬 때와 비교하여, 교정 데이터를 데이터 송신부(11)로부터 송신시킬 때, 상대적으로 0.5비트 상당의 쉬프트 위치에 비트간 천이가 존재하는 교정 데이터를 송신시킨다. 혹은, 제어부(15)는, 통상 데이터, 교정 개시 지시 데이터 및 송신 지시 데이터 각각을 데이터 송신부(11)로부터 송신시킬 때와 비교하여, 교정 데이터를 데이터 송신부(11)로부터 송신시킬 때, 클록 송신부(12)에 클록 신호를 0.5비트 상당 쉬프트시킨다. 또, 0.5비트 이외의 0.25비트, 0.75비트 등의 쉬프트를 포함함으로써 위상 조정을 보다 고속화하는 것이 가능하다.
다음에, 도 9~도 12를 이용하여 수신 장치(20n)로부터 교정 표본 데이터를 수신한 송신 장치(10)의 제어부(15)에 의한 수신 장치(20n) 수신시의 데이터와 클록 신호 사이의 위상에 대한 판단의 방법에 대해서 설명한다. 도 9는 수신 장치(20n)가 수신하는 클록 신호와 통상 데이터 사이의 위상 관계를 나타내는 도이다. 도 10은 송신 장치(10)의 제어부(15)가 사용하는 데이터를 설명하는 도이다. 도 11은 송신 장치(10)의 제어부(15)의 동작을 설명하는 도표이다. 또, 도 12는 송신 장치(10)의 제어부(15)의 동작을 설명하는 흐름도이다.
도 9에 나타나는 수신 장치(20n)가 수신하는 클록 신호와 통상 데이터 사이의 위상 관계에 대응하여 수신 장치(20n)가 수신하는 클록 신호와 교정 데이터 사이의 위상 관계는 도 10에 나타나게 된다. 도 10에 나타나듯이, 송신 장치(10)의 제어부(15)는, 수신 장치(20n)의 표본화부(23)에 의해 표본화된 교정 데이터 중에서 수신 장치(20n)로부터 보내져 온 교정 표본 데이터 XD와, 교정 표본 데이터 XD의 표본화시의 직전의 비트의 교정 데이터 D1과, 교정 표본 데이터 XD의 표본화시의 직후의 비트의 교정 데이터 D2를 사용한다. 교정 데이터 D1, D2는 송신 장치(10)가 스스로 송신한 데이터이다.
도 11에 나타나듯이, 제어부(15)는, 3개의 데이터 D1, XD, D2에 기초하여, 교정 표본 데이터 XD의 표본화시의 전후의 2개의 비트의 사이에 데이터 천이가 있는지 아닌지(Edge), 수신 장치(20n)의 수신시에 있어서 클록 신호에 대해서 데이터의 위상이 빠른지 아닌지(Early), 수신 장치(20n)의 수신시에 있어서 클록 신호에 대해서 데이터의 위상이 늦은지 아닌지(Late), 및 수신 장치(20n)의 수신시에 있어서 클록 신호의 주파수와 데이터의 비트율(bit rate)이 언로크의 상태인지 아닌지(Unlock)를 검출한다.
즉, 제어부(15)는, 2개의 비트 D1, D2의 사이에 데이터 천이가 있을 때는 변수 Edge를 값 1로 하고, 그렇지 않을 때에는 변수 Edge를 값 0으로 한다. 제어부(15)는, 수신 장치(20n)의 수신시에 있어서 클록 신호에 대해서 데이터의 위상이 빠를 때에는 변수 Early를 값 1로 하고, 그렇지 않을 때에는 변수 Early를 값 0으로 한다. 제어부(15)는, 수신 장치(20n)의 수신시에 있어서 클록 신호에 대해서 데이터의 위상이 늦을 때에는 변수 Late를 값 1로 하고, 그렇지 않을 때에는 변수 Late를 값 0으로 한다. 또, 제어부(15)는, 언로크의 상태일 때는 변수 Unlock을 값 1로 하고, 그렇지 않을 때에는 변수 Unlock을 값 0으로 한다.
그리고, 제어부(15)는, 이들 변수 Edge, Early, Late 및 Unlock의 각 값에 기초하여, 수신 장치(20n)의 데이터 수신부(21)에 의해 수신된 데이터와 수신 장치(20n)의 클록 수신부(22)에 의해 수신된 클록 신호 사이의 위상차의 검출을 행한다. 구체적으로는, 도 12에 나타나듯이, 제어부(15)는, 변수 EdgeCnt, EarlyCnt, LateCnt 및 UnlockCnt, 및 정수 EdgeCntThreshold, EarlyCntThreshold, LateCntThreshold 및 UnlockCntThreshold를 이용하여 이하와 같은 처리를 한다.
제어부(15)에서는, 처음에 스텝 S11에서, 변수 EdgeCnt, EarlyCnt, LateCnt 및 UnlockCnt 각각의 값이 초기화되고, 그 후, 스텝 S12에서, 교정 표본 데이터 XD마다, 변수 Edge의 값이 변수 EdgeCnt에 누적 가산되고, 변수 Early의 값이 변수 EarlyCnt에 누적 가산되고, 변수 Late의 값이 변수 LateCnt에 누적 가산되고, 또 변수 Unlock의 값이 변수 UnlockCnt에 누적 가산된다.
스텝 S13에서, 변수 UnlockCnt의 값이 정수 UnlockCntThreshold 이상인지 아닌지가 판단되고, 만약 그렇다면 클록 신호 주파수와 데이터의 비트율(bit rate)이 언로크의 상태이다고 판단된다(Unlock).
스텝 S13에서 변수 UnlockCnt의 값이 정수 UnlockCntThreshold 미만이다고 판단되었을 경우에는, 스텝 S14에서, 변수 EdgeCnt의 값이 정수 EdgeCntThreshold 이상인지 아닌지가 판단된다. 스텝 S14에서 변수 EdgeCnt의 값이 정수 EdgeCntThreshold 미만이다고 판단되었을 경우에는, 스텝 S12로 되돌아온다.
스텝 S14에서 변수 EdgeCnt의 값이 정수 EdgeCntThreshold 이상이다고 판단되었을 경우에는, 스텝 S15에서, 변수 LateCnt의 값이 정수 LateCntThreshold 이상인지 아닌지가 판단되고, 만약 그렇다면 수신 장치(20n)의 수신시에 있어서 데이터의 위상이 늦다고 판단된다(Late). 또, 스텝 S16에서, 변수 EarlyCnt의 값이 정수 EarlyCntThreshold 이상인지 아닌지가 판단되고, 만약 그렇다면 수신 장치(20n)의 수신시에 있어서 데이터의 위상이 빠르다고 판단된다(Early). 어느 쪽도 아닌 경우에는 수신 장치(20n)의 수신시에 있어서 위상차가 허용 범위내이다고 판단된다(Lock).
다음에, 도 13~도 15를 이용하여 수신 장치(20n)로부터 교정 표본 데이터를 수신한 송신 장치(10)의 제어부(15)에 의한 수신 장치(20n) 수신시의 데이터의 진폭에 대한 판단의 방법에 대해서 설명한다. 도 13은 송신 장치(10)의 제어부(15)가 사용하는 데이터를 설명하는 도이다. 도 14는 송신 장치(10)의 제어부(15)의 동작을 설명하는 도표이다. 또, 도 15는 송신 장치(10)의 제어부(15)의 동작을 설명하는 흐름도이다.
도 13에 나타나듯이, 송신 장치(10)의 제어부(15)는, 수신 장치(20n)의 표본화부(23)에 의해 표본화된 교정 데이터 중에서 수신 장치(20n)로부터 보내져 온 교정 표본 데이터 XD와, 교정 표본 데이터 XD의 표본화시의 직전의 비트의 교정 데이터 D1과, 교정 데이터 D1의 직전의 비트의 교정 데이터 D0와, 교정 표본 데이터 XD의 표본화시의 직후의 비트의 교정 데이터 D2를 사용한다. 교정 데이터 D0, D1, D2는 송신 장치(10)가 스스로 송신한 데이터이다.
도 14에 나타나듯이, 제어부(15)는, 4개의 데이터 D0, D1, XD, D2에 기초하여, 교정 표본 데이터 XD마다, 2개의 비트 D1, D2의 사이에 데이터 천이가 있는지 아닌지(Edge), 수신 장치(20n)의 수신시에 있어서 고주파 성분의 진폭이 작지만 이런 이유로 데이터의 파형 왜곡이 큰지 아닌지(Underequalize), 수신 장치(20n)의 수신시에 있어서 데이터의 고주파 성분의 진폭이 크지만 이런 이유로 데이터의 파형 왜곡이 큰지 아닌지(Overequalize), 및 수신 장치(20n)의 수신시에 있어서 클록 신호의 주파수와 데이터의 비트율(bit rate)이 언로크의 상태인지 아닌지(Unlock)를 검출한다.
즉, 제어부(15)는, 2개의 비트 D1, D2의 사이에 데이터 천이가 있을 때는 변수 Edge를 값 1로 하고, 그렇지 않을 때에는 변수 Edge를 값 0으로 한다. 제어부(15)는, 수신 장치(20n)의 수신시에 있어서 데이터의 고주파 성분의 진폭이 작지만 이런 이유로 데이터의 파형 왜곡이 클 때에는 변수 Underequalize를 값 1로 하고, 그렇지 않을 때에는 변수 Underequalize를 값 0으로 한다. 제어부(15)는, 수신 장치(20n)의 수신시에 있어서 데이터의 고주파 성분의 진폭이 크지만 이런 이유로 데이터의 파형 왜곡이 클 때에는 변수 Overequalize를 값 1로 하고, 그렇지 않을 때에는 변수 Overequalize를 값 0으로 한다. 또, 제어부(15)는, 언로크의 상태일 때는 변수 Unlock을 값 1로 하고, 그렇지 않을 때에는 변수 Unlock을 값 0으로 한다.
그리고, 제어부(15)는, 이들 변수 Edge, Underequalize, Overequalize 및 Unlock의 각 값에 기초하여, 수신 장치(20n)의 데이터 수신부(21)에 의해 수신된 데이터의 파형 왜곡의 검출을 행한다. 구체적으로는, 제어부(15)는, 도 15에 나타나듯이, 변수 EdgeCnt, OverequalizeCnt 및 UnderequalizeCnt, 및 정수 EdgeCntThreshold, OverequalizeCntThreshold 및 UnderCntThreshold를 이용하여 이하와 같은 처리를 한다.
제어부(15)는, 처음에 스텝 S21에서, 변수 EdgeCnt, OverequalizeCnt 및 UnderequalizeCnt 각각의 값이 초기화되고, 그 후, 스텝 S22에서, 교정 표본 데이터 XD마다, 변수 Edge의 값이 변수 EdgeCnt에 누적 가산되고, 변수 Overequalize의 값이 변수 OverequalizeCnt에 누적 가산되고, 또 변수 Underequalize의 값이 변수 UnderequalizeCnt에 누적 가산된다.
스텝 S23에서, 변수 EdgeCnt의 값이 정수 EdgeCntThreshold 이상인지 아닌지가 판단된다. 스텝 S23에서 변수 EdgeCnt의 값이 정수 EdgeCntThreshold 미만이다고 판단되었을 경우에는, 스텝 S22로 되돌아온다.
스텝 S23에서 변수 EdgeCnt의 값이 정수 EdgeCntThreshold 이상이다고 판단되었을 경우에는, 스텝 S24에서, 변수 OverequalizeCnt의 값이 정수 OverequalizeCntThreshold 이상인지 아닌지가 판단되고, 만약 그렇다면 수신 장치(20n)가 수신한 데이터의 고주파 성분의 진폭이 크지만 이런 이유로 데이터의 파형 왜곡이 크다고 판단된다(Overequalize). 또, 스텝 S25에서, 변수 UnderequalizeCnt의 값이 정수 UnderequalizeCntThreshold 이상인지 아닌지가 판단되고, 만약 그렇다면 수신 장치(20n)가 수신한 데이터의 고주파 성분의 진폭이 작지만 이런 이유로 데이터의 파형 왜곡이 크다고 판단된다(Underequalize). 어느 쪽도 아닌 경우에는 수신 장치(20n)가 수신한 데이터의 고주파 성분의 진폭이 허용 범위내이다고 판단된다(Justequalize).
다음에, 도 16~도 18을 이용하여 수신 장치(20n)로부터 교정 표본 데이터를 수신한 송신 장치(10)의 제어부(15)에 의한 수신 장치(20n) 수신시의 데이터의 듀티에 대한 판단의 방법에 대해서 설명한다. 도 16은 송신 장치(10)의 제어부(15)가 사용하는 데이터를 설명하는 도이다. 도 17은 송신 장치(10)의 제어부(15)의 동작을 설명하는 도표이다. 또, 도 18은 송신 장치(10)의 제어부(15)의 동작을 설명하는 흐름도이다.
도 16에 나타나듯이, 송신 장치(10)의 제어부(15)는, 수신 장치(20n)의 표본화부(23)에 의해 표본화된 교정 데이터 중에서 수신 장치(20n)로부터 보내져 온 교정 표본 데이터 XD와, 교정 표본 데이터 XD의 표본화시의 직전의 비트의 교정 데이터 D1과, 교정 표본 데이터 XD의 표본화시의 직후의 비트의 교정 데이터 D2를 사용한다. 교정 데이터 D1, D2는 송신 장치(10)가 스스로 송신한 데이터이다.
도 17에 나타나듯이, 제어부(15)는, 3개의 데이터 D1, XD, D2에 기초하여, 교정 표본 데이터 XD의 표본화시의 전후의 2개의 비트의 사이에 데이터 천이가 있는지 아닌지(Edge), 수신 장치(20n)의 수신시에 있어서 데이터의 듀티가 넓은지 아닌지(DataDutyWide), 및 수신 장치(20n)의 수신시에 있어서 데이터의 듀티가 좁은지 아닌지(DataDutyNarrow)를 검출한다.
즉, 제어부(15)는, 2개의 비트 D1, D2의 사이에 데이터 천이가 있을 때는 변수 Edge를 값 1로 하고, 그렇지 않을 때에는 변수 Edge를 값 0으로 한다. 제어부(15)는, 수신 장치(20n)의 수신시에 있어서 데이터의 듀티가 넓을 때에는 변수 DataDutyWide를 값 1로 하고, 그렇지 않을 때에는 변수 DataDutyWide를 값 0으로 한다. 또, 제어부(15)는, 수신 장치(20n)의 수신시에 있어서 데이터의 듀티가 좁을 때에는 변수 DataDutyNarrow를 값 1로 하고, 그렇지 않을 때에는 변수 DataDutyNarrow를 값 0으로 한다.
그리고, 제어부(15)는, 이들 변수 Edge, DataDutyWide 및 DataDutyNarrow의 각 값에 기초하여, 수신 장치(20n)의 데이터 수신부(21)에 의해 수신된 데이터의 듀티의 넓이의 검출을 행한다. 구체적으로는, 도 18에 나타나듯이, 제어부(15)는, 변수 EdgeCnt, DataDutyWideCnt 및 DataDutyNarrowCnt, 및 정수 EdgeCntThreshold, DataDutyWideCntThreshold 및 DataDutyNarrowCntThreshold을 이용하여 이하와 같은 처리를 한다.
제어부(15)에서는, 처음에 스텝 S31에서, 변수 EdgeCnt, DataDutyWideCnt 및 DataDutyNarrowCnt 각각의 값이 초기화되고, 그 후, 스텝 S32에서, 교정 표본 데이터 XD마다, 변수 Edge의 값이 변수 EdgeCnt에 누적 가산되고, 변수 DataDutyWide의 값이 변수 DataDutyWideCnt에 누적 가산되고, 또 변수 DataDutyNarrow의 값이 변수 DataDutyNarrowCnt에 누적 가산된다.
스텝 S33에서, 변수 EdgeCnt의 값이 정수 EdgeCntThreshold 이상인지 아닌지가 판단된다. 스텝 S33에서 변수 EdgeCnt의 값이 정수 EdgeCntThreshold 미만이다고 판단되었을 경우에는, 스텝 S32로 되돌아온다.
스텝 S33에서 변수 EdgeCnt의 값이 정수 EdgeCntThreshold 이상이다고 판단되었을 경우에는, 스텝 S34에서, 변수 DataDutyWideCnt의 값이 정수 DataDutyWideCntThreshold 이상인지 아닌지가 판단되고, 만약 그렇다면 수신 장치(20n)가 수신한 데이터의 듀티가 넓다고 판단된다(DataDutyWide). 또, 스텝 S35에서, 변수 DataDutyNarrowCnt의 값이 정수 DataDutyNarrowCntThreshold 이상인지 아닌지가 판단되고, 만약 그렇다면 수신 장치(20n)가 수신한 데이터의 듀티가 좁다고 판단된다(DataDutyNarrow). 어느 쪽도 아닌 경우에는 수신 장치(20n)가 수신한 데이터의 듀티가 허용 범위내이다고 판단된다(DataDutyJust).
다음에, 도 19~도 21을 이용하여 수신 장치(20n)로부터 교정 표본 데이터를 수신한 송신 장치(10)의 제어부(15)에 의한 수신 장치(20n) 수신시의 클록 신호의 듀티에 대한 판단의 방법에 대해서 설명한다. 도 19는 송신 장치(10)의 제어부(15)가 사용하는 데이터를 설명하는 도이다. 도 20은 송신 장치(10)의 제어부(15)의 동작을 설명하는 도표이다. 또, 도 21은 송신 장치(10)의 제어부(15)의 동작을 설명하는 흐름도이다.
도 19에 나타나듯이, 송신 장치(10)의 제어부(15)는, 수신 장치(20n)의 표본화부(23)에 의해 표본화된 교정 데이터 중에서 수신 장치(20n)로부터 보내져 온 교정 표본 데이터 XD와, 교정 표본 데이터 XD의 표본화시의 직전의 비트의 교정 데이터 D1과, 교정 표본 데이터 XD의 표본화시의 직후의 비트의 교정 데이터 D2를 사용한다. 교정 데이터 D1, D2는 송신 장치(10)가 스스로 송신한 데이터이다. 또, 교정 표본 데이터 XD는, 표본화부(23)에 의해 클록 신호의 상승시 및 하강시 각각의 쌍방의 타이밍으로 얻어진다.
도 20에 나타나듯이, 제어부(15)는, 3개의 데이터 D1, XD, D2에 기초하여, 교정 표본 데이터 XD의 표본화시의 전후의 2개의 비트의 사이에 데이터 천이가 있는지 아닌지(Edge), 수신 장치(20n)의 수신시에 있어서 클록 신호의 듀티가 넓은지 아닌지(ClockDutyWide), 및 수신 장치(20n)의 수신시에 있어서 클록 신호의 듀티가 좁은지 아닌지(ClockDutyNarrow)를 검출한다. 이 때, 클록 신호의 듀티의 넓이의 판단은, 표본화부(23)에 의해 클록 신호의 상승시 및 하강시의 어느 쪽의 타이밍으로 교정 표본 데이터 XD가 얻어지는지에 따라 다르다.
즉, 제어부(15)는, 2개의 비트 D1, D2의 사이에 데이터 천이가 있을 때는 변수 Edge를 값 1로 하고, 그렇지 않을 때에는 변수 Edge를 값 0으로 한다. 제어부(15)는, 수신 장치(20n)의 수신시에 있어서 클록 신호의 듀티가 넓을 때에는 변수 ClockDutyWide를 값 1로 하고, 그렇지 않을 때에는 변수 ClockDutyWide를 값 0으로 한다. 또, 제어부(15)는, 수신 장치(20n)의 수신시에 있어서 클록 신호의 듀티가 좁을 때에는 변수 ClockDutyNarrow를 값 1로 하고, 그렇지 않을 때에는 변수 ClockDutyNarrow를 값 0으로 한다.
그리고, 제어부(15)는, 이들 변수 Edge, ClockDutyWide 및 ClockDutyNarrow의 각 값에 기초하여, 수신 장치(20n)의 클록 수신부(22)에 의해 수신된 클록 신호의 듀티의 넓이의 검출을 행한다. 구체적으로는, 도 21에 나타나듯이, 제어부(15)는, 변수 EdgeCnt, ClockDutyWideCnt 및 ClockDutyNarrowCnt, 및 정수 EdgeCntThreshold, ClockDutyWideCntThreshold 및 ClockDutyNarrowCntThreshold를 이용하여 이하와 같은 처리를 한다.
제어부(15)에서는, 처음에 스텝 S41에서, 변수 EdgeCnt, ClockDutyWideCnt 및 ClockDutyNarrowCnt 각각의 값이 초기화되고, 그 후, 스텝 S42에서, 교정 표본 데이터 XD마다, 변수 Edge의 값이 변수 EdgeCnt에 누적 가산되고, 변수 ClockDutyWide의 값이 변수 ClockDutyWideCnt에 누적 가산되고, 또 변수 ClockDutyNarrow의 값이 변수 ClockDutyNarrowCnt에 누적 가산된다.
스텝 S43에서, 변수 EdgeCnt의 값이 정수 EdgeCntThreshold 이상인지 아닌지가 판단된다. 스텝 S43에서 변수 EdgeCnt의 값이 정수 EdgeCntThreshold 미만이다고 판단되었을 경우에는, 스텝 S42로 되돌아온다.
스텝 S43에서 변수 EdgeCnt의 값이 정수 EdgeCntThreshold 이상이다고 판단되었을 경우에는, 스텝 S44에서, 변수 ClockDutyWideCnt의 값이 정수 ClockDutyWideCntThreshold 이상인지 아닌지가 판단되고, 만약 그렇다면 수신 장치(20n)가 수신한 클록 신호의 듀티가 넓다고 판단된다(ClockDutyWide). 또, 스텝 S45에서, 변수 ClockDutyNarrowCnt의 값이 정수 ClockDutyNarrowCntThreshold 이상인지 아닌지가 판단되고, 만약 그렇다면 수신 장치(20n)가 수신한 클록 신호의 듀티가 좁다고 판단된다(ClockDutyNarrow). 어느 쪽도 아닌 경우에는 수신 장치(20n)가 수신한 클록 신호의 듀티가 허용 범위내이다고 판단된다(ClockDutyJust).
다음에, 도 22~도 27을 이용하여 송신 장치(10)의 제어부(15)에 의한 위상, 데이터 진폭, 데이터 듀티 및 클록 신호 듀티 각각의 조정에 대해서 설명한다. 제어부(15)는, 도 12, 도 15, 도 18 및 도 21에 나타난 순서로 얻어진 판단 결과(Late, Early, Lock, Unlock, Overequalize, Underequalize, Justequalize, DataDutyWide, DataDutyNarrow, DataDutyJust, ClockDutyWide, ClockDutyNarrow, ClockDutyJust)에 기초하여, 데이터 송신부(11) 및 클록 송신부(12)를 제어함으로써 상기의 각각의 조정을 행한다.
도 22는 본 실시 형태와 관련되는 송신 장치(10)에 있어서의 제어부(15)에 의한 제1 조정예를 설명하는 흐름도이다. 이 도에 나타나는 제1 조정예에서는, 제어부(15)는, 블랭킹(blanking) 기간에, 데이터 송신부(11)로부터 수신 장치(20n)에, 교정 개시 지시 데이터(CalStart) 및 교정 데이터(CalData)를 송신시키고, 그 후에 송신 지시 데이터(SLStart)를 송신시킨다. 그리고, 제어부(15)는, 수신 장치(20n)로부터 송출되어 수신부(14)에 의해 수신된 교정 표본 데이터(Sub link data)를 받아 전술의 판단을 행하고, 그 판단 결과에 기초하여 이하와 같은 순서로 조정을 행한다.
제어부(15)는, 변수 Lock 및 변수 Justequalize의 쌍방이 유의값일 때, 즉, 수신 장치(20n)에 의해 수신된 데이터와 클록 신호의 위상차가 허용 범위내로서 당해 데이터의 고주파 성분의 진폭이 허용 범위내일 때는, 수신 장치(20n)에 대응하는 송신부(19n)에 포함되는 데이터 송신부(11)의 버퍼(111) 및 위상 쉬프트부(113)에 대해서 어떤 조정을 행하는 일 없이, 다음의 수신 장치(20n＋1)에 대해서 처리를 행한다.
제어부(15)는, 변수 Lock 및 변수 Justequalize의 어느 쪽인가가 유의값이 아닐 때에는, 이하와 같은 제어를 행한다.
제어부(15)는, 변수 Late가 유의값일 때(수신 장치(20n)에 의해 수신된 클록 신호에 대해서 데이터의 위상이 늦을 때)에는, 송신부(19n)에 포함되는 데이터 송신부(11)의 위상 쉬프트부(113)에 대해서 조정을 행함으로써, 클록 신호에 대해서 데이터의 위상을 소정량만큼 빠르게 한다.
제어부(15)는, 변수 Early가 유의값일 때(수신 장치(20n)에 의해 수신된 클록 신호에 대해서 데이터의 위상이 빠를 때)에는, 송신부(19n)에 포함되는 데이터 송신부(11)의 위상 쉬프트부(113)에 대해서 조정을 행함으로써, 클록 신호에 대해서 데이터의 위상을 소정량만큼 늦게 한다.
제어부(15)는, 변수 Lock가 유의값일 때(수신 장치(20n)에 의해 수신된 데이터와 클록 신호의 위상차가 허용 범위내일 때)에는, 송신부(19n)에 포함되는 데이터 송신부(11)의 위상 쉬프트부(113)에 대해서 어떤 조정을 행하지 않는다.
제어부(15)는, 변수 Unlock가 유의값일 때(수신 장치(20n)에 의해 수신된 클록 신호의 주파수와 데이터의 비트율(bit rate)이 언로크의 상태일 때)에는, 송신부(19n)에 포함되는 데이터 송신부(11)의 위상 쉬프트부(113)에 대해서 조정을 행함으로써, 클록 신호의 위상을 크게(예를 들면, 0.5비트분만큼) 변화시킨다.
제어부(15)는, 변수 Unlock가 유의값이 아닐 때에는, 변수 Overequalize, Underequalize 및 Justequalize의 각 값에 따라 더 이하와 같은 제어를 행한다.
제어부(15)는, 변수 Overequalize가 유의값일 때(수신 장치(20n)에 의해 수신된 데이터의 고주파 성분의 진폭이 크지만 이런 이유로 당해 데이터의 파형 왜곡이 클 때)에는, 송신부(19n)에 포함되는 데이터 송신부(11)의 버퍼(111)에 대해서 조정을 행함으로써, 데이터의 레벨 천이 후의 비트의 데이터의 진폭을 소정량만큼 크게 한다.
제어부(15)는, 변수 Underequalize가 유의값일 때(수신 장치(20n)에 의해 수신된 데이터의 고주파 성분의 진폭이 작지만 이런 이유로 당해 데이터의 파형 왜곡이 클 때)에는, 송신부(19n)에 포함되는 데이터 송신부(11)의 버퍼(111)에 대해서 조정을 행함으로써, 데이터의 레벨 천이 후의 비트의 데이터의 진폭을 소정량만큼 작게 한다.
제어부(15)는, 변수 Justequalize가 유의값일 때(수신 장치(20n)에 의해 수신된 데이터의 고주파 성분의 진폭이 허용 범위내일 때)에는, 송신부(19n)에 포함되는 데이터 송신부(11)의 버퍼(111)에 대해서 어떤 조정을 행하지 않는다.
제어부(15)는, 변수 DataDutyWide가 유의값일 때(수신 장치(20n)에 의해 수신된 데이터의 듀티가 넓을 때)에는, 송신부(19n)에 포함되는 데이터 송신부(11)의 버퍼(111)에 대해서 조정을 행함으로써(예를 들면, 오프셋을 조정함으로써) 데이터의 듀티를 소정량만큼 좁게 한다.
제어부(15)는, 변수 DataDutyNarrow가 유의값일 때(수신 장치(20n)에 의해 수신된 데이터의 듀티가 좁을 때)에는, 송신부(19n)에 포함되는 데이터 송신부(11)의 버퍼(111)에 대해서 조정을 행함으로써(예를 들면, 오프셋을 조정함으로써) 데이터의 듀티를 소정량만큼 넓게 한다.
제어부(15)는, 변수 DataDutyJust가 유의값일 때(수신 장치(20n)에 의해 수신된 데이터의 듀티가 허용 범위내일 때)에는, 송신부(19n)에 포함되는 데이터 송신부(11)의 버퍼(111)에 대해서 어떤 조정을 행하지 않는다.
제어부(15)는, 변수 ClockDutyWide가 유의값일 때(수신 장치(20n)에 의해 수신된 클록 신호의 듀티가 넓을 때)에는, 송신부(19n)에 포함되는 클록 송신부(12)의 버퍼(121)에 대해서 조정을 행함으로써(예를 들면, 오프셋을 조정함으로써) 클록 신호의 듀티를 소정량만큼 좁게 한다.
제어부(15)는, 변수 ClockDutyNarrow가 유의값일 때(수신 장치(20n)에 의해 수신된 클록 신호의 듀티가 좁을 때)에는, 송신부(19n)에 포함되는 클록 송신부(12)의 버퍼(121)에 대해서 조정을 행함으로써(예를 들면, 오프셋을 조정함으로써) 클록 신호의 듀티를 소정량만큼 넓게 한다.
제어부(15)는, 변수 ClockDutyJust가 유의값일 때(수신 장치(20n)에 의해 수신된 클록 신호의 듀티가 허용 범위내일 때)에는, 송신부(19n)에 포함되는 클록 송신부(12)의 버퍼(121)에 대해서 어떤 조정을 행하지 않는다.
제어부(15)는, 이상의 조정 처리가 종료하면, 다시, 데이터 송신부(11)로부터 수신 장치(20n)에, 교정 개시 지시 데이터(CalStart), 교정 데이터(CalData) 및 송신 지시 데이터(SLStart)를 송신시키고, 수신 장치(20n)로부터 송출되어 수신부(14)에 의해 수신된 교정 표본 데이터(Sub link data)를 받아 전술의 판단을 행하고, 그 판단 결과에 기초하여 마찬가지의 순서로 조정을 행한다. 그리고, 제어부(15)는, 변수 Lock 및 변수 Justequalize의 쌍방이 유의값으로 되면, 수신 장치(20n)에 대한 처리를 종료하여, 다음의 수신 장치(20n＋1)에 대해서 마찬가지의 처리를 행한다.
도 23은 본 실시 형태와 관련되는 송신 장치(10)에 있어서의 제어부(15)에 의한 제2 조정예를 설명하는 흐름도이다. 이 도에 나타나는 제2 조정예에서는, 제어부(15)는, 변수 Lock가 유의값으로 되기(수신 장치(20n)에 의해 수신된 데이터와 클록 신호의 위상차가 허용 범위내로 되기)까지, 수신 장치(20n)로의 교정 개시 지시 데이터(CalStart), 교정 데이터(CalData) 및 송신 지시 데이터(SLStart)의 송신, 수신 장치(20n)로부터의 교정 표본 데이터(Sublink data)의 수신, 및 변수 Late, Early 및 Unlock의 어느 쪽이 유의값인지에 따라 행해지는 위상 쉬프트부(113)에 대한 조정을 반복한다.
제어부(15)는, 변수 Lock가 유의값인 경우에는, 변수 Justequalize가 유의값으로 되기(수신 장치(20n)에 의해 수신된 데이터의 고주파 성분의 진폭이 허용 범위내로 되기)까지, 수신 장치(20n)로의 교정 개시 지시 데이터(CalStart), 교정 데이터(CalData) 및 송신 지시 데이터(SLStart)의 송신, 수신 장치(20n)로부터의 교정 표본 데이터(Sublink data)의 수신, 및 변수 Overequalize 및 Underequalize의 어느 쪽이 유의값인지에 따라 행해지는 버퍼(111)에 대한 조정을 반복한다.
제어부(15)는, 변수 DataDutyJust가 유의값으로 되기(수신 장치(20n)에 의해 수신된 데이터의 듀티가 허용 범위내로 되기)까지, 수신 장치(20n)로의 교정 개시 지시 데이터(CalStart), 교정 데이터(CalData) 및 송신 지시 데이터(SLStart)의 송신, 수신 장치(20n)로부터의 교정 표본 데이터(Sublink data)의 수신, 및 변수 DataDutyWide 및 DataDutyNarrow의 어느 쪽이 유의값인지에 따라 행해지는 버퍼(111)에 대한 조정을 반복한다.
또, 제어부(15)는, 변수 ClockDutyJust가 유의값으로 되기(수신 장치(20n)에 의해 수신된 클록 신호의 듀티가 허용 범위내로 되기)까지, 수신 장치(20n)로의 교정 개시 지시 데이터(CalStart), 교정 데이터(CalData) 및 송신 지시 데이터(SLStart)의 송신, 수신 장치(20n)로부터의 교정 표본 데이터(Sublink data)의 수신, 및 변수 ClockDutyWide 및 ClockDutyNarrow의 어느 쪽이 유의값인지에 따라 행해지는 버퍼(121)에 대한 조정을 반복한다.
제2 조정예에 있어서의 위상 쉬프트부(113) 또는 버퍼(111, 121)에 대한 조정은 제1 조정예의 경우와 마찬가지이다. 그리고, 제어부(15)는, 변수 Lock, Justequalize, DataDutyJust 및 ClockDutyJust의 모두가 유의값으로 되면, 수신 장치(20n)에 대한 처리를 종료하여, 다음의 수신 장치(20n＋1)에 대해서 마찬가지의 처리를 행한다.
도 24는 본 실시 형태와 관련되는 송신 장치(10)에 있어서의 데이터 송신부(11)의 위상 쉬프트부(113)의 구성을 나타내는 도이다. 도 25는 본 실시 형태와 관련되는 송신 장치(10)에 있어서의 데이터 송신부(11)의 위상 쉬프트부(113)의 동작을 설명하는 도이다. 이 예에서는, 클록 생성부(16)는, 예를 들면 PLL 주파수 신시사이저(synthesizer)로서, 위상이 소정량씩 다른 M상의 클록 신호 Clock_1~Clock_M을 출력한다. 그리고, 위상 쉬프트부(113)는, 클록 생성부(16)로부터 출력되는 M상의 클록 신호 Clock_1~Clock_M을 입력함과 아울러, 제어부(15)로부터 출력되는 선택 지시 신호 Select도 입력하여, M상의 클록 신호 Clock_1~Clock_M 중에서 선택 지시 신호 Select에 의해 지시되는 클록 신호(Clock)를 선택적으로 플립 플롭(112)으로 출력한다. 이에 의해 송신 장치(10)로부터 송출되는 데이터와 클록 신호 사이의 위상차가 조정되어, 수신 장치(20n)에 의해 수신되는 데이터와 클록 신호 사이의 위상차가 허용 범위내로 된다.
도 26은 본 실시 형태와 관련되는 송신 장치(10)에 있어서의 데이터 송신부(11)의 버퍼(111)에 의한 진폭 조정을 설명하는 파형도이다. 이 도에 나타나듯이, 버퍼(111)는, 제어부(15)로부터의 지시에 의해, 송신해야할 데이터의 레벨 천이 후의 비트의 데이터의 진폭(PreEmphasis Level)을, 이전 비트와 같은 레벨의 비트의 데이터의 진폭(Normal Level)에 대해서 크게 한다. 또, 버퍼(111)는, 제어부(15)로부터의 지시에 의해, 송신해야할 데이터의 레벨 천이 후의 비트의 데이터의 진폭(PreEmphasis Level)을 조정한다. 이에 의해 송신 장치(10)로부터 송출되는 데이터의 고주파 성분의 진폭이 적정값으로 되어, 수신 장치(20n)에 의해 수신되는 데이터의 고주파 성분의 진폭이 허용 범위내로 되어 당해 데이터의 왜곡이 억제된다.
도 27은 본 실시 형태와 관련되는 송신 장치(10)에 있어서의 데이터 송신부(11)의 버퍼(111)에 의한 데이터 듀티를 설명하는 파형도이다. 이 도에 나타나듯이, 버퍼(111)는, 제어부(15)로부터의 지시에 의해, 출력하는 데이터의 오프셋(offset)을 조정함으로써, 당해 데이터의 듀티를 조정할 수가 있다.
본 실시 형태에서는, 이상과 같이 하여, 송신 장치(10)에 있어서, 데이터 송신부(11)에 의해 송신되는 데이터와 클록 송신부(12)에 의해 송신되는 클록 신호 사이의 위상의 조정, 데이터 송신부(11)에 의해 송신되는 데이터의 진폭의 조정, 데이터 송신부(11)에 의해 송신되는 데이터의 듀티의 조정, 및 클록 송신부(12)에 의해 송신되는 클록 신호의 듀티의 조정을 한다.
그리고, 이들의 조정의 결과, 수신 장치(20n)에 있어서는, 데이터 수신부(21)에 의해 수신되는 데이터와 클록 수신부(22)에 의해 수신되는 클록 신호 사이의 위상차가 허용 범위내로 되고, 데이터 수신부(21)에 의해 수신되는 데이터의 파형 열화의 정도가 허용 범위내로 되고, 데이터 수신부(21)에 의해 수신되는 데이터의 듀티가 허용 범위내로 되고, 또 클록 송신부(22)에 의해 수신되는 클록 신호의 듀티가 허용 범위내로 된다. 따라서, 본 실시 형태에서는, 송신 장치(10)로부터 송신된 데이터 및 클록 신호를 수신한 수신 장치(20n)에 있어서, 클록 신호에 의해 데이터를 정확하게 표본화하는 것이 용이하게 된다.
또, 예를 들면 화상 표시 시스템(1)에 대해 일반적으로 1개의 송신 장치(10)에 대해서 다수의 수신 장치(201~20N)가 설치되지만, 본 실시 형태에서는, 각 수신 장치(20n)가 교정 데이터를 표본화하여 얻은 교정 표본 데이터를 송신 장치(10)에 송신하고, 송신 장치(10)가 당해 교정 표본 데이터에 기초하여 판단이나 조정을 하는 것으로 하여, 각 수신 장치(20n)의 구성을 간략하게 할 수 있으므로, 시스템 전체의 구성을 간략하게 함과 아울러 염가로 할 수가 있다.
또, 이상까지 도 9~도 27을 이용하여 설명한 위상차, 파형 열화, 데이터 듀티 및 클록 신호 듀티의 검출 및 조정에 즈음하여, 제어부(15)는, 어느 일정한 패턴의 교정 데이터를 데이터 송신부(11)로부터 출력시키는 것이 바람직하고, 이와 같이 함으로써 구성이 간소화 될 수 있다. 또, 제어부(15)는, 수신 장치(20n)의 표본화부(23)에 의한 표본화시에서의 쌍대(對)하는 항목(데이터의 상승/하강, 클록 신호의 상승/하강, 표본화전의 데이터의 2비트의 값의 이(異)/동(同))의 수가 서로 동일하게 되도록 구성된 교정 데이터를 데이터 송신부(11)로부터 출력시키는 것이 바람직하다.
이상까지 설명한 실시 형태는, 수신 장치(20n)에 있어서의 데이터와 클록 신호 사이의 위상차가 ±0.5비트 미만인 경우에 매우 적합한 것이고, 이 위상차가 ±0.5비트 이상인 경우에는 위상 조정이나 데이터 진폭 조정 등을 하는 것이 곤란하게 된다. 그래서, 수신 장치(20n)에 있어서의 데이터와 클록 신호 사이의 위상차가 ±0.5비트 이상인 경우에는, 이하의 도 28 또는 도 29에 나타나듯이 하면 좋다.
도 28은 수신 장치(20n)에 있어서의 데이터와 클록 신호 사이의 위상차가 ±0.5비트 이상인 경우의 위상차 검출 및 위상 조정의 제1의 방법을 설명하는 파형도이다. 이 도에 나타나듯이, 송신 장치(10)로부터 수신 장치(20n)로 송신되는 교정 데이터는, 동일 부호가 길게(예를 들면, 5비트 정도) 연속하고 있고, 데이터 표본화의 타이밍(클록 신호의 상승시 또는 하강시)에 대한 천이 타이밍의 엇갈림량이 조금씩 차례로 변화한 것으로 된다. 송신 장치(10)의 제어부(15)는, 수신 장치(20n)로부터 수신한 교정 표본 데이터에 기초하여, 수신 장치(20n)에 있어서의 데이터와 클록 신호 사이의 위상차가 개략적으로 허용 범위내로 되는 것 같은 데이터의 천이 타이밍의 엇갈림량을 검출함으로써, 송신시의 데이터와 클록 신호 사이의 위상을 거칠게 조정할 수가 있다. 이 위상의 거친 조정의 후에 전술의 방법으로 각종의 조정이 행해진다.
도 29는 수신 장치(20n)에 있어서의 데이터와 클록 신호 사이의 위상차가 ±0.5비트 이상인 경우의 위상차 검출 및 위상 조정의 제2의 방법을 설명하는 파형도이다. 이 도에 나타나듯이, 송신 장치(10)로부터 수신 장치(20n)로 송신되는 교정 데이터는, 복수조의 위상 판정부 및 교정(calibration)부로 구성된다. 교정 데이터 중의 각 조의 위상 판정부는, 동일 부호가 2비트 이상 연속하는 패턴(pattern)을 조금씩 위상을 늦춘 형태로 구성된다. 교정 데이터 중의 각 조의 교정부는, 데이터 표본화의 타이밍(클록 신호의 상승시 또는 하강시)에 대한 천이 타이밍의 엇갈림량이 조금씩 차례로 변화한 것으로 된다. 교정부에 대해 위상 판정부는 0.5비트만 위상이 어긋나 있는 것이 매우 적합하다.
송신 장치(10)의 제어부(15)는, 수신 장치(20n)가 교정 데이터 중에서 위상 판정부를 표본화하여 얻은 교정 표본 데이터에 기초하여 클록 신호와 데이터 사이의 위상차를 판단하고, 교정부에서 위상이 들어맞아 있는 부분(도의 중단)을 사용하여 전술의 방법으로 각종의 조정을 행한다. 이 도의 예에서는, 위상 판정부(1), (2), (3) 각각을 표본화하여 얻어지는 교정 표본 데이터가 H레벨, L레벨, L레벨로 변화하기 때문에, 위상 판정부(2)에 이어서 교정부(2)가 사용된다. 또, 위상 판정부는, 교정 데이터의 일부에 고착되어도 상관없고, 이 도에 나타나듯이 분산하여 배치되어 있어도 상관없다.
또, 송신 장치(10)로부터 수신 장치(20n)로 송신되는 교정 데이터 및 클록 신호는, 다른 데이터를 송신할 때와 비교하여 위상 쉬프트되어 있지 않아도 좋다. 이 경우, 예를 들면 도 30에 나타나듯이, 소정 비트수(통상 데이터로 동일 부호가 연속하는 비트수의 최대치보다 많은 비트수)만큼 동일 부호가 연속한 후에 데이터 천이가 존재하는 교정 데이터를 송신 장치(10)로부터 송출하면, 수신 장치(20n)에 대해 데이터의 파형이 크고 열화하여 데이터 천이가 늦어진다(도 중의 CapturePoint A). 또, 소정 비트수만큼 동일 부호가 연속한 후에 데이터 천이가 연속하여 존재하는 교정 데이터를 송신 장치(10)로부터 송출하면, 수신 장치(20n)에 있어서는, 수신 장치(20n)에 있어서는 데이터 천이가 빨라진다(도 중의 CapturePoint B). 이들 데이터 천이 전후에서도 수신 장치(20n)에 있어서 정확하게 수신할 수가 있도록 조정을 행함으로써 전송 품질을 유지할 수가 있다.
다음에, 도 31을 이용하여 본 실시 형태와 관련되는 송신 장치(10)의 변형예에 대해서 설명한다. 도 31은 변형예의 송신 장치(10A)의 개략 구성을 나타내는 도이다. 이상까지 설명해 온 실시 형태의 송신 장치(10)는, N조(N은 2 이상의 정수)의 데이터 송신부(11) 및 클록 송신부(12)를 구비하는 것이고, 각 조에 있어서 클록 신호에 대해서 데이터의 위상을 조정하는 것이었다. 따라서, 이들 클록 송신부는 공통의 것으로 할 수가 있다. 그래서, 도 31에 나타나는 변형예의 송신 장치(10A)는, N개의 데이터 송신부(111~11N)와 1개의 클록 송신부(12)를 구비한다. 또, 이 도에서는 부호화부의 도시가 생략되어 있다.
N개의 데이터 송신부(111~11N) 각각은 이상까지 설명해 온 실시 형태에 있어서의 데이터 송신부(11)와 마찬가지의 구성을 가지고 있다. 데이터 송신부(11n)와 수신 장치(20n)는 1대 1로 대응하고 있다. 클록 송신부(12)는, 이상까지 설명해 온 실시 형태에 있어서의 클록 송신부(12)와 마찬가지의 구성을 가지고 있다.
제어부(15)는, 수신 장치(20n)로부터 송신되어 수신부(14)에 의해 수신된 교정 표본 데이터에 기초하여, 데이터 송신부(11n)에 의해 송신되는 데이터와 클록 송신부(12)에 의해 송신되는 클록 신호 사이의 위상을 조정하고, 데이터 송신부(11n)에 의해 송신되는 데이터의 진폭을 조정하고, 데이터 송신부(11n)에 의해 송신되는 데이터의 듀티(duty)를 조정하고, 또 클록 송신부(12)에 의해 송신되는 클록 신호의 듀티를 조정한다.
이 변형예에서는, 송신 장치(10A)로부터 N개의 수신 장치(201~20N)에 클록 신호를 송신하기 위한 신호선을 공통의 것으로 할 수가 있으므로, 송신 장치(10A)와 N개의 수신 장치(201~20N) 사이의 신호선의 개수를 줄일 수가 있다.
1 화상 표시 시스템
10, 10A 송신 장치 11 데이터 송신부
12 클록 송신부 13 부호화부
14 수신부 15 제어부
16 클록 생성부 19 송신부
20 수신 장치
21 데이터 수신부 22 클록 수신부
23 표본화부 24 복호화부
25 기억부 26 송신부
30 화상 표시부 31 신호선

Claims (18)

  1. 데이터 및 클록 신호를 수신 장치로 송신하는 송신 장치로서,
    데이터를 상기 수신 장치로 송신하는 데이터 송신부와,
    클록 신호를 상기 수신 장치로 송신하는 클록 송신부와,
    상기 수신 장치로부터 데이터를 수신하는 수신부와,
    상기 데이터 송신부에 의한 데이터 송신 및 상기 클록 송신부에 의한 클록 신호 송신을 제어하는 제어부를 구비하고,
    상기 제어부가,
    통상 데이터, 상기 수신 장치에 있어서의 데이터 수신 상태 또는 클록 신호 수신 상태를 검출하기 위한 교정 데이터, 이 교정 데이터의 송신의 개시를 상기 수신 장치에 지시하는 교정 개시 지시 데이터, 및 상기 수신 장치가 상기 교정 데이터를 표본화하여 얻은 교정 표본 데이터를 송출하는 것을 상기 수신 장치에 지시하는 송신 지시 데이터 각각을 소정의 타이밍으로 상기 데이터 송신부로부터 상기 수신 장치로 송신시키고,
    상기 수신 장치로부터 송출된 상기 교정 표본 데이터를 상기 수신부가 수신하면, 이 수신한 상기 교정 표본 데이터에 기초하여, 상기 데이터 송신부에 의해 송신되는 데이터와 상기 클록 송신부에 의해 송신되는 클록 신호 사이의 위상의 조정, 상기 데이터 송신부에 의해 송신되는 데이터의 진폭의 조정, 상기 데이터 송신부에 의해 송신되는 데이터의 듀티의 조정, 및 상기 클록 송신부에 의해 송신되는 클록 신호의 듀티의 조정 중에서 어느 하나 이상의 제어를 행하는 것을 특징으로 하는 송신 장치.
  2. 제1항에 있어서,
    상기 제어부가, 상기 통상 데이터, 상기 교정 개시 지시 데이터 및 상기 송신 지시 데이터 각각을 상기 데이터 송신부로부터 송신시킬 때와 비교하여, 상기 교정 데이터를 상기 데이터 송신부로부터 송신시킬 때, 상기 클록 송신부에 의한 클록 신호 송신에 대해서 상대적으로 1비트 미만 상당의 쉬프트 위치에 비트간 천이가 존재하는 상기 교정 데이터를 송신시키는 것을 특징으로 하는 송신 장치.
  3. 제1항에 있어서,
    상기 제어부가, 상기 통상 데이터, 상기 교정 개시 지시 데이터 및 상기 송신 지시 데이터 각각을 상기 데이터 송신부로부터 송신시킬 때와 비교하여, 상기 교정 데이터를 상기 데이터 송신부로부터 송신시킬 때, 상기 클록 송신부에 의한 클록 신호 송신에 대해서 상대적으로 0.5비트 상당의 쉬프트 위치에 비트간 천이가 존재하는 상기 교정 데이터를 송신시키는 것을 특징으로 하는 송신 장치.
  4. 제1항에 있어서,
    상기 제어부가, 상기 클록 송신부로부터 송신시키는 클록 신호의 주파수를 상기 데이터 송신부로부터 송신시키는 데이터의 비트율의 2분의 1로 하는 것을 특징으로 하는 송신 장치.
  5. 제1항에 있어서,
    상기 제어부가, 소정 비트수 이상의 동일 부호가 연속하는 데이터를 상기 교정 개시 지시 데이터로서 상기 데이터 송신부로부터 상기 수신 장치로 송신시키는 것을 특징으로 하는 송신 장치.
  6. 제1항에 있어서,
    복수조의 상기 데이터 송신부 및 상기 클록 송신부를 구비하는 것을 특징으로 하는 송신 장치.
  7. 제1항에 있어서,
    복수의 상기 데이터 송신부와 1개의 상기 클록 송신부를 구비하는 것을 특징으로 하는 송신 장치.
  8. 데이터 및 클록 신호를 송신 장치로부터 수신하는 수신 장치로서,
    데이터를 상기 송신 장치로부터 수신하는 데이터 수신부와,
    클록 신호를 상기 송신 장치로부터 수신하는 클록 수신부와,
    상기 클록 수신부에 의해 수신된 클록 신호에 의해, 상기 데이터 수신부에 의해 수신된 데이터를 표본화하고, 이 표본화에 의해 얻어진 데이터를 출력하는 표본화부와,
    상기 표본화부로부터 출력된 데이터를 복호하는 복호화부와,
    상기 표본화부로부터 출력된 데이터 중에서 일부의 데이터를 기억하는 기억부와,
    상기 기억부에 의해 기억된 데이터를 송신하는 송신부를 구비하고,
    상기 데이터 수신부가, 통상 데이터, 상기 데이터 수신부에 있어서의 데이터 수신 상태 또는 상기 클록 수신부에 있어서의 클록 신호 수신 상태를 검출하기 위한 교정 데이터, 이 교정 데이터의 수신의 개시를 지시하는 교정 개시 지시 데이터, 및 상기 표본화부가 상기 교정 데이터를 표본화하여 얻은 교정 표본 데이터를 상기 송신부가 송출하는 것을 상기 송신부에 지시하는 송신 지시 데이터 각각을 소정의 타이밍으로 상기 송신 장치로부터 수신하고,
    상기 복호화부가, 상기 표본화부로부터 출력된 데이터가 상기 교정 개시 지시 데이터일 때, 그 후에 상기 표본화부가 상기 교정 데이터를 표본화하여 얻은 교정 표본 데이터를 상기 기억부에 기억시키고, 또한 그 후에 상기 표본화부로부터 출력된 데이터가 상기 송신 지시 데이터일 때, 상기 기억부에 의해 기억된 상기 교정 표본 데이터를 상기 송신부로부터 송출시키는 것을 특징으로 하는 수신 장치.
  9. 제8항에 있어서,
    상기 데이터 수신부가, 상기 통상 데이터, 상기 교정 개시 지시 데이터 및 상기 송신 지시 데이터 각각을 상기 송신 장치로부터 수신할 때와 비교하여, 상기 교정 데이터를 상기 송신 장치로부터 수신하는 경우에, 상기 클록 수신부에 의해 수신되는 클록 신호에 대해서 상대적으로 1비트 미만 상당의 쉬프트 위치에 비트간 천이가 존재하는 상기 교정 데이터를 수신하는 것을 특징으로 하는 수신 장치.
  10. 제8항에 있어서,
    상기 데이터 수신부가, 상기 통상 데이터, 상기 교정 개시 지시 데이터 및 상기 송신 지시 데이터 각각을 상기 송신 장치로부터 수신할 때와 비교하여, 상기 교정 데이터를 상기 송신 장치로부터 수신하는 경우에, 상기 클록 수신부에 의해 수신되는 클록 신호에 대해서 상대적으로 0.5비트 상당의 쉬프트 위치에 비트간 천이가 존재하는 상기 교정 데이터를 수신하는 것을 특징으로 하는 수신 장치.
  11. 제8항에 있어서,
    상기 표본화부가, 상기 클록 수신부에 의해 수신된 클록 신호의 상승 및 하강의 쌍방의 타이밍으로, 상기 데이터 수신부에 의해 수신된 데이터를 표본화하는 것을 특징으로 하는 수신 장치.
  12. 제8항에 있어서,
    상기 복호화부가, 상기 표본화부로부터 출력된 데이터 중에서 소정 비트수 이상의 동일 부호가 연속하는 데이터를 상기 교정 개시 지시 데이터로서 인식하는 것을 특징으로 하는 수신 장치.
  13. 송신 장치와 수신 장치를 구비한 송수신 시스템에 있어서,
    상기 송신 장치는,
    데이터 및 클록 신호를 상기 수신 장치로 송신하는 송신 장치로서,
    데이터를 상기 수신 장치로 송신하는 데이터 송신부와,
    클록 신호를 상기 수신 장치로 송신하는 클록 송신부와,
    상기 수신 장치로부터 데이터를 수신하는 수신부와,
    상기 데이터 송신부에 의한 데이터 송신 및 상기 클록 송신부에 의한 클록 신호 송신을 제어하는 제어부를 구비하고,
    상기 제어부가,
    통상 데이터, 상기 수신 장치에 있어서의 데이터 수신 상태 또는 클록 신호 수신 상태를 검출하기 위한 교정 데이터, 이 교정 데이터의 송신의 개시를 상기 수신 장치에 지시하는 교정 개시 지시 데이터, 및 상기 수신 장치가 상기 교정 데이터를 표본화하여 얻은 교정 표본 데이터를 송출하는 것을 상기 수신 장치에 지시하는 송신 지시 데이터 각각을 소정의 타이밍으로 상기 데이터 송신부로부터 상기 수신 장치로 송신시키고,
    상기 수신 장치로부터 송출된 상기 교정 표본 데이터를 상기 수신부가 수신하면, 이 수신한 상기 교정 표본 데이터에 기초하여, 상기 데이터 송신부에 의해 송신되는 데이터와 상기 클록 송신부에 의해 송신되는 클록 신호 사이의 위상의 조정, 상기 데이터 송신부에 의해 송신되는 데이터의 진폭의 조정, 상기 데이터 송신부에 의해 송신되는 데이터의 듀티의 조정, 및 상기 클록 송신부에 의해 송신되는 클록 신호의 듀티의 조정 중에서 어느 하나 이상의 제어를 행하고,
    상기 수신 장치는,
    데이터 및 클록 신호를 상기 송신 장치로부터 수신하는 수신 장치로서,
    데이터를 상기 송신 장치로부터 수신하는 데이터 수신부와,
    클록 신호를 상기 송신 장치로부터 수신하는 클록 수신부와,
    상기 클록 수신부에 의해 수신된 클록 신호에 의해, 상기 데이터 수신부에 의해 수신된 데이터를 표본화하고, 이 표본화에 의해 얻어진 데이터를 출력하는 표본화부와,
    상기 표본화부로부터 출력된 데이터를 복호하는 복호화부와,
    상기 표본화부로부터 출력된 데이터 중에서 일부의 데이터를 기억하는 기억부와,
    상기 기억부에 의해 기억된 데이터를 송신하는 송신부를 구비하고,
    상기 데이터 수신부가, 통상 데이터, 상기 데이터 수신부에 있어서의 데이터 수신 상태 또는 상기 클록 수신부에 있어서의 클록 신호 수신 상태를 검출하기 위한 교정 데이터, 이 교정 데이터의 수신의 개시를 지시하는 교정 개시 지시 데이터, 및 상기 표본화부가 상기 교정 데이터를 표본화하여 얻은 교정 표본 데이터를 상기 송신부가 송출하는 것을 상기 송신부에 지시하는 송신 지시 데이터 각각을 소정의 타이밍으로 상기 송신 장치로부터 수신하고,
    상기 복호화부가, 상기 표본화부로부터 출력된 데이터가 상기 교정 개시 지시 데이터일 때, 그 후에 상기 표본화부가 상기 교정 데이터를 표본화하여 얻은 교정 표본 데이터를 상기 기억부에 기억시키고, 또한 그 후에 상기 표본화부로부터 출력된 데이터가 상기 송신 지시 데이터일 때, 상기 기억부에 의해 기억된 상기 교정 표본 데이터를 상기 송신부로부터 송출시키고,
    상기 수신 장치의 데이터 수신부가, 상기 송신 장치의 데이터 송신부에 의해 송신되는 데이터를 수신하고,
    상기 수신 장치의 클록 수신부가, 상기 송신 장치의 클록 송신부에 의해 송신되는 클록 신호를 수신하고,
    상기 송신 장치의 수신부가, 상기 수신 장치의 송신부에 의해 송신되는 교정 표본 데이터를 수신하는 것을 특징으로 하는 송수신 시스템.
  14. 제13항에 있어서,
    상기 송신 장치는, 복수조의 상기 데이터 송신부 및 상기 클록 송신부를 구비하고,
    상기 수신 장치는 복수이고,
    상기 송신 장치에 포함되는 복수조의 상기 데이터 송신부 및 상기 클록 송신부와 상기 복수의 수신 장치가 1대 1로 대응하고 있고,
    상기 복수의 수신 장치 각각의 데이터 수신부가, 상기 송신 장치에 포함되는 대응하는 데이터 송신부에 의해 송신되는 데이터를 수신하고,
    상기 복수의 수신 장치 각각의 클록 수신부가, 상기 송신 장치에 포함되는 대응하는 클록 송신부에 의해 송신되는 클록 신호를 수신하고,
    상기 송신 장치의 수신부가, 상기 복수의 수신 장치 각각의 송신부에 의해 송신되는 교정 표본 데이터를 수신하는 것을 특징으로 하는 송수신 시스템.
  15. 제14항에 있어서,
    상기 송신 장치의 수신부가, 상기 복수의 수신 장치 각각의 송신부에 의해 송신되는 교정 표본 데이터를 공통의 신호선을 통해 수신하는 것을 특징으로 하는 송수신 시스템.
  16. 제13항에 있어서,
    상기 송신 장치는, 복수의 상기 데이터 송신부와 1개의 상기 클록 송신부를 구비하고,
    상기 수신 장치는 복수이고,
    상기 송신 장치에 포함되는 복수의 데이터 송신부와 상기 복수의 수신 장치가 1대 1로 대응하고 있고,
    상기 복수의 수신 장치 각각의 데이터 수신부가, 상기 송신 장치에 포함되는 대응하는 데이터 송신부에 의해 송신되는 데이터를 수신하고,
    상기 복수의 수신 장치 각각의 클록 수신부가, 상기 송신 장치의 클록 송신부에 의해 송신되는 클록 신호를 수신하고,
    상기 송신 장치의 수신부가, 상기 복수의 수신 장치 각각의 송신부에 의해 송신되는 교정 표본 데이터를 수신하는 것을 특징으로 하는 송수신 시스템.
  17. 제16항에 있어서,
    상기 송신 장치의 수신부가, 상기 복수의 수신 장치 각각의 송신부에 의해 송신되는 교정 표본 데이터를 공통의 신호선을 통해 수신하는 것을 특징으로 하는 송수신 시스템.
  18. 제13항에 기재의 송수신 시스템과,
    상기 송수신 시스템에 포함되는 복수의 수신 장치 각각에 의해 수신된 데이터에 기초하여 화상을 표시하는 화상 표시부를 구비하는 것을 특징으로 하는 화상 표시 시스템.
KR1020117014563A 2009-10-26 2010-10-20 송신 장치, 수신 장치, 송수신 시스템 및 화상 표시 시스템 KR101222341B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2009-245471 2009-10-26
JP2009245471A JP5017348B2 (ja) 2009-10-26 2009-10-26 送信装置、受信装置、送受信システムおよび画像表示システム
PCT/JP2010/068510 WO2011052456A1 (ja) 2009-10-26 2010-10-20 送信装置、受信装置、送受信システムおよび画像表示システム

Publications (2)

Publication Number Publication Date
KR20110102891A KR20110102891A (ko) 2011-09-19
KR101222341B1 true KR101222341B1 (ko) 2013-01-14

Family

ID=43921880

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117014563A KR101222341B1 (ko) 2009-10-26 2010-10-20 송신 장치, 수신 장치, 송수신 시스템 및 화상 표시 시스템

Country Status (7)

Country Link
US (1) US8582628B2 (ko)
EP (1) EP2393234A4 (ko)
JP (1) JP5017348B2 (ko)
KR (1) KR101222341B1 (ko)
CN (1) CN102549964B (ko)
TW (1) TWI440349B (ko)
WO (1) WO2011052456A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5753656B2 (ja) 2009-12-21 2015-07-22 ザインエレクトロニクス株式会社 送受信システムおよび画像表示システム
KR101502713B1 (ko) * 2010-12-16 2015-03-13 미쓰비시덴키 가부시키가이샤 시퀀서 시스템 및 그 제어 방법
US9031167B2 (en) * 2012-01-31 2015-05-12 Innophase Inc. Receiver architecture and methods for demodulating quadrature phase shift keying signals
JP6208975B2 (ja) * 2013-05-07 2017-10-04 シナプティクス・ジャパン合同会社 表示ドライバｉｃ
JP6875823B2 (ja) * 2016-10-21 2021-05-26 シャープ株式会社 データ送受信装置
JP6871509B2 (ja) 2017-02-24 2021-05-12 株式会社ソシオネクスト 送信回路及び集積回路

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11177540A (ja) * 1997-12-09 1999-07-02 Fuji Xerox Co Ltd データ転送装置及び方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999046687A1 (fr) * 1998-03-12 1999-09-16 Hitachi, Ltd. Emetteur de donnees
JP4121503B2 (ja) * 2002-11-29 2008-07-23 富士通株式会社 データ再生装置
JP2004236019A (ja) * 2003-01-30 2004-08-19 Agilent Technol Inc スキュー調整方法およびスキュー調整装置、ならびに、スキュー調整機能を備えたデータ伝送システム
JP2005338727A (ja) 2004-05-31 2005-12-08 Mitsubishi Electric Corp 画像表示装置及びドライバｉｃ用タイミングコントローラ
US7516029B2 (en) * 2004-06-09 2009-04-07 Rambus, Inc. Communication channel calibration using feedback
JP4533715B2 (ja) * 2004-10-07 2010-09-01 川崎マイクロエレクトロニクス株式会社 位相比較器
US7613237B1 (en) * 2005-01-13 2009-11-03 Advanced Micro Devices, Inc. Built-in test feature to facilitate system level stress testing of a high-speed serial link that uses a forwarding clock
US7783954B2 (en) * 2006-09-11 2010-08-24 Globalfoundries Inc. System for controlling high-speed bidirectional communication
KR101379419B1 (ko) * 2006-12-12 2014-04-03 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
CN101681670B (zh) * 2007-04-19 2014-02-05 拉姆伯斯公司 存储器系统中的时钟同步
KR100855995B1 (ko) * 2007-05-23 2008-09-02 삼성전자주식회사 디스플레이 패널 구동 장치 및 방법
KR101442173B1 (ko) * 2008-02-15 2014-09-18 삼성전자주식회사 데이터 송수신 시스템 및 에러 교정 방법
JP2012515376A (ja) * 2009-01-12 2012-07-05 ラムバス・インコーポレーテッド クロック転送低電力シグナリングシステム

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11177540A (ja) * 1997-12-09 1999-07-02 Fuji Xerox Co Ltd データ転送装置及び方法

Also Published As

Publication number Publication date
US20110317747A1 (en) 2011-12-29
EP2393234A1 (en) 2011-12-07
EP2393234A4 (en) 2017-12-27
JP5017348B2 (ja) 2012-09-05
US8582628B2 (en) 2013-11-12
CN102549964A (zh) 2012-07-04
JP2011091745A (ja) 2011-05-06
WO2011052456A1 (ja) 2011-05-05
TWI440349B (zh) 2014-06-01
KR20110102891A (ko) 2011-09-19
TW201143337A (en) 2011-12-01
CN102549964B (zh) 2015-05-13

Similar Documents

Publication Publication Date Title
KR101367518B1 (ko) 송신 장치, 수신 장치, 송수신 시스템 및 화상 표시 시스템
KR101222341B1 (ko) 송신 장치, 수신 장치, 송수신 시스템 및 화상 표시 시스템
US7340655B2 (en) Skew adjustment circuit, skew adjustment method, data synchronization circuit, and data synchronization method
US7349509B2 (en) Multi rate clock data recovery based on multi sampling technique
EP2824657B1 (en) Point to multi-point clock-forwarded signaling for large displays
KR102541225B1 (ko) 눈 스코프 측정치의 판정 피드백 등화 보정
JP5945812B2 (ja) 「ｌｖｄｓ」タイプのリンク用のビデオデジタル信号を送信および受信するためのシステム
JP2005303607A (ja) 等化回路を有する受信回路
CN1984105A (zh) 用于测量数据视长的电路以及测量数据视长的方法
GB2473748A (en) Receiver clock synchronisation with provision for jitter caused by transmitter power supply fluctuations
US7102629B2 (en) System and method for digital video signal transmission
US9059825B2 (en) Receiver, system including the same, and calibration method thereof
US20140362962A1 (en) System and Method For Adaptive N-Phase Clock Generation For An N-Phase Receiver
US8811559B1 (en) Timing recovery circuit and receiver circuit including the same
KR102264645B1 (ko) 영상 신호 송신 장치, 영상 신호 수신 장치, 및 영상 신호 전송 시스템
JP2005210695A (ja) データ伝送方式およびデータ伝送回路
US7660364B2 (en) Method of transmitting serial bit-stream and electronic transmitter for transmitting a serial bit-stream
KR20210133799A (ko) 클럭 및 데이터 복구 장치를 포함하는 데이터 송수신 시스템 및 이의 동작방법
KR102394777B1 (ko) 데이터 통신 시스템 및 그의 데이터 전송 장치 및 데이터 수신 장치
KR20160009648A (ko) 보정 장치 및 보정 기능을 갖는 화상표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160104

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161230

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190102

Year of fee payment: 7