KR101216654B1 - Light emitting diode and method for fabricating the same - Google Patents

Light emitting diode and method for fabricating the same Download PDF

Info

Publication number
KR101216654B1
KR101216654B1 KR1020100053753A KR20100053753A KR101216654B1 KR 101216654 B1 KR101216654 B1 KR 101216654B1 KR 1020100053753 A KR1020100053753 A KR 1020100053753A KR 20100053753 A KR20100053753 A KR 20100053753A KR 101216654 B1 KR101216654 B1 KR 101216654B1
Authority
KR
South Korea
Prior art keywords
gallium nitride
nitride layer
metal electrode
layer
conductive
Prior art date
Application number
KR1020100053753A
Other languages
Korean (ko)
Other versions
KR20110134016A (en
Inventor
최용규
한석빈
Original Assignee
주식회사 선반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 선반도체 filed Critical 주식회사 선반도체
Priority to KR1020100053753A priority Critical patent/KR101216654B1/en
Publication of KR20110134016A publication Critical patent/KR20110134016A/en
Application granted granted Critical
Publication of KR101216654B1 publication Critical patent/KR101216654B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes

Abstract

본 발명은 발광 다이오드 및 그의 제조방법에 관한 것으로, 특히, 후속 패키지 공정에서 얼라인의 어려움을 극복하기에 알맞은 발광 다이오드 및 그의 제조방법을 제공하기 위한 것이다. 이와 같은 발광 다이오드는 요철 형상으로 형성된 제1질화갈륨층과; 상기 요철 형상의 제1질화갈륨층 상부를 따라 적층 형성된 제1도전형 질화갈륨층과 활성층과 제2도전형 질화갈륨층과; 상기 요철 형상의 요(凹)부의 측면 및 그 하면에 형성된 제1금속전극과; 상기 요철 형상의 상기 요(凹)부 내부에 형성된 제1절연막과; 상기 요부를 포함한 상기 제2도전형 질화갈륨층 상에 형성된 제2절연막과; 상기 요철 형상의 각 철(凸)부에 상기 제1도전형 질화갈륨층이 드러나도록 형성된 복수개의 홀과; 상기 각 홀을 통해 상기 제1도전형 질화갈륨층과 접하도록 상기 제2절연막상에 형성된 제2금속전극과; 상기 제2금속전극을 포함한 상기 구조물이 뒤집혀져 있고, 상기 뒤집혀진 제2금속전극 상면에 본딩된 실리콘 웨이퍼; 및 상기 제1금속전극의 배면이 드러나도록 형성된 패드 오픈영역을 포함하고, 상술한 본 발명은 제1금속전극의 배면이 오픈되도록 패드 오픈영역을 형성하므로, 제1금속전극은 배면에서 얼라인 되고, 제2금속전극은 상면에서 얼라인 된다. 따라서, 후속 패키지 공정시 얼라인 공정을 수월하게 진행할 수 있는 효과가 있다.The present invention relates to a light emitting diode and a method of manufacturing the same, and more particularly, to provide a light emitting diode and a method of manufacturing the same suitable for overcoming the difficulty of alignment in the subsequent package process. Such a light emitting diode includes a first gallium nitride layer formed in an uneven shape; A first conductive gallium nitride layer, an active layer, and a second conductive gallium nitride layer formed on the uneven first gallium nitride layer; A first metal electrode formed on a side surface and a bottom surface of the concave-convex portion; A first insulating film formed inside the uneven portion of the uneven shape; A second insulating film formed on the second conductive gallium nitride layer including the recessed portion; A plurality of holes formed to expose the first conductive gallium nitride layer in each of the concave-convex portions; A second metal electrode formed on the second insulating film so as to contact the first conductive gallium nitride layer through the holes; A silicon wafer in which the structure including the second metal electrode is upside down and bonded to the top surface of the inverted second metal electrode; And a pad open area formed so that the back surface of the first metal electrode is exposed, and the above-described invention forms a pad open area so that the back surface of the first metal electrode is opened, so that the first metal electrode is aligned on the back surface. The second metal electrode is aligned on the upper surface. Therefore, there is an effect that the alignment process can be easily performed during the subsequent package process.

Description

발광 다이오드 및 그의 제조방법{LIGHT EMITTING DIODE AND METHOD FOR FABRICATING THE SAME} LIGHT EMITTING DIODE AND METHOD FOR FABRICATING THE SAME

본 발명은 발광소자에 관한 것으로서, 특히 발광 다이오드 및 그의 제조방법에 관한 것이다. The present invention relates to a light emitting device, and more particularly, to a light emitting diode and a method of manufacturing the same.

일반적으로, 발광다이오드(Light Emitting Diode: 이하 LED라고 함)는 화합물 반도체의 특성을 이용하여 전기를 적외선 또는 빛으로 변환시켜 신호를 보내고 받는데, 사용되는 반도체의 일종으로 가정용 가전제품, 리모콘, 전광판, 표시기, 각종 자동화 기기 등에 사용된다.In general, a light emitting diode (LED) is used to transmit and receive signals by converting electricity into infrared rays or light using characteristics of compound semiconductors, which are used in home appliances, remote controls, electronic displays, It is used for an indicator, various automation devices, and the like.

상기 LED의 동작원리는 특정 원소의 반도체에 순방향 전압을 가하면 양극과 음극(Positive-Negative)의 접합(junction) 부분을 통해 전자와 정공이 이동하면서 서로 재결합하는데, 전자와 정공의 결합에 의하여 에너지 준위가 떨어져 빛이 방출 되는 것이다.The operating principle of the LED is that when a forward voltage is applied to a semiconductor of a specific element, electrons and holes move and recombine with each other through a junction portion of a positive and negative electrode, and an energy level is caused by the combination of electrons and holes. Fall and light is emitted.

또한, LED는 보편적으로 매우 작으며 1㎟이하 크기로 제작되며, 엑폭시 몰드와 리드 프레임 및 PCB에 실장된 구조를 하고 있다. 현재 가장 보편적으로 사용하는 LED는 5㎜(T 1 3/4) 플라스틱 패키지(Package)나 특정 응용 분야에 따라 새로운 형태의 패키지를 개발하고 있다. LED에서 방출하는 빛의 색깔은 반도체 칩 구성원소의 배합에 따라 파장을 만들며 이러한 파장이 빛의 색깔을 결정 짓는다.In addition, LEDs are generally very small, manufactured to a size of 1 mm 2 or less, and have a structure mounted on an epoxy mold, a lead frame, and a PCB. Currently, the most commonly used LEDs are 5mm (T 1 3/4) plastic packages or new types of packages depending on the specific application. The color of the light emitted by the LED creates a wavelength depending on the composition of the semiconductor chip components, and the wavelength determines the color of the light.

특히, LED는 정보 통신 기기의 소형화, 슬림화(slim) 추세에 따라 기기의 각종 부품인 저항, 콘덴서, 노이즈 필터 등은 더욱 소형화되고 있으며 PCB(Printed Circuit Board: 이하 PCB라고 함) 기판에 직접 장착하기 위하여 표면실장소자(Surface Mount Device: SMD)형으로 만들어지고 있다.In particular, LEDs are becoming smaller and smaller, such as resistors, capacitors, and noise filters, due to the trend toward miniaturization and slimming of information and communication devices, and directly mounting them on a PCB (Printed Circuit Board) board. In order to make the surface mount device (SMD) type.

이에 따라 표시소자로 사용되고 있는 LED 램프도 SMD 형으로 개발되고 있다. 이러한 SMD는 기존의 단순한 점등 램프를 대체할 수 있으며, 이것은 다양한 칼라를 내는 점등표시기용, 문자표시기 및 영상표시기 등으로 사용된다. Accordingly, LED lamps, which are used as display elements, are also being developed in SMD type. Such SMD can replace the existing simple lighting lamp, which is used for lighting indicators of various colors, character display and image display.

이하, 종래 기술에 따른 발광 다이오드(LED)의 구성에 대하여 설명하기로 한다. Hereinafter, a configuration of a light emitting diode (LED) according to the prior art will be described.

도 1은 종래 기술에 따른 발광 다이오드의 구조를 도시한 단면도이다.1 is a cross-sectional view showing the structure of a light emitting diode according to the prior art.

종래의 발광 다이오드는, 도 1에 도시된 바와 같이, 사파이어 기판(10) 상에 버퍼층(buffer layer)(11), 도핑되지 않은(Undoped) GaN 층(12), N형 질화갈륨층(13), 활성층(14) 및 P형 질화갈륨층(15)이 적층 형성되어 있다.Conventional light emitting diodes, as shown in FIG. 1, have a buffer layer 11, an undoped GaN layer 12, and an N-type gallium nitride layer 13 on the sapphire substrate 10. The active layer 14 and the P-type gallium nitride layer 15 are laminated.

이때, 상기 사파이어 기판(10)은 Al2O3으로 되어 있고, 상기 버퍼층(11)은 질화갈륨(GaN)으로 형성되어 있고, 상기 활성층(14)은 발광 영역으로서 질화인듐갈륨(InGaN)으로 된 발광체 물질을 첨가한 반도체층으로 구성된다.In this case, the sapphire substrate 10 is made of Al 2 O 3, the buffer layer 11 is made of gallium nitride (GaN), and the active layer 14 is formed of a light emitting material made of indium gallium nitride (InGaN) as a light emitting region. It consists of the added semiconductor layer.

그리고, 상기 P형 질화갈륨층(15)은 상기 N형 질화갈륨층(13)과 대조되는 것으로, 상기 N형 질화갈륨층(13)은 외부에 인가되는 전압에 의하여 전자들이 이동하는 것이고, P형 질화갈륨층(15)은 정공(hole)들이 이동하는 것이다.The P-type gallium nitride layer 15 is contrasted with the N-type gallium nitride layer 13, and the N-type gallium nitride layer 13 moves electrons by a voltage applied to the outside. In the gallium nitride layer 15, holes are moved.

상기 P형 질화갈륨층(15) 상에는 도면에는 도시되지 않았지만, 투명한 ITO 금속계열의 TM층(TM: Transparent Metal)이 형성되어 있고, 상기 TM(TM: Transparent Metal)층 상부에는 P형 전극이 형성되어 있다.Although not shown in the drawing, a transparent ITO metal-based TM layer (TM) is formed on the P-type gallium nitride layer 15, and a P-type electrode is formed on the TM (TM) transparent metal layer. It is.

상기와 같은 종래의 발광 다이오드는, 상기 P형 질화갈륨층(15) 상에 투명한 ITO 금속계열의 TM층(TM: Transparent Metal)이 형성되어 상기 활성층(14)에서 발생하는 광을 투과시켜 외부로 발광하게 된다.In the conventional light emitting diode as described above, a transparent ITO metal layer (TM: Transparent Metal) is formed on the P-type gallium nitride layer 15 to transmit light generated from the active layer 14 to the outside. It will emit light.

이와 같은 구성을 갖는 종래의 발광 다이오드는, 상기 P형 전극 및 N형 질화갈륨층(15)에 전압을 인가하면 상기 P형 질화갈륨층(15) 및 N형 질화갈륨층(13)으로 부터 정공 및 전자가 활성층(14)으로 흘러 들어가서 상기 활성층(19)에서 전자-정공의 재결합이 일어나면서 발광을 하게 된다.In the conventional light emitting diode having such a configuration, when a voltage is applied to the P-type electrode and the N-type gallium nitride layer 15, holes are emitted from the P-type gallium nitride layer 15 and the N-type gallium nitride layer 13. And electrons flow into the active layer 14 to emit light while electron-hole recombination occurs in the active layer 19.

이때, 상기 활성층(14)으로부터 발광된 광은 활성층(14)의 위와 아래로 진행하게 되고, 위로 진행된 광은 상기 P형 질화갈륨층(15)과 투명한 TM층을 통하여 밖으로 방출된다.At this time, the light emitted from the active layer 14 proceeds up and down the active layer 14, and the light propagated upward is emitted through the P-type gallium nitride layer 15 and the transparent TM layer.

그리고, 활성층(14)의 아래로 진행된 광은 사파이어 기판(10)의 하부로 빠져나가 발광 다이오드의 패키징시 사용되는 솔더(Solder)에 흡수되거나, 사파이어기 판(10)에서 반사되어 다시 위로 진행하여 활성층(14)에 다시 흡수되기도 하고 TM층을 통하여 밖으로 빠져나오기도 한다.Then, the light propagated down the active layer 14 escapes to the lower part of the sapphire substrate 10 and is absorbed by a solder used in packaging of the light emitting diode, or is reflected from the sapphire substrate 10 to proceed upward again. It may be absorbed by the active layer 14 again or may be drawn out through the TM layer.

이와 같이 구동하는 발광 다이오드는 광효율을 향상시키기 위한 기술의 개발이 중요한데, 광효율을 향상시키기 위한 일예로 활성층의 면적을 증가시켜서 광량을 증가시키는 기술이 있다. Development of a technology for improving the light efficiency of the light emitting diodes driven as described above is important. For example, there is a technology for increasing the amount of light by increasing the area of the active layer.

하지만, 상술한 바와 같이 발광 다이오드를 사파이어 기판상에 적층 형성할 경우에는 활성층의 면적을 증가시켜서 광량을 증가시키는데 한계가 있다.However, when the light emitting diodes are laminated on the sapphire substrate as described above, there is a limit in increasing the amount of light by increasing the area of the active layer.

또한, 활성층의 면적을 증가시키는 것에 한계가 있기 때문에, 발광 다이오드를 구동함에 따라 발생하는 열을 추출시키는 것에도 한계가 따른다.In addition, since there is a limit in increasing the area of the active layer, there is also a limit in extracting heat generated by driving the light emitting diode.

종래에는 이와 같이 열추출 효과를 증가시키기 위해서 칩 사이즈를 크게 하기도 하는데, 이 경우 웨이퍼당 제조되는 발광 다이오드의 개수가 감소하여 생산 수율이 저하되는 문제가 있다.Conventionally, in order to increase the heat extraction effect, the chip size may be increased. In this case, the number of light emitting diodes manufactured per wafer is reduced, resulting in a decrease in production yield.

또한, 활성층(14)의 면적을 증가시키기 위해 활성층을 요철형상으로 형성하기도 하는데, 이 경우, N형 질화갈륨층(13) 혹은 P형 질화갈륨층(15)에 인가하는 전극을 공통으로 접합함으로써 직렬형태의 동작구조로 인해 한 발광영역의 결함이 소자 전체에 치명적인 결함으로 발전할 수 있다.In addition, in order to increase the area of the active layer 14, the active layer may be formed into an uneven shape. In this case, the electrodes applied to the N-type gallium nitride layer 13 or the P-type gallium nitride layer 15 are commonly bonded. Due to the serial operation structure, a defect in one light emitting area can develop into a fatal defect in the entire device.

또한, 다이오드의 직렬 저항에 의한 발열 문제가 있으며, 직렬형태의 동작구조로 인해 열을 효과적으로 추출할 수 없다. 그리고, 플립형 패키지의 경우 금속전극의 형성부위의 단차를 유발하여 공정상 난이도를 증가시킬 수 있다.In addition, there is a heat generation problem due to the series resistance of the diode, the heat can not be effectively extracted due to the series of operating structure. In the case of the flip package, the level of difficulty may be increased by causing a step of forming a metal electrode.

본 발명은 상기한 종래기술에 따른 문제점을 해결하기 위해 제안된 것으로서, 후속 패키지 공정에서 얼라인의 어려움을 극복하기에 알맞은 발광 다이오드 및 그의 제조방법을 제공하는데 그 목적이 있다. The present invention has been proposed to solve the above-described problems according to the prior art, and an object thereof is to provide a light emitting diode suitable for overcoming the difficulty of alignment in a subsequent package process and a method of manufacturing the same.

본 발명의 다른 목적은 활성층을 요철 모양으로 형성하고, 요철 모양의 둘레를 각각 단위 발광영역으로 활용할 수 있는 발광 다이오드 및 그의 제조방법을 제공하는 데 있다. Another object of the present invention is to provide a light emitting diode and a method of manufacturing the active layer to form a concave-convex shape, and to utilize the periphery of the concave-convex shape as a unit light emitting area, respectively.

그리고, 본 발명의 또 다른 목적은 발광다이오드를 구동하는 금속전극의 면적을 증가시켜서 열추출 효과를 향상시킬 수 있는 발광 다이오드 및 그의 제조방법을 제공하는 데 있다.Further, another object of the present invention is to provide a light emitting diode and a method for manufacturing the same, which can improve the heat extraction effect by increasing the area of the metal electrode for driving the light emitting diode.

그리고, 본 발명의 또 다른 목적은 직렬 다이오드(diode) 저항을 줄여서 발열을 억제시킬 수 있는 발광 다이오드 및 그의 제조방법을 제공하는 데 있다.Another object of the present invention is to provide a light emitting diode capable of suppressing heat generation by reducing a series diode resistance and a method of manufacturing the same.

상기 목적을 달성하기 위한 본 발명의 발광 다이오드는 요철 형상으로 형성된 제1질화갈륨층과; 상기 요철 형상의 제1질화갈륨층 상부를 따라 적층 형성된 제1도전형 질화갈륨층과 활성층과 제2도전형 질화갈륨층과; 상기 요철 형상의 요(凹)부의 측면 및 그 하면에 형성된 제1금속전극과; 상기 요철 형상의 상기 요(凹)부 내부에 형성된 제1절연막과; 상기 요부를 포함한 상기 제2도전형 질화갈륨층 상에 형성된 제2절연막과; 상기 요철 형상의 각 철(凸)부에 상기 제1도전형 질화갈륨층이 드러나도록 형성된 복수개의 홀과; 상기 각 홀을 통해 상기 제1도전형 질화갈륨층과 접하도록 상기 제2절연막상에 형성된 제2금속전극과; 상기 제2금속전극을 포함한 상기 구조물이 뒤집혀져 있고, 상기 뒤집혀진 제2금속전극 상면에 본딩된 실리콘 웨이퍼; 및 상기 제1금속전극의 배면이 드러나도록 형성된 패드 오픈영역을 포함하는 것을 특징으로 한다.The light emitting diode of the present invention for achieving the above object comprises a first gallium nitride layer formed in an uneven shape; A first conductive gallium nitride layer, an active layer, and a second conductive gallium nitride layer formed on the uneven first gallium nitride layer; A first metal electrode formed on a side surface and a bottom surface of the concave-convex portion; A first insulating film formed inside the uneven portion of the uneven shape; A second insulating film formed on the second conductive gallium nitride layer including the recessed portion; A plurality of holes formed to expose the first conductive gallium nitride layer in each of the concave-convex portions; A second metal electrode formed on the second insulating film so as to contact the first conductive gallium nitride layer through the holes; A silicon wafer in which the structure including the second metal electrode is upside down and bonded to the top surface of the inverted second metal electrode; And a pad open area formed to expose a rear surface of the first metal electrode.

또한, 상기 구성을 갖는 본 발명의 발광 다이오드의 제조방법은 기판상에 버퍼층을 형성하는 단계; 상기 버퍼층 상에 요철 형상을 갖는 제1질화갈륨층을 형성하는 단계; 패드 오픈할 영역에 대응되는 상기 버퍼층이 드러나도록 상기 제1질화갈륨층을 식각하는 단계; 상기 제1질화갈륨층 및 상기 버퍼층의 상부를 따라 제1도전형 질화갈륨층과 활성층과 제2도전형 질화갈륨층을 적층 형성하는 단계; 상기 요철 형상의 요(凹)부의 측면과 그 하면 및 상기 패드 오픈할 영역의 상기 제2도전형 질화갈륨층 상에 제1금속전극을 형성하는 단계; 상기 요철 형상의 상기 요(凹)부 내의 상기 제1금속전극 상부 및 상기 패드 오픈할 영역의 상기 제1금속전극 상에 제1절연막을 형성하는 단계; 상기 제1절연막을 포함한 상기 제2도전형 질화갈륨층 상에 제2절연막을 형성하는 단계; 상기 요철 형상의 각 철(凸)부에 상기 제1도전형 질화갈륨층이 드러나도록 복수개의 홀을 형성하는 단계; 상기 각 홀을 통해 상기 제1도전형 질화갈륨층과 접촉하도록 상기 제2절연막상에 제2금속전극을 형성하는 단계; 상기 제2금속전극을 포함한 상기 구조물들을 뒤집어서, 상기 제2금속전극 상면에 실리콘 웨이퍼를 본딩하는 단계; 상기 기판 및 상기 버퍼층을 제거하는 단계; 및 상기 제1금속전극의 배면이 드러나도록 패드 오픈영역을 형성하는 단계를 특징으로 한다.In addition, the method of manufacturing a light emitting diode of the present invention having the above configuration comprises the steps of forming a buffer layer on a substrate; Forming a first gallium nitride layer having a concave-convex shape on the buffer layer; Etching the first gallium nitride layer so that the buffer layer corresponding to the pad opening area is exposed; Stacking a first conductive gallium nitride layer, an active layer, and a second conductive gallium nitride layer along upper portions of the first gallium nitride layer and the buffer layer; Forming a first metal electrode on a side surface of the concave-convex portion, a lower surface thereof, and the second conductive gallium nitride layer in the pad opening area; Forming a first insulating film on the first metal electrode in the concave-convex portion and on the first metal electrode in the pad opening area; Forming a second insulating film on the second conductive gallium nitride layer including the first insulating film; Forming a plurality of holes to expose the first conductive gallium nitride layer in each of the concave-convex portions; Forming a second metal electrode on the second insulating layer to contact the first conductive gallium nitride layer through the holes; Inverting the structures including the second metal electrode and bonding a silicon wafer to an upper surface of the second metal electrode; Removing the substrate and the buffer layer; And forming a pad open region to expose a rear surface of the first metal electrode.

상술한 본 발명의 발광 다이오드 및 그의 제조방법은 다음과 같은 효과가 있다.The light emitting diode of the present invention and a method of manufacturing the same have the following effects.

첫째, 제1금속전극의 배면이 오픈되도록 패드 오픈영역을 형성하므로, 제1금속전극은 배면에서 얼라인 되고, 제2금속전극은 상면에서 얼라인 된다. 따라서, 후속 패키지 공정시 얼라인 공정을 수월하게 진행할 수 있는 효과가 있다.First, since the pad open area is formed to open the rear surface of the first metal electrode, the first metal electrode is aligned at the rear surface, and the second metal electrode is aligned at the upper surface. Therefore, there is an effect that the alignment process can be easily performed during the subsequent package process.

둘째, 활성층을 요철형으로 형성하고, 제1금속전극을 요철의 요(凹)부 측면 및 하면에 형성함으로써, 그 면적을 증가시켜서 열추출 효과를 향상시킬 수 있다.Second, by forming the active layer into an uneven shape, and by forming the first metal electrode on the side and bottom of the uneven portion of the unevenness, it is possible to increase the area to improve the heat extraction effect.

셋째, 활성층을 요철형으로 형성하고, 요철형의 철(凸)부 각각에 제2금속전극이 콘택되어 있으므로 요철 부분의 철(凸)부 둘레면을 단위 발광영역으로 정의하여 사용할 수 있다. 이에 따라서, 발광영역 중, 한, 두영역에 결함이 발생하여도 전체 발광에는 문제가 발생되지 않도록 하여, 결함에 의한 손실을 최소화시킬 수 있다.Third, since the active layer is formed into an uneven shape, and the second metal electrode is contacted to each of the uneven iron portions, the peripheral surface of the uneven portions of the uneven portions may be defined as a unit emission region. Accordingly, even if a defect occurs in one or two of the light emitting regions, no problem occurs in the whole light emission, and the loss caused by the defect can be minimized.

넷째, 직렬 다이오드 저항을 줄여서 발열을 억제시킬 수 있다.Fourth, the series diode resistance can be reduced to suppress heat generation.

도 1은 종래기술에 따른 발광 다이오드의 구조 단면도이다.
도 2는 본 발명의 제1실시예에 따른 발광 다이오드의 구조 단면도이다.
도 3a는 본 발명의 제1실시예에 따른 발광 다이오드 제조시 제1감광막을 패터닝하기 위한 제1포토마스크의 일예를 예시한 평면도이다.
도 3b는 본 발명의 제1실시예에 따른 발광 다이오드 제조시 제2감광막을 패터닝하기 위한 제2포토마스크의 일예를 예시한 평면도이다.
도 4a 내지 도 4j는 본 발명의 제1실시예에 따른 발광 다이오드의 제조방법을 나타낸 공정 단면도이다.
도 5a와 도 5b는 본 발명의 제1실시예에 따른 발광 다이오드 제조시 제1감광막을 패터닝하기 위한 제1포토마스크의 다른예들을 예시한 평면도이다.
도 5c는 본 발명의 제1실시예에 따른 발광 다이오드 제조시 제2감광막을 패터닝하기 위한 제2포토마스크의 다른예를 예시한 평면도이다.
도 6은 본 발명의 제2실시예에 따른 발광 다이오드의 구조 단면도이다.
도 7a는 본 발명의 제2실시예에 따른 발광 다이오드 제조시 제1감광막을 패터닝하기 위한 제1포토마스크의 일예를 예시한 평면도이다.
도 7b는 본 발명의 제2실시예에 따른 발광 다이오드 제조시 제3감광막을 패터닝하기 위한 제2포토마스크의 일예를 예시한 평면도이다.
도 8a 내지 도 8j는 본 발명의 제2실시예에 따른 발광 다이오드의 제조방법을 나타낸 공정 단면도이다.1 is a structural cross-sectional view of a light emitting diode according to the prior art.
2 is a structural cross-sectional view of a light emitting diode according to a first embodiment of the present invention.
3A is a plan view illustrating an example of a first photomask for patterning a first photoresist film when manufacturing a light emitting diode according to a first embodiment of the present invention.
3B is a plan view illustrating an example of a second photomask for patterning a second photoresist film when manufacturing a light emitting diode according to a first embodiment of the present invention.
4A to 4J are cross-sectional views illustrating a method of manufacturing a light emitting diode according to a first embodiment of the present invention.
5A and 5B are plan views illustrating other examples of a first photomask for patterning a first photoresist film in manufacturing a light emitting diode according to a first embodiment of the present invention.
5C is a plan view illustrating another example of a second photomask for patterning a second photoresist film when manufacturing a light emitting diode according to a first embodiment of the present invention.
6 is a structural cross-sectional view of a light emitting diode according to a second embodiment of the present invention.
7A is a plan view illustrating an example of a first photomask for patterning a first photoresist film when manufacturing a light emitting diode according to a second embodiment of the present invention.
7B is a plan view illustrating an example of a second photomask for patterning a third photoresist film when manufacturing a light emitting diode according to a second embodiment of the present invention.
8A to 8J are cross-sectional views illustrating a method of manufacturing a light emitting diode according to a second embodiment of the present invention.

본 발명을 설명하기에 앞서서, 본 발명의 발광 다이오드 및 그의 제조방법은 2010년 4월 23일 동 출원인에 의해 출원된 특허출원번호 10-2010-0037849의 발광영역의 구조 특히, 제1도전형 질화갈륨층과 활성층과 제2도전형 질화갈륨층과 제1금속전극을 요철 모양으로 형성하기 위해서 그 하부의 제1질화갈륨층을 요철 형상으로 형성하는 기술을 일부 적용한 것으로, 본 발명은 차후 패키징시 얼라인 공정을 수월하게 하기 위해 상기 동 출원인에 의해 출원된 상기 특허의 구조 및 제조방법을 개선한 것이다. Prior to describing the present invention, the light emitting diode of the present invention and a method for manufacturing the same according to the structure of the light emitting area of the patent application No. 10-2010-0037849 filed by the applicant on April 23, 2010, in particular, the first conductive type nitride In order to form the gallium layer, the active layer, the second conductive gallium nitride layer, and the first metal electrode in an uneven shape, a part of the technology of forming the first gallium nitride layer in the uneven shape is applied. In order to facilitate the alignment process is to improve the structure and manufacturing method of the patent filed by the applicant.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 첨부 도면을 참조하여 본 발명의 발광 다이오드 및 그 제조방법을 실시예별로 나누어 설명하기로 한다. DETAILED DESCRIPTION Hereinafter, the light emitting diode of the present invention and a method of manufacturing the same will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the technical idea of the present invention. It will be explained separately.

제1실시예First Embodiment

본 발명의 제1실시예에 따른 발광 다이오드는 제1도전형 질화갈륨층과 활성층과 제2도전형 질화갈륨층과 제1금속전극을 요철 모양으로 형성하기 위해서 그 하부의 제1질화갈륨층을 요철 형상으로 형성하는 구성과, 제1금속전극을 요철의 측면과 하면에 판 형상으로 구성시켜서 접촉 면적을 증가시키는 구성과, 제2금속전극을 요철의 각 돌출 상면에서 제1도전형 질화갈륨층과 접촉시켜서 단위 발광영역을 정의한 구성뿐만 아니라, 패드 오픈영역을 구성할 때 배면에서 제1금속전극이 오픈되도록 구성하여 후속 패키징 공정시 얼라인 공정을 수월하게 한 것에 그 구성적 특징이 있는 것이다.In the light emitting diode according to the first embodiment of the present invention, the first gallium nitride layer, the first conductive gallium nitride layer, the active layer, the second conductive gallium nitride layer, and the first gallium nitride layer are formed in order to form the first metal electrode in an uneven shape. A concave-convex shape, a constitution in which the first metal electrode is formed in a plate shape on the side and the lower surface of the concave-convex shape to increase the contact area, and the first conductive gallium nitride layer on the upper surface of each protrusion In addition to the configuration in which the unit light emitting region is defined in contact with the substrate, the first metal electrode is opened at the rear when the pad open region is configured, thereby facilitating the alignment process in the subsequent packaging process.

먼저, 상기와 같은 구성적 특징이 있는 본 발명의 제1실시예에 따른 발광 다이오드의 구조에 대하여 설명하기로 한다. First, the structure of the light emitting diode according to the first embodiment of the present invention having the above configuration features will be described.

도 2는 본 발명의 제1실시예에 따른 발광 다이오드의 구조 단면도이다. 2 is a structural cross-sectional view of a light emitting diode according to a first embodiment of the present invention.

본 발명의 제1실시예에 따른 발광 다이오드는, 도 2에 도시한 바와 같이, 상부가 요철 형상을 갖는 저결함 제1질화갈륨층(43)의 상에 제1도전형 질화갈륨층(45)과 활성층(46)과 제2도전형 질화갈륨층(47)이 차례로 형성되어 있다. 이때, 상기 제1도전형 질화갈륨층(45)과 활성층(46)과 제2도전형 질화갈륨층(47)은 모두 요철 형상을 갖도록 형성되어서 그 표면적이 증가되는 효과가 있다. 상기에서 제2도전형 질화갈륨층(47)은 Mg 성분과 같은 P형 불순물로 도핑되어 있다.In the light emitting diode according to the first embodiment of the present invention, as shown in FIG. 2, the first conductive gallium nitride layer 45 is formed on the low defect first gallium nitride layer 43 having an uneven shape. And an active layer 46 and a second conductive gallium nitride layer 47 are formed in this order. At this time, the first conductive gallium nitride layer 45, the active layer 46 and the second conductive gallium nitride layer 47 are all formed to have an uneven shape, thereby increasing the surface area thereof. The second conductive gallium nitride layer 47 is doped with a P-type impurity such as an Mg component.

상기에서 제1도전형은 n형을 나타낸 것이고, 제2도전형은 p형을 나타낸 것이다.In the above description, the first conductivity type is n-type and the second conductivity type is p-type.

이때, 요철 형상을 갖는 상기 제1질화갈륨층(43)의 돌출된 철(凸)부들은 삼각, 사각, 오각, 육각과 같은 다면체를 이루거나 원형 또는 라인 형상으로 형성되어 있다.At this time, the protruding iron portions of the first gallium nitride layer 43 having an uneven shape may form a polyhedron such as triangular, square, pentagonal, hexagonal, or have a circular or line shape.

이때, 다면체, 원형 또는 라인 형상을 갖는 제1질화갈륨층(43)의 철(凸)부들은 규칙적으로 배열되도록 형성하거나, 크로스형으로 지그재그로 배열시킬 수도 있다. 그리고, 상기 요철의 각도(θ)는 수평기준으로 90°미만이 되도록 형성되어 있다.At this time, the iron portions of the first gallium nitride layer 43 having a polyhedron, a circular shape, or a line shape may be formed to be regularly arranged, or may be arranged in a zigzag shape in a cross shape. The unevenness angle θ is formed to be less than 90 ° on a horizontal basis.

이와 같이 제1질화갈륨층(43)을 다면체나 원형이나 라인 형상으로 형성하는 이유는 차후에 활성층의 면적을 증가시키고, 제1금속전극의 접촉면적을 증가시켜서 접촉 저항을 감소시키고, 열발생 효율을 향상시키기 위해서이다.The reason why the first gallium nitride layer 43 is formed into a polyhedron, a circular shape, or a line shape is that the area of the active layer is increased later, the contact area of the first metal electrode is increased, the contact resistance is reduced, and the heat generating efficiency is improved. To improve.

그리고, 제2도전형 질화갈륨층(47)의 요철 형상 중 돌출된 상면을 제외한 요(凹)부의 측면과 바닥면을 따라서 판 형상으로 제1금속전극(48)이 형성되어 있고, 상기 요철 형상을 갖는 제1금속전극(48)의 요(凹)부를 메우도록 상기 제1금속전극(48)의 상부에 제1절연막(49)이 형성되어 있다. 이때, 제1금속전극(48)은 저항 값이 작고 반사율이 높은 알루미늄(Al), 알루미늄 합금(Al alloy), 은(Ag) 및 은 합금(Ag alloy), 로듐(Rh)으로 이루어진 금속 중 적어도 어느 하나를 선택하여 형성되어 있고, 제1절연막(49)은 산화막으로 형성되어 있다.The first metal electrode 48 is formed in a plate shape along the side surfaces and the bottom surface of the second conductive gallium nitride layer 47 except the protruding upper surface of the second conductive gallium nitride layer 47. A first insulating film 49 is formed on the first metal electrode 48 so as to fill the recessed portion of the first metal electrode 48 having the upper surface of the first metal electrode 48. At this time, the first metal electrode 48 has at least a metal having a low resistance value and high reflectance, including at least one of aluminum (Al), aluminum alloy (Al alloy), silver (Ag), silver alloy (Ag), and rhodium (Rh). Either one is selected and the first insulating film 49 is formed of an oxide film.

이와 같은 제1절연막(49)은 돌출 형성된 제1질화갈륨층(43)의 철(凸)부 사이에 형성되어, 후속 공정으로부터 요부의 측면과 바닥면에 제1금속전극(48)을 보호하는 역할을 한다.The first insulating film 49 is formed between the iron portions of the protruding first gallium nitride layer 43 to protect the first metal electrode 48 on the side and bottom of the recessed portion from subsequent processes. Play a role.

그리고, 상기 제1금속전극(48)과 제1절연막(49)을 포함한 요철 상부에는 제2절연막(51)이 증착되어 있다. 이때, 제2절연막(51)은 산화막으로 형성되어 있다.The second insulating layer 51 is deposited on the uneven portion including the first metal electrode 48 and the first insulating layer 49. At this time, the second insulating film 51 is formed of an oxide film.

그리고, 요철 부분의 철(凸)부 상면에는 제1도전형 질화갈륨층(45)이 드러나게 복수개의 홀(52)이 형성되어 있다. 이때, 상기 홀(52)은 제2절연막(51)과 제2도전형 질화갈륨층(47)과 활성층(46)이 차례로 식각되어 형성된 것이다.A plurality of holes 52 are formed on the upper surface of the iron portion of the uneven portion so that the first conductive gallium nitride layer 45 is exposed. In this case, the hole 52 is formed by sequentially etching the second insulating layer 51, the second conductive gallium nitride layer 47, and the active layer 46.

그리고, 상기 복수개의 홀(52)의 측면에는 제1측벽절연막(53)이 형성되어 있다.A first side wall insulating film 53 is formed on side surfaces of the plurality of holes 52.

그리고, 상기 복수개의 홀(52)을 통해 제1도전형 질화갈륨층(45)과 접촉하도록 발광영역의 상기 제2절연막(51) 상에 판 형상으로 제2금속전극(54)이 형성되어 있다. 이때, 제2금속전극(54)은 저항값이 작고 반사율이 높은 알루미늄(Al), 알루미늄 합금(Al alloy), 은(Ag) 및 은 합금(Ag alloy), 로듐(Rh)으로 이루어진 금속 중 적어도 어느 하나를 선택하여 형성되어 있다.In addition, a second metal electrode 54 is formed in a plate shape on the second insulating layer 51 in the light emitting region so as to contact the first conductive gallium nitride layer 45 through the plurality of holes 52. . At this time, the second metal electrode 54 has at least a low resistance value and a high reflectance of at least one of metals made of aluminum (Al), aluminum alloy (Al alloy), silver (Ag), silver alloy (Ag), and rhodium (Rh). It is formed by selecting either one.

상기 제1절연막(49)과 제2절연막(51)은 제1금속전극(48)과 제2금속전극(54)을 격리시키는 역할을 한다.The first insulating layer 49 and the second insulating layer 51 serve to isolate the first metal electrode 48 from the second metal electrode 54.

상기 제1도전형 질화갈륨층(45)은 제2금속전극(54)으로 부터 동일 전압을 인가받으며, 제2금속전극(54)이 복수개의 홀(52)을 통해 제1도전형 질화갈륨층(45)과 각각 접촉됨에 의해서 개별 발광 다이오드 영역이 정의된다.The first conductive gallium nitride layer 45 receives the same voltage from the second metal electrode 54, and the second metal electrode 54 passes through the plurality of holes 52. Each contact with 45 defines an individual light emitting diode region.

그리고, 상기 제2금속전극(54)을 포함한 상기 구조물은 뒤집혀서, 상기 제2금속전극(54)의 상면이 실리콘 웨이퍼(60)에 부착되어 있다.The structure including the second metal electrode 54 is turned upside down so that the top surface of the second metal electrode 54 is attached to the silicon wafer 60.

그리고, 패드영역을 제외한 상기 제1질화갈륨층(43)의 배면에는 제4절연막(55)이 형성되어 있고, 패드영역에는 제1도전형 질화갈륨층(45)과 활성층(46)과 제2도전형 질화갈륨층(47)이 차례대로 식각된 패드 오픈영역(56)이 형성되어 있다. A fourth insulating film 55 is formed on the rear surface of the first gallium nitride layer 43 except for the pad region, and the first conductive gallium nitride layer 45, the active layer 46, and the second conductive layer 55 are formed on the pad region. A pad open region 56 in which the conductive gallium nitride layer 47 is sequentially etched is formed.

그리고, 패드 오픈영역(56) 일측에 드러난 제4절연막(55)과 제1도전형 질화갈륨층(45)과 활성층(46)과 제2도전형 질화갈륨층(47)의 측면에는 제2측벽절연막(57)이 형성되어 있다.A second side wall is formed on the side surfaces of the fourth insulating layer 55, the first conductive gallium nitride layer 45, the active layer 46, and the second conductive gallium nitride layer 47 exposed on one side of the pad open region 56. An insulating film 57 is formed.

이와 같이 패드 오픈영역(56)은 배면에서 제1금속전극(48)이 드러나도록 형성되어 있다.As such, the pad open area 56 is formed such that the first metal electrode 48 is exposed from the rear surface.

이와 같이 본 발명의 발광 다이오드는, 제1금속전극(48)은 배면에서 얼라인되고, 제2금속전극(54)은 상면에서 얼라인 된다. 따라서, 후속 패키지 공정시 얼라인 공정을 수월하게 진행할 수 있는 효과가 있다.As described above, in the light emitting diode of the present invention, the first metal electrode 48 is aligned on the rear surface, and the second metal electrode 54 is aligned on the upper surface. Therefore, there is an effect that the alignment process can be easily performed during the subsequent package process.

또한, 상기 구성을 갖는 발광 다이오드는, 제1금속전극(48)이 요철 부분의 요(凹)부의 측면 및 하면에서 제2도전형 질화갈륨층(47)과 접촉되어 있고, 제2금속전극(54)은 제1질화갈륨층(43)의 요철 부분 중, 철(凸)부의 각 상면에서 제1도전형 질화갈륨층(45)과 접촉되어 있다.In the light emitting diode having the above structure, the first metal electrode 48 is in contact with the second conductive gallium nitride layer 47 at the side and bottom surfaces of the uneven portion, and the second metal electrode ( 54 is in contact with the first conductive gallium nitride layer 45 on the upper surface of the iron portion of the uneven portions of the first gallium nitride layer 43.

이와 같이 구성된 제1, 제2금속전극(48, 54)에 전압을 인가하면, 제1질화갈륨층(43)의 요철 부분 즉, 철(凸)부의 둘레로 발광이 진행된다. 이때, 철(凸)부의 둘레를 각각 단위 발광영역으로 정의할 수 있다.When voltage is applied to the first and second metal electrodes 48 and 54 configured as described above, light emission proceeds around the uneven portion of the first gallium nitride layer 43, that is, the iron portion. In this case, each of the periphery of the iron portion may be defined as a unit emission region.

이와 같이 요철 부분의 철(凸)부의 둘레를 단위 발광영역으로 사용하면, 발광영역 중, 한, 두영역에 결함이 발생하여도 전체 발광 다이오드가 발광하는데 문제가 발생하지 않도록 할 수 있다. 그리고, 직렬(Serial) 다이오드 저항을 줄여서 발열을 억제시킬 수도 있다.In this way, when the periphery of the convex portion of the uneven portion is used as the unit light emitting area, even if a defect occurs in one or two of the light emitting areas, it is possible to prevent the problem of the entire light emitting diode from emitting light. In addition, it is possible to suppress the heat generation by reducing the serial diode resistance.

다음에, 상기 구조를 갖는 본 발명의 제1실시예에 따른 발광 다이오드의 제조방법에 대하여 설명하기로 한다.Next, a method of manufacturing a light emitting diode according to a first embodiment of the present invention having the above structure will be described.

도 3a와 도 3b는 본 발명의 제1실시예에 따른 발광 다이오드 제조시 제1, 제2감광막을 패터닝하기 위한 제1, 제2포토마스크의 일예를 예시한 평면도이다.3A and 3B are plan views illustrating examples of first and second photomasks for patterning first and second photoresists when manufacturing a light emitting diode according to a first embodiment of the present invention.

도 4a 내지 도 4j는 본 발명의 제1실시예에 따른 발광 다이오드의 제조방법을 나타낸 공정 단면도이다.4A to 4J are cross-sectional views illustrating a method of manufacturing a light emitting diode according to a first embodiment of the present invention.

그리고, 도 5a와 도 5b는 본 발명의 제1실시예에 따른 발광 다이오드 제조시 제1감광막을 패터닝하기 위한 제1포토마스크의 다른예들을 예시한 평면도이고, 도 5c는 본 발명의 제1실시예에 따른 발광 다이오드 제조시 제2감광막을 패터닝하기 위한 제2포토마스크의 다른예를 예시한 평면도이다.5A and 5B are plan views illustrating other examples of a first photomask for patterning a first photoresist film when manufacturing a light emitting diode according to a first embodiment of the present invention, and FIG. 5C is a first embodiment of the present invention. A plan view illustrating another example of a second photomask for patterning a second photosensitive film in manufacturing a light emitting diode according to an example.

본 발명의 제1실시예에 따른 발광 다이오드의 제조방법은, 먼저, 도 4a에 도시한 바와 같이, 사파이어 기판(41) 상에 순차적으로 버퍼층(42)과 제1질화갈륨층(43)을 증착시킨다. 이때, 버퍼층(42)은 대략 500~600℃ 범위의 온도에서 형성된 질화갈륨층이고, 제1질화갈륨층(43)은 상기 버퍼층(42) 상에 씨드를 이용하여 성장시킨 저결함 질화갈륨층으로, 도핑이 되어 있지 않거나, 제1도전형 이온으로 도핑되어 있을 수 있다.In the method of manufacturing the light emitting diode according to the first embodiment of the present invention, first, as shown in FIG. 4A, the buffer layer 42 and the first gallium nitride layer 43 are sequentially deposited on the sapphire substrate 41. Let's do it. At this time, the buffer layer 42 is a gallium nitride layer formed at a temperature in the range of approximately 500 ~ 600 ℃, the first gallium nitride layer 43 is a low defect gallium nitride layer grown by using a seed on the buffer layer 42 It may not be doped or may be doped with the first conductive ion.

다음에, 도 4b에 도시한 바와 같이, 제1질화갈륨층(43) 상에 제1감광막(44a)을 도포한 후, 포토리소그라피 공정으로 노광 및 현상하여 선택적으로 패터닝한다. 이때, 제1감광막(44a)은 삼각, 사각, 오각, 육각과 같은 다면체나 원형 또는 라인 형상의 독립된 패턴을 갖는 제1포토마스크(30)를 이용하여 패터닝한다.Next, as shown in FIG. 4B, the first photosensitive film 44a is applied onto the first gallium nitride layer 43, and then selectively exposed and developed by a photolithography process. In this case, the first photoresist layer 44a is patterned using a first photomask 30 having an independent pattern of a polyhedron such as a triangular, square, pentagonal, hexagon, or circular or line shape.

상기에서 제1포토마스크(30)는 도 3a에 도시한 바와 같이, 차광영역(31)과 노광영역(32)으로 정의되어 있는데, 제1감광막(44a)을 포지티브 타입으로 사용할 경우에는 발광영역에는 차광영역(31)이 규칙적으로 또는 크로스형으로 삼각, 사각, 오각, 육각과 같은 다면체나 원형 또는 라인 형상이 복수개 배열되도록 정의되어 있고, 그 이외의 부분은 노광영역(32)으로 정의되어 있다.As shown in FIG. 3A, the first photomask 30 is defined as the light blocking region 31 and the exposure region 32. When the first photoresist film 44a is used as a positive type, The light shielding area 31 is defined such that a plurality of polyhedrons such as triangular, square, pentagonal, hexagonal, circular, or line shapes are arranged in a regular or cross shape, and other portions are defined as the exposure area 32.

그리고, 제1감광막(44a)을 네가티브 타입으로 사용할 경우에는, 도면에는 도시되지 않았지만, 도 3a에 제시된 제1포토마스크(30)의 차광영역과 노광영역이 서로 바뀌어서 정의된다.When the first photosensitive film 44a is used as a negative type, although not shown in the drawing, the light blocking area and the exposure area of the first photomask 30 shown in FIG. 3A are interchanged with each other.

상기와 같이 구성된 제1포토마스크(30)를 이용할 경우, 차후 패드 오픈영역을 형성할 부분에 대응되는 제1질화갈륨층(43)은 요(凹)부에 대응되는 높이를 갖는다.In the case of using the first photomask 30 configured as described above, the first gallium nitride layer 43 corresponding to the portion where the pad open area is to be formed later has a height corresponding to the concave portion.

이후에, 패터닝된 제1감광막(44a)을 마스크로 노출된 상기 제1질화갈륨층(43)을 식각하여 상부에 요철 형상을 갖는 제1질화갈륨층(43)을 형성한다.Subsequently, the first gallium nitride layer 43 having the patterned first photoresist layer 44a exposed as a mask is etched to form a first gallium nitride layer 43 having an uneven shape on the top.

그리고, 상부가 요철 형상을 갖도록 제1질화갈륨층(43)을 식각한 후에는 패터닝된 제1감광막(44a)을 제거한다. 이때, 상기 요철의 각도(θ)는 수평기준으로 90°미만이 되도록 형성한다.After the first gallium nitride layer 43 is etched so that the upper portion has an uneven shape, the patterned first photoresist layer 44a is removed. At this time, the unevenness angle θ is formed to be less than 90 ° on the horizontal basis.

상기와 같은 공정을 진행하면, 상기 제1질화갈륨층(43)의 돌출된 철(凸)부들은 삼각, 사각, 오각, 육각과 같은 다면체를 이루거나 원형 또는 라인 형상을 이루도록 형성된다. 이와 같이 제1질화갈륨층(43)을 다면체나 원형이나 라인 형상으로 형성하는 이유는 차후에 형성될 활성층의 면적을 증가시키고, 제1금속전극의 접촉면적을 증가시켜서 접촉 저항을 감소시키고, 열발생 효율을 향상시키기 위해서이다.Proceeding the above process, the protruding iron parts of the first gallium nitride layer 43 are formed to form a polyhedron such as triangular, square, pentagonal, hexagonal or circular or line shape. The reason why the first gallium nitride layer 43 is formed into a polyhedron, a circle, or a line shape is to increase the area of the active layer to be formed later, to increase the contact area of the first metal electrode, to reduce the contact resistance, and to generate heat. To improve the efficiency.

이때, 제1질화갈륨층(43)의 철(凸)부들은 규칙적으로 배열시키거나 크로스형으로 지그재그로 형성할 수 있다.At this time, the iron portions of the first gallium nitride layer 43 may be arranged regularly or formed in a zigzag shape in a cross shape.

다음에, 도 4c에 도시한 바와 같이, 요철형상을 갖는 제1질화갈륨층(43)의 상부에 제2감광막(44b)을 도포한 후, 포토리소그라피 공정으로 노광 및 현상하여 제2감광막(44b)을 선택적으로 패터닝한다. 이때, 제2감광막(44b)은 패드 오픈 될 영역에 대응되는 부분만 제거되도록 패터닝한다.Next, as shown in FIG. 4C, after the second photosensitive film 44b is applied on the first gallium nitride layer 43 having an uneven shape, the second photosensitive film 44b is exposed and developed by a photolithography process. ) Is optionally patterned. In this case, the second photoresist layer 44b is patterned to remove only a portion corresponding to the area to be opened.

이후에, 상기 패터닝된 제2감광막(44b)을 마스크로 상기 버퍼층(42)이 드러나도록 상기 제1질화갈륨층(43)을 식각하고, 제2감광막(44b)을 제거한다.Subsequently, the first gallium nitride layer 43 is etched to expose the buffer layer 42 using the patterned second photoresist layer 44b as a mask, and the second photoresist layer 44b is removed.

상기 제2감광막(44b)을 패터닝하는 제2포토마스크(33)는, 도 3b에 도시한 바와 같이, 제2감광막(44b)을 포지티브 타입으로 사용할 경우에는 패드 오픈할 영역에 대응되는 부분에만 1개의 노광영역(34)이 정의되어 있고, 그 이외의 부분은 차광영역(35)으로 정의되어 있다.As shown in FIG. 3B, when the second photoresist 44b is used as a positive type, the second photomask 33 patterning the second photoresist 44b may be formed only at a portion corresponding to the pad opening area. Two exposure regions 34 are defined, and other portions are defined as light shielding regions 35.

그리고, 제2감광막(44b)을 네가티브 타입으로 사용할 경우에는, 도면에는 도시되지 않았지만, 도 3b에 제시된 제2포토마스크(33)의 차광영역과 노광영역이 서로 바뀌어서 정의된다.In the case where the second photosensitive film 44b is used as a negative type, although not shown in the drawing, the light blocking area and the exposure area of the second photomask 33 shown in FIG. 3B are interchanged with each other.

그리고, 상기 제1감광막을 사진 식각 하기 위한 제1포토마스크(61)는 패드 오픈될 영역을 도 3a와 다른 형태로 즉, 도 5a와 도 5b에 도시한 바와 같이, 구성시킬 수 있다. 좀 더 자세하게는, 제1감광막을 포지티브 타입으로 형성할 경우에는 발광영역에 대응되는 부분에는 삼각, 사각, 오각, 육각과 같은 다면체를 이루거나 원형 또는 라인 형상을 갖는 복수개의 제1차광영역(62a)들이 규칙적으로 배열되도록 정의되어 있고, 패드 오픈영역에 대응되는 부분에는 넓은 면적을 갖는 제2차광영역(62b)이 정의되도록 구성된다. 그리고, 제1, 제2차광영역(62a, 62b) 이외의 부분은 노광영역(63)으로 정의된다. 이때, 패드 오픈 영역에 대응되는 제2차광영역(62b)은 발광영역에 인접한 측면이 일자형이나 요철 형상을 갖도록 구성할 수도 있다.In addition, the first photomask 61 for photo etching the first photoresist layer may have a region to be opened in a different form from that of FIG. 3A, that is, as shown in FIGS. 5A and 5B. In more detail, when the first photoresist film is formed in a positive type, a plurality of first light blocking regions 62a may form a polyhedron such as a triangle, a square, a pentagon, and a hexagon, or may have a circular or line shape in a portion corresponding to the light emitting region. Are arranged to be arranged regularly, and the second light shielding area 62b having a large area is defined at a portion corresponding to the pad open area. The portions other than the first and second light blocking regions 62a and 62b are defined as the exposure region 63. In this case, the second light blocking region 62b corresponding to the pad open region may be configured such that a side surface adjacent to the light emitting region has a straight or irregular shape.

그리고, 제1감광막을 네가티브 타입으로 형성할 경우에는 제1포토마스크(61)의 차광영역과 노광영역이 서로 바뀌어서 정의된다.When the first photoresist film is formed in a negative type, the light shielding area and the exposure area of the first photomask 61 are interchanged with each other.

이와 같이 구성된 제1포토마스크(61)를 사용하면, 도면에는 도시되지 않았지만, 제1감광막(44a)에 의해 패터닝되는 제1질화갈륨층(43)이 패드 오픈될 영역에서 돌출되도록 구성된다.When the first photomask 61 configured as described above is used, although not shown in the drawing, the first gallium nitride layer 43 patterned by the first photoresist film 44a is configured to protrude from the pad to be opened.

그리고, 제2감광막(44b)을 식각하기 위한 제2포토마스크(64)는 도 5c에 도시한 바와 같이, 제2감광막(44b)을 포지티브 타입으로 사용할 경우에는 패드 오픈할 영역에 대응되는 부분에만 1개의 노광영역(65)이 정의되어 있고, 그 이외의 부분은 차광영역(66)으로 정의되어 있다.As shown in FIG. 5C, when the second photoresist 44b is used as a positive type, the second photomask 64 for etching the second photoresist 44b is formed only in a portion corresponding to the pad opening area. One exposure area 65 is defined, and the other part is defined as the light shielding area 66.

그리고, 제2감광막(44b)을 네가티브 타입으로 사용할 경우에는, 도면에는 도시되지 않았지만, 도 5c에 제시된 제2포토마스크(64)의 차광영역과 노광영역이 서로 바뀌어서 정의된다.When the second photosensitive film 44b is used as a negative type, although not shown in the drawing, the light blocking area and the exposure area of the second photomask 64 shown in FIG. 5C are interchanged with each other.

상기에서 도 3b와 도 5c에 제시된 제2포토마스크(33, 64)의 노광영역(34, 65)은 제1포토마스크(30, 61)의 인접한 차광영역(31, 62a)의 일측과 일치하거나 격리되도록 구성할 수 있다.The exposure areas 34 and 65 of the second photomasks 33 and 64 shown in FIGS. 3B and 5C coincide with one sides of adjacent light blocking areas 31 and 62a of the first photomasks 30 and 61. It can be configured to be isolated.

다음에, 도 4d에 도시한 바와 같이, 요철 형상을 갖는 상기 제1질화갈륨층(43) 및 오픈된 버퍼층(42) 상에 제1도전형 질화갈륨층(45)과 활성층(46)과 제2도전형 질화갈륨층(47)을 차례로 형성시킨다. 이와 같이 형성된 제1도전형 질화갈륨층(45)과 활성층(46)과 제2도전형 질화갈륨층(47)은 모두 요철 형상을 갖도록 형성되어서 그 표면적이 증가되는 효과가 있다. 상기에서 제2도전형 질화갈륨층(47)은 Mg 성분과 같은 P형 불순물로 도핑되어 있다.Next, as shown in FIG. 4D, a first conductive gallium nitride layer 45, an active layer 46, and a first conductive layer are formed on the first gallium nitride layer 43 and the open buffer layer 42 having an uneven shape. The two-conducting gallium nitride layer 47 is formed in sequence. The first conductive gallium nitride layer 45, the active layer 46, and the second conductive gallium nitride layer 47 formed as described above are all formed to have an uneven shape, thereby increasing the surface area thereof. The second conductive gallium nitride layer 47 is doped with a P-type impurity such as an Mg component.

상기에서 제1도전형은 n형을 나타낸 것이고, 제2도전형은 p형을 나타낸 것이다.In the above description, the first conductivity type is n-type and the second conductivity type is p-type.

이후에, 도 4e에 도시한 바와 같이, 상기 제2도전형 질화갈륨층(47) 상에 제1금속전극(48)을 증착시킨다. 그리고, 상기 제1금속전극(48)의 요(凹)부를 메우도록 상기 제1금속전극(48)의 상부에 제1절연막(49)을 증착한다. 이때, 제1절연막(49)은 산화막으로 형성할 수 있다. 그리고, 제1금속전극(48)은 저항값이 작고 반사율이 높은 알루미늄(Al), 알루미늄 합금(Al alloy), 은(Ag) 및 은 합금(Ag alloy), 로듐(Rh)으로 이루어진 금속 중 적어도 어느 하나를 선택하여 형성한다. 이와 같이 제1금속전극(48)을 반사율이 높은 금속으로 형성하면, 차후에 발광 동작시 발광 효율을 높일 수 있다.Thereafter, as shown in FIG. 4E, a first metal electrode 48 is deposited on the second conductive gallium nitride layer 47. In addition, a first insulating layer 49 is deposited on the first metal electrode 48 so as to fill the recessed portion of the first metal electrode 48. In this case, the first insulating layer 49 may be formed of an oxide layer. In addition, the first metal electrode 48 has at least a metal having a low resistance value and high reflectance, including aluminum (Al), aluminum alloy (Al alloy), silver (Ag), silver alloy (Ag), and rhodium (Rh). Select one to form. As such, when the first metal electrode 48 is formed of a metal having high reflectance, the light emission efficiency may be increased during the light emission operation.

다음에, 상기 제1절연막(49) 상에 제3감광막(50)을 도포한 후, 포토리소그라피 공정으로 노광 및 현상하여 선택적으로 제3감광막(50)을 패터닝한다.Next, after the third photoresist film 50 is coated on the first insulating film 49, the third photoresist film 50 is selectively patterned by exposure and development by a photolithography process.

이후에, 패터닝된 제3감광막(50)을 마스크로 제2도전형 질화갈륨층(47)의 상부가 드러날 때까지 노출된 제1절연막(49)과 제1금속전극(48)을 식각한다.Subsequently, the exposed first insulating layer 49 and the first metal electrode 48 are etched using the patterned third photoresist layer 50 as a mask until the upper portion of the second conductive gallium nitride layer 47 is exposed.

이에 의해서, 제1금속전극(48)은 제2도전형 질화갈륨층(47)의 요철 형상 중 돌출된 상면을 제외한 요(凹)부의 측면과 바닥면을 따라서 판 형상으로 형성되어 있다. 그리고, 제1절연막(49)은 요(凹)부의 내부를 메우고 있다. 이와 같은 제1절연막(49)은 돌출 형성된 제1질화갈륨층(43)의 철(凸)부 사이(즉, 요(凹)부 내부)에 형성되어 있다.As a result, the first metal electrode 48 is formed in a plate shape along the side surface and the bottom surface of the concave portion except for the protruding upper surface of the concave-convex shape of the second conductive gallium nitride layer 47. The first insulating film 49 fills the inside of the concave portion. The first insulating film 49 is formed between the iron portions of the protruding first gallium nitride layer 43 (that is, inside the yaw portion).

이때, 발광영역을 제외한 패드영역 특히, 패드 오픈할 영역에는 제1금속전극(48)과 제1절연막(49)이 제3감광막(50)으로 마스킹 되어 남아 있다. 이후에, 제3감광막(50)을 제거한다.In this case, the first metal electrode 48 and the first insulating layer 49 are masked with the third photoresist layer 50 in the pad region except for the light emitting region, particularly in the pad opening region. Thereafter, the third photosensitive film 50 is removed.

다음에, 도 4f에 도시한 바와 같이, 제1금속전극(48)과 제1절연막(49) 상에 제2절연막(51)을 증착한다. 이때, 제2절연막(51)은 산화막으로 형성한다.Next, as shown in FIG. 4F, a second insulating film 51 is deposited on the first metal electrode 48 and the first insulating film 49. At this time, the second insulating film 51 is formed of an oxide film.

이후에, 도 4g에 도시한 바와 같이, 요철 부분의 철(凸)부 상면에 형성된 제2절연막(51)과 제2도전형 질화갈륨층(47)과 활성층(46)을 차례대로 식각하여, 요철 부분의 철(凸)부 각각의 상면에 복수개의 홀(52)을 형성한다. 이와 같이 홀(52)을 형성하면, 이를 통해 요철 부분의 철(凸)부 상면의 상기 제1도전형 질화갈륨층(45)이 드러나게 된다.Subsequently, as shown in FIG. 4G, the second insulating film 51, the second conductive gallium nitride layer 47, and the active layer 46 formed on the upper surface of the iron portion of the uneven portion are sequentially etched. A plurality of holes 52 are formed in the upper surface of each of the convex portions of the uneven portion. When the hole 52 is formed as described above, the first conductive gallium nitride layer 45 on the upper surface of the iron portion of the uneven portion is exposed.

다음에, 상기 복수개의 홀(52)을 포함한 제2절연막(51) 상부에 제3절연막(미도시)을 증착한 후, 에치백 공정을 진행하여 복수개의 홀(52)의 측면에 각각 제1측벽절연막(53)을 형성한다.Next, after depositing a third insulating film (not shown) on the second insulating film 51 including the plurality of holes 52, an etch back process is performed to firstly cover the first holes on the side surfaces of the plurality of holes 52, respectively. The sidewall insulating film 53 is formed.

이후에, 도 4h에 도시한 바와 같이, 상기 홀(52)을 포함한 상기 제2절연막(51) 상부에 제2금속전극(54)을 증착한다. 그리고, 발광영역을 제외한 패드영역의 제2금속전극(54)을 식각하는 공정을 진행한다.Thereafter, as illustrated in FIG. 4H, a second metal electrode 54 is deposited on the second insulating layer 51 including the hole 52. In addition, a process of etching the second metal electrode 54 in the pad region except for the light emitting region is performed.

이때, 제2금속전극(54)은 저항값이 작고 반사율이 높은 알루미늄(Al), 알루미늄 합금(Al alloy), 은(Ag) 및 은 합금(Ag alloy), 로듐(Rh)으로 이루어진 금속 중 적어도 어느 하나를 선택하여 형성한다.At this time, the second metal electrode 54 has at least a low resistance value and a high reflectance of at least one of metals made of aluminum (Al), aluminum alloy (Al alloy), silver (Ag), silver alloy (Ag), and rhodium (Rh). Select one to form.

상기에서 제1절연막(49)과 제2절연막(51)은 제1금속전극(48)과 제2금속전극(54)을 격리시키는 역할을 한다. The first insulating layer 49 and the second insulating layer 51 serve to isolate the first metal electrode 48 and the second metal electrode 54 from each other.

이에 의해서, 제2금속전극(54)은 복수개의 홀(52)을 통해 드러난 제1도전형 질화갈륨층(45)과 접촉하고 있다. 즉, 제1도전형 질화갈륨층(45)은 제2금속전극(54)으로 부터 동일 전압을 인가받으며, 전체 발광영역에 제2금속전극(54)이 판 형상으로 형성되어 있다. 그리고, 제2금속전극(54)이 복수개의 홀(52)을 통해 제1도전형 질화갈륨층(45)과 각각 접촉됨에 의해서 개별 발광 다이오드 영역이 정의된다.As a result, the second metal electrode 54 is in contact with the first conductive gallium nitride layer 45 exposed through the plurality of holes 52. That is, the first conductive gallium nitride layer 45 receives the same voltage from the second metal electrode 54, and the second metal electrode 54 is formed in a plate shape in the entire light emitting area. In addition, an individual light emitting diode region is defined by the second metal electrode 54 contacting the first conductive gallium nitride layer 45 through the plurality of holes 52, respectively.

다음에, 도 4i에 도시한 바와 같이, 패드 오픈영역을 요철 구조물의 배면에 형성시키기 위해서 상기 사파이어 기판(41)을 뒤집어서 제2금속전극(54)을 실리콘 웨이퍼(60) 상에 본딩시킨다.Next, as shown in FIG. 4I, the sapphire substrate 41 is inverted and the second metal electrode 54 is bonded to the silicon wafer 60 so as to form the pad open area on the back surface of the uneven structure.

이후에, 도 4j에 도시한 바와 같이, 레이저 공정으로 상기 사파이어 기판(41) 및 상기 버퍼층(42)을 분리 제거시킨다. 이와 같은 공정을 진행하면 패드 오픈할 영역의 제1도전형 질화갈륨층(45)의 배면 및 제1질화갈륨층(43)의 배면이 드러난다.Thereafter, as shown in FIG. 4J, the sapphire substrate 41 and the buffer layer 42 are separated and removed by a laser process. In this process, the rear surface of the first conductive gallium nitride layer 45 and the rear surface of the first gallium nitride layer 43 in the pad opening area are exposed.

다음에, 상기 제1질화갈륨층(43)과 제1도전형 질화갈륨층(45)의 배면 상부에 제4절연막(55)을 도포한 후, 패드 오픈 마스크를 이용하여 패드 오픈할 영역에 대응되는 제1도전형 질화갈륨층(45)만 드러나도록 선택적으로 제4절연막(55)을 식각한다.Next, after the fourth insulating film 55 is coated on the rear surfaces of the first gallium nitride layer 43 and the first conductive gallium nitride layer 45, the pad opening mask is used to correspond to the pad opening area. The fourth insulating layer 55 is selectively etched so that only the first conductive gallium nitride layer 45 is exposed.

이후에, 식각된 제4절연막(55)을 마스크로 배면으로 부터 제1도전형 질화갈륨층(45)과 활성층(46)과 제2도전형 질화갈륨층(47)을 차례대로 식각하여, 제1금속전극(48)이 오픈되도록 패드 오픈영역(56)을 형성한다.Subsequently, the first conductive gallium nitride layer 45, the active layer 46, and the second conductive gallium nitride layer 47 are sequentially etched from the rear surface by using the etched fourth insulating layer 55 as a mask. The pad open area 56 is formed to open the one metal electrode 48.

다음에, 상기 패드 오픈영역(56)을 포함한 제4절연막(55) 상에 제5절연막(미도시)을 증착한 후, 제5절연막을 에치백하여 제2측벽절연막(57)을 형성한다. 이때, 제2측벽절연막(57)은 패드 오픈영역(56) 일측에 드러난 제4절연막(55)과 제1도전형 질화갈륨층(45)과 활성층(46)과 제2도전형 질화갈륨층(47)의 측면에 형성된다.Next, after depositing a fifth insulating film (not shown) on the fourth insulating film 55 including the pad open area 56, the fifth insulating film is etched back to form a second side wall insulating film 57. In this case, the second side wall insulating layer 57 may include the fourth insulating layer 55, the first conductive gallium nitride layer 45, the active layer 46, and the second conductive gallium nitride layer exposed on one side of the pad open region 56. 47) is formed on the side.

이와 같이 사파이어 기판(41)과 버퍼층(42)을 레이저 공정으로 분리 제거하고, 패드 오픈영역(56)을 형성하기 위해서 배면으로 부터 제1도전형 질화갈륨층(45)과 활성층(46)과 제2도전형 질화갈륨층(47)을 차례대로 식각하면, 제1금속전극(48)의 배면이 오픈 된다.In this manner, the sapphire substrate 41 and the buffer layer 42 are separated and removed by a laser process, and the first conductive gallium nitride layer 45, the active layer 46 and the first conductive layer are formed from the back surface to form the pad open area 56. When the second conductive gallium nitride layer 47 is etched in sequence, the back surface of the first metal electrode 48 is opened.

이와 같은 공정을 진행하여 발광 다이오드를 형성하면, 제1금속전극(48)의 배면이 드러나도록 패드 오픈영역(56)이 형성되므로, 후속 패키지 공정시 제1, 제2금속전극(48, 54)을 얼라인 하는 공정을 수월하게 진행할 수 있다.When the light emitting diode is formed by the above process, since the pad open region 56 is formed to expose the back surface of the first metal electrode 48, the first and second metal electrodes 48 and 54 are used during the subsequent package process. The process of aligning can be carried out easily.

또한, 상기와 같이 발광 다이오드를 형성하면, 제1금속전극(48)은 요철 부분의 요(凹)부의 측면 및 하면에서 제2도전형 질화갈륨층(47)과 접촉되어 있고, 제2금속전극(54)은 제1질화갈륨층(43)의 요철 부분 중, 철(凸)부들의 상면에서 제1도전형 질화갈륨층(45)과 접촉되어 있다.When the light emitting diode is formed as described above, the first metal electrode 48 is in contact with the second conductive gallium nitride layer 47 at the side and bottom surfaces of the uneven portion of the uneven portion, and the second metal electrode 54 is in contact with the first conductive gallium nitride layer 45 on the upper surface of the iron portions of the uneven portions of the first gallium nitride layer 43.

이와 같이 구성된 제1, 제2금속전극(48, 54)에 전압을 인가하면, 제1질화갈륨층(43)의 요철 부분 즉, 철(凸)부의 둘레로 발광이 진행된다. 이때, 철(凸)부의 둘레를 각각 단위 발광영역으로 정의할 수 있다.When voltage is applied to the first and second metal electrodes 48 and 54 configured as described above, light emission proceeds around the uneven portion of the first gallium nitride layer 43, that is, the iron portion. In this case, each of the periphery of the iron portion may be defined as a unit emission region.

이와 같이 요철 부분의 철(凸)부의 둘레를 단위 발광영역으로 사용하면, 발광영역 중, 한, 두영역에 결함이 발생하여도 전체 불량으로 직결되지 않도록 할 수 있다. 그리고, 직렬(Serial) 다이오드 저항을 줄여서 발열을 억제시킬 수도 있다.In this way, when the periphery of the convex portion of the uneven portion is used as the unit light emitting area, even if a defect occurs in one or two areas of the light emitting area, it is possible to prevent direct connection to the overall defect. In addition, it is possible to suppress the heat generation by reducing the serial diode resistance.

제2실시예Second Embodiment

먼저, 본 발명의 제2실시예에 따른 발광 다이오드의 구조에 대하여 설명하기로 한다.First, the structure of the light emitting diode according to the second embodiment of the present invention will be described.

도 6은 본 발명의 제2실시예에 따른 발광 다이오드의 구조 단면도이다.6 is a structural cross-sectional view of a light emitting diode according to a second embodiment of the present invention.

본 발명의 제2실시예에 따른 발광 다이오드는, 도 6에 도시한 바와 같이, 상부가 요철 형상을 갖는 저결함 제1질화갈륨층(83)의 상에 제1도전형 질화갈륨층(85)과 활성층(86)과 제2도전형 질화갈륨층(87)이 차례로 형성되어 있다. 이때, 상기 제1도전형 질화갈륨층(85)과 활성층(86)과 제2도전형 질화갈륨층(87)은 모두 요철 형상을 갖도록 형성되어서 그 표면적이 증가되는 효과가 있다. 상기에서 제2도전형 질화갈륨층(87)은 Mg 성분과 같은 P형 불순물로 도핑되어 있다.In the light emitting diode according to the second embodiment of the present invention, as shown in FIG. 6, the first conductive gallium nitride layer 85 is formed on the low defect first gallium nitride layer 83 having an uneven shape. And an active layer 86 and a second conductive gallium nitride layer 87 are formed in this order. At this time, the first conductive gallium nitride layer 85, the active layer 86 and the second conductive gallium nitride layer 87 are all formed to have an uneven shape, thereby increasing the surface area thereof. The second conductive gallium nitride layer 87 is doped with a P-type impurity such as an Mg component.

상기에서 제1도전형은 n형을 나타낸 것이고, 제2도전형은 p형을 나타낸 것이다.In the above description, the first conductivity type is n-type and the second conductivity type is p-type.

이때, 요철 형상을 갖는 상기 제1질화갈륨층(83)의 돌출된 철(凸)부들은 삼각, 사각, 오각, 육각과 같은 다면체를 이루거나 원형 또는 라인 형상으로 형성되어 있다.At this time, the protruding iron portions of the first gallium nitride layer 83 having an uneven shape form a polyhedron such as triangular, square, pentagonal, hexagonal, or are formed in a circular or line shape.

이때, 다면체, 원형 또는 라인 형상을 갖는 제1질화갈륨층(83)의 철(凸)부들은 규칙적으로 배열되도록 형성하거나, 크로스형으로 지그재그로 배열시킬 수도 있다. 그리고, 상기 요철의 각도(θ)는 수평기준으로 90°미만이 되도록 형성되어 있다.In this case, the iron portions of the first gallium nitride layer 83 having a polyhedron, a circular shape, or a line shape may be formed to be regularly arranged, or may be arranged in a zigzag shape in a cross shape. The unevenness angle θ is formed to be less than 90 ° on a horizontal basis.

이와 같이 제1질화갈륨층(83)을 다면체나 원형이나 라인 형상으로 형성하는 이유는 차후에 활성층의 면적을 증가시키고, 제1금속전극의 접촉면적을 증가시켜서 접촉 저항을 감소시키고, 열발생 효율을 향상시키기 위해서이다.The reason why the first gallium nitride layer 83 is formed into a polyhedron, a circular shape, or a line shape is that the area of the active layer is increased later, the contact area of the first metal electrode is increased to decrease the contact resistance, and the heat generating efficiency is improved. To improve.

그리고, 제2도전형 질화갈륨층(87)의 요철 형상 중 돌출된 상면을 제외한 요(凹)부의 측면과 바닥면을 따라서 판 형상으로 제1금속전극(88)이 형성되어 있고, 상기 요철 형상을 갖는 제1금속전극(88)의 요(凹)부를 메우도록 상기 제1금속전극(88)의 상부에 제1절연막(89)이 형성되어 있다. 이때, 제1금속전극(88)은 저항 값이 작고 반사율이 높은 알루미늄(Al), 알루미늄 합금(Al alloy), 은(Ag) 및 은 합금(Ag alloy), 로듐(Rh)으로 이루어진 금속 중 적어도 어느 하나를 선택하여 형성되어 있고, 제1절연막(89)은 산화막으로 형성되어 있다. The first metal electrode 88 is formed in a plate shape along the side surfaces and the bottom surface of the second conductive gallium nitride layer 87 except for the protruding upper surface of the second conductive gallium nitride layer 87. A first insulating film 89 is formed on the first metal electrode 88 so as to fill the recessed portion of the first metal electrode 88 having the upper surface of the first metal electrode 88. In this case, the first metal electrode 88 has at least a metal having a low resistance value and high reflectance, including at least one of aluminum (Al), aluminum alloy (Al alloy), silver (Ag), silver alloy (Ag), and rhodium (Rh). Either one is selected and the first insulating film 89 is formed of an oxide film.

이와 같은 제1절연막(89)은 돌출 형성된 제1질화갈륨층(83)의 철(凸)부 사이에 형성되어, 후속 공정으로부터 요부의 측면과 바닥면에 제1금속전극(88)을 보호하는 역할을 한다.The first insulating film 89 is formed between the iron portions of the protruding first gallium nitride layer 83 to protect the first metal electrode 88 on the side and bottom surface of the recessed portion from subsequent processes. Play a role.

그리고, 상기 제1금속전극(88)과 제1절연막(89)을 포함한 요철 상부에는 제2절연막(91)이 증착되어 있다. 이때, 제2절연막(91)은 산화막으로 형성되어 있다.In addition, a second insulating layer 91 is deposited on the uneven portion including the first metal electrode 88 and the first insulating layer 89. At this time, the second insulating film 91 is formed of an oxide film.

그리고, 요철 부분의 철(凸)부 상면에는 제1도전형 질화갈륨층(85)이 드러나게 복수개의 홀(92)(도 8f 참조)이 형성되어 있다. 이때, 상기 홀(92)은 제2절연막(91)과 제2도전형 질화갈륨층(87)과 활성층(86)이 차례로 식각되어 형성된 것이다.A plurality of holes 92 (see FIG. 8F) are formed on the upper surface of the convex portion of the uneven portion to expose the first conductive gallium nitride layer 85. In this case, the hole 92 is formed by sequentially etching the second insulating layer 91, the second conductive gallium nitride layer 87, and the active layer 86.

그리고, 상기 복수개의 홀(92)의 측면에는 제1측벽절연막(93)이 형성되어 있다.A first side wall insulating film 93 is formed on side surfaces of the plurality of holes 92.

그리고, 상기 복수개의 홀(92)을 통해 제1도전형 질화갈륨층(85)과 접촉하도록 발광영역의 상기 제2절연막(91) 상에 판 형상으로 제2금속전극(94)이 형성되어 있다. 이때, 제2금속전극(94)은 저항값이 작고 반사율이 높은 알루미늄(Al), 알루미늄 합금(Al alloy), 은(Ag) 및 은 합금(Ag alloy), 로듐(Rh)으로 이루어진 금속 중 적어도 어느 하나를 선택하여 형성되어 있다.In addition, a second metal electrode 94 is formed in a plate shape on the second insulating layer 91 in the light emitting region to contact the first conductive gallium nitride layer 85 through the plurality of holes 92. . In this case, the second metal electrode 94 has at least a metal having a low resistance value and high reflectance, including at least one of aluminum (Al), aluminum alloy (Al alloy), silver (Ag), silver alloy (Ag), and rhodium (Rh). It is formed by selecting either one.

상기 제1절연막(89)과 제2절연막(91)은 제1금속전극(88)과 제2금속전극(94)을 격리시키는 역할을 한다.The first insulating film 89 and the second insulating film 91 serve to isolate the first metal electrode 88 and the second metal electrode 94 from each other.

상기 제1도전형 질화갈륨층(85)은 제2금속전극(94)으로 부터 동일 전압을 인가받으며, 제2금속전극(94)이 복수개의 홀(92)을 통해 제1도전형 질화갈륨층(85)과 각각 접촉됨에 의해서 개별 발광 다이오드 영역이 정의된다.The first conductive gallium nitride layer 85 receives the same voltage from the second metal electrode 94, and the second metal electrode 94 passes through the plurality of holes 92. Each contact with 85 defines an individual light emitting diode region.

그리고, 상기 제2금속전극(94)을 포함한 상기 구조물은 뒤집혀져 있고, 상기 제2금속전극(94)의 상면이 실리콘 웨이퍼(100)에 부착되어 있다.The structure including the second metal electrode 94 is upside down, and an upper surface of the second metal electrode 94 is attached to the silicon wafer 100.

그리고, 패드영역에는 제1질화갈륨층(83)과 제1도전형 질화갈륨층(85)과 활성층(86)과 제2도전형 질화갈륨층(87)이 차례대로 식각된 패드 오픈영역(96)이 형성되어 있다. 그리고, 패드 오픈영역(96)을 구성하기 위해 식각된 상기 제1질화갈륨층(83)과 제1도전형 질화갈륨층(85)과 활성층(86)과 제2도전형 질화갈륨층(87)의 측면에는 제2측벽절연막(97)이 더 구비되어 있다.In the pad region, the pad open region 96 in which the first gallium nitride layer 83, the first conductive gallium nitride layer 85, the active layer 86, and the second conductive gallium nitride layer 87 are sequentially etched is provided. ) Is formed. The first gallium nitride layer 83, the first conductive gallium nitride layer 85, the active layer 86, and the second conductive gallium nitride layer 87 etched to form the pad open region 96 are provided. The second side wall insulating film 97 is further provided on the side surface of the substrate.

이와 같이 패드 오픈영역(96)은 배면에서 제1금속전극(88)이 드러나도록 형성되어 있다.As such, the pad open area 96 is formed such that the first metal electrode 88 is exposed from the rear surface.

이와 같이 본 발명의 발광 다이오드는, 제1금속전극(88)은 배면에서 얼라인되고, 제2금속전극(94)은 상면에서 얼라인된다. 따라서, 후속 패키지 공정시 얼라인 공정을 수월하게 진행할 수 있는 효과가 있다.As described above, in the light emitting diode of the present invention, the first metal electrode 88 is aligned on the rear surface, and the second metal electrode 94 is aligned on the upper surface. Therefore, there is an effect that the alignment process can be easily performed during the subsequent package process.

또한, 상기 구성을 갖는 발광 다이오드는, 제1금속전극(88)이 요철 부분의 요(凹)부의 측면 및 하면에서 제2도전형 질화갈륨층(87)과 접촉되어 있고, 제2금속전극(94)은 제1질화갈륨층(83)의 요철 부분 중, 철(凸)부의 각 상면에서 제1도전형 질화갈륨층(85)과 접촉되어 있다.In the light emitting diode having the above structure, the first metal electrode 88 is in contact with the second conductive gallium nitride layer 87 at the side and bottom surfaces of the uneven portion of the uneven portion, and the second metal electrode ( 94 is in contact with the first conductive gallium nitride layer 85 on the upper surface of each of the uneven portions of the first gallium nitride layer 83.

이와 같이 구성된 제1, 제2금속전극(88, 94)에 전압을 인가하면, 제1질화갈륨층(83)의 요철 부분 즉, 철(凸)부의 둘레로 발광이 진행된다. 이때, 철(凸)부의 둘레를 각각 단위 발광영역으로 정의할 수 있다. When voltage is applied to the first and second metal electrodes 88 and 94 configured as described above, light emission proceeds around the uneven portion of the first gallium nitride layer 83, that is, the iron portion. In this case, each of the periphery of the iron portion may be defined as a unit emission region.

이와 같이 요철 부분의 철(凸)부의 둘레를 단위 발광영역으로 사용하면, 발광영역 중, 한, 두영역에 결함이 발생하여도 전체 발광 다이오드가 발광하는데 문제가 발생하지 않도록 할 수 있다. 그리고, 직렬(Serial) 다이오드 저항을 줄여서 발열을 억제시킬 수도 있다.In this way, when the periphery of the convex portion of the uneven portion is used as the unit light emitting area, even if a defect occurs in one or two of the light emitting areas, it is possible to prevent the problem of the entire light emitting diode from emitting light. In addition, it is possible to suppress the heat generation by reducing the serial diode resistance.

다음에, 상기 구조를 갖는 본 발명의 제2실시예에 따른 발광 다이오드의 제조방법에 대하여 설명하기로 한다. Next, a method of manufacturing a light emitting diode according to a second embodiment of the present invention having the above structure will be described.

도 7a는 본 발명의 제2실시예에 따른 발광 다이오드 제조시 제1감광막을 패터닝하기 위한 제1포토마스크의 일예를 예시한 평면도이고, 도 7b는 본 발명의 제2실시예에 따른 발광 다이오드 제조시 감광막을 패터닝하기 위한 제2포토마스크의 일예를 예시한 평면도이다.7A is a plan view illustrating an example of a first photomask for patterning a first photoresist film when manufacturing a light emitting diode according to a second embodiment of the present invention, and FIG. 7B illustrates a light emitting diode manufacture according to a second embodiment of the present invention. FIG. 1 is a plan view illustrating an example of a second photomask for patterning a photosensitive film.

도 8a 내지 도 8j는 본 발명의 제2실시예에 따른 발광 다이오드의 제조방법을 나타낸 공정 단면도이다.8A to 8J are cross-sectional views illustrating a method of manufacturing a light emitting diode according to a second embodiment of the present invention.

본 발명의 제2실시예에 따른 발광 다이오드의 제조방법은, 먼저, 도 8a에 도시한 바와 같이, 사파이어 기판(81) 상에 순차적으로 버퍼층(82)과 제1질화갈륨층(83)을 증착시킨다. 이때, 버퍼층(82)은 대략 500~600℃ 범위의 온도에서 형성된 질화갈륨층이고, 제1질화갈륨층(83)은 상기 버퍼층(82) 상에 씨드를 이용하여 성장시킨 저결함 질화갈륨층으로, 도핑이 되어 있지 않거나, 제1도전형 이온으로 도핑되어 있을 수 있다.In the method of manufacturing the light emitting diode according to the second embodiment of the present invention, first, as shown in FIG. 8A, the buffer layer 82 and the first gallium nitride layer 83 are sequentially deposited on the sapphire substrate 81. Let's do it. At this time, the buffer layer 82 is a gallium nitride layer formed at a temperature of approximately 500 ~ 600 ℃ range, the first gallium nitride layer 83 is a low-defect gallium nitride layer grown by using a seed on the buffer layer 82 It may not be doped or may be doped with the first conductive ion.

다음에, 도 8b에 도시한 바와 같이, 제1질화갈륨층(83) 상에 제1감광막(84)을 도포한 후, 포토리소그라피 공정으로 노광 및 현상하여 선택적으로 패터닝한다. 이때, 제1감광막(84)은 삼각, 사각, 오각, 육각과 같은 다면체나 원형 또는 라인 형상의 독립된 패턴을 갖는 제1포토마스크(70)를 이용하여 패터닝한다.Next, as shown in FIG. 8B, the first photosensitive film 84 is applied onto the first gallium nitride layer 83, and then exposed and developed by a photolithography process to selectively pattern. In this case, the first photoresist layer 84 is patterned by using a first photomask 70 having an independent pattern of a polyhedron such as a triangle, a square, a pentagon, and a hexagon, or a circular or line shape.

상기에서 제1포토마스크(70)는 도 7a에 도시한 바와 같이, 차광영역(71)과 노광영역(72)으로 정의되어 있는데, 제1감광막(84)을 포지티브 타입으로 사용할 경우에는 발광영역에는 차광영역(71)이 규칙적으로 또는 크로스형으로 삼각, 사각, 오각, 육각과 같은 다면체나 원형 또는 라인 형상이 복수개 배열되도록 정의되어 있고, 그 이외의 부분은 노광영역(72)으로 정의되어 있다.As shown in FIG. 7A, the first photomask 70 is defined as the light shielding area 71 and the exposure area 72. When the first photoresist film 84 is used as a positive type, The light shielding area 71 is defined such that a plurality of polyhedrons such as triangular, square, pentagonal, hexagonal, circular, or line shapes are arranged in a regular or cross shape, and other portions are defined by the exposure area 72.

그리고, 상기 제1감광막(84)을 네가티브 타입으로 사용할 경우에는, 도면에는 도시되지 않았지만, 도 7a에 제시된 제1포토마스크(70)의 차광영역과 노광영역이 서로 바뀌어서 정의된다.When the first photosensitive film 84 is used as a negative type, although not shown in the drawing, the light blocking area and the exposure area of the first photomask 70 shown in FIG. 7A are interchanged with each other.

상기와 같이 구성된 제1포토마스크(70)를 이용할 경우, 차후 패드 오픈영역을 형성할 부분에 대응되는 제1질화갈륨층(83)은 요(凹)부에 대응되는 높이를 갖는다.In the case of using the first photomask 70 configured as described above, the first gallium nitride layer 83 corresponding to the portion where the pad open area is to be formed later has a height corresponding to the recess portion.

이후에, 패터닝된 제1감광막(84)을 마스크로 노출된 상기 제1질화갈륨층(83)을 식각하여 상부에 요철 형상을 갖는 제1질화갈륨층(83)을 형성한다. Subsequently, the first gallium nitride layer 83 having the patterned first photoresist layer 84 exposed as a mask is etched to form a first gallium nitride layer 83 having an uneven shape thereon.

그리고, 상부가 요철 형상을 갖도록 제1질화갈륨층(83)을 식각한 후에는 패터닝된 제1감광막(84)을 제거한다. 이때, 상기 요철의 각도(θ)는 수평기준으로 90°미만이 되도록 형성한다.After the first gallium nitride layer 83 is etched so that the upper portion has an uneven shape, the patterned first photoresist layer 84 is removed. At this time, the unevenness angle θ is formed to be less than 90 ° on the horizontal basis.

상기와 같은 공정을 진행하면, 상기 제1질화갈륨층(83)의 돌출된 철(凸)부들은 삼각, 사각, 오각, 육각과 같은 다면체를 이루거나 원형 또는 라인 형상을 이루도록 형성된다. 이와 같이 제1질화갈륨층(83)을 다면체나 원형이나 라인 형상으로 형성하는 이유는 차후에 형성될 활성층의 면적을 증가시키고, 제1금속전극의 접촉면적을 증가시켜서 접촉 저항을 감소시키고, 열발생 효율을 향상시키기 위해서이다.Proceeding with the above process, the protruding iron parts of the first gallium nitride layer 83 are formed to form a polyhedron such as triangular, square, pentagonal, hexagonal, or a circular or line shape. The reason for forming the first gallium nitride layer 83 in a polyhedron, a circular shape, or a line shape is to increase the area of the active layer to be formed later, to increase the contact area of the first metal electrode, to reduce the contact resistance, and to generate heat. To improve the efficiency.

이때, 제1질화갈륨층(83)의 철(凸)부들은 규칙적으로 배열시키거나 크로스형으로 지그재그로 형성할 수 있다.In this case, the iron portions of the first gallium nitride layer 83 may be regularly arranged or zigzag in a cross shape.

다음에, 도 8c에 도시한 바와 같이, 요철 형상을 갖는 상기 제1질화갈륨층(83) 상에 제1도전형 질화갈륨층(85)과 활성층(86)과 제2도전형 질화갈륨층(87)을 차례로 형성시킨다. 이와 같이 형성된 제1도전형 질화갈륨층(85)과 활성층(86)과 제2도전형 질화갈륨층(87)은 모두 요철 형상을 갖도록 형성되어서 그 표면적이 증가되는 효과가 있다. 상기에서 제2도전형 질화갈륨층(87)은 Mg 성분과 같은 P형 불순물로 도핑되어 있다.Next, as shown in Fig. 8C, a first conductive gallium nitride layer 85, an active layer 86, and a second conductive gallium nitride layer (1) are formed on the first gallium nitride layer 83 having an uneven shape. 87) are formed one after the other. The first conductive gallium nitride layer 85, the active layer 86, and the second conductive gallium nitride layer 87 formed as described above are all formed to have an uneven shape, thereby increasing the surface area thereof. The second conductive gallium nitride layer 87 is doped with a P-type impurity such as an Mg component.

상기에서 제1도전형은 n형을 나타낸 것이고, 제2도전형은 p형을 나타낸 것이다.In the above description, the first conductivity type is n-type and the second conductivity type is p-type.

이후에, 도 8d에 도시한 바와 같이, 상기 제2도전형 질화갈륨층(87) 상에 제1금속전극(88)을 증착시킨다. 그리고, 상기 제1금속전극(88)의 요(凹)부를 메우도록 상기 제1금속전극(88)의 상부에 제1절연막(89)을 증착한다. 이때, 제1절연막(89)은 산화막으로 형성할 수 있다. 그리고, 제1금속전극(88)은 저항값이 작고 반사율이 높은 알루미늄(Al), 알루미늄 합금(Al alloy), 은(Ag) 및 은 합금(Ag alloy), 로듐(Rh)으로 이루어진 금속 중 적어도 어느 하나를 선택하여 형성한다. 이와 같이 제1금속전극(88)을 반사율이 높은 금속으로 형성하면, 차후에 발광 동작시 발광 효율을 높일 수 있다.Thereafter, as shown in FIG. 8D, a first metal electrode 88 is deposited on the second conductive gallium nitride layer 87. In addition, a first insulating layer 89 is deposited on the first metal electrode 88 so as to fill the recessed portion of the first metal electrode 88. In this case, the first insulating film 89 may be formed of an oxide film. In addition, the first metal electrode 88 has at least a metal having a low resistance value and high reflectance, including aluminum (Al), aluminum alloy (Al alloy), silver (Ag), silver alloy (Ag), and rhodium (Rh). Select one to form. As such, when the first metal electrode 88 is formed of a metal having high reflectance, the light emission efficiency may be increased during the light emission operation.

다음에, 상기 제1절연막(89) 상에 제2감광막(90)을 도포한 후, 포토리소그라피 공정으로 노광 및 현상하여 선택적으로 제2감광막(90)을 패터닝한다.Next, after the second photosensitive film 90 is coated on the first insulating film 89, the second photosensitive film 90 is selectively patterned by exposure and development by a photolithography process.

이후에, 패터닝된 제2감광막(90)을 마스크로 제2도전형 질화갈륨층(87)의 상부가 드러날 때까지 노출된 제1절연막(89)과 제1금속전극(88)을 식각한다.Subsequently, the exposed first insulating layer 89 and the first metal electrode 88 are etched using the patterned second photosensitive layer 90 as a mask until the upper portion of the second conductive gallium nitride layer 87 is exposed.

이에 의해서, 제1금속전극(88)은 제2도전형 질화갈륨층(87)의 요철 형상 중 돌출된 상면을 제외한 요(凹)부의 측면과 바닥면을 따라서 판 형상으로 형성되어 있다. 그리고, 제1절연막(89)은 요(凹)부의 내부를 메우고 있다. 이와 같은 제1절연막(89)은 돌출 형성된 제1질화갈륨층(83)의 철(凸)부 사이(즉, 요(凹)부 내부)에 형성되어 있다.As a result, the first metal electrode 88 is formed in a plate shape along the side surface and the bottom surface of the concave portion of the second conductive gallium nitride layer 87 except the protruded upper surface. The first insulating film 89 fills the inside of the concave portion. The first insulating film 89 is formed between the iron portions of the protruding first gallium nitride layer 83 (that is, inside the yaw portion).

이때, 발광영역을 제외한 패드영역 특히, 패드 오픈할 영역에는 제1금속전극(88)과 제1절연막(89)이 남아 있다. 이후에, 제2감광막(90)을 제거한다.In this case, the first metal electrode 88 and the first insulating layer 89 remain in the pad region except for the light emitting region, particularly in the pad opening region. Thereafter, the second photosensitive film 90 is removed.

다음에, 도 8e에 도시한 바와 같이, 제1금속전극(88)과 제1절연막(89) 상에 제2절연막(91)을 증착한다. 이때, 제2절연막(91)은 산화막으로 형성한다.Next, as shown in FIG. 8E, a second insulating film 91 is deposited on the first metal electrode 88 and the first insulating film 89. At this time, the second insulating film 91 is formed of an oxide film.

이후에, 도 8f에 도시한 바와 같이, 요철 부분의 철(凸)부 상면에 형성된 제2절연막(91)과 제2도전형 질화갈륨층(87)과 활성층(86)을 차례대로 식각하여, 요철 부분의 철(凸)부 각각의 상면에 복수개의 홀(92)을 형성한다. 이와 같이 홀(92)을 형성하면, 이를 통해 요철 부분의 철(凸)부 상면의 상기 제1도전형 질화갈륨층(85)이 드러나게 된다.Subsequently, as shown in FIG. 8F, the second insulating film 91, the second conductive gallium nitride layer 87, and the active layer 86 formed on the upper surface of the iron portion of the uneven portion are sequentially etched. A plurality of holes 92 are formed in the upper surface of each of the convex portions of the uneven portion. When the hole 92 is formed in this way, the first conductive gallium nitride layer 85 on the upper surface of the iron portion of the uneven portion is exposed through this.

다음에, 상기 복수개의 홀(92)을 포함한 제2절연막(91) 상부에 제3절연막(미도시)을 증착한 후, 에치백 공정을 진행하여 복수개의 홀(92)의 측면에 각각 제1측벽절연막(93)을 형성한다.Next, after depositing a third insulating film (not shown) on the second insulating film 91 including the plurality of holes 92, an etch back process is performed to respectively form first first sides of the plurality of holes 92. A sidewall insulating film 93 is formed.

이후에, 도 8g에 도시한 바와 같이, 상기 홀(92)을 포함한 상기 제2절연막(91) 상부에 제2금속전극(94)을 증착한다. 그리고, 발광영역을 제외한 패드영역의 제2금속전극(94)을 식각하는 공정을 진행한다.Thereafter, as illustrated in FIG. 8G, a second metal electrode 94 is deposited on the second insulating layer 91 including the hole 92. Then, the process of etching the second metal electrode 94 in the pad region except for the light emitting region is performed.

이때, 제2금속전극(94)은 저항값이 작고 반사율이 높은 알루미늄(Al), 알루미늄 합금(Al alloy), 은(Ag) 및 은 합금(Ag alloy), 로듐(Rh)으로 이루어진 금속 중 적어도 어느 하나를 선택하여 형성한다.In this case, the second metal electrode 94 has at least a metal having a low resistance value and high reflectance, including at least one of aluminum (Al), aluminum alloy (Al alloy), silver (Ag), silver alloy (Ag), and rhodium (Rh). Select one to form.

상기에서 제1절연막(89)과 제2절연막(91)은 제1금속전극(88)과 제2금속전극(94)을 격리시키는 역할을 한다.The first insulating film 89 and the second insulating film 91 serve to isolate the first metal electrode 88 and the second metal electrode 94 from each other.

이에 의해서, 제2금속전극(94)은 복수개의 홀(92)을 통해 드러난 제1도전형 질화갈륨층(85)과 접촉하고 있다. 즉, 제1도전형 질화갈륨층(85)은 제2금속전극(94)으로 부터 동일 전압을 인가받으며, 전체 발광영역에 제2금속전극(94)이 판 형상으로 형성되어 있다. 그리고, 제2금속전극(94)이 복수개의 홀(92)을 통해 제1도전형 질화갈륨층(85)과 각각 접촉됨에 의해서 개별 발광 다이오드 영역이 정의된다.As a result, the second metal electrode 94 is in contact with the first conductive gallium nitride layer 85 exposed through the plurality of holes 92. That is, the first conductive gallium nitride layer 85 receives the same voltage from the second metal electrode 94, and the second metal electrode 94 is formed in a plate shape in the entire light emitting region. In addition, an individual light emitting diode region is defined by the second metal electrode 94 contacting the first conductive gallium nitride layer 85 through the plurality of holes 92.

다음에, 도 8h에 도시한 바와 같이, 패드 오픈영역을 요철 구조물의 배면에 형성시키기 위해서 상기 사파이어 기판(81)을 뒤집어서 제2금속전극(94)을 실리콘 웨이퍼(100) 상에 본딩시킨다.Next, as shown in FIG. 8H, the sapphire substrate 81 is turned upside down and the second metal electrode 94 is bonded to the silicon wafer 100 so as to form the pad open area on the rear surface of the uneven structure.

이후에, 도 8i에 도시한 바와 같이, 레이저 공정으로 상기 사파이어 기판(81)을 분리 제거시킨다. 이때, 상기 버퍼층(82)은 사파이어 기판(81) 제거시 같이 분리 제거될 수도 있고, 남아 있을 수도 있다. 이와 같은 공정을 진행하면 패드 오픈할 영역의 제1질화갈륨층(83)의 배면이 드러난다.Thereafter, as shown in FIG. 8I, the sapphire substrate 81 is separated and removed by a laser process. In this case, the buffer layer 82 may be separated and removed as the sapphire substrate 81 is removed, or may remain. In this process, the back surface of the first gallium nitride layer 83 in the pad opening area is revealed.

다음에, 상기 제1질화갈륨층(83)의 배면 상부에 제3감광막(95)을 도포한 후, 포토리소그라피 공정으로 노광 및 현상하여 패드 오픈할 영역에 대응되는 제1질화갈륨층(83)의 배면이 드러나도록 선택적으로 패터닝한다. 이와 같이, 제3감광막(95)은 패드 오픈할 영역을 제거시킬 수 있는 제2포토마스크(73)를 이용한다.Next, after the third photoresist film 95 is applied on the rear surface of the first gallium nitride layer 83, the first gallium nitride layer 83 corresponding to the area to be opened by exposing and developing the photolithography process is formed. Selectively pattern to reveal the back of the. As described above, the third photosensitive film 95 uses a second photomask 73 capable of removing the pad opening area.

좀 더 자세하게는, 상기 제2포토마스크(73)는 도 7b에 도시한 바와 같이, 노광영역(74)과 차광영역(75)으로 정의되어 있는데, 제3감광막(95)을 포지티브 타입으로 사용할 경우에는 패드 오픈영역에 대응되는 부분이 노광영역(74)으로 정의되고, 그를 제외한 부분은 차광영역(75)으로 정의된다.In more detail, as shown in FIG. 7B, the second photomask 73 is defined as an exposure area 74 and a light blocking area 75. When the third photosensitive film 95 is used as a positive type The portion corresponding to the pad open region is defined as the exposure region 74, and the portion except for the portion is defined as the light shielding region 75.

그리고, 상기 제3감광막(95)을 네가티브 타입으로 사용할 경우에는, 도면에는 도시되지 않았지만, 도 7b에 제시된 제2포토마스크(73)의 차광영역과 노광영역이 서로 바뀌어서 정의된다.When the third photosensitive film 95 is used as a negative type, although not shown in the drawing, the light blocking area and the exposure area of the second photomask 73 shown in FIG. 7B are interchanged with each other.

이후에, 도 8j에 도시한 바와 같이, 제3감광막(95)을 마스크로 배면의 제1질화갈륨층(83)과 제1도전형 질화갈륨층(85)과 활성층(86)과 제2도전형 질화갈륨층(87)을 차례대로 식각하여, 제1금속전극(88)이 오픈되도록 패드 오픈영역(96)을 형성한다.Subsequently, as shown in FIG. 8J, the first gallium nitride layer 83, the first conductive gallium nitride layer 85, the active layer 86, and the second conductive layer on the rear side are formed by using the third photosensitive film 95 as a mask. The gallium nitride layer 87 is sequentially etched to form a pad open region 96 so that the first metal electrode 88 is opened.

다음에, 패드 오픈영역(96)을 포함한 제1질화갈륨층(83)상에 제4절연막(미도시)을 증착한 후, 에치백 공정을 진행하여 패드 오픈영역(96) 일측에 노출된 제1질화갈륨층(83) 및 제1도전형 질화갈륨층(85)과 활성층(86)과 제2도전형 질화갈륨층(87)의 측면에 제2측벽절연막(97)을 형성한다.Next, after depositing a fourth insulating film (not shown) on the first gallium nitride layer 83 including the pad open area 96, an etch back process is performed to expose the first exposed part of the pad open area 96. A second side wall insulating film 97 is formed on side surfaces of the gallium nitride layer 83, the first conductive gallium nitride layer 85, the active layer 86, and the second conductive gallium nitride layer 87.

이와 같이 패드 오픈영역(96)을 형성하기 위해서, 배면으로 부터 제1질화갈륨층(83)과 제1도전형 질화갈륨층(85)과 활성층(86)과 제2도전형 질화갈륨층(87)을 차례대로 식각하면, 제1금속전극(88)의 배면이 오픈된다.In order to form the pad open area 96 as described above, the first gallium nitride layer 83, the first conductive gallium nitride layer 85, the active layer 86, and the second conductive gallium nitride layer 87 are formed from the rear surface thereof. ) Is sequentially etched, the back surface of the first metal electrode 88 is opened.

이와 같은 공정을 진행하여 발광 다이오드를 형성하면, 제1금속전극(88)의 배면이 드러나도록 패드 오픈영역(96)이 형성되므로, 후속 패키지 공정시 제1, 제2금속전극(88, 94)을 얼라인 하는 공정을 수월하게 진행할 수 있다.When the light emitting diode is formed by the above process, the pad open area 96 is formed to expose the back surface of the first metal electrode 88, so that the first and second metal electrodes 88 and 94 are subjected to the subsequent package process. The process of aligning can be carried out easily.

또한, 상기와 같이 발광 다이오드를 형성하면, 제1금속전극(88)은 요철 부분의 요(凹)부의 측면 및 하면에서 제2도전형 질화갈륨층(87)과 접촉되어 있고, 제2금속전극(94)은 제1질화갈륨층(83)의 요철 부분 중, 철(凸)부들의 상면에서 제1도전형 질화갈륨층(85)과 접촉되어 있다.When the light emitting diode is formed as described above, the first metal electrode 88 is in contact with the second conductive gallium nitride layer 87 on the side and bottom surfaces of the uneven portion of the uneven portion, and the second metal electrode 94 is in contact with the first conductive gallium nitride layer 85 on the upper surfaces of the iron portions of the uneven portions of the first gallium nitride layer 83.

이와 같이 구성된 제1, 제2금속전극(88, 94)에 전압을 인가하면, 제1질화갈륨층(83)의 요철 부분 즉, 철(凸)부의 둘레로 발광이 진행된다. 이때, 철(凸)부의 둘레를 각각 단위 발광영역으로 정의할 수 있다.When voltage is applied to the first and second metal electrodes 88 and 94 configured as described above, light emission proceeds around the uneven portion of the first gallium nitride layer 83, that is, the iron portion. In this case, each of the periphery of the iron portion may be defined as a unit emission region.

이와 같이 요철 부분의 철(凸)부의 둘레를 단위 발광영역으로 사용하면, 발광영역 중, 한, 두영역에 결함이 발생하여도 전체 불량으로 직결되지 않도록 할 수 있다. 그리고, 직렬(Serial) 다이오드 저항을 줄여서 발열을 억제시킬 수도 있다.In this way, when the periphery of the convex portion of the uneven portion is used as the unit light emitting area, even if a defect occurs in one or two areas of the light emitting area, it is possible to prevent direct connection to the overall defect. In addition, it is possible to suppress the heat generation by reducing the serial diode resistance.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아니다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다. 따라서, 본 발명의 범위는 설명된 예에 의해서가 아니라 청구범위에 의해서 정해져야 할 것이다.Although the technical idea of the present invention has been described in detail according to the above-described preferred embodiment, the above-described embodiment is for the purpose of description and not of limitation. In addition, those skilled in the art will understand that various embodiments are possible within the scope of the technical idea of the present invention. Accordingly, the scope of the invention should be defined by the claims rather than by the examples described.

* 도면의 주요 부분에 대한 부호의 설명
41, 81 : 사파이어 기판 42, 82 : 버퍼층
43, 83 : 제1질화갈륨층 44a, 84 : 제1감광막
44b, 90 : 제2감광막 45, 85 : 제1도전형 질화갈륨층
46, 86 : 활성층 47, 87 : 제2도전형 질화갈륨층
48, 88 : 제1금속전극 49, 89 : 제1절연막
50, 95 : 제3감광막 51, 91 : 제2절연막
52, 92 : 홀 53, 93 : 제1측벽절연막
54, 94 : 제2금속전극 55 : 제4절연막
56, 96 : 패드 오픈영역 57, 97 : 제2측벽절연막
60, 100: 실리콘 웨이퍼 61, 70 : 제1포토마스크
62a : 제1차광영역 62b : 제2차광영역
63, 65, 72, 74 : 노광영역 64 : 제2포토마스크
66, 71, 75 : 차광영역* Explanation of symbols for the main parts of the drawings
41, 81: Sapphire substrate 42, 82: Buffer layer
43, 83: first gallium nitride layer 44a, 84: first photosensitive film
44b, 90: second photosensitive film 45, 85: first conductive gallium nitride layer
46, 86: active layer 47, 87: second conductive gallium nitride layer
48, 88: first metal electrode 49, 89: first insulating film
50, 95: third photosensitive film 51, 91: second insulating film
52, 92: hole 53, 93: first side wall insulating film
54, 94: second metal electrode 55: fourth insulating film
56, 96: pad open area 57, 97: second side wall insulating film
60, 100: silicon wafers 61, 70: first photomask
62a: first light blocking area 62b: second light blocking area
63, 65, 72, 74: exposure area 64: second photomask
66, 71, 75: shading area

Claims (15)

요철 형상으로 형성된 제1질화갈륨층과;
상기 요철(凹凸) 형상의 제1질화갈륨층 상부를 따라 적층 형성된 제1도전형 질화갈륨층과 활성층과 제2도전형 질화갈륨층과;
상기 요철 형상의 요(凹)부의 돌출된 상면을 제외한 요부의 측면 및 그 바닥면을 따라 판형상으로 연결되어 형성된 제1금속전극과;
상기 요철 형상의 상기 요(凹)부 내부에 형성된 제1절연막과;
상기 요부를 포함한 상기 제2도전형 질화갈륨층 상에 형성된 제2절연막과;
상기 요철 형상의 각 철(凸)부에 상기 제1도전형 질화갈륨층이 드러나도록 형성된 복수개의 홀과;
상기 각 홀을 통해 상기 제1도전형 질화갈륨층과 접하도록 상기 제2절연막상에 형성된 제2금속전극과;
상기 제2금속전극을 포함한 상기 제1질화갈륨층, 상기 제1도전형 질화갈륨층, 상기 활성층, 상기 제2도전형 질화갈륨층, 상기 제1금속전극, 상기 제1절연막, 상기 제2절연막, 상기 홀의 구조들이 뒤집혀져 있고, 상기 뒤집혀진 제2금속전극 상면에 본딩된 실리콘 웨이퍼; 및
패드 오픈영역에서는 상기 제1금속전극의 배면이 드러나도록 형성됨을 특징으로 하는 발광 다이오드.A first gallium nitride layer formed into an uneven shape;
A first conductive gallium nitride layer, an active layer, and a second conductive gallium nitride layer formed on the first gallium nitride layer having an uneven shape;
A first metal electrode which is connected in a plate shape along the side surface and the bottom surface of the concave portion except the protruding upper surface of the concave-convex portion;
A first insulating film formed inside the uneven portion of the uneven shape;
A second insulating film formed on the second conductive gallium nitride layer including the recessed portion;
A plurality of holes formed to expose the first conductive gallium nitride layer in each of the concave-convex portions;
A second metal electrode formed on the second insulating film so as to contact the first conductive gallium nitride layer through the holes;
The first gallium nitride layer including the second metal electrode, the first conductive gallium nitride layer, the active layer, the second conductive gallium nitride layer, the first metal electrode, the first insulating film, and the second insulating film A silicon wafer in which the structures of the holes are inverted and bonded to the inverted second metal electrode; And
The pad open area of the light emitting diode, characterized in that the back surface of the first metal electrode is formed to be exposed. 제1항에 있어서,
상기 제1질화갈륨층의 요철 형상 중 철(凸)부는 삼각, 사각, 오각 또는 육각과 같은 다면체를 이루거나 원형 또는 라인 형상으로 형성됨을 특징으로 하는 발광 다이오드.The method of claim 1,
The iron part of the uneven shape of the first gallium nitride layer is a light emitting diode, characterized in that forming a polyhedron such as triangular, square, pentagonal or hexagon, or formed in a circular or line shape. 제1항에 있어서,
상기 제1질화갈륨층의 요철 형상 중 철(凸)부들은 규칙적으로 배열되어 있거나 지그재그로 배열되어 있는 것을 특징으로 하는 발광 다이오드.The method of claim 1,
The light emitting diodes of the first gallium nitride layer, the convex portions of the convex and convex portions are arranged regularly or zigzag arranged. 제1항에 있어서,
상기 패드 오픈영역에는 상기 제1금속전극의 배면이 드러나도록 상기 제1도전형 질화갈륨층과 상기 활성층과 상기 제2도전형 질화갈륨층이 식각되어 있는 것을 특징으로 하는 발광 다이오드.The method of claim 1,
And the first conductive gallium nitride layer, the active layer, and the second conductive gallium nitride layer are etched in the pad open area so that the rear surface of the first metal electrode is exposed. 제1항에 있어서,
상기 패드 오픈영역에는 상기 제1금속전극의 배면이 드러나도록 상기 제1질화갈륨층과 상기 제1도전형 질화갈륨층과 상기 활성층과 상기 제2도전형 질화갈륨층이 식각되어 있는 것을 특징으로 하는 발광 다이오드.The method of claim 1,
In the pad open area, the first gallium nitride layer, the first conductive gallium nitride layer, the active layer, and the second conductive gallium nitride layer are etched to expose the rear surface of the first metal electrode. Light emitting diode. 제1항 또는 제5항에 있어서,
상기 제1질화갈륨층의 배면 상부에는 제4절연막이 구비되어 있고,
상기 패드 오픈영역 일측의 상기 제1질화갈륨층과 상기 제1도전형 질화갈륨층과 상기 활성층과 상기 제2도전형 질화갈륨층의 측면에는 제2측벽절연막이 구비되는 것을 특징으로 하는 발광 다이오드.6. The method according to claim 1 or 5,
A fourth insulating layer is provided on the rear surface of the first gallium nitride layer.
And a second sidewall insulating film on side surfaces of the first gallium nitride layer, the first conductive gallium nitride layer, the active layer, and the second conductive gallium nitride layer on one side of the pad open region. 기판상에 버퍼층을 형성하는 단계;
상기 버퍼층 상에 요철(凹凸) 형상을 갖는 제1질화갈륨층을 형성하는 단계;
패드 오픈할 영역에 대응되는 상기 버퍼층이 드러나도록 상기 제1질화갈륨층을 식각하는 단계;
상기 제1질화갈륨층 및 상기 버퍼층의 상부를 따라 제1도전형 질화갈륨층과 활성층과 제2도전형 질화갈륨층을 적층 형성하는 단계;
상기 패드 오픈할 영역의 상기 제2도전형 질화갈륨층 상부 및 상기 요철 형상의 요(凹)부의 돌출된 상면을 제외한 요부의 측면과 그 바닥면을 따라 판형상으로 연결되도록 제1금속전극을 형성하는 단계;
상기 요철 형상의 상기 요(凹)부 내의 상기 제1금속전극 상부 및 상기 패드 오픈할 영역의 상기 제1금속전극 상에 제1절연막을 형성하는 단계;
상기 제1절연막과 상기 제1금속전극을 포함한 상기 요철 상부에 제2절연막을 형성하는 단계;
상기 요철 형상의 각 철(凸)부에 상기 제1도전형 질화갈륨층이 드러나도록 복수개의 홀을 형성하는 단계;
상기 각 홀을 통해 상기 제1도전형 질화갈륨층과 접촉하도록 상기 제2절연막상에 제2금속전극을 형성하는 단계;
상기 제2금속전극을 포함한 상기 기판상의 버퍼층, 상기 제1질화갈륨층, 상기 제1도전형 질화갈륨층, 상기 활성층, 상기 제2도전형 질화갈륨층, 상기 제1금속전극, 상기 제1절연막, 상기 제2절연막, 상기 홀의 구조들을 뒤집어서, 상기 제2금속전극 상면에 실리콘 웨이퍼를 본딩하는 단계;
상기 기판 및 상기 버퍼층을 제거하는 단계; 및
패드 오픈영역에서의 상기 제1금속전극의 배면이 드러나도록 하는 단계를 특징으로 하는 발광 다이오드의 제조방법.Forming a buffer layer on the substrate;
Forming a first gallium nitride layer having a concave-convex shape on the buffer layer;
Etching the first gallium nitride layer so that the buffer layer corresponding to the pad opening area is exposed;
Stacking a first conductive gallium nitride layer, an active layer, and a second conductive gallium nitride layer along upper portions of the first gallium nitride layer and the buffer layer;
A first metal electrode is formed to be connected in a plate shape along the side surface and the bottom surface of the recess except for the protruding upper surface of the second conductive gallium nitride layer of the pad opening area and the protrusion-shaped recess. Doing;
Forming a first insulating film on the first metal electrode in the concave-convex portion and on the first metal electrode in the pad opening area;
Forming a second insulating film on the uneven portion including the first insulating film and the first metal electrode;
Forming a plurality of holes to expose the first conductive gallium nitride layer in each of the concave-convex portions;
Forming a second metal electrode on the second insulating layer to contact the first conductive gallium nitride layer through the holes;
A buffer layer on the substrate including the second metal electrode, the first gallium nitride layer, the first conductive gallium nitride layer, the active layer, the second conductive gallium nitride layer, the first metal electrode, and the first insulating film Inverting structures of the second insulating layer and the hole to bond a silicon wafer to an upper surface of the second metal electrode;
Removing the substrate and the buffer layer; And
And exposing a rear surface of the first metal electrode in a pad open area. 제7항에 있어서,
상기 제1질화갈륨층을 요철 형상으로 형성하는 방법은,
상기 제1질화갈륨층 상에 제1감광막을 도포하는 단계,
삼각, 사각, 오각, 육각과 같은 다면체나 원형 또는 라인 형상의 독립된 패턴을 갖는 제1포토마스크를 이용한 포토리소그라피 공정으로 노광 및 현상하여 상기 제1감광막을 선택적으로 패터닝하는 단계,
상기 패터닝된 제1감광막을 마스크로 노출된 상기 제1질화갈륨층을 식각하는 단계로 진행함을 특징으로 하는 발광 다이오드의 제조방법.The method of claim 7, wherein
The method for forming the first gallium nitride layer into an uneven shape,
Applying a first photosensitive film on the first gallium nitride layer,
Selectively patterning the first photoresist film by exposing and developing the photolithography process using a first photomask having a polyhedron such as a triangle, a square, a pentagon, a hexagon, or an independent pattern having a circular or line shape;
And etching the first gallium nitride layer exposed by using the patterned first photoresist film as a mask. 제7항에 있어서,
상기 제1질화갈륨층을 요철 형상으로 형성할 때, 철(凸)부들은 규칙적으로 배열하거나 지그재그로 배열하는 것을 특징으로 하는 발광 다이오드의 제조방법.The method of claim 7, wherein
When the first gallium nitride layer is formed in an uneven shape, the iron parts are arranged in a regular or zigzag arrangement method for manufacturing a light emitting diode. 제7항에 있어서,
상기 제1금속전극의 배면이 드러나도록 상기 패드 오픈영역을 형성하는 방법은,
상기 제1질화갈륨층과 상기 제1도전형 질화갈륨층의 상부에 제4절연막을 증착하는 단계,
상기 패드 오픈할 영역에 대응되는 상기 제1도전형 질화갈륨층이 드러나도록 상기 제4절연막을 식각하는 단계,
상기 제4절연막을 마스크로 배면으로 부터 상기 제1도전형 질화갈륨층과 상기 활성층과 상기 제2도전형 질화갈륨층을 차례대로 식각하는 단계를 포함함을 특징으로 하는 발광 다이오드의 제조방법.The method of claim 7, wherein
The method of forming the pad open region to expose the back surface of the first metal electrode,
Depositing a fourth insulating layer on the first gallium nitride layer and the first conductive gallium nitride layer;
Etching the fourth insulating layer so that the first conductive gallium nitride layer corresponding to the pad opening area is exposed;
And etching the first conductive gallium nitride layer, the active layer, and the second conductive gallium nitride layer sequentially from the rear surface with the fourth insulating layer as a mask. 제10항에 있어서,
상기 패드 오픈영역 일측의 상기 제1도전형 질화갈륨층과 상기 활성층과 상기 제2도전형 질화갈륨층의 측면에 제2측벽절연막을 형성하는 것을 특징으로 하는 발광 다이오드의 제조방법.The method of claim 10,
And a second sidewall insulating film formed on side surfaces of the first conductive gallium nitride layer, the active layer, and the second conductive gallium nitride layer on one side of the pad open region. 기판상에 버퍼층을 형성하는 단계;
상기 버퍼층 상에 제1포토마스크를 이용하여 요철 형상을 갖는 제1질화갈륨층을 형성하는 단계;
상기 제1질화갈륨층 상부를 따라 제1도전형 질화갈륨층과 활성층과 제2도전형 질화갈륨층을 적층 형성하는 단계;
패드 오픈할 영역의 상기 제2도전형 질화갈륨층 상부 및 상기 요철 형상의 요(凹)부의 돌출된 상면을 제외한 요부의 측면과 그 바닥면을 따라 판형상으로 연결되도록 제1금속전극을 형성하는 단계;
상기 요철 형상의 상기 요(凹)부 내의 상기 제1금속전극 상에 제1절연막을 형성하는 단계;
상기 제1절연막과 상기 제1금속전극을 포함한 요철 상부에 제2절연막을 형성하는 단계;
상기 요철 형상의 각 철(凸)부에 상기 제1도전형 질화갈륨층이 드러나도록 복수개의 홀을 형성하는 단계;
상기 각 홀을 통해 상기 제1도전형 질화갈륨층과 접촉하도록 상기 제2절연막상에 제2금속전극을 형성하는 단계;
상기 제2금속전극을 포함한 상기 기판상의 버퍼층, 상기 제1질화갈륨층, 상기 제2도전형 질화갈륨층, 상기 제1금속전극, 상기 제1절연막, 상기 제2절연막, 상기 홀의 구조를 뒤집어서, 상기 제2금속전극 상면에 실리콘 웨이퍼를 본딩하는 단계;
상기 기판 및 상기 버퍼층을 제거하는 단계; 및
패드 오픈영역에서의 상기 제1금속전극의 배면이 드러나도록 하는 단계를 특징으로 하는 발광 다이오드의 제조방법.Forming a buffer layer on the substrate;
Forming a first gallium nitride layer having an uneven shape on the buffer layer by using a first photomask;
Stacking a first conductive gallium nitride layer, an active layer, and a second conductive gallium nitride layer along the first gallium nitride layer;
Forming a first metal electrode so as to be connected in a plate shape along the side surface and the bottom surface of the concave portion except the protruding upper surface of the second conductive gallium nitride layer and the concave-convex concave portion of the pad opening area; step;
Forming a first insulating film on the first metal electrode in the concave-convex portion;
Forming a second insulating film on the uneven portion including the first insulating film and the first metal electrode;
Forming a plurality of holes to expose the first conductive gallium nitride layer in each of the concave-convex portions;
Forming a second metal electrode on the second insulating layer to contact the first conductive gallium nitride layer through the holes;
The structure of the buffer layer, the first gallium nitride layer, the second conductive gallium nitride layer, the first metal electrode, the first insulating film, the second insulating film, and the hole on the substrate including the second metal electrode is reversed. Bonding a silicon wafer to an upper surface of the second metal electrode;
Removing the substrate and the buffer layer; And
And exposing a rear surface of the first metal electrode in a pad open area. 제12항에 있어서,
상기 제1질화갈륨층을 요철 형상으로 형성하는 방법은,
상기 제1질화갈륨층 상에 제1감광막을 도포하는 단계,
삼각, 사각, 오각, 육각과 같은 다면체나 원형 또는 라인 형상의 독립된 패턴을 갖는 상기 제1포토마스크를 이용한 포토리소그라피 공정으로 노광 및 현상하여 상기 제1감광막을 선택적으로 패터닝하는 단계,
상기 패터닝된 제1감광막을 마스크로 노출된 상기 제1질화갈륨층을 식각하는 단계로 진행함을 특징으로 하는 발광 다이오드의 제조방법.The method of claim 12,
The method for forming the first gallium nitride layer into an uneven shape,
Applying a first photosensitive film on the first gallium nitride layer,
Selectively patterning the first photoresist film by exposing and developing the photolithography process using the first photomask having a polyhedron such as a triangular, square, pentagonal, hexagonal, or circular or line-shaped independent pattern;
And etching the first gallium nitride layer exposed by using the patterned first photoresist film as a mask. 제12항에 있어서,
상기 제1금속전극의 배면이 드러나도록 상기 패드 오픈영역을 형성하는 방법은,
상기 제1질화갈륨층의 배면 상부에 제2감광막을 도포하는 단계,
상기 패드 오픈할 영역에 대응되는 상기 제1질화갈륨층이 드러나도록 상기 제2감광막을 선택적으로 패터닝하는 단계,
상기 제2감광막을 마스크로 상기 제1질화갈륨층과 상기 제1도전형 질화갈륨층과 상기 활성층과 상기 제2도전형 질화갈륨층을 식각하는 것을 특징으로 하는 발광 다이오드의 제조방법.The method of claim 12,
The method of forming the pad open region to expose the back surface of the first metal electrode,
Applying a second photoresist film on an upper surface of the first gallium nitride layer;
Selectively patterning the second photoresist layer so that the first gallium nitride layer corresponding to the pad opening area is exposed;
And etching the first gallium nitride layer, the first conductive gallium nitride layer, the active layer, and the second conductive gallium nitride layer using the second photosensitive film as a mask. 제14항에 있어서,
상기 패드 오픈영역을 형성한 후에 상기 패드 오픈영역을 포함한 상기 제1질화갈륨층 상에 제4절연막을 증착하는 단계,
상기 제4절연막에 에치백 공정을 진행하여 상기 패드 오픈영역 일측의 상기 제1질화갈륨층과 제1도전형 질화갈륨층과 상기 활성층과 상기 제2도전형 질화갈륨층의 측면에 제2측벽절연막을 형성하는 것을 특징으로 하는 발광 다이오드의 제조방법.15. The method of claim 14,
After forming the pad open region, depositing a fourth insulating layer on the first gallium nitride layer including the pad open region;
An etch back process is performed on the fourth insulating layer, and a second side wall insulating layer is formed on side surfaces of the first gallium nitride layer, the first conductive gallium nitride layer, the active layer, and the second conductive gallium nitride layer on one side of the pad open region. Method of manufacturing a light emitting diode, characterized in that to form a.
KR1020100053753A 2010-06-08 2010-06-08 Light emitting diode and method for fabricating the same KR101216654B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100053753A KR101216654B1 (en) 2010-06-08 2010-06-08 Light emitting diode and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100053753A KR101216654B1 (en) 2010-06-08 2010-06-08 Light emitting diode and method for fabricating the same

Publications (2)

Publication Number Publication Date
KR20110134016A KR20110134016A (en) 2011-12-14
KR101216654B1 true KR101216654B1 (en) 2012-12-28

Family

ID=45501492

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100053753A KR101216654B1 (en) 2010-06-08 2010-06-08 Light emitting diode and method for fabricating the same

Country Status (1)

Country Link
KR (1) KR101216654B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101026216B1 (en) 2010-04-23 2011-03-31 주식회사 선반도체 Light emitting diode and method for fabricating the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101026216B1 (en) 2010-04-23 2011-03-31 주식회사 선반도체 Light emitting diode and method for fabricating the same

Also Published As

Publication number Publication date
KR20110134016A (en) 2011-12-14

Similar Documents

Publication Publication Date Title
US9825013B2 (en) Transfer-bonding method for the light emitting device and light emitting device array
US8138518B2 (en) Light emitting diode, package structure and manufacturing method thereof
EP2530748B1 (en) Light emitting device
JP2010010681A (en) Light emitting element, light emitting device including light emitting element, and method of manufacturing light emitting element
KR20090044667A (en) Led package and method of manufacturing the same
KR101476771B1 (en) Semiconductor device structure and method of manufacutruing the same
KR20090021531A (en) Light emitting device package and method of making the same
KR20070035745A (en) Luminous element having arrayed cells and method of manufacturing the same
CN112768471B (en) Display panel and manufacturing method thereof
TWI664750B (en) LED chip and manufacturing method thereof, display panel and electronic equipment
CN110085719A (en) Upside-down mounting LED chip and upside-down mounting LED chip preparation method
JP2021521632A (en) Light emitting diode array including multilayer bus electrode and its manufacturing method
KR101026216B1 (en) Light emitting diode and method for fabricating the same
KR101216654B1 (en) Light emitting diode and method for fabricating the same
KR20120031472A (en) Wafer-level light emitting diode package and method of fabricating the same
KR101197260B1 (en) Light emitting diode and method for fabricating the same
KR101072143B1 (en) Light emitting device package and method for fabricating the same
TWI539625B (en) Semicoductor light-emitting device and fabricating method thereof
KR101063997B1 (en) Light emitting device package and manufacturing method thereof
KR101072099B1 (en) Light emitting diode and method for manufacturing led
TWI467808B (en) Light emitting device, method of manufacturing the same and light emitting apparatus
KR102161006B1 (en) Semiconductor light emitting device and method for manufacturing the same
KR101707116B1 (en) A light emitting Device, and a method of fabricating the light emitting device
KR20060038756A (en) Light emitting diode and method for manufacturing led
KR100956106B1 (en) Transparent display apparatus using chip level light emitting diode package

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee