KR101209920B1

KR101209920B1 - Ssd 메모리 시스템

Info

Publication number: KR101209920B1
Application number: KR1020120006694A
Authority: KR
Inventors: 조병철
Original assignee: 주식회사 태진인포텍
Priority date: 2011-01-20
Filing date: 2012-01-20
Publication date: 2012-12-11
Also published as: KR20120084693A; US8583992B2; WO2012099434A3; WO2012099434A2; US20120192038A1

Abstract

본 발명의 실시예들은 호스트에 대해 저속 데이터 프로세싱을 지원하는 직렬 접속 소형 컴퓨터 시스템 인터페이스/직렬 고급 기술 접속 (PCI-익스프레스) 타입의 저장 장치를 제공한다. 특히, 본 발명은 (다른 컴포넌트들 사이에서) (적어도 하나의) SSD 메모리 디스크 유닛 세트를 포함하는 SSD 메모리 시스템을 제공한다. 각각의 SSD 메모리 디스크 유닛은 일반적으로 (다른 컴포넌트들 사이에서), 호스트 인터페이스 유닛; 호스트 인터페이스 유닛에 결합되며 SSD 메모리 디스크 유닛의 SAS 프로토콜을 컨트롤하는 직렬 접속 소형 컴퓨터 시스템 인터페이스(SAS) 프로토콜 컨트롤러; 호스트 인터페이스 유닛에 결합되며 SSD 메모리 디스크 유닛에의 액세스를 컨트롤하는 직접 메모리 액세스(DMA: Direct Memory Access) 컨트롤러; DMA 컨트롤러에 결합되며 SSD 메모리 디스크 유닛에 저장되는 데이터를 버퍼링하는 데이터 버퍼를 포함한다.

Description

SSD 메모리 시스템{SSD MEMORY SYSTEM}

본 발명은 직렬 접속(Serial-Attached) 소형 컴퓨터 시스템 인터페이스/직렬 고급 기술(Serial Advanced Technology)의 반도체 저장 장치(SSD: Semiconductor Storage Device)에 관한 것이다. 특히, 본 발명은 직렬 접속 소형 컴퓨터 인터페이스(SAS) 프로토콜 컨트롤러 및 SAS 기능을 제공하기 위한 데이터 버퍼를 갖는 SSD 메모리 디스크 유닛에 관한 것이다.

더 많은 컴퓨터 저장에 대한 필요가 증가함에 따라, 보다 효율적인 솔루션이 추구되고 있다. 알려진 바와 같이, 데이터 저장 매체로서 기계적 방식으로 데이터를 저장/판독하는 다양한 하드 디스크 솔루션이 존재한다. 불행하게도, 하드 디스크와 관련된 데이터 프로세싱 속도는 종종 느려진다. 또한, 기존 솔루션들은 아직도 데이터 저장 매체와 호스트 간의 인터페이스로서, 고속 데이터 입력/출력 성능을 갖는 메모리의 데이터 프로세싱 속도를 따라잡지 못하는 인터페이스를 사용하고 있다. 따라서, 기존 영역에는, 메모리 디스크의 성능이 적절히 활용되지 못하는 문제점이 존재한다.

본 발명은, PCI-익스프레스 인터페이스를 통한 호스트와 메모리 디스크 사이의 데이터 통신 시 호스트와 메모리 디스크 사이에 전송/수신되는 데이터 신호의 동기화를 조절함으로써 호스트에 대해 저속 데이터 프로세싱 속도를 지원하고, 동시에 메모리 디스크에 대한 고속 데이터 프로세싱 속도를 지원하며, 이에 의해 기존 인터페이스 환경에서 최대의 고속 데이터 프로세싱을 가능하게 하는 성능을 지원하는 직렬 접속 소형 컴퓨터 시스템 인터페이스/직렬 고급 기술 접속(PCI-Express) 타입의 저장 장치를 제공하는 것을 그 목적으로 한다.

본 발명의 제1 실시예는, 호스트 인터페이스 유닛; 상기 호스트 인터페이스에 결합되며 반도체 저장 장치(SSD: Semiconductor Storage Device) 메모리 디스크 유닛의 SAS 프로토콜을 컨트롤하는 직렬 접속 소형 컴퓨터 시스템 인터페이스(SAS) 프로토콜 컨트롤러; 상기 호스트 인터페이스 유닛에 결합되며 SSD 메모리 디스크 유닛에의 액세스를 컨트롤하는 직접 메모리 액세스(DMA: Direct Memory Access) 컨트롤러; 및 상기 DMA 컨트롤러에 결합되며 상기 SSD 메모리 디스크 유닛에 저장되는 데이터를 버퍼링하는 데이터 버퍼를 포함하는, SSD 메모리 디스크 유닛을 제공한다.

본 발명의 제2 실시예는, 호스트 인터페이스 유닛; 상기 호스트 인터페이스에 결합되며 반도체 저장 장치(SSD: Semiconductor Storage Device) 메모리 디스크 유닛의 SAS 프로토콜을 컨트롤하는 직렬 접속 소형 컴퓨터 시스템 인터페이스(SAS) 프로토콜 컨트롤러; 상기 호스트 인터페이스 유닛에 결합되며 상기 SSD 메모리 디스크 유닛으로의 액세스를 컨트롤하는 직접 메모리 액세스(DMA) 컨트롤러; 상기 DMA 컨트롤러에 결합되며 상기 SSD 메모리 디스크 유닛에 저장되는 데이터를 버퍼링하는 데이터 버퍼; 를 포함하는 반도체 저장 장치(SSD) 메모리 디스크 유닛 세트; 상기 SSD 메모리 디스크 유닛 세트에 결합되는 복수 배열 독립 디스크(RAID) 컨트롤러; 및 상기 RAID 컨트롤러에 결합되는 컨트롤러 유닛을 포함하는 SSD 메모리 시스템을 제공한다.

본 발명의 제3 실시예는, 호스트 인터페이스 유닛을 제공하는 단계; 반도체 저장 장치(SSD) 메모리 디스크 유닛의 SAS 프로토콜을 컨트롤하는 직렬 접속 소형 컴퓨터 시스템 인터페이스(SAS) 프로토콜 컨트롤러를 상기 호스트 인터페이스 유닛에 결합하는 단계; 상기 SSD 메모리 디스크 유닛에의 액세스를 컨트롤하는 직접 메모리 액세스(DMA)를 상기 호스트 인터페이스 유닛에 결합하는 단계; 및 상기 SSD 메모리 디스크 유닛에 저장된 데이터를 버퍼하는 데이터 버퍼를 상기 DMA 컨트롤러에 결합하는 단계를 포함하는, SSD 메모리 디스크 유닛을 제조하는 방법을 제공한다.

실시예에 따르면, 직렬 접속 소형 컴퓨터 시스템 인터페이스/직렬 고급 기술 접속(PCI-Express) 타입의 저장 장치는 PCI-익스프레스 인터페이스를 통한 호스트와 메모리 디스크 사이의 데이터 통신 시 호스트와 메모리 디스크 사이에 전송/수신되는 데이터 신호의 동기화를 조절함으로써 호스트에 대해 저속 데이터 프로세싱 속도를 지원하고, 동시에 메모리 디스크에 대한 고속 데이터 프로세싱 속도를 지원하며, 이에 의해 기존 인터페이스 환경에서 최대의 고속 데이터 프로세싱을 가능하게 하는 성능을 지원한다.

본 발명의 이러한 특징들 및 다른 특징들이 첨부되는 도면들과 함께 본 발명의 다양한 실시예에 대한 이하의 상세한 설명들로부터 보다 쉽게 이해될 것이다.
도 1은 본 발명의 일 실시예에 따른 직렬 접속(Serial-Attached) 소형 컴퓨터 시스템 인터페이스/직렬 고급 기술(Serial Advanced Technology) 접속(PCI-Express) 타입의 저장 장치의 구성을 개략적으로 설명하는 도면이다.
도 2는 도 1의 고속 SSD의 구성을 개략적으로 설명하는 도면이다.
도 3은 도 1의 컨트롤러 유닛의 구성을 개략적으로 설명하는 도면이다.
도 4는 본 발명의 일 실시예에 따른 SAS 구조를 개략적으로 설명하는 도면이다.
도면들은 크기 조정될 필요가 없다. 도면들은 본 발명의 구체적인 파라미터들을 나타내지 않고, 단지 개략적으로만 나타낼 뿐이다. 도면들은 단지 본 발명의 통상적인 실시예를 도시하며, 따라서 본 발명의 범위를 제한하는 것으로 이해되어서는 안된다. 도면에서, 유사한 참조번호는 유사한 구성요소를 나타낸다.

이하 예시적인 실시예를 도시하는 첨부 도면을 참조하여 예시적인 실시예가 보다 완전하게 설명될 것이다. 그러나, 본 개시는 많은 다른 형태로 실시될 수도 있으며, 이하의 예시적인 실시예에 제한되는 것으로 이해되어서는 안된다. 오히려, 이러한 예시적인 실시예들은 본 개시가 완전하고 완벽해짐과 동시에 당업자에게 본 개시의 범위가 완전히 전달될 수 있도록 제공된다. 상세한 설명에서, 잘 알려진 구성 및 기술들에 대한 상세한 설명은 나타내어지는 실시예의 불필요한 불명확성을 피하게 위해 생략된다.

여기에 사용되는 용어는 특정 실시예를 설명하기 위한 목적으로만 사용되며 본 개시를 제한하지 않는다. 여기에 사용되는 단수형 "일", "하나", 및 "그" 는 문맥이 명확히 다른 것을 나타내지 않는 이상, 복수형을 포함하는 것이다. 또한, "일", "하나" 등의 용어 사용은 양의 한정을 의미하지 않고, 오히려 참조되는 항목이 적어도 하나 존재한다는 것을 의미한다. 본 명세서에서 사용되는 "포함한다" 및/또는 "포함하는", 또는 "구성된다" 및/또는 "구성되는"이라는 용어는 기술되는 특징, 영역, 정수, 단계, 동작, 구성요소, 및/또는 컴포넌트의 존재를 명시하며, 일 이상의 다른 특징, 영역, 정수, 단계, 동작, 구성요소, 컴포넌트, 및 또는 이의 그룹들의 존재 또는 추가를 불가능하게 하는 것이 아니다. 또한, 여기에 사용되는 RAID라는 용어는 복수 배열 독립 디스크(초기에는, 복수 배열 저가 디스크)를 의미한다. 일반적으로, RAID 기술은 다중 하드 디스크의 상이한 공간에 동일한 데이터를 (따라서, 불필요하게) 저장하는 방법이다. 다중 디스크에 데이터를 배치시킴으로써, I/O(Input/Output) 동작이 성능을 향상시키는 균형적인 방법으로 오버랩될 수 있다. 다중 디스크가 평균 고장 간격(MTBF: Mean Time Between Failure)을 증가시키기 때문에, 불필요하게 저장되는 데이터 또한 내고장성을 증가시킨다. SSD라는 용어는 반도체 저장 장치를 의미한다. DDR이라는 용어는 더블 데이터 레이트(Double Data Rate)를 의미한다. 그리고, HDD라는 용어는 하드 디스크 드라이브를 의미한다.

다르게 정의되지 않는 이상, 여기에 사용된 (기술적 및 과학적 용어들을 포함하는) 모든 용어는 당업자에 의해 보통 이해되는 것과 동일한 의미를 갖는다. 보통 사용되는 사전에서 정의되는 것들과 같은 용어들은 관련 기술 및 본 개시의 문맥에서의 의미와 일치하는 의미를 갖는 것으로 해석되고, 여기에 명확히 정의되지 않는 이상 이상화시키는 의미 또는 전체적으로 형식적인 의미로 해석되지 않음이 이해될 것이다.

이하, 일 실시예에 따른 직렬 접속 소형 컴퓨터 시스템 인터페이스/직렬 고급 기술 접속 (PCI-익스프레스) 타입의 RAID 저장 장치가 첨부 도면을 참조로 상세히 설명될 것이다.

위에서 설명한 바와 같이, 본 발명의 실시예들은 호스트에 대해 저속 데이터 프로세싱을 지원하는 직렬 접속 소형 컴퓨터 시스템 인터페이스/직렬 고급 기술 접속 (PCI-익스프레스) 타입의 저장 장치를 제공한다. 특히, 본 발명은 (다른 컴포넌트들 사이에서) (적어도 하나의) SSD 메모리 디스크 유닛 세트를 포함하는 SSD 메모리 시스템을 제공한다. 각각의 SSD 메모리 디스크 유닛은 일반적으로 (다른 컴포넌트들 사이에서), 호스트 인터페이스 유닛; 호스트 인터페이스 유닛에 결합되며 SSD 메모리 디스크 유닛의 SAS 프로토콜을 컨트롤하는 직렬 접속 소형 컴퓨터 시스템 인터페이스(SAS) 프로토콜 컨트롤러; 호스트 인터페이스 유닛에 결합되며 SSD 메모리 디스크 유닛에의 액세스를 컨트롤하는 직접 메모리 액세스(DMA: Direct Memory Access) 컨트롤러; DMA 컨트롤러에 결합되며 SSD 메모리 디스크 유닛에 저장되는 데이터를 버퍼링하는 데이터 버퍼를 포함한다.

직렬 접속 소형 컴퓨터 시스템 인터페이스/직렬 고급 기술 접속(PCI-Express) 타입의 저장 장치는 PCI-익스프레스 인터페이스를 통한 호스트와 메모리 디스크 사이의 데이터 통신 시 호스트와 메모리 디스크 사이에 전송/수신되는 데이터 신호의 동기화를 조절함으로써 호스트에 대해 저속 데이터 프로세싱 속도를 지원하고, 동시에 메모리 디스크에 대한 고속 데이터 프로세싱 속도를 지원하며, 이에 의해 기존 인터페이스 환경에서 최대의 고속 데이터 프로세싱을 가능하게 하는 성능을 지원한다. PCI-익스프레스 기술이 통상적인 실시예에서 활용될 것임에도, 다른 변형들이 가능함이 사전에 이해된다. 예를 들어, 본 발명은 SAS/SATA 인터페이스를 활용하는 SAS/SATA 타입 저장 장치가 제공되는 SAS/SATA 기술을 활용할 수 있다.

도 1을 참조하면, 본 발명의 일 실시예에 따른 PCI-익스프레스 타입, RAID 컨트롤 반도체 저장 장치(예를 들면, 직렬로 접속되는 컴퓨터 장치를 위한 저장을 제공함)의 구성을 개략적으로 설명하는 도면이 도시된다. 도시되는 바와 같이, 도 1은, 복수의 휘발성 반도체 메모리(여기에서 고속 SSD(100)로 지칭됨)를 갖는 복수의 메모리 디스크; SSD(100)에 결합되는 RAID 컨트롤러(800); 메모리 디스크 유닛과 호스트 사이를 인터페이스하는 인터페이스 유닛(200)(예를 들면, PCI-익스프레스 호스트); 컨트롤러 유닛(300); PCI-익스프레스 호스트 인터페이스 유닛을 통해 호스트로부터 전송되는 전력을 사용하여 소정 전력을 유지하기 위해 충전되는 보조 전력 소스 유닛(400); PCI-익스프레스 호스트 인터페이스 유닛을 통해 호스트로부터 전송되는 전력이 차단되거나 호스트로부터 전송되는 전력에 에러가 발생할 때, PCI-익스프레스 호스트 인터페이스 유닛을 통해 호스트로부터 컨트롤러 유닛, 메모리 디스크 유닛, 백업 저장 유닛, 백업 컨트롤 유닛으로 전송되는 전력을 공급하고, 보조 전력 소스 유닛으로부터 전력을 수신하며 컨트롤러 유닛을 통해 메모리 디스크 유닛에 전력을 공급하는 전력 소스 컨트롤 유닛(500); 메모리 디스크 유닛의 데이터를 저장하는 백업 저장 유닛(600A-B); 및 호스트로부터의 명령에 따라서, 또는 호스트로부터 전송되는 전력에 에러가 발생할 때, 백업 저장 유닛의 메모리 디스크 유닛에 저장된 데이터를 백업하는 백업 컨트롤 유닛(700); 및 메모리 디스크 유닛(100), 컨트롤러(300), 및 내부 백업 컨트롤러(700)에 결합되는 복수 배열 독립 디스크(RAID) 컨트롤러(800)를 포함하는, 메모리 디스크 유닛(100)으로 구성되는 본 발명의 일 실시예에 따른 RAID 컨트롤 PCI-익스프레스 타입 저장 장치(110)를 도시한다.

메모리 디스크 유닛(100)은 고속 데이터 입력/출력을 위한 복수의 휘발성 메모리(예를 들면, DDR, DDR2, DDR3, SDRAM 등)를 포함하는 복수의 메모리 디스크로 구성되고, 컨트롤러(300)의 컨트롤에 따라 데이터를 입력 및 출력한다. 메모리 디스크 유닛(100)은 메모리 디스크가 병렬로 배열되는 구성을 가질 수도 있다.

PCI-익스프레스 호스트 인터페이스 유닛(200)은 호스트와 메모리 디스크 유닛(100) 사이를 인터페이스한다. 호스트는 PCI-익스프레스 인터페이스 및 전력 소스 공급 장치를 포함하는 컴퓨터 시스템 또는 이와 유사한 것일 수 있다.

컨트롤 유닛(300)은 PCI-익스프레스 호스트 인터페이스 유닛(200)과 메모리 디스크 유닛(100) 사이에 전송/수신되는 데이터 신호의 동기화를 조정하여 PCI-익스프레스 호스트 인터페이스 유닛(200)과 메모리 디스크 유닛(100) 간의 데이터 전송/수신 속도를 컨트롤한다.

도시되는 바와 같이, PCI-e 타입 RAID 컨트롤러(800)가 임의의 수의 SSD(100)에 직접적으로 결합될 수 있다. 특히, 이는 SSD(100)의 최적화된 컨트롤을 허용한다. 특히, RAID 컨트롤러(800)의 사용은,

1. 전류 백업/복구 동작을 지원한다.

2. 이하를 수행함으로써 추가적이고 향상된 백업 기능을 제공한다.

a) 내부 백업 컨트롤러(700)는 백업을 판단한다(사용자의 요청 순서 또는 상태 모니터가 전력 공급 문제를 검출한다);

b) 내부 백업 컨트롤러(700)는 SSD로의 데이터 백업을 요청한다;

c) 내부 백업 컨트롤러(700)는 내부 백업 장치에 데이터 백업을 즉시 요청한다;

d) 내부 백업 컨트롤러(700)는 SSD 및 내부 백업 컨트롤러에 대한 백업 상태를 모니터한다;

e) 내부 백업 컨트롤러(700)는 내부 백업 컨트롤러의 상태 및 엔드 동작(end-op)을 리포트한다;

3. 이하를 수행함으로써 추가적이고 향상된 복구 기능을 제공한다.

a) 내부 백업 컨트롤러(700)는 복구를 판단한다(사용자의 요청 순서 또는 상태 모니터가 전력 공급 문제를 검출한다);

b) 내부 백업 컨트롤러(700)는 SSD로의 데이터 복구를 요청한다;

c) 내부 백업 컨트롤러(700)는 내부 백업 장치에 데이터 복구를 즉시 요청한다;

d) 내부 백업 컨트롤러(700)는 SSD 및 내부 백업 컨트롤러에 대한 복구 상태를 모니터한다;

e) 내부 백업 컨트롤러(700)는 내부 백업 컨트롤러의 상태 및 엔드 동작(end-op)을 리포트한다.

도 2를 참조하면, 고속 SSD(100)의 구성을 개략적으로 설명하는 도면이 도시된다. 도시되는 바와 같이, SSD/메모리 디스크 유닛(100)은, (도 1의 인터페이스(200)일 수 있는) 호스트 인터페이스 유닛(202); 호스트 인터페이스 유닛(202)에 결합되며 SSD 메모리 디스크 유닛(100)의 SAS 프로토콜을 컨트롤하는 SAS 프로토콜 컨트롤러(305); 호스트 인터페이스 유닛(202)과 결합되며 SSD 메모리 디스크 유닛(100)에의 액세스를 컨트롤하는 직접 메모리 액세스(DMA: Direct Memory Access) 컨트롤러(302); DMA 컨트롤러(302)에 결합되며 SSD 메모리 디스크 유닛(100)에 저장되는 데이터를 버퍼링하는 데이터 버퍼(303); 데이터 버퍼(303)에 결합되며 SSD 메모리 디스크 유닛(100)에서의 에러를 교정하는 에러 교정 코드(ECC: Error Correcting Code) 컨트롤러(304); SSD 메모리 디스크 유닛(100)의 메모리 블록(604) 세트를 갖는 메모리 모듈(602)을 컨트롤하며 ECC 컨트롤러(304)에 결합되며 메모리 컨트롤러(306)를 포함한다. 또한, 도시되는 바와 같이, 백업 컨트롤러(700)는 DMA 컨트롤러(302)에 결합될 수 있고, 백업 저장 유닛(600A-B)은 백업 컨트롤러(700)에 결합될 수 있다.

일반적으로, DMA는 컴퓨터 내의 특정 하드웨어 서브시스템이 특정 프로세싱 유닛의 독립적인 판독 및/또는 쓰기를 위해 시스템 메모리에 액세스할 수 있도록 하는 마이크로프로세서 및 최신 컴퓨터의 일 특징이다. 많은 하드웨어 시스템은 디스크 드라이브 컨트롤러, 그래픽 카드, 네트워크 카드, 및 사운드 카드를 포함하는 DMA를 사용한다. DMA는 또한 멀티 코어 프로세서, 특히, 멀티프로세서 시스템 온 칩 내의 인트라 칩 데이터 전송에 사용되고, 여기서 이의 프로세싱 엘리먼트는 (주로 스크래치패드 메모리로 지칭되는) 로컬 메모리를 포함하고, DMA는 로컬 메모리와 메인 메모리 사이의 데이터 전송에 사용된다. DMA 채널을 갖는 컴퓨터는 DMA 채널을 갖지 않는 컴퓨터보다 매우 적은 CPU 오버헤드를 갖고 디바이스로/로부터 데이터를 전송할 수 있다. 유사하게, 멀티 코어 프로세서 내의 프로세싱 엘리먼트는 프로세서의 점유 없이 로컬 메모리로/로부터 데이터를 전송할 수 있고 연산 및 데이터 전송을 동시에 할 수 있다.

DMA 없이, 주변 장치와의 통신을 위한 프로그램 입력/출력(PIO) 모드, 또는 멀티 코어 칩의 경우에 명령 로드/저장을 사용하면, CPU는 통상적으로 판독 또는 쓰기 동작의 전체 시간 동안 완전히 점유되고, 이에 따라 다른 작업을 수행할 수가 없게 된다. DMA를 포함하면, CPU는 전송을 개시하여, 전송이 진행되는 동안 다른 동작을 하고, 일단 동작이 완료되면 DMA 컨트롤러로부터 인터럽트를 수신한다. 이는 특히 동시 동작에서의 중단 현상 없음이 결정적 요소인 실시간 연산 응용 프로그램에서 유용하다.

또한, 도 2는 SSD 메모리 디스크 유닛(100)의 SAS 프로토콜을 컨트롤하는 SAS 프로토콜 컨트롤러(305)를 도시한다. 일반적으로, SAS는 하드 드라이브 및 테잎 드라이브와 같은 컴퓨터 저장 장치로/로부터 데이터를 이동하는 데에 사용되는 컴퓨터 버스이다. SAS는 데이터 센터 및 워크스테이션 분야에서 1980년대 중반에 처음 등장한 병렬 SCSI 버스 기술을 대체하는 포인트 투 포인트 직렬 프로토콜에 의존하고, 이는 표준 SCSI 명령 세트를 사용한다. SAS는 2세대 SATA 드라이브와 이전 기종과의 호환성을 제공한다. SATA 3 Gbit/s 드라이브는 SAS 백플레인에 연결될 수도 있으나, SAS 드라이브는 SATA 백플레인에 연결되지 않을 수도 있다. SAS와 관련된 추가적인 상세 사항은 도 4와 함께 논의될 것이다.

도 3을 참조하면, 도 1의 컨트롤러 유닛(300)은, 메모리 디스크 유닛(100)의 데이터 입력/출력을 컨트롤하는 메모리 컨트롤 모듈(310); PCI-익스프레스 호스트 인터페이스 유닛(200)을 통해 수신된 호스트로부터의 지시에 따라, 메모리 디스크 유닛(100)으로부터 데이터를 판독하여 호스트에 해당 데이터를 제공하거나, 메모리 컨트롤 모듈(310)을 컨트롤하여 메모리 디스크 유닛(100)에 데이터를 저장하는, 직접 메모리 액세스(DMA: Direct Memory Access) 컨트롤 모듈(320); DMA 컨트롤 모듈(320)의 컨트롤에 따라 데이터를 버퍼하는 버퍼(330); DMA 컨트롤 모듈(320)의 컨트롤에 의해 DMA 컨트롤 모듈(320) 및 메모리 컨트롤 유닛(310)을 통해 메모리 디스크 유닛(100)으로부터 판독된 데이터에 대응되는 데이터 신호를 수신할 때, 데이터 신호의 동기화를 조정하여 PCI-익스프레스 통신 프로토콜에 대응되는 통신 속도로 PCI-익스프레스 호스트 인터페이스 유닛(200)으로 동기화된 데이터 신호를 전송할 수 있도록 하고, PCI-익스프레스 호스트 인터페이스 유닛(200)을 통해 호스트로부터 데이터 신호를 수신할 때, 데이터 신호의 동기화를 조정하여 메모리 디스크 유닛(100)에 의해 사용되는 통신 프로토콜(예를 들면, PCI, PCI-x 또는 PCI-e 등)에 대응되는 전송 속도로 DMA 컨트롤 모듈(320) 및 메모리 컨트롤 모듈(310)을 통해 메모리 디스크 유닛(100)으로 동기화된 데이터 신호를 전송할 수 있도록 하는 동기화 컨트롤 모듈(340); 동기화 컨트롤 모듈(340) 및 DMA 컨트롤 모듈(320) 사이에서 고속으로 전송/수신되는 데이터를 프로세싱하는 고속 인터페이스 모듈(350)로 구성된다. 여기서, 고속 인터페이스 모듈(350)은 더블 버퍼 구조를 갖는 버퍼 및 원형 큐(queue) 구조를 갖는 버퍼로 구성되고, 데이터를 버퍼링하고 데이터 클록을 조정함으로써 손실 없이 고속으로 동기화 컨트롤 모듈(340)과 DMA 컨트롤 모듈(320) 사이에 전송/수신되는 데이터를 프로세싱한다.

도 2와 함께 전술한 바와 같이, 본 발명의 일 실시예는 (다른 컴포넌트들 사이에서) SAS 프로토콜 컨트롤러 및 데이터 버퍼를 활용한다. 일반적으로, 정보 기술 표준 국제 위원회(INCITS)의 T10 기술 위원회는 SAS 프로토콜을 발전시키고 유지하며 SCSI 무역 협정(SCSITA)은 기술을 장려한다.

통상적인 직렬 접속 SCSI 시스템은 이하의 기본 컴포넌트들로 구성된다:

1. 개시기: 디바이스 서비스 및 태스크 관리를 발생시키는 디바이스는 타겟 디바이스를 통해 프로세싱에 의한 프로세싱을 요청하고 다른 타겟 디바이스로부터 동일한 요청에 대한 응답을 수신한다. 개시기는 (많은 서버 중심 마더보드를 갖는 케이스인) 마더보드 상의 온 보드 컴포넌트 또는 애드 온 호스트 버스 어댑터로 제공될 수도 있다.

2. 타겟: 논리 유닛 및 디바이스 서비스 및 태스크 관리를 수신하는 타겟 포트를 포함하는 디바이스는 프로세싱을 요청하고 동일한 요청에 대한 응답을 개시기 디바이스로 보낸다. 타겟 디바이스는 하드 디스크 또는 디스크 어레이 시스템일 수 있다.

3. 서비스 전달 서브시스템: I/O 시스템의 파트는 개시기와 타겟 사이에서 정보를 전송한다. 통상적으로, 익스팬더 및 백플레인을 갖거나 이것 없이 개시기와 타겟을 연결하는 케이블은 서비스 전달 서브시스템을 구성한다.

4. 익스팬더: 서비스 전달 서브시스템의 파트를 형성하는 디바이스는 SAS 디바이스들 사이의 통신을 가능하게 한다. 익스팬더는 다중 SAS 엔드 디바이스의 단일 개시기 포트로의 연결을 가능하게 한다.

도 4를 참조하면, 본 발명의 실시예에 따른 SAS 구조 도면이 도시된다. 특히, 도 4의 SAS 구조 도면은 (최상위로부터 최하위까지의 순서대로) 이하의 레이어들을 도시한다:

● SCSI 응응 계층(402A), ATA 응용 계층(402B), 및 관리 응용 계층(402C)을 갖는 응용 계층(400).

● 직렬 SCSI 프로토콜(SSP) 전송 계층(404A), 직렬 ATA 터널링 프로토콜(STP) 전송 계층(404B), 및 직렬 관리 프로토콜(SMP) 전송 계층(404C)를 갖는 전송 계층(404).

● SAS 포트 계층(406).

● SSP 링크 계층(408A), STP 링크 계층(408B), 및 SMP 링크 계층(408C)을 갖는 SAS 링크 계층(408).

● SAS PHY 계층(410).

● SAS 물리 계층(412).

일반적으로, SAS 기술은 3개의 전송 프로토콜을 포함한다:

● SSP - SAS 디스크 드라이브 지원

● STP - SATA 디스크 지원

● SMP - SAS 익스팬더 관리.

링크 계층(408) 및 PHY 계층(410)을 위해, SAS는 그의 유일한 프로토콜을 정의한다. 물리 계층(412)에서, SAS 표준은 커넥터와 전압 레벨을 정의한다. SAS가 보다 긴 케이블링을 지원하기 위해 보다 넓게 허용되는 차동 전압 및 보다 엄격한 물리적 시그널링 사양을 정의할지라도, SAS 와이어링 및 시그널링의 물리적 특징들은 양립할 수 있고 현재 6 Gbit/s 속도까지 SATA의 그것을 뒤따라왔다. SAS-1.0/SAS1.1는 1.5 Gbit/s 및 3 Gbit/s 속도로 SATA의 물리적 시그널링 특징을 채용하고, 6 Gbit/s의 물리적 속도의 SAS-2.0 개발은 SATA 와 동일한 속도의 개발을 이끌었다. SCSI 무역 협정에 따르면, 12 Gbit/s는 미래의 SAS-3.0 사양에서 6 Gbit/s를 뒤따를 예정이다. 도 4에 도시되는 다양한 계층은 이하의 특징을 갖는다:

● 물리 계층(412):

○ 전기적 및 물리적 특징을 정의한다.

○ 차동 시그널링 전송

○ 3개의 커넥터 타입:

■ SFF 8482 - SATA 호환가능

■ SFF 8484 - 4개의 디바이스까지

■ SFF 8470 - 외부 커넥터 (인피니밴드 커넥터), 4개의 디바이스까지

● PHY 계층(410):

○ 8b/10b 데이터 인코딩

○ 링크 초기화, 속도 절충, 및 리셋 시퀀스

○ 링크 기능 절충 (SAS-2)

● 링크 계층(408):

○ 클록 속도 차이 매칭을 위한 프리미티브의 삽입 및 삭제

○ 프리미티브 인코딩

○ 감소된 EMI를 위한 데이터 스크램블링

○ SAS 타겟과 개시기 사이의 네이티브 연결 설정 및 해제

○ SAS 익스팬더에 연결되는 SATA 타겟과 SAS 개시기 사이의 터널 연결 설정 및 해제

○ 전력 관리 (SAS-2.1을 위해 제안됨)

● 포트 계층(406):

○ 동일한 어드레스를 갖는 다중 PHY를 와이드 포트에 결합

● 전송 계층(404):

○ 3개의 전송 프로토콜 지원:

■ 직렬 SCSI 프로토콜(SSP): SAS 디바이스 지원

■ 직렬 ATA 터널 프로토콜(STP): SAS 익스팬더에 접속되는 SATA 디바이스 지원

■ 직렬 관리 프로토콜(SMP): SAS 익스팬더의 구성을 위해 제공

● 응용 계층(402)

개시기는 일 이상의 PHY를 통해 타겟에 직접적으로 연결될 수도 있다 (와이드 포트라는 용어가 다중 PHY 연결에 가끔 사용되더라도, 상기 연결은 일 이상의 PHY를 사용하는지 여부를 불문하고 포트로 지칭된다.). 직렬 접속 SCSI 익스팬더(SAS 익스팬더)로 알려진 컴포넌트는 다수의 SAS 디바이스들 사이에서의 통신을 가능하게 한다. 각각의 익스팬더 디바이스는 관리를 위해 일 이상의 SAS 관리 프로토콜 타겟 포트를 포함하고 SAS 디바이스를 포함할 수 있다. 예를 들면, 익스팬더는 주변 장치로의 액세스를 위해 직렬 SCSI 프로토콜 타겟 포트를 포함할 수도 있다. 익스팬더는 SAS 개시기와 타겟의 인터페이스에 필요하지 않으나, 단일 개시기가 더 많은 SAS/SATA 타겟과의 통신을 할 수 있도록 한다. 유용한 유추: 익스팬더를 다중 시스템이 단일 스위치를 통해 연결되도록 하는 네트워크 내에서 네트워크 스위치와 유사한 익스팬더로 볼 수도 있다.

SAS 1은 2개의 상이한 타입의 익스팬더를 정의한다; 그러나, SAS-2.0 표준은 둘 사이의 차이점을 저하시키고, 이는 현실화되는 이점 없이 불필요한 구조적 제한을 형성한다:

● 에지 익스팬더는 255 SAS 어드레스까지와의 통신을 가능하게 하고, SAS 개시기가 이들의 추가적인 디바이스들과 통신할 수 있도록 한다. 에지 익스팬더는 직접 테이블 라우팅 및 서브트랙티브 라우팅을 할 수 있다. (이의 라우팅 매커니즘의 간략한 설명은 아래에 한다.). 팬아웃(fanout) 익스팬더 없이는, (에지 익스팬더들의 서브트랙티브 라우팅 포트를 함께 연결하고, 더 이상의 익스팬더를 연결할 수 없기 때문에) 전달 서브시스템 내에서 최대 2개의 에지 익스팬더를 사용할 수 있다. 이러한 병목 현상을 해결하기 위해, 팬아웃 익스팬더를 사용할 수 있다.

● 팬아웃 익스팬더는 에지 익스팬더 디바이스 세트로 알려졌으며, 더욱 많은 SAS 디바이스들이 할당될 수 있도록 하는 에지 익스팬더의 255 세트까지 연결할 수 있다. 각각의 에지 익스팬더의 서브트랙티브 라우팅 포트는 팬아웃 익스팬더의 PHY에 연결될 수 있다. 팬아웃 익스팬더는 서브트랙티브 라우팅을 할 수 없다. 이는 연결된 에지 익스팬더에 순방향 서브트랙티브 라우팅 요청만 할 수 있다.

직접 라우팅은 디바이스가 이에 직접적으로 연결되는 디바이스를 식별할 수 있도록 한다. 테이블 라우팅은 디바이스의 PHY에 연결된 익스팬더에 연결된 디바이스를 식별한다. 서브트랙티브 라우팅은 서브 브랜치 내에서 디바이스를 찾을 수 없을 때 사용된다. 이는 상이한 브랜치에 전체적으로 요청을 보낸다.

익스팬더는 보다 많은 복합적 상호연결 구조를 가능하게 하기 위해 존재한다. 익스팬더는 (패킷 스위칭과 반대인) 링크 스위칭 엔드 디바이스(개시기 또는 타겟)에 도움이 된다. 이는 (엔드 디바이스가 이에 연결될 때) 엔드 디바이스를 라우팅 테이블(엔드 디바이스 ID와 익스팬더 간의 매핑 관계, 링크는 스위치되고 다운스트림되어 ID에 대해 라우팅한다)을 통해 직접적으로, 또는, 이러한 방법이 실패했을 때에는 서브트랙티브 라우팅을 통해 배치하고, 링크는 서브트랙티브 라우팅 포트에 연결되는 단일 익스팬터에 라우팅된다. 서브트랙티브 포트에 연결된 익스팬더가 없다면, 엔드 디바이스는 도달되지 않을 수 있다.

서브트랙티브로 구성되는 PHY가 없는 익스팬더는 팬아웃 익스팬더로 동작하고 임의의 수의 다른 익스팬더에 연결될 수 있다. 서브트랙티브 PHY를 갖는 익스팬더는 최대 2개의 다른 익스팬더에만 연결될 수도 있고, 이러한 경우에, 이들은 서브트랙티브 포트를 통해 하나의 익스팬더에 연결되고, 비-서브트랙티브 포트를 통하 또 다른 하나에 연결되어야 한다. 익스팬더를 갖는 SAS-1.1 구조 설계는 일반적으로 서브트랙티브 투 서브트랙티브 포트를 통해 연결되는 2개의 익스팬더를 포함하는 구조인 일 예외를 갖는 SAS 도메인 내에서 하나의 루트 노드를 포함할 것이다. 이러한 것이 존재한다면, 루트 노드는 서브트랙티브 포트를 통해 다른 익스팬더에 연결되지 않는 익스팬더이다. 따라서, 팬아웃 익스팬더가 이러한 구성에 존재한다면, 이는 도메인의 루트 노드가 되어야 한다. 루트 노드는 도메인에 연결되는 모든 엔드 디바이스를 위한 경로를 포함한다. 테이블 투 테이블 라우팅의 SAS-2.0 및 엔드 투 엔드 조닝(zoning)을 위한 새로운 규칙의 출연과 함께, SAS-2.0 규칙에 대한 보다 복합적인 구조는 단일 루트 노드를 포함하지 않을 것이다.

다시 도 1을 참조하면, 보조 전력 소스 유닛(400)은 재충전 가능한 배터리 등으로 구성되며, 정상적으로 충전되어 PCI-익스프레스 호스트 인터페이스 유닛(200)을 통해 호스트로부터 전송되는 전력을 사용하여 소정 전력을 유지하고 전력 소스 컨트롤 유닛(500)의 컨트롤에 따라 전력 소스 컨트롤 유닛(500)에 충전된 전력을 공급할 수 있다.

전력 소스 컨트롤 유닛(500)은 PCI-익스프레스 호스트 인터페이스를 통해 호스트로부터 컨트롤러 유닛(300), 메모리 디스크 유닛(100), 백업 저장 유닛(600A-B) 및 백업 컨트롤 유닛(700)으로 전송되는 전력을 공급한다.

또한, PCI-익스프레스 호스트 인터페이스 유닛(200)을 통해 호스트로부터 전송되는 전력이 차단됨에 따라 호스트의 전력 소스에 에러가 발생하거나, 호스트로부터 전송되는 전력이 임계값을 벗어날 때, 전력 소스 컨트롤 유닛(500)은 보조 전력 소스 유닛(400)으로부터 전력을 수신하고 컨트롤러 유닛(300)을 통해 메모리 디스크 유닛(100)으로 전력을 공급한다.

백업 저장 유닛(600A-B)은 하드 디스크와 같은 저속 비휘발성 저장 장치로 구성되며 메모리 디스크 유닛(100)의 데이터를 저장한다.

백업 컨트롤 유닛(700)은 백업 저장 유닛(600A-B)의 데이터 입력/출력을 컨트롤함으로써 백업 저장 유닛(600A-B)의 메모리 디스크 유닛(100)에 저장된 데이터를 백업하고 호스트로부터의 지시에 따라서, 또는 호스트로부터 전송되는 전력이 임계값을 벗어남에 따라 호스트의 전력 소스에 에러가 발생할 때, 백업 저장 유닛(600A-B)의 메모리 디스크 유닛(100)에 저장된 데이터를 백업한다.

직렬 접속 소형 컴퓨터 시스템 인터페이스/직렬 고급 기술 접속(PCI-Express) 타입의 저장 장치는 PCI-익스프레스 인터페이스를 통한 호스트와 메모리 디스크 사이의 데이터 통신 시 호스트와 메모리 디스크 사이에 전송/수신되는 데이터 신호의 동기화를 조절함으로써 호스트에 대해 저속 데이터 프로세싱 속도를 지원하고, 동시에 메모리 디스크에 대한 고속 데이터 프로세싱 속도를 지원하며, 이에 의해 기존 인터페이스 환경에서 최대의 고속 데이터 프로세싱을 가능하게 하는 성능을 지원한다.

예시적인 실시예가 도시되고 설명되었으며, 당업자는 형태적으로 및 상세적으로 다양한 변형들이 첨부된 특허청구범위에 의해 규정되는 본 개시의 사상 및 범위를 벗어나지 않는 범위 내에서 가능하다는 것을 이해할 것이다. 또한, 다양한 수정들이 이루어져 필수적 범위를 벗어나지 않는 범위 내에서 특정 상황 또는 물질이 본 개시의 시사에 적용될 수 있다. 따라서, 본 개시는 본 개시를 실시하기 위해 고려된 최선의 형태로서 개시된 예시적인 특정 실시예에 제한되지 않으며, 본 개시는 첨부되는 특허청구범위의 범위 내에 속하는 모든 실시예들을 포함한다.

본 발명의 다양한 실시예에 대한 이상의 설명은 설명의 목적을 위해 표현되었다. 이는 본 발명을 제한하고 개시된 특정 형태에 제한하는 것이 아니며, 용이하게, 많은 수정 및 변형이 가능하다. 당업자에게 자명한 이러한 수정 및 변형은 첨부되는 특허청구범위에 의해 규정되는 본 발명의 범위 내에 속한다.

100: SSD 메모리 디스크 유닛
200: 인터페이스 유닛
300: 컨트롤러
400: 보조 전력 소스 유닛
500: 전력 소스 컨트롤 유닛
600A-B: 백업 저장 유닛
700: 백업 컨트롤 유닛
800: RAID 컨트롤러
900: 상태 모니터
202: 호스트 인터페이스
302: DMA 컨트롤러
303: 데이터 버퍼
304: ECC 컨트롤러
305: SAS 프로토콜 컨트롤러
306: 메모리 컨트롤러
602: 메모리 모듈
604: 메모리 블록
310: 메모리 컨트롤 모듈
320: DMA 컨트롤 모듈
330: 버퍼
340: 동기화 컨트롤 모듈
350: 고속 인터페이스 모듈
400: 응용 계층
404: 전송 계층
406: SAS 포트 계층
408: SAS 링크 계층
410: SAS PHY 계층
412: SAS 물리 계층

Claims

삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
호스트 인터페이스 유닛;
상기 호스트 인터페이스에 결합되며 반도체 저장 장치(SSD: Semiconductor Storage Device) 메모리 디스크 유닛의 SAS 프로토콜을 컨트롤하는 직렬 접속 소형 컴퓨터 시스템 인터페이스(SAS) 프로토콜 컨트롤러;
상기 호스트 인터페이스 유닛에 결합되며 상기 SSD 메모리 디스크 유닛으로의 액세스를 컨트롤하는 직접 메모리 액세스(DMA) 컨트롤러;
상기 DMA 컨트롤러에 결합되며 상기 SSD 메모리 디스크 유닛에 저장되는 데이터를 버퍼링하는 데이터 버퍼;
를 포함하는 반도체 저장 장치(SSD) 메모리 디스크 유닛 세트;
상기 SSD 메모리 디스크 유닛 세트에 결합되는 복수 배열 독립 디스크(RAID) 컨트롤러; 및
상기 RAID 컨트롤러에 결합되는 컨트롤러 유닛; 을 포함하고,
상기 컨트롤러 유닛은
상기 SSD 메모리 디스크 유닛의 데이터 입출력을 컨트롤하는 메모리 컨트롤 모듈,
상기 메모리 컨트롤 모듈을 컨트롤하여 상기 SSD 메모리 디스크 유닛에 데이터를 저장하는 DMA 컨트롤 모듈,
상기 DMA 컨트롤 모듈 및 상기 메모리 컨트롤 모듈을 통해 상기 SSD 메모리 디스크 유닛으로 동기화된 데이터 신호를 전송하는 동기화 컨트롤 모듈,
상기 동기화 컨트롤 모듈 및 상기 DMA 컨트롤 모듈 사이에서 고속으로 전송 및 수신되는 데이터를 프로세싱하는 고속 인터페이스 모듈
을 포함하는 SSD 메모리 시스템.
제9항에 있어서,
상기 SSD 메모리 디스크 유닛 세트는 상기 데이터 버퍼에 결합되며 상기 SSD 메모리 디스크 유닛에서의 에러를 규정하는 에러 교정 코드(ECC) 컨트롤러를 더 포함하는, SSD 메모리 시스템.
제10항에 있어서,
상기 SSD 메모리 디스크 유닛 세트는 상기 ECC 컨트롤러에 결합되며 상기 SSD 메모리 디스크 유닛의 메모리 모듈을 컨트롤하는 메모리 컨트롤러를 더 포함하는, SSD 메모리 시스템.
제11항에 있어서,
상기 메모리 모듈은 메모리 블록 세트를 포함하는, SSD 메모리 시스템.
제9항에 있어서,
상기 DMA 컨트롤러에 결합되는 백업 컨트롤러를 더 포함하는, SSD 메모리 시스템.
제13항에 있어서,
상기 백업 컨트롤러에 결합되는 백업 저장 유닛을 더 포함하는, SSD 메모리 시스템.
삭제
삭제
삭제
삭제
삭제
삭제