KR101209030B1 - Frequency Synthesizer and Fast Automatic Calibration Device therefor - Google Patents

Frequency Synthesizer and Fast Automatic Calibration Device therefor Download PDF

Info

Publication number
KR101209030B1
KR101209030B1 KR1020100046594A KR20100046594A KR101209030B1 KR 101209030 B1 KR101209030 B1 KR 101209030B1 KR 1020100046594 A KR1020100046594 A KR 1020100046594A KR 20100046594 A KR20100046594 A KR 20100046594A KR 101209030 B1 KR101209030 B1 KR 101209030B1
Authority
KR
South Korea
Prior art keywords
frequency
difference
digital value
voltage
oscillator
Prior art date
Application number
KR1020100046594A
Other languages
Korean (ko)
Other versions
KR20110127000A (en
Inventor
신현철
신재욱
Original Assignee
광운대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 광운대학교 산학협력단 filed Critical 광운대학교 산학협력단
Priority to KR1020100046594A priority Critical patent/KR101209030B1/en
Publication of KR20110127000A publication Critical patent/KR20110127000A/en
Application granted granted Critical
Publication of KR101209030B1 publication Critical patent/KR101209030B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H03L7/187—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using means for coarse tuning the voltage controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/097—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a comparator for comparing the voltages obtained from two frequency to voltage converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
    • H03L7/1075—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth by changing characteristics of the loop filter, e.g. changing the gain, changing the bandwidth

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

본 발명은 주파수합성기 및 이를 위한 자동 보정장치를 개시한다. 본 발명에 따르면, 위상고정루프(Phase Locked Loop) 기반 주파수합성기의 자동 보정장치에 있어서, 전압조정발진기에서 출력된 신호의 주파수를 제1 디지털 값으로 변환하는 주파수-디지털 변환부(Frequency-to-Digital Converter); 상기 주파수-디지털 변환부에서 출력된 제1 디지털 값과 목표 주파수에 상응하는 제2 디지털 값의 차이를 계산하는 주파수 차이 검출부; 상기 전압조정발진기의 출력 주파수가 상기 목표 주파수에 근접하도록 캡 뱅크의 최적 제어 코드를 선택하는 자동 주파수 보정부; 및 상기 최적 제어 코드에서 루프대역폭이 일정하게 유지되도록 주파수-디지털 변환부를 이용하여 전하펌프 이득을 조정하는 루프대역폭 보정부를 포함하는 자동 보정장치가 제공된다. 본 발명에 따르면, 보정 속도를 높이고 출력주파수 범위 내에서 루프대역폭을 일정하게 유지할 수 있는 장점이 있다. The present invention discloses a frequency synthesizer and an automatic correction device therefor. According to the present invention, a frequency-digital converting unit (Frequency-to--) for converting a frequency of a signal output from a voltage adjusted oscillator into a first digital value in an automatic correction apparatus for a phase locked loop based frequency synthesizer Digital Converter); A frequency difference detector for calculating a difference between a first digital value output from the frequency-digital converter and a second digital value corresponding to a target frequency; An automatic frequency correction unit for selecting an optimum control code of a cap bank so that an output frequency of the voltage adjusted oscillator is close to the target frequency; And a loop bandwidth correction unit for adjusting the charge pump gain by using the frequency-digital converter so that the loop bandwidth is kept constant in the optimum control code. According to the present invention, there is an advantage of increasing the correction speed and keeping the loop bandwidth constant within the output frequency range.

Description

주파수합성기 및 이를 위한 고속 자동 보정장치{Frequency Synthesizer and Fast Automatic Calibration Device therefor}Frequency Synthesizer and Fast Automatic Calibration Device for It {Frequency Synthesizer and Fast Automatic Calibration Device therefor}

본 발명은 무선통신용 알에프 (RF: Radio Frequency) 주파수합성기 및 이를 위한 자동 보정장치에 관한 것으로서, 보다 상세하게는 광대역 분수분주형 주파수합성기 및 이를 위한 보정 속도와 정확도가 향상된 자동 보정 장치에 관한 것이다.The present invention relates to a radio frequency (RF) frequency synthesizer for wireless communication and an automatic correction device for the same, and more particularly, to a broadband fractional frequency synthesizer and an automatic correction device having improved correction speed and accuracy for the same.

광대역 RF주파수합성기는 소정 주파수의 신호를 생성하는 장치로서, 무선통신 송수신기에서 필수적인 장치이다. A wideband RF frequency synthesizer is a device for generating a signal of a predetermined frequency and is an essential device in a wireless communication transceiver.

이러한 주파수합성기에서 목표 주파수로의 고정을 위해 위상고정루프(phase locked loop, PLL) 방식이 주로 이용된다. In this frequency synthesizer, a phase locked loop (PLL) scheme is mainly used for fixing to a target frequency.

주파수합성기에서는 출력주파수의 범위가 넓어질수록 VCO 이득(KVCO)과 분주비 N의 변화가 커지므로, 출력주파수에 따라 위상잡음(Phase Noise), 루프대역폭(Loop Band Width: LBW), 동기시간(Lock Time)이 많이 변한다. 따라서, 주파수합성기의 대역폭이 넓어질수록 최적화 설계가 어려워지게 된다. 이러한 문제점을 극복하기 위해서는, 광대역에서 주파수합성기의 루프대역폭, 동기시간, 위상잡음을 일정하게 유지시켜 주는 자동 보정회로가 필수적이다. In the frequency synthesizer, the wider the range of the output frequency, the greater the change in the VCO gain (K VCO ) and the division ratio N. Therefore, phase noise, loop bandwidth (LBW), and synchronization time vary depending on the output frequency. (Lock Time) changes a lot. Therefore, the wider the bandwidth of the frequency synthesizer, the more difficult the optimization design becomes. In order to overcome this problem, an automatic correction circuit that maintains the loop bandwidth, synchronization time, and phase noise of the frequency synthesizer in a wide band is essential.

도 1은 종래기술에 따른 자동 주파수보정 회로를 포함하는 주파수합성기를 개략적으로 도시한 도면이다. 1 is a view schematically showing a frequency synthesizer including an automatic frequency correction circuit according to the prior art.

도 1을 참조하면, 전압조정발진기(100)는 Cap Bank(캡 뱅크, 102)를 포함하며, 자동 주파수 보정회로(104)는 캡 뱅크(102)의 적절한 제어 코드를 검색한다. Referring to FIG. 1, the voltage regulated oscillator 100 includes a Cap Bank 102, and the automatic frequency correction circuit 104 searches for an appropriate control code of the Cap Bank 102. As shown in FIG.

도 1에 도시된 바와 같이, 주파수합성기는 분주기(106), 위상-주파수 검출기/전하펌프(Phase Frequency Detector/Charge Pump: PFD/CP, 108) 및 저역 통과 루프 필터(110)를 포함할 수 있다. As shown in FIG. 1, the frequency synthesizer may include a divider 106, a phase frequency detector / charge pump (PFD / CP) 108, and a low pass loop filter 110. have.

도 1과 같은 주파수합성기에서 자동 주파수보정회로(104)가 캡 뱅크(102)의 제어 코드를 검색하는 시간(주파수 보정 시간)이 주파수합성기의 전체 동기 시간을 지연시키는 주된 요인이 된다. In the frequency synthesizer as shown in FIG. 1, the time (frequency correction time) at which the automatic frequency correction circuit 104 searches for the control code of the cap bank 102 becomes a main factor in delaying the overall synchronization time of the frequency synthesizer.

제어 코드 검색을 위한 추가적인 시간 지연은 무선통신 송수신기의 전력 소모를 증가시키고 데이터 전송 속도를 낮추는 작용을 하기 때문에 자동 주파수 보정회로의 주파수 보정 시간을 줄이는 것이 자동 주파수 보정회로 설계에 있어 중요한 이슈이다. Since the additional time delay for the control code retrieval increases the power consumption of the wireless transceiver and lowers the data transmission speed, reducing the frequency correction time of the automatic frequency correction circuit is an important issue in the design of the automatic frequency correction circuit.

또한, 자동 주파수 보정회로 설계에 있어 중요한 사항은 주파수 해상도이다. 주파수 해상도는 특히 분수분주형(Fractional-N) 주파수합성기에서 중요한 이슈이다.In addition, an important factor in the design of an automatic frequency correction circuit is frequency resolution. Frequency resolution is an important issue, especially in fractional-N frequency synthesizers.

도 2는 전압조정발진기의 주파수 특성 곡선을 도시한 도면으로서, 우선 도2(a)는 분수분주형 주파수합성기에서의 일반적인 주파수 특성 곡선을 설명한다.  FIG. 2 is a diagram showing a frequency characteristic curve of a voltage regulated oscillator. First, FIG. 2 (a) illustrates a general frequency characteristic curve of a fractional frequency synthesizer.

도 2(a)에 도시된 바와 같이, 분수분주형 주파수합성기에서 인접 특성곡선간의 간격(fspacing)이 기준 주파수(fREF)보다 작아지는 경우가 대개 발생한다. As shown in FIG. 2 (a), in a fractional frequency synthesizer, a spacing between adjacent characteristic curves is usually smaller than the reference frequency f REF .

자동 주파수 보정회로의 정확한 동작을 위해서는 자동 주파수 보정회로의 주파수 해상도(fresolution)를 항상 인접 특성곡선간의 간격(fspacing)보다 작게 유지하여야 하며, 이는 자동 주파수 보정회로의 주파수 해상도가 기준 주파수보다 작아야 한다는 점을 의미한다. For accurate operation of the automatic frequency correction circuit it should be kept smaller than the interval (f spacing) between the frequency resolution (f resolution) the always adjacent to the characteristic curve of the automatic frequency correction circuit, which is the frequency resolution of the automatic frequency correction circuit is less than the reference frequency It means.

이러한 문제는 분수분주형 주파수합성기뿐만 아니라, 일반적인 정수분주형 광대역 주파수합성기에서도 동일하게 발생할 수 있다. This problem can occur not only in the fractional frequency synthesizer, but also in the general integer frequency wideband frequency synthesizer.

도 2(b)를 참조하면, 광대역 주파수합성기에서 캡 뱅크 제어 코드 n값에 따라 전압조정발진기의 이득(KVCO(n))과 인접 특성곡선의 간격(fspacing(n))의 변화가 매우 크다는 점을 알 수 있다. Referring to FIG. 2 (b), the variation of the gain K VCO (n) and the spacing between adjacent characteristic curves (f spacing (n)) of the voltage-regulated oscillator is very large according to the cap bank control code n value in the wideband frequency synthesizer. You can see that it is large.

예를 들어, 이진 가중(Binary Weighted) 구조의 캡 뱅크를 사용하는 경우, fspacing(n)의 변화율은 전압조정발진기의 최대 동작 주파수와 최소 동작 주파수의 비율에 세제곱에 비례하는 것으로 알려져 있다(J. Kim et al., "A Wideband CMOS LC VCO with Linearized Coarse Tuning Characteristics," IEEE Tran. Circuits and Systems-II: Express Brief, vol. 55, no. 5, pp.399~403, May 2008). For example, when using a cap bank of binary weighted structure, the rate of change of f spacing (n) is known to be proportional to the cube of the ratio of the maximum operating frequency and the minimum operating frequency of the voltage regulated oscillator (J Kim et al., "A Wideband CMOS LC VCO with Linearized Coarse Tuning Characteristics," IEEE Tran. Circuits and Systems-II: Express Brief, vol. 55, no. 5, pp. 399-403, May 2008.

이러한 경우, fspacing(n)이 fREF보다 작은 경우가 쉽게 발생할 수 있는데, 이는 분수분주형이 아닌 정수분주형 주파수합성기에서도 광대역인 경우 자동 주파수 보정회로의 주파수 해상도가 fREF보다 작아야 한다는 것을 의미한다. In such a case, it can easily occur that f spacing (n) is smaller than f REF , which means that the frequency resolution of the automatic frequency correction circuit should be smaller than f REF in the case of broadband even in non-fractional frequency synthesizers. do.

그러나 도 1과 같은 종래의 자동 주파수 보정회로를 적용한 주파수합성기에 따르면, fREF보다 작은 주파수 해상도를 얻기 위해서는 매우 긴 보정시간이 필요한 문제점이 있다. However, according to the frequency synthesizer using the conventional automatic frequency correction circuit as shown in FIG. 1, a very long correction time is required to obtain a frequency resolution smaller than f REF .

한편, 자동 주파수 보정회로의 세 번째 설계 이슈는 주파수 보정에 이용되는 보정 방식이다. On the other hand, a third design issue of automatic frequency correction circuits is the correction scheme used for frequency correction.

종래기술에 따른 자동 주파수 보정회로는 전압조정발진기의 분주된 신호의 주파수(fDIV)와 기준 주파수(fREF)를 비교하는 방식을 사용한다. The automatic frequency correction circuit according to the prior art uses a method of comparing the frequency f DIV and the reference frequency f REF of the divided signal of the voltage adjusting oscillator.

이러한 상대적인 주파수 비교 방식은 현재 가장 널리 쓰이는 방식이며 주파수 보정속도가 대개 수십 마이크로초 정도이다. 그러나, 이러한 방식은 두 개의 펄스를 동시에 카운트한 후 주파수 비교기(frequency comparator)를 이용하여 두 신호 주파수의 상대적인 비교를 수행한다. 이때 입력 펄스의 주파수가 기준 주파수 근처의 낮은 주파수이므로 높은 주파수 해상도를 얻기 위해서는 수십 내지 수백 마이크로 초 정도의 비교적 긴 보정시간이 필요한 문제점이 있다. This relative frequency comparison method is the most widely used method today and the frequency correction rate is usually about tens of microseconds. However, this method counts two pulses simultaneously and uses a frequency comparator to perform a relative comparison of the two signal frequencies. At this time, since the frequency of the input pulse is a low frequency near the reference frequency, a relatively long correction time of about tens to hundreds of microseconds is required to obtain high frequency resolution.

시간-전압 변환회로(Time-to-Voltage Converter: TVC)를 이용하여 주파수를 전압으로 변환하여 비교하는 방식도 존재한다. There is also a method of converting and converting a frequency into a voltage using a time-to-voltage converter (TVC).

TVC를 이용한 방식은 주파수 보정시간이 1마이크로 초 이하에 이를 정도로 매우 빠르지만 분수분주형 주파수합성기에 적용할 경우 델타-시그마 변조기(Delta-Sigma Modulator: DSM)의 오차를 보상할 추가적인 시간이 필요하기 때문에, 보정시간이 기존 다른 방식과 마찬가지로 길어지게 되는 단점이 있다. The TVC method is very fast, with frequency correction times of less than 1 microsecond, but when applied to fractional frequency synthesizers, additional time is needed to compensate for errors in the Delta-Sigma Modulator (DSM). Therefore, there is a disadvantage that the correction time becomes longer like other conventional methods.

주파수 합성기에서 두번째 필요한 보정은 루프대역폭(LBW)의 보정이다. 전하펌프 PLL의 루프대역폭은 아래의 수학식 1과 같이 전하펌프 이득(ICP)와 KVCO에 비례하며, 위상고정루프 분주비 N에 반비례한다. 여기서, KVCO와 N은 출력주파수에 따라 변하기 때문에 루프대역폭도 이에 따라 변하게 된다.The second necessary correction in the frequency synthesizer is the correction of the loop bandwidth (LBW). The loop bandwidth of the charge pump PLL is proportional to the charge pump gain I CP and K VCO as shown in Equation 1 below, and inversely proportional to the phase-fixed loop division ratio N. Here, since K VCO and N change according to the output frequency, the loop bandwidth also changes accordingly.

Figure 112010031916881-pat00001
Figure 112010031916881-pat00001

따라서, 루프대역폭을 일정하게 유지하기 위해서는 전하펌프 이득(ICP)을 적절히 조절하여 KVCO와 N의 변화를 보상하여야 한다. Therefore, in order to keep the loop bandwidth constant, the charge pump gain I CP must be adjusted appropriately to compensate for the change in K VCO and N.

위상고정루프기반 광대역 주파수합성기에서는 일반적으로 이진 가중 캡뱅크를 사용하며, 이러한 위상고정루프에서 KVCO는

Figure 112010031916881-pat00002
에 비례하므로, 루프대역폭은 전하펌프 이득(Icp)가 일정하면
Figure 112010031916881-pat00003
에 비례한다. 따라서 광대역일수록 루프대역폭의 변화가 크다. The phase-locked loop based broadband frequency synthesizer generally uses a binary weighted cap bank, K VCO in such a phase-locked loop
Figure 112010031916881-pat00002
Since the loop bandwidth is proportional to, if the charge pump gain (I cp ) is constant
Figure 112010031916881-pat00003
Proportional to Therefore, the wider the bandwidth, the larger the change in the loop bandwidth.

종래에 루프대역폭을 일정하게 유지하기 위한 여러 연구가 진행되었으나, 광대역에는 부적합한 문제점이 있다. In the past, various studies have been conducted to keep the loop bandwidth constant, but there are problems that are not suitable for broadband.

예를 들어, KVCO 비선형성을 ICP로 보상하는 방식 (C. Lam, et al., “A 2.6-GHz/5.2-GHz Frequency Synthesizer in 0.4-μm CMOS Technology,” IEEE Journal of Solid State Circuits, vol. 35, no. 5, pp.788~794, May 2000) 은 PVT(Process, Voltage, Temperature) 변화에 매우 민감하며, Analog Split-Tuned 구조 광대역 위상고정루프에 일정한 KVCO를 가지도록 Averaging Varactor를 사용하고 분주비 N의 변화를 ICP로 보상하는 방식 (T. Wu, et al., “Method for Constant Loop Bandwidth in LC-VCO PLL Frequency Synthesizers,“ IEEE Journal of Solid State Circuits, vol. 44, no. 2, pp.427~435, Feb. 2009) 은 위상고정루프 구조 상 큰 사이즈의 Varactor를 사용하기 때문에 위상잡음 성능이 나빠지는 문제점이 있다. 또한, 위상고정루프의 시간영역에서 계단응답시간을 이용하여 루프대역폭을 보정하는 방식 (Y. Akamine et al., “ΔΣ PLL Transmitter with a Loop-Bandwidth Calibration System,” IEEE Journal of Solid State Circuits, vol. 43, no. 2, pp.497~506, Feb. 2008) 은 KVCO의 변화에 민감하여 광대역에는 부적합하다.For example, a method for compensating K VCO nonlinearity with I CP (C. Lam, et al., “A 2.6-GHz / 5.2-GHz Frequency Synthesizer in 0.4-μm CMOS Technology,” IEEE Journal of Solid State Circuits, vol.35, no.5, pp.788 ~ 794, May 2000) are very sensitive to changes in PVT (Process, Voltage, Temperature), and have an Averaging Varactor to have a constant K VCO in an analog split-tuned structure broadband phase locked loop. To compensate for changes in division ratio N with I CP (T. Wu, et al., “Method for Constant Loop Bandwidth in LC-VCO PLL Frequency Synthesizers,” IEEE Journal of Solid State Circuits, vol. 44, no. 2, pp.427 ~ 435, Feb. 2009) has a problem in that the phase noise performance deteriorates because a large sized Varactor is used in the phase locked loop structure. Also, the loop bandwidth is corrected using the step response time in the time domain of the phase-locked loop (Y. Akamine et al., “ΔΣ PLL Transmitter with a Loop-Bandwidth Calibration System,” IEEE Journal of Solid State Circuits, vol. 43, no. 2, pp. 497 ~ 506, Feb. 2008) are not suitable for broadband because they are sensitive to changes in K VCO .

본 발명에서는 상기한 바와 같은 종래기술의 문제점을 해결하기 위해, 기준 주파수보다 작은 주파수 해상도를 가지면서도 주파수 보정시간을 크게 단축할 수 있으며 또한 출력주파수 대역에서 루프대역폭을 일정하게 유지할 수 있는 주파수합성기 및 이를 위한 자동 보정장치를 제안하고자 한다. In the present invention, in order to solve the problems of the prior art as described above, the frequency synthesizer having a frequency resolution smaller than the reference frequency can significantly shorten the frequency correction time and also maintain a constant loop bandwidth in the output frequency band and An automatic correction device for this purpose is proposed.

상기한 목적을 달성하기 위해 본 발명의 바람직한 일 실시예에 따르면, 위상고정루프(Phase Locked Loop) 기반 주파수합성기의 자동 보정장치에 있어서, 전압조정발진기에서 출력된 신호의 주파수를 제1 디지털 값으로 변환하는 주파수-디지털 변환부(Frequency-to-Digital Converter); 상기 주파수-디지털 변환부에서 출력된 제1 디지털 값과 목표 주파수에 상응하는 제2 디지털 값의 차이를 계산하는 주파수 차이 검출부; 상기 전압조정발진기의 출력 주파수가 상기 목표 주파수에 근접하도록 캡 뱅크의 최적 제어 코드를 선택하는 자동 주파수 보정부; 및 상기 주파수-디지털 변환부를 이용하여 상기 최적 제어 코드에서 루프대역폭이 일정하게 유지되도록 전하펌프 이득을 조정하는 루프대역폭 보정부를 포함하는 자동 보정장치가 제공된다. According to a preferred embodiment of the present invention to achieve the above object, in the automatic correction device of the phase locked loop (Phase Locked Loop) frequency synthesizer, the frequency of the signal output from the voltage-regulated oscillator as a first digital value A frequency-to-digital converter for converting; A frequency difference detector for calculating a difference between a first digital value output from the frequency-digital converter and a second digital value corresponding to a target frequency; An automatic frequency correction unit for selecting an optimum control code of a cap bank so that an output frequency of the voltage adjusted oscillator is close to the target frequency; And a loop bandwidth correction unit for adjusting the charge pump gain such that the loop bandwidth is kept constant in the optimum control code using the frequency-digital converter.

바람직하게, 상기 주파수 차이 검출부는, 상기 제1 디지털 값과 상기 제2 디지털 값과의 차이를 계산하는 제1 차이 계산부; 및 상기 최적 제어 코드에서 선형적인 주파수특성을 나타내는 구간에서의 최저 전압 및 최고 전압에 따른 주파수의 디지털 값 차이를 계산하는 제2 차이 계산부를 포함할 수 있다. Preferably, the frequency difference detector comprises: a first difference calculator for calculating a difference between the first digital value and the second digital value; And a second difference calculator configured to calculate a difference between digital values of frequencies according to the lowest voltage and the highest voltage in a section showing linear frequency characteristics in the optimum control code.

바람직하게, 상기 루프대역폭 보정부는, 상기 제2 차이 계산부에서 출력된 값과 상기 최고 전압 및 최저 전압의 차이를 이용하여 상기 전압조정발진기의 이득을 계산하는 전압조정발진기 이득 계산부; 및상기 계산된 전압조정발진기의 이득과 기준 루프대역폭 및 상기 최적 제어 코드에서의 분주비를 이용하여 전하펌프 이득 조정을 위한 코드를 계산하는 전하펌프 코드 계산부를 포함할 수 있다. Preferably, the loop bandwidth correction unit includes: a voltage adjusted oscillator gain calculator configured to calculate a gain of the voltage regulated oscillator using a difference between the value output from the second difference calculator and the highest voltage and the lowest voltage; And a charge pump code calculator configured to calculate a code for adjusting the charge pump gain by using the calculated gain of the voltage adjusting oscillator, the reference loop bandwidth, and the division ratio in the optimum control code.

보다 바람직하게, 상기 전하펌프 코드 계산부는 하기의 수학식을 이용하여 상기 최적 제어 코드에서의 전하펌프 이득을 계산한다.More preferably, the charge pump code calculation unit calculates the charge pump gain in the optimum control code using the following equation.

[수학식][Mathematical Expression]

Figure 112010031916881-pat00004
Figure 112010031916881-pat00004

여기서, ICP_target은 새로운 전하펌프 이득이고, ICP는 주파수합성기 기준 출력 주파수에서의 전하펌프 이득, KVCO 는 기준 출력 주파수에서의 전압조정발진기의 이득, N.f는 기준 출력 주파수에서의 분주비, N.ftarget은 목표주파수에서의 분주비,

Figure 112010031916881-pat00005
f/
Figure 112010031916881-pat00006
Vtune은 상기 최적 제어 코드를 갖는 목표주파수에서의 전압조정발진기 이득이다.Where I CP_target is the new charge pump gain, I CP is the charge pump gain at the frequency synthesizer reference output frequency, K VCO is the gain of the voltage-regulated oscillator at the reference output frequency, Nf is the division ratio at the reference output frequency, Nf target is the division ratio at the target frequency,
Figure 112010031916881-pat00005
f /
Figure 112010031916881-pat00006
V tune is the voltage adjusted oscillator gain at the target frequency with the optimal control code.

본 발명에 따르면, 상기 주파수-디지털 변환부는, 상기 전압조정발진기에서 출력된 신호를 소정 배율로 분주하며 각 분주 신호를 다중 위상을 갖는 신호로 출력하는 분주기; 및 상기 다중 위상을 갖는 각각의 신호를 카운트하는 하나 이상의 카운터를 포함할 수 있다. According to the present invention, the frequency-to-digital converter comprises: a divider for dividing a signal output from the voltage adjusting oscillator at a predetermined magnification and outputting each divided signal as a signal having a multi-phase; And one or more counters for counting each signal having the multiple phases.

본 발명에 따른 자동 보정장치는 상기 자동 주파수 보정 및 루프대역폭 보정의 시작 및 종료를 위한 타이밍 신호를 생성하는 타이밍 컨트롤 로직을 더 포함한다. The automatic correction apparatus according to the present invention further includes timing control logic for generating timing signals for starting and ending the automatic frequency correction and the loop bandwidth correction.

바람직하게, 상기 자동 주파수 보정부는, 상기 제1 디지털 값 및 제2 디지털 값의 상대적인 차이에 따라 이진 검색을 수행하는 이진 검색부(Binary Searcher); 및 상기 주파수 차이 검출부에서 계산된 차이 값 및 상기 이진 검색부의 검색 결과를 통해 상기 전압조정발진기가 상기 목표 주파수에 근접한 주파수를 출력하도록 하는 최적 제어 코드를 선택하는 최적 코드 선택부(Optimal Code Selector)를 포함할 수 있다. Preferably, the automatic frequency correction unit comprises: a binary searcher for performing a binary search according to a relative difference between the first digital value and the second digital value; And an optimal code selector for selecting an optimum control code for outputting a frequency close to the target frequency through the difference value calculated by the frequency difference detector and the search result of the binary searcher. It may include.

본 발명에 따르면, 상기 주파수 차이 검출부는 상기 제1 디지털 값 및 상기 제2 디지털 값의 상대적인 크기에 상응하는 패스트(fast) 또는 슬로우(slow) 플래그 신호 중 하나를 출력하며, 상기 이진 검색부는 상기 패스트 신호 또는 슬로우 신호에 따라 이진 검색을 수행한다. According to the present invention, the frequency difference detector outputs one of a fast or slow flag signal corresponding to a relative magnitude of the first digital value and the second digital value, and the binary search unit outputs the fast signal. Perform binary search based on signal or slow signal.

바람직하게, 상기 제1 디지털 값은 주파수 보정이 완료되기 전에 상기 최적 코드 선택부에 의해 선택되는 제어 코드에 따라 가변되며, 상기 주파수 차이 검출부는 상기 가변되는 제1 디지털 값과 상기 제2 디지털 값의 차이 값을 주기적으로 출력할 수 있다. Preferably, the first digital value is varied according to a control code selected by the optimum code selecting unit before the frequency correction is completed, and the frequency difference detecting unit is formed of the variable first digital value and the second digital value. The difference value can be output periodically.

보다 바람직하게, 상기 자동 주파수 보정부는 상기 주파수 차이 검출부에서 현재 출력된 차이 값과 이전에 저장된 최소 차이 값을 비교하여 최소 차이 값을 갱신하는 최소 차이 탐색부를 더 포함할 수 있다. More preferably, the automatic frequency correction unit may further include a minimum difference search unit for updating the minimum difference value by comparing the difference value currently output from the frequency difference detection unit with a previously stored minimum difference value.

상기 최적 코드 선택부는 상기 최소 차이 값이 갱신되는 시점에 상기 이진 검색부에서 검색된 제어 코드를 최근접 제어 코드로 저장한다. The optimum code selector stores the control code retrieved by the binary search unit as the nearest control code at the time when the minimum difference value is updated.

본 발명의 다른 측면에 따르면, 위상고정루프(Phase Locked Loop) 기반 주파수합성기의 자동 보정장치에 있어서, 전압조정발진기에서 출력된 제1 신호 및 제2 신호의 주파수를 각각 제1 디지털 값 및 제2 디지털 값으로 변환하는 주파수-디지털 변환부(Frequency-to-Digital Converter); 상기 제1 디지털 값과 상기 제2 디지털 값의 차이를 계산하는 주파수 차이 검출부; 및상기 제1 디지털 값 및 상기 제2 디지털 값의 차이를 이용하여, 상기 전압조정발진기의 출력주파수 대역 범위 내에서 루프대역폭이 일정하기 유지되도록 전하펌프 이득을 조정하는 루프대역폭 보정부를 포함하되,상기 제1 신호는 상기 전압조정발진기의 캡 뱅크를 위한 최적 제어 코드에서 선형적인 주파수특성을 나타내는 구간에서의 최저 전압에 따라 상기 전압조정발진기가 출력하는 신호이며, 상기 제2 신호는 상기 구간에서의 최고 전압에 따라 상기 전압조정발진기가 출력하는 신호인 자동 보정장치가 제공된다. According to another aspect of the invention, in the automatic correction device of the phase locked loop (Phase Locked Loop) -based frequency synthesizer, the frequency of the first signal and the second signal output from the voltage adjusting oscillator, respectively, the first digital value and the second A frequency-to-digital converter for converting to a digital value; A frequency difference detector for calculating a difference between the first digital value and the second digital value; And a loop bandwidth correction unit configured to adjust a charge pump gain to maintain a constant loop bandwidth within an output frequency band range of the voltage adjusting oscillator by using a difference between the first digital value and the second digital value. The first signal is a signal output by the voltage adjusting oscillator according to the lowest voltage in the section showing the linear frequency characteristic in the optimum control code for the cap bank of the voltage adjusting oscillator, the second signal is the highest in the section There is provided an automatic compensator which is a signal output by the voltage adjusting oscillator according to a voltage.

본 발명의 또 다른 측면에 따르면, 전압조정발진기, 분주기, 기준 주파수 발생기, 위상/주파수 검출기, 펄스-전압 변환기를 포함하는 위상고정루프; 및 상기 전압조정발진기 및 자동 보정장치를 포함하는 자동 보정루프를 포함하되, 상기 자동 보정장치는, 상기 전압조정발진기에서 출력된 신호의 주파수를 제1 디지털 값으로 변환하는 주파수-디지털 변환부(Frequency-to-Digital Converter), 상기 주파수-디지털 변환부에서 출력된 제1 디지털 값과 목표 주파수에 상응하는 제2 디지털 값의 차이를 계산하는 주파수 차이 검출부, 상기 전압조정발진기의 출력 주파수가 상기 목표 주파수에 근접하도록 캡 뱅크의 최적 제어 코드를 선택하는 자동 주파수 보정부 및 상기 주파수-디지털 변환부를 이용하여 상기 최적 제어 코드에서 루프대역폭이 일정하게 유지되도록 전하펌프 이득을 조정하는 루프대역폭 보정부를 포함하는 주파수합성기가 제공된다. According to another aspect of the invention, a phase locked loop including a voltage adjust oscillator, a divider, a reference frequency generator, a phase / frequency detector, a pulse-to-voltage converter; And an automatic correction loop including the voltage adjusting oscillator and an automatic compensating device, wherein the automatic compensating device converts a frequency of a signal output from the voltage adjusting oscillator into a first digital value. -to-Digital Converter), a frequency difference detector for calculating a difference between the first digital value output from the frequency-to-digital converter and the second digital value corresponding to the target frequency, the output frequency of the voltage adjusting oscillator is the target frequency A frequency band including an automatic frequency compensator for selecting an optimal control code of the cap bank so as to be close to and a loop bandwidth compensator for adjusting a charge pump gain such that the loop bandwidth is kept constant in the optimal control code using the frequency-digital converter. A synthesizer is provided.

본 발명에 따르면, 전압조정발진기의 출력 주파수를 직접 카운트하여 디지털 값으로 변환하고, 이를 목표 주파수의 디지털 값과 비교하기 때문에 출력 주파수와 목표 주파수의 차이를 정확히 계산하며 또한 주파수 보정속도를 향상시킬 수 있는 장점이 있다. According to the present invention, since the output frequency of the voltage adjusting oscillator is directly counted and converted into a digital value, and compared with the digital value of the target frequency, the difference between the output frequency and the target frequency can be accurately calculated and the frequency correction speed can be improved. There is an advantage.

또한 본 발명에 따르면 출력주파수를 디지털 값으로 변환하고, 이를 이용하여 전압조정발진기의 이득도 디지털 값으로 계산함으로써, 루프대역폭을 빠르고 정확하게 보정할 수 있는 장점이 있다. In addition, according to the present invention, by converting the output frequency into a digital value, and calculating the gain of the voltage-regulated oscillator using the digital value, there is an advantage that the loop bandwidth can be corrected quickly and accurately.

도 1은 종래기술에 따른 자동 주파수보정 회로를 포함하는 주파수합성기를 개략적으로 도시한 도면.
도 2는 전압조정발진기의 주파수 특성 곡선을 도시한 도면.
도 3은 본 발명의 바람직한 일 실시예에 따른 자동보정장치가 적용된 주파수합성기를 개략적으로 도시한 도면.
도 4는 본 발명의 일 실시예에 따른 자동 보정장치의 상세 구성을 도시한 도면.
도 5는 본 발명의 일 실시예에 따른 분주기의 상세 구성을 도시한 도면.
도 6은 본 발명의 일 실시예에 따른 주파수 차이 검출부의 회로 구성을 개념적으로 도시한 도면.
도 7은 본 발명의 일 실시예에 따른 최소 차이 탐색부 및 최적 코드 선택부의 상세 구성을 도시한 도면.
도 8은 본 실시예에 따른 자동보정장치 동작에 따라 주파수합성기의 출력주파수, 전압조정발진기의 조정전압, 및 전하펌프 이득의 시간에 따른 변화를 도시한 도면.
도 9는 자동 주파수 보정 시간의 측정결과의 일예를 도시한 도면.
도 10은 전체 출력주파수대역(1880~3980 MHz)에서 루프대역폭 보정 전 후의 측정된 루프대역폭을 비교한 도면.1 schematically illustrates a frequency synthesizer comprising an automatic frequency correction circuit according to the prior art.
2 shows a frequency characteristic curve of a voltage regulated oscillator.
3 is a view schematically showing a frequency synthesizer to which an automatic correction device according to an embodiment of the present invention is applied.
4 is a view showing a detailed configuration of an automatic correction device according to an embodiment of the present invention.
5 is a diagram showing a detailed configuration of the dispenser according to an embodiment of the present invention.
6 is a diagram conceptually illustrating a circuit configuration of a frequency difference detection unit according to an embodiment of the present invention.
7 illustrates a detailed configuration of a minimum difference searching unit and an optimal code selecting unit according to an embodiment of the present invention.
8 is a view showing changes in time of an output frequency of a frequency synthesizer, an adjusting voltage of a voltage adjusting oscillator, and a charge pump gain according to the operation of the automatic correction device according to the present embodiment.
9 is a diagram showing an example of measurement results of automatic frequency correction time.
10 is a diagram comparing measured loop bandwidths before and after loop bandwidth correction in all output frequency bands (1880 to 3980 MHz).

이하, 본 발명의 바람직한 실시예를 첨부한 도면들을 참조하여 상세히 설명하기로 한다. Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

본 발명에 따른 자동 보정장치는 전압조정발진기가 목표 주파수와 근접한 주파수를 출력하도록 보정하고 또한 전압조정발진기의 출력주파수에 따라 루프대역폭이 일정하게 유지되도록 하는 것으로서, 하기에서는 장치라는 용어로 표현할 것이나, 이에 한정됨이 없이 자동 보정회로 또는 자동 보정소자라는 용어로도 사용될 수 있다는 점은 당업자에게 있어 자명할 것이다. The automatic compensator according to the present invention is to calibrate the voltage adjusting oscillator to output a frequency close to the target frequency and to maintain the loop bandwidth constant according to the output frequency of the voltage adjusting oscillator. It will be apparent to those skilled in the art that the present invention may be used as an auto-correction circuit or an auto-correction element without being limited thereto.

도 3은 본 발명의 바람직한 일 실시예에 따른 자동 보정장치가 적용된 주파수합성기를 개략적으로 도시한 도면이다. 3 is a diagram schematically illustrating a frequency synthesizer to which an automatic correction device is applied according to an exemplary embodiment of the present invention.

도 3에 도시된 바와 같이, 본 발명의 일 실시예에 따른 주파수 합성기는 전압조정발진기(Voltage Controlled Oscillator: VCO, 300), 분주기(302), 기준 주파수 발생기(304), 위상/주파수 검출기(306), 펄스-전압 변환기(308)를 포함하는 위상고정루프와 전압조정발진기(300) 및 자동 보정 장치(Automatic Calibration Circuit, 310)를 포함하는 자동 보정 루프를 포함할 수 있다. As shown in FIG. 3, the frequency synthesizer according to an embodiment of the present invention includes a voltage controlled oscillator (VCO) 300, a divider 302, a reference frequency generator 304, and a phase / frequency detector ( 306, a phase locked loop including a pulse-voltage converter 308, and an automatic calibration loop including a voltage adjusting oscillator 300 and an automatic calibration circuit 310.

우선, 위상고정루프를 살펴보면, 전압조정발진기(300)는 소정 주파수의 VCO 신호를 출력한다. First, referring to the phase locked loop, the voltage adjusting oscillator 300 outputs a VCO signal having a predetermined frequency.

위상고정을 위해 VCO 신호는 분주기(302)로 인가되며, 분주기(302)는 VCO 신호를 소정 배율만큼 분주한 신호를 출력한다. The VCO signal is applied to the divider 302 for phase fixing, and the divider 302 outputs a signal obtained by dividing the VCO signal by a predetermined magnification.

여기서 분주기(302)는 분수분주비로 VCO 신호를 분주한다. 한편, 정수분주형 주파수합성기의 경우 분주기(302)가 정수비로 분주할 수 있는데, 이 경우에도 본 발명의 범주에 포함될 수 있다. Here, the divider 302 divides the VCO signal by the fractional division ratio. On the other hand, in the case of the frequency division type frequency synthesizer, the divider 302 may divide at an integer ratio, which may be included in the scope of the present invention.

위상/주파수 검출기(306)는 분주 신호와 기준 주파수 발생기(304)에서 출력된 신호의 위상 및 주파수를 비교하여 이 차이에 상응하는 펄스를 출력한다. The phase / frequency detector 306 compares the phase and frequency of the divided signal with the signal output from the reference frequency generator 304 and outputs a pulse corresponding to this difference.

펄스-전압 변환기(308)는 전하 펌프(312) 및 루프 필터(314)를 포함한다. Pulse-voltage converter 308 includes a charge pump 312 and a loop filter 314.

전하 펌프(312)는 위상/주파수 검출기(306)에서 출력된 펄스 신호에 따라 전하량을 조절하며, 조절된 전하량은 전압으로 변환되어 루프 필터(314)를 통해 전압조정발진기(300)로 입력된다.The charge pump 312 adjusts the charge amount according to the pulse signal output from the phase / frequency detector 306, and the adjusted charge amount is converted into a voltage and input to the voltage adjusting oscillator 300 through the loop filter 314.

상기와 같은 과정이 반복 수행됨에 따라 VCO 신호의 주파수가 목표 주파수에 고정된다. As the above process is repeatedly performed, the frequency of the VCO signal is fixed to the target frequency.

본 실시예에 따른 주파수합성기는 델타시그마 분수분주형 주파수합성기일 수 있으며, 이러한 경우 위상고정루프는 델타시그마 변조기를 추가적으로 포함할 수 있다. The frequency synthesizer according to the present embodiment may be a delta sigma fractional frequency synthesizer, and in this case, the phase locked loop may further include a delta sigma modulator.

또한, 본 실시예에 따른 주파수합성기의 자동 보정장치는 자동 주파수 보정 및 루프대역폭 보정을 수행한다. In addition, the automatic compensator for the frequency synthesizer according to the present embodiment performs automatic frequency correction and loop bandwidth correction.

주파수합성기에서 목표 주파수를 출력하기 위해서는 위상고정루프의 폐루프동작 이전에 개방루프 상태에서 전압조정발진기(300)의 캡 뱅크를 적절히 조정하여 출력 주파수를 목표 주파수에 근접할 수 있도록 보정하기 위한 자동 주파수 보정을 우선 수행하게 된다. In order to output the target frequency from the frequency synthesizer, an automatic frequency for adjusting the cap bank of the voltage regulating oscillator 300 in the open loop state before the closed loop operation of the phase locked loop is appropriately adjusted so that the output frequency is close to the target frequency. Calibration will be performed first.

자동 주파수 보정을 위해, 본 실시예에 따른 자동 보정장치(310)는 주파수-디지털 변환부(320) 및 디지털 보정부(322)를 포함할 수 있다. For automatic frequency correction, the automatic correction apparatus 310 according to the present embodiment may include a frequency-digital converter 320 and a digital correction unit 322.

주파수-디지털 변환부(320)는 VCO 신호를 직접 카운트하여 디지털 값으로 결과를 출력하며, 디지털 보정부(322)는 목표 주파수의 디지털 값을 직접 비교하여 그 결과에 따라 주파수 보정을 수행한다.The frequency-digital converter 320 directly counts the VCO signal and outputs the result as a digital value. The digital compensator 322 directly compares the digital value of the target frequency and performs frequency correction according to the result.

여기서, 주파수 보정은 캡 뱅크를 위한 최적 제어 코드를 선택하는 과정일 수 있다. Here, the frequency correction may be a process of selecting an optimal control code for the cap bank.

또한, 디지털 보정부(322)는 주파수 보정이 완료된 이후, 목표 주파수에서 루프대역폭이 일정하게 유지되도록 전하펌프(312)의 이득을 조정한다. In addition, the digital correction unit 322 adjusts the gain of the charge pump 312 so that the loop bandwidth is kept constant at the target frequency after the frequency correction is completed.

즉, 디지털 보정부(322)는 주파수 보정과 함께 전압조정발진기(300)의 전체 출력주파수 범위 내에서 루프대역폭이 일정하게 유지되도록 한다. That is, the digital correction unit 322 maintains the loop bandwidth constant within the entire output frequency range of the voltage adjusting oscillator 300 along with the frequency correction.

여기서, 전하펌프 이득의 조정은 전하펌프 이득 코드를 선택하는 과정일 수 있다. Here, the adjustment of the charge pump gain may be a process of selecting the charge pump gain code.

본 발명의 일 실시예에 따르면, 루프대역폭 보정은 자동 주파수 보정이 완료된 이후에 수행될 수 있으나, 반드시 이에 한정되는 것은 아니다. According to an embodiment of the present invention, the loop bandwidth correction may be performed after the automatic frequency correction is completed, but is not necessarily limited thereto.

그러나 하기에서는 자동주파수 보정이 완료된 이후에 루프대역폭 보정이 이루어지는 것을 중심으로 설명한다. However, in the following description, the loop bandwidth correction is performed after the automatic frequency correction is completed.

도 4는 본 발명의 일 실시예에 따른 자동 보정장치의 상세 구성을 도시한 도면이다. 4 is a view showing a detailed configuration of an automatic correction device according to an embodiment of the present invention.

도 4에 도시된 바와 같이, 본 실시예에 따른 자동 보정장치(310)는 타이밍 컨트롤 로직(Timing Control Logic, 400), 주파수-디지털 변환부(Frequency-Digital Converter: FDC, 320), 주파수 차이 검출부(

Figure 112010031916881-pat00007
f Detector, 402), 자동 주파수 보정부(Automatic Frequency Calibration Logic: AFC Logic, 404) 및 루프대역폭 보정부(Loop-Bandwidth Calibration Logic: LBC Logic, 406)를 포함할 수 있다. As shown in FIG. 4, the automatic correction apparatus 310 according to the present embodiment includes a timing control logic 400, a frequency-digital converter FDC 320, and a frequency difference detector. (
Figure 112010031916881-pat00007
f Detector, 402, an Automatic Frequency Calibration Logic (AFC Logic, 404), and a Loop-Bandwidth Calibration Logic (LBC Logic, 406).

여기서, 주파수-디지털 변환부(320)를 제외한 나머지 구성이 디지털 보정부(322)에 포함될 수 있다. Here, the remaining components other than the frequency-digital converter 320 may be included in the digital corrector 322.

타이밍 컨트롤 로직(400)은 보정 시작 및 종료를 위한 타이밍 신호를 생성하며, 그밖에 자동 주파수 보정 또는 루프대역폭 보정에 필요한 모든 클럭을 생성한다. Timing control logic 400 generates timing signals for calibration start and end, as well as all clocks required for automatic frequency correction or loop bandwidth correction.

주파수-디지털 변환부(320)는 타이밍 컨트롤 로직(400)의 시작(START) 신호 동기화에 의해 동작한다. The frequency-digital converter 320 operates by synchronizing the START signal of the timing control logic 400.

주파수-디지털 변환부(320)는 전압조정발진기(300)에서 출력된 VCO 신호(fVCO)를 디지털 값으로 변환하여 출력한다. The frequency-digital converter 320 converts the VCO signal f VCO output from the voltage adjustable oscillator 300 into a digital value and outputs the digital value.

보다 상세하게, 주파수-디지털 변환부(320)는 분주기(420), 카운터(422) 및 가산기(424)를 포함할 수 있다. In more detail, the frequency-digital converter 320 may include a divider 420, a counter 422, and an adder 424.

분주기(420)는 VCO 신호를 소정 배율로 분주한다. The divider 420 divides the VCO signal at a predetermined magnification.

본 실시예에 따르면, 분주기(420)는 VCO 신호를 분주하는 것과 동시에 각 분주 신호가 다중 위상을 갖도록 한다. According to the present embodiment, the divider 420 divides the VCO signal and simultaneously causes each divided signal to have multiple phases.

하기에서는 본 실시예에 따른 분주기(420)가 VCO 신호를 4분주하며, 이와 동시에 4분주 신호를 동일한 위상차(90°)를 갖도록 출력하는 것으로 설명한다. Hereinafter, the divider 420 according to the present exemplary embodiment divides the VCO signal into four parts, and simultaneously outputs the four divided signals with the same phase difference (90 °).

이러한 경우, 주파수-디지털 변환부(320)는 도 5에 도시된 바와 같이, VCO 신호를 2분주하는 제1 분주기(500)와 2분주된 신호를 다시 2분주하면서 각 신호들이 다중 위상을 갖도록 변환하여 출력하는 다중 위상 발생기(502)를 포함할 수 있다. In this case, as shown in FIG. 5, the frequency-digital converter 320 divides the first divider 500 that divides the VCO signal into two and divides the divided signal into two portions so that each signal has a multi-phase. It may include a multi-phase generator 502 to convert the output.

주파수-디지털 변환부(320)의 카운터(422)는 상기와 같은 다중 위상 신호에 상응하게 4개가 구비될 수 있으며, 각 카운터(422)는 각 위상 신호의 상승에지를 타이밍 컨트롤 로직(400)에서 주어진 시간 동안 카운트한다. Four counters 422 of the frequency-to-digital converter 320 may be provided corresponding to the multi-phase signals as described above, and each counter 422 may include rising edges of each phase signal in the timing control logic 400. Count for a given time.

카운터(422)에서 카운트된 값이 가산기(424)에서 가산되어 출력된다. The value counted by the counter 422 is added by the adder 424 and output.

본 실시예에 따르면, 전압조정발진기(300)에서 출력된 신호를 분주한 복수의 다중 위상 신호를 개별적으로 카운트하기 때문에 최종 출력 값의 정확도는 유지하면서 카운터(422)의 동작속도는 낮출 수 있다.According to the present embodiment, since the plurality of multi-phase signals divided by the signal output from the voltage adjusting oscillator 300 are individually counted, the operation speed of the counter 422 can be lowered while maintaining the accuracy of the final output value.

하기에서는 상기와 같이 주파수 카운트가 수행된 이후 자동 주파수 보정 동작이 이루어지는 경우를 우선 설명한다. Hereinafter, the case where the automatic frequency correction operation is performed after the frequency count is performed as described above will be described first.

도 6은 주파수 차이 검출부의 회로 구성을 개념적으로 도시한 도면으로서, 도 6(a)에 도시된 바와 같이 주파수 차이 검출부(402)는 자동 주파수 보정을 위한 제1 차이 계산부(430)를 포함한다. 제1 차이 계산부(430)는 현재 VCO 신호의 주파수 fVCO의 디지털 값인 fV(n)과 목표 주파수 ftarget의 디지털 값과의 차이 ferr(n) 계산하고, 현재 VCO 신호의 주파수(fVCO)가 목표 주파수와 비교할 때 높고 낮은지 여부를 판단한다. 6 is a diagram conceptually illustrating a circuit configuration of the frequency difference detector, and as illustrated in FIG. 6A, the frequency difference detector 402 includes a first difference calculator 430 for automatic frequency correction. . The first difference calculator 430 calculates a difference f err (n) between f V (n), which is the digital value of the frequency f VCO of the current VCO signal, and a digital value of the target frequency f target , and then calculates the frequency f of the current VCO signal. VCO ) determines whether it is high and low compared to the target frequency.

여기서, ftarget은 kⅹN.f에 해당하며, k는 보정에 필요한 주파수 해상도를 얻기 위한 레퍼런스 신호(fREF)의 주기 개수이며, N.f는 분수분주비로 정의된다. Here, f target corresponds to k ⅹ N.f, k is the number of periods of the reference signal f REF for obtaining the frequency resolution required for correction, and Nf is defined as the fractional division ratio.

상기한 바와 같이, 제1 차이 계산부(430)는 현재 VCO 신호의 주파수와 목표 주파수와의 차이에 해당하는 ferr(n)를 출력하며, 이때 제1 차이 계산부(430)는 fV(n)과 kⅹN.f와의 차이 값과 함께 상대적인 크기, 즉 현재 VCO 신호의 주파수와 목표 주파수의 상대적인 크기에 상응하는 패스트(fast)/슬로우(slow)의 플래그(Flag) 신호를 출력한다. As described above, the first difference calculator 430 outputs f err (n) corresponding to the difference between the frequency of the current VCO signal and the target frequency, and the first difference calculator 430 outputs f V ( A fast / slow flag signal corresponding to a relative magnitude, that is, a relative magnitude of the frequency and the target frequency of the current VCO signal is output together with the difference between n) and k ⅹ N.f.

자동 주파수 보정부(404)는 주파수 차이 검출부(402)에서 출력된 플래그(Flag) 신호에 따라 캡 뱅크(307)에 대한 제어 코드를 검색한다.The automatic frequency corrector 404 searches for a control code for the cap bank 307 according to a flag signal output from the frequency difference detector 402.

자동 주파수 보정부(404)에 의한 캡 뱅크(307)의 제어 코드가 변경됨에 따라 VCO 신호의 주파수는 가변되며, 이에 따라 제1 차이 계산부(430)에서 출력하는 차이 값 및 그 상대적인 크기도 가변된다. As the control code of the cap bank 307 by the automatic frequency corrector 404 is changed, the frequency of the VCO signal is changed, and accordingly the difference value and the relative magnitude of the difference output from the first difference calculator 430 are also variable. do.

최소 차이 탐색부(Least Difference Finder, 440)는 제1 차이 계산부(430)에서 출력된 차이 값 중 최소 차이 값을 저장하며, 이후, 제1 차이 계산부(430)에서 출력된 현재 차이 값과 미리 저장된 최소 차이 값을 비교하여 현재 차이 값과 저장된 최소 차이 값 중 더 작은 값을 새로운 최소 차이 값으로 저장한다. The minimum difference finder 440 may store a minimum difference value among the difference values output from the first difference calculator 430, and then, may differ from the current difference value output from the first difference calculator 430. Compares the previously stored minimum difference value and stores the smaller of the current difference value and the stored minimum difference value as the new minimum difference value.

도 7에 도시된 바와 같이, 본 실시 예에 따른 최소 차이 탐색부(440)는 현재 차이 값 레지스터(Present Difference Value Register, 700), 비교기(Comparator, 702), 최소 차이 값 레지스터(Least Difference Value Register, 704) 및 먹스(Mux, 706)를 포함할 수 있다. As shown in FIG. 7, the minimum difference search unit 440 according to the present embodiment includes a current difference value register 700, a comparator 702, and a minimum difference value register. , 704), and Mux 706.

현재 차이 값 레지스터(700)는 제1 차이 계산부(430)에서 출력된 현재 차이 값을 저장한다. The current difference value register 700 stores the current difference value output from the first difference calculator 430.

자동 주파수 보정을 위한 초기 시점에, 제1 차이 계산부(430)에서 출력된 현재 차이 값이 최소 차이 값 레지스터(704)에 저장된다. At an initial time point for automatic frequency correction, the current difference value output from the first difference calculator 430 is stored in the minimum difference value register 704.

이후 제1 차이 계산부(430)에서 새로운 현재 차이 값을 출력하는 경우, 출력된 현재 차이 값은 현재 차이 값 레지스터(700)에 저장되며, 비교기(702)는 현재 차이 값과 최소 차이 값 레지스터(704)에 저장된 이전 최소 차이 값을 비교한다. Then, when the first difference calculator 430 outputs a new current difference value, the output current difference value is stored in the current difference value register 700, and the comparator 702 stores the current difference value and the minimum difference value register ( Compare the previous minimum difference value stored at 704.

만일 현재 차이 값이 이전 최소 차이 값보다 작은 경우에는 현재 차이 값으로 최소 차이 값을 갱신한다. If the current difference value is smaller than the previous minimum difference value, the minimum difference value is updated with the current difference value.

본 실시 예에 따른 최소 차이 탐색부(440)는 상기와 같은 차이 값 비교 및 최소 차이 값의 갱신 과정을 소정 횟수 동안 반복 수행한다. The minimum difference search unit 440 according to the present embodiment repeatedly performs the above-described difference value comparison and update of the minimum difference value for a predetermined number of times.

이진 검색부(442)는 제1 차이 계산부(430)에서 출력되는 패스트 또는 슬로우 신호에 따라 이진 검색(Binary Search)을 수행한다. The binary search unit 442 performs a binary search according to the fast or slow signal output from the first difference calculator 430.

이진 검색은 순차 검색과 다르게 , 검색 대상 코드의 최상위 비트부터 최하위 비트방향으로 검색하는 방식이다. Unlike sequential search, binary search is a method of searching from the most significant bit to the least significant bit direction of the code to be searched.

본 발명에 따른 이진 검색부(442)는 전압조정발진기(300)의 출력 주파수가 목표 주파수에 근접하게 조정되도록 하기 위한 제어 코드를 검색한다. The binary search unit 442 searches for a control code for adjusting the output frequency of the voltage adjusting oscillator 300 to be close to the target frequency.

상기한 바와 같이, 전압조정발진기(300)가 소정 제어 코드에 따라 스위치되는 캡 뱅크(307)를 포함하고, 캡 뱅크(307)의 제어 코드가 C 개의 비트로 이루어지는 경우, 이진 검색 과정은 C번 반복 수행된다. As described above, when the voltage adjusting oscillator 300 includes a cap bank 307 switched according to a predetermined control code, and the control code of the cap bank 307 is composed of C bits, the binary search process is repeated C times. Is performed.

이진 검색부(442)는 미리 설정된 초기 코드(initial code)부터 시작하여 캡 뱅크(307)를 위한 제어 코드를 검색하며, 이때, 목표 주파수와 현재 VCO 신호 주파수의 상대적인 차이를 줄이는 방향으로 이진 검색 과정을 수행한다. The binary search unit 442 searches for a control code for the cap bank 307 starting from a preset initial code, and at this time, a binary search process in a direction of reducing a relative difference between a target frequency and a current VCO signal frequency. Do this.

본 실시예에 따른 최적 코드 선택부(444)는 C번의 이진 검색이 진행되는 동안, 이진 검색부(442)에서 출력된 제어 코드 중 최소 차이 탐색부(440)에 의해 결정된 최소 차이 값에 상응하는 제어 코드를 캡 뱅크(307)에 대한 최적 제어 코드로 선택한다. The optimal code selector 444 according to the present embodiment corresponds to the minimum difference value determined by the minimum difference search unit 440 of the control codes output from the binary search unit 442 during C binary search. The control code is selected as the optimal control code for the cap bank 307.

도 7에 도시된 바와 같이, 최적 코드 선택부(444)는 현재 코드 레지스터(Present Code Register, 710), 제1 먹스(712), 제2 먹스(714) 및 최근접 코드 레지스터(Closest Code Register, 716)를 포함할 수 있다. As shown in FIG. 7, the optimal code selector 444 includes a current code register 710, a first mux 712, a second mux 714, and a closest code register. 716).

현재 코드 레지스터(710)는 이진 검색부(442)에 의해 검색된 현재 제어 코드를 저장한다. The current code register 710 stores the current control code retrieved by the binary search unit 442.

제1 먹스(712)는 현재 제어 코드와 최근접 코드 레지스터(716)에 저장된 최근접 제어 코드 중 하나를 출력한다. The first mux 712 outputs one of the current control code and the nearest control code stored in the nearest code register 716.

최소 차이 탐색부(440)에서 현재 차이 값이 이전에 저장된 최소 차이 값보다 작은 것으로 판단하는 경우, 제1 먹스(712)는 최소 차이 탐색부(440)의 먹스(706)와 연동하여 현재 차이 값에 상응하는 현재 제어 코드를 출력하며, 출력된 현재 제어 코드는 최근접 코드 레지스터(716)에 저장된다. When the minimum difference search unit 440 determines that the current difference value is smaller than the previously stored minimum difference value, the first mux 712 works in conjunction with the mux 706 of the minimum difference search unit 440 to determine the current difference value. Outputs a current control code corresponding to the current control code, which is stored in the nearest code register 716.

반면, 제1 차이 계산부(430)에서 출력된 현재 차이 값이 이전에 저장된 최소 차이 값보다 큰 것으로 판단하는 경우, 즉, 이전 최소 차이 값이 그대로 유지되는 경우, 제1 먹스(712)는 이전에 저장된 최근접 제어 코드를 출력한다. On the other hand, when it is determined that the current difference value output from the first difference calculator 430 is larger than the previously stored minimum difference value, that is, when the previous minimum difference value is maintained as it is, the first mux 712 moves Outputs the nearest control code stored in.

한편, 제2 먹스(714) 역시 현재 제어 코드와 최근접 제어 코드 중 하나를 선택적으로 출력한다. Meanwhile, the second mux 714 also selectively outputs one of the current control code and the nearest control code.

본 발명에 따르면, 이진 검색이 진행되는 동안 최소 차이 값이 연속적으로 갱신되기 때문에 제2 먹스(714)는 이진 검색이 C번째 수행되는 경우에는 이진 검색부(442)에서 입력되는 현재 제어 코드를 출력하며, C번째 이진 검색이 완료된 경우에는 최적 제어 코드를 출력한다. According to the present invention, since the minimum difference value is continuously updated during the binary search, the second mux 714 outputs the current control code input from the binary search unit 442 when the binary search is performed for the C th time. If the C-th binary search is completed, the optimum control code is output.

여기서, 최적 제어 코드는 C 번의 이진 검색이 완료된 후 최근접 코드 레지스터(716)에 저장된 최근접 제어 코드이다. Here, the optimal control code is the nearest control code stored in the nearest code register 716 after the C binary search is completed.

본 실시예에 따르면, 타이밍 컨트롤 로직(400)에서 마지막 비트, 즉 C번째 비트의 이진 검색이 완료되는 경우에 AFC_Done 신호를 출력하며, 이러한 경우, 제2 먹스(714)가 최적 제어 코드를 출력하게 된다. According to the present embodiment, the timing control logic 400 outputs the AFC_Done signal when the binary search of the last bit, that is, the C-bit, is completed, in which case, the second mux 714 outputs the optimum control code. do.

예를 들어, 캡 뱅크(307)의 제어 코드는 7비트로 설정되는 경우, 상기와 같은 디지털 값의 차이 계산, 비교, 이진 탐색 등은 7번 반복 수행될 수 있다.For example, when the control code of the cap bank 307 is set to 7 bits, the above-described difference calculation, comparison, binary search, etc. of the digital values may be repeated seven times.

본 발명의 바람직한 일 실시예에 따르면, 상기와 같이 자동 주파수 보정이 완료된 이후, 루프대역폭 보정이 수행된다. According to a preferred embodiment of the present invention, after the automatic frequency correction is completed as described above, the loop bandwidth correction is performed.

도 6(b)에 도시된 바와 같이, 주파수 차이 검출부(402)는 제2 차이 계산부(432)를 포함하며, 제2 차이 계산부(432)는 fVH와 fVL의 차이를 계산한다. 도 6(c)에 나타난 바와 같이, fVH와 fVL는 VtuneH와 VtuneL가 전압조정발진기(300)에 인가되는 경우 출력되는 신호의 주파수이며, VtuneH와 VtuneL은 최적 제어 코드(Optimal Code)의 선형적인 주파수특성을 가지는 구간에서 최저 전압 및 최고 전압으로 정의된다. 여기서, 최적 주파수곡선은 주파수 보정 시 목표주파수에 가장 근접한 주파수를 출력하는 곡선을 의미한다. 본 실시예에 따른 루프대역폭 보정부(406)는 전압조정발진기 이득 (KVCO) 계산부(450) 및 전하펌프 코드 계산부(452)를 포함한다. As shown in FIG. 6B, the frequency difference detector 402 includes a second difference calculator 432, and the second difference calculator 432 calculates a difference between f VH and f VL . As shown in FIG. 6 (c), f VH and f VL are frequencies of signals output when V tuneH and V tuneL are applied to the voltage adjusting oscillator 300, and V tuneH and V tuneL are optimal control codes. Code) is defined as the lowest voltage and the highest voltage in a section with linear frequency characteristics. Here, the optimum frequency curve refers to a curve that outputs the frequency closest to the target frequency during frequency correction. The loop bandwidth correction unit 406 according to the present embodiment includes a voltage adjusting oscillator gain (K VCO ) calculator 450 and a charge pump code calculator 452.

전압조정발진기 이득 계산부(450)는 제2 차이 계산부(432)로부터

Figure 112010031916881-pat00008
f(fVH-fVL)를 수신하며,
Figure 112010031916881-pat00009
f 와
Figure 112010031916881-pat00010
Vtune(VtuneH-VtuneL)을 이용하여 상기한 최적 제어 코드에서의 KVCO를 계산한다.The voltage-regulated oscillator gain calculator 450 receives a second difference calculator 432 from the second difference calculator 432.
Figure 112010031916881-pat00008
receives f (f VH -f VL ),
Figure 112010031916881-pat00009
f with
Figure 112010031916881-pat00010
Calculate the K VCO in the optimal control code using V tune (V tuneH -V tuneL ).

한편, 전하펌프 코드 계산부(452)는 계산된 KVCO와 기준 루프대역폭(LBWREF) 및 최적 제어 코드에서의 목표분주비(N.ftarget)를 이용하여 전하펌프 이득 조정을 위한 코드(CP code)를 계산한다. On the other hand, the charge pump code calculation unit 452 is a code (CP code) for adjusting the charge pump gain by using the calculated K VCO , the reference loop bandwidth (LBW REF ) and the target division ratio (Nf target ) in the optimum control code Calculate

이때, 새로운 전하펌프 이득은 아래의 수학식 2를 통해 계산된다. In this case, the new charge pump gain is calculated through Equation 2 below.

Figure 112010031916881-pat00011
Figure 112010031916881-pat00011

여기서, ICP_target은 새로운 전하펌프 이득이고, ICP는 주파수합성기 기준 출력 주파수에서의 전하펌프 이득, KVCO 는 기준 출력 주파수에서의 전압조정발진기의 이득, N.f는 기준 출력 주파수에서의 분주비, N.ftarget은 목표주파수에서의 분주비,

Figure 112010031916881-pat00012
f/
Figure 112010031916881-pat00013
Vtune은 상기 최적 제어 코드를 갖는 목표주파수에서의 전압조정발진기 이득이다.Where I CP_target is the new charge pump gain, I CP is the charge pump gain at the frequency synthesizer reference output frequency, K VCO is the gain of the voltage-regulated oscillator at the reference output frequency, Nf is the division ratio at the reference output frequency, Nf target is the division ratio at the target frequency,
Figure 112010031916881-pat00012
f /
Figure 112010031916881-pat00013
V tune is the voltage adjusted oscillator gain at the target frequency with the optimal control code.

도 4에서는 전하펌프가 광대역에서의 루프대역폭 변화를 충분히 보상할 수 있게 넓은 전하출력 범위를 갖도록 6비트의 바이너리 가중 전류 소스(Binary Weighted Current Source)로 구성된 것을 도시한다. 4 shows that the charge pump is composed of a 6-bit binary weighted current source to have a wide charge output range to sufficiently compensate for the loop bandwidth change in the broadband.

상기와 같이, 자동 주파수 보정이 수행되는 경우, KVCO 및 분주비(N.f)가 변화되며 이때 주파수합성기의 안정적인 동작을 위해서는 루프대역폭을 일정하게 유지하는 것이 필요하다. 이를 위해, 루프대역폭 보정부(406)는 자동 주파수 보정 후에 전하펌프 이득을 조정하여 루프대역폭이 일정하게 유지되도록 한다. As described above, when the automatic frequency correction is performed, the K VCO and the division ratio Nf are changed. In this case, it is necessary to keep the loop bandwidth constant for stable operation of the frequency synthesizer. To this end, the loop bandwidth correction unit 406 adjusts the charge pump gain after automatic frequency correction so that the loop bandwidth is kept constant.

도 8은 본 실시예에 따른 자동보정 동작에 따라 주파수, 전압 및 전하펌프 이득의 변화를 도시한 도면이다. 8 is a diagram illustrating changes in frequency, voltage, and charge pump gain according to the automatic correction operation according to the present embodiment.

도 8에서는 편의상 전압조정발진기(300)가 4 비트의 캡 뱅크(307)를 포함하고 있는 것으로 가정한다. In FIG. 8, it is assumed that the voltage regulation oscillator 300 includes a 4-bit cap bank 307.

도 8(a)는 자동 주파수 보정 과정에서 시간에 따른 VCO 주파수(fVCO)의 변화를 나타낸 것으로서, fVCO는 이진 검색 코드에 의해 움직이며, 이때, 도8(b)와 도8(c)에서와 같이 Vtune과 ICP는 각각 전원전압의 절반 (VDD/2)과 Icp_ref로 고정되어 있다.FIG. 8 (a) shows the change of the VCO frequency f VCO over time in the automatic frequency correction process, where f VCO is moved by a binary search code, wherein FIG. 8 (b) and FIG. 8 (c) are shown. As in V tune and I CP are fixed to half of the supply voltage (V DD / 2) and I cp_ref respectively.

자동 주파수 보정이 완료되면, 캡 뱅크(307) 코드는 최적 제어 코드로 설정되며, 여기까지의 시간이 tvco_cal이 된다. When the automatic frequency correction is completed, the cap bank 307 code is set to an optimal control code, and the time to here is t vco_cal .

상기와 같이 캡 뱅크(307)의 코드가 최적 제어 코드로 설정된 이후 루프대역폭 보정이 수행된다. As described above, after the code of the cap bank 307 is set to the optimal control code, the loop bandwidth correction is performed.

루프대역폭 보정을 위해 Vtune을 VtuneL과 VtuneH로 변경하며, 주파수-디지털 변환부(320)는 변경된 전압에서의 주파수 fVL과 fVH을 추출한다. V tune is changed to V tuneL and V tuneH for loop bandwidth correction, and the frequency-digital converter 320 extracts frequencies f VL and f VH at the changed voltage.

루프대역폭 보정부(406)는 최적 제어 코드의 KVCO의 디지털 값, 목표 분주비 N.ftarget, 그리고 루프대역폭의 기준값 LBWREF를 이용하여 목표주파수에서 루프대역폭을 일정하게 유지하도록 전하펌프 코드 CP code[5:0]를 계산한다. The loop bandwidth correction unit 406 uses the digital value of the K VCO of the optimum control code, the target division ratio Nf target , and the reference value LBW REF of the loop bandwidth to maintain the loop bandwidth at the target frequency at a constant CP. 5: 0].

자동 주파수 보정 및 루프대역폭 보정을 포함하는 전체 디지털 보정 시간이 tdigital_cal이다. 마지막으로 위상고정루프를 포함하는 주파수합성기는 폐루프 동기과정을 거쳐 최종 목표주파수로 동기된다. 상기와 같이 목표 주파수로 동기되는데 소요된 전체시간은 tlock이다.The total digital correction time, including automatic frequency correction and loop bandwidth correction, is t digital_cal . Finally, the frequency synthesizer including the phase locked loop is synchronized to the final target frequency through a closed loop synchronization process. As described above, the total time taken to synchronize to the target frequency is t lock .

본 실시예에 따르면, RF 주파수에서 동작하는 고속 주파수-디지털 변환부(320)를 이용하여 보정시간을 최소로 하면서 모든 데이터의 처리가 디지털 영역에서 이루어지므로 높은 정확도를 유지할 수 있다. According to the present exemplary embodiment, all data is processed in the digital domain while the correction time is minimized using the high-speed frequency-to-digital converter 320 operating at the RF frequency, thereby maintaining high accuracy.

M 분주된 VCO 출력주파수 fVCO/M을 보정시간 k?TREF동안 카운트 할 때의 주파수해상도는 수학식 3과 같다. The frequency resolution when M divided VCO output frequency f VCO / M is counted during the correction time k? T REF is expressed by Equation 3.

Figure 112010031916881-pat00014
Figure 112010031916881-pat00014

여기서 TREF는 fREF의 한 주기이고, k는 카운트를 수행하는 총 시간을 나타내는 것으로 TREF의 개수이다. Here, T REF is one period of f REF and k represents the total time to perform a count, and is the number of T REFs .

기존 자동 주파수 보정에 있어서, M이 대개 위상고정루프 전체 분주비 N으로 설정된다. In conventional automatic frequency correction, M is usually set to the phase-locked-loop total division ratio N.

예를 들어, fVCO=3 GHz, fREF=20 MHz, N=150, M=N 일 때, 4 MHz의 fresolution이 필요하면, k=750 이고, 이때 보정시간은 37.5 μsec이다. 하지만 본 발명은 주파수-디지털 변환부(320)를 이용하여 M의 값을 1로 하여 VCO신호를 직접 카운트 하였기 때문에 필요한 해상도를 얻을 수 있는 k=5 이며 주파수보정시간은 250 nsec이다. For example, when f VCO = 3 GHz, f REF = 20 MHz, N = 150, M = N, if f resolution of 4 MHz is required, k = 750, and the correction time is 37.5 μsec. However, in the present invention, since the VCO signal is directly counted using the frequency-digital converter 320 with M as 1, k = 5 to obtain the required resolution and the frequency correction time is 250 nsec.

한편, 루프대역폭 보정을 위해 fVH, fVL을 추출할 때는 k를 더욱 크게 해주어 충분한 fresolution를 얻을 수 있다. fREF=20 MHz 일 때 400 kHz의 fresolution를 얻기 위한 k=50 이다. 이때 주파수를 한번 추출하는데 소요되는 시간은 2.5 μsec로 매우 짧으며, 본 발명에 따른 주파수-디지털 변환부(320)는 주파수 변환에 필요한 높은 주파수해상도를 매우 짧은 시간에 얻을 수 있다. On the other hand, when f VH and f VL are extracted for loop bandwidth correction, k is increased to obtain sufficient f resolution . When f REF = 20 MHz, k = 50 to obtain an f resolution of 400 kHz. At this time, the time required to extract the frequency once is very short, 2.5 μsec, the frequency-digital converter 320 according to the present invention can obtain a high frequency resolution required for the frequency conversion in a very short time.

설계된 자동보정장치(310)의 동작시간(tdigital_cal)은 제어시간을 포함하여 {(7(kvco_cal+2)+3)+(2klbw_cal+40)}TREF이다. kvco_cal은 자동 주파수 보정(VCO Calibration) 해상도를 설정하는 k값이며, klbw_cal은 루프대역폭 보정 시 최적 제어 코드의 KVCO를 계산하는데 필요한 해상도를 설정하는 k값이다. The operating time t digital_cal of the designed automatic compensation device 310 is {(7 (k vco_cal +2) +3) + (2k lbw_cal +40)) T REF including the control time. k vco_cal is a k value for setting the automatic VCO calibration resolution, and k lbw_cal is a k value for setting the resolution required to calculate the K VCO of the optimal control code during loop bandwidth correction.

fREF=20 MHz일 때, 자동 주파수 보정과 루프대역폭 보정의 fresolution이 각각 4 MHz와 400 kHz이라면, kvco_cal는 5 이고 klbw_cal는 50 이다. 따라서 전체 Digital Calibration 시간은 9.6 μsec가 된다.When f REF = 20 MHz, k vco_cal is 5 and k lbw_cal is 50 if the f resolution of automatic frequency correction and loop bandwidth correction is 4 MHz and 400 kHz, respectively. Therefore, the total digital calibration time is 9.6 μsec.

종래에는 루프대역폭 보정에만 25 μsec가 소요되었는데(Y. Akamine et al., “ΔΣ PLL Transmitter with a Loop-Bandwidth Calibration System,” IEEE JSSC, Feb. 2008), 이와 비교할 때, 매우 짧은 시간에 효과적으로 광대역에서 자동 주파수 보정과 루프대역폭 보정이 이루어진다는 점을 확인할 수 있다. Conventionally, it took 25 μsec to compensate for loop bandwidth only (Y. Akamine et al., “ΔΣ PLL Transmitter with a Loop-Bandwidth Calibration System,” IEEE JSSC, Feb. 2008). We can see that automatic frequency correction and loop bandwidth correction are done in.

본 발명의 일 실시예에 따른 광대역 분수분주형 주파수합성기를 0.13μm CMOS 공정으로 설계하고 구현하였다. A broadband fractional frequency synthesizer according to an embodiment of the present invention is designed and implemented in a 0.13μm CMOS process.

기준주파수(fREF)는 19.2MHz이며, 전압조정발진기(300)의 출력주파수 범D위는 1880 - 3980 MHz이다. The reference frequency f REF is 19.2 MHz, and the output frequency range of the voltage controlled oscillator 300 is 1880-3980 MHz.

도 9는 자동 주파수 보정 시간의 측정결과이다. 9 shows measurement results of automatic frequency correction time.

가로축은 시간을 나타내며, 세로축은 VCO 출력주파수를 나타낸다. 목표주파수가 3604.77 MHz이고 k=5 일 때 자동 주파수 보정시간은 2.7㎲로 측정되어 매우 빠르고 우수한 성능을 보여준다. The horizontal axis represents time and the vertical axis represents the VCO output frequency. When the target frequency is 3604.77 MHz and k = 5, the automatic frequency correction time is measured as 2.7 kHz, which shows very fast and excellent performance.

자동 보정장치의 자동 주파수 보정부(404)가 동작을 시작하면 주파수 검출을 시작하기 전에 1.8㎲의 여유시간을 두어 Vtune이 VDD/2에 정확히 고정 되기를 기다린다. 이 후 이진 검색을 시작하여 6번의 코드 전이가 발생하면서 7번의 이진 검색을 수행한다. 이진 검색이 끝난 후에는 최적 제어 코드(Optimal Code)를 선택하여 마지막 코드 전이가 발생한다. 따라서 측정결과에서는 7번의 코드전이가 발생하였다.When the automatic frequency compensator 404 of the automatic compensator starts to operate, there is an allowance of 1.8 ms before the frequency detection is started to wait for the V tune to be fixed to V DD / 2 correctly. After that, binary search is started, and 6 code transitions are performed, and 7 binary searches are performed. After the binary search, the final code transition occurs by selecting the Optimal Code. Therefore, seven code transitions occurred in the measurement result.

도 10은 전체 출력주파수대역(1880~3980 MHz)에서 루프대역폭 보정 전 후의 측정된 루프대역폭이다. 10 is a measured loop bandwidth before and after loop bandwidth correction in the entire output frequency band (1880 ~ 3980 MHz).

보정 전에는 100 - 270 kHz 범위에 분포되었던 LBW가 보정 후에는 96 -104 kHz의 범위에 분포되었다. 이는 보정 전 171%의 넓은 변화범위를 가지던 루프대역폭이 보정 후 ±4%의 매우 작은 변화 범위 내에 유지 되었음을 나타낸다. 따라서 본 발명의 자동 보정장치(310)는 광대역 주파수합성기에서 매우 정확하고 빠르게 PLL 루프대역폭 보정을 수행함을 알 수 있다. The LBW, which was distributed in the 100-270 kHz range before calibration, was distributed in the 96-104 kHz range after calibration. This indicates that the loop bandwidth, which had a wide range of change of 171% before correction, remained within a very small range of change of ± 4% after correction. Therefore, it can be seen that the automatic correction apparatus 310 of the present invention performs PLL loop bandwidth correction very accurately and quickly in the wideband frequency synthesizer.

상기에서는 본 발명의 실시예를 참조하여 설명하였지만, 해당 기술분야에서 통상의 지식을 가진 자라면 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Although described above with reference to embodiments of the present invention, those of ordinary skill in the art various modifications and variations of the present invention without departing from the spirit and scope of the invention described in the claims below It will be appreciated that it can be changed.

Claims (16)

위상고정루프(Phase Locked Loop) 기반 주파수합성기의 자동 보정장치에 있어서,
전압조정발진기에서 출력된 신호의 주파수를 제1 디지털 값으로 변환하는 주파수-디지털 변환부(Frequency-to-Digital Converter);
상기 주파수-디지털 변환부에서 출력된 제1 디지털 값과 목표 주파수에 상응하는 제2 디지털 값의 차이와 상기 전압조정발진기에 인가되는 서로 다른 전압에 따른 출력 주파수의 디지털 값 차이를 계산하는 주파수 차이 검출부;
상기 제1 디지털 값과 상기 제2 디지털 값의 차이를 이용하여 상기 전압조정발진기의 출력 주파수가 상기 목표 주파수에 근접하도록 캡 뱅크의 최적 제어 코드를 선택하는 자동 주파수 보정부; 및
상기 주파수-디지털 변환부 및 상기 서로 다른 전압의 인가에 따른 출력 주파수의 디지털 값 차이를 이용하여 상기 주파수-디지털 변환부를 이용하여 상기 최적 제어 코드에서 루프대역폭이 일정하게 유지되도록 전하펌프 이득을 조정하는 루프대역폭 보정부를 포함하는 자동 보정장치.In the automatic correction device of a phase locked loop based frequency synthesizer,
A frequency-to-digital converter for converting a frequency of a signal output from the voltage regulated oscillator into a first digital value;
A frequency difference detector for calculating a difference between a first digital value output from the frequency-digital converter and a second digital value corresponding to a target frequency and an output frequency according to different voltages applied to the voltage adjusting oscillator ;
An automatic frequency correction unit for selecting an optimal control code of a cap bank such that an output frequency of the voltage adjusting oscillator approaches the target frequency by using a difference between the first digital value and the second digital value; And
Adjusting the charge pump gain so that the loop bandwidth is kept constant in the optimum control code using the frequency-digital converter by using the digital value difference of the output frequency according to the application of the frequency-digital converter and the different voltage Automatic compensation device including a loop bandwidth correction unit. 제1항에 있어서,
상기 주파수 차이 검출부는,
상기 제1 디지털 값과 상기 제2 디지털 값과의 차이를 계산하는 제1 차이 계산부; 및
상기 최적 제어 코드에서 선형적인 주파수특성을 나타내는 구간에서의 최저 전압 및 최고 전압에 따른 주파수의 디지털 값 차이를 계산하는 제2 차이 계산부를 포함하는 자동 보정장치.The method of claim 1,
The frequency difference detection unit,
A first difference calculator configured to calculate a difference between the first digital value and the second digital value; And
And a second difference calculator for calculating a difference between digital values of frequencies according to the lowest voltage and the highest voltage in a section showing linear frequency characteristics in the optimum control code. 제2항에 있어서, 상기 루프대역폭 보정부는, 상기 제2 차이 계산부에서 출력된 값과 상기 최고 전압 및 최저 전압의 차이를 이용하여 상기 전압조정발진기의 이득을 계산하는 전압조정발진기 이득 계산부; 및상기 계산된 전압조정발진기의 이득과 기준 루프대역폭 및 상기 최적 제어 코드에서의 분주비를 이용하여 전하펌프 이득 조정을 위한 코드를 계산하는 전하펌프 코드 계산부를 포함하는 자동 보정장치.The oscillator of claim 2, wherein the loop bandwidth correction unit comprises: a voltage adjusted oscillator gain calculator configured to calculate a gain of the voltage regulated oscillator using a difference between the value output from the second difference calculator and the highest voltage and the lowest voltage; And a charge pump code calculating unit configured to calculate a code for adjusting the charge pump gain by using the calculated gain of the voltage adjusting oscillator, a reference loop bandwidth, and a division ratio in the optimum control code. 제3항에 있어서,
상기 전하펌프 코드 계산부는 하기의 수학식을 이용하여 상기 최적 제어 코드에서의 전하펌프 이득을 계산하는 자동 보정장치.
[수학식]
Figure 112010031916881-pat00015

여기서, ICP_target은 새로운 전하펌프 이득이고, ICP는 주파수합성기 기준 출력 주파수에서의 전하펌프 이득, KVCO 는 기준 출력 주파수에서의 전압조정발진기의 이득, N.f는 기준 출력 주파수에서의 분주비, N.ftarget은 목표주파수에서의 분주비,
Figure 112010031916881-pat00016
f/
Figure 112010031916881-pat00017
Vtune은 상기 최적 제어 코드를 갖는 목표주파수에서의 전압조정발진기 이득임.The method of claim 3,
The charge pump code calculation unit is an automatic correction device for calculating the charge pump gain in the optimum control code using the following equation.
[Mathematical Expression]
Figure 112010031916881-pat00015

Where I CP_target is the new charge pump gain, I CP is the charge pump gain at the frequency synthesizer reference output frequency, K VCO is the gain of the voltage-regulated oscillator at the reference output frequency, Nf is the division ratio at the reference output frequency, Nf target is the division ratio at the target frequency,
Figure 112010031916881-pat00016
f /
Figure 112010031916881-pat00017
V tune is the gain of the voltage-regulated oscillator at the target frequency with the optimal control code. 제1항에 있어서,
상기 주파수-디지털 변환부는,
상기 전압조정발진기에서 출력된 신호를 소정 배율로 분주하며 각 분주 신호를 다중 위상을 갖는 신호로 출력하는 분주기; 및
상기 다중 위상을 갖는 각각의 신호를 카운트하는 하나 이상의 카운터를 포함하는 자동 보정장치.The method of claim 1,
The frequency-digital converter,
A divider for dividing the signal output from the voltage regulated oscillator at a predetermined magnification and outputting each divided signal as a signal having multiple phases; And
One or more counters for counting each signal having the multiple phases. 제1항에 있어서,
상기 자동 주파수 보정 및 루프대역폭 보정의 시작 및 종료를 위한 타이밍 신호를 생성하는 타이밍 컨트롤 로직을 더 포함하는 자동 보정장치.The method of claim 1,
And timing control logic to generate timing signals for starting and ending the automatic frequency correction and loop bandwidth correction. 제1항에 있어서,
상기 자동 주파수 보정부는,
상기 제1 디지털 값 및 제2 디지털 값의 상대적인 차이에 따라 이진 검색을 수행하는 이진 검색부(Binary Searcher); 및
상기 주파수 차이 검출부에서 계산된 차이 값 및 상기 이진 검색부의 검색 결과를 통해 상기 전압조정발진기가 상기 목표 주파수에 근접한 주파수를 출력하도록 하는 최적 제어 코드를 선택하는 최적 코드 선택부(Optimal Code Selector)를 포함하는 자동 보정장치.The method of claim 1,
The automatic frequency correction unit,
A binary searcher for performing a binary search according to a relative difference between the first digital value and the second digital value; And
An optimal code selector for selecting an optimal control code for outputting a frequency close to the target frequency through the difference value calculated by the frequency difference detector and the search result of the binary search unit; Automatic correction device. 제7항에 있어서,
상기 주파수 차이 검출부는 상기 제1 디지털 값 및 상기 제2 디지털 값의 상대적인 차이에 상응하는 패스트(fast) 또는 슬로우(slow) 플래그 신호 중 하나를 출력하며, 상기 이진 검색부는 상기 패스트 신호 또는 슬로우 신호에 따라 이진 검색을 수행하는 자동 보정장치.The method of claim 7, wherein
The frequency difference detector outputs one of a fast or slow flag signal corresponding to a relative difference between the first digital value and the second digital value, and the binary search unit outputs the fast signal or the slow signal. Auto-calibrator to perform binary search accordingly. 제7항에 있어서,
상기 제1 디지털 값은 주파수 보정이 완료되기 전에 상기 최적 코드 선택부에 의해 선택되는 제어 코드에 따라 가변되며,
상기 주파수 차이 검출부는 상기 가변되는 제1 디지털 값과 상기 제2 디지털 값의 차이 값을 주기적으로 출력하는 자동 보정장치.The method of claim 7, wherein
The first digital value is varied according to a control code selected by the optimum code selector before frequency correction is completed,
And the frequency difference detector periodically outputs a difference value between the variable first digital value and the second digital value. 제9항에 있어서,
상기 자동 주파수 보정부는,
상기 주파수 차이 검출부에서 현재 출력된 차이 값과 이전에 저장된 최소 차이 값을 비교하여 최소 차이 값을 갱신하는 최소 차이 탐색부를 더 포함하는 자동 보정장치.10. The method of claim 9,
The automatic frequency correction unit,
And a minimum difference searching unit configured to update the minimum difference value by comparing the difference value currently output from the frequency difference detection unit with a previously stored minimum difference value. 제10항에 있어서,
상기 최적 코드 선택부는 상기 최소 차이 값이 갱신되는 시점에 상기 이진 검색부에서 검색된 제어 코드를 최근접 제어 코드로 저장하는 자동 보정장치.The method of claim 10,
And the optimum code selection unit stores the control code retrieved by the binary search unit as a closest control code when the minimum difference value is updated. 위상고정루프(Phase Locked Loop) 기반 주파수합성기의 자동 보정장치에 있어서, 전압조정발진기에서 출력된 제1 신호 및 제2 신호의 주파수를 각각 제1 디지털 값 및 제2 디지털 값으로 변환하는 주파수-디지털 변환부(Frequency-to-Digital Converter); 상기 제1 디지털 값과 상기 제2 디지털 값의 차이를 계산하는 주파수 차이 검출부; 및상기 제1 디지털 값 및 상기 제2 디지털 값의 차이를 이용하여, 상기 전압조정발진기의 출력주파수 대역 범위 내에서 루프대역폭이 일정하기 유지되도록 전하펌프 이득을 조정하는 루프대역폭 보정부를 포함하되,상기 제1 신호는 상기 전압조정발진기의 캡 뱅크를 위한 최적 제어 코드에서 선형적인 주파수특성을 나타내는 구간에서의 최저 전압에 따라 상기 전압조정발진기가 출력하는 신호이며, 상기 제2 신호는 상기 구간에서의 최고 전압에 따라 상기 전압조정발진기가 출력하는 신호인 자동 보정장치.An automatic compensator for a phase locked loop based frequency synthesizer, the frequency-digital converter converting a frequency of a first signal and a second signal output from a voltage adjusting oscillator into a first digital value and a second digital value, respectively. A frequency-to-digital converter; A frequency difference detector for calculating a difference between the first digital value and the second digital value; And a loop bandwidth correction unit configured to adjust a charge pump gain to maintain a constant loop bandwidth within an output frequency band range of the voltage adjusting oscillator by using a difference between the first digital value and the second digital value. The first signal is a signal output by the voltage adjusting oscillator according to the lowest voltage in the section showing the linear frequency characteristic in the optimum control code for the cap bank of the voltage adjusting oscillator, the second signal is the highest in the section Automatic correction device which is a signal output by the voltage adjusting oscillator according to the voltage. 제12항에 있어서, 상기 루프대역폭 보정부는, 상기 주파수 차이 검출부에서 출력된 상기 제1 디지털 값 및 상기 제2 디지털 값의 차이 값과 상기 최고 전압 및 최저 전압의 차이를 이용하여 상기 전압조정발진기의 이득을 계산하는 전압조정발진기 이득 계산부; 및상기 계산된 전압조정발진기의 이득과 기준 루프대역폭 및 상기 최적 제어 코드에서의 분주비를 이용하여 전하펌프 이득 조정을 위한 코드를 계산하는 전하펌프 코드 계산부를 포함하는 자동 보정장치.The oscillator of claim 12, wherein the loop bandwidth correction unit is configured to generate the voltage adjusted oscillator using a difference between the first digital value and the second digital value output from the frequency difference detector, and a difference between the highest voltage and the lowest voltage. A voltage regulator oscillator gain calculator for calculating gain; And a charge pump code calculating unit configured to calculate a code for adjusting the charge pump gain by using the calculated gain of the voltage adjusting oscillator, a reference loop bandwidth, and a division ratio in the optimum control code. 제12항에 있어서, 상기 주파수 차이 검출부는 루프대역폭 보정 전 상기 주파수-디지털 변환부가 출력하는 제3 디지털 값과 목표 주파수에 상응하는 제4 디지털 값과의 차이를 계산하며, 상기 루프대역폭 보정 전 상기 제3 디지털값이 상기 제4 디지털 값에 근접하도록 상기 캡 뱅크의 최적 제어 코드를 선택하는 자동 주파수 보정부를 더 포함하는 자동 보정장치.The method of claim 12, wherein the frequency difference detector calculates a difference between a third digital value output from the frequency-digital converter and a fourth digital value corresponding to a target frequency before loop width correction, and before the loop bandwidth correction. And an automatic frequency corrector for selecting an optimum control code of the cap bank such that a third digital value is close to the fourth digital value. 제14항에 있어서,상기 제3 디지털 값 및 제4 디지털 값의 상대적인 차이에 따라 이진 검색을 수행하는 이진 검색부(Binary Searcher); 및 상기 주파수 차이 검출부에서 계산된 차이 값 및 상기 이진 검색부의 검색 결과를 통해 상기 전압조정발진기가 상기 목표 주파수에 근접한 주파수를 출력하도록 하는 최적 제어 코드를 선택하는 최적 코드 선택부(Optimal Code Selector)를 더 포함하는 자동 보정장치.The apparatus of claim 14, further comprising: a binary searcher configured to perform a binary search based on a relative difference between the third digital value and the fourth digital value; And an optimal code selector for selecting an optimum control code for outputting a frequency close to the target frequency through the difference value calculated by the frequency difference detector and the search result of the binary searcher. Automatic correction device further comprising. 전압조정발진기, 분주기, 기준 주파수 발생기, 위상/주파수 검출기, 펄스-전압 변환기를 포함하는 위상고정루프; 및
상기 전압조정발진기 및 자동 보정장치를 포함하는 자동 보정루프를 포함하되,
상기 자동 보정장치는,
상기 전압조정발진기에서 출력된 신호의 주파수를 제1 디지털 값으로 변환하는 주파수-디지털 변환부(Frequency-to-Digital Converter), 상기 주파수-디지털 변환부에서 출력된 제1 디지털 값과 목표 주파수에 상응하는 제2 디지털 값의 차이를 계산하는 주파수 차이 검출부, 상기 제1 디지털 값과 상기 제2 디지털 값의 차이를 이용하여 상기 전압조정발진기의 출력 주파수가 상기 목표 주파수에 근접하도록 캡 뱅크의 최적 제어 코드를 선택하는 자동 주파수 보정부 및 상기 주파수-디지털 변환부를 이용하여 상기 최적 제어 코드에서 루프대역폭이 일정하게 유지되도록 전하펌프 이득을 조정하는 루프대역폭 보정부를 포함하는 알에프 주파수합성기.A phase locked loop including a voltage regulated oscillator, divider, reference frequency generator, phase / frequency detector, and pulse-to-voltage converter; And
Including an automatic correction loop including the voltage adjusting oscillator and the automatic correction device,
The automatic correction device,
Frequency-to-Digital Converter for converting the frequency of the signal output from the voltage-controlled oscillator into a first digital value, corresponding to the first digital value and the target frequency output from the frequency-to-digital converter A frequency difference detector for calculating a difference between the second digital value and an optimum control code of the cap bank such that an output frequency of the voltage adjusting oscillator approaches the target frequency by using the difference between the first digital value and the second digital value. And a loop bandwidth correction unit configured to adjust the charge pump gain so that the loop bandwidth is kept constant in the optimum control code by using an automatic frequency correction unit for selecting and the frequency-digital converter.
KR1020100046594A 2010-05-18 2010-05-18 Frequency Synthesizer and Fast Automatic Calibration Device therefor KR101209030B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100046594A KR101209030B1 (en) 2010-05-18 2010-05-18 Frequency Synthesizer and Fast Automatic Calibration Device therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100046594A KR101209030B1 (en) 2010-05-18 2010-05-18 Frequency Synthesizer and Fast Automatic Calibration Device therefor

Publications (2)

Publication Number Publication Date
KR20110127000A KR20110127000A (en) 2011-11-24
KR101209030B1 true KR101209030B1 (en) 2012-12-06

Family

ID=45395861

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100046594A KR101209030B1 (en) 2010-05-18 2010-05-18 Frequency Synthesizer and Fast Automatic Calibration Device therefor

Country Status (1)

Country Link
KR (1) KR101209030B1 (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104242924A (en) * 2013-07-26 2014-12-24 西安电子科技大学 Multi-band inductance-capacitance voltage-controlled oscillator with automatic frequency calibrating function
CN104660255A (en) * 2015-01-31 2015-05-27 复旦大学 S-domain model of integrated frequency-modulated continuous wave digital frequency synthesizer
US9240796B2 (en) 2013-04-30 2016-01-19 Micrel, Inc. PLL frequency synthesizer with multi-curve VCO implementing closed loop curve searching
KR20160044656A (en) * 2014-10-15 2016-04-26 중앙대학교 산학협력단 Automatic frequency calibrator using gradually increasing comparison count scheme and Wide-band frequency synthesizer comprising the same
KR101622542B1 (en) 2013-04-30 2016-05-19 마이크렐 인코포레이티드 Pll frequency synthesizer with multi-curve vco implementing closed loop curve searching using charge pump current modulation
KR101710717B1 (en) * 2015-09-24 2017-03-08 광운대학교 산학협력단 Frequency calibration method and apparatus with frequency synthesizer

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101462799B1 (en) * 2013-07-22 2014-11-20 삼성전기주식회사 Frequency synthesizer and control method using the same
KR101589808B1 (en) * 2014-02-28 2016-02-01 광운대학교 산학협력단 Frequency Synthesizer and Phase synchronizing control device based on initial phase offsetting
KR101600168B1 (en) * 2014-02-28 2016-03-04 광운대학교 산학협력단 Frequency Synthesizer and Phase synchronizing control device based on initial tuning voltage offsetting
KR101692112B1 (en) * 2014-10-21 2017-01-02 광운대학교 산학협력단 Frequency calibration method and apparatus with frequency synthesizer
US9729254B1 (en) * 2016-03-18 2017-08-08 Samsung Electronics Co., Ltd Apparatus and method for providing east second order input intercept point calibration based on two tone testing

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6483391B1 (en) 2001-03-30 2002-11-19 Conexant Systems, Inc. System for controlling the amplitude of an oscillator
US20050258906A1 (en) 2004-05-24 2005-11-24 Chih-Chin Su Self-calibrating, fast-locking frequency synthesizer
KR100738360B1 (en) 2006-05-11 2007-07-12 한국과학기술원 Phase locked loop having high speed open-loop automatic frequency calibration circuit
KR100793988B1 (en) 2006-04-21 2008-01-16 삼성전자주식회사 System and Method for Self Calibrating Voltage-Controlled Oscillator

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6483391B1 (en) 2001-03-30 2002-11-19 Conexant Systems, Inc. System for controlling the amplitude of an oscillator
US20050258906A1 (en) 2004-05-24 2005-11-24 Chih-Chin Su Self-calibrating, fast-locking frequency synthesizer
KR100793988B1 (en) 2006-04-21 2008-01-16 삼성전자주식회사 System and Method for Self Calibrating Voltage-Controlled Oscillator
KR100738360B1 (en) 2006-05-11 2007-07-12 한국과학기술원 Phase locked loop having high speed open-loop automatic frequency calibration circuit

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9240796B2 (en) 2013-04-30 2016-01-19 Micrel, Inc. PLL frequency synthesizer with multi-curve VCO implementing closed loop curve searching
KR101622542B1 (en) 2013-04-30 2016-05-19 마이크렐 인코포레이티드 Pll frequency synthesizer with multi-curve vco implementing closed loop curve searching using charge pump current modulation
CN104242924A (en) * 2013-07-26 2014-12-24 西安电子科技大学 Multi-band inductance-capacitance voltage-controlled oscillator with automatic frequency calibrating function
CN104242924B (en) * 2013-07-26 2017-09-22 西安电子科技大学 Multiband LC voltage controlled oscillator with automatic frequency calibration function
KR20160044656A (en) * 2014-10-15 2016-04-26 중앙대학교 산학협력단 Automatic frequency calibrator using gradually increasing comparison count scheme and Wide-band frequency synthesizer comprising the same
KR101655544B1 (en) 2014-10-15 2016-09-08 중앙대학교 산학협력단 Automatic frequency calibrator using gradually increasing comparison count scheme and Wide-band frequency synthesizer comprising the same
CN104660255A (en) * 2015-01-31 2015-05-27 复旦大学 S-domain model of integrated frequency-modulated continuous wave digital frequency synthesizer
CN104660255B (en) * 2015-01-31 2017-12-01 复旦大学 A kind of s domain models of integrated CW with frequency modulation digital frequency synthesizer
KR101710717B1 (en) * 2015-09-24 2017-03-08 광운대학교 산학협력단 Frequency calibration method and apparatus with frequency synthesizer

Also Published As

Publication number Publication date
KR20110127000A (en) 2011-11-24

Similar Documents

Publication Publication Date Title
KR101209030B1 (en) Frequency Synthesizer and Fast Automatic Calibration Device therefor
US8008956B1 (en) Frequency synthesizer and high-speed automatic calibration device therefor
US7982552B2 (en) Automatic frequency calibration apparatus and method for a phase-locked loop based frequency synthesizer
KR100682279B1 (en) Adaptive frequency calibration apparatus of frequency synthesizer
JP4649362B2 (en) Oscillator control device
US11057040B2 (en) Phase-locked loop circuit and clock generator including the same
US8384450B2 (en) Frequency synthesizer device and modulation frequency displacement adjustment method
US9042854B2 (en) Apparatus and methods for tuning a voltage controlled oscillator
CN107431488B (en) Phase Locked Loop (PLL) architecture
US10693479B2 (en) Phase accumulator with improved accuracy
US9954543B1 (en) Fast coarse tune and fine tune calibration for a synthesizer by multi-curve calibration within a target window
US20140320183A1 (en) Pll frequency synthesizer with multi-curve vco implementing closed loop curve searching using charge pump current modulation
CN107911114B (en) Broadband phase-locked loop with constant loop bandwidth
US20210242873A1 (en) Frequency generator and associated method
KR101097646B1 (en) Auto Frequency Calibrator, Method Thereof and Frequency Synthesizer using it
CN107820681B (en) Fast coarse and fine tuning calibration of multi-curve calibrated synthesizer within target window
US10018970B2 (en) Time-to-digital system and associated frequency synthesizer
KR101563438B1 (en) Injection locked frequency divider capable of adjusting oscillation frequency
KR101390393B1 (en) Method and apparatus for calibrating current characteristic of charge pump and frequency synthesizer using the same
JP2013058881A (en) Pll circuit
CN113810046A (en) Quick automatic frequency calibration device and method
KR102173075B1 (en) Frequency synthesizer based on artificial intelligence and automatic compensation circuit therefor
KR101600168B1 (en) Frequency Synthesizer and Phase synchronizing control device based on initial tuning voltage offsetting
Collins et al. Fast Digital Calibration of Static Phase Offset in Charge-Pump Phase-Locked Loops
Feng et al. A stable multi-mode fractional-N frequency synthesizer using charge pump current calibration

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151125

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161024

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20171106

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20191104

Year of fee payment: 8