KR101203907B1 - 태양 전지 - Google Patents

태양 전지 Download PDF

Info

Publication number
KR101203907B1
KR101203907B1 KR1020100098597A KR20100098597A KR101203907B1 KR 101203907 B1 KR101203907 B1 KR 101203907B1 KR 1020100098597 A KR1020100098597 A KR 1020100098597A KR 20100098597 A KR20100098597 A KR 20100098597A KR 101203907 B1 KR101203907 B1 KR 101203907B1
Authority
KR
South Korea
Prior art keywords
semiconductor substrate
crystalline semiconductor
pyramid
electric field
solar cell
Prior art date
Application number
KR1020100098597A
Other languages
English (en)
Other versions
KR20120037069A (ko
Inventor
김철
박기훈
최정훈
어영주
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020100098597A priority Critical patent/KR101203907B1/ko
Priority to US13/269,375 priority patent/US20120085397A1/en
Publication of KR20120037069A publication Critical patent/KR20120037069A/ko
Application granted granted Critical
Publication of KR101203907B1 publication Critical patent/KR101203907B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/072—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type
    • H01L31/0745—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells
    • H01L31/0747—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells comprising a heterojunction of crystalline and amorphous materials, e.g. heterojunction with intrinsic thin layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/028—Inorganic materials including, apart from doping material or other impurities, only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H01L31/0376—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including amorphous semiconductors
    • H01L31/03762—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including amorphous semiconductors including only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0236—Special surface textures
    • H01L31/02363—Special surface textures of the semiconductor body itself, e.g. textured active layers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/548—Amorphous silicon PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Energy (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Photovoltaic Devices (AREA)

Abstract

본 발명에 따른 태양 전지의 일례는 제 1 도전성 타입의 결정질 반도체 기판; 결정질 반도체 기판에 형성되며, 제 1 도전성 타입과 반대인 제 2 도전성 타입을 갖는 제 1 비정질 실리콘층; 제 1 비정질 실리콘층 상에 형성되는 제 1 전극; 결정질 반도체 기판상에 형성되며, 제 1 도전성 타입과 같은 극성을 갖는 제 2 비정질 실리콘층; 제 2 비정질 실리콘 층 상에 형성되는 제 2 전극;을 포함하며, 결정질 반도체 기판의 입사면은 피라미드 형태를 가진 복수의 돌출부를 포함하고, 돌출부의 피라미드에서 경사면의 모서리 부분은 곡면(curved surface)을 갖는다.

Description

태양 전지 {SOLAR CELL}
본 발명은 태양 전지에 관한 것이다.
최근 석유나 석탄과 같은 기존 에너지 자원의 고갈이 예측되면서 이들을 대체할 대체 에너지에 대한 관심이 높아지고, 이에 따라 태양 에너지로부터 전기 에너지를 생산하는 태양 전지가 주목 받고 있다.
일반적인 태양 전지는 p형과 n형처럼 서로 다른 도전성 타입(conductive type)에 의해 p-n 접합을 형성하는 반도체부, 그리고 서로 다른 도전성 타입의 반도체부에 각각 연결된 전극을 구비한다.
이러한 태양 전지에 빛이 입사되면 반도체에서 복수의 전자-정공 쌍이 생성되고, 생성된 전자-정공 쌍은 광기전력 효과(photovoltaic effect)에 의해 전하인 전자와 정공으로 각각 분리되어, 전자는 n형의 반도체부 쪽으로 이동하고 정공은 p형 반도체부 쪽으로 이동한다. 이동한 전자와 정공은 각각 p형의 반도체부와 n형의 반도체부에 연결된 서로 다른 전극에 의해 수집되고 이 전극들을 전선으로 연결하여 전력을 얻는다.
본 발명은 결정질 반도체 기판의 일면에 형성된 피라미드의 모서리 부분 및 꼭대기 부분에 곡면을 형성함으로써 태양 전지의 효율을 향상시키기 위한 것이다.
본 발명에 따른 태양 전지의 일례는 제 1 도전성 타입의 결정질 반도체 기판; 결정질 반도체 기판에 형성되며, 제 1 도전성 타입과 반대인 제 2 도전성 타입을 갖는 제 1 비정질 실리콘층; 제 1 비정질 실리콘층 상에 형성되는 제 1 전극; 결정질 반도체 기판상에 형성되며, 제 1 도전성 타입과 같은 극성을 갖는 제 2 비정질 실리콘층; 제 2 비정질 실리콘 층 상에 형성되는 제 2 전극;을 포함하며, 결정질 반도체 기판의 입사면은 피라미드 형태를 가진 복수의 돌출부를 포함하고, 돌출부의 피라미드에서 경사면의 모서리 부분은 곡면(curved surface)을 갖는다.
여기서, 돌출부의 피라미드에서 피라미드의 꼭대기 부분은 곡면을 가질 수 있다.
또한, 돌출부의 피라미드에서 경사면의 모서리 부분 및 꼭대기 부분의 곡면의 직경은 5nm이상 15nm이하일 수 있다.
또한, 돌출부의 피라미드에서 피라미드의 밑면의 폭은 5um이상 15um이하일 수 있다.
또한, 돌출부의 피라미드에서 경사면과 밑면 사이의 각은 45˚이상 54.7˚미만 사이의 각을 가질 수 있다.
여기서, 돌출부의 피라미드에서 경사면 모서리 곡면은 이방성 에칭을 수행한 이후, 등방성 에칭을 수행하여 형성될 수 있다.
또한, 결정질 반도체 기판에서 입사면의 반대면에는 복수의 돌출부를 포함하지 않을 수 있다.
또한, 태양 전지는 결정질 반도체 기판에서 피라미드 형태의 돌출부 상부에는 패시베이션 기능을 수행하는 전면 보호부가 더 형성될 수 있다.
여기서, 전면 보호부의 두께는 곡면을 갖는 피라미드의 경사면 모서리 부분 또는 꼭대기 부분의 상부에서 균일할 수 있다.
또한, 태양 전지는 전면 보호부의 상부에는 결정질 반도체 기판보다 더 고농도로 도핑된 제 1 도전성 타입의 전면 전계부를 더 포함할 수 있다.
또한, 제 1 비정질 실리콘 층과 제 2 비정질 실리콘층은 결정질 반도체 기판의 입사면의 반대면에 형성될 수 있다.
또한, 제 1 비정질 실리콘층 및/또는 제 2 비정질 실리콘층과 기판사이에는 진성 실리콘 반도체층을 더 포함하는 제1비정질 실리콘층 및 /또는 제2비정질 실리콘층과 기판사이에 진성 실리콘 반도체층을 포함할 수 있다.
본 발명에 따른 태양 전지는 피라미드의 모서리 부분 및 꼭대기 부분에 곡면을 형성함으로써 전면 보호부나 전면 전계부가 결정질 반도체 기판의 일면에 균일하게 할 수 있어 태양 전지의 효율을 더욱 증가시키는 효과가 있다.
도 1은 본 발명의 한 실시예에 따른 태양 전지의 일부 사시도이고, 도 2는 도 1에 도시한 태양 전지를 II-II선을 따라 잘라 도시한 단면도이다.
도 3은 본 발명에 따른 피라미드 형태를 가진 복수의 돌출부가 경사면의 모서리 부분에서 곡면을 갖는 일례에 대해 설명하기 위한 도이다.
도 4 및 도 5는 도 3에 따라 피라미드의 꼭대기 부분과 경사면의 모서리 부분이 곡면을 갖는 효과를 설명하기 위한 도이다.
도 6은 본 발명에 따른 피라미드 형태를 가진 복수의 돌출부에서 꼭대기 부분및 경사면의 모서리 부분 뿐만 아니라 계곡 부분에서 곡면을 갖는 일례에 대해 설명하기 위한 도이다.
도 7 내지 도 9는 본 발명과 같이 피라미드의 경사면과 꼭대기 부분 및 계곡 부분에 곡면을 형성하는 방법의 일례에 대해 설명한다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 또한 어떤 부분이 다른 부분 위에 “전체적”으로 형성되어 있다고 할 때에는 다른 부분의 전체 면(또는 전면)에 형성되어 있는 것뿐만 아니라 가장 자리 일부에는 형성되지 않은 것을 뜻한다.
그러면 첨부한 도면을 참고로 하여 본 발명의 한 실시예인 태양 전지에 대하여 설명한다.
먼저, 도 1 및 도 2를 참고로 하여 본 발명의 한 실시예에 따른 태양 전지에 대하여 상세하게 설명한다.
도 1은 본 발명의 한 실시예에 따른 태양 전지의 일부 사시도이고, 도 2는 도 1에 도시한 태양 전지를 II-II선을 따라 잘라 도시한 단면도이다.
도 1 및 도 2를 참고로 하면, 본 발명의 한 실시예에 따른 태양 전지(1)는 결정질 반도체 기판(110), 빛이 입사되는 결정질 반도체 기판(110)의 면인 입사면[이하, ‘전면(front surface)’라 함] 위에 위치하는 전면 보호부(191), 전면 보호부(191) 위에 위치하는 전면 전계부(front surface field, FSF)(171), 전면 전계부(171) 위에 위치하는 반사 방지부(130), 빛이 입사되지 않고 입사면의 반대쪽 면인 결정질 반도체 기판(110)의 면[이하, ‘후면(rear surface)’라 함] 위에 위치하는 후면 보호부(192), 후면 보호부(192) 위에 위치하는 복수의 제 1 비정질 실리콘층 (121), 후면 보호부(192) 위에 위치하고 복수의 제 1 비정질 실리콘층 (121)와 이격되어 있는 복수의 제 2 비정질 실리콘층 (back surface field, BSF)(172), 그리고 복수의 에미터부(121) 위에 각각 위치하는 복수의 제1 전극(141)과 복수의 제 2 비정질 실리콘층 (172) 위에 각각 위치하는 복수의 제2 전극(142)을 포함할 수 있다.
한편, 여기의 도 1 및 도 2에서는 본 발명에 따른 태양 전지(1)가 전면 전계부(171), 제 2 비정질 실리콘층 (172) 및 후면 보호부(192)가 배치되는 것을 일례로 도시하고 있지만, 여기서, 전면 전계부(171), 후면 전계부(172) 및 후면 보호부(192)가 생략되는 것도 가능하다.
그러나, 전면 전계부(171), 제 2 비정질 실리콘층 (172) 및 후면 보호부(192)가 형성된 것을 경우, 태양 전지의 광전 효율이 더욱 향상될 수 있으므로, 이하에서는 전면 전계부(171), 제 2 비정질 실리콘층 (172) 및 후면 보호부(192)가 태양 전지(1)에 포함된 것을 일례로 설명한다.
또한, 제 1 비정질 실리콘층(121)은 에미터부(121)로 표현할 수 있으며, 제 2 비정질 실리콘층(172)는 후면 전계부(172)로 표현할 수도 있다. 이하에서는 제 1 비정질 실리콘층(121)은 에미터부(121), 제 2 비정질 실리콘층(172)는 후면 전계부(172)로 표현하여 설명한다.
결정질 반도체 기판(110)은 제1 도전성 타입, 예를 들어 n형 도전성 타입의 실리콘으로 이루어진 결정질 반도체 기판이다. 이때, 실리콘은 단결정 실리콘 또는 다결정 실리콘 등과 같은 결정질 실리콘이다. 결정질 반도체 기판(110)이 n형의 도전성 타입을 가질 경우, 인(P), 비소(As), 안티몬(Sb) 등과 같이 5가 원소의 불순물이 결정질 반도체 기판(110)에 도핑된다. 하지만, 이와는 달리, 결정질 반도체 기판(110)은 p형 도전성 타입일 수 있고, 실리콘 이외의 다른 반도체 물질로 이루어질 수도 있다. 결정질 반도체 기판(110)이 p형의 도전성 타입을 가질 경우, 결정질 반도체 기판(110)은 붕소(B), 갈륨(Ga), 인듐(In) 등과 같은 3가 원소의 불순물이 결정질 반도체 기판(110)에 도핑된다.
이러한 결정질 반도체 기판(110)은 입사면이 텍스처링(texturing)되어 요철면인 텍스처링 표면(textured surface)을 갖는다. 편의상 도 1에서, 결정질 반도체 기판(110)의 가장자리 부분만 텍스처링 표면으로 도시하여 그 위에 위치하는 전면 보호부(191), 전면 전계부(171) 및 반사 방지부(130) 역시 그 가장자리 부분만 요철면으로 도시한다. 하지만, 실질적으로 결정질 반도체 기판(110)의 전면 전체가 텍스처링 표면을 갖고 있으며, 이로 인해 결정질 반도체 기판(110)의 전면 위에 위치한 전면 보호부(191), 전면 전계부(171) 및 반사 방지부(130) 역시 요철면을 갖는다.
이와 같은 결정질 반도체 기판(110) 입사면에 위치하는 요철면은 피라미드 형태를 가진 복수의 돌출부를 포함하고, 돌출부의 피라미드에서 경사면의 모서리 부분은 곡면(curved surface)을 갖는다. 이와 같은 피라미드 형태를 가진 돌출부의 경사면 모서리 부분이 곡면을 갖는 것에 대한 설명은 후술할 도 3 이하를 통하여 보다 상세히 설명한다.
또한, 도 1 및 도 2에 도시된 바와 다르게, 결정질 반도체 기판(110)은 전면뿐만 아니라 후면에도 텍스처링 표면을 가질 수도 있으다. 이 경우, 결정질 반도체 기판(110)의 후면에 위치하는 후면 보호부(192), 복수의 에미터부(121), 후면 전계부(172), 그리고 제1 및 제2 전극(141, 142) 역시 요철면을 갖는다.
그러나, 도 1 및 도 2에 도시된 바와 같이, 결정질 반도체 기판(110)에서 입사면의 반대면을 텍스처링 하지 않아 결정질 반도체 기판(110)의 후면이 복수의 돌출부를 포함하지 않는 경우, 결정질 반도체 기판(110)의 후면에 후면 보호부(192), 에미터부(121) 및 후면 전계부(172)가 보다 균일하고 안정적으로 밀착하여 형성되도록 할 수 있으며, 에미터부(121) 및 후면 전계부(172)와 제1 및 제2 전극(141, 142) 사이의 접촉 저항을 감소시킬 수 있는 효과가 있다.
즉, 결정질 반도체 기판(110)의 후면에 요철면이 형성되지 않아 복수의 돌출부를 포함하지 않는 경우, 결정질 반도체 기판(110)의 후면에 증착되는 후면 보호부(192), 복수의 에미터부(121) 및 후면 전계부(172)가 보다 균일한 두께로 형성될 수 있다.
아울러, 결정질 반도체 기판(110)의 후면에 요철면이 형성되지 않을 경우, 에미터부(121) 및 후면 전계부(172)도 요철면을 형성하지 않게 되므로, 에미터부(121) 및 후면 전계부(172)의 후면에 배치되는 제 1 전극(141) 및 제 2 전극(142) 또한 보다 안정적으로 에미터부(121) 및 후면 전계부(172)에 밀착될 수 있으므로, 에미터부(121) 및 후면 전계부(172)와 제 1 전극(141) 및 제 2 전극(142) 사이의 접촉 저항을 보다 감소시킬 수 있는 것이다.
다음, 결정질 반도체 기판(110)의 전면 위에 위치한 전면 보호부(191)는 진성 비정질 실리콘[intrinsic amorphous silicon(a-Si)]막, 실리콘 질화막(SiNx) 또는 실리콘 산화막(SiOx) 중 어느 하나를 포함하여 형성될 수 있다.
결정질 반도체 기판(110)의 표면 및 그 근처에 주로 존재하는 댕글링 결합(dangling bond)과 같은 결함(defect)을 안정한 결합으로 바꾸어 결함에 의해 결정질 반도체 기판(110)의 표면 쪽으로 이동한 전하가 소멸되는 것을 감소시키는 페시베이션 기능(passivation function)을 수행하여 결함에 의해 결정질 반도체 기판(110)의 표면이나 그 근처에서 손실되는 전하의 양을 감소시킨다.
일반적으로 결함은 결정질 반도체 기판(110)의 표면이나 그 근처에 주로 많이 존재하므로, 실시예의 경우, 전면 보호부(191)가 결정질 반도체 기판(110)의 표면에 직접 접해 있으므로 페이베이션 기능을 더욱 향상되어, 전하의 손실량은 더욱 증가한다.
본 실시예에서, 전면 보호부(191)는 약 1㎚ 내지 30㎚의 두께를 가질 수 있다.
전면 보호부(191)의 두께가 약 1nm 이상이면 결정질 반도체 기판(110) 전면에 전면 보호부(191)가 균일하게 도포되므로 패시베이션 기능을 양호하게 수행할 수 있으며, 약 30nm 이하면 전면 보호부(191) 내에서 흡수되는 빛의 양이 감소시켜 결정질 반도체 기판(110) 내로 입사되는 빛의 양을 증가시킬 수 있다.
전면 보호부(191) 위에 위치하는 전면 전계부(171)는 결정질 반도체 기판(110)과 동일한 도전성 타입(예, n형)의 불순물이 결정질 반도체 기판(110)보다 고농도로 함유된 불순물부이다. 본 실시예에서, 전면 전계부(171)의 불순물 도핑 농도는 약 1010 내지 1021 atoms/㎤일 수 있다.
본 실시예의 전면 전계부(171)는 비정질 실리콘, 비정질 실리콘 산화물(a-SiOx), 또는 비정질 실리콘 규소(a-SiC) 중 어느 하나를 포함하여 형성될 수 있다.
결정질 반도체 기판(110)과 전면 전계부(171)와의 불순물 농도 차이로 인해 전위 장벽이 형성되어 결정질 반도체 기판(110) 전면 쪽으로의 전하(예, 정공) 이동을 방지하는 전계 효과가 있다.
따라서, 결정질 반도체 기판(110)의 전면 쪽으로 이동하는 정공은 전위 장벽에 의해 결정질 반도체 기판(110)의 후면 쪽으로 되돌아가게 되는 전면 전계 효과가 얻어지고, 이로 인해, 외부 장치로 출력되는 전하의 출력량이 증가하게 되고 결정질 반도체 기판(110)의 전면에서 재결합이나 결함에 의해 손실되는 전하의 양이 감소한다.
일반적으로 비정질 실리콘 산화물(a-SiOx)과 비정질 실리콘 규소(a-SiC)의 에너지 밴드 갭은 각각 약 2.1과 약 2.8이고, 이 에너지 밴드 갭(energy band gap)은 약 1.7 내지 1.9의 에너지 밴드 갭을 갖는 비정질 실리콘보다 넓다. 따라서, 전면 전계부(171)가 비정질 실리콘 산화물(a-SiOx)이나 비정질 실리콘 규소(a-SiC)로 이루어질 경우, 전면 전계부(171)에서 흡수되는 빛의 파장 영역이 감소하고, 이로 인해, 전면 전계부(171) 자체에서 흡수되는 빛의 양 역시 감소하여, 결정질 반도체 기판(110) 쪽으로 입사되는 빛의 양은 더욱 증가한다.
본 실시예에서, 전면 전계부(171)는 두께 방향으로 따라 약 1010 내지 1021 atoms/㎤의 범위 내에서 연속적으로 또는 불연속적으로 변하거나 약 1016 내지 1021 atoms/㎤ 범위에 속하는 실질적으로 균일한 불순물 도핑 농도를 갖는다.
전면 전계부(171)의 불순물 도핑 농도가 두께 방향을 따라 1010 내지 1021 atoms/㎤의 범위 내에서 변할 경우, 전면 전계부(171)의 일부는 전면 보호부(191)와 같은 패시베이션 기능을 수행한다.
이때, 불순물의 도핑 농도는 전면 보호부(191)와 접해 있는 전면 전계부(171)의 부분에서부터 반사 방지부(130)와 접해 있는 전면 전계부(171)의 부분으로 변하게 된다.
따라서, 전면 보호부(191)와 인접할수록 불순물 도핑 농도는 감소하고, 반대로 반사 방지부(130)와 인접할수록 불순물 도핑 농도는 증가하여, 전면 보호부(191)와 접해 있는 부분, 즉, 결정질 반도체 기판(110)의 표면에서부터 전면 전계부(171)까지의 최소 거리에 위치한 부분이 가장 낮은 불순물 도핑 농도를 갖는 최저 도핑 농도 부분이고, 반사 방지부(130)와 접해 있는 부분, 즉, 결정질 반도체 기판(110)의 표면에서부터 반사 방지부(130)까지의 최소 거리에 위치한 부분이 가장 높은 불순물 도핑 농도를 갖는 최고 도핑 농도 부분이다. 이때, 두 최소 거리는 결정질 반도체 기판(110)의 동일 부분에서부터 측정된 거리임을 알 수 있다.
따라서 최저 도핑 농도 부분은 약 1010 atoms/㎤의 불순물 농도를 갖고, 최고 도핑 농도 부분은 약 1021 atoms/㎤의 불순물 농도를 갖는다.
이때, 전면 전계부(171)는 전면 전계 기능뿐만 아니라 패시베이션 기능도 함께 수행하므로, 전면 전계 기능만 수행할 때보다 두꺼운 두께를 가져야 되고 반대로 전면 보호부(191)의 두께는 좀더 줄어들어도 된다. 이러한 경우, 전면 보호부(191)는 약 1㎚ 내지 10㎚의 두께를 가질 수 있고, 전면 전계부(171)는 약 3㎚ 내지 30㎚의 두께를 가질 수 있다.
전면 보호부(191)의 두께가 1㎚ 이상이면 결정질 반도체 기판(110) 후면에 전면 보호부(191)가 균일하게 도포되므로 패시베이션 효율을 좀더 얻을 수 있고, 전면 보호부(191)의 두께가 10㎚ 이하이면 자체에서 빛의 흡수 없이 패시베이션 기능을 수행하므로, 결정질 반도체 기판(110)으로 입사되는 빛의 양을 좀더 증가시킬 수 있다.
전면 전계부(171)의 두께가 3㎚ 이상이면 전면 전계부(171)의 일부가 패시베이션 기능을 수행하더라고 안정적인 전면 전계 기능을 수행할 수 있는 전면 전계 세기를 발생시키며, 또한 결정질 반도체 기판(110)과 전면 전계부(171) 사이에 위치하여 결정질 반도체 기판(110)에 작용하는 전면 전계 세기에 악영향을 미치는 전면 보호부(191)의 영향에도 무관하게 정상 크기의 전면 전계를 형성하여 전면 전계 기능을 안정적으로 수행할 수 있고, 전면 전계부(171)의 두께가 30㎚ 이하이면 자체에서 빛의 흡수 없이 전면 전계 기능을 수행하므로, 결정질 반도체 기판(110)으로 입사되는 빛의 양을 좀더 증가시킬 수 있다.
대안적인 예에서, 전면 전계부(171)가 실질적으로 균일한 불순물 도핑 농도를 가질 경우, 두께 변화에 무관하게 전면 전계부(171)의 불순물 농도는 실질적으로 균일하다.
이 경우, 전면 전계부(171)는 패시베이션 기능보다는 실질적으로 전면 전계 효과를 위한 전면 전계 기능을 주로 수행하므로, 결정질 반도체 기판(110)과의 불순물 농도 차이를 이용한 전면 전계 기능을 원활히 수행할 수 있는 불순물 농도를 가져야 한다. 따라서, 전면 전계부(171)가 전면 전계 기능을 주로 수행할 경우, 전면 전계부(171)는 전면 전계부(171)의 일부가 패시베이션 기능을 수행할 때보다 높은 불순물 농도를 가진다. 또한, 전면 전계부(171)는 결정질 반도체 기판(110)보다 높은 불순물 도핑 농도를 가질 수 있다. 본 예에서, 전면 전계부(171)는 약 1016 내지 1021 atoms/㎤ 범위에 속하는 실질적으로 균일한 불순물 도핑 농도를 갖는다.
전면 전계부(171)의 일부가 전면 전계 기능뿐만 아니라 패시베이션 기능도 함께 수행할 때와 비교할 때, 이 경우, 전면 전계부(171)가 패시베이션 기능보다는 전면 전계 기능을 주로 수행하므로, 전면 전계부(171) 하부에 위치하는 전면 보호부(191)는 안정적인 패시베이션 기능을 수행하기 위해 좀더 두꺼운 두께를 갖고 있고, 전면 전계부(171)는 단지 전면 전계 기능만 수행하므로 좀더 얇은 두께를 가질 수 있다. 이로 인해, 전면 보호부(191)는 약 2㎚ 내지 20㎚의 두께를 가질 수 있고, 전면 전계부(171)는 약 1㎚ 내지 20㎚의 두께를 가질 수 있다.
전면 보호부(191)의 두께가 약 2㎚ 이상이면 전면 보호부(191)만으로도 결정질 반도체 기판(110)의 표면 및 그 부근에 결함을 안정적으로 제거할 수 있어 패시베이션 기능을 좀더 양호하게 수행할 수 있으며, 전면 보호부(191)의 두께가 약 20㎚ 이하이면 자체에서 빛의 흡수 없이 패시베이션 기능을 수행하므로, 결정질 반도체 기판(110)으로 입사되는 빛의 양을 좀더 증가시킬 수 있다.
또한, 전면 전계부(171)의 두께가 약 1㎚ 이상이면, 결정질 반도체 기판(110)과 전면 전계부(171) 사이에 위치하여 결정질 반도체 기판(110)에 작용하는 전면 전계 세기에 악영향을 미치는 전면 보호부(191)의 영향에도 무관하게 정상 크기의 전면 전계를 형성하여 전면 전계 기능을 안정적으로 수행할 수 있고, 전면 전계부(171)의 두께가 약 20㎚ 이하이면 자체에서 빛의 흡수 없이 전면 전계 기능을 수행하므로, 결정질 반도체 기판(110)으로 입사되는 빛의 양을 좀더 증가시킬 수 있다.
전면 전계부(171) 위에 위치한 반사 방지부(130)는 태양 전지(1)로 입사되는 빛의 반사도를 줄이고 특정한 파장 영역의 선택성을 증가시켜, 태양 전지(1)의 효율을 높인다. 이러한 반사 방지부(130)는 실리콘 질화막(SiNx)이나 실리콘 산화막(SiOx) 등으로 이루어져 있다. 본 실시예에서, 반사 방지부(130)는 단일막 구조를 갖지만 이중막과 같은 다층막 구조를 가질 수 있고, 필요에 따라 생략될 수 있다.
결정질 반도체 기판(110)의 후면에 바로 위치한 후면 보호부(192)은 전면 보호부(191)와 동일하게 패시베이션 기능을 수행하여, 결정질 반도체 기판(110)의 후면 쪽으로 이동한 전하가 결함에 의해 소멸되는 것을 감소한다.
후면 보호부(192)는 전면 보호부(191)와 동일하게, 비정질 실리콘 등을 포함하여 형성될 수 있다.
후면 보호부(192)는 결정질 반도체 기판(110)의 후면 쪽으로 이동한 전하가 후면 보호부(192)를 통과하여 복수의 후면 전계부(172) 또는 복수의 에미터부(121)로 이동할 수 있는 두께를 갖는다. 본 실시예에서, 후면 보호부(192)의 두께의 한 예는 약 1 내지 10㎚일 수 있다.
후면 보호부(192)의 두께가 약 1nm 이상이면 결정질 반도체 기판(110) 후면에 후면 보호부(192)가 균일하게 도포되므로 패시베이션 효과를 좀더 얻을 수 있고, 약 10nm 이하면 결정질 반도체 기판(110)을 통과한 빛이 후면 보호부 (192) 내에서 흡수되는 빛의 양이 감소시켜 결정질 반도체 기판(110) 내로 재입사되는 빛의 양을 증가시킬 수 있다.
복수의 후면 전계부(172)는 결정질 반도체 기판(110)과 동일한 도전성 타입의 불순물이 결정질 반도체 기판(110)보다 고농도로 도핑된 영역이다. 예를 들어, 복수의 후면 전계부(172)는 n+의 불순물 영역일 수 있다.
복수의 후면 전계부(172)는 후면 보호부(192) 위에서 서로 이격되어 나란하게 정해진 방향으로 뻗어 있다. 본 실시예에서, 복수의 후면 전계부(172)는 비정질 실리콘(a-Si)과 같은 비결정질 반도체로 이루어져 있다.
이러한 후면 전계부(172)는, 전면 전계부(171)와 유사하게, 결정질 반도체 기판(110)과 후면 전계부(172)와의 불순물 농도 차이로 인한 전위 장벽에 의해 전자의 이동 방향인 후면 전계부(172) 쪽으로의 정공 이동을 방해하는 반면, 후면 전계부(172) 쪽으로의 전하(예, 전자) 이동을 용이하게 한다. 따라서, 후면 전계부(172) 및 그 부근 또는 제1 및 제2 전극(141, 142)에서 전자와 정공의 재결합으로 손실되는 전하의 양을 감소시키고 전자 이동을 가속화시켜 후면 전계부(172)로의 전자 이동량을 증가시킨다.
각 후면 전계부(172)는 약 10㎚ 내지 25㎚의 두께를 가질 수 있다. 후면 전계부(172)의 두께가 약 10nm 이상이면 정공의 이동을 방해하는 전위 장벽을 좀더 양호하게 형성할 수 있어 전하 손실을 더 감소시킬 수 있고, 약 25nm 이하면 후면 전계부(172) 내에서 흡수되는 빛의 양이 감소시켜 결정질 반도체 기판(110) 내로 재입사되는 빛의 양을 증가시킬 수 있다.
복수의 에미터부(121)는 결정질 반도체 기판(110)의 후면 위에서 복수의 후면 전계부(172)와 이격되어 있고, 복수의 후면 전계부(172)와 나란하게 뻗어 있다.
도 1 및 도 2에 도시한 것처럼, 후면 전계부(172)와 에미터부(121)는 결정질 반도체 기판(110) 위에서 번갈아 위치한다.
각 에미터부(121)는 결정질 반도체 기판(110)의 후면에 형성되며, 결정질 반도체 기판(110)의 도전성 타입과 반대인 제2 도전성 타입, 예를 들어, p형의 도전성 타입을 갖고 있고, 결정질 반도체 기판(110)과 다른 반도체, 예를 들어, 비정질 실리콘을 포함한다. 따라서, 에미터부(121)는 결정질 반도체 기판(110)과 p-n 접합뿐만 아니라 이종 접합(hetero junction)을 형성한다.
결정질 반도체 기판(110)과 복수의 에미터부(121) 간에 형성된 p-n 접합에 인한 내부 전위차(built-in potential difference)에 의해, 결정질 반도체 기판(110)에 입사된 빛에 의해 생성된 전하인 전자-정공 쌍은 전자와 정공으로 분리되어 전자는 n형 쪽으로 이동하고 정공은 p형 쪽으로 이동한다. 따라서, 결정질 반도체 기판(110)이 n형이고 복수의 에미터부(121)가 p형일 경우, 분리된 정공은 후면 보호부(192)을 관통하여 각 에미터부(121)쪽으로 이동하고 분리된 전자는 후면 보호부(192)을 관통하여 결정질 반도체 기판(110)보다 불순물 농도가 높은 복수의 후면 전계부(172) 쪽으로 이동한다.
각 에미터부(121)는 결정질 반도체 기판(110)과 p-n접합을 형성하므로, 본 실시예와 달리, 결정질 반도체 기판(110)이 p형의 도전성 타입을 가질 경우, 에미터부(121)는 n형의 도전성 타입을 가진다. 이 경우, 분리된 전자는 후면 보호부(192)를 통해 복수의 에미터부(121)쪽으로 이동하고 분리된 정공은 후면 보호부(192)를 통해 복수의 후면 전계부(172)쪽으로 이동한다.
복수의 에미터부(121)가 p형의 도전성 타입을 가질 경우 에미터부(121)에는 3가 원소의 불순물이 도핑될 수 있고, 반대로 복수의 에미터부(121)가 n형의 도전성 타입을 가질 경우, 에미터부(121)에는 5가 원소의 불순물이 도핑될 수 있다.
이들 복수의 에미터부(121)는 후면 보호부(192)와 함께 패시베이션 기능을 수행할 수 있고, 이 경우 결함에 의해 결정질 반도체 기판(110)의 후면에서 소멸되는 전하의 양이 감소하여 태양 전지(11)의 효율이 향상된다.
각 에미터부(121)는 약 5㎚ 내지 15㎚의 두께를 가질 수 있다. 에미터부(121)의 두께가 약 5nm 이상이면 p-n 접합을 좀더 양호하게 형성할 수 있고, 약 15nm 이하면 에미터부(121) 내에서 흡수되는 빛의 양이 감소시켜 결정질 반도체 기판(110) 내로 재입사되는 빛의 양을 증가시킬 수 있다.
본 실시예의 경우, 복수의 에미터부(121)와 복수의 후면 전계부(172) 하부에 위치하고 불순물이 존재하지 않거나 거의 없는 진성 반도체 물질(진성 a-Si)의 후면 보호부(192)로 인해, 결정질 반도체 물질로 이루어진 결정질 반도체 기판(110) 위에 바로 복수의 에미터부(121)와 복수의 후면 전계부(172)가 위치할 때보다 복수의 에미터부(121)와 복수의 후면 전계부(172) 형성시 결정화 현상이 줄어든다. 이로 인해, 비정질 실리콘 위에 위치하는 복수의 에미터부(121)와 복수의 후면 전계부(172)의 특성이 향상된다.
복수의 에미터부(121) 위에 위치하는 복수의 제1 전극(141)은 복수의 에미터부(121)를 따라서 연장되어 있고, 복수의 에미터부(121)와 전기적으로 연결되어 있다.
복수의 에미터부(121) 위에 위치하는 복수의 제1 전극(141)은 복수의 에미터부(121)를 따라서 길게 연장되어 있고, 복수의 에미터부(121)와 전기적?물리적으로 연결되어 있다.
각 제1 전극(141)은 해당 에미터부(121)쪽으로 이동한 전하, 예를 들어, 정공을 수집한다.
복수의 후면 전계부(172) 위에 위치하는 복수의 제2 전극(142)은 복수의 후면 전계부(172)를 따라서 길게 연장되어 있고, 복수의 후면 전계부(172)와 전기적?물리적으로 연결되어 있다.
각 제2 전극(142)은 해당 후면 전계부(172)쪽으로 이동하는 전하, 예를 들어, 전자를 수집한다.
도 1 및 도 2에서, 제1 및 제2 전극(141, 142) 각각은 그 하부에 위치하는 에미터부(121) 및 후면 전계부(172)와 과 상이한 평면 형상을 가지지만, 동일한 평면 형상을 가질 수 있다. 에미터부(121) 및 후면 전계부(172)와 제1 및 제2 전극(141, 142)간의 접촉 면적이 증가할수록 접촉 저항이 감소하여, 제1 및 제2 전극(141, 142)으로의 전하 전송 효율은 증가한다.
복수의 제1 및 제2 전극(141, 142)은 니켈(Ni), 구리(Cu), 은(Ag), 알루미늄(Al), 주석(Sn), 아연(Zn), 인듐(In), 티타늄(Ti), 금(Au) 및 이들의 조합으로 이루어진 군으로부터 선택된 적어도 하나의 도전성 물질로 이루어질 수 있지만, 이외의 다른 도전성 금속 물질로 이루어질 수 있다. 이처럼, 복수의 제1 및 제2 전극(141, 142)이 금속 물질로 이루어져 있으므로, 결정질 반도체 기판(110)을 통과한 빛을 결정질 반도체 기판(110)쪽으로 반사시킨다.
이와 같은 구조를 갖는 본 실시예에 따른 태양 전지(1)는 복수의 제1 전극(141)과 복수의 제2 전극(142)이 빛이 입사되지 않은 결정질 반도체 기판(110)의 후면에 위치하고, 결정질 반도체 기판(110)과 복수의 에미터부(121)가 서로 다른 종류의 반도체로 이루어져 있는 태양 전지로서, 그 동작은 다음과 같다.
태양 전지(1)로 빛이 조사되어 반사 방지부(130), 전면 전계부(171) 및 전면 보호부(191)를 순차적으로 통과하여 결정질 반도체 기판(110)으로 입사되면 빛 에너지에 의해 결정질 반도체 기판(110)에서 전자-정공 쌍이 발생한다. 이때, 결정질 반도체 기판(110)의 표면이 텍스처링 표면이므로 결정질 반도체 기판(110) 전면에서의 빛 반사도가 감소하고, 텍스처링 표면에서 입사와 반사 동작이 행해져 빛의 흡수율이 증가되므로, 태양 전지(1)의 효율이 향상된다. 이어 더하여, 반사 방지부(130)에 의해 결정질 반도체 기판(110)으로 입사되는 빛의 반사 손실이 줄어들어 결정질 반도체 기판(110)으로 입사되는 빛의 양은 더욱더 증가한다.
이들 전자-정공 쌍은 결정질 반도체 기판(110)과 에미터부(121)의 p-n 접합에 의해 서로 분리되어 정공은 p형의 도전성 타입을 갖는 에미터부(121)쪽으로 이동하고, 전자는 n형의 도전성 타입을 갖는 후면 전계부(172)쪽으로 이동하여, 각각 제1 전극(141)과 제2 전극(142)으로 전달되어 제1 및 제2 전극(141, 142)에 의해 수집된다. 이러한 제1 전극(141)과 제2 전극(142)을 도선으로 연결하면 전류가 흐르게 되고, 이를 외부에서 전력으로 이용하게 된다.
이때, 결정질 반도체 기판(110)의 후면뿐만 아니라 결정질 반도체 기판(110)의 전면에 보호부(192, 191)가 위치하므로, 결정질 반도체 기판(110)의 전면 및 후면 표면 그리고 그 근처에 존재하는 결함으로 인한 전하 손실량이 줄어들어 태양 전지(1)의 효율이 향상된다. 이때, 후면 보호부(192)뿐만 아니라 전면 보호부(191)가 결함의 발생 빈도가 높은 결정질 반도체 기판(110)의 표면에 직접 접해 있으므로, 페이베이션 효과는 더욱 더 향상된다.
또한, 결정질 반도체 기판(110)의 전면과 후면에 위치한 전계부(171, 172)로 인해 전하의 손실량이 더욱 감소하여 태양 전지(1)의 효율은 더욱 향상된다.
이하에서는 결정질 반도체 기판(110) 입사면에 형성되는 피라미드(P1) 형태를 가진 복수의 돌출부에서 돌출부의 경사면(SP1) 모서리 부분(EP1)이 곡면을 갖는 것에 대한 설명한다.
이와 같이 돌출부의 경사면(SP1) 모서리 부분(EP1)이 곡면을 갖는 경우 결정질 반도체 기판(110)의 입사면에 형성되는 전면 보호부(191)나 전면 전계부(171)가 경사면(SP1)의 모서리 부분(EP1)에서 보다 균일하게 형성될 수 있어, 결정질 반도체 기판(110)의 입사면 근처에서 전하(예를 들면, 전자)가 댕글링 결합에 의해 소멸되는 패베이션 효과를 보다 향상시키거나, 정공과 전자가 재결합되어 손실되는 것을 방지하는 전계 효과를 더욱 향상시킬 수 있다.
따라서, 결정질 반도체 기판(110)의 입사면 근처에서 전면 보호부(191) 및 전면 전계부(171)의 패시베이션 효과 및 전계 효과를 더욱 향상시킬 수 있어, 태양 전지의 광전 효율을 더욱 향상시키는 효과가 있다.
도 3은 본 발명에 따른 피라미드 형태를 가진 복수의 돌출부가 경사면의 모서리 부분에서 곡면을 갖는 일례에 대해 설명하기 위한 도이다.
도 3에서, (a)는 결정질 반도체 기판(110)의 입사면에 피라미드(P1) 형태를 가지는 복수의 돌출부가 형성된 것을 도시하고, (b)는 단위 피라미드(P1)의 입체적인 형상을 도시한 것이며, (c)는 피라미드(P1)의 단면을 도시한 것이며, (d)는 단위 피라미드(P1)를 상부에서 바라본 형상이다.
도 3의 (a)에 도시된 바와 같이, 본 발명에 따른 결정질 반도체 기판(110)은 입사면인 전면에는 텍스처링 처리가 되어 복수의 돌출부가 형성되고, 입사면의 반대면인 후면에는 텍스처링 처리를 하지 않아 복수의 돌출부가 형성되지 않을 수 있다.
이와 같은 돌출부는 도 3의 (b)에 도시된 바와 같이, 피라미드(P1) 형태를 가지며,피라미드(P1)의 경사면(SP1)에 형성되는 모서리 부분(EP1)이 곡면을 갖는다.
또한, 아울러, 도 3의 (b) 및 (c)에 도시된 바와 같이, 돌출부의 피라미드(P1)에서 피라미드(P1)의 꼭대기 부분(TP1)도 곡면 형상을 가질 수 있다.
이와 같이, 돌출부의 경사면(SP1) 모서리 부분(EP1) 및 꼭대기 부분(TP1)이 곡면을 가지도록 형성함으로써, 결정질 반도체 기판(110)의 입사면에 형성되는 전면 보호부(191)나 전면 전계부(171)가 경사면(SP1)의 모서리 부분(EP1)이나 꼭대기 부분(TP1)에서 보다 균일하게 형성될 수 있는 것이다.
여기서, 돌출부의 피라미드(P1)에서 경사면(SP1)의 모서리 부분(EP1) 및 꼭대기 부분(TP1)의 곡면의 직경(R1, R2)은 5nm 이상 15nm 이하일 수 있다.
여기서, 곡면의 직경(R1)을 5nm 이상이 되도록 하는 것은 전면 보호부(191)나 전면 전계부(171)가 경사면(SP1)의 모서리 부분(EP1)이나 꼭대기 부분(TP1)에서 균일하게 형성되도록 하기 위함이다.
또한, 곡면의 직경(R1, R2)을 15nm 이하가 되도록 하는 것은 입사되는 빛에 대한 반사도록 최소화하도록 하기 위함이다. 즉 곡면의 직경(R1, R2)이 15nm 이상이 되면, 돌출부 상부에 형성되는 전면 보호부(191)나 전면 전계부(171)의 균일도는 더욱 향상될 수 있으나, 빛에 대한 반사도가 더 증가할 수 있다.
여기서, 돌출부의 피라미드(P1)에서 피라미드(P1) 밑면(BP)의 폭(WP)은 5um 이상 15um 이하의 범위에서 형성되도록 할 수 있다. 피라미드(P1)의 크기는 결정질 실리콘의 특성에 의해 밑면(BP)의 폭이 커질수록 커지고, 밑면(BP)의 폭(WP)이 작아질수록 함께 작아진다.
따라서, 밑면(BP)의 폭(WP)을 5um 이상 15um 이하가 되도록 함으로써, 피라미드(P1)의 크기를 최적으로 확보하여 입사되는 빛에 대한 최적의 광경로를 확보하여 광전 효율을 향상시킬 수 있다. 즉, 입사되는 빛은 복수의 피라미드(P1)의 경사면(SP1)들을 통하여 여러 번의 입사와 반사를 하게 된다. 이와 같은 경우 입사되는 빛의 광경로가 길어져 결정질 반도체 기판(110) 내부에 보다 많은 양의 빛을 입사시킬 수 있어 광전 효율이 향상되는 것이다.
또한, 도 3의 (b)에 도시된 바와 같이, 돌출부의 피라미드(P1)에서 경사면(SP1)과 밑면(BP) 사이의 각(θ)은 45˚이상 54.7˚미만 사이의 각을 갖도록 할 수 있다.
일반적인 방법으로 결정질 반도체 기판(110)의 표면을 텍스쳐링 처리하면, 피라미드(P1)의 경사면(SP1)과 밑면(BP) 사이의 각(θ)은 54.7˚로 형성된다.
그러나, 본 발명은 일반적으로 수행되는 텍스쳐링 방법인 이방성 식각 외에 등방성 식각을 한번 더 수행하게 된다. 이와 같이 함으로써, 피라미드(P1)의 경사면(SP1)과 밑면(BP) 사이의 각(θ)은 54.7˚보다 더 작게 형성할 수 있는 것이다.
여기서, 경사면(SP1)과 밑면(BP) 사이의 각(θ)이 45˚이상이 되도록 하는 것은 피라미드(P1) 경사면(SP1)의 경사도를 최소한으로 확보하여 결정질 반도체 기판(110)의 입사면에서 반사도를 최소화하기 위함이다. 또한, 경사면(SP1)과 밑면(BP) 사이의 각(θ)이 54.7˚미만이 되도록 하는 것은 피라미드(P1)의 경사면(SP1)이 보다 완만하게 형성되도록 함으로써 피라미드(P1) 형태의 돌출부 상부에 형성되는 전면 보호부(191)나 전면 전계부(171)가 더욱 균일하게 형성되도록 할 수 있는 것이다.
도 4 및 도 5는 도 3에 따라 피라미드의 꼭대기 부분과 경사면의 모서리 부분이 곡면을 갖는 효과를 설명하기 위한 도이다.
도 4의 (a)에 도시된 바와 같이, 피라미드(P1)의 경사면(SP1) 모서리 부분(EP1)과 꼭대기 부분(TP1)이 곡면을 갖는 경우, (b)에 도시된 바와 같이, 피라미드(P1)의 상부에 기상 증착법을 이용하여 형성되는 전면 보호부(191)는 피라미드(P1)의 경사면(SP1) 모서리 부분(EP1)과 꼭대기 부분(TP1)에서 균일하게 형성되는 것을 알 수 있다.
그러나, 도 5의 (a)에 도시된 바와 같이, 피라미드(P1)의 경사면(SP2) 모서리 부분(EP2)과 꼭대기 부분(TP2)이 곡면을 갖지 않고 각이 지도록 형성되는 경우, (b)에 도시된 바와 같이, 피라미드(P1)의 상부에 형성되는 전면 보호부(191)는 피라미드(P1)의 경사면(SP1) 모서리 부분(EP1)과 꼭대기 부분(TP1)에서 균일하게 형성되지 않는 것을 알 수 있다.
이와 같이, 결정질 반도체 기판(110)의 상부 면에서 피라미드(P2)의 경사면(SP2) 모서리 부분(EP2)과 꼭대기 부분(TP2)에 곡면이 형성되지 않아 전면 보호부(191)가 균일하게 형성되지 않을 경우, 피라미드(P2)의 경사면(SP2) 모서리 부분(EP2)과 꼭대기 부분(TP2)에서 패시베이션 효과가 상대적으로 저감될 수 있다.
즉, 전면 보호부(191)에 의한 패시베이션 효과가 원하는 만큼 발휘되기 위해서는 최소한의 두께 이상으로 전면 보호부(191)가 형성되어야 하는데, 피라미드(P2)의 경사면(SP2) 모서리 부분(EP2)이나 꼭대기 부분(TP2)이 각이 지도록 형성된 경우, 각이 지도록 형성된 부분에서는 최소한의 두께를 확보하지 못하므로, 패시베이션 효과가 저감될 수 있는 것이다.
따라서 이와 같은 경우 피라미드(P2)의 경사면(SP2) 모서리 부분(EP2)과 꼭대기 부분(TP2)에서 패시베이션 효과의 저감으로 인하여 전하가 소멸될 수 있으며, 도 1 및 도 2에 도시된 바와 같이, 전면 보호부(191) 상부에 전면 전계부(171)가 더 형성될 경우, 전계 효과 또한 균일하지 않아 피라미드(P2)의 경사면(SP2) 모서리 부분(EP2)과 꼭대기 부분(TP2)에서 전자와 정공이 재결합될 확률이 더 높아진다.
물론, 피라미드(P2)의 경사면(SP2) 모서리 부분(EP2)과 꼭대기 부분(TP2)에서의 패세베이션 효과를 확보하기 위해 피라미드(P2)의 상부 전체에 보다 많은 양으로 전면 보호부(191)를 증착할 수 도 있겠지만, 이와 같은 경우 오히려 복수 개의 피라미드(P1) 사이의 계곡 부분에서 전면 보호부(191)가 과도하게 두껍게 형성될 수 있다.
이와 같이, 피라미드(P2) 사이의 계곡 부분에서 전면 보호부(191)가 과도하게 두꺼워질 경우 계곡 부분 상부에 위치한 전면 보호부(191)가 흡수하는 빛의 양이 증가되어, 오히려 결정질 반도체 기판(110)에서 흡수하는 빛의 양이 감소된다.
이와 같이 결정질 반도체 기판(110)의 계곡 부분에서 흡수하는 빛의 양이 감소할 경우 태양 전지의 광전 효과는 오히려 저감될 수 있는 것이다.
그러나, 본원 발명과 같이, 피라미드(P1)의 경사면(SP1) 모서리 부분(EP1)과 꼭대기 부분(TP1)에 곡면이 형성될 경우, 피라미드(P1)의 계곡 부분에서 전면 보호부(191)가 과도하게 두껍게 형성되지 않도록 하면서도, 피라미드(P1)의 경사면(SP1) 모서리 부분(EP1)과 꼭대기 부분(TP1)에는 전면 보호부(191)가 균일하게 형성되도록 할 수 있어, 전술한 패시베이션 효과나 전계 효과를 균일하게 할 수 있어 태양 전지의 광전 효율을 더욱 향상시킬 수 있는 효과가 있다.
지금까지는 피라미드(P1)의 꼭대기 부분(TP1)과 경사면(SP1)의 모서리 부분(EP1)이 곡면을 갖는 경우만을 일례로 설명하였으나, 도 6의 (a)에 도시된 바와 같이 피라미드(P1)의 꼭대기 부분(TP1)과 경사면(SP1)의 모서리 부분(EP1)뿐만 아니라, 피라미드(P1)의 하부부분, 즉 복수의 피라미드(P1) 사이의 계곡 부분(VP1)도 곡면이 형성되도록 할 수 있다.
이와 같은 경우, 피라미드(P1)의 상부에 전면 보호부(191)가 형성될 때, 도 6의 (b)에 도시된 바와 같이, 피라미드(P1)의 꼭대기 부분(TP1)과 경사면(SP1)의 모서리 부분(EP1)뿐만 아니라, 피라미드(P1)의 하부부분에서도 전면 보호부(191)가 균일하게 형성될 수 있어 태양 전지의 광전 효율을 더욱 향상시킬 수 있는 효과가 있는 것이다.
이하에서는 도 6과 같이, 피라미드(P1)의 경사면(SP1) 모서리 부분(EP1)과 꼭대기 부분(TP1) 뿐만 아니라 복수의 피라미드(P1)의 계곡 부분(VP1)에 곡면을 형성하는 방법의 일례에 대해 설명한다.
도 7 내지 도 9는 본 발명과 같이 피라미드의 경사면과 꼭대기 부분 및 계곡 부분에 곡면을 형성하는 방법의 일례에 대해 설명한다.
먼저 도 7의 S1 단계와 같이 결정질 반도체 기판(110)을 준비하고, 결정질 반도체 기판(110)의 일면을 이방성 식각한다. 이와 같은 이방성 식각은 일례로 습식 식각으로 가능하며, 이와 같이 이방성 식각이 이루어지면, S2 단계와 같이 결정질 반도체 기판(110)의 일면에는 텍스쳐링 처리가 되어 요철면인 복수의 돌출부가 형성된다.
여기서, 습식 식각을 수행할 때, 식각 용액의 물질 및 식각 시간등은 다양하게 결정될 수 있다.
이때 도 8의 (a)에 도시된 바와 같이, 돌출부의 경사면(SP2)과 밑면(BP)이 이루는 각(θ1)은 결정질 반도체 기판(110)의 특성에 의해 54.7˚로 고정된다. 그리고, 도 8의 (b)와 같이 돌출부 경사면(SP2)의 모서리 부분(EP2)은 곡면없이 각을 지어 형성된다.
S2 단계 이후, 이방성 식각이 이루어진 결정질 반도체 기판(110)의 일면에 등방성 식각을 추가로 수행한다. 이와 같은 등벙성 식각 또한 습식 식각으로 수행할 수 있으며, 식각 용액의 물질 및 식각 시간 등은 다양하게 결정될 수 있다.
이와 같은 이방성 식각이 수행되면, 도 9의 (a)와 도시된 바와 같이, 피라미드(P1)의 경사면(SP1) 모서리 부분(EP1)은 점진적으로 식각되어 피라미드(P1)의 꼭대기 부분(TP1)의 높이가 점진적으로 하강하고, 피라미드(P1)의 경사면(SP1)과 밑면(BP)이 이루는 각도 54.7˚ 이하로 감소하게 된다. 이때, 등방성 식각의 시간을 조절하여 밑면(BP) 사이의 각은 45˚이상 54.7˚미만 사이의 각을 갖도록 할 수 있는 것이다.
이와 같은 이방성 식각에 의해, 도 9의 (a) 및 (b)에 도시된 바와 같이, 피라미드(P1)의 꼭대기 부분(TP1)과 경사면(SP1)의 모서리 부분(EP1)이 곡면을 갖게 된다.
이때, 피라미드(P1)의 꼭대기 부분(TP1)과 경사면(SP1)의 모서리 부분(EP1)이 갖는 곡면의 직경(R1)도 등방성 식각의 수행 시간을 조절하여 5nm 이상 15nm 이하가 되도록 할 수 있는 것이다.
이후, S4 단계와 같이, 이방성 식각이 이루어진 결정질 반도체 기판(110)의 일면에 전면 보호부(191)를 증착하여 형성하고, 이후에 반사 방지부를 전면 보호부(191)의 상부에 형성할 수 있는 것이다.
또한, 이와 다르게, 전면 보호부(191)를 증착한 이후, 전면 전계부(171)를 증착하여 형성하고, 전면 전계부(171)의 상부에 반사 방지부를 형성하는 것도 가능하다.
이와 같이, 본 발명에 따른 태양 전지는 피라미드(P1)의 모서리 부분(EP1) 및 꼭대기 부분(TP1)에 곡면을 형성함으로써 전면 보호부(191)의 패시베이션 효과나 전면 전계부(171)의 전계 효과를 더욱 균일하게 할 수 있어 태양 전지의 효율을 더욱 증가시키는 효과가 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

Claims (13)

  1. 제 1 도전성 타입의 결정질 반도체 기판;
    상기 결정질 반도체 기판의 후면에 형성되며, 상기 제 1 도전성 타입과 반대인 제 2 도전성 타입을 갖는 에미터부;
    상기 에미터부 상에 형성되는 제 1 전극;
    상기 결정질 반도체 기판의 상기 후면에 형성되며, 상기 제 1 도전성 타입과 같은 극성을 갖는 후면 전계부;
    상기 후면 전계부 상에 형성되는 제 2 전극;을 포함하며,
    상기 결정질 반도체 기판의 전면은 피라미드 형태를 가진 복수의 돌출부를 포함하고, 상기 돌출부의 피라미드에서 경사면의 모서리 부분은 곡면(curved surface)을 갖고,
    상기 결정질 반도체 기판에서 상기 피라미드 형태의 돌출부 상부에는 전면 보호부를 더 포함하는 것을 특징으로 하는 태양 전지.
  2. 제 1 항에 있어서,
    상기 돌출부의 피라미드에서 상기 피라미드의 꼭대기 부분은 곡면을 갖는 것을 특징으로 하는 태양 전지.
  3. 제 2 항에 있어서,
    상기 돌출부의 피라미드에서 상기 경사면의 모서리 부분 및 상기 꼭대기 부분의 곡면의 직경은 5nm이상 15nm이하인 것을 특징으로 하는 태양 전지.
  4. 제 1 항에 있어서,
    상기 돌출부의 피라미드에서 상기 피라미드의 밑면의 폭은 5um이상 15um이하인 것을 특징으로 하는 태양 전지.
  5. 제 1 항에 있어서,
    상기 돌출부의 피라미드에서 상기 경사면과 상기 피라미드 밑면 사이의 각은 45˚이상 54.7˚미만 사이의 각을 갖는 것을 특징으로 하는 태양 전지.
  6. 제 1 항에 있어서,
    상기 돌출부의 피라미드에서 상기 경사면 모서리 곡면은 이방성 에칭을 수행한 이후, 등방성 에칭을 수행하여 형성되는 것을 특징으로 하는 태양 전지.
  7. 제 1 항에 있어서,
    상기 결정질 반도체 기판의 후면에는 상기 복수의 돌출부를 포함하지 않는 것을 특징으로 하는 태양 전지.
  8. 제 1 항에 있어서,
    상기 태양 전지는
    상기 전면 보호부는 비정질 실리콘 물질을 포함하는 것을 특징으로 하는 태양 전지.
  9. 제 8 항에 있어서,
    상기 전면 보호부의 두께는 상기 곡면을 갖는 상기 피라미드의 경사면 모서리 부분 또는 꼭대기 부분의 상부에서 균일한 것을 특징으로 하는 태양 전지.
  10. 제 8 항에 있어서,
    상기 태양 전지는
    상기 전면 보호부의 상부에는 상기 결정질 반도체 기판보다 더 고농도로 도핑된 제 1 도전성 타입의 전면 전계부를 더 포함하는 것을 특징으로 하는 태양 전지.
  11. 삭제
  12. 제 1 항에 있어서,
    상기 에미터부와 상기 기판 사이 또는 상기 후면 전계부와 상기 기판 사이에는 진성 실리콘 반도체층을 더 포함하는 것을 특징으로 하는 태양 전지.
  13. 제 1 항에 있어서,
    상기 에미터부와 상기 후면 전계부는 비정질 실리콘을 포함하는 것을 특징으로 하는 태양 전지.
KR1020100098597A 2010-10-11 2010-10-11 태양 전지 KR101203907B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100098597A KR101203907B1 (ko) 2010-10-11 2010-10-11 태양 전지
US13/269,375 US20120085397A1 (en) 2010-10-11 2011-10-07 Solar cell

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100098597A KR101203907B1 (ko) 2010-10-11 2010-10-11 태양 전지

Publications (2)

Publication Number Publication Date
KR20120037069A KR20120037069A (ko) 2012-04-19
KR101203907B1 true KR101203907B1 (ko) 2012-11-23

Family

ID=46138333

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100098597A KR101203907B1 (ko) 2010-10-11 2010-10-11 태양 전지

Country Status (1)

Country Link
KR (1) KR101203907B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101382631B1 (ko) * 2013-04-11 2014-04-14 (주)울텍 태양전지기판의 표면 조직화 구조 형성 방법 및 이를 이용하여 제작된 태양전지기판
WO2016010339A1 (ko) * 2014-07-14 2016-01-21 한양대학교 산학협력단 하부 폭에 비해 상부 폭이 좁은 다면체, 이의 제조방법, 및 이를 포함하는 광전변환소자
US10763111B2 (en) 2014-07-14 2020-09-01 Industry-University Cooperation Foundation Hanyang University Polyhedron of which upper width is narrower than lower width, manufacturing method therefor, and photoelectric conversion device comprising same

Also Published As

Publication number Publication date
KR20120037069A (ko) 2012-04-19

Similar Documents

Publication Publication Date Title
US11056598B2 (en) Solar cell
US9520517B2 (en) Solar cell
US9082920B2 (en) Back contact solar cell and manufacturing method thereof
US8569614B2 (en) Solar cell and method of manufacturing the same
EP2867926B1 (en) Solar cell
US20120085397A1 (en) Solar cell
US20110056544A1 (en) Solar cell
US20100193027A1 (en) Solar cell and method for manufacturing the same
US20110303278A1 (en) Transparent conducting oxide for photovoltaic devices
KR101223033B1 (ko) 태양 전지
KR101203907B1 (ko) 태양 전지
KR20130064456A (ko) 태양 전지
KR101799580B1 (ko) 이종 접합 태양전지
KR20120096177A (ko) 박막 태양 전지
KR101828423B1 (ko) 태양 전지
KR101186529B1 (ko) 태양 전지
KR101897168B1 (ko) 태양 전지
KR20130037395A (ko) 태양 전지
KR101098813B1 (ko) 태양 전지
KR101071133B1 (ko) 태양 전지
KR20120035291A (ko) 태양 전지 제조 방법
KR101130193B1 (ko) 태양 전지
KR20100064478A (ko) 태양 전지
KR101979843B1 (ko) 태양전지
KR20120055133A (ko) 박막 태양 전지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151023

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161024

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20171024

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20181024

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20191024

Year of fee payment: 8