KR101071133B1 - 태양 전지 - Google Patents

태양 전지 Download PDF

Info

Publication number
KR101071133B1
KR101071133B1 KR1020100105059A KR20100105059A KR101071133B1 KR 101071133 B1 KR101071133 B1 KR 101071133B1 KR 1020100105059 A KR1020100105059 A KR 1020100105059A KR 20100105059 A KR20100105059 A KR 20100105059A KR 101071133 B1 KR101071133 B1 KR 101071133B1
Authority
KR
South Korea
Prior art keywords
semiconductor substrate
crystalline semiconductor
pyramid
amorphous silicon
electric field
Prior art date
Application number
KR1020100105059A
Other languages
English (en)
Inventor
박기훈
지광선
김철
최정훈
어영주
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020100105059A priority Critical patent/KR101071133B1/ko
Priority to US13/269,375 priority patent/US20120085397A1/en
Application granted granted Critical
Publication of KR101071133B1 publication Critical patent/KR101071133B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Photovoltaic Devices (AREA)

Abstract

본 발명은 태양 전지에 관한 것이다.
본 발명에 따른 태양 전지의 일례는 제 1 도전성 타입의 결정질 반도체 기판; 결정질 반도체 기판에 형성되며, 제 1 도전성 타입과 반대인 제 2 도전성 타입을 갖는 제 1 비정질 실리콘층; 제 1 비정질 실리콘층 상에 형성되는 제 1 전극; 결정질 반도체 기판상에 형성되며, 제 1 도전성 타입과 같은 극성을 갖는 제 2 비정질 실리콘층; 제 2 비정질 실리콘 층 상에 형성되는 제 2 전극;을 포함하며, 결정질 반도체 기판의 입사면은 역피라미드 형태를 가진 복수의 함몰부를 포함하고, 역피라미드의 하부 꼭지점 부분은 곡면(curved surface)을 갖는다.

Description

태양 전지{SOLAR CELL}
본 발명은 태양 전지에 관한 것이다.
최근 석유나 석탄과 같은 기존 에너지 자원의 고갈이 예측되면서 이들을 대체할 대체 에너지에 대한 관심이 높아지고, 이에 따라 태양 에너지로부터 전기 에너지를 생산하는 태양 전지가 주목받고 있다.
일반적인 태양 전지는 p형과 n형처럼 서로 다른 도전성 타입(conductive type)에 의해 p-n 접합을 형성하는 반도체부, 그리고 서로 다른 도전성 타입의 반도체부에 각각 연결된 전극을 구비한다.
이러한 태양 전지에 빛이 입사되면 반도체에서 복수의 전자-정공 쌍이 생성되고, 생성된 전자-정공 쌍은 광기전력 효과(photovoltaic effect)에 의해 전하인 전자와 정공으로 각각 분리되어, 전자는 n형의 반도체부 쪽으로 이동하고 정공은 p형 반도체부 쪽으로 이동한다. 이동한 전자와 정공은 각각 p형의 반도체부와 n형의 반도체부에 연결된 서로 다른 전극에 의해 수집되고 이 전극들을 전선으로 연결하여 전력을 얻는다.
본 발명은 결정질 반도체 기판의 입사면에 역피라미드 형태의 복수의 함몰부를 형성하되, 역피라미드의 하부 꼭지점 부분이 곡면을 갖는 태양 전지를 제공하는데 그 목적이 있다.
본 발명에 따른 태양 전지의 일례는 제 1 도전성 타입의 결정질 반도체 기판; 결정질 반도체 기판에 형성되며, 제 1 도전성 타입과 반대인 제 2 도전성 타입을 갖는 제 1 비정질 실리콘층; 제 1 비정질 실리콘층 상에 형성되는 제 1 전극; 결정질 반도체 기판상에 형성되며, 제 1 도전성 타입과 같은 극성을 갖는 제 2 비정질 실리콘층; 제 2 비정질 실리콘 층 상에 형성되는 제 2 전극;을 포함하며, 결정질 반도체 기판의 입사면은 역피라미드 형태를 가진 복수의 함몰부를 포함하고, 역피라미드의 하부 꼭지점 부분은 곡면(curved surface)을 갖는다.
여기서, 역피라미드 경사면의 모서리 부분도 곡면을 지니도록 할 수 있다.
여기서, 역피라미드에서 경사면의 모서리 부분 및 하부 꼭지점 부분의 곡면 직경은 5nm 이상 15nm 이하가 되도록 할 수 있다.
또한, 역피라미드 형태를 지닌 복수의 함몰부에서 역피라미드 상부면들 사이의 간격은 1um 이하가 되도록 할 수 있다.
또한, 역피라미드의 상부면의 폭 대비 깊이의 비는 1:1 ~ 1.5 사이일 수 있다.
여기서, 역피라미드의 상부면의 폭은 0.5um 이상 10um 이하일 수 있다.
또한, 역피라미드의 깊이는 0.5um 이상 15um 이하 수 있다.
여기서, 역피라미드는 이방성 에칭을 수행하여 형성되고, 역피라미드에서 하부 꼭지점 부분의 곡면은 등방성 에칭을 수행하여 형성될 수 있다.
또한, 결정질 반도체 기판에서 입사면의 반대면에는 복수의 함몰부를 포함하지 않을 수 있다.
또한, 결정질 반도체 기판에서 역피라미드 형태의 함몰부 상부에는 비정질 실리콘 물질을 포함하는 전면 보호부가 더 형성될 수 있다.
여기서, 전면 보호부의 두께는 곡면을 갖는 역피라미드의 하부 꼭지점 부분과 역피라미드의 경사면에서 서로 균일할 수 있다.
또한, 전면 보호부의 상부에는 빛의 반사도를 줄이는 반사 방지부를 더 포함할 수 있다.
또한, 제 1 비정질 실리콘 층과 제 2 비정질 실리콘층은 결정질 반도체 기판의 입사면의 반대면에 형성될 수 있다.
또한, 제 1 비정질 실리콘층과 결정질 반도체 기판 사이 또는 제 2 비정질 실리콘층과 결정질 반도체 기판 사이에는 진성 실리콘 반도체층을 더 포함할 수 있다.
본 발명에 따른 태양 전지는 결정질 반도체 기판의 입사면에 형성되는 역피라미드 형태의 복수의 함몰부에서 역피라미드의 하부 꼭지점 부분이 곡면을 지니도록 형성함으로써 태양 전지의 효율을 더욱 증가시키는 효과가 있다.
도 1은 본 발명의 한 실시예에 따른 태양 전지의 일부 사시도이다.
도 2는 도 1에 도시한 태양 전지를 II-II선을 따라 잘라 도시한 단면도이다.
도 3a 내지 3d는 본 발명에 따른 역피라미드 형태를 가진 복수의 함몰부의 일례에 대해 설명하기 위한 도이다.
도 4는 도 3에 따라 역피라미드의 하부 꼭지점 부분이 곡면을 갖는 효과를 설명하기 위한 도이다.
도 5 내지 도 8은 본 발명과 같이 역피라미드의 하부 꼭지점(VP) 부분과 경사면의 모서리(SP) 부분에 곡면을 형성하는 방법의 일례에 대해 설명한다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 또한 어떤 부분이 다른 부분 위에 “전체적”으로 형성되어 있다고 할 때에는 다른 부분의 전체 면(또는 전면)에 형성되어 있는 것뿐만 아니라 가장 자리 일부에는 형성되지 않은 것을 뜻한다.
그러면 첨부한 도면을 참고로 하여 본 발명의 한 실시예인 태양 전지에 대하여 설명한다.
먼저, 도 1 및 도 2를 참고로 하여 본 발명의 한 실시예에 따른 태양 전지에 대하여 상세하게 설명한다.
도 1은 본 발명의 한 실시예에 따른 태양 전지의 일부 사시도이고, 도 2는 도 1에 도시한 태양 전지를 II-II선을 따라 잘라 도시한 단면도이다.
도 1 및 도 2를 참고로 하면, 본 발명의 한 실시예에 따른 태양 전지(1)는 결정질 반도체 기판(110), 빛이 입사되는 결정질 반도체 기판(110)의 면인 입사면[이하, ‘전면(front surface)’라 함] 위에 위치하는 전면 보호부(191), 전면 보호부(191) 위에 위치하는 전면 전계부(front surface field, FSF)(171), 전면 전계부(171) 위에 위치하는 반사 방지부(130), 빛이 입사되지 않고 입사면의 반대쪽 면인 결정질 반도체 기판(110)의 면[이하, ‘후면(rear surface)’라 함] 위에 위치하는 후면 보호부(192), 후면 보호부(192) 위에 위치하는 복수의 제 1 비정질 실리콘층 (121), 후면 보호부(192) 위에 위치하고 복수의 제 1 비정질 실리콘층(121)과 이격되어 있는 복수의 제 2 비정질 실리콘층 (back surface field, BSF)(172), 그리고 복수의 제 1 비정질 실리콘층(121) 위에 각각 위치하는 복수의 제1 전극(141)과 복수의 제 2 비정질 실리콘층(172) 위에 각각 위치하는 복수의 제2 전극(142)을 포함할 수 있다.
한편, 여기의 도 1 및 도 2에서는 본 발명에 따른 태양 전지(1)가 반사 방지부(130), 전면 전계부(171), 제 2 비정질 실리콘층 (172) 및 후면 보호부(192)가 배치되는 것을 일례로 도시하고 있지만, 여기서, 반사 방지부(130), 전면 전계부(171), 후면 전계부(172) 및 후면 보호부(192)가 생략되는 것도 가능하다.
그러나, 반사 방지부(130), 전면 전계부(171), 제 2 비정질 실리콘층 (172) 및 후면 보호부(192)가 형성된 경우, 태양 전지의 광전 효율이 더욱 향상될 수 있으므로, 이하에서는 반사 방지부(130), 전면 전계부(171), 제 2 비정질 실리콘층 (172) 및 후면 보호부(192)가 태양 전지(1)에 포함된 것을 일례로 설명한다.
또한, 제 1 비정질 실리콘층(121)은 에미터부(121)로 표현할 수 있으며, 제 2 비정질 실리콘층(172)는 후면 전계부(172)로 표현할 수도 있다. 이하에서는 제 1 비정질 실리콘층(121)은 에미터부(121), 제 2 비정질 실리콘층(172)는 후면 전계부(172)로 표현하여 설명한다.
결정질 반도체 기판(110)은 제1 도전성 타입, 예를 들어 n형 도전성 타입의 실리콘으로 이루어진 결정질 반도체 기판이다. 이때, 실리콘은 단결정 실리콘 또는 다결정 실리콘 등과 같은 결정질 실리콘이다. 결정질 반도체 기판(110)이 n형의 도전성 타입을 가질 경우, 인(P), 비소(As), 안티몬(Sb) 등과 같이 5가 원소의 불순물이 결정질 반도체 기판(110)에 도핑된다. 하지만, 이와는 달리, 결정질 반도체 기판(110)은 p형 도전성 타입일 수 있고, 실리콘 이외의 다른 반도체 물질로 이루어질 수도 있다. 결정질 반도체 기판(110)이 p형의 도전성 타입을 가질 경우, 결정질 반도체 기판(110)은 붕소(B), 갈륨(Ga), 인듐(In) 등과 같은 3가 원소의 불순물이 결정질 반도체 기판(110)에 도핑된다.
이러한 결정질 반도체 기판(110)은 입사면이 텍스처링(texturing)되어 요철면인 텍스처링 표면(textured surface)을 갖는다. 편의상 도 1에서, 결정질 반도체 기판(110)의 가장자리 부분만 텍스처링 표면으로 도시하여 그 위에 위치하는 전면 보호부(191), 전면 전계부(171) 및 반사 방지부(130) 역시 그 가장자리 부분만 요철면으로 도시한다. 하지만, 실질적으로 결정질 반도체 기판(110)의 전면 전체가 텍스처링 표면을 갖고 있으며, 이로 인해 결정질 반도체 기판(110)의 전면 위에 위치한 전면 보호부(191), 전면 전계부(171) 및 반사 방지부(130) 역시 요철면을 갖는다.
이와 같은 결정질 반도체 기판(110) 입사면에 위치하는 요철면은 역피라미드 형태를 가진 복수의 함몰부를 포함하고, 역피라미드의 하부 꼭지점 부분은 곡면(curved surface)을 갖는다.
이와 같이 역피라미드의 하부 꼭지점 부분이 곡면을 갖는 경우, 결정질 반도체 기판(110)의 입사면 상부에 전면 보호부(191), 전면 전계부(171) 또는 반사 방지부(130)가 형성되는 경우, 역피라미드의 하부 꼭지점 부분에서 전면 보호부(191), 전면 전계부(171) 또는 반사 방지부(130)가 균일하게 형성될 수 있는 효과가 있다.
이와 같은 역피라미드 형태를 가진 함몰부의 하부 꼭지점 부분이 곡면을 갖는 것에 대한 보다 상세한 설명은 후술할 도 3a 내지 도 3d 이하를 통하여 보다 상세히 설명한다.
또한, 도 1 및 도 2에 도시된 바와 다르게, 결정질 반도체 기판(110)은 전면뿐만 아니라 후면에도 텍스처링 표면을 가질 수도 있으나. 이 경우, 결정질 반도체 기판(110)의 후면에 위치하는 후면 보호부(192), 복수의 에미터부(121), 후면 전계부(172), 그리고 제1 및 제2 전극(141, 142) 역시 요철면을 갖는다.
그러나, 도 1 및 도 2에 도시된 바와 같이, 결정질 반도체 기판(110)에서 입사면의 반대면을 텍스처링 하지 않아 결정질 반도체 기판(110)의 후면이 복수의 함몰부를 포함하지 않는 경우, 결정질 반도체 기판(110)의 후면에 후면 보호부(192), 에미터부(121) 및 후면 전계부(172)가 보다 균일하고 안정적으로 밀착하여 형성되도록 할 수 있으며, 에미터부(121) 및 후면 전계부(172)와 제1 및 제2 전극(141, 142) 사이의 접촉 저항을 감소시킬 수 있는 효과가 있다.
즉, 결정질 반도체 기판(110)의 후면에 요철면이 형성되지 않아 복수의 함몰부를 포함하지 않는 경우, 결정질 반도체 기판(110)의 후면에 증착되는 후면 보호부(192), 복수의 에미터부(121) 및 후면 전계부(172)가 보다 균일한 두께로 형성될 수 있다.
아울러, 결정질 반도체 기판(110)의 후면에 요철면이 형성되지 않을 경우, 에미터부(121) 및 후면 전계부(172)도 요철면을 형성하지 않게 되므로, 에미터부(121) 및 후면 전계부(172)의 후면에 배치되는 제 1 전극(141) 및 제 2 전극(142) 또한 보다 안정적으로 에미터부(121) 및 후면 전계부(172)에 밀착될 수 있으므로, 에미터부(121) 및 후면 전계부(172)와 제 1 전극(141) 및 제 2 전극(142) 사이의 접촉 저항을 보다 감소시킬 수 있는 것이다.
다음, 전면 보호부(191)는 진성 비정질 실리콘[intrinsic amorphous silicon(a-Si)]막, 실리콘 질화막(SiNx) 또는 실리콘 산화막(SiOx) 중 어느 하나를 포함하여 형성될 수 있다.
이와 같은 전면 보호부(191)는 결정질 반도체 기판(110)의 표면 및 그 근처에 주로 존재하는 댕글링 결합(dangling bond)과 같은 결함(defect)을 안정한 결합으로 바꾸어 결함에 의해 결정질 반도체 기판(110)의 표면 쪽으로 이동한 전하가 소멸되는 것을 감소시키는 페시베이션 기능(passivation function)을 수행하여 결함에 의해 결정질 반도체 기판(110)의 표면이나 그 근처에서 손실되는 전하의 양을 감소시킨다.
일반적으로 결함은 결정질 반도체 기판(110)의 표면이나 그 근처에 주로 많이 존재하므로, 실시예의 경우, 전면 보호부(191)가 결정질 반도체 기판(110)의 표면에 직접 접해 있으므로 페이베이션 기능을 더욱 향상되어, 전하의 손실량은 더욱 감소한다.
이와 같은 전면 보호부(191)는 약 1㎚ 내지 30㎚의 두께를 가질 수 있다.
전면 보호부(191)의 두께가 약 1nm 이상이면 결정질 반도체 기판(110) 전면에 전면 보호부(191)가 균일하게 도포되므로 패시베이션 기능을 양호하게 수행할 수 있으며, 약 30nm 이하면 전면 보호부(191) 내에서 흡수되는 빛의 양이 감소시켜 결정질 반도체 기판(110) 내로 입사되는 빛의 양을 증가시킬 수 있다.
전면 보호부(191) 위에 위치하는 전면 전계부(171)는 결정질 반도체 기판(110)과 동일한 도전성 타입(예, n형)의 불순물이 결정질 반도체 기판(110)보다 고농도로 함유된 불순물부이다.
다음, 전면 전계부(171)는 비정질 실리콘, 비정질 실리콘 산화물(a-SiOx), 또는 비정질 실리콘 규소(a-SiC) 중 어느 하나를 포함하여 형성될 수 있다.
결정질 반도체 기판(110)과 전면 전계부(171)와의 불순물 농도 차이로 인해 전위 장벽이 형성되어 결정질 반도체 기판(110) 전면 쪽으로의 전하(예, 정공) 이동을 방지하는 전계 효과가 있다.
따라서, 결정질 반도체 기판(110)의 전면 쪽으로 이동하는 정공은 전위 장벽에 의해 결정질 반도체 기판(110)의 후면 쪽으로 되돌아가게 되는 전면 전계 효과가 얻어지고, 이로 인해, 외부 장치로 출력되는 전하의 출력량이 증가하게 되고 결정질 반도체 기판(110)의 전면에서 재결합이나 결함에 의해 손실되는 전하의 양이 감소한다.
일반적으로 비정질 실리콘 산화물(a-SiOx)과 비정질 실리콘 규소(a-SiC)의 에너지 밴드 갭은 각각 약 2.1과 약 2.8이고, 이 에너지 밴드 갭(energy band gap)은 약 1.7 내지 1.9의 에너지 밴드 갭을 갖는 비정질 실리콘보다 넓다. 따라서, 전면 전계부(171)가 비정질 실리콘 산화물(a-SiOx)이나 비정질 실리콘 규소(a-SiC)로 이루어질 경우, 전면 전계부(171)에서 흡수되는 빛의 파장 영역이 감소하고, 이로 인해, 전면 전계부(171) 자체에서 흡수되는 빛의 양 역시 감소하여, 결정질 반도체 기판(110) 쪽으로 입사되는 빛의 양은 더욱 증가한다.
이와 같은 전면 전계부(171)는 전면 보호부(191)와 인접할수록 불순물 도핑 농도는 감소하고, 반대로 반사 방지부(130)와 인접할수록 불순물 도핑 농도는 증가하여, 전면 보호부(191)와 접해 있는 부분, 즉, 결정질 반도체 기판(110)의 표면에서부터 전면 전계부(171)까지의 최소 거리에 위치한 부분이 가장 낮은 불순물 도핑 농도를 갖는 최저 도핑 농도 부분이고, 반사 방지부(130)와 접해 있는 부분, 즉, 결정질 반도체 기판(110)의 표면에서부터 반사 방지부(130)까지의 최소 거리에 위치한 부분이 가장 높은 불순물 도핑 농도를 갖는 최고 도핑 농도 부분이다. 이때, 두 최소 거리는 결정질 반도체 기판(110)의 동일 부분에서부터 측정된 거리임을 알 수 있다.
이때, 전면 전계부(171)는 전면 전계 기능뿐만 아니라 패시베이션 기능도 함께 수행하므로, 전면 전계 기능만 수행할 때보다 두꺼운 두께를 가져야 되고 반대로 전면 보호부(191)의 두께는 좀더 줄어들어도 된다. 이러한 경우, 전면 보호부(191)는 약 1㎚ 내지 10㎚의 두께를 가질 수 있고, 전면 전계부(171)는 약 3㎚ 내지 30㎚의 두께를 가질 수 있다.
전면 보호부(191)의 두께가 1㎚ 이상이면 결정질 반도체 기판(110) 후면에 전면 보호부(191)가 균일하게 도포되므로 패시베이션 효율을 좀더 얻을 수 있고, 전면 보호부(191)의 두께가 10㎚ 이하이면 자체에서 빛의 흡수 없이 패시베이션 기능을 수행하므로, 결정질 반도체 기판(110)으로 입사되는 빛의 양을 좀더 증가시킬 수 있다.
전면 전계부(171)의 두께가 3㎚ 이상이면 전면 전계부(171)의 일부가 패시베이션 기능을 수행하더라고 안정적인 전면 전계 기능을 수행할 수 있는 전면 전계 세기를 발생시키며, 또한 결정질 반도체 기판(110)과 전면 전계부(171) 사이에 위치하여 결정질 반도체 기판(110)에 작용하는 전면 전계 세기에 악영향을 미치는 전면 보호부(191)의 영향에도 무관하게 정상 크기의 전면 전계를 형성하여 전면 전계 기능을 안정적으로 수행할 수 있고, 전면 전계부(171)의 두께가 30㎚ 이하이면 자체에서 빛의 흡수 없이 전면 전계 기능을 수행하므로, 결정질 반도체 기판(110)으로 입사되는 빛의 양을 좀더 증가시킬 수 있다.
대안적인 예에서, 전면 전계부(171)가 실질적으로 균일한 불순물 도핑 농도를 가질 경우, 두께 변화에 무관하게 전면 전계부(171)의 불순물 농도는 실질적으로 균일하다.
이 경우, 전면 전계부(171)는 패시베이션 기능보다는 실질적으로 전면 전계 효과를 위한 전면 전계 기능을 주로 수행하므로, 결정질 반도체 기판(110)과의 불순물 농도 차이를 이용한 전면 전계 기능을 원활히 수행할 수 있는 불순물 농도를 가져야 한다. 따라서, 전면 전계부(171)가 전면 전계 기능을 주로 수행할 경우, 전면 전계부(171)는 전면 전계부(171)의 일부가 패시베이션 기능을 수행할 때보다 높은 불순물 농도를 가진다. 또한, 전면 전계부(171)는 결정질 반도체 기판(110)보다 높은 불순물 도핑 농도를 가질 수 있다.
전면 전계부(171)의 일부가 전면 전계 기능뿐만 아니라 패시베이션 기능도 함께 수행할 때와 비교할 때, 이 경우, 전면 전계부(171)가 패시베이션 기능보다는 전면 전계 기능을 주로 수행하므로, 전면 전계부(171) 하부에 위치하는 전면 보호부(191)는 안정적인 패시베이션 기능을 수행하기 위해 좀더 두꺼운 두께를 갖고 있고, 전면 전계부(171)는 단지 전면 전계 기능만 수행하므로 좀더 얇은 두께를 가질 수 있다. 이로 인해, 전면 보호부(191)는 약 2㎚ 내지 20㎚의 두께를 가질 수 있고, 전면 전계부(171)는 약 1㎚ 내지 20㎚의 두께를 가질 수 있다.
전면 보호부(191)의 두께가 약 2㎚ 이상이면 전면 보호부(191)만으로도 결정질 반도체 기판(110)의 표면 및 그 부근에 결함을 안정적으로 제거할 수 있어 패시베이션 기능을 좀더 양호하게 수행할 수 있으며, 전면 보호부(191)의 두께가 약 20㎚ 이하이면 자체에서 빛의 흡수 없이 패시베이션 기능을 수행하므로, 결정질 반도체 기판(110)으로 입사되는 빛의 양을 좀더 증가시킬 수 있다.
또한, 전면 전계부(171)의 두께가 약 1㎚ 이상이면, 결정질 반도체 기판(110)과 전면 전계부(171) 사이에 위치하여 결정질 반도체 기판(110)에 작용하는 전면 전계 세기에 악영향을 미치는 전면 보호부(191)의 영향에도 무관하게 정상 크기의 전면 전계를 형성하여 전면 전계 기능을 안정적으로 수행할 수 있고, 전면 전계부(171)의 두께가 약 20㎚ 이하이면 자체에서 빛의 흡수 없이 전면 전계 기능을 수행하므로, 결정질 반도체 기판(110)으로 입사되는 빛의 양을 좀더 증가시킬 수 있다.
다음, 반사 방지부(130)는 태양 전지(1)로 입사되는 빛의 반사도를 줄이고 특정한 파장 영역의 선택성을 증가시켜, 태양 전지(1)의 효율을 높인다. 이러한 반사 방지부(130)는 실리콘 질화막(SiNx), 아연 산화막(ZnO;Zinc Oxide) 또는 알루미늄 아연 산화막(AZO;aluminum zinc oxide) 중 적어도 하나를 포함하여 형성될 수 있다.
이와 같은, 반사 방지부(130)는 도 1 및 도 2에서는 단일막 구조를 갖는 것으로 도시하고 있으나, 이와 다르게 이중막 구조나 다층막 구조로도 형성할 수 있다.
다음, 후면 보호부(192)은 전면 보호부(191)와 동일하게 패시베이션 기능을 수행하여, 결정질 반도체 기판(110)의 후면 쪽으로 이동한 전하가 결함에 의해 소멸되는 것을 감소한다.
후면 보호부(192)는 전면 보호부(191)와 동일하게, 비정질 실리콘 등을 포함하여 형성될 수 있다.
후면 보호부(192)는 결정질 반도체 기판(110)의 후면 쪽으로 이동한 전하가 후면 보호부(192)를 통과하여 복수의 후면 전계부(172) 또는 복수의 에미터부(121)로 이동할 수 있는 두께를 갖는다. 본 실시예에서, 후면 보호부(192)의 두께의 한 예는 약 1 내지 10㎚일 수 있다.
후면 보호부(192)의 두께가 약 1nm 이상이면 결정질 반도체 기판(110) 후면에 후면 보호부(192)가 균일하게 도포되므로 패시베이션 효과를 좀더 얻을 수 있고, 약 10nm 이하면 결정질 반도체 기판(110)을 통과한 빛이 후면 보호부 (192) 내에서 흡수되는 빛의 양이 감소시켜 결정질 반도체 기판(110) 내로 재입사되는 빛의 양을 증가시킬 수 있다.
복수의 후면 전계부(172)는 결정질 반도체 기판(110)과 동일한 도전성 타입의 불순물이 결정질 반도체 기판(110)보다 고농도로 도핑된 영역이다. 예를 들어, 복수의 후면 전계부(172)는 n+의 불순물 영역일 수 있다.
이와 같은 복수의 후면 전계부(172)는 후면 보호부(192) 위에서 서로 이격되어 나란하게 정해진 방향으로 뻗어 있다. 본 실시예에서, 복수의 후면 전계부(172)는 비정질 실리콘(a-Si)과 같은 비결정질 반도체로 이루어져 있다.
이러한 후면 전계부(172)는, 전면 전계부(171)와 유사하게, 결정질 반도체 기판(110)과 후면 전계부(172)와의 불순물 농도 차이로 인한 전위 장벽에 의해 전자의 이동 방향인 후면 전계부(172) 쪽으로의 정공 이동을 방해하는 반면, 후면 전계부(172) 쪽으로의 전하(예, 전자) 이동을 용이하게 한다. 따라서, 후면 전계부(172) 및 그 부근 또는 제1 및 제2 전극(141, 142)에서 전자와 정공의 재결합으로 손실되는 전하의 양을 감소시키고 전자 이동을 가속화시켜 후면 전계부(172)로의 전자 이동량을 증가시킨다.
각 후면 전계부(172)는 약 10㎚ 내지 25㎚의 두께를 가질 수 있다. 후면 전계부(172)의 두께가 약 10nm 이상이면 정공의 이동을 방해하는 전위 장벽을 좀더 양호하게 형성할 수 있어 전하 손실을 더 감소시킬 수 있고, 약 25nm 이하면 후면 전계부(172) 내에서 흡수되는 빛의 양이 감소시켜 결정질 반도체 기판(110) 내로 재입사되는 빛의 양을 증가시킬 수 있다.
복수의 에미터부(121)는 결정질 반도체 기판(110)의 후면 위에서 복수의 후면 전계부(172)와 이격되어 있고, 복수의 후면 전계부(172)와 나란하게 뻗어 있다.
도 1 및 도 2에 도시한 것처럼, 후면 전계부(172)와 에미터부(121)는 결정질 반도체 기판(110) 위에서 번갈아 위치한다.
각 에미터부(121)는 결정질 반도체 기판(110)의 후면에 형성되며, 결정질 반도체 기판(110)의 도전성 타입과 반대인 제2 도전성 타입, 예를 들어, p형의 도전성 타입을 갖고 있고, 결정질 반도체 기판(110)과 다른 반도체, 예를 들어, 비정질 실리콘을 포함한다. 따라서, 에미터부(121)는 결정질 반도체 기판(110)과 p-n 접합뿐만 아니라 이종 접합(hetero junction)을 형성한다.
결정질 반도체 기판(110)과 복수의 에미터부(121) 간에 형성된 p-n 접합에 인한 내부 전위차(built-in potential difference)에 의해, 결정질 반도체 기판(110)에 입사된 빛에 의해 생성된 전하인 전자-정공 쌍은 전자와 정공으로 분리되어 전자는 n형 쪽으로 이동하고 정공은 p형 쪽으로 이동한다. 따라서, 결정질 반도체 기판(110)이 n형이고 복수의 에미터부(121)가 p형일 경우, 분리된 정공은 후면 보호부(192)을 관통하여 각 에미터부(121)쪽으로 이동하고 분리된 전자는 후면 보호부(192)을 관통하여 결정질 반도체 기판(110)보다 불순물 농도가 높은 복수의 후면 전계부(172) 쪽으로 이동한다.
각 에미터부(121)는 결정질 반도체 기판(110)과 p-n접합을 형성하므로, 본 실시예와 달리, 결정질 반도체 기판(110)이 p형의 도전성 타입을 가질 경우, 에미터부(121)는 n형의 도전성 타입을 가진다. 이 경우, 분리된 전자는 후면 보호부(192)를 통해 복수의 에미터부(121)쪽으로 이동하고 분리된 정공은 후면 보호부(192)를 통해 복수의 후면 전계부(172)쪽으로 이동한다.
복수의 에미터부(121)가 p형의 도전성 타입을 가질 경우 에미터부(121)에는 3가 원소의 불순물이 도핑될 수 있고, 반대로 복수의 에미터부(121)가 n형의 도전성 타입을 가질 경우, 에미터부(121)에는 5가 원소의 불순물이 도핑될 수 있다.
이들 복수의 에미터부(121)는 후면 보호부(192)와 함께 패시베이션 기능을 수행할 수 있고, 이 경우 결함에 의해 결정질 반도체 기판(110)의 후면에서 소멸되는 전하의 양이 감소하여 태양 전지(11)의 효율이 향상된다.
각 에미터부(121)는 약 5㎚ 내지 15㎚의 두께를 가질 수 있다. 에미터부(121)의 두께가 약 5nm 이상이면 p-n 접합을 좀더 양호하게 형성할 수 있고, 약 15nm 이하면 에미터부(121) 내에서 흡수되는 빛의 양이 감소시켜 결정질 반도체 기판(110) 내로 재입사되는 빛의 양을 증가시킬 수 있다.
본 실시예의 경우, 복수의 에미터부(121)와 복수의 후면 전계부(172) 하부에 위치하고 불순물이 존재하지 않거나 거의 없는 진성 반도체 물질(진성 a-Si)의 후면 보호부(192)로 인해, 결정질 반도체 물질로 이루어진 결정질 반도체 기판(110) 위에 바로 복수의 에미터부(121)와 복수의 후면 전계부(172)가 위치할 때보다 복수의 에미터부(121)와 복수의 후면 전계부(172) 형성시 결정화 현상이 줄어든다. 이로 인해, 비정질 실리콘 위에 위치하는 복수의 에미터부(121)와 복수의 후면 전계부(172)의 특성이 향상된다.
복수의 에미터부(121) 위에 위치하는 복수의 제1 전극(141)은 복수의 에미터부(121)를 따라서 연장되어 있고, 복수의 에미터부(121)와 전기적으로 연결되어 있다.
복수의 에미터부(121) 위에 위치하는 복수의 제1 전극(141)은 복수의 에미터부(121)를 따라서 길게 연장되어 있고, 복수의 에미터부(121)와 전기적?물리적으로 연결되어 있다.
각 제1 전극(141)은 해당 에미터부(121)쪽으로 이동한 전하, 예를 들어, 정공을 수집한다.
복수의 후면 전계부(172) 위에 위치하는 복수의 제2 전극(142)은 복수의 후면 전계부(172)를 따라서 길게 연장되어 있고, 복수의 후면 전계부(172)와 전기적?물리적으로 연결되어 있다.
각 제2 전극(142)은 해당 후면 전계부(172)쪽으로 이동하는 전하, 예를 들어, 전자를 수집한다.
도 1 및 도 2에서, 제1 및 제2 전극(141, 142) 각각은 그 하부에 위치하는 에미터부(121) 및 후면 전계부(172)와 과 상이한 평면 형상을 가지지만, 동일한 평면 형상을 가질 수 있다. 에미터부(121) 및 후면 전계부(172)와 제1 및 제2 전극(141, 142)간의 접촉 면적이 증가할수록 접촉 저항이 감소하여, 제1 및 제2 전극(141, 142)으로의 전하 전송 효율은 증가한다.
복수의 제1 및 제2 전극(141, 142)은 니켈(Ni), 구리(Cu), 은(Ag), 알루미늄(Al), 주석(Sn), 아연(Zn), 인듐(In), 티타늄(Ti), 금(Au) 및 이들의 조합으로 이루어진 군으로부터 선택된 적어도 하나의 도전성 물질로 이루어질 수 있지만, 이외의 다른 도전성 금속 물질로 이루어질 수 있다. 이처럼, 복수의 제1 및 제2 전극(141, 142)이 금속 물질로 이루어져 있으므로, 결정질 반도체 기판(110)을 통과한 빛을 결정질 반도체 기판(110)쪽으로 반사시킨다.
이와 같은 구조를 갖는 본 실시예에 따른 태양 전지(1)는 복수의 제1 전극(141)과 복수의 제2 전극(142)이 빛이 입사되지 않은 결정질 반도체 기판(110)의 후면에 위치하고, 결정질 반도체 기판(110)과 복수의 에미터부(121)가 서로 다른 종류의 반도체로 이루어져 있는 태양 전지로서, 그 동작은 다음과 같다.
태양 전지(1)로 빛이 조사되어 반사 방지부(130), 전면 전계부(171) 및 전면 보호부(191)를 순차적으로 통과하여 결정질 반도체 기판(110)으로 입사되면 빛 에너지에 의해 결정질 반도체 기판(110)에서 전자-정공 쌍이 발생한다. 이때, 결정질 반도체 기판(110)의 표면이 텍스처링 표면이므로 결정질 반도체 기판(110) 전면에서의 빛 반사도가 감소하고, 텍스처링 표면에서 입사와 반사 동작이 행해져 빛의 흡수율이 증가되므로, 태양 전지(1)의 효율이 향상된다. 이어 더하여, 반사 방지부(130)에 의해 결정질 반도체 기판(110)으로 입사되는 빛의 반사 손실이 줄어들어 결정질 반도체 기판(110)으로 입사되는 빛의 양은 더욱더 증가한다.
이들 전자-정공 쌍은 결정질 반도체 기판(110)과 에미터부(121)의 p-n 접합에 의해 서로 분리되어 정공은 p형의 도전성 타입을 갖는 에미터부(121)쪽으로 이동하고, 전자는 n형의 도전성 타입을 갖는 후면 전계부(172)쪽으로 이동하여, 각각 제1 전극(141)과 제2 전극(142)으로 전달되어 제1 및 제2 전극(141, 142)에 의해 수집된다. 이러한 제1 전극(141)과 제2 전극(142)을 도선으로 연결하면 전류가 흐르게 되고, 이를 외부에서 전력으로 이용하게 된다.
이때, 결정질 반도체 기판(110)의 후면뿐만 아니라 결정질 반도체 기판(110)의 전면에 보호부(192, 191)가 위치하므로, 결정질 반도체 기판(110)의 전면 및 후면 표면 그리고 그 근처에 존재하는 결함으로 인한 전하 손실량이 줄어들어 태양 전지(1)의 효율이 향상된다. 이때, 후면 보호부(192)뿐만 아니라 전면 보호부(191)가 결함의 발생 빈도가 높은 결정질 반도체 기판(110)의 표면에 직접 접해 있으므로, 페이베이션 효과는 더욱 더 향상된다.
또한, 결정질 반도체 기판(110)의 전면과 후면에 위치한 전계부(171, 172)로 인해 전하의 손실량이 더욱 감소하여 태양 전지(1)의 효율은 더욱 향상된다.
이하에서는 결정질 반도체 기판(110) 입사면에 형성되는 역피라미드 형태를 가진 복수의 함몰부에서 역피라미드의 하부 꼭지점 부분이 곡면을 갖는 것에 대해 설명한다.
도 3a 내지 3d는 본 발명에 따른 역피라미드 형태를 가진 복수의 함몰부의 일례에 대해 설명하기 위한 도이다.
도 3a는 결정질 반도체 기판(110)의 입사면에 역피라미드 형태를 지닌복수의 함몰부가 형성된 것을 도시하고, 도 3b 내지 3d는 도 3a의 일부분(A)을 확대한 그림으로, 도 3b는 각 단위 역피라미드를 상부에서 바라본 형상이고, 도 3c는 단위 역피라미드의 입체적인 형상을 도시한 것이며, 도 3d는 각 단위 역피라미드의 단측면을 도시한 것이다.
도 3a에 도시된 바와 같이, 본 발명에 따른 결정질 반도체 기판(110)은 입사면인 전면에는 텍스처링 처리가 되어 복수의 함몰부가 형성되고, 입사면의 반대면인 후면에는 텍스처링 처리를 하지 않아 복수의 함몰부가 형성되지 않을 수 있다.
또한, 도 3b에 도시된 바와 같이, 본 발명에 따른 태양 전지에서 결정질 반도체 기판(110)의 입사면은 균일한 크기와 분포를 가지는 역피라미드 형태의 함몰부가 형성될 수 있다.
따라서, 본 발명에 따른 태양 전지는 각 함몰부에서 역피라미드 상부면의 폭(WP)과 각 역피라미드 상부면 사이의 간격(BP), 즉 복수의 함몰수 사이의 간격이 균일하게 형성될 수 있다.
이는, 본 발명과 다르게 반도체 기판(110)의 입사면에 정피라미드 형태를 가지는 복수의 돌출부를 형성시키는 경우, 제조 공정상 본 발명과 같이 복수의 돌출부가 균일한 크기 및 분포를 가지도록 형성하기 어려워 빛의 반사도 감소 효과가 저하될 수 있으나, 본 발명의 도 3에 도시된 바와 같이, 반도체 기판(110)의 입사면에 역피라미드 형태를 가지는 복수의 함몰부가 균일한 크기와 분포를 가지는 경우 빛의 반사 경로를 상대적으로 확대시킬 수 있으며, 이로 인하여 빛의 반사도를 감소할 수 있어 출력 전류(Jsc)를 증가시킬 수 있는 효과가 있다. 따라서, 태양 전지의 광전 효율을 향상시킬 수 있는 것이다.
또한, 본 발명에 따른 태양 전지는 역피라미드 형태를 지니는 함볼부에서 도 3c 및 도 3d에 도시된 바와 같이, 역피라미드의 하부 꼭지점(VP) 부분이 곡면을 가지도록 할 수 있다.
이와 같이 역피라미드의 하부 꼭지점(VP) 부분이 곡면을 갖는 경우 결정질 반도체 기판(110)의 입사면에 형성되는 전면 보호부(191)나 전면 전계부(171)가 역피라미드의 하부 꼭지점(VP) 부분에서 보다 밀착되도록 형성될 수 있다.
즉, 결정질 반도체 기판(110) 입사면에 역피라미드 형태를 가진 복수의 함몰부가 형성되고, 역피라미드의 하부 꼭지점(VP) 부분이 곡면을 형성하지 않은 경우, 역피라미드의 하부 꼭지점(VP) 부분은 공간이 협소하여 전면 보호부(191)나 전면 전계부(171)를 증착하여 형성시키더라도, 역피라미드의 하부 꼭지점(VP) 부분에서 밀착되어 형성되지 않고, 전면 보호부(191)나 전면 전계부(171)와 역피라미드의 하부 꼭지점(VP) 사이에 공간이 형성될 수 있다. 이와 같은 경우, 패시베이션 효과나 전계 효과가 저감될 수 있다.
그러나, 본원 발명과 같이, 역피라미드의 하부 꼭지점(VP) 부분이 곡면을 갖는 경우, 하부 꼭지점(VP) 부분의 곡면 형태로 인하여 전면 보호부(191)나 전면 전계부(171)가 역피라미드의 하부 꼭지점(VP) 부분에서 보다 밀착되도록 형성시킬 수 있어 패시베이션 효과나 전계 효과가 저감을 방지할 수 있는 것이다.
또한, 역피라미드의 하부 꼭지점(VP) 부분이 곡면을 갖는 경우 결정질 반도체 기판(110)의 입사면에 형성되는 전면 보호부(191)나 전면 전계부(171)가 역피라미드의 하부 꼭지점(VP) 부분에서 보다 균일하게 형성될 수 있어, 결정질 반도체 기판(110)의 입사면 근처에서 전하(예를 들면, 전자)가 댕글링 결합에 의해 소멸되는 패베이션 효과를 보다 향상시키거나, 정공과 전자가 재결합되어 손실되는 것을 방지하는 전계 효과를 더욱 향상시킬 수 있다.
따라서, 결정질 반도체 기판(110)의 입사면 근처에서 전면 보호부(191) 및 전면 전계부(171)의 패시베이션 효과 및 전계 효과를 더욱 향상시킬 수 있어, 태양 전지의 광전 효율을 더욱 향상시키는 효과가 있다.
또한, 본 발명에 따른 태양 전지는 역피라미드 형태를 지니는 함볼부에서 도 3c에 도시된 바와 같이, 역피라미드 경사면의 모서리(SP) 부분이 곡면을 가지도록 할 수 있다.
이와 같이, 함몰부 경사면의 모서리(SP) 부분이 곡면을 가지도록 형성함으로써, 결정질 반도체 기판(110)의 입사면에 형성되는 전면 보호부(191)나 전면 전계부(171)가 경사면의 모서리(SP) 부분에서 보다 밀착되고 균일하게 형성될 수 있는 것이다.
이와 같은 함몰부의 역피라미드에서 경사면의 모서리(SP) 부분 및 하부 꼭지점(VP) 부분의 곡면 직경(R1, R2)은 5nm 이상 15nm 이하일 수 있다. 이와 같은 곡면의 크기는 이방성 에칭 공정을 수행하여 역피라미드를 형성한 이후, 곡면을 형성하는 등방성 에칭 공정의 시간을 조절함으로써 결정될 수 있다.
여기서, 곡면의 직경(R1)을 5nm 이상이 되도록 하는 것은 전면 보호부(191)나 전면 전계부(171)가 경사면의 모서리(SP) 부분이나 하부 꼭지점(VP) 부분에 보다 밀착되고 균일하게 형성되도록 하기 위함이다. 그리고, 곡면의 직경(R1, R2)을 15nm 이하가 되도록 하는 것은 입사되는 빛에 대한 반사도록 최소화하도록 하기 위함이다. 즉 곡면의 직경(R1, R2)이 15nm 이상이 되면, 결정질 반도체 기판(110)의 상부에 형성되는 전면 보호부(191)나 전면 전계부(171)의 균일도는 더욱 향상될 수 있으나, 빛에 대한 반사도가 더 증가할 수 있다.
또한, 역피라미드 형태를 지닌 복수의 함몰부에서 상기 역피라미드 상부면들 사이의 간격(BP)은 1um 이하가 되도록 할 수 있다.
즉, 역피라미드 상부면들 사이의 간격(BP)은 역피라미드의 경사면이 서로 접촉하여 상부면들 사이의 간격(BP)이 없어질 수도 있으나, 상부면들 사이의 간격(BP)이 형성되더라도 1um 이하가 되도록 할 수 있는 것이다. 이는 역피라미드 상부면들 사이의 간격(BP)을 1um 이하로 최소화함으로써, 역피라미드 상부면들 사이의 간격(BP)에 의해 형성되는 면으로 인하여 반사되는 빛의 반사도를 최소한으로 줄이기 위함이다.
이와 같은 역피라미드 상부면들 사이의 간격(BP)은 함몰부를 형성하기 위하여 결정질 반도체 기판(110)을 에칭하는 과정 중에 결정질 반도체 기판(110)의 상부에 형성하는 마스크의 폭을 조절하거나 에칭 시간을 조절함으로써 결정될 수 있다.
또한, 역피라미드의 상부면의 폭(WP) 대비 깊이(DP)의 비는 1:1 ~ 1.5 사이가 되도록 할 수 있다.
이는 역피라미드의 상부면의 폭(WP) 대비 깊이(DP)의 비에 따라 역피라미드의 상부면과 경사면이 이루는 각이 결정되는데, 역피라미드의 상부면의 폭(WP) 대비 깊이(DP)의 비가 1:1 이상이 되도록 함으로써, 역피라미드의 상부면과 경사면이 이루는 각이 적절히 경사지도록 하여 빛의 반사도를 최소한으로 감소시킬 수 있다. 따라서 광전 효율이 최적화되는 효과가 있다.
또한, 역피라미드의 상부면의 폭(WP) 대비 깊이(DP)의 비가 1:1.5 이하가 되도록 하는 것은 역피라미드의 상부면과 경사면이 이루는 각이 적절히 완만해지도록 하여 역피라미드의 하부 꼭지점(VP) 부분이 너무 경사지도록 형성하는 것을 방지하여 하부 꼭지점(VP) 부분의 공간이 너무 협소해지는 것을 방지하기 위함이다. 따라서, 결정질 반도체 기판(110)의 상부에 전면 보호부(191) 및 전면 전계부(171) 또는 반사 방지부(130)가 형성되더라도 결정질 반도체 기판(110)에 보다 밀착하여 형성되도록 할 수 있는 것이다.
여기서, 역피라미드 상부면의 폭(WP)은 0.5um 이상 10um 이하에서 결정될 수 있고, 역피라미드의 깊이(DP)는 0.5um 이상 15um 이하가 되도록 할 수 있다.
여기서, 상부면의 폭(WP)이 커질수록 결정질 실리콘 기판(110)을 에칭하는 공정 특성에 의해 역피라미드의 깊이(DP)도 커지고, 상부면의 폭(WP)이 작아질수록 역피라미드의 깊이(DP)도 함께 작아진다. 따라서, 역피라미드 상부면 폭의 크기에 따라 역피라미드의 전체 크기도 결정된다.
따라서, 역피라미드 상부면의 폭(WP)을 0.5um 이상 10um 이하가 되도록 하고, 역피라미드의 깊이(DP)는 0.5um 이상 15um 이하가 되도록 함으로써, 역피라미드의 크기를 최적으로 확보하여 입사되는 빛에 대한 최적의 광경로를 확보하여 광전 효율을 향상시킬 수 있다. 즉, 입사되는 빛은 복수의 역피라미드의 경사면 들을 통하여 여러 번의 입사와 반사를 하게 된다. 이와 같은 경우 입사되는 빛의 광경로가 길어져 결정질 반도체 기판(110) 내부에 보다 많은 양의 빛을 입사시킬 수 있어 광전 효율이 향상되는 것이다.
도 4는 도 3에 따라 역피라미드의 하부 꼭지점 부분이 곡면을 갖는 효과를 설명하기 위한 도이다.
도 4에 도시된 바와 같이, 역피라미드의 하부 꼭지점(VP) 부분이 곡면(R2)을 갖는 경우, 역피라미드의 상부에 형성되는 전면 보호부(191)는 역피라미드의 경사면과 하부 꼭지점(VP) 부분에서 균일하게 형성되는 것을 알 수 있다.
그러나, 역피라미드의 하부 꼭지점(VP) 부분이 곡면(R2)을 갖지 않고 각이 지도록 형성되는 경우, 역피라미드의 상부에 형성되는 전면 보호부(191)는 하부 꼭지점(VP) 부분에서 균일하게 형성되지 않는 것을 알 수 있으며, 하부 꼭지점(VP) 부분에 밀착하지 않고 하부 꼭지점(VP) 부분과 이격되어 형성될 수 있는 것이다.
이와 같이, 전면 보호부(191)가 역피라미드의 하부 꼭지점(VP) 부분과 이격되어 형성되는 경우, 역피라미드의 경사면과 하부 꼭지점(VP) 부분에서 패시베이션 효과가 상대적으로 저감될 수 있는 것이다. 따라서 이와 같은 경우 역피라미드의 경사면과 하부 꼭지점(VP) 부분에서 패시베이션 효과의 저감으로 인하여 전하가 소멸되어 태양 전지의 광전 효과가 저하될 수 있는 것이다.
또한, 결정질 반도체 기판(110)에서 역피라미드의 하부 꼭지점(VP) 부분에 곡면이 형성되지 않은 상태에서, 도 1 및 도 2에 도시된 바와 같이, 전면 보호부(191) 상부에 전면 전계부(171)가 더 형성될 경우, 전면 전계부(171)도 하부 꼭지점(VP) 부분과 이격되어 형성될 수 있어, 전면 전계부(171)의 전계 효과가 저하될 수 있는 것이다. 이와 같은 경우, 역피라미드 하부 꼭지점(VP) 부분에서 전자와 정공이 재결합될 확률이 더 높아져 태양 전지의 광전 효과가 저하될 수 있는 것이다.
그러나, 본원 발명과 같이 역피라미드의 하부 꼭지점(VP) 부분과 경사면의 모서리(SP) 부분에 곡면이 형성될 경우, 도 4에 도시된 바와 같이, 전면 보호부(191)나 전면 전계부(171)가 역피라미드의 하부 꼭지점(VP) 부분 및 경사면의 모서리(SP) 부분에 밀착하여 형성될 수 있고, 역피라미드의 경사면과 하부 꼭지점(VP) 부분에서 균일하게 형성되도록 할 수 있어, 전술한 패시베이션 효과나 전계 효과의 저하를 방지하고, 패시베이션 효과나 전계 효과를 균일하게 할 수 있어 태양 전지의 광전 효율을 더욱 향상시킬 수 있는 효과가 있다.
또한, 도 4에 도시된 바와 같이, 전면 전계부(171) 상부에 반사 방지부(130)가 형성된 경우에도 반사 방지부(130)의 효과를 최적으로 발휘할 수 있는 것이다.
도 5 내지 도 8은 본 발명과 같이 역피라미드의 하부 꼭지점(VP) 부분과 경사면의 모서리(SP) 부분에 곡면을 형성하는 방법의 일례에 대해 설명한다.
먼저 도 5의 (a)와 같이 결정질 반도체 기판(110)의 입사면 상부에 복수의 함몰부를 형성하기 위해 메쉬 형태의 에칭 마스크(500)를 형성한다. 이와 같은 에칭 마스크(500)는 측면에서 바라보았을 때, 도 5의 (b)와 같이 형성될 수 있다. 이와 같은 에칭 마스크(500)의 폭(WM1)과 에칭 시간에 따라 복수의 함몰부에서 역피라미드 상부면들의 사이의 간격(BP)을 결정할 수 있으며, 또한, 에칭 마스크(500) 사이의 간격(WM2)과 에칭 시간에 따라 역피라미드 상부면의 폭(WP)을 결정할 수 있다.
따라서, 역피라미드 상부면들 사이의 간격(BP)을 1um이하로 형성하기 위해서 에칭 시간을 고려하여 에칭 마스크(500)의 폭(WM1)을 0.8um 내지 1.2um 사이로 형성할 수 있으며, 역피라미드 상부면의 폭(WP)을 0.5um 이상 10um 이하로 형성하기 위해 에칭 시간을 고려하여 에칭 마스크(500) 사이의 간격(WM2)을 0.5um 이상 10um 이하로 형성할 수 있다.
이와 같이 결정질 반도체 기판(110)의 입사면 상부에 에칭 마스크(500)를 형성한 상태에서 먼저 이방성 습식 에칭을 수행하면, 도 6에 도시된 바와 같이 결정질 반도체 기판(110)의 입사면 상부는 결정질 반도체 기판(110)의 입사면 표면으로부터 내부로 식각되면서 역피라미드 형태를 가진 함몰부가 형성된다. 이와 같은 함몰부는 패턴화된 에칭 마스크(500)로 인하여 서로 균일한 크기로 식각되는 것이다.
이때, 이방성 에칭은 역피라미드 상부면들 사이의 간격(BP)이 1um로 될 때까지 수행할 수 있다. 이와 같은 이방성 에칭에 의해 역피라미드 형태를 가진 함몰부를 형성할 수 있으나, 이때 역피라미드의 하부 꼭지점(VP) 및 경사면의 모서리(SP)는 도시된 바와 같이 곡면이 없는 상태가 된다. 또한, 이와 같은 이방성 에칭에 의하여 역피라미드의 경사면과 상부면이 이루는 각은 54.7˚가 된다.
이와 같은 이방성 에칭을 수행한 이후, 등방성 습식 에칭을 수행하면, 결정질 반도체 기판(110)의 입사면에 형성된 함몰부는 더욱 식각되어 도 7의 (a) 및 (b)에 도시된 바와 같이 함몰부의 내부 뿐만 아니라 에칭 마스크(500)의 하부면도 함께 식각된다. 이와 같은 등방성 습식 에칭에 의해 역피라미드 상부면들 사이의 간격(BP)을 1um 이하로 더욱 작게 형성될 수 있으며, 아울러, 역피라미드의 하부 꼭지점(VP) 및 경사면의 모서리(SP)도 함께 식각되어 곡면이 형성될 수 있는 것이다.
이와 같은 등방성 습식 에칭의 시간을 조절하면, 역피라미드의 하부 꼭지점(VP) 부분 및 경사면의 모서리(SP) 부분에 형성되는 곡면의 직경이 5nm 이상 15nm 이하의 범위가 되도록 할 수 있는 것이다.
한편, 도 7에서는 결정질 반도체 기판(110)의 입사면 상부에 에칭 마스크(500)가 형성된 상태에서 이방성 습식 에칭을 수행하는 것으로 도시하였으나, 이와 다르게 이방성 습식 에칭 단계는 에칭 마스크(500)가 제거된 상태에서 수행하는 것도 가능하다.
다음, 피라미드 형태를 지닌 복수의 함몰부가 형성된 결정질 반도체 기판(110)의 입사면 상부에 도 8에 도시된 바와 같이, 전면 보호부(191), 전면 전계부(171) 및 반사 방지부(130)을 결정질 반도체 기판(110)의 입사면 상부에 차례로 증착하여 형성할 수 있는 것이다.
이와 같이, 전면 보호부(191), 전면 전계부(171) 및 반사 방지부(130)을 결정질 반도체 기판(110)의 입사면 상부에 차례로 증착하여 형성할 때, 역피라미드의 하부 꼭지점(VP) 부분 및 경사면의 모서리(SP) 부분에 형성되는 곡면은 증착시에 전면 보호부(191), 전면 전계부(171) 및 반사 방지부(130)가 역피라미드의 하부 꼭지점(VP) 부분 및 경사면의 모서리(SP) 부분에 더욱 밀착되도록 형성하는데 기여하게 된다.
또한, 아울러 역피라미드의 하부 꼭지점(VP) 부분 및 경사면에서 전면 보호부(191), 전면 전계부(171) 및 반사 방지부(130)가 균일하게 형성되도록 도와주는 역할을 하는 것이다.
이와 같이, 본 발명에 따른 태양 전지는 역피라미드의 하부 꼭지점(VP) 부분 및경사면의 모서리(SP) 부분에 곡면을 형성함으로써 전면 보호부(191)의 패시베이션 효과나 전면 전계부(171)의 전계 효과를 더욱 균일하게 할 수 있어 태양 전지의 효율을 더욱 증가시키는 효과가 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

Claims (14)

  1. 제 1 도전성 타입의 결정질 반도체 기판;
    상기 결정질 반도체 기판에 형성되며, 상기 제 1 도전성 타입과 반대인 제 2 도전성 타입을 갖는 제 1 비정질 실리콘층;
    상기 제 1 비정질 실리콘층 상에 형성되는 제 1 전극;
    상기 결정질 반도체 기판상에 형성되며, 상기 제 1 도전성 타입과 같은 극성을 갖는 제 2 비정질 실리콘층;
    상기 제 2 비정질 실리콘 층 상에 형성되는 제 2 전극;을 포함하며,
    상기 결정질 반도체 기판의 입사면은 역피라미드 형태를 가진 복수의 함몰부를 포함하고,
    상기 역피라미드의 하부 꼭지점 부분은 곡면(curved surface)을 갖는 것을 특징으로 하는 태양 전지.
  2. 제 1 항에 있어서,
    상기 역피라미드 경사면의 모서리 부분은 곡면을 갖는 것을 특징으로 하는 태양 전지.
  3. 제 2 항에 있어서,
    상기 역피라미드에서 상기 경사면의 모서리 부분 및 상기 하부 꼭지점 부분의 곡면 직경은 5nm 이상 15nm 이하인 것을 특징으로 하는 태양 전지.
  4. 제 1 항에 있어서,
    상기 역피라미드 형태를 지닌 복수의 함몰부에서 상기 역피라미드 상부면들 사이의 간격은 1um 이하인 것을 특징으로 하는 태양 전지.
  5. 제 1 항에 있어서,
    상기 역피라미드의 상부면의 폭 대비 깊이의 비는 1:1 ~ 1.5 사이인 것을 특징으로 하는 태양 전지.
  6. 제 1 항에 있어서,
    상기 역피라미드의 상부면의 폭은 0.5um 이상 10um 이하인 것을 특징으로 하는 태양 전지.
  7. 제 1 항에 있어서,
    상기 역피라미드의 깊이는 0.5um 이상 15um 이하인 것을 특징으로 하는 태양 전지.
  8. 제 1 항에 있어서,
    상기 역피라미드는 이방성 에칭을 수행하여 형성되고,
    상기 역피라미드에서 하부 꼭지점 부분의 곡면은 등방성 에칭을 수행하여 형성되는 것을 특징으로 하는 태양 전지.
  9. 제 1 항에 있어서,
    상기 결정질 반도체 기판에서 상기 입사면의 반대면에는 상기 복수의 함몰부를 포함하지 않는 것을 특징으로 하는 태양 전지.
  10. 제 2 항에 있어서,
    상기 결정질 반도체 기판에서 상기 역피라미드 형태의 함몰부 상부에는 비정질 실리콘 물질을 포함하는 전면 보호부가 더 형성되는 것을 특징으로 하는 태양 전지.
  11. 제 10 항에 있어서,
    상기 전면 보호부의 두께는 곡면을 갖는 상기 역피라미드의 하부 꼭지점 부분과 상기 역피라미드의 경사면에서 서로 균일한 것을 특징으로 하는 태양 전지.
  12. 제 10 항에 있어서,
    상기 전면 보호부의 상부에는 빛의 반사도를 줄이는 반사 방지부를 더 포함하는 것을 특징으로 하는 태양 전지.
  13. 제 1 항에 있어서,
    상기 제 1 비정질 실리콘 층과 제 2 비정질 실리콘층은 상기 결정질 반도체 기판의 입사면의 반대면에 형성된 것을 특징으로 하는 태양 전지.
  14. 제 1 항에 있어서,
    상기 제 1 비정질 실리콘층과 상기 결정질 반도체 기판 사이 또는 상기 제 2 비정질 실리콘층과 상기 결정질 반도체 기판 사이에는 진성 실리콘 반도체층을 더 포함하는 것을 특징으로 하는 태양 전지.
KR1020100105059A 2010-10-11 2010-10-27 태양 전지 KR101071133B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100105059A KR101071133B1 (ko) 2010-10-27 2010-10-27 태양 전지
US13/269,375 US20120085397A1 (en) 2010-10-11 2011-10-07 Solar cell

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100105059A KR101071133B1 (ko) 2010-10-27 2010-10-27 태양 전지

Publications (1)

Publication Number Publication Date
KR101071133B1 true KR101071133B1 (ko) 2011-10-10

Family

ID=45032476

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100105059A KR101071133B1 (ko) 2010-10-11 2010-10-27 태양 전지

Country Status (1)

Country Link
KR (1) KR101071133B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101891336B1 (ko) * 2012-06-22 2018-08-24 엘지전자 주식회사 태양전지 및 이의 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101891336B1 (ko) * 2012-06-22 2018-08-24 엘지전자 주식회사 태양전지 및 이의 제조 방법

Similar Documents

Publication Publication Date Title
US9520517B2 (en) Solar cell
JP5848421B2 (ja) 太陽電池及びその製造方法
US9082920B2 (en) Back contact solar cell and manufacturing method thereof
KR101046219B1 (ko) 선택적 에미터를 갖는 태양전지
US20110056544A1 (en) Solar cell
US20100243042A1 (en) High-efficiency photovoltaic cells
US20120085397A1 (en) Solar cell
KR101223033B1 (ko) 태양 전지
US20100212721A1 (en) Thin film type solar cell and method for manufacturing the same
KR101203907B1 (ko) 태양 전지
KR101190197B1 (ko) 무반사 나노구조가 집적된 기판을 이용한 고효율 태양전지 및 그 제조방법
KR20120060185A (ko) 무반사 나노구조가 집적된 기판을 이용한 고효율 태양전지 및 그 제조방법
KR101799580B1 (ko) 이종 접합 태양전지
KR101071133B1 (ko) 태양 전지
KR101186529B1 (ko) 태양 전지
KR101897168B1 (ko) 태양 전지
KR101828423B1 (ko) 태양 전지
KR20120035291A (ko) 태양 전지 제조 방법
KR20120055133A (ko) 박막 태양 전지
KR101178445B1 (ko) 태양 전지 및 그 제조 방법
KR20100064478A (ko) 태양 전지
KR101459650B1 (ko) 고성능 셀렉티브 에미터 소자 및 그 제조 방법
KR20120035003A (ko) 태양 전지의 제조 방법
KR102218629B1 (ko) 전하선택 박막을 포함하는 실리콘 태양전지 및 이의 제조방법
KR20160064486A (ko) 태양 전지

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140822

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150824

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160824

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170824

Year of fee payment: 7