KR101194949B1 - 솔더볼 및 플립칩 어셈블리를 위한 웨이퍼 레벨 리플로우 장비 및 제조 방법 - Google Patents

솔더볼 및 플립칩 어셈블리를 위한 웨이퍼 레벨 리플로우 장비 및 제조 방법 Download PDF

Info

Publication number
KR101194949B1
KR101194949B1 KR1020100106232A KR20100106232A KR101194949B1 KR 101194949 B1 KR101194949 B1 KR 101194949B1 KR 1020100106232 A KR1020100106232 A KR 1020100106232A KR 20100106232 A KR20100106232 A KR 20100106232A KR 101194949 B1 KR101194949 B1 KR 101194949B1
Authority
KR
South Korea
Prior art keywords
heating
wafer
temperature
zone
chuck
Prior art date
Application number
KR1020100106232A
Other languages
English (en)
Other versions
KR20110131071A (ko
Inventor
나이슈오 리우
밍체 호
밍다 쳉
충시 리우
Original Assignee
타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 filed Critical 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Publication of KR20110131071A publication Critical patent/KR20110131071A/ko
Application granted granted Critical
Publication of KR101194949B1 publication Critical patent/KR101194949B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

솔더볼과 플립칩 어셈블리를 위한 웨이퍼 레벨 리플로우 장비 및 제조 방법이 제시된다. 웨이퍼 레벨 리플로우 장비는 복수의 가열 존과 각각의 가열 존으로 웨이퍼를 수송하는 컨베이어 벨트를 포함한다. 각각의 가열 존은 수 개의 동심 히터로 구성되는 가열 척, IR 온도 감지 장치, 및 각각의 히터의 가열 출력을 제어하는 제어기를 포함하며, IR 온도 감지 장치는 웨이퍼 표면의 복수 영역의 온도를 감시하여 웨이퍼 상의 솔더 범프의 온도를 균일하게 하기 위해 제어기로 온도를 피드백한다.

Description

솔더볼 및 플립칩 어셈블리를 위한 웨이퍼 레벨 리플로우 장비 및 제조 방법{WAFER-LEVEL REFLOW EQUIPMENTS AND FABRICATION METHODS FOR SOLDER BALLS AND FLIP CHIP ASSEMBLIES}
본 발명은 반도체 칩 패키지 어셈블리를 위한 웨이퍼 레벨 리플로우 장비 및 제조 방법에 관한 것으로서, 특히 솔더볼 및 플립칩 패키지 어셈블리를 위한 웨이퍼 레벨 리플로우 장비 및 제조 방법에 관한 것이다.
본 출원은 2010년 5월 28일자로 출원된 대만 특허 출원 제099117140호의 우선권 이익을 향유하며 그 내용 전체가 참조로서 결합된다.
통상의 플립칩 패키징 기술은 솔더를 통해 적층된 기판 상에 본딩된 반도체 칩을 아래로 향하도록 플리핑하는 것을 포함한다. 플립칩 패키지는 고성능, 고속 및 고밀도, 소형 크기의 패키지 컴포넌트에 일반적으로 적용 가능하다. 플립칩 공정은 IC 칩의 콘택트 패드 위에 솔더 범프를 형성하는 것과, IC 칩을 뒤집어서 그것을 콘택트 패드와 정렬하도록 패키지 기판 상에 배치하는 것과, 패키징 기판에서 IC 칩의 본딩을 완료하기 위해 용융 솔더 범프를 볼로 변형하는 중에 표면 장력 효과로 결합된 리플로우 열처리를 수행하는 것을 포함한다. 플립칩 패키징 공정 중에 장기간 신뢰성 테스트 결과에 영향을 미치는 요인(팩터)들은 언더 범프 메탈(UBM)과 범프들간의 계면 부착력, 요소 확산 장벽의 영향, 습윤(wetting) 능력, 및 금속간 화합물(IMC) 표면의 형성이다. 웨이퍼 크기 증가 및 고밀도 솔더볼 연결의 구현으로서, 열처리의 리플로우 본딩 균일성 및 웨이퍼 상의 솔더볼의 용융이 매우 중요해 지고 있다. 주로 신호 전송을 담당하는 몇 개의 솔더 볼이 고장이면, 전자 컴포넌트 생산 능력 또한 손상을 입을 수가 있다. 그러므로 리플로우 열처리의 온도 균일성의 중요함은 부인할 수 없다.
일반적인 리플로우 설비는 핫 에어 리플로우 오븐, 질소 리플로우 오븐, 레이저 리플로우 오븐, 및 적외선 리플로우 오븐을 포함한다. 전형의 싱글 웨이퍼 배치 타입 리플로우 오븐은 SEMIgear 사에 의해서 제공될 수 있다. 턴테이블의 웨이퍼 표면 위의 솔더 범프가 리플로우 열처리를 용이하게 하기 위해 순차적으로 수행된다. 한편, 연속적인 타입의 리플로우 오븐은 SIKAMA 사에 의해서 제공될 수 있다. 가공 웨이퍼가 복수의 가열 존 및/또는 냉각 존을 포함하는 연속 리플로우로 컨베이어 벨트를 따라 수송된다. 각각의 존의 주요 목적은 다음을 포함한다. 즉 사전 가열 존(그의 주 목적은 솔더 페이스트의 솔벤트를 증발하기 위한 것이다.), 균일한 온도 존(그의 목적은 과잉 수분량을 제거하고 증발하기 위해 플럭스를 활성화하는 것이다), 리플로우 존(그의 주 목적은 솔더 범프를 용융하는 것이다), 냉각 존(그의 주 목적은 플립칩과 패키지 기판이 일체형으로 결합될 수 있도록 솔더볼을 결합하는 것이다)을 포함한다.
그러나 통상의 리플로우 장비는 탁월한 온도 조절 및 제어 메카니즘이 부족하다. 리플로우 열처리 단계를 수행하는 동안에 가열 척(heating chuck) 상에 적재된 웨이퍼는 가열 지연 효과를 야기할 수가 있다. 특히 가열 및/또는 냉각 처리 중에 가열 존의 웨이퍼는 솔더 용융점(예컨대 약 183℃)을 경험함으로써 웨이퍼 표면에서 온도의 균일함이 특히 중요하다. 웨이퍼 표면을 가로지르는 최대 온도차는 약 30℃에 이를 수가 있다. 솔더 용융 시간 지연은 약 8-14 초에 이를 수가 있다. 솔더볼 어레이의 마이크로 구조 변형, 솔더 범프 높이의 불일치, 및 인접 솔더 범프들간의 브리징과 같은 일부 문제들을 야기할 수가 있다.
따라서 가열 플레이트의 온도를 제어할 수 있는 웨이퍼 레벨 리플로우 장비가 웨이퍼 표면 상의 솔더 범프의 수율, 금속간 화합물(IMC)의 형성, 솔더 범프의 신뢰성을 향상하기 위해 필요하다.
본 발명의 일실시예는 복수 개의 가열 존 및 각각의 가열 존에 웨이퍼를 수송하는 컨베이어 벨트를 포함하는 웨이퍼 레벨 리플로우 장비를 제공한다. 각각의 가열 존은 수 개의 동심 히터로 구성된 가열 척, IR 온도 감지 장치, 및 각각의 히터의 가열 출력을 제각기 제어하는 제어기를 포함한다. IR 감지 장치는 웨이퍼 표면의 복수 개의 영역의 온도를 감시함으로써 웨이퍼 상의 솔더 범퍼의 온도를 일정하게 하기 위해 제어기로 온도를 피드백한다.
본 발명의 또 다른 실시예는 웨이퍼 레벨 기판 구조(그의 표면은 복수 개의 솔더링 패드를 포함한다)를 제공하는 것과, 솔더링 패드 위에 놓이는 복수 개의 솔더링 범프를 형성하는 것과, 웨이퍼 레벨 리플로우 장비를 이용하여 솔더 범프를 균일한 높이의 솔더볼로 용융하는 것을 포함하는 솔더볼의 제조 방법을 제공하며 웨이퍼 레벨 리플로우 장비는 복수 개의 가열존과 웨이퍼를 각각의 존으로 수송하는 컨베이어 벨트를 포함한다. 각각의 가열존은 수 개의 동심의 히터로 구성되는 가열척, IR 온도 감지 장치, 및 각각의 히터의 열 출력을 제어하는 제어기를 포함한다. IR 온도 감지 장치는 웨이퍼의 표면의 복수 영역의 온도를 감시하고 그에 따라 온도를 제어기에 피드백시켜 웨이퍼 상의 솔더 범프의 온도를 일정하게 유지시킨다.
본 발명의 또 다른 실시예는 플립칩 패키지의 제조 방법을 제공하는 것으로서 그 제조 방법은 볼 그리드 어레이 솔더을 가진 칩을 마련하는 것과, 칩을 패키지 기판 위에 뒤집어 배치하는 것과, 웨이퍼 레벨 리플로우 장비를 이용하여 패키지 기판 상에 뒤집어 배치된 칩을 리플로잉하는 것을 포함하며, 웨이퍼 레벨 리플로우 장비는 복수 개의 가열 존과 웨이퍼를 각각의 가열 존으로 수송하는 컨베이어 벨트를 포함한다. 각각의 가열 존은 몇 개의 동심 히터로 구성된 가열척, IR 온도 감지 장치, 각각의 히터의 열 출력을 제각기 제어하는 제어기를 포함한다. IR 온도 감지 장치는 웨이퍼의 표면의 복수 영역의 온도를 감시하고 그에 따라 온도를 제어기에 피드백시켜 웨이퍼 상의 솔더 범프의 온도를 일정하게 유지시킨다.
본 발명의 반도체 칩 패키지 어셈블리를 위한 웨이퍼 레벨 리플로우 장비 및 제조 방법에 의하면 웨이퍼 상의 솔더 범프의 수율이 향상된다.
도 1은 복수 개의 가열 존 웨이퍼 레벨 리플로우 장비의 일실시예를 보여주는 개략도이다.
도 2a는 본 발명의 각각의 가열 존의 가열 척의 일실시예의 개략도이다.
도 2b는 각각의 가열 존의 통상의 가열 척의 개략도이다.
도 3은 본 발명에 따른 몇 개의 동심 히터의 구성의 일실시예를 보여주는 개략도이다.
도 4a 내지 도 4f는 본 발명의 일부 실시예에 따른 솔더 범프에서의 리플로우 열 처리의 각각의 제조 단계를 보여주는 단면도이다.
도 5a 내지 도 5d는 본 발명의 일부 실시예에 따른 플립칩 패키지 어셈블리에서의 리플로우 열처리의 각각의 제조 단계를 보여주는 단면도이다.
다음의 설명은 다양한 상이한 실시예의 상이한 특징들을 구현하는 다양한 상이한 실시예를 제공한다. 컴포넌트 및 장치의 특정 실시예들이 본 발명을 단순화하기 위해 이후 기술된다. 이들은 단지 일례의 실시예로서 이들에만 본 발명이 제한되지 않는다. 또한 본 발명은 다양한 실시예에서 참조 부호 및/또는 문자를 반복할 수 있다. 이러한 반복은 단순함과 명확성을 위한 것이며 기술된 다양한 실시예 및/또는 구성들간의 관계를 자체적으로 가리키는 것은 아니다. 더욱이 이어지는 기술 내용에서 제1 특징 또는 제2 특징의 형성은 제1 및 제2 특징이 직접 콘택트에서 형성되거가 혹은 직접 콘택트에서 형성되지 않는 실시예들을 포함할 수 있다.
도 1은 복수 개의 가열 존 웨이퍼 레벨 리플로우 장비의 일실시예를 보여주는 개략도이다. 웨이퍼 레벨 리플로우 장비(10)는 복수 개의 가열 존(10a-10l) 및 웨이퍼를 각각의 가열 존에 수송하는 컨베이어 벨트를 포함한다. 복수 개의 가열 존(10a-10l)은 사전 가열 존(10a,10b), 균일 온도 존(10c-10e), 리플로우 존(10f-10i), 및 냉각 존(10k-10l)을 포함하고, 리플로우 존(10f-10i)의 온도는 각각의 리플로우 존 내의 최대 온도차가 약 1.3℃ 보다 작도록 정밀하게 제어되어야 한다.
도 2a는 본 발명의 각각의 가열 존의 가열 척의 일실시예의 개략도이다. 도 2a에서 각각의 가열 존(20)은 수 개의 동심 히터로 구성된 가열 척(26), 웨이퍼의 영역 온도를 측정하기 위해 적외선을 수신하는 IR 온도 감지 장치(30a,30b), 및 각각의 히터의 가열 출력을 제어하는 제어기(32)를 포함한다. IR 온도 감지 장치(30a,30b)는 웨이퍼 표면의 복수 영역의 온도를 감시하고 그에 따라, 시간 변화에 따른 온도를 제어기(32)로 피드백시켜 웨이퍼 상의 솔더 범프의 온도를 일정하게 유지시킨다. 가열 척(26)은 지지 필러(24) 상에 배치된다. 가열 척(26)으로 질소 가스를 유도하기 위해 질소 유입 포트(22)가 사용된다. 일실시예에서 가열 척(26)은 하부 가열 플레이트(26a), 중간 가열 플레이트(26b), 상부 가열 플레이트(26c)를 포함하며 각각의 가열 플레이트는 질소 흐름을 위한 복수 개의 관통 홀(27)을 구비하여 가열 존의 온도 균일화에 도달하게 한다. 도 2b는 각각의 가열 존의 통상의 가열 척의 개략도이다. 그에 비해 온도를 측정하기 위해 서모커플(thermocouple)(35)을 사용하는 통상의 가열 존(20')은 가열 플레이트(26a,26b,26c)에 삽입된 긴 바(bar) 형태의 히터를 포함한다.
도 3은 본 발명에 따른 수 개의 동심 히터 구성의 일실시예를 보여주는 개략도이다. 일실시예에서 가열 척(26)은 수 개의 히터의 동심 구성을 포함하며, 수개의 동심 히터는 가열 척(26)의 외곽 림(outer rim)에 배치된 제1 히터 세트(40a), 가열 척(26)의 중앙 영역에 배치된 제3 히터 세트(40c), 및 제1 및 제3 히터 세트(40a,40c) 사이에 배치된 제2 히터 세트(40b)를 포함한다. 예컨대 가열 척의 치수는 8 인치 디스크 또는 12 인치 디스크이며, 이에 제한되지는 않고, 제1 히터 세트(40a)는 가열 척의 외곽 림으로부터 90 mm 떨어져 위치하며, 제2 히터 세트(40b)는 가열척의 외곽 림으로부터 125 mm 떨어져 위치하고, 제3 히터 세트(40c)는 가열척의 외곽 림으로부터 150 mm 떨어져 위치하고 있다. 또한 또 다른 실시예에서 제1 히터 세트(40a)는 3 개의 동심 히터를 포함하고, 제2 히터 세트(40b)는 2 개의 동심 히터를 포함하며, 제3 히터 세트(40c)는 2 개의 동심 히터를 포함한다. IR 온도 감지 장치에 의해서 웨이퍼 표면상에서 측정된 온도가 예상 온도보다 낮으면, 실시간 신호가 즉시 제어기로 피드백되고 이어서 제어기는 웨이퍼 상의 영역에 대응하는 가열 출력을 증가함으로써 웨이퍼 표면 상의 솔더 범프의 온도를 일정하게 유지시킨다.
도 4a 내지 4f는 본 발명의 일부 실시예에 따른 솔더 범프에서 리플로우 열처리의 각각의 제조 단계를 보여주는 단면도이다. 도4a에 있어서, 솔더 패드(103)와 솔더 패드의 중앙 영역을 노출하는 솔더 패드(103)의 두 엣지 상에 배치된 패시베이션층(105)을 포함하는 기판(101)이 마련된다. 솔더 범프 금속(UBM) 층(107)이 기판(101)과 그 위에 가로 놓인 패시베이션 층(105) 및 솔더 패드의 중앙 영역 위에 형성된다(스퍼터링에 의해서).
도 4b에 있어서 포토레지스트 층(109)의 도포, 마스크 노출, 및 현상이 순차적으로 수행된다. 이처럼 패턴화 포토레지스트 층(109)이 솔더볼이 형성될 개구 영역(111)을 노출하여 형성된다. 이어서 언더 범프 금속(UBM) 층(113)(예, 5㎛ Cu 층과 3 ㎛ Ni 층) 및 솔더 범프(115)(예, 110 ㎛ 솔더 페이스트)가 도 4c에 도시한 바와 같이 개구 영역(111)에서 순차적으로 형성된다.
다음에 도 4d에서 포토레지스크 층(109)이 제거된다. 도 4e에 도시한 바와 같이 언더 범프 금속 층(107) 부분을 제거하기 위해 에칭 공정이 수행된다. 본 발명의 실시예들에 의해서 제공되는 온도 균일 제어 기능이 있는 리플로우 장비를 구현함으로써 웨이퍼 레벨 기판(101) 상의 솔더 범프(115)는 도 4f에 도시한 바와 같이 형태상 균일한 솔더볼(117)을 형성하도록 리플로우 열처리된다. 전술한 솔더 범프 리플로우 공정의 실시예들은 본 발명의 복수 개의 가열 존을 갖춘 웨이퍼 레벨 리플로우 장비의 일례의 응용을 단지 보여주는 것이며 본 발명이 이에 제한되지 않으며, 웨이퍼 레벨 리플로우 장비는 다른 솔더 범프 공정에서 대안적으로 사용 가능하다.
도 5a 내지 5d는 본 발명의 일부 실시예에 따른 플립칩 패키지 어셈블리에서 리플로우 열처리의 각각의 제조 단계를 보여주는 단면도이다. 도 5a에서 솔더볼 어레이(117)를 형성하는 칩(120)은 뒤집어 놓여져서 플럭스 용액(132)을 함유하는 탱크(130)에 담겨지고 도 5b에 도시한 바와 같이 솔더볼 어레이(117)에서 플럭스(122) 층을 형성한다.
도 5c에서 플럭스(122) 층과 함께 담겨진 칩(120)은 패키지 기판(140) 위에 부착되고 패키지 기판 위의 콘택트 패드(142)와 정렬된다. 디플럭스의 추가 단계들 및 세정 공정이 대안적으로 수행 가능하다. 본 발명의 실시예들에 의해서 제공되는 온도 균일 제어 기능이 있는 리플로우 장비를 구현함으로써, 도 5d에 도시한 바와 같이 칩 및 패키지 기판에 대한 우수하고 균일한 연결부가 있는 웨이퍼 레벨 플립칩 패키지 어셈블리가 성취될 수가 있다. 플립칩 패키지 어셈블리 리플로우 공정의 실시예들은 본 발명의 복수 개의 가열 존을 갖춘 웨이퍼 레벨 리플로우 장비의 일례의 응용을 단지 도시하며 이에 본 발명의 범위가 제한되지 않으며 웨이퍼 레벨 리플로우 장비는 다른 칩 패키지 어셈블리 공정에서 대안적으로 사용 가능함을 알아야 한다.
본 발명의 실시예들에 의하면 온도 균일 제어 기능이 있는 리플로우 장비를 구현하는 것은 웨이퍼가 있거나 혹은 없는 금속간 화합물(IMC) 구조의 형성 및 웨이퍼가 없는 솔더 범프 높이의 균일성이 향상될 수가 있다. 더욱이 리플로우 공정을 다시 하기 위해 필요한 비율은 매우 낮기 때문에 솔더 범프의 수율이 향상될 수가 있다. 예컨대 바 형태의 히터 및 서모커플을 갖춘 종래의 리플로우 열처리 장비에 의해서 가공된 솔더 범프에 견주어, 동심 히터와 IR 온도 감지 장치를 갖춘 웨이퍼 레벨 리플로우 장비의 구현은 솔더 범프 사이의 단락 회로, 불규칙한 솔더 범프의 수, 및 잔류 언더 범프 금속을 효과적으로 줄일 수가 있다. 솔더 범프 수율은 또한 87% 내지 92%로 현저히 촉진된다.
수개의 실시예에 의하여 본 발명을 기술하였지만 본 발명은 개시된 실시예에 제한되지 않음을 알아야 한다. 대조적으로 본 발명은 당업자에게 자명한 각종 변형 및 유사 배열을 망라하는 것으로 의도된다. 그러므로 첨부된 청구범위의 범위는 이러한 변형 및 유사 배열을 포괄하기 위해 가장 넓은 해석으로 부합되어야 한다.
10 웨이퍼 레벨 리플로우 장비(10)
10a,10b 사전 가열 존
10c-10e 균일 온도 존
10f-10i 리플로우 존
10k-10l 냉각 존

Claims (9)

  1. 웨이퍼 레벨 리플로우 장비(wafer-level reflow equipment)로서,
    복수 개의 가열 존(heating zone)과,
    웨이퍼를 각각의 가열 존으로 수송하는 컨베이어 벨트를 포함하며,
    각각의 가열 존은 수 개의 동심 히터로 구성되는 가열 척(heating chuck), IR(적외선) 온도 감지 장치, 및 각각의 히터의 가열 출력을 제어하는 제어기를 포함하고,
    상기 IR 온도 감지 장치는 상기 웨이퍼의 표면의 복수 영역의 온도를 감시함으로써 복수 영역의 온도를 제어기로 피드백시켜 상기 웨이퍼의 솔더 범프의 온도를 일정하게 하되,
    상기 가열 척은 상부 가열 플레이트, 중간 가열 플레이트 및 하부 가열 플레이트를 포함하며, 각각의 가열 플레이트는 가열 존의 온도 균일화에 이르도록 질소 흐름을 위한 복수 관통 홀을 갖는 것인 웨이퍼 레벨 리플로우 장비.
  2. 제1항에 있어서, 상기 복수 개의 가열 존은 사전 가열 존, 균일 온도 존, 리플로우 존, 및 냉각 존을 포함하는 것인 웨이퍼 레벨 리플로우 장비.
  3. 제1항에 있어서, 상기 IR 온도 감지 장치는 다중 임베디드 IR 온도 검출기를 포함하는 것인 웨이퍼 레벨 리플로우 장비.
  4. 삭제
  5. 제1항에 있어서, 상기 수 개의 동심 히터는 상기 가열 척의 외곽 림에 배치된 제1 히터 세트, 상기 가열 척의 중앙 영역에 배치된 제3 히터 세트, 및 상기 제1 및 제3 히터 세트 사이에 배치된 제2 히터 세트를 포함하는 것인 웨이퍼 레벨 리플로우 장비.
  6. 제5항에 있어서, 상기 가열 척은 12 인치 디스크이며, 상기 제1 히터 세트는 상기 가열 척의 외곽 림으로부터 90 mm 떨어져 위치하고, 상기 제2 히터 세트는 상기 가열 척의 외곽 림에서 125 mm 떨어져 위치하며, 상기 제3 히터 세트는 상기 가열 척의 외곽 림에서 150 mm 떨어져 위치하는 것인 웨이퍼 레벨 리플로우 장비.
  7. 제5항에 있어서, 상기 제1 히터 세트는 3 개의 동심 히터를 포함하며, 상기 제2 히터 세트는 2 개의 동심 히터를 포함하고, 상기 제3 히터 세트는 2 개의 동심 히터를 포함하는 것인 웨이퍼 레벨 리플로우 장비.
  8. 솔더볼의 제조 방법으로,
    웨이퍼 레벨 기판 구조를 마련하는 단계에서, 상기 웨이퍼 레벨 기판 구조의 표면은 복수 개의 솔더링 패드를 포함하는 것인 웨이퍼 레벨 기판 구조 마련 단계와,
    상기 솔더링 패드 위에 놓이는 복수 개의 솔더링 범프를 형성하는 단계와,
    웨이퍼 레벨 리플로우 장비를 이용하여 상기 솔더 범프를 균일한 높이의 솔더볼로 용융하는 단계를 포함하며,
    상기 웨이퍼 레벨 리플로우 장비는
    복수 개의 가열 존(heating zone)과,
    웨이퍼를 각각의 가열 존으로 수송하는 컨베이어 벨트를 포함하며,
    각각의 가열 존은 수 개의 동심 히터로 구성되는 가열 척(heating chuck), IR(적외선) 온도 감지 장치, 및 각각의 히터의 가열 출력을 제어하는 제어기를 포함하고,
    상기 IR 온도 감지 장치는 상기 웨이퍼의 표면의 복수 영역의 온도를 감시함으로써 복수 영역의 온도를 제어기로 피드백시켜 상기 웨이퍼의 솔더 범프의 온도를 일정하게 하되,
    상기 가열 척은 상부 가열 플레이트, 중간 가열 플레이트 및 하부 가열 플레이트를 포함하며, 각각의 가열 플레이트는 가열 존의 온도 균일화에 이르도록 질소 흐름을 위한 복수 관통 홀을 갖는 것인 솔더볼 제조 방법.
  9. 플립칩 패키지 어셈블리의 제조 방법으로,
    볼 그리드 어레이 솔더를 칩 상에 마련하는 단계와,
    상기 칩을 패키지 기판 위에 뒤집어 배치하는 단계와,
    웨이퍼 레벨 리플로우 장비를 이용하여 상기 뒤집어 배치된 칩을 패키지 기판 상에서 리플로잉하는 단계를 포함하며,
    상기 웨이퍼 레벨 리플로우 장비는
    복수 개의 가열 존(heating zone)과,
    웨이퍼를 각각의 가열 존으로 수송하는 컨베이어 벨트를 포함하며,
    각각의 가열 존은 수 개의 동심 히터로 구성되는 가열 척(heating chuck), IR(적외선) 온도 감지 장치, 및 각각의 히터의 가열 출력을 제어하는 제어기를 포함하고,
    상기 IR 온도 감지 장치는 상기 웨이퍼의 표면의 복수 영역의 온도를 감시함으로써 복수 영역의 온도를 제어기로 피드백시켜 상기 웨이퍼의 솔더 범프의 온도를 일정하게 하되,
    상기 가열 척은 상부 가열 플레이트, 중간 가열 플레이트 및 하부 가열 플레이트를 포함하며, 각각의 가열 플레이트는 가열 존의 온도 균일화에 이르도록 질소 흐름을 위한 복수 관통 홀을 갖는 것인 플립칩 패키지 어셈블리 제조 방법.
KR1020100106232A 2010-05-28 2010-10-28 솔더볼 및 플립칩 어셈블리를 위한 웨이퍼 레벨 리플로우 장비 및 제조 방법 KR101194949B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW099117140 2010-05-28
TW099117140A TWI397967B (zh) 2010-05-28 2010-05-28 晶圓級迴銲設備和銲料球體與覆晶晶片組裝體的製造方法

Publications (2)

Publication Number Publication Date
KR20110131071A KR20110131071A (ko) 2011-12-06
KR101194949B1 true KR101194949B1 (ko) 2012-10-25

Family

ID=45499661

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100106232A KR101194949B1 (ko) 2010-05-28 2010-10-28 솔더볼 및 플립칩 어셈블리를 위한 웨이퍼 레벨 리플로우 장비 및 제조 방법

Country Status (2)

Country Link
KR (1) KR101194949B1 (ko)
TW (1) TWI397967B (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9373603B2 (en) * 2014-02-28 2016-06-21 Taiwan Semiconductor Manufacturing Company, Ltd. Reflow process and tool

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004207701A (ja) * 2002-12-13 2004-07-22 Sanyo Electric Co Ltd 半導体装置の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6495800B2 (en) * 1999-08-23 2002-12-17 Carson T. Richert Continuous-conduction wafer bump reflow system
US6352192B1 (en) * 2000-02-29 2002-03-05 Motorola, Inc. System and method to control solder reflow furnace with wafer surface characterization
JP3618640B2 (ja) * 2000-06-15 2005-02-09 イビデン株式会社 半導体製造・検査装置用ホットプレート
US8084717B2 (en) * 2004-08-04 2011-12-27 Senju Metal Industry Co., Ltd. Reflow furnace

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004207701A (ja) * 2002-12-13 2004-07-22 Sanyo Electric Co Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
KR20110131071A (ko) 2011-12-06
TW201142962A (en) 2011-12-01
TWI397967B (zh) 2013-06-01

Similar Documents

Publication Publication Date Title
US8967452B2 (en) Thermal compression bonding of semiconductor chips
US8381965B2 (en) Thermal compress bonding
US11462507B2 (en) Bonding through multi-shot laser reflow
US8317077B2 (en) Thermal compressive bonding with separate die-attach and reflow processes
KR100555395B1 (ko) 무세척 플럭스를 사용한 플립칩 상호 접속
US8177862B2 (en) Thermal compressive bond head
US20130043573A1 (en) Solder Bump Bonding In Semiconductor Package Using Solder Balls Having High-Temperature Cores
JPH09199506A (ja) 半導体素子のバンプ形成方法
TW201705321A (zh) 半導體裝置的製造方法
US8440503B1 (en) Methods for performing reflow in bonding processes
US11967576B2 (en) Systems for thermally treating conductive elements on semiconductor and wafer structures
US8927334B2 (en) Overcoming chip warping to enhance wetting of solder bumps and flip chip attaches in a flip chip package
KR101194949B1 (ko) 솔더볼 및 플립칩 어셈블리를 위한 웨이퍼 레벨 리플로우 장비 및 제조 방법
CN115732343B (zh) 加工炉和加工方法
US5505367A (en) Method for bumping silicon devices
US11296049B1 (en) Processing oven
CN102263042B (zh) 晶片级回焊设备和焊料球体与倒装芯片组装体的制造
JP2003124244A (ja) 半導体装置の製造方法
JP2002261109A (ja) 半導体装置の製造方法
Chen et al. High-Speed Precision Handling Technology of Micro-Chip for Fan-Out Wafer Level Packaging (FOWLP) Application
WO2009123808A2 (en) A solder bump bondig method, stencil. and system
JPH0766206A (ja) ウェットバック式バンプ形成方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151006

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161012

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20171012

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20181011

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20191008

Year of fee payment: 8