KR101183738B1 - 공급 전원 변동에 의한 지터 제거 방법 및 이를 적용한 디지털 제어 발진 회로 - Google Patents

공급 전원 변동에 의한 지터 제거 방법 및 이를 적용한 디지털 제어 발진 회로 Download PDF

Info

Publication number
KR101183738B1
KR101183738B1 KR1020107027916A KR20107027916A KR101183738B1 KR 101183738 B1 KR101183738 B1 KR 101183738B1 KR 1020107027916 A KR1020107027916 A KR 1020107027916A KR 20107027916 A KR20107027916 A KR 20107027916A KR 101183738 B1 KR101183738 B1 KR 101183738B1
Authority
KR
South Korea
Prior art keywords
transistor
gate
pmos
transistors
nmos
Prior art date
Application number
KR1020107027916A
Other languages
English (en)
Other versions
KR20110014643A (ko
Inventor
정덕균
문병모
임동혁
Original Assignee
재단법인서울대학교산학협력재단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 재단법인서울대학교산학협력재단 filed Critical 재단법인서울대학교산학협력재단
Publication of KR20110014643A publication Critical patent/KR20110014643A/ko
Application granted granted Critical
Publication of KR101183738B1 publication Critical patent/KR101183738B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H03K3/0315—Ring oscillators
    • H03K3/0322—Ring oscillators with differential cells
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit
    • H03K3/35613—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit the input circuit having a differential configuration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L1/00—Stabilisation of generator output against variations of physical values, e.g. power supply
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
    • H03L7/0998—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator using phase interpolation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/00078—Fixed delay
    • H03K2005/0013—Avoiding variations of delay due to power supply
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/50—All digital phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop

Landscapes

  • Pulse Circuits (AREA)

Abstract

본 발명은 유사 차동 증폭 회로(pseudo-differential pair)를 구성하고 PMOS와 NMOS에 래치(latch)를 구성함으로써, 공급 전원의 변동을 상승 및 하강 에지 양쪽에서 대칭적으로 보상함으로써 전파 지연 지터를 최소화한다. 본 발명은 거친 튜닝(coarse tuning)을 위한 지연 선(delay line)에서 양 쪽으로 두 개의 노드를 취하고 정밀 튜닝을 위한 블록을 구성하고, 공급 전원의 변동에 대응해서 지연 셀의 궤환 래치의 강도를 보상하는 방법을 제공한다. 본 발명은 공급 전원 VDD가 증가하면 PMOS의 구동력을 증대시키는데, 그만큼 출력 전압이 증가 되어, 증가한 출력 전압이 NMOS 래치를 강하게 닫히도록 해서 이전 상태를 반전하는데 그만큼 시간 지연이 생기게 되므로 전체적 전파 지연을 일정하게 할 수 있다. 그 결과, 전원 전압이 약간 변동을 하더라도 지터 잡음없이 일정 주파수의 클럭을 발진할 수 있다.

Description

공급 전원 변동에 의한 지터 제거 방법 및 이를 적용한 디지털 제어 발진 회로{METHOD OF COMPENSATING JITTERS DUE TO POWER SUPPLY VARIATION AND DIGITALLY CONTROLLED OSCILLATOR IMPLEMENTED THEREOF}
본 발명은 디지털 제어 발진 회로(DOC; digitally controlled oscilltor)에 관한 것으로, 특히 구성 회로 전체를 디지털 회로로 구현하는 ADPLL(all-digital phase-locked loop) 시스템에 있어서 디지털 제어 발진 회로의 출력 파형 주파수가 공급 전원 전압의 변동에 대해 영향을 받지 않는 기술에 관한 것이다.
클럭 및 데이터 복원 회로(CDR; clock and data recovery)에 있어서 PLL(phase-locked loop) 회로가 자주 사용되고 있다. 종래 기술에 따른 전하 범프 방식의 아날로그 PLL 회로에 있어서 제어 신호는 루프 필터(loop filter)의 캐패시터에 저장된 전하량으로 나타나기 때문에, MOS 트랜지스터의 누설 게이트 전류가 증가하는 경우 주파수 스펙트럼에 있어서 레퍼런스 스퍼(referecne spur)의 형태로 특성을 열화시키게 된다. 이와 같은 아날로그 PLL 회로의 문제점을 해결하기 위하여 ADPLL(all-digital phased-locked loop) 회로 방식이 채용되고 있는데, ADPLL의 경우 기존의 전하 펌프 캐패시터 대신에 디지털 루프 필터(DLF; digital loop filter; 20)가 사용된다.
도1은 당업계에서 흔히 사용되는 ADPLL 회로의 구성을 나타낸 도면이다. TDC(time-to-digital converter; 10)는 입력 타이밍 에러(timing error; Θe)를 디지털 코드로 변환하고, 디지털 루프 필터(DLF; digital loop filter; 20)는 변환된 디지털 코드 신호를 필터링하여 디지털 제어 발진기(DCO; digitally controlled oscillator; 30)를 제어하기 위한 제어 신호를 생성한다.
여기서, 디지털 루프 필터(20)는 종래와 달리 캐패시터를 사용하지 않고 디지털 로직 게이트와 플립플롭(flip flop)만으로 구현하므로, 캐패시터 누설 전류 문제를 해결하는 것은 물론이고 칩 면적을 최소화할 수 있는 장점이 있다.
디지털 제어 발진기(30)는 아날로그 PLL에서 전압 제어 발진기(VCO; voltage controlled oscillator)에 해당하는데, 디지털 제어 발진기(30)의 성능이 전체 디지털 PLL의 특성에 큰 영향을 미치므로 매우 중요하다. 한편, 디지털 제어 발진기(30) 출력 클록 CKO는 N 분주기(40)를 거쳐 궤환 되어, 입력 신호 CKI와의 타이밍 에러를 TDC(10)에 입력한다.
도2는 종래 기술에 따라 당업계에서 통용되고 있는 디지털 제어 발진기 회로 구성 블록을 나타낸 도면이다. 도2를 참조하면, 종래 기술에 따른 디지털 제어 발진기(DCO)는 거친 튜닝(coarse tuning) 블록과 정밀 튜닝(fine tuning) 블록으로 구성되어 있으며, 거친 튜닝 블록은 인버터 체인(inverter chain)으로 구성된 지연단(delay stage)의 출력 지연을 선택하고, 정밀 튜닝 블록은 일정 부하에 대해 구동력을 변화시킴으로써 미세 튜닝을 할 수 있도록 한다.
그런데, 종래 기술의 경우 디지털 제어 발진기(DCO) 출력 발진 주파수가 전원 전압(power supply) 변화에 직접 영향을 받게 된다. 대략적으로, 전파 지연 시간(propagation delay time)은 전원 전압의 크기에 반비례하게 되며, 그 결과 전원 전압의 변동은 디지털 제어 발진기 출력 신호의 지터(jitter) 잡음을 발생하게 된다.
도3 및 도4는 디지털 제어 발진기 출력 신호의 지터와 공급 전원의 변동에 따른 의존성을 각각 나타낸 도면이다. 도3을 참조하면, 공급 전원의 크기가 증감함에 따라 발생 클럭의 타이밍 tperiod가 변동하여 주기가 시시각각으로 변함으로써 지터 잡음이 발생하고 있다. 도4를 참조하면, _*_*_으로 표시한 커브를 살펴보면 공급 전원 전압을 0.95V로부터 1.55V까지 증가시킴에 따라서 게이트 지연 시간이 거의 반비례적으로 감소함을 보여주고 있다. 도4에서 -ㅇ-ㅇ-ㅇ-으로 표시한 곡선은 본 발명에 따른 기술을 적용한 경우를 나타낸 데이터로서, 공급 전원의 변동에 대해 그 의존성이 완화된 커브를 보여주고 있으며, 이에 대한 상세한 설명은 다음절에서 상세히 설명하기로 한다.
디지털 시스템에서 전원공급(VDD) 레벨이 흔들리게 되면 도3 및 도4에 도시한 대로 지터 잡음이 발생하게 되고, 그 결과 PLL의 출력 클럭(clock)의 주기(period)가 변동하게 된다. 그 결과, 도5에서와 같이 전체 CDR 회로에서 셋업 및 홀드 시간 위반(setup/hold time violation)을 유발하게 된다. 도5는 지터 잡음이 있을 경우와 그렇지 않은 경우 셋업 및 홀드 시간 위반의 예를 보여주는 도면이다.
위에서 설명한 지연 셀(delay cell)의 공급 전원 변동 의존성(power supply sensitivity)를 개선하기 위하여, 지연 셀의 전원 전압 또는 전류 바이어스 회로를 조절하는 방법이 제안되었다. 모즈간 만수리(Mozhgan Mansuri) 등은 2003년도 IEEE Journal of Solid-State Circuits, Vol.38, No.11 pp. 1804 ～ 1812에 게재한 연구 논문 "A low-power adaptive bandwidth PLL and clock buffer with supply-noise compensation"에서 지터 보상을 위하여 바이어스 회로를 제안하였다.
그러나, 모즈간 만수리가 위의 논문에서 제안한 방법은 공급 전압의 변동에 대한 궤환 응답 속도가 느려서 낮은 주파수의 전원 잡음에 대해서는 효과가 있지만 고주파 전원 변동에 대해서는 보상하지 못하는 단점이 있다.
따라서, 본 발명의 제1 목적은 공급 전원의 변동에 대해서도 지터 잡음을 발생하지 않는 지연 셀 아키텍쳐(architechture) 및 디지털 제어 발진 회로를 제공하는 데 있다.
본 발명읜 제2 목적은 상기 제1 목적에 부가하여, 공급 전원의 변동에 대해서도 전파 지연 시간을 균일하게 유지할 수 있는 완전 디지털 피엘엘(ADPLL) 회로를 제공하는 데 있다.
본 발명은 복수 개의 지연 셀(delay cell)을 체인 형태로 연결하여 구성한 디지털 제어 발진기에 있어서, 상기 지연 셀은 입력 단자 D 및 DB와 출력 단자 Q 및 QB를 구비하고, 상기 지연 셀은 상기 입력 D를 게이트에 입력받아 출력 QB를 드레인 출력하는, PMOS 트랜지스터(130)와 NMOS 트랜지스터(120)으로 구성된 제1 인버터; 상기 입력 DB를 게이트에 입력받아 출력 B를 드레인 출력하는, PMOS 트랜지스터(150)와 NMOS 트랜지스터(140)으로 구성된 제2 인버터;
NMOS 트랜지스터 쌍(160, 170)과 PMOS 트랜지스터 쌍(180, 190)으로 차동 증폭 회로를 구성하되, 각각 NMOS 트랜지스터(160, 170)의 게이트는 상대 NMOS 트랜지스터(170, 160)의 드레인에 연결 접속하고, 각각 PMOS 트랜지스터(180, 190)의 게이트는 상대 PMOS 트랜지스터(190, 180)의 드레인에 연결 접속하고, NMOS 트랜지스터(160, 170)의 드레인 출력을 각각 Q 및 QB에 연결하여, 차동 증폭 회로의 출력Q는 제2 인버터의 출력과 연결하고, 출력 QB는 제1 인버터의 출력과 연결한 유사 차동 증폭 회로; 소스는 VDD 전원공급선과 연결되고 드레인은 PMOS 트랜지스터(180, 190)의 소스 사이를 연결하는 바이어스 PMOS 트랜지스터; 및 소스는 GND 라인과 드레인은 NMOS 트랜지스터(160, 170)의 소스 사이를 연결하는 바이어스 NMOS 트랜지스터; 상기 바이어스 PMOS 트랜지스터의 게이트에는 VTH(트랜지스터 문턱 전압)가 인가하고, 상기 바이어스 NMOS 트랜지스터의 게이트에는 VDD-VTH가 인가하는 전원 공급 회로를 포함하는 디지털 제어 발진기를 제공한다.
본 발명은 유사 차동 증폭 회로(pseudo-differential pair)를 구성하고 PMOS와 NMOS에 래치(latch)를 구성함으로써, 공급 전원의 변동을 상승 및 하강 에지 양쪽에서 대칭적으로 보상함으로써 전파 지연 지터를 최소화한다.
본 발명은 거친 튜닝(coarse tuning)을 위한 지연 선(delay line)에서 양 쪽으로 두 개의 노드를 취하고 정밀 튜닝을 위한 블록을 구성하고, 공급 전원의 변동에 대응해서 지연 셀의 궤환 래치의 강도를 보상하는 방법을 제공한다.
본 발명은 공급 전원 VDD가 증가하면 PMOS의 구동력을 증대시키는데, 그만큼 출력 전압이 증가 되어, 증가한 출력 전압이 NMOS 래치를 강하게 닫히도록 해서 이전 상태를 반전하는데 그만큼 시간 지연이 생기게 되므로 전체적 전파 지연을 일정하게 할 수 있다. 그 결과, 전원 전압이 약간 변동을 하더라도 지터 잡음없이 일정 주파수의 클럭을 발진할 수 있다.
도1은 종래 기술에 따른 ADPLL 회로의 구성을 나타낸 도면.
도2는 종래 기술에 따른 디지털 제어 발진기 회로 구성 블록을 나타낸 도면.
도3 및 도4는 디지털 제어 발진기 출력 신호의 지터와 공급 전원의 변동에 따른 의존성을 각각 나타낸 도면.
도5는 지터 잡음이 있을 경우와 그렇지 않은 경우 셋업 및 홀드 시간 위반의 예를 보여주는 도면.
도6은 본 발명의 양호한 실시예에 따른 지연 셀 구조를 나타낸 도면.
도7은 본 발명의 양호한 실시예에 따라 지연 셀의 바이어스 회로를 MOS 다이오드로 구현한 예를 나타낸 도면.
도8은 본 발명의 또 다른 실시예에 따른 지연 셀의 구성을 나타낸 도면.
도9는 본 발명의 또 다른 실시예에 따른 지연 셀 구조를 나타낸 도면.
도10 및 도11은 본 발명의 또 다른 실시예에 따른 지연 셀 구조를 나타낸 도면.
도12는 본 발명의 양호한 실시예에 따른 지연 셀을 적용하여 구현한 디지털 제어 발진기의 구성을 나타낸 도면.
발명의 실시를 위한 형태
이하에서는, 첨부 도면 도6 내지 도12를 참조하여 본 발명의 양호한 실시예를 상세히 설명한다.
도6은 본 발명의 양호한 실시예에 따른 지연 셀(delay cell) 구조를 나타낸 도면이다. 도6을 참조하면, 차동 증폭기의 NMOS 드라이버(160, 170)의 출력이 상대방 NMOS 트랜지스터(170, 160)의 게이트 단자에 연결되어 있으며, PMOS 부하 트랜지스터(180, 190)의 출력이 상대방 PMOS 트랜지스터(190, 180)의 게이트에 연결되어 있다. 본 발명에서는 이와 같은 차동 증폭기 구조를 유사 차동 증폭(pseudo-differential pair) 회로라 칭하기로 한다.
NMOS 트랜지스터(170, 160)과 PMOS 트랜지스터(180, 190)으로 구성된 유사 차동 증폭 회로의 출력 QB는, 트랜지스터(120, 130)으로 구성된 인버터 단의 출력에 연결되고, 트랜지스터(120, 130)으로 구성된 인버터의 게이트 입력에는 입력 신호 D가 연결된다.
또한, NMOS 트랜지스터(170, 160)과 PMOS 트랜지스터(180, 190)으로 구성된 유사 차동 증폭 회로의 출력 B는, 트랜지스터(140, 150)으로 구성된 인버터 단의 출력에 연결되고, 트랜지스터(140, 150)으로 구성된 인버터의 게이트 입력에는 입력 신호 DB가 연결된다.
여기서, 트랜지스터 N1(110)과 P1(200)은 전류 소스로서 유사 차동 증폭기에 흐르는 전류를 조절하는 역할, 즉 전류 구동 강도를 제어하는 것을 특징으로 한다. 본 발명의 양호한 실시예로서, N1 트랜지스터(110)의 게이트에는 VDD-VTH(VDD는 공급 전원 전압, VTH는 트랜지스터의 문턱 전압)로 제어됨을 특징으로 한다.
N1 MOS 트랜지스터(110)의 구동 전압은 VDD-2VTH로서, VDD가 낮을 때에는(즉, 공급 전원 전압이 떨어지는 경우), N1 MOS 트랜지스터(110)가 약하게 턴온(turn on)되어 있어서, 이전 상태(state)를 반전하는데 시간이 적게 걸리지만, VDD가 증가(즉, 공급 전원이 상승하는 경우)하면 메인 인버터 경로의 지연 시간은 감소하지만, N1 MOS 트랜지스터(110)가 더 강하게 턴온 되므로 래치의 상태를 반전하는데 시간이 증가하게 되어 전체적으로는 일정 지연 시간을 갖도록 보상하게 된다.
한편, P1 MOS 트랜지스터(200)의 경우에도 PMOS 트랜지스터의 게이트가 VTH로 고정되어 있으며, P1 MOS 트랜지스터(200)의 게이트 강도가 VDD-2VTH가 되고, VDD가 낮아지면 약하게 턴온 되어 있지만 VDD가 증가하면 PMOS의 구동력이 증가하여 래치가 강하게 걸리게 되어, 이전 상태를 반전하는데 시간이 그만큼 더 걸리게 된다. 따라서, VDD가 증가하여 메인 인터버의 지연 시간을 감소하더라도 전체적으로는 일정 지연된다.
도7은 본 발명의 양호한 실시예에 따라 지연 셀의 바이어스 회로(100)를 MOS 다이오드로 구현한 예를 나타낸 도면이다. 도7을 참조하면, 도6의 도면 부호 100으로 나타낸 바이어스 회로(complementary biasing circuit)를 MOS 다이오드(101, 102)로써 구현하고 있다. 즉, NMOS 트랜지스터(102)의 게이트와 드레인을 서로 접속하여 VDD에 연결하고 소스에 저항을 접속하여 접지함으로써, N1 트랜지스터(110)의 게이트에 VDD-VTH가 인가 되도록 한다. 또한, PMOS 트랜지스터(101)의 게이트와 드리인을 서로 접속하여 GND에 접지하고, 소스에 저항을 연결하여 VDD에 연결함으로써 P1 트랜지스터(200)의 게이트에 VDD-VTH가 인가 되도록 한다.
도7에 나타낸 바이어스 회로는 MOS 다이오드로 간단하게 구현할 수 있는 장점이 있는 반면에, 직류 전류(dc current)가 항상 흐르는 단점이 있고, 저주파 전원 잡음에 대해서는 일정 지연 시간이 발생하도록 제어 하지만 고주파 전원 잡음에 대해서는 충분히 빨리 대응하지 못하는 단점이 있다.
도8은 본 발명의 또 다른 실시예에 따른 지연 셀의 구성을 나타낸 도면이다. 도8을 참조하면, PMOS(101)와 NMOS(102) 트랜지스터를 도면에서와 같이 각각 접속하고, 입력 파형(D, DB)을 각각의 게이트에 연결해 주면 D가 하이(High)로 전이한 후 반주기 동안 원하는 바이어스 동작을 할 수 있다.
즉, NMOS 트랜지스터(102)의 게이트와 드레인을 서로 접속하여 VDD에 연결하고 소스를 N1 트랜지스터(110)에 연결함으로써, N1 트랜지스터(110)의 게이트에 VDD-VTH가 인가 되도록 한다. 또한, PMOS 트랜지스터(101)의 게이트와 드리인을 서로 접속하여 GND에 접지하고, 소스를 P1 트랜지스터(200)의 게이트에 연결함으로써 P1 트랜지스터(200)의 게이트에 VDD-VTH가 인가 되도록 한다.
여기서, 실제로 PMOS(200)의 게이트 전압은 VTH보다 높게 되는데, 이는 소스가 VDD가 아니기 때문에 바디 효과(body effect)에 의한 영향이다. 그런데, PMOS의 게이트 전압이 높아지는 것은 바람직하다. 왜냐하면, P1 PMOS(200)가 VDD = 1.2V 에서 약하게 턴온한는 것이 목적이기 때문이다. 그런데, 본 발명의 일 실시예로서 도8에 도시한 바이어스 회로는 P1 MOS(200)와 N1 MOS(110)의 게이트가 플로팅(floating)되는 상황이 발생하는 문제를 내포하고 있다.
본 발명에 따른 전원 공급회로의 양호한 실시예로서, 게이트와 드레인이 연결되어 접지된 PMOS 트랜지스터(101)의 소스에 저항을 연결하여 VDD에 연결하고 소스 노드를 상기 바이어스 PMOS 트랜지스터의 게이트에 연결하여 VTH를 인가하고, 게이트와 드레인이 연결되어 VDD에 연결한 NMOS 트랜지스터(101)의 소스에 저항을 연결하여 GND 접지하고 소스 노드를 상기 바이어스 NMOS 트랜지스터의 게이트에 연결하여 VDD-VTH를 인가할 수 있다.
도9는 본 발명의 또 다른 실시예에 따른 지연 셀 구조를 나타낸 도면이다.
도9를 참조하면, 입력 D가 로우(low)로 전이한 후 동일한 바이어스 동작을 하도록 하게 하기 위하여 지연 셀의 오른쪽에 바이어스 회로(103, 104)를 추가로 구비하여 연결하고 있다. 유사 차동 증폭 회로의 전류 소스는 N1 트랜지스터(111) 및 N2 트랜지스터(112)를 병렬로 구성하고 있으며, P1 트랜지스터(201)과 P2 트랜지스터(202)를 병렬로 구성하고 있다. 그런데, 도9의 바이어스 회로 역시 게이트 플로팅 상황이 재연되고 있으므로 아래와 같이 해결한다.
도10은 본 발명의 또 다른 실시예에 따른 지연 셀을 나타낸 도면이다. 도8을 참조하면, P1 MOS(201) 및 P2 MOS(202)와, N1 MOS(111) 및 N2 MOS(112) 게이트가 플로팅되는 상황을 해결하기 위하여 먼저 PMOS와 NMOS의 위치를 바꾼 후에 연결하고 있다.
즉, 소스와 게이트를 서로 연결한 NMOS 트랜지스터(103')의 소스를 VDD에 연결하고 게이트에 DB를 연결한다. 또한, 소스와 게이트를 서로 연결한 PMOS 트랜지스터(104')의 소스를 GND 에 연결하고 게이트에 DB를 연결한다. NMOS 트랜지스터(103')과 PMOS 트랜지스터(104')의 드레인을 서로 접속하여 유사 차동 증폭 회로의 전류 소스 N2 트랜지스터(112)와 P2 트랜지스터(202)의 게이트에 연결한다.
마찬가지 방법으로, 소스와 게이트를 서로 연결한 NMOS 트랜지스터(102')의 소스를 VDD에 연결하고 게이트에 D를 연결한다. 또한, 소스와 게이트를 서로 연결한 PMOS 트랜지스터(101')의 소스를 GND에 연결하고 게이트에 D를 연결한다. NMOS 트랜지스터(102')과 PMOS 트랜지스터(101')의 드레인을 서로 접속하여 유사 차동 증폭 회로의 전류 소스 N1 트랜지스터(111)와 P1 트랜지스터(201)의 게이트에 연결한다.
도11은 본 발명의 양호한 실시예에 따라 도11의 회로를 재구성한 도면이다. 바이어스 회로 구성을 살펴보면, 인버터 구조를 하고 있으나, NMOS 트랜지스터(103', 102')의 소스가 VDD에 연결되어 있으며, PMOS 트랜지스터(101', 104')의 소스가 GNDdp 연결되어 있다. D와 연결된 바이어스 회로의 출력은 N1 트랜지스터(111) 및 P1 트랜지스터(201)의 게이트를 구동하고 있으며, DB와 연결된 바이어스 회로의 출력은 P2 트랜지스터(202) 및 N2 트랜지스터(112)의 게이트와 연결되어 있다.
본 발명의 양호한 실시예로서 전원 공급회로(100)는 게이트에 DB를 연결하고, 드레인과 게이트가 연결되어 접지된 PMOS 트랜지스터(101)의 소스 노드를 상기 바이어스 PMOS 트랜지스터의 게이트에 연결하여 VTH를 인가하고, 게이트에 D를 인가하고, 드레인과 게이트가 연결되어 VDD에 연결한 NMOS 트랜지스터(101)의 소스 노드를 상기 바이어스 NMOS 트랜지스터의 게이트에 연결하여 VDD-VTH를 인가하도록 할 수 있다.
본 발명의 양호한 실시예로서, 바이어스 PMOS 트랜지스터(201, 202)와 바이어스 NMOS 트랜지스터(111, 112)를 각각 두 개씩 병렬로 추가로 접속하고, 상기 전원 공급회로는 NMOS 트랜지스터(103')과 PMOS 트랜지스터(104')의 게이트에 DB를 연결하고, NMOS 트랜지스터(103')의 소스는 VDD에 연결하고, PMOS 트랜지스터(104')의 소스는 GND에 연결하고, NMOS 트랜지스터(103')과 PMOS 트랜지스터(104')의 드레인을 서로 묶어 그 출력을, 상기 두 개의 PMOS 트랜지스터로 구성된 바이어스 트랜지스터 중 하나의 PMOS 트랜지스터(201, 202)의 게이트와 상기 두 개의 NMOS 트랜지스터로 구성된 바이어스 트랜지스터 중 하나의 NMOS 트랜지스터(111, 112)의 게이트에 연결하여 VTH를 인가하고, NMOS 트랜지스터(102')과 PMOS 트랜지스터(101')의 게이트에 D를 연결하고, NMOS 트랜지스터(102')의 소스는 VDD에 연결하고, PMOS 트랜지스터(101')의 소스는 GND에 연결하고, NMOS 트랜지스터(102')과 PMOS 트랜지스터(101')의 드레인을 서로 묶어 그 출력을, 상기 두 개의 PMOS 트랜지스터로 구성된 바이어스 트랜지스터 중 다른 하나(202, 201)의 PMOS 트랜지스터의 게이트와 상기 두 개의 NMOS 트랜지스터로 구성된 바이어스 트랜지스터 중 다른 하나의 NMOS 트랜지스터(112, 111)의 게이트에 연결하여 VDD-VTH를 인가할 수 있다.
도12는 본 발명의 양호한 실시예에 따라 지연 셀을 적용하여 디지털 제어 발진 회로를 구성한 도면을 나타내고 있다. 본 발명의 경우, 거친 튜닝(coarse tuning)을 위한 지연 선 상에서 시차 tD를 갖는 인접하는 탭을 선택하고, 정밀 튜닝을 위하여 인터폴레이션(interpolation) 회로(300)를 구성한다.
본 발명은 인터폴레이션 방법을 사용하므로 출력 위상이 최대와 최소 사이에 거친 튜닝을 하는 동안 단조 증가/감소 함수 특성을 보이게 된다. 도12에 나타낸 디지털 제어 발진기의 단위 지연 셀(200)은 도10 및 도11에 나타낸 지연 셀을 이용하여 구현하는 것이 바람직하다.
전술한 내용은 후술할 발명의 특허 청구 범위를 더욱 잘 이해할 수 있도록 본 발명의 특징과 기술적 장점을 다소 폭넓게 개선하였다. 본 발명의 특허 청구 범위를 구성하는 부가적인 특징과 장점들이 이하에서 상술될 것이다. 개시된 본 발명의 개념과 특정 실시예는 본 발명과 유사 목적을 수행하기 위한 다른 구조의 설계나 수정의 기본으로서 즉시 사용될 수 있음이 당해 기술 분야의 숙련된 사람들에 의해 인식되어야 한다.
또한, 본 발명에서 개시된 발명 개념과 실시예가 본 발명의 동일 목적을 수행하기 위하여 다른 구조로 수정하거나 설계하기 위한 기초로서 당해 기술 분야의 숙련된 사람들에 의해 사용될 수 있을 것이다. 또한, 당해 기술 분야의 숙련된 사람에 의한 그와 같은 수정 또는 변경된 등가 구조는 특허 청구 범위에서 기술한 발명의 사상이나 범위를 벗어나지 않는 한도 내에서 다양한 진화, 치환 및 변경이 가능하다.
산업상 이용가능성
본 발명에 따른 지연 셀 아키텍쳐는 모든 회로를 디지털 회로로 구성하는 디지털 제어 발진 회로(DOC; digitally controlled oscilltor)에 적용 가능한 것으로, 디지털 제어 발진 회로의 출력 파형 주파수가 공급 전원 전압의 변동에 대해 영향을 받지 않게 되어 지터 잡음의 발생을 현저히 줄일 수 있다.

Claims (4)

  1. 복수 개의 지연 셀(delay cell)을 체인 형태로 연결하여 구성한 디지털 제어 발진기에 있어서, 상기 지연 셀은 입력 단자 D 및 DB와 출력 단자 Q 및 QB를 구비하고, 상기 지연 셀은
    상기 입력 D를 게이트에 입력받아 출력 QB를 드레인 출력하는, PMOS 트랜지스터(130)와 NMOS 트랜지스터(120)으로 구성된 제1 인버터;
    상기 입력 DB를 게이트에 입력받아 출력 B를 드레인 출력하는, PMOS 트랜지스터(150)와 NMOS 트랜지스터(140)으로 구성된 제2 인버터;
    NMOS 트랜지스터 쌍(160, 170)과 PMOS 트랜지스터 쌍(180, 190)으로 차동 증폭 회로를 구성하되, 각각 NMOS 트랜지스터(160, 170)의 게이트는 상대 NMOS 트랜지스터(170, 160)의 드레인에 연결 접속하고, 각각 PMOS 트랜지스터(180, 190)의 게이트는 상대 PMOS 트랜지스터(190, 180)의 드레인에 연결 접속하고, NMOS 트랜지스터(160, 170)의 드레인 출력을 각각 Q 및 QB에 연결하여, 차동 증폭 회로의 출력Q는 제2 인버터의 출력과 연결하고, 출력 QB는 제1 인버터의 출력과 연결한 유사 차동 증폭 회로; 소스는 VDD 전원공급선과 연결되고 드레인은 PMOS 트랜지스터(180, 190)의 소스 사이를 연결하는 바이어스 PMOS 트랜지스터; 및
    소스는 GND 라인과 드레인은 NMOS 트랜지스터(160, 170)의 소스 사이를 연결하는 바이어스 NMOS 트랜지스터;
    상기 바이어스 PMOS 트랜지스터의 게이트에는 VTH(트랜지스터 문턱 전압)가 인가하고, 상기 바이어스 NMOS 트랜지스터의 게이트에는 VDD-VTH가 인가하는 전원 공급 회로를 포함하는 디지털 제어 발진기.
  2. 제1항에 있어서, 상기 전원 공급회로는
    게이트와 드레인이 연결되어 접지된 PMOS 트랜지스터(101)의 소스에 저항을 연결하여 VDD에 연결하고 소스 노드를 상기 바이어스 PMOS 트랜지스터의 게이트에 연결하여 VTH를 인가하고,
    게이트와 드레인이 연결되어 VDD에 연결한 NMOS 트랜지스터(101)의 소스에 저항을 연결하여 GND 접지하고 소스 노드를 상기 바이어스 NMOS 트랜지스터의 게이트에 연결하여 VDD-VTH를 인가하는 것을 특징으로 하는 디지털 제어 발진기.
  3. 제1항에 있어서, 상기 전원 공급회로는
    게이트에 DB를 연결하고, 드레인과 게이트가 연결되어 접지된 PMOS 트랜지스터(101)의 소스 노드를 상기 바이어스 PMOS 트랜지스터의 게이트에 연결하여 VTH를 인가하고,
    게이트에 D를 인가하고, 드레인과 게이트가 연결되어 VDD에 연결한 NMOS 트랜지스터(101)의 소스 노드를 상기 바이어스 NMOS 트랜지스터의 게이트에 연결하여 VDD-VTH를 인가하는 것을 특징으로 하는 디지털 제어 발진기.
  4. 제1항에 있어서, 상기 바이어스 PMOS 트랜지스터(201, 202)와 바이어스 NMOS 트랜지스터(111, 112)를 각각 두 개씩 병렬로 추가로 접속하고, 상기 전원 공급회로는
    NMOS 트랜지스터(103')과 PMOS 트랜지스터(104')의 게이트에 DB를 연결하고, NMOS 트랜지스터(103')의 소스는 VDD에 연결하고, PMOS 트랜지스터(104')의 소스는 GND에 연결하고, NMOS 트랜지스터(103')과 PMOS 트랜지스터(104')의 드레인을 서로 묶어 그 출력을, 상기 두 개의 PMOS 트랜지스터로 구성된 바이어스 트랜지스터 중 하나의 PMOS 트랜지스터(201, 202)의 게이트와 상기 두 개의 NMOS 트랜지스터로 구성된 바이어스 트랜지스터 중 하나의 NMOS 트랜지스터(111, 112)의 게이트에 연결하여 VTH를 인가하고,
    NMOS 트랜지스터(102')과 PMOS 트랜지스터(101')의 게이트에 D를 연결하고, NMOS 트랜지스터(102')의 소스는 VDD에 연결하고, PMOS 트랜지스터(101')의 소스는 GND에 연결하고, NMOS 트랜지스터(102')과 PMOS 트랜지스터(101')의 드레인을 서로 묶어 그 출력을, 상기 두 개의 PMOS 트랜지스터로 구성된 바이어스 트랜지스터 중 다른 하나(202, 201)의 PMOS 트랜지스터의 게이트와 상기 두 개의 NMOS 트랜지스터로 구성된 바이어스 트랜지스터 중 다른 하나의 NMOS 트랜지스터(112, 111)의 게이트에 연결하여 VDD-VTH를 인가하는 것을 특징으로 하는 디지털 제어 발진기.
KR1020107027916A 2008-05-14 2008-05-14 공급 전원 변동에 의한 지터 제거 방법 및 이를 적용한 디지털 제어 발진 회로 KR101183738B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/KR2008/002661 WO2009139509A1 (en) 2008-05-14 2008-05-14 Method of compensating jitters due to power supply variation and digitally controlled oscillator implemented thereof

Publications (2)

Publication Number Publication Date
KR20110014643A KR20110014643A (ko) 2011-02-11
KR101183738B1 true KR101183738B1 (ko) 2012-09-17

Family

ID=41318853

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107027916A KR101183738B1 (ko) 2008-05-14 2008-05-14 공급 전원 변동에 의한 지터 제거 방법 및 이를 적용한 디지털 제어 발진 회로

Country Status (2)

Country Link
KR (1) KR101183738B1 (ko)
WO (1) WO2009139509A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9983617B2 (en) 2015-05-06 2018-05-29 Samsung Electronics Co., Ltd. Integrated circuit and computing device having the same
US11736112B2 (en) 2021-05-28 2023-08-22 Samsung Electronics Co., Ltd. Digitally controlled oscillator insensitive to changes in process, voltage, temperature and digital phase locked loop including same

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102270985B (zh) * 2010-06-07 2013-03-06 中国人民解放军国防科学技术大学 一种可配置的差分延迟单元电路
CN102468843A (zh) * 2010-11-11 2012-05-23 安凯(广州)微电子技术有限公司 一种数字延迟线电路及延迟锁相环电路
US9019020B2 (en) 2013-04-30 2015-04-28 International Business Machines Corporation Progressively sized digitally-controlled oscillator

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5313503A (en) 1992-06-25 1994-05-17 International Business Machines Corporation Programmable high speed digital phase locked loop
US5708395A (en) 1995-03-23 1998-01-13 Nippondenso Co., Ltd. Frequency multiplying device and digitally-controlled oscillator
US6140852A (en) 1998-11-09 2000-10-31 Lucent Technologies, Inc. Digital phase-locked loop with pulse controlled charge pump
JP2007150820A (ja) 2005-11-29 2007-06-14 Fujitsu Ltd デジタル制御発振器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5313503A (en) 1992-06-25 1994-05-17 International Business Machines Corporation Programmable high speed digital phase locked loop
US5708395A (en) 1995-03-23 1998-01-13 Nippondenso Co., Ltd. Frequency multiplying device and digitally-controlled oscillator
US6140852A (en) 1998-11-09 2000-10-31 Lucent Technologies, Inc. Digital phase-locked loop with pulse controlled charge pump
JP2007150820A (ja) 2005-11-29 2007-06-14 Fujitsu Ltd デジタル制御発振器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9983617B2 (en) 2015-05-06 2018-05-29 Samsung Electronics Co., Ltd. Integrated circuit and computing device having the same
US11736112B2 (en) 2021-05-28 2023-08-22 Samsung Electronics Co., Ltd. Digitally controlled oscillator insensitive to changes in process, voltage, temperature and digital phase locked loop including same

Also Published As

Publication number Publication date
KR20110014643A (ko) 2011-02-11
WO2009139509A1 (en) 2009-11-19

Similar Documents

Publication Publication Date Title
JP4059077B2 (ja) チャージポンプ及びそれを用いたｐｌｌ回路
US7777581B2 (en) Voltage Controlled Oscillator (VCO) with a wide tuning range and substantially constant voltage swing over the tuning range
JP4204210B2 (ja) Ｐｌｌ回路
US7432752B1 (en) Duty cycle stabilizer
KR100965766B1 (ko) 링 오실레이터와 이를 이용한 멀티 위상 클럭 보정 회로
KR100877300B1 (ko) 미세적으로 조절가능하면서도 넓은 범위의 주파수를 가지는출력신호를 생성하는 전압제어 발진기 및 이에 포함되는가변지연회로
US8324949B2 (en) Adaptive quadrature correction for quadrature clock path deskew
US20070241826A1 (en) Oscillating circuit
US7230499B2 (en) Ring oscillator with constant 50% duty cycle and ground-noise insensitive
RU2011110168A (ru) Квадратурный делитель частоты с делением на три
KR100871695B1 (ko) 샘플 앤드 홀드 차아지 펌핑 방법을 채용한 듀티 사이클보정 회로
JP2007097140A (ja) デジタルとアナログ制御を用いた電圧制御遅延ラインの遅延セル
KR20020011342A (ko) 지연 회로, 전압 제어 지연 회로, 전압 제어 발진회로, 지연 조정 회로, ｄｌｌ 회로 및 ｐｌｌ 회로
US20050264336A1 (en) Differential type delay cells and methods of operating the same
JP2002353781A (ja) 内部クロック発生回路
KR101183738B1 (ko) 공급 전원 변동에 의한 지터 제거 방법 및 이를 적용한 디지털 제어 발진 회로
JP2009260607A (ja) 電圧制御発振器及び位相同期回路
US6472914B2 (en) Process independent ultralow charge pump
US7973681B2 (en) High speed, low power non-return-to-zero/return-to-zero output driver
US6304149B1 (en) Ring oscillator VCO using a differential delay stage
US20030038661A1 (en) Apparatus to decrease the spurs level in a phase-locked loop
KR100711103B1 (ko) 적응형 3상태 위상 주파수 검출기 및 검출방법과 이를이용한 위상동기루프
KR101208616B1 (ko) 광대역 출력 주파수를 갖는 링 발진기
US20150137898A1 (en) Oscillator Buffer and Method for Calibrating the Same
US5783953A (en) CMOS current controlled delay element using cascoded complementary differential amplifiers with replicated bias clamp

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170824

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180820

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190917

Year of fee payment: 8