KR101181942B1 - 와이어 본딩 검사 시스템 및 그 방법 - Google Patents

와이어 본딩 검사 시스템 및 그 방법 Download PDF

Info

Publication number
KR101181942B1
KR101181942B1 KR1020110068566A KR20110068566A KR101181942B1 KR 101181942 B1 KR101181942 B1 KR 101181942B1 KR 1020110068566 A KR1020110068566 A KR 1020110068566A KR 20110068566 A KR20110068566 A KR 20110068566A KR 101181942 B1 KR101181942 B1 KR 101181942B1
Authority
KR
South Korea
Prior art keywords
wire
image
length
error tolerance
substrate
Prior art date
Application number
KR1020110068566A
Other languages
English (en)
Inventor
김종원
양상규
Original Assignee
(주)이즈미디어
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)이즈미디어 filed Critical (주)이즈미디어
Priority to KR1020110068566A priority Critical patent/KR101181942B1/ko
Application granted granted Critical
Publication of KR101181942B1 publication Critical patent/KR101181942B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48237—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/859—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving monitoring, e.g. feedback loop
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Length Measuring Devices By Optical Means (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)

Abstract

본 발명에 따른 와이어 본딩 검사 시스템 및 방법은, 반도체 칩이 실장된 기판을 촬영하기 위한 촬상부와, 촬상부에서 촬영된 영상에서 반도체 칩과 기판을 연결하는 와이어의 양 단부에 대한 영상처리를 수행하는 영상 처리부와, 와이어의 양 단부의 방향이 이루는 각도를 기초로 와이어가 정상적으로 본딩되었는지 여부를 판단하는 정상판단부;를 포함한다. 이에 따라, 2차원 영상을 사용하므로, 3차원 영상의 사용시 소요되는 시간을 단축할 수 있을 뿐만 아니라, 보다 정확하게 와이어의 연결상태를 파악할 수 있게 된다.

Description

와이어 본딩 검사 시스템 및 그 방법{Wire Bonding Inspection System and Method}
본 발명은 와이어 본딩 검사 시스템 및 그 방법에 관한 것으로서, 보다 상세하게는, 2차원 영상에서 와이어가 본딩된 방향을 이용하여 와이어의 정상 본딩 여부를 판단하도록 함으로써, 와이어 본딩 검사의 정확성을 향상시키고 공정을 간단화할 수 있도록 하는 본딩 검사 시스템 및 그 방법에 관한 것이다.
일반적으로 전자부품에는 반도체 칩이 실장된 기판이 사용되며, 반도체 칩은 웨이퍼 상에 입출력 단자인 본딩 패드가 형성되고, 이렇게 제조된 반도체 칩은 기판에 실장된다.
반도체 칩을 실장하는 공정은, 반도체 칩을 개별화하는 공정, 개별화된 반도체 칩을 기판상에 부착하는 공정, 반도체 칩과 기판을 도전성 와이어로 연결하는 공정, 반도체 칩을 몰딩하는 공정을 포함한다.
여기서, 반도체 칩과 기판을 도전성 와이어로 연결하는 공정은, 수 ~ 수십 ㎛의 직경을 갖는 도전성 와이어를 이용하여 반도체 칩에 형성된 본딩 패드와, 기판에 형성된 접속 패드를 전기적으로 연결하는 공정이다. 이러한 와이어 본딩 공정 도중 또는 이후에 기판을 검사하는 공정이 이루어지며, 이때, 와이어가 정상적으로 본딩 패드와 접속 패드를 연결하고 있는지를 검사하게 된다.
이렇게 와이어의 연결상태를 검사하기 위해, 기존에는 2차원 영상 검사와 3차원 영상 검사가 이루어지고 있다. 3차원 영상 검사의 경우, 와이어를 3차원적으로 검사할 수 있기 때문에 검사 성능은 좋으나, 시간이 비교적 많이 소요되어 실제 생산라인에서 전수검사를 실시하기에는 어려움이 있다.
한편, 2차원 영상 검사를 위해서는 카메라로 기판의 촬영시 잘 보이도록 조명장치를 사용하며, 조명의 조도나 조사 위치를 고려하여야 했다. 그럼에도 불구하고, 촬영된 영상에서는 반도체 칩의 본딩 패드와 기판 상의 접속 패드 사이에 각종 부품이 존재하기 때문에 와이어와 잘 구분이 가지 않는 경우가 많다. 이런 경우, 정확한 와이어의 연결상태를 파악할 수 없기 때문에 검사 결과에 오류가 발생할 수 있다. 또한, 조명장치의 조도나 조사 위치에 따른 영상의 왜곡, 검사 프로그램 구현자의 숙련도나 작업 환경에 따라 검사 결과에 오류를 발생시켜 검사 성능을 저하시키게 된다.
이에 따라, 2차원 영상 검사를 사용하여 검사시간을 단축시킬 수 있을 뿐만 아니라, 검사 성능을 향상시킬 수 있는 방법을 모색하여야 할 것이다.
본 발명은, 반도체 칩에 연결된 와이어 영역와, 기판에 연결된 와이어 영역의 2차원 영상만을 이용하여 와이어의 정상 연결 여부를 판단할 수 있도록 하는 와이어 본딩 검사 시스템 및 그 방법을 구현하는 것을 목적으로 한다.
상기 목적은, 반도체 칩이 실장된 기판을 촬영하기 위한 촬상부, 상기 촬상부에서 촬영된 영상에서 반도체 칩과 기판을 연결하는 와이어의 양 단부에 대한 영상처리를 수행하는 영상 처리부, 그리고 상기 와이어의 양 단부의 방향이 이루는 각도를 기초로 와이어가 정상적으로 본딩되었는지 여부를 판단하는 정상판단부를 포함하는 것을 특징으로 하는 와이어 본딩 검사 시스템에 의해 달성될 수 있다.
상기 목적은, 반도체 칩이 실장된 기판을 촬영하는 단계, 촬영된 영상에서 반도체 칩과 기판을 연결하는 와이어의 양 단부에 대한 영상처리를 수행하는 영상처리단계; 그리고 상기 와이어의 양 단부의 방향이 이루는 각도를 기초로 와이어가 정상적으로 본딩되었는지 여부를 판단하는 판단단계를 포함하는 것을 특징으로 하는 와이어 본딩 검사 시스템에 의해서도 달성될 수 있다.
본 와이어 본딩 검사 시스템 및 그 방법에 따르면, 2차원 영상에서 반도체 칩의 본딩 패드에 연결된 와이어 부분과, 기판의 접속 패드에 연결된 와이어 부분 의 연결방향을 파악하여 미리 설정된 판단기준데이터와 비교함으로써, 와이어가 정상적으로 연결되어 있는지 여부를 판단한다. 따라서, 2차원 영상을 사용하므로, 3차원 영상의 사용시 소요되는 시간을 단축할 수 있을 뿐만 아니라, 보다 정확하게 와이어의 연결상태를 파악할 수 있게 된다.
도 1은 본 발명에 따른 와이어 본딩 시스템의 촬상부에서 촬영된 기판을 예시한 도면,
도 2는 본 발명에 따른 와이어 본딩 검사시스템의 블럭구성도,
도 3은 본 발명의 제1실시예에 따른 와이어 본딩 검사시스템의 영상처리부에서 처리된 영상,
도 4는 본 발명의 제2실시예에 따른 와이어 본딩 검사시스템의 영상처리부에서 처리된 영상, 그리고
도 5는 본 발명에 따른 와이어 본딩 검사시스템에서 기판을 검사하는 공정을 나타내는 공정흐름도이다.
이하, 첨부된 도면들을 참조하여 본 발명의 실시예들에 따른 와이어 본딩 검사 장치에 대하여 상세하게 설명한다.
도 1은 와이어 본딩 시스템에 의해 검사되는 기판을 예시한 도면이다.
기판(1)에는 반도체 칩(10)을 비롯한 다양한 부품들이 장착될 수 있다.
기판(1)은 배선이 형성된 인쇄회로기판 (PCB) 또는 세라믹 기판으로 형성될 수 있으며, 기판(1)에는 사각형의 반도체 칩(10)이 장착되어 있고, 기판(1)과 반도체 칩(10)은 도전성의 와이어(20)에 의해 연결될 수 있다.
기판(1)에는 배선에 연결된 복수의 접속 패드(5)가 형성되어 있으며, 복수의 접속 패드(5)는 반도체 칩(10)의 둘레 방향을 따라 일정 간격을 두고 배치되어 있다. 반도체 칩(10)에도 칩(10) 내의 회로에 연결된 복수의 본딩 패드(15)가 형성되어 있으며, 복수의 본딩 패드(15)는 반도체 칩(10)의 상면 또는 반도체 칩(10)의 측면을 따라 배치될 수 있다. 접속 패드(5)는 본딩 패드(15)보다 크게 형성될 수 있다. 접속 패드(5)와 본딩 패드(15)는 반도체 칩(10)과 기판(1)을 연결하는 와이어(20)에 의해 전기적으로 연결될 수 있다.
이러한 접속 패드(5)와 본딩 패드(15)를 연결하는 와이어(20)는 루프부(25), 볼(21), 및 스티치부(23)를 포함할 수 있다.
볼(21)은 볼 형상으로 와이어(20)의 일단에 형성되며, 반도체 칩(10)의 본딩 패드(15)에 전기적으로 연결된다.
스티치부(23)는 와이어(20)의 타단에 형성되며, 기판(1)의 접속 패드(5)에 전기적으로 연결된다. 스티치부(23)는 평면에서 보면 입구가 넓은 "U"자 형상으로 형성되고, 측면에서 보면, 루프부(25)에 연결되는 부분이 상향 절곡되어 있다.
루프부(25)는 볼(21)과 스티치부(23)를 연결하는 라인 형상으로 형성되며, 곡선으로 형성될 수 있다.
이러한 와이어(20)의 볼(21)과 스티치부(23)는 각각 반도체 칩(10)과 기판(1)에 납땜 등에 의해 전기적으로 연결되며, 루프부(25)는 볼(21)과 스티치부(23)를 연결하여 반도체 칩(10)과 기판(1)이 전기적으로 연결되도록 한다.
도 2는 본 발명에 따른 검사시스템의 블럭구성도이다.
본 발명의 검사시스템(100)은, 칩(10)이 본딩된 기판(1)을 2차원으로 촬영하여 와이어(20)의 정상 연결 여부를 판단하며, 조명장치(100), 촬상부(105), 영상처리부(115), 저장부(120), 정상판단부(125), 출력부(130)를 포함한다.
조명장치(100)는, 촬상부(105)에서 정확한 영상을 촬영할 수 있도록 기판(1)상에 광을 조사하며, 이때, 조명장치(100)는 촬영된 영상에 그림자가 생기지 않도록 조도나 위치가 고려되어 설치되는 것이 바람직하다.
촬상부(105)는, 칩(10)이 본딩된 기판(1)을 2차원으로 촬영하며, CCD 카메라 또는 CMOS 카메라 등을 사용할 수 있다.
영상처리부(115)는, 촬상부(105)에서 촬영된 영상을 제공받아 정상판단부(125)에서 판독가능한 상태로 처리한다.
이러한 영상처리부(115)는, 본 발명의 제1실시예에 따르면, 도 3에 도시된 바와 같이, 촬영된 영상에서 와이어(20) 만을 판별하여 와이어(20)의 양 단부에 길이방향을 따라 각각 와이어 표시선(200)을 형성한다. 그리고 각 와이어(20)에 표시된 와이어 표시선(200)을 각각 상대측을 향하여 연장하여 양 와이어 표시선(200)이 상호 만나도록 한다. 즉, 반도체 칩(10)에 연결된 와이어(20)의 와이어 표시선(200)은 기판(1)을 향해 길게 연장하고, 기판(1)에 연결된 와이어(20)의 와이어 표시선(200)을 반도체 칩(10)을 향해 길게 연장한다. 그러면, 양 와이어 표시선(200)은 반도체 칩(10)과 기판(1) 사이에서 만나게 된다.
이때, 양 와이어 표시선(200)의 틀어짐이 없는 경우, 즉 와이어(20)가 직선을 형성하는 경우에는 양 와이어 표시선(200)이 만나는 지점에서 와이어(20)의 양 단부의 방향이 이루는 각도는 180°가 된다. 그러나, 양 와이어 표시선(200) 중 하나라도 틀어짐이 있는 경우, 즉 와이어(20)의 절곡이 심하거나 와이어(20)가 절단된 경우에는 양 와이어 표시선(200)이 만나는 점에 각도(180°-θ)가 형성될 수 있다. 이렇게 형성된 각(180°-θ)을 측정하면 와이어(20)의 틀어짐 각도(θ)를 측정할 수 있고, 와이어(20)가 정상적으로 연결되었을 때보다 얼마나 틀어져 있는지를 판단할 수 있다.
한편, 영상처리부(115)는, 본 발명의 제2실시예에 따르면, 도 4에 도시된 바와 같이, 촬영된 영상에서 각 와이어(20)의 양 단부를 판별하여 와이어(20)의 길이방향을 따라 와이어 표시선(200)을 각각 형성한다. 이때, 일단의 와이어 표시선(200)은, 반도체 칩(10)의 본딩 패드(15)로부터 소정 길이만큼 형성되고, 타단의 와이어 표시선(200)은 기판(1)의 접속 패드(5)로부터 소정 길이만큼 형성된다. 즉, 와이어 표시선(200)은 하나의 와이어(20)에 대해 기판(1) 측과 반도체 칩(10) 측 양 단부에 각각 형성될 수 있다. 이때, 와이어(20)의 절곡이 심하거나, 와이어(20)가 절단된 경우, 한 쌍의 와이어 표시선(200)은 상대방을 향하지 않고, 다른 방향을 향할 수 있다.
또한, 영상처리부(115)는 반도체 칩(10)의 본딩 패드(15)와 기판(1)의 접속 패드(5)를 연결하는 가상 기준선(210)을 형성할 수 있다. 도 4에 도시된 바와 같이, 가상 기준선(210)은, 반도체 칩(10)에 연결된 와이어(20)의 볼(21)과, 기판(1)에 연결된 와이어(20)의 스티치부(23)를 직선으로 연결한 선으로서, 와이어 표시선(200)과 비교되어 와이어(20) 본딩이 정상적으로 이루어졌는지 판단하는 기준이 될 수 있다.
저장부(120)는 와이어(20)가 정상적으로 연결되어 있는지를 판단하기 위한 판단기준데이터가 저장될 수 있다. 판단기준데이터는 와이어(20)가 정상으로 판정될 수 있는 범위이며 와이어가 가상 기준선(210)에 대한 틀어짐이 허용되는 한계인 오차허용각도가 저장되어 있으며, 오차허용각도는 와이어(20)의 길이에 따라 상이하게 설정될 수 있다. 이때, 와이어(20)의 길이가 길어지면 오차허용각도가 감소하고, 와이어(20)의 길이가 짧아지면 오차허용각도가 증가한다. 이는 와이어(20)의 길이가 긴 경우에는 와이어(20)의 일단부가 가상 기준선(210)에 대해 아주 약간만이라도 틀어지더라도 타단부는 패드로부터 아주 멀어질 수 있기 때문이다. 반면, 와이어(20)의 길이가 짧은 경우에는 와이어(20)의 일단부가 가상 기준선(210)에 대해 약간 틀어지더라도 타단부가 패드내에 위치하게 될 확률이 높이 때문이다.
이러한 판단기준데이터인 오차허용각도에 매칭되는 기준요소로 와이어(20)의 길이 대신 접속 패드(5)의 중심과 본딩 패드(15)의 중심 간의 거리를 사용할 수도 있다. 이 경우, 각 패드간의 거리가 멀면 와이어(20)의 오차허용각도가 상대적으로 작게 설정되고, 각 패드간의 거리가 가까우면 와이어(20)의 오차허용각도가 상대적으로 크게 설정된다.
한편, 오차허용각도는 접속 패드(5)나 본딩 패드(15)의 면적에 따라서 다르게 설정될 수도 있다. 즉, 접속 패드(5)나 본딩 패드(15)의 면적이 상대적으로 넓은 경우에는 오차허용각도가 커지게 되고, 접속 패드(5)나 본딩 패드(15)의 면적이 상대적으로 좁은 경우에는 오차허용각도가 작아지게 된다.
이러한 판단기준데이터는 검사현장에서 검사자에 의해 입력될 수도 있고, 와이어(20) 본딩 검사시스템(100)의 구축시 설계자에 의해 입력될 수도 있다.
정상판단부(125)는, 본 발명의 제1실시예에 따른 영상처리부(115)에서 처리되어 와이어 표시선(200)이 형성된 영상을 제공받으면, 두 와이어 표시선(200)이 만나는 지점에서의 각도(180-θ)에 따라 산출된 틀어짐 각도(θ)와, 와이어(20)의 길이, 또는 접속 패드(5)와 본딩 패드(15) 간의 간격을 산출한다. 그런 다음, 정상판단부(125)는, 저장부(120)에 저장된 판단기준데이터에서 해당 길이를 갖는 와이어(20)에 매칭된 오차허용각도를 인출한다. 정상판단부(125)는 와이어(20)의 실제 틀어짐 각도(θ)와 오차허용각도를 비교하여 틀어짐 각도(θ)가 오차허용각도보다 작거나 같은 경우에는 와이어(20)가 정상 연결되었다고 판단한다. 그러나 만약 틀어짐 각도(θ)가 오차허용각도보다 큰 경우에는 와이어(20)가 정상연결되지 않았다고 판단한다.
한편, 정상판단부(125)는, 본 발명의 제2실시예에 따른 영상처리부(115)에서 와이어 표시선(200)과 가상 기준선(210)이 형성된 영상을 제공받으면, 와이어 표시선(200)과 가상 기준선(210)을 이용하여 와이어(20)의 틀어짐 각도(θ)를 산출한다. 그리고, 정상판단부(125)는 와이어(20)의 길이, 또는 접속 패드(5)와 본딩 패드(15)간의 간격을 산출하여, 저장부(120)에 저장된 판단기준데이터 중 해당 길이를 갖는 와이어(20)에 매칭된 오차허용각도를 인출한다. 그런 다음, 정상판단부(125)는 와이어(20)의 실제 틀어짐 각도(θ)와 오차허용각도를 비교하여 틀어짐 각도(θ)가 오차허용각도보다 작거나 같은 경우에는 와이어(20)가 정상 연결되었다고 판단한다. 그러나 만약 틀어짐 각도(θ)가 오차허용각도보다 큰 경우에는 와이어(20)가 정상연결되지 않았다고 판단한다.
출력부(130)는 모니터로서, 영상처리부(115)에서 처리된 영상과, 정상판단부(125)에서 판단된 와이어(20)의 정상 연결 여부에 대한 결과를 표시한다.
이러한 구성에 의한 와이어(20) 본딩 검사시스템(100)에서 반도체 칩(10)의 와이어(20) 본딩을 검사하는 과정을 도 5를 참조하여 설명하면 다음과 같다.
기판(1)에 반도체 칩(10)이 안착되어 본딩되고, 반도체 칩(10)의 본딩 패드(15)와 기판(1)의 접속 패드(5)가 와이어(20)에 의해 전기적으로 연결되면, 와이어 본딩 검사시스템(100)의 촬상부(105)는 기판(1)을 촬영하고(S500), 촬영된 영상은 영상처리부(115)로 전달된다.
제1실시예에 따른 영상처리부(115)에서는 촬상부(105)에서 촬상된 영상에서 와이어(20)를 식별하여 각 와이어(20)상에 와이어(20)의 연결방향을 표시하는 와이어 표시선(200)을 형성하고, 각 와이어 표시선(200)을 타측 와이어 표시선(200)을 향해 연장시킨다(S505). 이에 따라, 영상에는 도 3에 도시된 바와 같이, 반도체 칩(10)의 본딩 패드(15)와 기판(1)의 접속 패드(5) 사이에서 만나는 한 쌍의 와이어 표시선(200)이 표시된다. 이렇게 와이어 표시선(200)이 표시된 영상은 정상판단부(125)로 전달된다.
정상판단부(125)에서는 와이어(20)의 길이를 산출하고, 각 와이어 표시선(200)이 만나는 점의 각도(180-θ)를 이용하여 틀어짐 각도(θ)를 산출한다(S510). 그런 다음, 정상판단부(125)는 저장부(120)에 저장된 판단기준데이터에서 와이어(20)의 길이에 매칭되어 있는 오차허용각도를 인출하여 틀어짐 각도(θ)와 오차허용각도를 비교한다(S520,S530). 비교 결과, 틀어짐 각도(θ)가 오차허용각도보다 작거나 같은 경우, 정상판단부(125)는 와이어(20)가 정상적으로 본딩되었다고 판단한다(S540). 그러나, 틀어짐 각도(θ)가 오차허용각도보다 큰 경우, 정상판단부(125)는 와이어(20) 연결상태를 불량으로 판정한다(S550).
한편, 제2실시예에 따른 영상처리부(115)에서는 기판(1)의 영상에서 와이어(20)를 인식하여 각 와이어(20)상에 와이어(20)의 연결방향을 표시하는 와이어 표시선(200)을 형성하고, 하나의 와이어(20)를 형성하는 한 쌍의 와이어(20)의 양단부를 연결하는 가상 기준선(210)을 형성한다(S510). 이에 따라, 영상에는 도 4에 도시된 바와 같이, 와이어 표시선(200)과, 가상 기준선(210)이 표시된다. 이렇게 와이어 표시선(200)과 가상 기준선(210)이 표시된 영상은 정상판단부(125)로 전달된다.
정상판단부(125)는, 와이어(20)의 길이를 산출하고, 와이어 표시선(200)과 가상 기준선(210)을 이용하여 각 와이어 표시선(200)이 가상 기준선(210)으로부터 틀어진 정도인 틀어짐 각도(θ)를 측정한다(S520). 그런 다음, 정상판단부(125)는 저장부(120)에 저장된 판단기준데이터에서 와이어(20)의 길이에 매칭되어 있는 오차허용각도를 인출하여 틀어짐 각도(θ)와 오차허용각도를 비교한다(S530). 비교결과, 틀어짐 각도(θ)가 오차허용각도보다 작거나 같은 경우, 정상판단부(125)는 와이어(20)가 정상적으로 본딩되었다고 판단한다(S540). 그러나, 틀어짐 각도(θ)가 오차허용각도보다 큰 경우, 정상판단부(125)는 와이어(20) 연결상태를 불량으로 판정한다(S550).
한편, 가상 기준선(210)의 길이를 이용하여 판단기준데이터를 설계한 경우, 정상판단부(125)에서는 측정한 가상 기준선(210)의 길이에 매칭되는 오차허용각도를 저장부(120)로부터 인출하여 와이어(20)의 본딩이 정상적인지 여부를 판단하는데 사용할 수 있다.
본 발명의 실시예는 다양한 컴퓨터로 구현되는 동작을 수행하기 위한 프로그램 명령을 포함하는 컴퓨터로 읽을 수 있는 매체를 포함한다. 이 매체는 앞서 설명한 와이어 본딩 검사 방법을 실행시키기 위한 프로그램을 기록한다. 이 매체는 프로그램 명령, 데이터 파일, 데이터 구조 등을 단독으로 또는 조합하여 포함할 수 있다. 이러한 매체의 예에는 하드디스크, 플로피디스크 및 자기 테이프와 같은 자기 매체, CD 및 DVD와 같은 광기록 매체, 플롭티컬 디스크(floptical disk)와 자기-광 매체, 롬, 램, 플래시 메모리 등과 같은 프로그램 명령을 저장하고 수행하도록 구성된 하드웨어 장치 등이 있다. 또는 이러한 매체는 프로그램 명령, 데이터 구조 등을 지정하는 신호를 전송하는 반송파를 포함하는 광 또는 금속선, 도파관 등의 전송 매체일 수 있다. 프로그램 명령의 예에는 컴파일러에 의해 만들어지는 것과 같은 기계어 코드뿐만 아니라 인터프리터 등을 사용해서 컴퓨터에 의해서 실행될 수 있는 고급 언어 코드를 포함한다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
1 : 기판 5 : 접속 패드
10 : 반도체 칩 15 : 본딩 패드
20 : 와이어 21 : 볼
23 : 스티치부 25 : 루프부
100 : 와이어 본딩 검사시스템 105 : 촬상부
115 : 영상처리부 120 : 저장부
125 : 정상판단부 200 : 와이어 표시선
210 : 가상 기준선

Claims (16)

  1. 반도체 칩이 실장된 기판을 촬영하기 위한 촬상부;
    상기 촬상부에서 촬영된 영상에서 반도체 칩과 기판을 연결하는 와이어의 양 단부에 대한 영상처리를 수행하는 영상 처리부; 그리고
    상기 와이어의 양 단부의 방향이 이루는 각도를 기초로 와이어가 정상적으로 본딩되었는지 여부를 판단하는 정상판단부;를 포함하는 것을 특징으로 하는 와이어 본딩 검사 시스템.
  2. 제 1 항에 있어서,
    상기 와이어의 길이와, 상기 와이어의 길이에 따라 변화하며 상기 와이어의 양 단부가 이루는 각도의 허용 한계를 나타내는 오차허용각도가 매칭된 판단기준데이터가 저장되는 저장부;를 더 포함하는 것을 특징으로 하는 와이어 본딩 검사 시스템.
  3. 제 1 항에 있어서,
    상기 영상처리부는, 상기 촬영된 영상에서 상기 반도체 칩에 연결된 상기 와이어와, 상기 기판에 연결된 상기 와이어 상에 각각의 길이방향을 따라 와이어 표시선을 형성하고, 각각의 상기 와이어 표시선을 상호 연장시켜 만나도록 하는 것을 특징으로 하는 와이어 본딩 검사시스템.
  4. 제 2 항 또는 제 3 항에 있어서,
    상기 정상판단부는, 상기 영상처리부로부터 제공된 영상에서 상기 각각의 와이어 표시선이 만나는 지점의 각도를 측정하여 상기 와이어의 틀어짐 정도를 산출하고, 상기 와이어의 길이를 측정하여 상기 저장부로부터 상기 와이어의 길이에 매칭된 상기 오차허용각도를 인출하며, 상기 틀어짐 정도가 상기 오차허용각도 이하인 경우인 상기 와이어가 정상 연결되었다고 판단하는 것을 특징으로 하는 와이어 본딩 검사시스템.
  5. 제 1 항에 있어서,
    상기 영상처리부는, 상기 촬영된 영상에 상기 와이어의 길이방향을 따라 와이어 표시선을 형성하고, 상기 반도체 칩에 연결된 상기 와이어의 일단부와, 상기 기판에 연결된 상기 와이어의 타단부를 연결하는 가상 기준선을 형성하는 것을 특징으로 하는 와이어 본딩 검사시스템.
  6. 제 2 항 또는 제 5 항에 있어서,
    상기 정상판단부는, 상기 영상처리부로부터 제공된 영상에서 상기 와이어 표시선의 상기 가상 기준선에 대한 틀어짐 정도를 각도로 측정하고, 상기 와이어의 길이를 측정하여 상기 저장부로부터 상기 와이어의 길이에 매칭된 상기 오차허용각도를 인출하고, 상기 틀어짐 정도가 상기 오차허용각도 이하인 경우인 상기 와이어가 정상 연결되었다고 판단하는 것을 특징으로 하는 와이어 본딩 검사시스템.
  7. 제 2 항에 있어서,
    상기 판단기준데이터는 상기 와이어의 길이가 길수록 상기 오차허용각도가 작아지고, 상기 와이어의 길이가 짧을수록 상기 오차허용각도가 커지는 것을 특징으로 하는 와이어 본딩 검사시스템.
  8. 제 2 항에 있어서,
    상기 판단기준데이터는 상기 반도체 칩의 본딩 패드와 상기 기판의 접속 패드의 면적이 클수록 상기 오차허용각도가 커지고, 상기 본딩 패드와 상기 접속 패드의 면적이 작을수록 상기 오차허용각도가 작아지는 것을 특징으로 하는 와이어 본딩 검사시스템.
  9. 반도체 칩이 실장된 기판을 촬영하는 단계;
    촬영된 영상에서 반도체 칩과 기판을 연결하는 와이어의 양 단부에 대한 영상처리를 수행하는 영상처리단계; 그리고
    상기 와이어의 양 단부의 방향이 이루는 각도를 기초로 와이어가 정상적으로 본딩되었는지 여부를 판단하는 판단단계;를 포함하는 것을 특징으로 하는 와이어 본딩 검사 방법.
  10. 제 9 항에 있어서,
    상기 와이어의 길이와, 상기 와이어의 길이에 따라 변화하며 상기 와이어의 양 단부가 이루는 각도의 허용 한계를 나타내는 오차허용각도가 매칭된 판단기준데이터를 마련하는 단계;를 더 포함하는 것을 특징으로 하는 와이어 본딩 검사 방법.
  11. 제 9 항에 있어서,
    상기 영상처리단계는,
    상기 촬영된 영상에서 상기 반도체 칩에 연결된 상기 와이어와, 상기 기판에 연결된 상기 와이어 상에 각각의 길이방향을 따라 와이어 표시선을 형성하는 단계와,
    각각의 상기 와이어 표시선을 상호 연장시켜 만나도록 하는 단계를 포함하는 것을 특징으로 하는 와이어 본딩 검사방법.
  12. 제 10 항 또는 제 11 항에 있어서,
    상기 판단단계는,
    상기 영상처리된 영상에서 상기 와이어의 길이를 산출하는 단계와,
    상기 영상에서 각각의 와이어 표시선이 만나는 지점의 각도를 측정하여 상기 와이어의 틀어짐 정도를 산출하는 단계와,
    상기 와이어의 길이에 매칭된 상기 오차허용각도와, 상기 틀어짐 정도를 비교하는 단계와,
    상기 틀어짐 정도가 상기 오차허용각도 이하인 경우인 상기 와이어가 정상 연결되었다고 판단하는 단계를 포함하는 것을 특징으로 하는 와이어 본딩 검사방법.
  13. 제 9 항에 있어서,
    상기 영상처리단계는,
    상기 촬영된 영상에 상기 와이어의 양 단부에 길이방향을 따라 각각 와이어 표시선을 형성하는 단계와,
    상기 반도체 칩에 연결된 상기 와이어의 일단부와, 상기 기판에 연결된 상기 와이어의 타단부를 연결하는 가상 기준선을 형성하는 단계를 포함하는 것을 특징으로 하는 와이어 본딩 검사방법.
  14. 제 10 항 또는 제 13 항에 있어서,
    상기 판단단계는,
    상기 영상처리된 영상에서 상기 와이어의 길이를 측정하는 단계;
    상기 와이어 표시선의 상기 가상 기준선에 대한 틀어짐 정도를 각도로 측정하는 단계;
    상기 와이어의 길이에 매칭된 상기 오차허용각도와 틀어짐 정도를 비교하여 상기 틀어짐 정도가 상기 오차허용각도 이하인 경우인 상기 와이어가 정상 연결되었다고 판단하는 단계를 포함하는 것을 특징으로 하는 와이어 본딩 검사방법.
  15. 제 10 항에 있어서,
    상기 판단기준데이터는 상기 와이어의 길이가 길수록 상기 오차허용각도가 작아지고, 상기 와이어의 길이가 짧을수록 상기 오차허용각도가 커지는 것을 특징으로 하는 와이어 본딩 검사방법.
  16. 제 10 항에 있어서,
    상기 판단기준데이터는 상기 반도체 칩의 본딩 패드와 상기 기판의 접속 패드의 면적이 클수록 상기 오차허용각도가 커지고, 상기 본딩 패드와 상기 접속 패드의 면적이 작을수록 상기 오차허용각도가 작아지는 것을 특징으로 하는 와이어 본딩 검사방법.
KR1020110068566A 2011-07-11 2011-07-11 와이어 본딩 검사 시스템 및 그 방법 KR101181942B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110068566A KR101181942B1 (ko) 2011-07-11 2011-07-11 와이어 본딩 검사 시스템 및 그 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110068566A KR101181942B1 (ko) 2011-07-11 2011-07-11 와이어 본딩 검사 시스템 및 그 방법

Publications (1)

Publication Number Publication Date
KR101181942B1 true KR101181942B1 (ko) 2012-09-11

Family

ID=47074182

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110068566A KR101181942B1 (ko) 2011-07-11 2011-07-11 와이어 본딩 검사 시스템 및 그 방법

Country Status (1)

Country Link
KR (1) KR101181942B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10339611A (ja) 1997-06-10 1998-12-22 Matsushita Electric Ind Co Ltd ワイヤボンディングにおけるワイヤの検出方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10339611A (ja) 1997-06-10 1998-12-22 Matsushita Electric Ind Co Ltd ワイヤボンディングにおけるワイヤの検出方法

Similar Documents

Publication Publication Date Title
CN108802046B (zh) 一种混合集成电路组件缺陷光学检测装置及其检测方法
US8233041B2 (en) Image processing device and image processing method for performing three dimensional measurements
CN103308007B (zh) 多级反射与光栅成像的ic引脚共面度测量系统与方法
US20160209207A1 (en) Board inspection method and board inspection system using the same
US8345951B2 (en) Image binarizing method, image processing device, and computer program
WO2017050924A1 (en) System and method for detecting soldering quality
CN110487189B (zh) 平坦度检测方法、平坦度检测装置及存储介质
CN106030283B (zh) 用于检验半导体封装的装置与方法
CN104837302A (zh) 品质管理系统以及内部检查装置
KR101622628B1 (ko) 부품이 실장된 기판 검사방법 및 검사장치
Perng et al. Design and development of a new machine vision wire bonding inspection system
KR101181942B1 (ko) 와이어 본딩 검사 시스템 및 그 방법
CN112834528A (zh) 3d缺陷检测系统及方法
KR101180350B1 (ko) 와이어 본딩 검사 시스템 및 방법
WO2018033898A1 (ko) 볼 그리드 어레이형 반도체 칩 패키지의 검사 방법
JP6387620B2 (ja) 品質管理システム
CN109219730B (zh) 使用多视图立体视觉进行引脚角度检查的系统和方法
JP7450272B2 (ja) 重なり合うボンドワイヤのループ高さの測定
US20220180494A1 (en) Wire shape measurement device, wire three-dimensional image generation method, and wire shape measurement method
KR101248507B1 (ko) 와이어 본딩 검사 시스템 및 방법
KR101028335B1 (ko) 와이어 검사 장치
KR100291780B1 (ko) 본딩와이어 검사장치 및 그 검사방법
JP2005274309A (ja) 三次元物体の検査方法および検査装置
JP2010256275A (ja) 形状検査装置および形状検査プログラム
JP2006317391A (ja) スリット光照射装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150824

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160905

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170807

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180905

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190902

Year of fee payment: 8