KR101175278B1 - Method for fabricating semiconductor device - Google Patents

Method for fabricating semiconductor device Download PDF

Info

Publication number
KR101175278B1
KR101175278B1 KR1020100123967A KR20100123967A KR101175278B1 KR 101175278 B1 KR101175278 B1 KR 101175278B1 KR 1020100123967 A KR1020100123967 A KR 1020100123967A KR 20100123967 A KR20100123967 A KR 20100123967A KR 101175278 B1 KR101175278 B1 KR 101175278B1
Authority
KR
South Korea
Prior art keywords
etching
contact hole
forming
power
pressure
Prior art date
Application number
KR1020100123967A
Other languages
Korean (ko)
Other versions
KR20120062990A (en
Inventor
이성권
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020100123967A priority Critical patent/KR101175278B1/en
Publication of KR20120062990A publication Critical patent/KR20120062990A/en
Application granted granted Critical
Publication of KR101175278B1 publication Critical patent/KR101175278B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 고종횡비를 갖는 콘택홀 형성공정시 콘택홀의 깊이가 증가할수록 식각속도가 저하되는 것을 방지할 수 있는 반도체 장치 제조방법을 제공하기 위한 것으로, 이를 위해 본 발명은 절연막을 형성하는 단계; 제1압력에서 제1RF파워를 사용하여 상기 절연막을 일부 식각하는 1차 식각단계; 상기 제1압력에서 상기 제1RF파워보다 큰 제2RF파워를 사용하여 나머지 상기 절연막을 일부 식각하는 2차 식각단계; 상기 제1압력보다 낮은 제2압력에서 상기 제1RF파워를 사용하여 나머지 상기 절연막을 일부 식각하는 3차 식각단계; 및 상기 제2압력에서 상기 제2RF파워를 사용하여 나머지 상기 절연막을 식각하는 4차 식각단계를 포함하며, 상기 1차 식각 내지 상기 4차 식각을 순차적으로 진행하여 콘택홀을 형성하는 반도체 장치 제조방법을 제공하며, 상술한 본 발명에 따르면, 서로 다른 압력 및 RF파워를 갖는 멀티스탭으로 콘택홀을 형성함으로써, 콘택홀의 깊이가 증가함에 따른 식각속도 저하를 방지할 수 있는 효과가 있다. The present invention is to provide a method for manufacturing a semiconductor device that can prevent the etching rate is lowered as the depth of the contact hole increases during the contact hole forming process having a high aspect ratio, the present invention comprises the steps of forming an insulating film; A first etching step of partially etching the insulating layer using a first RF power at a first pressure; A second etching step of partially etching the insulating layer using a second RF power greater than the first RF power at the first pressure; A third etching step of partially etching the remaining insulating layer using the first RF power at a second pressure lower than the first pressure; And a fourth etching step of etching the remaining insulating film using the second RF power at the second pressure, and sequentially forming the contact hole by sequentially performing the first to fourth etching. According to the present invention, by forming a contact hole with a multi-step having a different pressure and RF power, there is an effect that can prevent the etching rate decreases as the depth of the contact hole increases.

Description

반도체 장치 제조방법{METHOD FOR FABRICATING SEMICONDUCTOR DEVICE}Semiconductor device manufacturing method {METHOD FOR FABRICATING SEMICONDUCTOR DEVICE}

본 발명은 반도체 장치의 제조 기술에 관한 것으로, 특히 고종횡비를 갖는 콘택홀을 구비한 반도체 장치의 제조방법에 관한 것이다.
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a manufacturing technique of a semiconductor device, and more particularly to a manufacturing method of a semiconductor device having a contact hole having a high aspect ratio.

반도체 장치의 집적도가 증가함에 따라 스토리지노드홀, 금속배선용 콘택홀(예컨대, M1C)과 같이 고종횡비(high aspect ratio)를 갖는 콘택홀을 안정적으로 형성하는 것이 매우 어렵다. As the degree of integration of semiconductor devices increases, it is very difficult to stably form contact holes having a high aspect ratio such as storage node holes and metal wiring contact holes (eg, M1C).

도 1은 종래기술에 따른 반도체 장치의 콘택홀을 도시한 단면도이고, 도 2는 종래기술에 따른 문제점을 나타낸 이미지이다. 1 is a cross-sectional view showing a contact hole of a semiconductor device according to the prior art, Figure 2 is an image showing a problem according to the prior art.

도 1을 참조하여 종래기술에 따른 콘택홀 제조방법을 살펴보면, 소정의 구조물이 형성된 기판(11) 상에 절연막(12) 및 하드마스크패턴(13)을 순차적으로 형성한 다음, 하드마스크패턴(13)을 식각장벽으로 절연막(12)을 한번에 식각하여 콘택홀(14)을 형성한다. Referring to FIG. 1, the method for manufacturing a contact hole according to the related art is sequentially formed on the substrate 11 on which a predetermined structure is formed, and then the insulating layer 12 and the hard mask pattern 13 are sequentially formed. ) And the contact hole 14 is formed by etching the insulating film 12 at a time with an etch barrier.

하지만, 종래기술에서는 콘택홀(14)의 종횡비가 증가함에 따라 낫오픈(Not open)이 발생하는 문제점이 있다(도 1의 '(A)' 및 도 2의 '(A)' 참조). 이러한 낫오픈을 발생을 방지하기 위해서는 식각시간을 증가시켜야 하나, 식각시간을 증가시키면 보잉(Bowing)이 심화되는 문제점이 발생한다(도 1의 '(B)' 및 도 2의 '(B)' 참조). 즉, 낫오픈과 보잉은 트레이드오프(Tread-off) 관계를 갖기 때문에 이로 인하여 콘택홀(14) 공정마진이 급격히 저하되는 문제점이 있다. However, in the related art, there is a problem that not open occurs as the aspect ratio of the contact hole 14 increases (see '(A)' of FIG. 1 and '(A)' of FIG. 2). In order to prevent the occurrence of the sick open, the etching time should be increased, but when the etching time is increased, bowing is intensified ('(B)' of FIG. 1 and '(B)' of FIG. 2). Reference). That is, since the sick-opening and the bowing have a trade-off relationship, the process margin of the contact hole 14 is sharply lowered.

또한, 종래기술에서는 콘택홀(14)을 형성하는 과정에서 콘택홀(14)의 깊이가 증가할수록 식각속도가 급격히 감소한다. 이를 보상하기 위해 추가적인 식각시간이 소요되며, 이로 인해 생산성이 저하됨과 동시에 하드마스크패턴(13)이 과도하게 손실되어 장치의 불량을 유발하는 문제점이 있다.
In addition, in the prior art, the etching speed decreases rapidly as the depth of the contact hole 14 increases in the process of forming the contact hole 14. In order to compensate for this, an additional etching time is required. As a result, productivity is degraded, and at the same time, the hard mask pattern 13 is excessively lost to cause a defect of the device.

본 발명은 상기한 종래기술의 문제점을 해결하기 위하여 제안된 것으로, 고종횡비를 갖는 콘택홀 형성공정시 낫오픈 및 보잉 발생을 방지할 수 있는 반도체 장치 제조방법을 제공하는데 그 목적이 있다. The present invention has been proposed to solve the above problems of the prior art, and an object of the present invention is to provide a method for manufacturing a semiconductor device which can prevent the occurrence of hot-opening and bowing during a contact hole forming process having a high aspect ratio.

또한, 본 발명은 고종횡비를 갖는 콘택홀 형성공정시 콘택홀의 깊이가 증가할수록 식각속도가 저하되는 것을 방지할 수 있는 반도체 장치 제조방법을 제공하는데 다른 목적이 있다.
In addition, another object of the present invention is to provide a method of manufacturing a semiconductor device capable of preventing the etching rate from decreasing as the depth of the contact hole increases in the process of forming a contact hole having a high aspect ratio.

상기 목적을 달성하기 위한 일 측면에 따른 본 발명은 절연막을 형성하는 단계; 및 제1RF파워 및 상기 제1RF파워보다 큰 제2RF파워를 복수회 교번 인가하여 상기 절연막을 선택적으로 식각하여 콘택홀을 형성하는 단계를 포함하는 반도체 장치 제조방법을 제공한다.
According to an aspect of the present invention, there is provided a method of forming an insulating film; And selectively applying the first RF power and the second RF power larger than the first RF power a plurality of times to selectively etch the insulating layer to form a contact hole.

상기 목적을 달성하기 위한 다른 일 측면에 따른 본 발명은 절연막을 형성하는 단계; 제1압력에서 제1RF파워를 사용하여 상기 절연막을 일부 식각하는 1차 식각단계; 상기 제1압력에서 상기 제1RF파워보다 큰 제2RF파워를 사용하여 나머지 상기 절연막을 일부 식각하는 2차 식각단계; 상기 제1압력보다 낮은 제2압력에서 상기 제1RF파워를 사용하여 나머지 상기 절연막을 일부 식각하는 3차 식각단계; 및 상기 제2압력에서 상기 제2RF파워를 사용하여 나머지 상기 절연막을 식각하는 4차 식각단계를 포함하며, 상기 1차 식각 내지 상기 4차 식각을 순차적으로 진행하여 콘택홀을 형성하는 반도체 장치 제조방법을 제공한다.
According to another aspect of the present invention for achieving the above object is to form an insulating film; A first etching step of partially etching the insulating layer using a first RF power at a first pressure; A second etching step of partially etching the insulating layer using a second RF power greater than the first RF power at the first pressure; A third etching step of partially etching the remaining insulating layer using the first RF power at a second pressure lower than the first pressure; And a fourth etching step of etching the remaining insulating film using the second RF power at the second pressure, and sequentially forming the contact hole by sequentially performing the first to fourth etching. To provide.

상술한 과제 해결 수단을 바탕으로 하는 본 발명은, 서로 다른 압력 및 RF파워를 갖는 멀티스탭으로 콘택홀을 형성함으로써, 고종횡비를 갖는 콘택홀에서 낮오픈 및 보잉이 발생하는 것을 방지할 수 있는 효과가 있다. The present invention based on the above-mentioned problem solving means, by forming a contact hole with a multi-step having a different pressure and RF power, it is possible to prevent the occurrence of low-opening and bowing in the contact hole having a high aspect ratio There is.

또한, 본 발명은 콘택홀의 깊이가 증가함에 따른 식각속도 저하를 방지할 수 있는 효과가 있다.
In addition, the present invention has the effect of preventing the etching rate decreases as the depth of the contact hole increases.

도 1은 종래기술에 따른 반도체 장치의 콘택홀을 도시한 단면도.
도 2는 종래기술에 따른 문제점을 나타낸 이미지.
도 3a 내지 도 3d는 본 발명의 일실시예에 따른 반도체 장치 제조방법을 도시한 공정단면도.
도 4는 종래기술에 따라 형성된 콘택홀과 본 발명의 일실시예에 따라 형성된 콘택홀을 비교하여 나타낸 이미지. 1 is a cross-sectional view showing a contact hole of a semiconductor device according to the prior art.
Figure 2 is an image showing a problem according to the prior art.
3A to 3D are cross-sectional views illustrating a method of manufacturing a semiconductor device in accordance with an embodiment of the present invention.
Figure 4 is an image showing a comparison between the contact hole formed according to the embodiment of the present invention and the contact hole formed according to the prior art.

이하 본 발명이 속하는 기술분야에서 통상의 지식을 가진자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부도면을 참조하여 설명하기로 한다. 후술할 본 발명은 고종횡비를 갖는 콘택홀 형성공정시 낫오픈 및 보잉 발생을 방지할 수 있는 반도체 장치의 제조방법을 제공한다. DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENT Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings, in order to facilitate a person skilled in the art to easily carry out the technical idea of the present invention. The present invention to be described later provides a method of manufacturing a semiconductor device that can prevent the occurrence of sick open and bowing during the contact hole forming process having a high aspect ratio.

도 3a 내지 도 3d는 본 발명의 일실시예에 따른 반도체 장치 제조방법을 도시한 공정단면도이다.3A through 3D are cross-sectional views illustrating a method of manufacturing a semiconductor device in accordance with an embodiment of the present invention.

도 3a에 도시된 바와 같이, 소정의 구조물이 형성된 기판(21) 상에 절연막(22)을 형성한다. 절연막(22)은 다양한 물질막을 포함한다. 일례로 절연막(22)은 산화막으로 형성한다. As shown in FIG. 3A, an insulating film 22 is formed on the substrate 21 on which a predetermined structure is formed. The insulating film 22 includes various material films. In one example, the insulating film 22 is formed of an oxide film.

다음으로, 절연막(22) 상에 하드마스크패턴(23)을 형성한다. 일례로, 하드마스크패턴(23)은 폴리실리콘막으로 형성한다. Next, the hard mask pattern 23 is formed on the insulating film 22. For example, the hard mask pattern 23 is formed of a polysilicon film.

다음으로, 하드마스크패턴(23)을 식각장벽으로 제1압력에서 주파수가 60MHz인 제1RF파워를 사용하여 절연막(22)을 일부 식각하여 콘택홀(24)을 형성하는 1차 식각(101)을 실시한다. 일례로, 1차 식각(101)은 100mTorr 내지 10mTorr 범위의 압력에서 300W 내지 500W 범위의 60MHz RF파워를 사용하여 실시할 수 있다. Next, the first etching 101 forming the contact hole 24 by partially etching the insulating film 22 using the first RF power having a frequency of 60 MHz at the first pressure using the hard mask pattern 23 as an etching barrier. Conduct. For example, the primary etching 101 may be performed using 60 MHz RF power in the range of 300 W to 500 W at a pressure in the range of 100 mTorr to 10 mTorr.

1차 식각(101)은 식각가스와 비활성가스가 혼합된 혼합가스를 사용하여 실시한다. 이때, 상기 혼합가스에 하드마스크패턴(23)과 절연막(22) 사이의 선택비를 향상시키기 위하여 산소가스를 더 첨가할 수 있다. 일례로, 1차 식각(101)은 C4F6, Ar 및 O2가 혼합된 혼합가스(C4F6/Ar/O2)를 사용하여 실시할 수 있다. The primary etching 101 is performed using a mixed gas in which an etching gas and an inert gas are mixed. In this case, oxygen gas may be further added to the mixed gas in order to improve the selectivity between the hard mask pattern 23 and the insulating film 22. For example, the primary etching 101 may be performed using a mixed gas (C 4 F 6 / Ar / O 2 ) in which C 4 F 6 , Ar, and O 2 are mixed.

1차 식각(101)을 통해 형성된 콘택홀(24)은 전체 절연막(22)의 높이(H1) 대비 70% 내지 80% 범위의 깊이(H2)를 갖도록 형성한다. 이는 콘택홀(24)의 깊이가 증가함에 따라 식각속도가 급격히 저하되지 않는 시점까지 빠르게 식각하여 생산성을 향상시키기 위함이다. The contact hole 24 formed through the primary etching 101 is formed to have a depth H2 of 70% to 80% of the height H1 of the entire insulating film 22. This is to increase productivity by rapidly etching to a point where the etching speed does not drop rapidly as the depth of the contact hole 24 increases.

도 3b에 도시된 바와 같이, 하드마스크패턴(23)을 식각장벽으로 제1압력에서 주파수가 60MHz 제2RF파워를 사용하여 절연막(22)을 일부 식각하는 2차 식각(102)을 실시한다. 이하, 2차 식각(102)에 의하여 확장된 콘택홀(24)의 도면부호를 '24A'로 변경하여 표기한다. As shown in FIG. 3B, the secondary etching 102 is performed to partially etch the insulating film 22 using the second mask power having a frequency of 60 MHz at the first pressure using the hard mask pattern 23 as an etching barrier. Hereinafter, the reference numerals of the contact holes 24 extended by the secondary etching 102 will be changed to '24A'.

2차 식각(102)은 1차 식각(101)과 동일챔버에서 인시튜로 진행할 수 있으며, 제2RF파워는 제1RF파워보다 크다. 이때, 60MHz RF파워의 크기를 증가시키면 콘택홀(24A) 측벽방향으로의 식각특성이 향상되기 때문에 하드마스크패턴(23)과 절연막(22) 사이의 선택비를 개선함과 동시에 콘택홀(24A)의 선폭(특히, 바텀선폭)이 감소하는 것을 방지할 수 있다. 일례로, 2차 식각(102)은 100mTorr 내지 10mTorr 범위의 압력에서 500W 내지 700W 범위의 60MHz RF파워를 사용하여 실시할 수 있다.Secondary etching 102 may proceed in situ in the same chamber as the primary etching 101, the second RF power is greater than the first RF power. In this case, increasing the size of the 60 MHz RF power improves the etching characteristics in the sidewall direction of the contact hole 24A, thereby improving the selectivity between the hard mask pattern 23 and the insulating layer 22 and at the same time the contact hole 24A. The line width (especially bottom line width) can be prevented from decreasing. In one example, secondary etching 102 may be performed using 60 MHz RF power in the range of 500 W to 700 W at a pressure in the range of 100 mTorr to 10 mTorr.

2차 식각(102)은 1차 식각(101)과 동일한 혼합가스를 사용하여 실시한다. 일례로, 2차 식각(102)은 C4F6, Ar 및 O2가 혼합된 혼합가스(C4F6/Ar/O2)를 사용하여 실시할 수 있다. The secondary etching 102 is performed using the same mixed gas as the primary etching 101. For example, the secondary etching 102 may be performed using a mixed gas (C 4 F 6 / Ar / O 2 ) in which C 4 F 6 , Ar, and O 2 are mixed.

2차 식각(102)은 1차 식각(101) 이후에 잔류하는 절연막(22)을 일부 식각하되, 낫오픈 특성을 개선함과 동시에 콘택홀(24A)의 선폭을 확보하는데 주된 목적이 있는 식각공정이다. The secondary etching 102 etches some of the insulating film 22 remaining after the primary etching 101, but improves the open-open characteristics and at the same time secures the line width of the contact hole 24A. to be.

도 3c에 도시된 바와 같이, 하드마스크패턴(23)을 식각장벽으로 제2압력에서 주파수가 60MHz 제1RF파워를 사용하여 절연막(22)을 일부 식각하는 3차 식각(103)을 실시한다. 이하, 3차 식각(103)에 의하여 확장된 콘택홀(24A)의 도면부호를 '24B'로 변경하여 표기한다. As shown in FIG. 3C, the third mask 103 is partially etched using the hard mask pattern 23 as an etch barrier using a first RF power having a frequency of 60 MHz at a second pressure. Hereinafter, the reference numerals of the contact holes 24A extended by the tertiary etching 103 are changed to '24B'.

3차 식각(103)은 2차 식각(102)과 동일챔버에서 인시튜로 진행할 수 있으며, 제2압력은 제1압력보다 낮다. 이때, 1차 및 2차 식각(101, 102)보다 낮은 압력에서는 식각을 위한 이온 또는 라디컬의 직진성이 향상되기 때문에 콘택홀(24B)의 깊이가 증가함에 따라 식각속도가 저하되는 것을 방지할 수 있다. 일례로, 3차 식각(103)은 적어도 10mTorr 이하 예컨대, 10mTorr 내지 0.1mTorr 범위의 압력에서 300W 내지 500W 범위의 60MHz RF파워를 사용하여 실시할 수 있다.The tertiary etching 103 may proceed in situ in the same chamber as the secondary etching 102 and the second pressure is lower than the first pressure. At this time, since the linearity of ions or radicals for etching is improved at a pressure lower than the primary and secondary etchings 101 and 102, the etching speed may be prevented from decreasing as the depth of the contact hole 24B increases. have. As an example, the tertiary etching 103 may be performed using 60 MHz RF power in the range 300 W to 500 W at a pressure in the range of at least 10 mTorr or less, for example, at a range of 10 mTorr to 0.1 mTorr.

3차 식각(103)은 식각가스와 폴리머 생성가스가 혼합된 혼합가스를 사용하여 실시할 수 있다. 이때, 상기 혼합가스에 하드마스크패턴(23)과 절연막(22) 사이의 선택비를 향상시키기 위하여 산소가스를 더 첨가할 수 있다. 여기서, 폴리머 생성가스는 콘택홀(24B)을 포함한 구조물 표면에 폴리머막(미도시)을 형성하여 3차 식각(103)시 압력을 감소시켜 이온 또는 라디컬의 직진성이 향상됨에 따라 콘택홀(24B) 측벽의 보잉 발생 및 하드마스크패턴(23)의 과도한 손실을 방지하는 역할을 수행한다. 아울러, 3차 식각(103)에서는 비활성가스를 사용하지 않음으로써, 콘택홀(24B) 측벽의 보잉 발생 및 하드마스크패턴(23)의 과도한 손실을 보다 효과적으로 방지할 수 있다. 일례로, 3차 식각(103)은 C4F6(식각가스), COS(폴리머 생성가스) 및 O2가 혼합된 혼합가스(C4F6/COS/O2)를 사용하여 실시할 수 있다. The tertiary etching 103 may be performed using a mixed gas in which an etching gas and a polymer product gas are mixed. In this case, oxygen gas may be further added to the mixed gas in order to improve the selectivity between the hard mask pattern 23 and the insulating film 22. Here, the polymer generated gas forms a polymer film (not shown) on the surface of the structure including the contact hole 24B, thereby reducing the pressure during the third etching 103, thereby improving the linearity of the ions or radicals. ) To prevent boeing of the side wall and excessive loss of the hard mask pattern 23. In addition, by not using an inert gas in the tertiary etching 103, it is possible to more effectively prevent the occurrence of bowing on the sidewalls of the contact hole 24B and excessive loss of the hard mask pattern 23. For example, the tertiary etching 103 may be performed using a mixed gas (C 4 F 6 / COS / O 2 ) mixed with C 4 F 6 (etch gas), COS (polymer generated gas), and O 2. have.

3차 식각(103)은 2차 식각(102) 이후에 잔류하는 절연막(22)을 일부 식각하되, 콘택홀(24B)의 깊이가 증가함에 따른 식각속도 저하를 방지하는데 주된 목적이 있는 식각공정이다. The third etching 103 is an etching process which mainly etches the insulating film 22 remaining after the second etching 102 and prevents the etching rate from decreasing as the depth of the contact hole 24B increases. .

도 3d에 도시된 바와 같이, 하드마스크패턴(23)을 식각장벽으로 제2압력에서 주파수가 60MHz 제2RF파워를 사용하여 기판(21)이 노출될때까지 절연막(22)을 식각하는 4차 식각(104)을 실시한다. 이하, 4차 식각(103)에 의하여 확장된 콘택홀(24B)의 도면부호를 '24C'로 변경하여 표기한다. As shown in FIG. 3D, using the hard mask pattern 23 as an etch barrier, the fourth etching is performed to etch the insulating film 22 until the substrate 21 is exposed using a 60 MHz second RF power at a second pressure. 104). Hereinafter, the reference numeral of the contact hole 24B extended by the fourth etching 103 is changed to '24C' and described.

4차 식각(104)은 3차 식각(103)과 동일챔버에서 인시튜로 진행할 수 있으며, 제2RF파워는 제1RF파워보다 크다. 이때, 60MHz RF파워의 크기를 증가시키면 콘택홀(24C) 측벽방향으로의 식각특성이 향상되기 때문에 하드마스크패턴(23)과 절연막(22) 사이의 선택비를 개선함과 동시에 콘택홀(24C)의 선폭(특히, 바텀선폭)이 감소하는 것을 방지할 수 있다. 일례로, 4차 식각(104)은 10mTorr 내지 0.1mTorr 범위의 압력에서 500W 내지 700W 범위의 60MHz RF파워를 사용하여 실시할 수 있다.The fourth etching 104 may proceed in-situ in the same chamber as the third etching 103, and the second RF power is larger than the first RF power. In this case, increasing the size of the 60 MHz RF power improves the etching characteristics in the sidewall direction of the contact hole 24C, thereby improving the selectivity between the hard mask pattern 23 and the insulating layer 22 and at the same time the contact hole 24C. The line width (especially bottom line width) can be prevented from decreasing. In one example, the fourth etching 104 may be performed using 60 MHz RF power in the range 500 W to 700 W at a pressure in the range of 10 mTorr to 0.1 mTorr.

4차 식각(104)은 3차 식각(103)과 동일한 혼합가스를 사용하여 실시할 수 있다. 일례로, 4차 식각(104)은 C4F6(식각가스), COS(폴리머 생성가스) 및 O2가 혼합된 혼합가스(C4F6/COS/O2)를 사용하여 실시할 수 있다. The fourth etching 104 may be performed using the same mixed gas as the third etching 103. For example, the fourth etching 104 may be performed using a mixed gas (C 4 F 6 / COS / O 2 ) mixed with C 4 F 6 (etch gas), COS (polymer generated gas), and O 2. have.

4차 식각(104)은 3차 식각(103) 이후에 잔류하는 절연막(22)을 기판(21)이 노출될때까지 식각하되, 콘택홀(24B)의 깊이가 증가함에 따른 식각속도 저하를 방지함과 동시에 낫오픈 방지 및 바텀선폭을 확보하는 주된 목적이 있는 식각공정이다. The fourth etching 104 etches the insulating film 22 remaining after the third etching 103 until the substrate 21 is exposed, thereby preventing the etching rate from decreasing as the depth of the contact hole 24B increases. At the same time, it is an etching process whose main purpose is to prevent over-opening and secure bottom line width.

상술한 본 발명의 일실시예에 따르면, 1차 식각(101) 내지 4차 식각(104)을 통하여 콘택홀(24C)을 형성함으로써, 고종횡비를 갖는 콘택홀(24C)에서 낫오픈 및 보잉 발생을 방지할 수 있다. According to one embodiment of the present invention described above, by forming the contact hole 24C through the primary etching 101 to the fourth etching 104, it is preferable to open and boeing in the contact hole 24C having a high aspect ratio Can be prevented.

또한, 본 발명은 콘택홀(24C)의 깊이가 증가함에 따라 식각속도가 저하되는 것을 방지할 수 있으며, 이를 통해 생산성 및 하드마스크패턴(23)의 손실에 기인한 불량발생을 방지할 수 있다. In addition, the present invention may prevent the etching rate from decreasing as the depth of the contact hole 24C increases, thereby preventing the occurrence of defects due to the loss of productivity and the hard mask pattern 23.

도 4는 종래기술에 따라 형성된 콘택홀과 본 발명의 일실시예에 따라 형성된 콘택홀을 비교하여 나타낸 이미지이다. 4 is an image showing a contact hole formed according to the prior art and the contact hole formed according to an embodiment of the present invention.

도 4를 참조하면 하드마스크패턴을 식각장벽으로 절연막을 단일 조건으로 한번에 식각하여 콘택홀을 형성하는 종래기술에 비하여 절연막을 서로 다른 압력 및 RF파워를 갖는 조건으로 복수회 식각하여 콘택홀을 형성하는 본 발명이 보잉 및 낫오픈 측면에서 보다 우수한 특성을 구현하고 있음을 확인할 수 있다.
Referring to FIG. 4, the insulating film is etched a plurality of times under conditions having different pressures and RF power to form contact holes as compared with the conventional art of forming a contact hole by etching an insulating film at a time under a single condition using a hard mask pattern as an etching barrier. It can be seen that the present invention implements better characteristics in terms of boeing and better opening.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기 실시예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술사상의 범위내의 다양한 실시예가 가능함을 이해할 수 있을 것이다.
The technical idea of the present invention has been specifically described according to the above preferred embodiments, but it should be noted that the above embodiments are intended to be illustrative and not restrictive. In addition, it will be understood by those of ordinary skill in the art that various embodiments within the scope of the technical idea of the present invention are possible.

21 : 기판 22 : 절연막
23 : 하드마스크패턴] 24, 24A, 24B, 24C : 콘택홀
101 : 1차 식각 102 : 2차 식각
103 : 3차 식각 104 : 4차 식각21 substrate 22 insulating film
23: hard mask pattern] 24, 24A, 24B, 24C: contact hole
101: first etching 102: second etching
103: third etching 104: fourth etching

Claims (14)

절연막 상에 하드마스크패턴을 형성하는 단계; 및
상기 하드마스크패턴을 식각장벽으로 상기 절연막을 식각하여 콘택홀을 형성하되, 제1RF파워 및 상기 제1RF파워보다 큰 제2RF파워를 복수회 교번 인가하여 상기 절연막을 식각하는 반도체 장치 제조방법.
Forming a hard mask pattern on the insulating film; And
Forming a contact hole by etching the insulating layer using the hard mask pattern as an etch barrier, wherein the insulating layer is etched by alternately applying a first RF power and a second RF power larger than the first RF power.
청구항 2은(는) 설정등록료 납부시 포기되었습니다.Claim 2 has been abandoned due to the setting registration fee. 제1항에 있어서,
상기 콘택홀을 형성하는 단계는,
상기 제1 및 상기 제2RF파워로 60MHz 주파수를 사용하여 형성하는 반도체 장치 제조방법.
The method of claim 1,
Forming the contact hole,
And using a 60 MHz frequency with the first and second RF power.
청구항 3은(는) 설정등록료 납부시 포기되었습니다.Claim 3 has been abandoned due to the setting registration fee. 제1항에 있어서,
상기 콘택홀을 형성하는 단계는,
상기 콘택홀의 깊이가 증가할수록 챔버내 압력을 감소시키며 형성하는 반도체 장치 제조방법.
The method of claim 1,
Forming the contact hole,
And decreasing the pressure in the chamber as the depth of the contact hole increases.
청구항 4은(는) 설정등록료 납부시 포기되었습니다.Claim 4 has been abandoned due to the setting registration fee. 제1항에 있어서,
상기 콘택홀을 형성하는 단계는,
식각가스, 폴리머 생성가스 및 비활성가스가 혼합된 혼합가스를 사용하여 형성하는 반도체 장치 제조방법.
The method of claim 1,
Forming the contact hole,
A semiconductor device manufacturing method using a mixed gas of an etching gas, a polymer generated gas and an inert gas is mixed.
청구항 5은(는) 설정등록료 납부시 포기되었습니다.Claim 5 was abandoned upon payment of a set-up fee. 제4항에 있어서,
상기 콘택홀을 형성하는 단계는,
상기 콘택홀의 깊이가 증가할수록 상기 비활성가스의 유량을 감소시켜 형성하는 반도체 장치 제조방법.
The method of claim 4, wherein
Forming the contact hole,
And decreasing the flow rate of the inert gas as the depth of the contact hole increases.
청구항 6은(는) 설정등록료 납부시 포기되었습니다.Claim 6 has been abandoned due to the setting registration fee. 제4항에 있어서,
상기 콘택홀을 형성하는 단계는,
상기 콘택홀의 깊이가 증가할수록 상기 폴리머 생성가스의 유량을 증가시켜 형성하는 반도체 장치 제조방법.
The method of claim 4, wherein
Forming the contact hole,
And increasing the flow rate of the polymer generated gas as the depth of the contact hole increases.
절연막 상에 하드마스크패턴을 형성하는 단계; 및
상기 하드마스크패턴을 식각장벽으로 상기 절연막을 식각하여 콘택홀을 형성하는 단계를 포함하고,
상기 콘택홀을 형성하는 단계는,
제1압력에서 제1RF파워를 사용하여 상기 절연막을 일부 식각하는 1차 식각단계;
상기 제1압력에서 상기 제1RF파워보다 큰 제2RF파워를 사용하여 나머지 상기 절연막을 일부 식각하는 2차 식각단계;
상기 제1압력보다 낮은 제2압력에서 상기 제1RF파워를 사용하여 나머지 상기 절연막을 일부 식각하는 3차 식각단계; 및
상기 제2압력에서 상기 제2RF파워를 사용하여 나머지 상기 절연막을 식각하는 4차 식각단계
를 포함하는 반도체 장치 제조방법.
Forming a hard mask pattern on the insulating film; And
Etching the insulating layer using the hard mask pattern as an etch barrier to form a contact hole;
Forming the contact hole,
A first etching step of partially etching the insulating layer using a first RF power at a first pressure;
A second etching step of partially etching the insulating layer using a second RF power greater than the first RF power at the first pressure;
A third etching step of partially etching the remaining insulating layer using the first RF power at a second pressure lower than the first pressure; And
A fourth etching step of etching the remaining insulating film using the second RF power at the second pressure
≪ / RTI >
청구항 8은(는) 설정등록료 납부시 포기되었습니다.Claim 8 was abandoned when the registration fee was paid. 제7항에 있어서,
상기 콘택홀을 형성하는 단계에서,
상기 제1 및 제2RF파워로 60MHz 주파수를 사용하여 형성하는 반도체 장치 제조방법.
The method of claim 7, wherein
In the forming of the contact hole,
A method of manufacturing a semiconductor device, wherein the first and second RF powers are formed using a 60 MHz frequency.
청구항 9은(는) 설정등록료 납부시 포기되었습니다.Claim 9 has been abandoned due to the setting registration fee. 제7항에 있어서,
상기 콘택홀을 형성하는 단계에서,
상기 제1압력은 100mTorr 내지 10mTorr 범위를 갖는 반도체 장치 제조방법.
The method of claim 7, wherein
In the forming of the contact hole,
The first pressure has a range of 100mTorr to 10mTorr.
청구항 10은(는) 설정등록료 납부시 포기되었습니다.Claim 10 has been abandoned due to the setting registration fee. 제9항에 있어서,
상기 콘택홀을 형성하는 단계에서,
상기 제2압력은 10mTorr 내지 0.1mTorr 범위를 갖는 반도체 장치 제조방법.
10. The method of claim 9,
In the forming of the contact hole,
The second pressure is a semiconductor device manufacturing method having a range of 10mTorr to 0.1mTorr.
청구항 11은(는) 설정등록료 납부시 포기되었습니다.Claim 11 was abandoned upon payment of a setup registration fee. 제7항에 있어서,
상기 콘택홀을 형성하는 단계에서,
상기 1차 식각은 상기 절연막 높이 대비 70% 내지 80% 범위를 식각하는 반도체 장치 제조방법.
The method of claim 7, wherein
In the forming of the contact hole,
The first etching method is a semiconductor device manufacturing method for etching a range of 70% to 80% of the height of the insulating film.
청구항 12은(는) 설정등록료 납부시 포기되었습니다.Claim 12 is abandoned in setting registration fee. 제7항에 있어서,
상기 콘택홀을 형성하는 단계에서,
상기 1차 및 2차 식각은 식각가스 및 비활성가스가 혼합된 혼합가스를 사용하여 실시하는 반도체 장치 제조방법.
The method of claim 7, wherein
In the forming of the contact hole,
The first and second etching is a semiconductor device manufacturing method using a mixed gas of the etching gas and inert gas is mixed.
청구항 13은(는) 설정등록료 납부시 포기되었습니다.Claim 13 was abandoned upon payment of a registration fee. 제7항에 있어서,
상기 콘택홀을 형성하는 단계에서,
상기 3차 및 4차 식각은 식각가스 및 폴리머 생성가스가 혼합된 혼합가스를 사용하여 실시하는 반도체 장치 제조방법.
The method of claim 7, wherein
In the forming of the contact hole,
The third and fourth etching is a semiconductor device manufacturing method using a mixed gas of the etching gas and the polymer generated gas mixed.
청구항 14은(는) 설정등록료 납부시 포기되었습니다.Claim 14 has been abandoned due to the setting registration fee. 제7항에 있어서,
상기 콘택홀을 형성하는 단계에서,
상기 1차 내지 4차 식각은 동일챔버에서 인시튜로 진행하는 반도체 장치 제조방법. The method of claim 7, wherein
In the forming of the contact hole,
The first to fourth etching is performed in-situ in the same chamber.
KR1020100123967A 2010-12-07 2010-12-07 Method for fabricating semiconductor device KR101175278B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100123967A KR101175278B1 (en) 2010-12-07 2010-12-07 Method for fabricating semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100123967A KR101175278B1 (en) 2010-12-07 2010-12-07 Method for fabricating semiconductor device

Publications (2)

Publication Number Publication Date
KR20120062990A KR20120062990A (en) 2012-06-15
KR101175278B1 true KR101175278B1 (en) 2012-08-21

Family

ID=46683595

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100123967A KR101175278B1 (en) 2010-12-07 2010-12-07 Method for fabricating semiconductor device

Country Status (1)

Country Link
KR (1) KR101175278B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100838392B1 (en) * 2006-02-28 2008-06-13 주식회사 하이닉스반도체 Method for self aligned contact in semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100838392B1 (en) * 2006-02-28 2008-06-13 주식회사 하이닉스반도체 Method for self aligned contact in semiconductor device

Also Published As

Publication number Publication date
KR20120062990A (en) 2012-06-15

Similar Documents

Publication Publication Date Title
KR100834396B1 (en) Method for forming a pattern in semiconductor device
US10777480B2 (en) Systems and methods to enhance passivation integrity
JP2004335526A (en) Method of manufacturing semiconductor device
US9449821B2 (en) Composite hard mask etching profile for preventing pattern collapse in high-aspect-ratio trenches
JP3891087B2 (en) Polysilicon etching method
US7256129B2 (en) Method for fabricating semiconductor device
KR100714287B1 (en) Method for forming a pattern of semiconductor device
KR101175278B1 (en) Method for fabricating semiconductor device
US9425086B2 (en) Method of controlling contact hole profile for metal fill-in
KR20130023747A (en) Method for manufacturing semiconductor device
JP4360393B2 (en) Polysilicon etching method
US20080003821A1 (en) Method for fabricating semiconductor device
KR100886641B1 (en) Method for fabricating capacitor in semiconductor device
KR100733211B1 (en) Method for manufacturing semiconductor device
KR100772532B1 (en) Method for manufacturing semiconductor device
KR20100008173A (en) Method for fabricating semiconductor device
KR100751686B1 (en) Method of forming a shallow trench isolation in a NAND flash memory device
TWI482238B (en) Semiconductor hole structure
KR100685575B1 (en) Method for forming step channel of semiconductor device
TWI518743B (en) Method for fabricating patterned structure of semiconductor device
KR20070036495A (en) Method for forming contact hole in semiconductor device
JP2008016852A (en) Manufacturing method for flash memory element
KR20090056264A (en) Method for manufacturing capacitor in semiconductor device
KR20130043853A (en) Semiconductor device method for manufacturing the same
KR20080002533A (en) Method for fabricating fine pattern in semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150721

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160721

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170724

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee