KR20090056264A - Method for manufacturing capacitor in semiconductor device - Google Patents

Method for manufacturing capacitor in semiconductor device Download PDF

Info

Publication number
KR20090056264A
KR20090056264A KR1020070123336A KR20070123336A KR20090056264A KR 20090056264 A KR20090056264 A KR 20090056264A KR 1020070123336 A KR1020070123336 A KR 1020070123336A KR 20070123336 A KR20070123336 A KR 20070123336A KR 20090056264 A KR20090056264 A KR 20090056264A
Authority
KR
South Korea
Prior art keywords
storage node
capacitor
etching
semiconductor device
manufacturing
Prior art date
Application number
KR1020070123336A
Other languages
Korean (ko)
Inventor
남기원
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070123336A priority Critical patent/KR20090056264A/en
Publication of KR20090056264A publication Critical patent/KR20090056264A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

A method of manufacturing a capacitor of a semiconductor device is provided to prevent the leaning phenomenon of the storage node and improve the electrical characteristic of the semiconductor device. The method of manufacturing a capacitor of a semiconductor device comprises the formation step of the etch stop layer(33) and storage node insulating layer(34) and the formation step of mask pattern. The formation step of the storage node insulating layer and etch stop layer is performed in order to successively form the etch stop layer and storage node insulating layer on the substrate(31). The formation step of the mask pattern is performed to form the mask pattern which is located on surface the storage node insulating layer and defines a capacitor forming region. The method of manufacturing the capacitor of the semiconductor device more includes the etch step of the storage node insulating layer and the etch step of the etch stop layer.

Description

반도체 소자의 캐패시터 제조 방법{METHOD FOR MANUFACTURING CAPACITOR IN SEMICONDUCTOR DEVICE}METHODS FOR MANUFACTURING CAPACITOR IN SEMICONDUCTOR DEVICE}

본 발명은 반도체 소자의 제조 기술에 관한 것으로, 특히 반도체 소자의 캐패시터 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to the manufacturing technology of semiconductor devices, and more particularly to a method of manufacturing capacitors in semiconductor devices.

도1a 내지 도1c는 종래 기술에 따른 반도체 소자의 캐패시터 제조 방법을 설명하기 위한 공정 단면도이다.1A to 1C are cross-sectional views illustrating a method of manufacturing a capacitor of a semiconductor device according to the prior art.

도1a에 도시된 바와 같이, 소정의 하부 구조물이 형성된 기판(미도시됨) 상에 층간 절연막(11)을 형성한 후, 공지의 방법으로 층간 절연막(11)을 관통하는 스토리지 노드 콘택(storage node contact, 12)을 형성한다.As shown in FIG. 1A, after forming an interlayer insulating layer 11 on a substrate (not shown) on which a predetermined lower structure is formed, a storage node contact penetrating the interlayer insulating layer 11 by a known method. contact, 12).

이어서, 스토리지 노드 콘택(12)을 포함하는 층간 절연막(11) 상에 식각 정지용 질화막(13), 스토리지 노드 산화막(14) 및 하드마스크용 폴리실리콘막(15)을 형성한다. Subsequently, an etch stop nitride film 13, a storage node oxide film 14, and a hard mask polysilicon film 15 are formed on the interlayer insulating film 11 including the storage node contacts 12.

이어서, 하드마스크용 폴리실리콘막(15) 상에 스토리지 노드홀(storage node hole) 형성을 위한 포토레지스트 패턴(PR)을 형성한다. Subsequently, a photoresist pattern PR for forming a storage node hole is formed on the polymask 15 for hard mask.

도1b에 도시된 바와 같이, 포토레지스트 패턴(PR)을 식각 베리어로 하드마스크용 폴리실리콘막(15)을 식각한 후 적어도 식각된 하드마스크용 폴리실리콘막(15)을 식각 베리어로 스토리지 노드 산화막(14)을 식각하고, 연속하여 도1c에 도시된 바와 같이, 적어도 식각된 하드마스크용 폴리실리콘막(15)을 식각 베리어로 드러난 식각 정지용 질화막(13)을 식각하여 스토리지 노드홀(16)을 형성한다.As shown in FIG. 1B, the hard-silicon polysilicon layer 15 is etched using the photoresist pattern PR as an etch barrier, and at least the etched polysilicon layer 15 is etched as a storage node oxide layer. (14) is etched, and subsequently, as shown in FIG. 1C, the etch stop nitride film 13 exposed at least as an etch barrier is etched away from the hard node polysilicon film 15 to etch the storage node hole 16. Form.

이어서 본 명세서에서는 도시되지 않았으나, 후속 공정으로 스토리지 노드홀(16) 내부에 스토리지 노드를 형성한 후 습식 딥 아웃 공정으로 스토리지 노드 산화막(14)을 제거한다. 이어서, 스토리지 노드 상에 유전막 및 플레이트 노드를 형성함으로서 캐패시터를 완성할 수 있다.Subsequently, although not shown in the present specification, a storage node is formed in the storage node hole 16 by a subsequent process, and then the storage node oxide layer 14 is removed by a wet deep out process. The capacitor can then be completed by forming the dielectric and plate nodes on the storage node.

그러나, 이와 같은 종래 기술에 따른 캐패시터 제조 방법은 다음과 같은 문제점을 갖는다.However, such a capacitor manufacturing method according to the prior art has the following problems.

식각 정지용 질화막(13)을 식각하는 과정에서 식각 정지용 질화막(13) 상부의 스토리지 노드 산화막(14) 및 하드마스크용 폴리실리콘막(15)이 함께 식각되면서 형성되는 식각 반응물이 식각되는 식각 정지용 질화막(13)의 측벽에 부착됨에 따라, 식각된 식각 정지용 질화막(13)의 측벽은 경사 프로파일을 갖게 된다. 그에 따라, 스토리지 노드홀(16)의 바닥(bottom) 폭이 상부에 비하여 좁아지게 된다(도2 참조).In the process of etching the etch stop nitride film 13, the etch stop nitride film formed by etching the storage node oxide film 14 and the hard mask polysilicon film 15 on the etch stop nitride film 13 together is etched ( As attached to the sidewall of 13, the sidewall of the etch stop nitride film 13 has an inclined profile. As a result, the bottom width of the storage node hole 16 becomes narrower than the top (see FIG. 2).

이와 같이 식각 정지용 질화막(13)의 측벽 경사에 따라 스토리지 노드홀(16)의 바닥 폭이 좁아지게 되면, 습식 딥 아웃 공정으로 스토리지 노드 산화막(14)의 제거시 스토리지 노드가 기울어지는 리닝(leaning) 현상이 발생할 수 있고, 또한, 스토리지 노드로 이용되는 Ti/TiN의 증착이 불량해져 리키지(leakage)를 초래하게 될 수도 있다. As such, when the bottom width of the storage node hole 16 becomes narrow according to the inclination of the sidewall of the etch stop nitride layer 13, the storage node is inclined when the storage node oxide layer 14 is removed by a wet deep out process. A phenomenon may occur, and deposition of Ti / TiN used as a storage node may be poor, resulting in leakage.

본 발명은 상기한 종래기술의 문제점을 해결하기 위하여 제안된 것으로, 식각 정지막의 식각시 그 측벽이 수직 프로파일을 갖도록 함으로써 스토리지 노드용 도전막의 증착을 양호하게 하고 습식 딥 아웃이 수행되더라도 스토리지 노드의 리닝 현상을 방지할 수 있는 반도체 소자의 캐패시터 제조 방법을 제공하고자 한다.The present invention has been proposed to solve the above-mentioned problems of the prior art, and the sidewalls of the etch stop layer have a vertical profile so as to improve the deposition of the conductive layer for the storage node, even if a wet deep out is performed. An object of the present invention is to provide a method of manufacturing a capacitor of a semiconductor device.

상기 과제를 해결하기 위한 본 발명의 반도체 소자의 캐패시터 제조 방법은, 기판 상에 식각 정지막 및 스토리지 노드 절연막을 형성하는 단계; 상기 스토리지 노드 절연막 상에 캐패시터 영역 형성을 위한 마스크 패턴을 형성하는 단계; 상기 마스크 패턴을 식각 베리어로 상기 스토리지 노드 절연막을 식각하는 단계; 및 상기 마스크 패턴을 식각 베리어로 상기 식각 정지막을 식각하되, 상기 스토리지 노드 절연막 및 상기 마스크 패턴의 식각을 최소화할 수 있는 식각 가스를 이용하여 식각되는 상기 식각 정지막의 측벽이 실질적으로 수직 프로파일을 갖게 하는 단계를 포함한다.According to another aspect of the present invention, there is provided a method of manufacturing a capacitor of a semiconductor device, the method including: forming an etch stop layer and a storage node insulating layer on a substrate; Forming a mask pattern for forming a capacitor region on the storage node insulating layer; Etching the storage node insulating layer using the mask pattern as an etching barrier; And etching the etch stop layer using the mask pattern as an etch barrier, wherein the sidewalls of the etch stop layer etched using the storage node insulating layer and the etching gas capable of minimizing the etching of the mask pattern have a substantially vertical profile. Steps.

상술한 본 발명에 의한 반도체 소자의 캐패시터 제조 방법은, 식각 정지막의 식각시 그 측벽이 수직 프로파일을 갖도록 함으로써 스토리지 노드용 도전막의 증 착을 양호하게 하고 습식 딥 아웃이 수행되더라도 스토리지 노드의 리닝 현상을 방지할 수 있다.In the above-described method for manufacturing a capacitor of a semiconductor device according to the present invention, the sidewalls of the semiconductor device have a vertical profile during etching of the etch stop layer, so that the deposition of the conductive layer for the storage node can be improved and the storage phenomenon of the storage node can be prevented even when wet dip out is performed. You can prevent it.

이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.DETAILED DESCRIPTION Hereinafter, the most preferred embodiments of the present invention will be described with reference to the accompanying drawings so that those skilled in the art may easily implement the technical idea of the present invention. do.

도3a 내지 도3c는 본 발명의 일실시예에 따른 반도체 소자의 캐패시터 제조 방법을 설명하기 위한 공정 단면도이다.3A to 3C are cross-sectional views illustrating a method of manufacturing a capacitor of a semiconductor device according to an embodiment of the present invention.

도3a에 도시된 바와 같이, 소정의 하부 구조물이 형성된 기판(미도시됨) 상에 층간 절연막(31)을 형성한 후 층간 절연막(31)을 관통하는 스토리지 노드 콘택(32)을 형성한다.As shown in FIG. 3A, an interlayer insulating layer 31 is formed on a substrate (not shown) on which a predetermined lower structure is formed, and then a storage node contact 32 penetrating the interlayer insulating layer 31 is formed.

이어서, 스토리지 노드 콘택(32)을 포함하는 층간 절연막(31) 상에 식각 정지용 질화막(33) 및 스토리지 노드 산화막(34)을 형성한다. Subsequently, an etch stop nitride layer 33 and a storage node oxide layer 34 are formed on the interlayer insulating layer 31 including the storage node contacts 32.

이어서, 스토리지 노드 산화막(34) 상에 하드마스크용 폴리실리콘막(35)을 형성한 후, 이 하드마스크용 폴리실리콘막(35) 상에 스토리지 노드홀 형성을 위한 포토레지스트 패턴(PR)을 형성한다. Subsequently, a hard mask polysilicon layer 35 is formed on the storage node oxide layer 34, and then a photoresist pattern PR for forming a storage node hole is formed on the hard mask polysilicon layer 35. do.

도3b에 도시된 바와 같이, 포토레지스트 패턴(PR)을 식각 베리어로 하드마스크용 폴리실리콘막(35)을 식각한 후, 적어도 식각된 하드마스크용 폴리실리콘막(35)을 식각 베리어로 스토리지 노드 산화막(34)을 식각한다.As shown in FIG. 3B, after the photoresist pattern PR is etched as the etch barrier, the hard silicon polysilicon layer 35 is etched, and at least the etched hardmask polysilicon layer 35 is etched as the storage node. The oxide film 34 is etched.

도3c에 도시된 바와 같이, 적어도 식각된 하드마스크용 폴리실리콘막(35)을 식각 베리어로 드러난 식각 정지용 질화막(33)을 식각하여 스토리지 노드홀(36)을 형성한다. 이때, 전술한 종래 기술의 문제점을 해결하기 위하여 식각 정지용 질화막(33)의 식각은 그 측벽이 수직 프로파일을 갖도록 수행되어야 한다(점선 부분 참조). 이를 위하여 식각 정지용 질화막(33)의 식각 가스로 식각 정지용 질화막(33) 이외의 막 즉, 스토리지 노드 산화막(34) 및 하드마스크용 폴리실리콘막(35)의 식각을 최소화할 수 있는 가스가 이용되는 것이 바람직하다. 이러한 식각 가스는 식각 정지용 질화막(33)의 식각에 집중되기 때문에 종래 기술에 비하여 식각 정지용 질화막(33)의 수직 식각이 가능하다. As illustrated in FIG. 3C, at least the etch stop nitride film 33 exposing the etched hard silicon polysilicon film 35 as an etch barrier is etched to form a storage node hole 36. At this time, in order to solve the above-described problems of the prior art, the etching of the etch stop nitride film 33 should be performed such that the sidewall has a vertical profile (see dotted line). To this end, as an etching gas of the etch stop nitride film 33, a gas other than the etch stop nitride film 33, that is, a gas capable of minimizing the etching of the storage node oxide layer 34 and the hard mask polysilicon layer 35 is used. It is preferable. Since the etching gas is concentrated in the etching of the etch stop nitride film 33, the etching stop nitride film 33 can be vertically etched as compared with the prior art.

좀더 구체적으로는, 식각 정지용 질화막(33)의 식각 가스로 산소 가스와 불소계 가스(예를 들어, CHF3, CF4, C2F6, C3F8, C4F6 중 선택되는 하나 이상의 가스)의 혼합 가스를 이용하는 것이 바람직하며, 특히 산소 가스의 유량은 5~30sccm이고 불소계 가스의 유량은 15~100sccm이 되는 것이 바람직하다. 이러한 식각 가스를 이용하여 식각 정지용 질화막(33)을 식각하는 경우 식각률은 10~30Å/sec 정도가 됨이 바람직하고, 이때 스토리지 노드 산화막(34) 및 하드마스크용 폴리실리콘막(35)의 식각률은 각각 0~10Å/sec 정도가 됨이 바람직하다.More specifically, at least one selected from oxygen gas and fluorine-based gas (eg, CHF 3 , CF 4 , C 2 F 6 , C 3 F 8 , C 4 F 6 as an etching gas of the etch stop nitride film 33). Gas), and in particular, the flow rate of the oxygen gas is 5 to 30 sccm and the flow rate of the fluorine-based gas is preferably 15 to 100 sccm. When the etching stop nitride film 33 is etched using such an etching gas, the etching rate is preferably about 10 to 30 kW / sec, and at this time, the etching rate of the storage node oxide layer 34 and the polysilicon layer 35 for hard mask is It is preferable that it becomes about 0-10 microseconds / sec each.

도3c의 공정 결과, 식각된 식각 정지용 질화막(33)의 측벽이 실질적으로 수직 프로파일을 갖기 때문에 스토리지 노드홀(36)의 바닥 폭이 좁아지게 되는 것을 방지할 수 있다.As a result of the process of FIG. 3C, since the sidewall of the etch stop nitride film 33 has a substantially vertical profile, the bottom width of the storage node hole 36 can be prevented from narrowing.

이어서 본 명세서에서는 도시되지 않았으나, 후속 공정으로 스토리지 노드홀(36) 내부에 스토리지 노드를 형성한 후 습식 딥 아웃 공정으로 스토리지 노드 산화막(34)을 제거한다. 전술한 바와 같이, 스토리지 노드홀(36)의 바닥 폭이 좁아지지 않기 때문에 스토리지 노드의 증착이 양호하게 수행되며 습식 딥 아웃 공정이 수행되더라도 스토리지 노드의 리닝 발생을 억제할 수 있다.Subsequently, although not shown in the present specification, a storage node is formed in the storage node hole 36 in a subsequent process, and then the storage node oxide layer 34 is removed by a wet deep out process. As described above, since the bottom width of the storage node hole 36 is not narrowed, deposition of the storage node is performed well, and even if a wet deep out process is performed, the occurrence of lining of the storage node can be suppressed.

이어서, 스토리지 노드 상에 유전막 및 플레이트 노드를 형성함으로서 캐패시터를 완성할 수 있다.The capacitor can then be completed by forming the dielectric and plate nodes on the storage node.

도4는 본 발명의 일실시예에 따라 형성된 스토리지 노드홀을 나타내는 평면 및 단면 사진으로, 도4를 참조하면 본 발명의 일실시예에 따라 형성된 스토리지 노드홀의 바닥 부분은 측벽이 거의 수직 프로파일을 가짐을 알 수 있다. 그에 따라 스토리지 노드홀의 바닥 폭 감소를 방지하여 그로 인한 소자의 불량 즉, 리키지 현상 및 스토리지 노드의 리닝 현상을 방지할 수 있다. 4 is a plan view and a cross-sectional view of a storage node hole formed according to an embodiment of the present invention. Referring to FIG. 4, the bottom portion of the storage node hole formed according to the embodiment of the present invention has a substantially vertical profile of sidewalls. It can be seen. Accordingly, it is possible to prevent the bottom width of the storage node hole from being reduced, thereby preventing device defects, such as a leakage phenomenon and a lining phenomenon of the storage node.

본 발명의 기술 사상은 상기 바람직한 실시예들에 따라 구체적으로 기록되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.Although the technical spirit of the present invention has been specifically recorded in accordance with the above-described preferred embodiments, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, those skilled in the art will understand that various embodiments are possible within the scope of the technical idea of the present invention.

도1a 내지 도1c는 종래 기술에 따른 반도체 소자의 캐패시터 제조 방법을 설명하기 위한 공정 단면도.1A to 1C are cross-sectional views illustrating a method of manufacturing a capacitor of a semiconductor device according to the prior art.

도2는 종래 기술에 따라 형성된 스토리지 노드홀을 나타내는 평면 및 단면 사진.Figure 2 is a plan and cross-sectional photograph showing a storage node hole formed in accordance with the prior art.

도3a 내지 도3c는 본 발명의 일실시예에 따른 반도체 소자의 캐패시터 제조 방법을 설명하기 위한 공정 단면도.3A to 3C are cross-sectional views illustrating a method of manufacturing a capacitor of a semiconductor device in accordance with an embodiment of the present invention.

도4는 본 발명의 일실시예에 따라 형성된 스토리지 노드홀을 나타내는 평면 및 단면 사진.Figure 4 is a plan view and a cross-sectional view showing a storage node hole formed in accordance with an embodiment of the present invention.

* 도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings

31 : 층간 절연막 32 : 스토리지 노드 콘택31 interlayer insulating film 32 storage node contact

33 : 식각 정지용 질화막 34 : 스토리지 노드 산화막33: nitride film for etch stop 34: storage node oxide film

35 : 하드마스크용 폴리실리콘막 36 : 스토리지 노드홀35: polysilicon film for hard mask 36: storage node hole

Claims (8)

기판 상에 식각 정지막 및 스토리지 노드 절연막을 형성하는 단계;Forming an etch stop layer and a storage node insulating layer on the substrate; 상기 스토리지 노드 절연막 상에 캐패시터 영역 형성을 위한 마스크 패턴을 형성하는 단계;Forming a mask pattern for forming a capacitor region on the storage node insulating layer; 상기 마스크 패턴을 식각 베리어로 상기 스토리지 노드 절연막을 식각하는 단계; 및Etching the storage node insulating layer using the mask pattern as an etching barrier; And 상기 마스크 패턴을 식각 베리어로 상기 식각 정지막을 식각하되, 상기 스토리지 노드 절연막 및 상기 마스크 패턴의 식각을 최소화할 수 있는 식각 가스를 이용하여 식각되는 상기 식각 정지막의 측벽이 실질적으로 수직 프로파일을 갖게 하는 단계Etching the etch stop layer using the mask pattern as an etch barrier, wherein the sidewalls of the etch stop layer etched using an etching gas capable of minimizing etching of the storage node insulating layer and the mask pattern have a substantially vertical profile. 를 포함하는 반도체 소자의 캐패시터 제조 방법.Capacitor manufacturing method of a semiconductor device comprising a. 제1항에 있어서,The method of claim 1, 상기 식각 정지막은, 질화막으로 이루어지는The etch stop film is made of a nitride film 반도체 소자의 캐패시터 제조 방법.Method for manufacturing a capacitor of a semiconductor device. 제2항에 있어서,The method of claim 2, 상기 스토리지 노드 절연막은, 산화막으로 이루어지고,The storage node insulating film is made of an oxide film, 상기 마스크 패턴은, 폴리실리콘막으로 이루어지는The mask pattern is made of a polysilicon film 반도체 소자의 캐패시터 제조 방법.Method for manufacturing a capacitor of a semiconductor device. 제2항 또는 제3항에 있어서,The method according to claim 2 or 3, 상기 식각 정지막 식각 단계는,The etching stop layer etching step, 산소 가스와 불소계 가스의 혼합 가스를 이용하여 수행되는Is performed using a mixed gas of oxygen gas and fluorine-based gas 반도체 소자의 캐패시터 제조 방법.Method for manufacturing a capacitor of a semiconductor device. 제4항에 있어서,The method of claim 4, wherein 상기 불소계 가스는,The fluorine-based gas, CHF3, CF4, C2F6, C3F8, C4F6 중 선택되는 하나 이상의 가스인At least one gas selected from CHF 3 , CF 4 , C 2 F 6 , C 3 F 8 , C 4 F 6 반도체 소자의 캐패시터 제조 방법.Method for manufacturing a capacitor of a semiconductor device. 제4항에 있어서,The method of claim 4, wherein 상기 산소 가스의 유량은 5~30sccm이고, 상기 불소계 가스의 유량은 15~100sccm인The flow rate of the oxygen gas is 5 ~ 30sccm, the flow rate of the fluorine-based gas is 15 ~ 100sccm 반도체 소자의 캐패시터 제조 방법.Method for manufacturing a capacitor of a semiconductor device. 제1항 내지 제3항 중 어느 한 항에 있어서,The method according to any one of claims 1 to 3, 상기 식각 정지막 식각 단계는,The etching stop layer etching step, 상기 식각 정지막의 식각률을 10~30Å/sec로 하여 수행되면서,While performing the etching rate of the etch stop film to 10 ~ 30 Å / sec, 상기 스토리지 노드 절연막 및 상기 마스크 패턴의 식각률을 각각 0~10Å/sec로 하여 수행되는The etching rate of the storage node insulating layer and the mask pattern is set to 0 to 10 ms / sec, respectively. 반도체 소자의 캐패시터 제조 방법.Method for manufacturing a capacitor of a semiconductor device. 제1항에 있어서,The method of claim 1, 상기 식각 정지막 식각 단계 후에,After the etch stop film etching step, 스토리지 노드를 형성하는 단계; 및Forming a storage node; And 습식 딥 아웃으로 상기 스토리지 노드 절연막을 제거하는 단계Removing the storage node insulating layer by a wet deep out 를 더 포함하는 반도체 소자의 캐패시터 제조 방법.Capacitor manufacturing method of a semiconductor device further comprising.
KR1020070123336A 2007-11-30 2007-11-30 Method for manufacturing capacitor in semiconductor device KR20090056264A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070123336A KR20090056264A (en) 2007-11-30 2007-11-30 Method for manufacturing capacitor in semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070123336A KR20090056264A (en) 2007-11-30 2007-11-30 Method for manufacturing capacitor in semiconductor device

Publications (1)

Publication Number Publication Date
KR20090056264A true KR20090056264A (en) 2009-06-03

Family

ID=40987687

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070123336A KR20090056264A (en) 2007-11-30 2007-11-30 Method for manufacturing capacitor in semiconductor device

Country Status (1)

Country Link
KR (1) KR20090056264A (en)

Similar Documents

Publication Publication Date Title
US20060073699A1 (en) Method for fabricating semiconductor device
KR100812603B1 (en) Method for contact of semiconductor device by post treatment
KR100632653B1 (en) Method for forming bitline in semiconductor device
KR100831975B1 (en) Method for forming pattern in semiconductor device
KR100576463B1 (en) A method for forming a contact of a semiconductor device
KR100780629B1 (en) Method for manufacturing semiconductor device with recess gate
KR20090110568A (en) Method for forming contact hole in semiconductor device and method for forming bitline contact hole using the same
KR20080060020A (en) Method for manufacturing of semiconductor device
KR101004526B1 (en) Method for forming capacitor of semiconductor device
KR20090056264A (en) Method for manufacturing capacitor in semiconductor device
KR100859254B1 (en) Method of manufacturing a capacitor in a semiconductor device
KR100597090B1 (en) Method for fabricating gate electrode of semiconductor device
KR100688062B1 (en) Method for fabricating capacitor in semiconductor memory device
KR100558038B1 (en) Method for fabricating semiconductor device
KR20070069814A (en) Method for fabricating the same of semiconductor device
KR100386454B1 (en) Method for forming the semiconductor device
KR100772532B1 (en) Method for manufacturing semiconductor device
KR20050074756A (en) Method of forming ultra fine contact hole for semiconductor device
KR100529379B1 (en) Method for manufacturing capacitor in secmiconductor device
KR100745058B1 (en) Method for forming self align contact hole of semiconductor device
KR20070002798A (en) Method for manufacturing semiconductor device
KR100849773B1 (en) Method for manufacturing semiconductor device
KR100745057B1 (en) Method for fabricating of semiconductor device
KR100838393B1 (en) Method for fabricating semiconductor device
KR100745052B1 (en) Method for forming the landing plug contact hole in semiconductor device

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid