KR101175231B1 - 반도체 소자 및 그 제조방법 - Google Patents
반도체 소자 및 그 제조방법 Download PDFInfo
- Publication number
- KR101175231B1 KR101175231B1 KR1020050029922A KR20050029922A KR101175231B1 KR 101175231 B1 KR101175231 B1 KR 101175231B1 KR 1020050029922 A KR1020050029922 A KR 1020050029922A KR 20050029922 A KR20050029922 A KR 20050029922A KR 101175231 B1 KR101175231 B1 KR 101175231B1
- Authority
- KR
- South Korea
- Prior art keywords
- region
- drift region
- gate electrode
- junction
- substrate
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 15
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 10
- 238000000034 method Methods 0.000 title claims description 30
- 239000000758 substrate Substances 0.000 claims abstract description 33
- 239000012535 impurity Substances 0.000 claims abstract description 13
- 150000002500 ions Chemical class 0.000 claims description 12
- 238000005468 ion implantation Methods 0.000 description 7
- 238000009792 diffusion process Methods 0.000 description 6
- 238000002955 isolation Methods 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 235000013599 spices Nutrition 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 238000009279 wet oxidation reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 장채널을 갖는 고전압용 UniMOS 트랜지스터에서 발생하는 커런트 리버스 현상과 문턱전압이 크게 증가하는 것을 방지할 수 있는 반도체 소자 및 그 제조방법을 제공하기 위한 것으로, 이를 위해 본 발명에서는 기판 상에 형성된 게이트 전극과, 상기 게이트 전극의 양측으로 노출된 상기 기판에 형성된 제1 및 제2 접합영역과, 상기 제1 접합영역을 감싸고 일부가 상기 게이트 전극과 중첩되도록 상기 제1 및 상기 제2 접합영역과 반대 타입의 불순물 이온으로 상기 기판에 형성된 제1 드리프트 영역과, 상기 제2 접합영역을 감싸고 상기 제1 드리프트 영역과 일정거리 이격되도록 상기 제1 드리프트 영역과 반대 타입의 불순물 이온으로 상기 기판에 형성된 제2 드리프트 영역을 포함하는 반도체 소자를 제공한다.
장채널, 커런트 리버스, 문턱전압, 드리프트.
Description
도 1은 본 발명의 바람직한 실시예에 따른 반도체 소자를 설명하기 위하여 도시한 고전압용 UniMOS 트랜지스터의 평면도.
도 2는 도 1에 도시된 I-I' 절취선을 따라 도시한 단면도.
도 3 내지 도 6은 도 2에 도시된 본 발명의 바람직한 실시예에 따른 반도체 소자의 제조방법을 설명하기 위해 도시한 공정단면도.
〈도면의 주요 부분에 대한 부호의 설명〉
10 : 웰
11 : N- 드리프트
12a, 12b : P- 드리프트
13 : 필드 산화막
14 : 게이트 절연막
15 : 폴리 실리콘막
16 : 게이트 전극
17 : N+ 접합영역
18 : P+ 접합영역
A : 액티브 영역
본 발명은 반도체 소자 및 그 제조방법에 관한 것으로, 특히 40V 이상의 항복전압(Break Voltage, BV)을 갖는 고전압용 UniMOS(Unipolar Metal Oxide Semiconductor) 트랜지스터 및 그 제조방법에 관한 것이다.
일반적으로, 0.18㎛급에서 40V 이상의 항복전압을 갖기 위해 고전압용 MOS 트랜지스터는 2㎛ 이상의 장채널(long channel)을 갖는다. 그러나, 이러한 고전압용 UniMOS 트랜지스터에서는 문턱전압(threshold Voltage)이 높게 설정되는 한편, 유효 채널 길이(effective channel length)를 기준으로 하여 채널 길이(channel length)가 어느 정도 이상 길어지는 경우, 드레인 영역과 소오스 영역을 흐르는 전류의 양이 단채널(short channel)보다 작아지는 커런트 리버스(current reverse) 현상이 발생하게 된다. 이로 인하여, 설계자가 회로 설계시 스파이스(spice)와 일렉트리컬 파라미터(electrical parameters)를 정확하게 파악하여 설정할 수 없는 문제가 발생한다.
따라서, 본 발명은 상기한 종래기술의 문제점을 해결하기 위해 제안된 것으로서, 장채널을 갖는 고전압용 UniMOS 트랜지스터에서 발생하는 커런트 리버스 현상과 문턱전압이 크게 증가하는 것을 방지할 수 있는 반도체 소자 및 그 제조방법을 제공하는데 그 목적이 있다.
상기에서 설명한 목적을 달성하기 위한 일측면에 따른 본 발명은, 기판 상에 형성된 게이트 전극과, 상기 게이트 전극의 양측으로 노출된 상기 기판에 형성된 제1 및 제2 접합영역과, 상기 제1 접합영역을 감싸고 일부가 상기 게이트 전극과 중첩되도록 상기 제1 및 상기 제2 접합영역과 반대 타입의 불순물 이온으로 상기 기판에 형성된 제1 드리프트 영역과, 상기 제2 접합영역을 감싸고 상기 제1 드리프트 영역과 일정거리 이격되도록 상기 제1 드리프트 영역과 반대 타입의 불순물 이온으로 상기 기판에 형성된 제2 드리프트 영역을 포함하는 반도체 소자를 제공한다.
또한, 상기에서 설명한 목적을 달성하기 위한 다른 측면에 따른 본 발명은, 기판 내에 웰을 형성하는 단계와, 상기 웰 내의 소정 영역에 제1 드리프트 영역을 형성하는 단계와, 상기 제1 드리프트 영역의 바깥으로 노출된 상기 기판에 상기 제1 드리프트 영역과 반대 타입의 불순물 이온을 주입시켜 제2 드리프트 영역을 형성하는 단계와, 상기 제2 드리프트 영역 전체를 노출시키고 상기 제1 드리프트 영역의 일부를 덮도록 상기 기판 상에 게이트 전극을 형성하는 단계와, 상기 게이트 전극의 양측으로 노출된 상기 제1 드리프트 영역 및 상기 제2 드리프트 영역 내에 제1 접합영역 및 제2 접합영역을 형성하는 단계를 포함하는 반도체 소자의 제조방법을 제공한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
실시예
도 1은 본 발명의 바람직한 실시예에 따른 반도체 소자를 설명하기 위하여 도시한 고전압용 UniMOS 트랜지스터의 평면도이고, 도 2는 도 1에 도시된 I-I' 절취선을 따라 도시한 단면도이다. 여기서는, 설명의 편의를 위해 일례로 NMOS 트랜지스터를 도시하였다.
도 1 및 도 2를 참조하면, 본 발명의 바람직한 실시예에 따른 반도체 소자는 반도체 기판(미도시) 상의 소정 영역에 형성된 게이트 전극(16)과, 게이트 전극(16)의 일측으로 노출된 기판과 게이트 전극(16) 하부 기판의 일정 영역에 걸쳐 게이트 전극(16)과 나란한 방향으로 형성된 P- 드리프트 영역(drift region, 12b)과, 게이트 전극(16)의 일측으로 노출된 P- 드리프트 영역(12b) 및 기판에 각각 형성된 N+ 접합영역(17a, 17b)을 포함한다.
P- 드리프트 영역(12b)(이하, 제1 드리프트 영역이라 함)은 인접하게 형성된 N- 드리프트 영역(11)(이하, 제2 드리프트 영역이라 함)과 일정한 간격(W2)으로 이격되도록 형성된다. 또한, 제1 드리프트 영역(12b)은 N+ 접합영역(17a; 이하, 제1 접합영역)을 감싸도록 형성되고, N+ 접합영역(17b; 이하, 제2 접합영역)과 일정한 간격으로 이격되도록 형성된다. 이때, 제1 접합영역(17a)은 게이트 전극(16)과 일정한 간격(W1), 바람직하게는 0.75㎛의 간격으로 이격되도록 형성된다. 또한, 제1 접합영역(17a) 및 제2 접합영역(17b)은 모두 액티브 영역(A) 내의 제1 드리프트 영역(12b) 및 제2 드리프트 영역(11)에 형성된다.
여기서, 제2 드리프트 영역(11)은 접합영역의 깊이를 깊게하여 제2 접합영역(17b)에 가해지는 전계를 분산시켜 전계 집중에 의한 접합 항복전압(breakdown voltage)을 높히기 위하여 제2 접합영역(17b)을 감싸도록 형성된다.
제1 드리프트 영역(12b)은 제2 접합영역(17b) 및 제2 드리프트 영역(11)에 도핑된 이온, 예컨대 인(Phosphorus, P), 비소(arsenic, As) 이온들이 채널 영역의 일측으로 확산되어 채널 길이가 유효 채널 길이 이하로 감소되는 것을 방지한다. 즉, 유효 채널 길이가 유지되도록 채널 길이를 고정(fix)시킨다. 이로써, 장채널에서 발생하는 커런트 리버스 현상을 방지할 수 있다.
또한, 제1 드리프트 영역(12b)을 통해 제2 접합영역(17b) 및 제2 드리프트 영역(11)이 채널영역으로 확산되는 것을 방지함으로써, 확산에 의해 채널 길이가 감소하는 경우를 고려하여 채널 길이가 감소한 만큼 감소되는 문턱전압을 증가시키기 위해 진행되는 문턱전압 조절용 이온주입공정시 웰(10) 농도를 높게 가져가야하는 것을 방지할 수 있다. 이로써, 제1 드리프트 영역(12b) 및 제2 드리프트 영역(11) 간에 위치되는 채널 영역에서의 웰(10) 농도를 일정하게 유지시켜줌으로써 문턱전압이 증가하는 것을 방지할 수 있다.
한편, 금속배선 공정을 선택적으로 실시하여 제1 및 제2 접합영역(17a, 17b) 중 소오스 영역 또는 드레인 영역으로 사용될 접합영역을 적절히 선택한다. 예컨대, 금속배선 공정을 통해 제1 접합영역(17a)을 소오스 영역으로 하고, 제2 접합영역(17b)을 드레인 영역으로 사용하면 된다.
이하, 도 2에 도시된 본 발명의 바람직한 실시예에 따른 반도체 소자의 제조방법을 도 3 내지 도 6을 참조하여 설명하기로 한다. 도 3 내지 도 6에는 NMOS 트랜지스터만 도시되어 있으나, 이하에서는 이해를 돕고자 CMOS 트랜지스터 제조방법으로 설명하기로 한다.
먼저, 도 3에 도시된 바와 같이, 기판(미도시) 내에 확산(diffusion)공정 또는 이온주입(ion implantation)공정을 실시하여 PMOS 영역에 고전압용 N-웰(HNWELL, 미도시)를 형성하고, NMOS 영역에 고전압용 P-웰(HPWELL, 10)을 형성한 다. 참고로, 확산 공정은 선증착(pre-deposition) 단계와 드라이브 인(drive-in) 단계로 이루어지며, 선증착은 일정량의 N형 또는 P형 불순물을 기판의 표면에 주입시키는 단계이고, 드라이브 인은 기판의 표면에 선증착된 불순물의 양을 온도와 공정시간을 조절하여 최종 접합깊이와 농도 분포를 얻도록 하는 단계이다. 한편, 이온주입공정은 불순물 원자를 이온 상태로 가속시켜서 기판에 직접 주입하는 방식이다. 물론, 이온주입공정에서도 확산공정에서와 같이 열처리 공정을 이용한 드라이브 인 단계를 실시할 수도 있다.
이어서, N형 또는 P형 불순물 이온을 이용한 확산공정 또는 이온주입공정을 실시하여 N-웰과 P-웰(10) 내의 소정 영역에 각각 N- 드리프트 영역(11)과 P- 드리프트 영역(12a, 12b)을 형성한다. 이때, P-웰 내에 형성되는 P- 드리프트 영역(12b)은 N- 드리프트 영역(11)과 일정한 간격(W2)으로 이격되도록 채널영역 내의 일정 영역과 채널영역의 일측에 걸쳐 형성된다. 또한, N-웰 내에 형성되는 N- 드리프트 영역은 NMOS 영역에서 게이트 전극(16; 도 5 참조)의 일측으로 노출된 기판 및 게이트 전극(16) 하부 기판의 일정 영역에 걸쳐 형성되는 P- 드리프트 영역(12b)과 동일한 형태로 형성된다.
한편, P- 드리프트 영역(12a)은 PMOS 영역과 NMOS 영역을 전기적으로 분리시키는 소자 분리용으로 기능하기도 한다.
이어서, 도 4에 도시된 바와 같이, LOCOS(LOCal Oxidation of Silicon) 공정을 실시하여 기판의 소정 영역에 액티브 영역(active region))과 필드 영역(fild region)을 정의하는 필드 산화막(13)을 형성한다. 한편, LOCOS 공정 대신에 STI(Shallow Trench Isolation) 공정 또는 DTI(Deep Trench Isolation) 공정을 실시하여 액티브 영역과 필드 영역을 정의하는 소자 분리막을 형성할 수도 있다. 이경우, 소자 분리용으로 기능하는 P- 드리프트 영역(12a)은 형성하지 않을 수도 있다.
이어서, 도 5에 도시된 바와 같이, PMOS 영역과 NMOS 영역의 채널 영역에 각각 문턱전압 조절용 이온주입공정을 실시한다.
이어서, 산화공정을 실시하여 PMOS 영역과 NMOS 영역에 게이트 절연막(14)을 형성한다. 이때, 산화공정은 수증기와 같은 산화기체 내에서 실리콘 기판을 대략 900 내지 1000℃의 온도에서 가열하는 습식산화방식으로 실시하거나, 순수한 산소를 산화기체로 사용하여 약 1200℃의 온도에서 가열하는 건식산화방식으로 실시한다.
이어서, 게이트 절연막(14) 상에 도전막으로 폴리 실리콘막(15)을 증착한다. 이때, 폴리 실리콘막(15)은 도프트(doped) 또는 언도프트(undoped) 실리콘막으로 형성한다. 예컨대, 언도프트 실리콘막의 경우에는 SiH4를 이용하여 LPCVD(Low Pressure Chemical Vapor Deposition) 방식으로 증착한다. 한편, 도프트 실리콘막의 경우에는 SiH4에 PH3, PCl5, BCl3 또는 B2H6를 혼합시킨 기체를 이용하여 LPCVD 방 식으로 증착한다.
한편, 폴리 실리콘막(15) 상부에는 텅스텐층(또는, 텅스텐 실리사이드층)(미도시)이 더 형성될 수도 있다.
이어서, 포토리소그래피(photlithography) 공정을 실시하여 폴리 실리콘막(15)과 게이트 절연막(14)을 식각하여 PMOS 영역과 NMOS 영역에 각각 게이트 전극(16)을 형성한다.
이어서, 도 6에 도시된 바와 같이, 소오스/드레인 이온주입공정을 실시하여 PMOS 영역과 NMOS 영역에서 각 게이트 전극(16)의 양측으로 노출된 N- 드리프트 영역(11) 및 P- 드리프트 영역(12b) 내에 N+ 접합영역(17a, 17b)을 형성한다. 이로써, NMOS 영역의 N- 드리프트 영역(11) 및 P- 드리프트 영역(12b) 내에 N+ 접합영역(17a, 17b)이 형성되고, PMOS 영역의 N- 드리프트 영역(미도시) 및 P- 드리프트 영역(미도시) 내에는 P+ 접합영역(미도시)이 형성된다. P+ 또는 N+ 접합영역(17a, 17b)은 각각 소오스 영역 또는 드레인 영역으로 기능한다.
한편, 미설명된 참조부호 '18'은 PMOS 영역에서 형성된 P+ 접합영역과 동시에 형성되는 접합영역으로서, 소자 분리 기능을 수행한다.
본 발명의 기술 사상은 바람직한 실시예에서 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한 다. 또한, 본 발명은 이 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예들이 가능함을 이해할 수 있을 것이다.
이상에서 설명한 바와 같이, 본 발명에 의하면 게이트 전극의 일측으로 노출된 기판과 게이트 전극 하부 기판의 일정 영역에 걸쳐 접합영역과 서로 다른 타입(type)의 불순물 이온을 주입시켜 게이트 전극과 나란한 방향으로 드리프트 영역을 형성함으로써, 접합영역에 도핑된 이온들이 채널 영역으로 확산되어 채널 길이가 유효 채널 길이 이하로 감소되지 않게 된다. 이를 통해, 장채널 트랜지스터에서 발생하는 커런트 리버스 현상을 방지할 수 있다.
또한, 본 발명에 의하면 서로 다른 타입의 드리프트 영역 간에 위치되는 채널 영역에서의 기판 농도, 즉 웰 농도를 일정하게 유지시켜 이 부위에서 문턱전압이 증가하는 것을 방지할 수 있다.
Claims (8)
- 기판 상에 형성된 게이트 전극;상기 게이트 전극의 양측으로 노출된 상기 기판에 형성된 제1 및 제2 접합영역;상기 제1 접합영역을 감싸고 일부가 상기 게이트 전극의 일부와 중첩되도록 상기 제1 및 제2 접합영역과 반대타입의 불순물 이온으로 상기 기판에 형성된 제1 드리프트 영역; 및상기 제2 접합영역을 감싸고 상기 제1 드리프트 영역과 일정거리 이격되도록, 상기 제1 드리프트 영역과 반대 타입의 불순물 이온으로 상기 기판에 형성된 제2 드리프트 영역을 포함하는 반도체 소자.
- 제 1 항에 있어서,상기 제1 접합영역은 상기 게이트 전극과 일정거리 이격되도록 형성된 반도체 소자.
- 제 1 항 또는 제 2 항에 있어서,상기 제1 드리프트 영역은 상기 게이트 전극과 나란한 방향으로 형성된 반도체 소자.
- 기판 내에 웰을 형성하는 단계;상기 웰 내의 소정 영역에 제1 드리프트 영역을 형성하는 단계;상기 제1 드리프트 영역의 바깥으로 노출된 상기 기판에 상기 제1 드리프트 영역과 반대 타입의 불순물 이온을 주입시켜 제2 드리프트 영역을 형성하는 단계;상기 제1 드리프트 영역 전체를 노출시키고 상기 제2 드리프트 영역의 일부를 덮도록 상기 기판 상에 게이트 전극을 형성하는 단계; 및상기 게이트 전극의 일측으로 노출된 상기 제1 드리프트 영역 내에 제1 접합 영역을 형성하고, 상기 게이트 전극의 타측으로 노출된 상기 제2 드리프트 영역 내에 제2 접합 영역을 형성하는 단계;를 포함하는 반도체 소자의 제조방법.
- 제 4 항에 있어서,상기 제2 드리프트 영역은 상기 제1 드리프트 영역과 일정한 간격으로 이격되도록 형성하는 반도체 소자의 제조방법.
- 제 4 항 또는 제 5 항에 있어서,상기 제2 드리프트 영역은 상기 게이트 전극과 나란한 방향으로 형성하는 반도체 소자의 제조방법.
- 제 4 항 또는 제 5 항에 있어서,상기 제1 드리프트 영역은 상기 제2 접합영역과 일정한 간격으로 이격되도록 형성하는 반도체 소자의 제조방법.
- 제 4 항 또는 제 5 항에 있어서,상기 제1 접합영역은 상기 게이트 전극과 일정한 간격으로 이격되도록 형성하는 반도체 소자의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050029922A KR101175231B1 (ko) | 2005-04-11 | 2005-04-11 | 반도체 소자 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050029922A KR101175231B1 (ko) | 2005-04-11 | 2005-04-11 | 반도체 소자 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060107678A KR20060107678A (ko) | 2006-10-16 |
| KR101175231B1 true KR101175231B1 (ko) | 2012-08-21 |
Family
ID=37627787
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050029922A KR101175231B1 (ko) | 2005-04-11 | 2005-04-11 | 반도체 소자 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101175231B1 (ko) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100192183B1 (ko) | 1996-05-06 | 1999-06-15 | 김영환 | 고전압 트랜지스터의 제조방법 |
-
2005
- 2005-04-11 KR KR1020050029922A patent/KR101175231B1/ko active IP Right Grant
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100192183B1 (ko) | 1996-05-06 | 1999-06-15 | 김영환 | 고전압 트랜지스터의 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20060107678A (ko) | 2006-10-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7161213B2 (en) | Low threshold voltage PMOS apparatus and method of fabricating the same | |
| US6897525B1 (en) | Semiconductor device and method of manufacturing the same | |
| KR100962233B1 (ko) | 고전압 접합형 전계효과 트랜지스터 | |
| KR100923033B1 (ko) | 고내압 트렌치 ｍｏｓ 트랜지스터 및 그 제조 방법 | |
| KR100734704B1 (ko) | 반도체장치의 제조방법 | |
| CN101145580A (zh) | 半导体装置及其制造方法 | |
| JP2000077613A (ja) | 半導体装置の製造方法 | |
| US5913122A (en) | Method of making high breakdown voltage twin well device with source/drain regions widely spaced from FOX regions | |
| JP3448546B2 (ja) | 半導体装置とその製造方法 | |
| US5623154A (en) | Semiconductor device having triple diffusion | |
| US20090298255A1 (en) | Semiconductor device and manufacturing method thereof | |
| KR100342804B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| KR101175231B1 (ko) | 반도체 소자 및 그 제조방법 | |
| KR101128707B1 (ko) | 반도체 소자 및 그 제조방법 | |
| KR101267889B1 (ko) | 반도체 소자 및 그 제조방법 | |
| JP3744438B2 (ja) | 半導体装置 | |
| JP2000068499A (ja) | 半導体装置とその製造方法 | |
| KR100431324B1 (ko) | 반도체장치의 제조방법 | |
| US5850360A (en) | High-voltage N-channel MOS transistor and associated manufacturing process | |
| KR101097982B1 (ko) | 반도체 소자 및 그 제조방법 | |
| KR20060104023A (ko) | 반도체 소자 및 그 제조방법 | |
| KR20060108279A (ko) | 반도체 소자 및 그 제조방법 | |
| KR20060108298A (ko) | 반도체 소자 및 그 제조방법 | |
| JP4548946B2 (ja) | 半導体素子の製造方法 | |
| KR100731092B1 (ko) | 고전압 반도체소자 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E90F | Notification of reason for final refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20150716 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20160718 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20170719 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20180717 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20190716 Year of fee payment: 8 |