KR101175040B1 - 폴리이미드 에칭을 이용한 인쇄회로기판 제조방법 - Google Patents

폴리이미드 에칭을 이용한 인쇄회로기판 제조방법 Download PDF

Info

Publication number
KR101175040B1
KR101175040B1 KR1020100131529A KR20100131529A KR101175040B1 KR 101175040 B1 KR101175040 B1 KR 101175040B1 KR 1020100131529 A KR1020100131529 A KR 1020100131529A KR 20100131529 A KR20100131529 A KR 20100131529A KR 101175040 B1 KR101175040 B1 KR 101175040B1
Authority
KR
South Korea
Prior art keywords
layer
copper foil
polyimide
etching
polyimide layer
Prior art date
Application number
KR1020100131529A
Other languages
English (en)
Other versions
KR20120070108A (ko
Inventor
이봉준
양호민
고용남
Original Assignee
(주)인터플렉스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)인터플렉스 filed Critical (주)인터플렉스
Priority to KR1020100131529A priority Critical patent/KR101175040B1/ko
Publication of KR20120070108A publication Critical patent/KR20120070108A/ko
Application granted granted Critical
Publication of KR101175040B1 publication Critical patent/KR101175040B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/462Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar double-sided circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0137Materials
    • H05K2201/0154Polyimide

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은, 폴리이미드층의 저면에 제1동박층이 적층된 단면기판을 준비하는 단계와, 상기 폴리이미드층의 상면 일부분에 레지스트를 적층하는 단계와, 상기 레지스트가 적층되지 않은 상기 폴리이미드층의 나머지 부분을 에칭하여 상기 단면기판 상에 비아홀을 형성하고 상기 제1동박층의 상면 일부분을 노출시키는 단계와, 상기 레지스트를 제거하는 단계, 및 상기 폴리이미드층의 상면 일부분, 상기 제1동박층의 상면 일부분, 및 상기 비아홀의 내부를 서로 연결하는 제2동박층을 형성하는 단계를 포함하는 폴리이미드 에칭을 이용한 인쇄회로기판 제조방법을 제공한다.
상기 폴리이미드 에칭을 이용한 인쇄회로기판 제조방법에 따르면, 제1동박층과 폴리이미드층으로 구성된 단면기판으로부터 폴리이미드층을 에칭하여 비아홀을 먼저 형성한 다음 제2동박층을 형성하여 양면기판 형태를 구현함과 동시에 상하면의 동박층을 서로 연결함에 따라, 공정수 및 공정시간을 단축시킬 수 있고 제품의 품질을 향상시킬 수 있는 이점이 있다. 또한, 본 발명은 기존의 드릴링 방식이 아닌 에칭 방식을 적용함에 따라 해당 부분들을 한 번의 공정으로 제거하여, 공정 시간을 단축시킬 수 있고 생산성을 향상시킬 수 있다.

Description

폴리이미드 에칭을 이용한 인쇄회로기판 제조방법{Method of manufacturing printed circuit board using polyimide etching}
본 발명은 폴리이미드 에칭을 이용한 인쇄회로기판 제조방법에 관한 것으로서, 보다 상세하게는 인쇄회로기판의 절연층에 해당되는 폴리이미드층의 에칭을 이용하여 양면 동박층을 서로 연결하는 인쇄회로기판 제조방법에 관한 것이다.
절연층의 상하면에 동박층이 각각 형성된 양면기판에서 상기 상하면의 동박층을 서로 도통시키는 방법에 관하여 종래에 다양하게 개시되어 있다.
그 예로서, 상기 양면기판 상에 비아홀을 CNC 드릴링 또는 레이저 드릴링한 다음, 상기 비아홀의 내부와 상하면의 동박층을 서로 도통시키는 방식이 있다. 그런데, 이러한 드릴링 방식을 사용하는 경우, 표면 상에 스미어(smear)를 발생시켜서 제품의 품질을 떨어뜨릴 뿐만 아니라, 연결이 필요한 부분마다 비아홀을 일일이 드릴링해야 하므로 공정 시간이 장시간 소요되고 제품의 생산성이 떨어지는 문제점이 있다. 또한, 상기의 방법은 단면기판이 아닌 양면기판을 통해 진행하는 공정으로서 제조 단계가 복잡해지고 공정수가 많아지는 단점이 있다.
본 발명은 단면기판에서 폴리이미드층을 에칭한 다음 동박층을 형성하여 양면기판을 구현함과 동시에 상하면의 동박층을 서로 연결함에 따라 공정 시간을 단축시킬 수 있고 제품의 품질을 향상시킬 수 있는, 폴리이미드 에칭을 이용한 인쇄회로기판 제조방법을 제공하는데 목적이 있다.
본 발명은, 폴리이미드층의 저면에 제1동박층이 적층된 단면기판을 준비하는 단계와, 상기 폴리이미드층의 상면 일부분에 레지스트를 적층하는 단계와, 상기 레지스트가 적층되지 않은 상기 폴리이미드층의 나머지 부분을 에칭하여 상기 단면기판 상에 비아홀을 형성하고 상기 제1동박층의 상면 일부분을 노출시키는 단계와, 상기 레지스트를 제거하는 단계, 및 상기 폴리이미드층의 상면 일부분, 상기 제1동박층의 상면 일부분, 및 상기 비아홀의 내부를 서로 연결하는 제2동박층을 형성하는 단계를 포함하는 폴리이미드 에칭을 이용한 인쇄회로기판 제조방법을 제공한다.
여기서, 상기 폴리이미드층의 나머지 부분을 에칭하는 단계는, 가성 소다와 아민을 포함하는 에칭액을 사용할 수 있다.
또한, 상기 단면기판을 준비하는 단계에는 상기 폴리이미드층과 상기 제1동박층이 스퍼터링 방식 또는 캐스팅 방식으로 적층된 단면기판을 사용할 수 있다.
본 발명에 따른 폴리이미드 에칭을 이용한 인쇄회로기판 제조방법에 따르면, 제1동박층과 폴리이미드층으로 구성된 단면기판으로부터 폴리이미드층을 에칭하여 비아홀을 먼저 형성한 다음 제2동박층을 형성하여 양면기판 형태를 구현함과 동시에 상하면의 동박층을 서로 연결함에 따라, 공정수 및 공정시간을 단축시킬 수 있고 제품의 품질을 향상시킬 수 있는 이점이 있다.
또한, 본 발명은 기존의 드릴링 방식이 아닌 에칭 방식을 적용함에 따라 해당 부분들을 한 번의 공정으로 제거하여, 공정 시간을 단축시킬 수 있고 생산성을 향상시킬 수 있다.
도 1은 본 발명의 실시예에 따른 폴리이미드 에칭을 이용한 인쇄회로기판 제조방법의 흐름을 나타내는 단면도이다.
이하에서는 상기 폴리이미드 에칭을 이용한 인쇄회로기판 제조방법에 관하여 도 1을 참조로 하여 상세히 알아보고자 한다.
먼저, 폴리이미드층(110)의 저면에 제1동박층(120)이 적층된 단면기판을 준비한다(S110). 여기서, 상기 단면기판은 상기 폴리이미드층(110)과 상기 제1동박층(120)이 스퍼터링 방식 또는 캐스팅 방식으로 적층되어 있는 것을 사용한다. 즉, 상기 단면기판은 별도의 접착제 없이 폴리이미드층(110)의 일면에 동박층(120)이 직접 적층된 형태를 갖는다. 상기 스퍼터링 방식 또는 캐스팅 방식은 본 분야에서 공지된 사항이므로 상세한 설명은 생략한다.
그리고, 상기 폴리이미드층(110)의 상면 일부분에 레지스트(130)를 적층한다(S120). 이러한 레지스트(130)는 추후의 에칭 공정으로부터 상기 폴리이미드층(110)의 상면 일부분을 보호하기 위해 사용된다.
그런 다음, 상기 레지스트(130)가 적층되지 않은 상기 폴리이미드층(110)의 나머지 부분(111)을 에칭하여 상기 단면기판 상에 비아홀(140)을 형성하고 상기 제1동박층(120)의 상면 일부분을 노출시킨다(S130).
여기서, 상기 폴리이미드층(110)의 나머지 부분(111)의 에칭 시에는 강알칼리성 에칭액을 사용하는데, 그 예로서 가성소다와 아민을 포함하는 에칭액을 사용한다. 여기서, 가성소다는 수산화 나트륨(NaOH)를 의미하고, 아민으로는 암모니아(NH3)를 사용한다. 이때, 상기 수산화 나트륨, 암모니아 이외에 1% 내외의 첨가제 등이 사용될 수 있다. 이러한 폴리이미드 에칭액의 제조에 사용되는 순수(DI)는 10~20%가 사용되고, 이때 제조된 에칭액의 농도는 80~90%일 수 있다. 또한, 에칭액의 온도는 70~80℃일 수 있다.
만약, 상기 단면기판으로서 폴리이미드층(110)의 일면에 제1동박층(120)이 별도의 접착제를 통해 적층된 것을 사용하는 경우, 상기 폴리이미드층(110)의 에칭 작업이 상기 접착제로 인하여 제대로 이루어지지 않는 단점이 있다.
그러나, 본 실시예에서는 별도의 접착제 없이 스퍼터링 공법 또는 캐스팅 공법을 통해 폴리이미드층(110)에 제1동박층(120)이 직접 적층된 형태의 단면기판을 사용함에 따라, 상기 접착제를 사용한 경우에 비하여, 상기 에칭액을 통한 폴리이미드층(110)의 에칭 작업이 용이함은 물론이며 에칭 품질 또한 높일 수 있다.
이후에는 상기 레지스트(130)를 제거한다(S140). 이러한 레지스트(130)는 앞서의 에칭 공정이 완료된 이후에는 모두 제거하여 상기 폴리이미드층(110)의 상면 일부분 이 외부로 노출되도록 한다.
다음, 상기 폴리이미드층(110)의 상면 일부분, 상기 제1동박층(120)의 노출된 상면 일부분, 및 상기 비아홀(140)의 내부를 서로 연결하는 제2동박층(150)을 형성한다(S150).
이에 따라, 폴리이미드층(110)을 기준으로 상하면에 제2동박층(150)과 제1동박층(120)이 형성된 양면기판 형태를 가지게 되는 동시에 상기 제1동박층(120)과 제2동박층(130) 사이가 서로 연결되고 도통된다.
이러한 제2동박층(150)은 동도금 방식으로 형성되는데, 상기 동도금 공정에 의해 제1동박층(120)의 저면 전체 부분에도 제3동박층(160)이 형성된다.
이상과 같은 본 발명에 따르면, 제1동박층(120)과 폴리이미드층(110)으로 구성된 단면기판으로부터 폴리이미드층(110)을 에칭하여 비아홀(140)을 먼저 형성한 다음 제2동박층(150)을 형성하여 양면기판 형태를 구현함과 동시에 상하면의 동박층(120,150)을 서로 연결함에 따라, 공정수 및 공정시간을 단축시킬 수 있고 제품의 품질을 향상시킬 수 있다.
또한, 본 발명은 비아홀(140)의 형성 시에 드릴링 공법(ex, CNC, 레이저)을 전혀 사용하지 않음에 따라 스미어(smear)가 전혀 발생되지 않는다. 더욱이, 기존에는 연결될 부분마다 비아홀을 일일이 드릴링해야 하므로 공정이 장시간 소요되는데 반해, 본 발명은 상기 드릴링 방식이 아닌 에칭 방식을 적용함에 따라 해당 부분들을 한 번의 공정으로 제거하여, 공정 시간을 단축시킬 수 있고 생산성을 향상시키는 이점이 있다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
110: 폴리이미드층 120: 제1동박층
130: 레지스트 140: 비아홀
150: 제2동박층 160: 제3동박층

Claims (3)

  1. 폴리이미드층의 저면에 제1동박층이 적층된 단면기판을 준비하는 단계;
    상기 폴리이미드층의 상면 일부분에 레지스트를 적층하는 단계;
    상기 레지스트가 적층되지 않은 상기 폴리이미드층의 나머지 부분을 에칭하여 상기 단면기판 상에 비아홀을 형성하고 상기 제1동박층의 상면 일부분을 노출시키는 단계;
    상기 레지스트를 제거하는 단계; 및
    상기 폴리이미드층의 상면 일부분, 상기 제1동박층의 상면 일부분, 및 상기 비아홀의 내부를 서로 연결하는 제2동박층을 형성하는 단계를 포함하고,
    상기 단면기판을 준비하는 단계에는,
    상기 폴리이미드층과 상기 제1동박층이 스퍼터링 방식 또는 캐스팅 방식으로 적층된 단면기판을 사용하고,
    상기 폴리이미드층의 나머지 부분을 에칭하는 단계는,
    수산화 나트륨(NaOH)과 암모니아(NH3)를 포함하는 에칭액을 사용하는 폴리이미드 에칭을 이용한 인쇄회로기판 제조방법.
  2. 삭제
  3. 삭제
KR1020100131529A 2010-12-21 2010-12-21 폴리이미드 에칭을 이용한 인쇄회로기판 제조방법 KR101175040B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100131529A KR101175040B1 (ko) 2010-12-21 2010-12-21 폴리이미드 에칭을 이용한 인쇄회로기판 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100131529A KR101175040B1 (ko) 2010-12-21 2010-12-21 폴리이미드 에칭을 이용한 인쇄회로기판 제조방법

Publications (2)

Publication Number Publication Date
KR20120070108A KR20120070108A (ko) 2012-06-29
KR101175040B1 true KR101175040B1 (ko) 2012-08-17

Family

ID=46688049

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100131529A KR101175040B1 (ko) 2010-12-21 2010-12-21 폴리이미드 에칭을 이용한 인쇄회로기판 제조방법

Country Status (1)

Country Link
KR (1) KR101175040B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100598721B1 (ko) * 2004-02-03 2006-07-10 대덕지디에스 주식회사 연성인쇄회로기판의 홀 형성방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100598721B1 (ko) * 2004-02-03 2006-07-10 대덕지디에스 주식회사 연성인쇄회로기판의 홀 형성방법

Also Published As

Publication number Publication date
KR20120070108A (ko) 2012-06-29

Similar Documents

Publication Publication Date Title
CN107484356B (zh) 一种厚铜夹心铝基板的制作方法
US9085826B2 (en) Method of fabricating printed circuit board (PCB) substrate having a cavity
JP4703680B2 (ja) 埋込型印刷回路基板の製造方法
KR20100043461A (ko) 인쇄회로기판 및 그 제조방법
JP5379281B2 (ja) プリント基板の製造方法
CN104701189A (zh) 三层封装基板的制作方法及三层封装基板
CN105208796A (zh) 超厚铜电路板的制作方法及超厚铜电路板
US20150342037A1 (en) Same layer microelectronic circuit patterning using hybrid laser projection patterning (lpp) and semi-additive patterning (sap)
CN106488665A (zh) 镀金半孔板的制作方法
CN104244597A (zh) 一种对称结构的无芯基板的制备方法
US20140027167A1 (en) Printed circuit board and method of manufacturing printed circuit board
KR20090029508A (ko) 캐리어를 이용한 인쇄회로기판의 제조 방법
CN111491447B (zh) 一种射频模块转接pcb板的制作方法
US20150053457A1 (en) Printed circuit board and method of manufacturing the same
KR101175040B1 (ko) 폴리이미드 에칭을 이용한 인쇄회로기판 제조방법
KR101175028B1 (ko) 폴리이미드 에칭을 이용한 인쇄회로기판 제조방법
CN102413639B (zh) 一种电路板的制造方法
KR20120033653A (ko) 폴리이미드 에칭을 이용한 인쇄회로기판 제조방법
WO2014146469A1 (zh) 一种封装基板及其制作方法和基板组件
JP2003332503A (ja) 放熱板を有する回路基板及びその製造法
CN108617105A (zh) 一种板内引线电金的pcb板生产工艺
KR101083537B1 (ko) 부품실장형 인쇄회로기판 제조방법
TWI706704B (zh) 電路板製造方法
KR101171100B1 (ko) 회로기판 제조방법
KR100911204B1 (ko) 빌드업 고집적 회로기판의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150811

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160713

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170808

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180802

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190802

Year of fee payment: 8