KR20120033653A - 폴리이미드 에칭을 이용한 인쇄회로기판 제조방법 - Google Patents

폴리이미드 에칭을 이용한 인쇄회로기판 제조방법 Download PDF

Info

Publication number
KR20120033653A
KR20120033653A KR1020100095287A KR20100095287A KR20120033653A KR 20120033653 A KR20120033653 A KR 20120033653A KR 1020100095287 A KR1020100095287 A KR 1020100095287A KR 20100095287 A KR20100095287 A KR 20100095287A KR 20120033653 A KR20120033653 A KR 20120033653A
Authority
KR
South Korea
Prior art keywords
copper foil
foil layer
etching
polyimide
layer
Prior art date
Application number
KR1020100095287A
Other languages
English (en)
Inventor
이봉준
Original Assignee
(주)인터플렉스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)인터플렉스 filed Critical (주)인터플렉스
Priority to KR1020100095287A priority Critical patent/KR20120033653A/ko
Publication of KR20120033653A publication Critical patent/KR20120033653A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/462—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar double-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0154—Polyimide

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Abstract

본 발명은, 폴리이미드층의 상하면에 제1동박층과 제2동박층이 각각 적층된 양면기판을 준비하는 단계와, 상기 제1동박층의 상면 일부분 및 상기 제2동박층의 저면 일부분에 각각 제1레지스트 및 제2레지스트를 적층하는 단계와, 상기 제1레지스트 및 상기 제2레지스트가 적층되지 않은 상기 제1동박층 및 제2동박층의 나머지 부분을 제거하는 단계와, 상기 나머지 부분의 제거시 노출된 상기 폴리이미드층의 일부분을 에칭하여 상기 양면기판 상에 관통홀을 형성하는 단계와, 상기 제1레지스트 및 제2레지스트를 제거하는 단계, 및 상기 제1동박층의 상면 일부분, 상기 제2동박층의 저면 일부분, 및 상기 관통홀의 내부를 서로 연결하는 제3동박층을 형성하는 단계를 포함하는 폴리이미드 에칭을 이용한 인쇄회로기판 제조방법을 제공한다.
상기 폴리이미드 에칭을 이용한 인쇄회로기판 제조방법에 따르면, 양면기판에서 상하면의 동박층 부분과 폴리이미드층 부분을 에칭 방식으로 먼저 제거하여 관통홀을 형성한 다음 상기 상하면의 동박층을 연결함에 따라, 공정이 간단하고 스미어가 전혀 발생하지 않으며 제품의 품질을 향상시키는 이점이 있다. 또한, 본 발명은 기존의 드릴링 방식이 아닌 에칭 방식을 적용함에 따라 해당 부분들을 한 번의 공정으로 제거하여, 공정 시간을 단축시킬 수 있고 생산성을 향상시킬 수 있다.

Description

폴리이미드 에칭을 이용한 인쇄회로기판 제조방법{Method of manufacturing printed circuit board using polyimide etching}
본 발명은 폴리이미드 에칭을 이용한 인쇄회로기판 제조방법에 관한 것으로서, 보다 상세하게는 인쇄회로기판의 절연층에 해당되는 폴리이미드층의 에칭을 이용하여 상하면의 양면 동박층을 서로 연결하는 인쇄회로기판 제조방법에 관한 것이다.
절연층의 상하면에 동박층이 각각 형성된 양면기판에서 상기 상하면의 동박층을 서로 도통시키는 방법에 관하여 종래에 다양하게 개시되어 있다.
그 예로서, 상기 양면기판 상에 관통홀을 CNC 드릴링 또는 레이저 드릴링한 다음, 상기 관통홀의 내부와 동박층을 서로 도통시키는 방식이 있다. 그런데, 이러한 드릴링 방식을 사용하는 경우, 표면 상에 스미어(smear)를 발생시켜서 제품의 품질을 떨어뜨릴 뿐만 아니라, 연결이 필요한 부분마다 관통홀을 일일이 드릴링해야 하므로 공정 시간이 장시간 소요되고 제품의 생산성이 떨어지는 문제점이 있다.
본 발명은 상하면의 동박층 연결 시에 폴리이미드의 에칭을 이용함에 따라 공정 시간을 단축시킬 수 있고 제품의 품질을 향상시킬 수 있는, 폴리이미드 에칭을 이용한 인쇄회로기판 제조방법을 제공하는데 목적이 있다.
본 발명은, 폴리이미드층의 상하면에 제1동박층과 제2동박층이 각각 적층된 양면기판을 준비하는 단계와, 상기 제1동박층의 상면 일부분 및 상기 제2동박층의 저면 일부분에 각각 제1레지스트 및 제2레지스트를 적층하는 단계와, 상기 제1레지스트 및 상기 제2레지스트가 적층되지 않은 상기 제1동박층 및 제2동박층의 나머지 부분을 제거하는 단계와, 상기 나머지 부분의 제거시 노출된 상기 폴리이미드층의 일부분을 에칭하여 상기 양면기판 상에 관통홀을 형성하는 단계와, 상기 제1레지스트 및 제2레지스트를 제거하는 단계, 및 상기 제1동박층의 상면 일부분, 상기 제2동박층의 저면 일부분, 및 상기 관통홀의 내부를 서로 연결하는 제3동박층을 형성하는 단계를 포함하는 폴리이미드 에칭을 이용한 인쇄회로기판 제조방법을 제공한다.
여기서, 상기 폴리이미드층의 일부분을 에칭하는 단계는, 가성소다와 아민을 포함하는 에칭액을 사용할 수 있다.
또한, 상기 제1동박층 및 제2동박층의 나머지 부분을 제거하는 단계는, 에칭 방식으로 제거할 수 있다.
또한, 상기 양면기판을 준비하는 단계에는 상기 폴리이미드층과 상기 제1동박층 및 상기 제2동박층이 스퍼터링 방식 또는 캐스팅 방식으로 적층된 양면기판을 사용할 수 있다.
본 발명에 따른 폴리이미드 에칭을 이용한 인쇄회로기판 제조방법에 따르면,양면기판에서 상하면의 동박층 부분과 폴리이미드층 부분을 에칭 방식으로 먼저 제거하여 관통홀을 형성한 다음 상기 상하면의 동박층을 연결함에 따라, 공정이 간단하고 스미어가 전혀 발생하지 않으며 제품의 품질을 향상시킬 수 있는 이점이 있다.
또한, 본 발명은 기존의 드릴링 방식이 아닌 에칭 방식을 적용함에 따라 해당 부분들을 한 번의 공정으로 제거하여, 공정 시간을 단축시킬 수 있고 생산성을 향상시킬 수 있다.
도 1은 본 발명의 실시예에 따른 폴리이미드 에칭을 이용한 인쇄회로기판 제조방법의 흐름을 나타내는 단면도이다.
이하에서는 상기 폴리이미드 에칭을 이용한 인쇄회로기판 제조방법에 관하여 도 1을 참조로 하여 상세히 알아보고자 한다.
먼저, 폴리이미드층(110)의 상하면에 제1동박층(120)과 제2동박층(130)이 각각 적층된 양면기판을 준비한다(S110). 여기서, 상기 양면기판은 상기 폴리이미드층(110)과 상기 제1동박층(120) 및 상기 제2동박층(130)이 스퍼터링 방식 또는 캐스팅 방식으로 적층되어 있는 것을 사용한다. 즉, 상기 양면기판은 별도의 접착제 없이 폴리이미드층(110)의 상하면에 동박층(120,130)이 직접 적층된 형태를 갖는다. 상기 스퍼터링 방식은 폴리이미드층에 구리를 증착하여 동박층을 형성하는 방식이고, 상기 캐스팅 방식은 동박에 폴리이미드를 도포하는 방식이다.
그리고, 상기 제1동박층(120)의 상면 일부분 및 상기 제2동박층(130)의 저면 일부분에 각각 제1레지스트(140) 및 제2레지스트(150)를 적층한다(S120). 이러한 제1레지스트(140) 및 제2레지스트(150)는 추후의 에칭 공정으로부터 상기 제1동박층(120)의 상면 일부분과 상기 제2동박층(130)의 저면 일부분을 각각 보호하기 위해 사용된다.
그런 다음, 상기 제1레지스트(140) 및 상기 제2레지스트(150)가 적층되지 않은 상기 제1동박층(120) 및 제2동박층(130)의 나머지 부분을 제거하여, 상기 폴리이미드층(110)의 일부분(111)이 노출되도록 한다(S130).
이러한 S130 단계에서는, 상기 제1동박층(120) 및 제2동박층(130)의 나머지 부분을 에칭 방식으로 제거한다.
이후, 상기 노출된 폴리이미드층(110)의 일부분(111)을 에칭 방식으로 제거하여, 상기 양면기판 상에 관통홀(160)을 형성한다(S140). 이러한 관통홀(160)은 추후 제1동박층(120)과 제2동박층(130)을 서로 도통시키기 위해 사용된다.
여기서, 상기 폴리이미드층(110)의 일부분(111)의 에칭 시에는, 강알칼리성 에칭액을 사용하는데, 그 예로서 가성소다와 아민을 포함하는 에칭액을 사용한다.
만약, 상기 양면기판으로서 폴리이미드층(110)의 상하면에 동박층(120,130)이 별도의 접착제를 통해 적층된 것을 사용하는 경우, 상기 폴리이미드층(110)의 에칭 작업이 상기 접착제로 인하여 제대로 이루어지지 않는 단점이 있다.
그러나, 본 실시예에서는 별도의 접착제 없이 스퍼터링 공법 또는 캐스팅 공법을 통해 폴리이미드층(110)에 동박층(120,130)이 직접 적층된 형태의 양면기판을 사용함에 따라, 상기 접착제를 사용한 경우에 비하여, 상기 에칭액을 통한 폴리이미드층(110)의 에칭 작업이 용이함은 물론이며 에칭 품질 또한 높일 수 있다.
이후에는 상기 제1레지스트(140) 및 제2레지스트(150)를 제거한다(S150). 이러한 각각의 레지스트(140,150)는 앞서의 에칭 공정이 완료된 이후에는 모두 제거하여 상기 제1동박층(120)의 상면 일부분 및 제2동박층(130)의 저면 일부분이 외부로 노출되도록 한다.
다음, 상기 제1동박층(120)의 상면 일부분, 상기 제2동박층(130)의 저면 일부분, 및 상기 관통홀(160)의 내부를 서로 연결하는 제3동박층(170)을 형성한다(S160). 이러한 제3동박층(170)은 동도금 방식으로 형성될 수 있다. 이상과 같은 제3동박층(170)의 형성에 따라, 상기 제1동박층(120)과 제2동박층(130) 사이가 서로 연결되고 도통된다.
이상과 같은 본 발명에 따르면, 양면기판의 상하면 동박층(120,130)의 연결 시에, 기존의 드릴링 공법(ex, CNC, 레이저)을 전혀 사용하지 않음에 따라 스미어(smear)가 전혀 발생하지 않는다. 또한, 본 발명은 동박층(120,130) 부분과 폴리이미드층(110) 부분을 에칭 방식으로 먼저 제거하여 관통홀(160)을 형성한 다음 상기 상하면의 동박층(120,130)을 제3동박층(170)으로 연결함에 따라, 공정이 간단하고 제품의 품질을 향상시킬 수 있다.
더욱이, 기존에는 연결될 부분마다 관통홀을 일일이 드릴링해야 하므로 공정이 장시간 소요되는데 반해, 본 발명은 상기 드릴링 방식이 아닌 에칭 방식을 적용함에 따라 해당 부분들을 한 번의 공정으로 제거하여, 공정 시간을 단축시킬 수 있고 생산성을 향상시키는 이점이 있다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
110: 폴리이미드층 120: 제1동박층
130: 제2동박층 140: 제1레지스트
150: 제2레지스트 160: 관통홀
170: 제3동박층

Claims (4)

  1. 폴리이미드층의 상하면에 제1동박층과 제2동박층이 각각 적층된 양면기판을 준비하는 단계;
    상기 제1동박층의 상면 일부분 및 상기 제2동박층의 저면 일부분에 각각 제1레지스트 및 제2레지스트를 적층하는 단계;
    상기 제1레지스트 및 상기 제2레지스트가 적층되지 않은 상기 제1동박층 및 제2동박층의 나머지 부분을 제거하는 단계;
    상기 나머지 부분의 제거시 노출된 상기 폴리이미드층의 일부분을 에칭하여 상기 양면기판 상에 관통홀을 형성하는 단계;
    상기 제1레지스트 및 제2레지스트를 제거하는 단계; 및
    상기 제1동박층의 상면 일부분, 상기 제2동박층의 저면 일부분, 및 상기 관통홀의 내부를 서로 연결하는 제3동박층을 형성하는 단계를 포함하는 폴리이미드 에칭을 이용한 인쇄회로기판 제조방법.
  2. 청구항 1에 있어서,
    상기 폴리이미드층의 일부분을 에칭하는 단계는,
    가성소다와 아민을 포함하는 에칭액을 사용하는 폴리이미드 에칭을 이용한 인쇄회로기판 제조방법.
  3. 청구항 1 또는 청구항 2에 있어서,
    상기 제1동박층 및 제2동박층의 나머지 부분을 제거하는 단계는,
    에칭 방식으로 제거하는 폴리이미드 에칭을 이용한 인쇄회로기판 제조방법.
  4. 청구항 1 또는 청구항 2에 있어서,
    상기 양면기판을 준비하는 단계에는,
    상기 폴리이미드층과 상기 제1동박층 및 상기 제2동박층이 스퍼터링 방식 또는 캐스팅 방식으로 적층된 양면기판을 사용하는 폴리이미드 에칭을 이용한 인쇄회로기판 제조방법.
KR1020100095287A 2010-09-30 2010-09-30 폴리이미드 에칭을 이용한 인쇄회로기판 제조방법 KR20120033653A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100095287A KR20120033653A (ko) 2010-09-30 2010-09-30 폴리이미드 에칭을 이용한 인쇄회로기판 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100095287A KR20120033653A (ko) 2010-09-30 2010-09-30 폴리이미드 에칭을 이용한 인쇄회로기판 제조방법

Publications (1)

Publication Number Publication Date
KR20120033653A true KR20120033653A (ko) 2012-04-09

Family

ID=46136379

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100095287A KR20120033653A (ko) 2010-09-30 2010-09-30 폴리이미드 에칭을 이용한 인쇄회로기판 제조방법

Country Status (1)

Country Link
KR (1) KR20120033653A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180093780A (ko) 2017-09-21 2018-08-22 주식회사 써키트 플렉스 시트타입 전도성 폴리머의 홀가공 기술을 이용한 무선안테나용 회로기판의 제조방법 및 그에 의해 제조된 무선안테나용 회로기판, 무선안테나모듈 및 전기전자기기

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180093780A (ko) 2017-09-21 2018-08-22 주식회사 써키트 플렉스 시트타입 전도성 폴리머의 홀가공 기술을 이용한 무선안테나용 회로기판의 제조방법 및 그에 의해 제조된 무선안테나용 회로기판, 무선안테나모듈 및 전기전자기기

Similar Documents

Publication Publication Date Title
KR20100043461A (ko) 인쇄회로기판 및 그 제조방법
CN104661436B (zh) 印刷电路板盲槽加工方法
CN104540338A (zh) 高对准度hdi产品制作方法
CN104244597A (zh) 一种对称结构的无芯基板的制备方法
JP4624217B2 (ja) 回路基板の製造方法
US20140027167A1 (en) Printed circuit board and method of manufacturing printed circuit board
KR20090075041A (ko) 인쇄회로기판 및 그 제조방법
US9578740B2 (en) Copper clad laminate, printed circuit board, and method of manufacturing the same
KR20110053828A (ko) 휨 발생 방지를 위한 기판의 제조방법
CN110461085B (zh) 一种可实现在阶梯槽内压接元器件的线路板及其制作方法
CN103052267A (zh) 盲埋孔线路板的加工方法
KR20120033653A (ko) 폴리이미드 에칭을 이용한 인쇄회로기판 제조방법
US8074352B2 (en) Method of manufacturing printed circuit board
KR101781989B1 (ko) 글라스 회로 기판 및 이의 제조 방법
KR101175040B1 (ko) 폴리이미드 에칭을 이용한 인쇄회로기판 제조방법
KR101175028B1 (ko) 폴리이미드 에칭을 이용한 인쇄회로기판 제조방법
CN112584609A (zh) 一种台阶板及其制作工艺
CN104185355B (zh) 一种电路板的制作方法及电路板
KR20130044554A (ko) 인쇄회로기판 및 그 제조방법
KR101083537B1 (ko) 부품실장형 인쇄회로기판 제조방법
CN105228346A (zh) 台阶槽电路板的加工方法和台阶槽电路板
CN213694285U (zh) 一种台阶板
KR102149797B1 (ko) 기판 및 그 제조 방법
KR101171100B1 (ko) 회로기판 제조방법
KR20150103974A (ko) 인쇄회로기판 및 이의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E601 Decision to refuse application