KR101172805B1 - 디스크 파일 전치증폭기 주파수?응답 및 시간 지연 보상 - Google Patents

디스크 파일 전치증폭기 주파수?응답 및 시간 지연 보상 Download PDF

Info

Publication number
KR101172805B1
KR101172805B1 KR1020110071627A KR20110071627A KR101172805B1 KR 101172805 B1 KR101172805 B1 KR 101172805B1 KR 1020110071627 A KR1020110071627 A KR 1020110071627A KR 20110071627 A KR20110071627 A KR 20110071627A KR 101172805 B1 KR101172805 B1 KR 101172805B1
Authority
KR
South Korea
Prior art keywords
loopback
read
write
circuits
preamplifier
Prior art date
Application number
KR1020110071627A
Other languages
English (en)
Other versions
KR20120010162A (ko
Inventor
로스 윌슨
Original Assignee
엘에스아이 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘에스아이 코포레이션 filed Critical 엘에스아이 코포레이션
Publication of KR20120010162A publication Critical patent/KR20120010162A/ko
Application granted granted Critical
Publication of KR101172805B1 publication Critical patent/KR101172805B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B21/00—Head arrangements not specific to the method of recording or reproducing
    • G11B21/02—Driving or moving of heads
    • G11B21/12—Raising and lowering; Back-spacing or forward-spacing along track; Returning to starting position otherwise than during transducing operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/02—Recording, reproducing, or erasing methods; Read, write or erase circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/48—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed
    • G11B5/58—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed with provision for moving the head for the purpose of maintaining alignment of the head relative to the record carrier during transducing operation, e.g. to compensate for surface irregularities of the latter or for track following
    • G11B5/60—Fluid-dynamic spacing of heads from record-carriers
    • G11B5/6005—Specially adapted for spacing from a rotating disc using a fluid cushion
    • G11B5/6011—Control of flying height
    • G11B5/6029—Measurement using values derived from the data signal read from the disk
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/48—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed
    • G11B5/58—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed with provision for moving the head for the purpose of maintaining alignment of the head relative to the record carrier during transducing operation, e.g. to compensate for surface irregularities of the latter or for track following
    • G11B5/60—Fluid-dynamic spacing of heads from record-carriers
    • G11B5/6005—Specially adapted for spacing from a rotating disc using a fluid cushion
    • G11B5/6011—Control of flying height
    • G11B5/607—Control of flying height using thermal means

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Digital Magnetic Recording (AREA)
  • Recording Or Reproducing By Magnetic Means (AREA)

Abstract

하나 이상의 리더 회로들, 하나 이상의 라이터 회로들, 및 루프백 채널을 포함하는 장치가 개시된다. 하나 이상의 리더 회로들은 자기 매체로부터 데이터를 읽도록 구성될 수 있다. 하나 이상의 라이터 회로들은 자기 매체에 데이터를 쓰도록 구성될 수 있다. 루프백 채널은 하나 이상의 리더 회로들과 하나 이상의 라이터 회로들 사이에 연결된다.

Description

디스크 파일 전치증폭기 주파수?응답 및 시간 지연 보상{DISK FILE PREAMPLIFIER FREQUENCY-RESPONSE AND TIME DELAY COMPENSATION}
본 발명은 저장 매체를 액세스하기 위한 시스템들 및 방법들에 관한 것으로, 특히 디스크 파일 전치증폭기 주파수 응답 및 시간-지연 보상을 구현하기 위한 방법 및/또는 장치에 관한 것이다.
자기 저장 매체에의 정보 쓰기는 쓰여질 저장 매체 부근에서의 자기장의 발생을 포함한다. 자기 매체를 이용하는 종래의 저장 디바이스들에서, 자기장은 종래의 읽기/쓰기 헤드 조립체를 이용하여 자기 저장 매체 부근에서 발생된다. 읽기/쓰기 헤드 조립체는 유도성 쓰기 및 MR(magneto-resistive) 읽기 요소들을 포함할 수 있다. 저장될 정보는 쓰기/인코딩 회로들로 전달된다. 쓰기/인코딩 회로들은 저장 효율을 극대화하기 위해 정보를 인코딩한다. 그리고 나서, 쓰기/인코딩 회로들은 저장 매체를 자기화하는 교번적인 극성의 자기장을 만들기 위해 쓰기 헤드에서의 전류를 변조시킨다. 쓰여진 정보의 품질은 쓰기 헤드와 매체 사이의 적절한 간극(즉, 부상-높이(fly-height))에 크게 의존한다.
도 1은 자기 부상-높이(또는 간극)(14)을 나타내기 위한 방식으로서 저장 매체(12)와 관련하여 배치된 읽기/쓰기 헤드 조립체(10)를 나타낸 도면이다. 읽기/쓰기 헤드 조립체(10)와 저장 매체(12) 사이의 거리는 일반적으로 부상-높이라고 한다. 리드백(read back) 신호가 가능한 최선의 신호 대 잡음비를 나타내어 성능을 개선시키고 손상을 주는 헤드-디스크 접촉을 막기 위해, 읽기 동안 부상-높이의 적절한 제어가 요구된다. 일반적으로, 용어 "부상-높이"는 자기 부상-높이(14)로 사용된다. 자기 부상-높이(14)는 일반적으로 저장 매체(12)상의 자기 필름과 읽기/쓰기 조립체(10)의 트랜스듀서 폴-팁들 사이의 거리에 해당한다. 하지만, 읽기/쓰기 조립체(10)의 헤드 표면들과 저장 매체(12)는 부식을 없애고 순간적인 헤드-디스크 접촉에 의한 손상을 완화시키기 위해 보호용으로 오버코팅 및 루브리케이팅(즉, 코팅층들(16 및 18))되어 있기 때문에, 물리적인 부상-높이(또는 간극)(20)는 코팅들(16 및 18)의 전체 두께만큼 자기 부상-높이(14)보다 작다.
종래의 디스크 파일에서, 부상-높이는 리드백 신호의 둘 이상의 고조파들의 진폭들을 측정함으로써 결정된다. 종래의 해결방법은 고조파들이 측정될 수 있는 주기적인 패턴을 포함하는 자기 저장 매체상의 비어 있는 또는 전용 영역을 이용한다. 종래의 해결방법은 부상-높이의 상당히 정적인 추정을 제공하지만, 종래의 해결방법은 표준 동작 주기들동안 발생하는 부상-높이에서의 어떠한 변화들의 표시도 제공하지 못한다. 그것으로서, 종래의 해결방법은 자기 저장 매체의 동작동한 발생하는 변화들에 대한 조정 능력을 제공하지 못한다. 긴 쓰기 또는 읽기 데이터 전달과정동안 부상-높이를 제어하도록 종래의 부상-높이 측정 방식들의 불능을 부분적으로 완화시키기 위해, 데이터와 인터리빙된 서보 정보가 리드백 고조파들의 소스로서 사용될 수 있다.
종래의 고조파-진폭-감지 기반 부상-높이 측정 방법들은 전치증폭기 및 기록 채널 아날로그 회로들과 상호연결 전송 라인들을 포함하는 리드백 신호 경로의 이득의 정확한 이해에 의존한다. 부상-높이 측정을 위한 다른 방법들, 예를 들어 CBD(channel bit density) 추정 및 전체 리드백 신호의 진폭을 기반으로 한 방법들은 특정 주파수들에서 이득 변화에 민감함을 나타낼 수 있으며, 따라서 그 주파수들에서 이득들을 안정화시키는 능력으로부터 이익을 얻을 수 있다.
부상-높이 측정 정확도는 전치증폭기 리더의 진폭 응답과, 읽기 채널 아날로그부들에서의 피할 수 없는 드리프트들에 의해 제한된다. 최첨단 기술의 디바이스에서라도, ~4nm 간극 이하의 부상-높이 측정의 정확도는 만족스럽지 못하다. 저장 매체상의 미리 배치된 영역들에 쓰여진 전이물들의 정확한 정렬이 요구되는 BPM(Bit Patterned Media) 기록에서 다른 오차 관련 문제점이 나타난다. 이 기록 모드에서, 전치증폭기 및 기록 채널을 포함하는 읽기 및 쓰기 경로들에서의 지연 변화들의 보상은 중요하다. 지연 시간 변화를 보상하기 위한 한가지 방법은 최대 재생 진폭을 야기하는 쓰기 단계를 결정하기 위해 소정 영역에서의 주기적인 반복 쓰기/읽기 동작들을 이용한다. 하지만, 이러한 방법은 평균 파일 전송 속도들을 저하시킨다.
특정 주파수들에서 디바이스 수명동안 일정한 상대 이득들을 유지하기 위해 전치증폭기 주파수 응답 변화를 측정 및/또는 보상하기 위한 방법 및/또는 장치가 요구된다. 또한, 지연 변화의 보상을 가능하게 하기 위해 전치증폭기 및 채널 쓰기 및 읽기 경로들의 전체 지연을 측정하기 위한 방법 및/또는 장치를 제공하는 것이 BPM 기록 시스템들에서 요구된다.
본 발명은 하나 이상의 리더 회로들, 하나 이상의 라이터 회로들, 및 루프백 채널을 포함하는 장치에 관한 것이다. 하나 이상의 리더 회로들은 자기 매체로부터 데이터를 읽도록 구성될 수 있다. 하나 이상의 라이터 회로들은 자기 매체에 데이터를 쓰도록 구성될 수 있다. 루프백 채널은 하나 이상의 리더 회로들과 하나 이상의 라이터 회로들 사이에 연결된다.
본 발명의 목적들, 특징들, 및 장점들은 (ⅰ)선택된 주파수들에서 전치증폭기 주파수 응답의 특성화를 가능하게 하는 루프백 채널을 제공하고, (ⅱ)디바이스 수명동안 특정 주파수들에서 일정한 상대 이득들을 유지하기 위해 전치증폭기 주파수 응답 변화를 측정 및 보상하고, (ⅲ)재생 톤들의 상대적인 진폭을 기반으로 한 부상-높이 측정 기술들을 위한 이득 안정성을 제공하고, (ⅳ)리더 주파수 응답의 필드 특성화를 가능하게 하고, (ⅴ)이득 변화들을 제거하기 위한 교정 인자를 유도하고, (ⅵ)쓰기 데이터-읽기 데이터 타이밍이 측정될 수 있게 하고, (ⅶ)BPM(bit-patterned-media) 기록을 지원하고, (ⅷ)전치증폭기 쓰기 및 읽기 경로들에서의 지연 변화를 보상하고, 및/또는 (ⅸ)자기 디스크 드라이브 읽기-쓰기 전치증폭기들의 응용가능 범위를 Tb/in2 면적 밀도 레벨까지 확장할 수 있는 디스크 파일 전치증폭기 주파수 응답 및 시간-지연 보상을 수행하기 위한 방법 및/또는 장치를 제공한다.
본 발명이 바람직한 실시예들을 참조하여 특별히 도시되고 설명되었지만, 본 발명의 범위를 이탈하지 않고 형태와 상세에 있어 다양한 변형물들이 이루어질 수 있다는 것을 이 기술분야의 당업자는 이해할 것이다.
본 발명의 목적들, 특징들, 및 장점들은 아래의 상세한 설명, 첨부한 청구범위, 및 도면들로부터 명백할 것이다.
도 1은 자기 부상-높이 및 물리적인 부상-높이를 나타내기 위해 저장 매체와 관련하여 배치된 읽기/쓰기 헤드 조립체를 나타낸 도면이다.
도 2는 본 발명의 실시예들에 따른 전치증폭기를 포함하는 자기 기록 시스템을 나타낸 블록도이다.
도 3a 및 3b는 본 발명의 일실시예에 따른 부상-높이 결정 과정에서의 월리스 방정식의 이용을 나타낸 도면이다.
도 4a 및 4b는 본 발명의 일실시예에 따른 허용가능한 장기 이득비 정확도의 계산을 위한 과정을 나타낸 도면이다.
도 5는 다양한 부상-높이들에 대한 허용가능 차동 이득 에러를 나타낸 선 그래프이다.
도 6은 본 발명의 예시적인 실시예에 따른 도 2의 전치증폭기의 예시적인 구현을 나타낸 블록도이다.
도 7은 도 6의 전치증폭기의 예시적인 구현을 나타낸 블록도이다.
도 8은 도 7의 루프백 회로 블록의 예시적인 구현을 나타낸 블록도이다.
도 9는 본 발명의 또 하나의 예시적인 실시예에 따른 도 2의 전치증폭기의 또 하나의 예시적인 구현을 나타낸 블록도이다.
도 10은 도 9의 루프백 회로들의 예시적인 구현을 나타낸 블록도이다.
도 11은 도 10의 루프백 이득 블록의 예시적인 구현을 나타낸 도면이다.
도 12는 본 발명의 일실시예에 따라 구현된 리더 헤드셀의 일예를 나타낸 도면이다.
도 13a 및 13b는 본 발명의 실시예들에 따른 루프백 널링 블록들의 예들을 나타낸 도면이다.
도 14는 본 발명에 따른 루프백 보상을 갖거나/갖지 않는 예시적인 전치증폭기에 대한 차동 이득 에러들 사이의 비교를 나타낸 그래프이다.
도 15는 본 발명에 따른 루프백 보상을 포함하는 2주파 부상-높이 측정 프로세스의 일예를 나타낸 흐름도이다.
도 16은 도 15의 프로세스에서 사용되는 베이스라인 값들을 결정하기 위한 예시적인 프로세스를 나타낸 흐름도이다.
자기 디스크 파일들에서의 재생 헤드는 수직 및 수평 기록에서 부상-높이(FH) 트랜스듀서로서 사용될 수 있다. 구현물들은 변할 수 있지만, 근본적인 주제는 부상-높이를 추정하기 위하여 적어도 2개의 다른 주파수들과 월리스 간극 손실 방정식의 적용을 포함한다. 복수의 주파수들을 이용하면 읽기 경로 벌크 이득 변화가 부상-높이의 측정에서 분리된다. 하지만, 선택된 주파수들에서의 이득들의 비는 일반적으로 제품 수명동안 실질적으로 일정하게 유지될 필요가 있다. 낮은 부상-높이 및 헤드-디스크 간극의 정확한 제어는 1Tbit/in2 밀도를 넘어서는데 가장 중요한 사항들이다.
디스크 파일 전치증폭기들은 하나 이상의 프론트 엔드(또는 읽기 헤드셀) LNA(low-noise amplifiers) 및 관련 MR(magneto-resistive) 헤드 바이어스-주입 회로들로 구성될 수 있다. 각 헤드셀은 전용 기록 헤드를 제공할 수 있다. 시스템 데이터 제어기로부터의 헤드 선택 명령에 의해 지시된 바와 같이, 한개의 읽기 헤드셀이 활성화될 수 있다. 헤드셀의 출력은 모든 헤드셀들에 공통적인 이득 및 신호 처리 스테이지들을 통해 기록 채널로 전달될 수 있다. 마찬가지로, 한 세트의 쓰기 헤드셀들이 제공될 수 있다. 각 쓰기 헤드셀은 특정 쓰기 헤드와 관련될 수 있다. 모든 쓰기 헤드셀들은 기록 채널로부터 쓰기 데이터 입력을 수신하는 공통 세트의 신호 처리 전자기기들로서 기능할 수 있다. 일반적으로 본 발명은 읽기 및 쓰기 헤드셀들과 유사한 추가 더미 쓰기 루프백 및 읽기 루프백 셀들을 제공한다. 쓰기 루프백 및 읽기 루프백 셀들은 헤드 없이 동작하며, 쓰기 데이터가 공통 라이터 회로들, 루프백 셀들을 통해 전달되고 공통 읽기 전자기기들을 통해 기록 채널로 되돌아오도록 함께 연결되어 있다. 대안적인 실시예에 있어서, 본 발명에 따른 루프백 기능은 관련된 읽기 및 쓰기 헤드셀 쌍들내에 브리지 회로를 제공함으로써 구현될 수 있다.
본 발명은 일반적으로 부품 노화 및 환경 변화들을 보상하기 위해 전치증폭기 읽기 경로 상대 이득들을 환치 계산하기 위한 교정 인자를 만들기 위한 방법들 및 회로들을 제공한다. 환치 계산(renormalization)없이, 부상-높이들의 정확한 감도를 얻기 위해 비보조 다주파(unaided multi-frequency) 기술을 이용하는 것은 어려울 수 있다. 본 발명에 따라 구현된 전치증폭기의 추가 이점은 전치증폭기 보다 하류에 있는 아날로그 신호 처리 요소들에서의 상대적인 이득 변화를 교정하는 능력이다. 예를 들면, 본 발명에 따른 구현물들은 특정 주파수들에서 디바이스 수명동안 일정한 상대 이득들을 유지하기 위해 전치증폭기 주파수 응답에서의 변화를 측정 및 보상할 수 있다. 이득 안정성은 일반적으로 재생 톤들의 상대적인 크기(amplitude; 진폭)를 기반으로 하는 부상-높이 측정 기술들에 의해 요구된다. 본 발명은 리더 회로 주파수 응답의 필드 특성화에도 적합한 방법 및 장치를 제공할 수 있다. 일예에 있어서, 본 발명에 따른 루프백 채널은 일반적으로 사용자가 선택된 주파수들에서의 주파수 응답을 특성화하고 이득 변화들을 제거(보상)하기 위한 교정 인자를 유도할 수 있게 한다. 본 발명에 따른 루프백 채널은 작은 나노미터 부상-높이 측정을 지원하는 유리한 특징을 제공할 수 있다. 본 발명은 정확한 부상-높이 감지에 필요한 계측기들에 있어서 대안적인 부상-높이 제어 메커니즘들 및 알고리즘들과 함께 실시되거나 또는 유효한 부상-높이 제어없이 실시될 수 있다.
본 발명은 전치증폭기 쓰기 및 읽기 경로들에서의 지연 변화를 보상하기 위한 BPM(bit-patterned-media) 기록에도 적용가능하다. 수행된 단일-비트 자기 영역들상의 정확한 전이 배치는 BPM 기록에 필수적이다. 예를 들면, ~250ps의 비트-셀을 갖는 ~4 Gbit/second 데이터 속도에 대하여, 공동 쓰기-읽기 전치증폭기 데이터 경로에서의 ~25ps 지연 변화는 재료 손상, 즉 종래의 디스크 파일 전치증폭기들을 대표하는 값이다. 본 발명은 일반적으로 지연 보상 기술들에 유용한 교정 인자들을 제공한다. 또한, 본 발명에 따른 루프백 채널은 쓰기 데이터-읽기 데이터 타이밍이, 예를 들어 BPM을 지원하여 측정되게 할 수 있다.
도 2는 본 발명의 실시예들이 구현될 수 있는 예시적인 자기 기록 시스템 환경을 나타낸 도면이다. 시스템(100)은 슬라이더(102), 자기 저장(기록) 매체(104), MR 읽기 헤드(106), 전치증폭기(108), FOS(flex-on-suspension) 전송 라인(또는 요소)(110), 읽기/쓰기/루프백 모듈(112), 히터 드라이버(114), 읽기(기록) 채널(116), 액츄에이터 플렉스 회로(118), VGA(variable gain amplifier) 및 CTF(continuous-time filter)(120), 아날로그-디지털 변환기(ADC)(122), DSP(digital signal processing) 블록(124), 부상-높이(FH) 제어 블록(126), 버스(128), 및 디스크 드라이브 데이터 제어기(130)를 포함할 수 있다. 전치증폭기(108)의 읽기/쓰기/루프백 모듈(112)은 일반적으로 읽기 헤드셀들, 읽기 백-엔드(공통) 회로들, 쓰기 헤드셀들, 및 쓰기 백-엔드(공통) 회로들을 포함한다. 읽기/쓰기/루프백 모듈(112)은 본 발명에 따른 루프백 채널도 포함한다. 루프백 채널은 사용자가 선택된 주파수들에서의 주파수 응답을 특성화하고, 이득 변화들을 제거하기 위한 교정 인자를 유도할 수 있게 한다. 본 발명에 따른 루프백 채널은 일반적으로 작은-nm 부상-높이 측정을 지원하기 위한 유리한 특징을 제공한다. 또한, 루프백 채널은 쓰기 데이터-읽기 데이터 타이밍이 BPM을 지원하여 측정될 수 있게 한다.
슬라이더(102)는 일반적으로 회전 기록 매체(104)로부터 약 2-10nm에서 비행한다. 슬라이더(102)는 MR 읽기 헤드(들)(106) 및 쓰기 헤드(들)(도시하지 않음)을 운반할 수 있다. 유도성 읽기 헤드들이 MR 타입들로 대체되더라도, 유도성 읽기 헤드들은 본 발명과 함께 사용될 수 있다. 슬라이더(102)는 또한 슬라이더(102)의 열변형을 통해 부상-높이에 영향을 줄 수 있는 히터를 운반한다. 전치증폭기(108)는 FOS 전송 라인(110)에 의해 MR 읽기 헤드(들)(106) 및 쓰기 헤드(들)에 연결될 수 있다. 읽기/쓰기/루프백 모듈(112) 및 히터 드라이버(114)는 일반적으로 전치증폭기(108)의 일부로서 구현된다. 일반적으로 전치증폭기(108)는, 예를 들어 보이스 코일 모터(도시하지 않음)에 의해 구동되는 액세스 메커니즘(예를 들면, 아암)의 베이스에 실장된다. 슬라이더(102)는 FOS(110)가 실장된 가요성 서스펜션을 통해 액세스 메커니즘에 기계적으로 연결될 수 있다. FOS(110)는 전치증폭기(108)와, 슬라이더(102)상에 제조된 읽기/쓰기 헤드 요소들(106) 간에 신호들을 전달한다.
전치증폭기(108)는 액츄에이터 플렉스 회로(118)에 의해 기록 채널(116)에 연결될 수 있다. 기록 채널(116)은 일반적으로 아날로그 VGA(variable gain amplifier) 및 CTF(continuous-time filter) 스테이지들(VGA & CTF)(120)을 통해 증폭된 헤드 신호를 처리하며, 그리고 이 신호는 (예를 들면, ADC(122)에 의해) 디지털화된다. ADC(122)의 출력은 DSP 블록(124)으로 향한다. DSP 블록(124)은 (예를 들면, 반복 또는 최우(maximum-likehood) 처리들을 이용하여) 데이터 검출을 수행하고 전치증폭기(108)로부터 수신된 신호의 고조파 진폭들을 필터링 및 추출한다. 추출된 고조파 진폭들은 부상-높이 검출에 사용될 수 있다. 고조파(톤) 진폭들은 (도 3a, 3b, 4a, 및 4b와 관련하여 아래에 설명된) 추가 처리를 위해 FH 제어 블록(126)으로 전달될 수 있다. 부상-높이 제어 블록(126)은, 예를 들어 펌웨어 또는 하드웨어로 구현될 수 있다. 부상-높이 제어 블록(126)은 일반적으로 히터 드라이버(114)를 통해 부상-높이 조정 루프를 닫는다. 읽기 동작들동안, 버스(128)를 통해 디스크 드라이브 데이터 제어기(130)로 기록 채널(116)에 의해 직병렬 변환 재생된 데이터가 제공된다. 쓰기 동작들동안, 버스(128)는 데이터 제어기(130)에서 기록 채널(116)로 쓰기 데이터를 전달하며, 여기서 쓰기 데이터는 기록 매체(104)상의 기입을 위해 적절히 인코딩된다.
수직 또는 수평 기록을 위한 종래의 2주파 주파수(f1,f2) 부상-높이 측정 방식에 있어서, (f1,f2) 톤들의 진폭들은 전치증폭기(108)의 출력에서 검출(예를 들면, 읽기 채널 ADC(122)의 출력에서 측정)된다. 검출된 진폭들은 부상-높이 정보를 추출하도록 처리된다. 부상-높이 제어의 전형적인 적용은 다음과 같이 설명될 수 있다. 먼저, 공장에서, 공칭 환경에서, 헤드가 미리 기록된 교정 영역보다 위에 있는 상태에서, 이 헤드는 기록 매체의 표면에 접근가능하다(터치다운 접근이라 함). 그리고 나서, 헤드는 베이스라인 진폭들이 측정되는 미리결정된 베이스라인(또는 부상-높이 세트 포인트)까지 후퇴한다. 터치다운은 트랙-팔로잉 위치 에러 신호에 중첩된 진동을 통해 또는 보조 음향 또는 열 센서들에 의해 감지될 수 있다. 헤드-디스크의 충돌이 발생할 위험이 증가하기 때문에, 터치다운 및 후퇴는 바람직하게는 필드에서 수행되지 않는다.
그 후, 드라이브의 수명동안 주기적으로, 헤드는 미리 결정된 캘리브레이션 영역으로 되돌아가고 현 부상-높이에서 발생되는 고조파 진폭들이 재측정된다. 세트포인트와 관련된 부상-높이 에러가 계산되고 에러의 보상 및 크기조정된 버전이 전치증폭기(108)의 히터 드라이버에 적용되어 헤드 부상-높이가 세트 포인트로 조정된다. 재측정 과정은 필요한 만큼 반복될 수 있다. 고조파 진폭들 대 부상-높이에 관한 이론은 재생-프로세스 주파수 응답 대 헤드-매체 간극에 관한 공지된 월리스 방정식(여기에 참조로서 포함된 H.N. Bertram, Theory of Magnetic Recording. Cambridge, England: Cambridge University Press, 1994 참조)을 기반으로 한다. 월리스 방정식은 긴 파장들에 대한 수직 기록에 실패하였기 때문에, 플럭스 밀도는 캘리브레이션 영역에서 높게 유지되거나 또는 교정이 기본 월리스 공식에 가해질 필요가 있다.
도 3a 및 3b는 월리스 '간극 손실' 방정식을 이용한 예시적인 자기 부상-높이(또는 간극) 계산을 나타낸 도면이다. 리더 입력 스테이지와 (베이스라인에 존재하는 비에 관한) FOS의 상호작용으로 인한 효과들을 포함하여 f1 및 f2에서의 리더 신호-경로 이득들의 비율 변화는 부상-높이 측정 정확도에 영향을 준다. 차동 이득(예를 들면, 주파수들 f1 및 f2에서의 상대 이득의 변화)은 드라이브 수명동안 제한될 필요가 있다. 도 3a 및 3b에 도시된 분석은 일반적으로 터치다운에서 추정된 자기 부상-높이의 베이스라인 측정의 결정을 나타낸다(도 3a). 베이스라인 자기 부상-높이와 관련된 톤 진폭 값들 및 톤 진폭들의 후속 값들은 드라이브의 수명동안 미지의 자기 부상-높이를 결정하는데 사용될 수 있다(도 3b).
도 4a는 허용가능한 아날로그 경로 차동 이득 변화를 수량화하기 위한 과정을 나타낸 도면이다. 도 3a 및 3b에 도시된 자기 부상-높이 계산들은 MR 헤드(106)로부터 기록 채널 아날로그 경로(예를 들면, VGA & CTF 블록(120))를 거쳐서 전체 아날로그 시스템의 장기 이득-비 정확도 스펙(장기간의 이득-비율의 변화에 따른 부상-높이 측정 정확도)을 수량화하도록 확장될 수 있다. 일예에 있어서, 특정 부상-높이 측정 정확도를 얻는데 필요한 차동 이득 시프트상의 경계들은 도 4a에 예시된 프로세스를 이용하여 결정될 수 있다. 도 4b는 예시적인 값들을 이용한 도 4a의 기술의 적용을 나타낸 도면이다.
도 5는 OD 근처에 위치하는 헤드를 갖는 7200RPM, 3.5 인치 드라이브의 경우에, 고정된 ±10% 자기 부상-높이 에러에 대한 예시적인 최대 허용가능 차동 이득 에러 +/-dB를 나타낸 곡선들 A-L을 예시한 그래프이다. 감도(Sd)는 도 4a의 방정식 6에 따라 결정될 수 있다. 에러(±dB)는 도 4a의 방정식 8 - 방정식 10에 따라 결정될 수 있다. 예를 들면, 도 5의 그래프는, DR=3 Gbit/second 데이터 속도 및 대표적인 f1 = DR/8 및 f2 = 3DR/8에서, ~4.5nm의 자기 부상-높이를 지원하기 위해 시스템 차동 이득 에러의 허용가능 레벨들이 ~±0.58dB을 초과하지 않아야 한다는 것을 나타낸다. 곡선들 A-L에 대한 부상-높이 및 주파수 값들이 아래의 표 1에 요약되어 있다.
곡선 FH(nm) (f1,f2) 인자들
A 4.5 (1/6,3/6)*DR
B 3.5 (1/6,3/6)*DR
C 4.5 (1/8,3/8)*DR
D 4.5 (1/10,3/10)*DR
E 3.5 (1/8,3/8)*DR
F 4.5 (1/12,3/12)*DR
G 3.5 (1/10,3/10)*DR
H 2 (1/6,3/6)*DR
I 3.5 (1/12,3/12)*DR
J 2 (1/8,3/8)*DR
K 2 (1/10,3/10)*DR
L 2 (1/12,3/12)*DR
제공된 인자들은 전형적인 기록 채널에서 지원되는 인자들을 나타내는 것일 수 있다. 하지만, 특정 구현의 설계 기준을 충족시키기 위해 다른 인자들이 사용될 수 있다. 점 M은 데이터 속도 3005 Mbits/sec, 부상-높이 4.5nm, 및 최대 허용가능 차동 이득 에러 ±0.58dB를 나타내는 곡선 C상의 위치를 나타낸다. 점 N은 데이터 속도 3000Mbits/sec, 부상 높이 3.5nm, 및 최대 허용가능 차동 이득 에러 ±0.46dB를 나타내는 곡선 E상의 위치를 나타낸다. 점 O는 데이터 속도 3000Mbits/sec, 부상 높이 2nm, 및 최대 허용가능 차동 이득 에러 ±0.26dB를 나타내는 곡선 J상의 위치를 나타낸다.
4.5nm 자기 부상-높이는 1Tbit/in2 기록 밀도들로의 향상에 필요한 범위에 있다. ±0.58dB 시스템 차동 이득 에러 때문에, 결합형 전치증폭기 읽기/쓰기/루프백 모듈(112), FOS 전송 라인(110), 및 MR 헤드(106) 케스케이드에의 ~±0.5dB 에러의 할당은 합리적이지만, 일반적으로 종래의 리더기들에서는 달성될 수 없다. 나머지 ~±0.08dB 에러는 기록 채널(116)의 아날로그 처리 회로들(예를 들면, VGA & CTF 블록(120))에서 또한 관련 ADC(122)에서 양자화 노이즈로서 소모될 수 있다. 본 발명은 일반적으로 '교정된' 에러들을 허용가능 레벨들로 줄일 수 있는 방법을 제공한다.
도 6은 본 발명의 예시적인 실시예에 따른 도 2의 전치증폭기(108)의 예시적인 구현을 나타낸 블록도이다. 일예에 있어서, 전치증폭기(108)는 다헤드 전치증폭기로 구현될 수 있다. 히터 드라이버(114) 요소는 명료함을 위해 생략된다. 본 발명의 일실시예에 따른 전치증폭기(108)는 읽기 경로 회로(130), 쓰기 경로 회로(132), 루프백 경로(또는 채널)(134), 단자(136), 및 단자(138)를 포함할 수 있다. 전치증폭기(108)의 일반적인 읽기 경로 회로(130)는 입력 스테이지(들)(또는 회로들)(140)(예를 들면, 읽기 헤드셀들) 및 이득 스테이지(들)(또는 회로들)(142)을 포함한다. 일반적인 읽기 데이터 경로는 또한 MR 읽기 헤드(들)(106) 및 FOS(flex on suspension) 조립체들(110)을 포함한다. 입력 스테이지(들)(140) 및 이득 스테이지(들)(142)은 단순함을 위해 도 2의 읽기/쓰기/루프백 모듈(112)에 통합된다. 입력 스테이지들(140)의 개수는 드라이브상의 헤드들의 개수와 동일할 수 있다. 이득 스테이지(들)(142)은 ~12dB 내지 ~42dB의 전형적인 범위를 갖는 사용자 프로그램가능 이득을 연대적으로 제공할 수 있다. 또한, 이득 스테이지(들)(142)은 프로그램가능 주파수 응답 쉐이핑을 제공할 수 있다. 이득 스테이지(들)(142)은 공통으로 입력 스테이지(들)(140)을 위하여 기능할 수 있다. FOS(110)의 말단은 입력 스테이지(들)(140)에 연결될 수 있다. 입력 스테이지(들)(140)은 관련 MR 헤드(들)(106)을 최적의 동작점으로 바이어싱하기 위한 MR 바이어스 회로를 포함할 수 있다. 처리 후에, 증폭된 리드백 신호(예를 들면, RD OUT)는 플렉스 회로(118)를 통한 읽기 채널(116)로의 전달을 위해 단자(136)에 제공될 수 있다. 증폭된 리드백 신호 RD OUT는 차동 형태(예를 들면, RDP/RDN)로 제공될 수 있다.
전치증폭기(108)의 쓰기 경로 회로(132)는 일반적으로 단자(138)에서 시작한다. 일예에 있어서, 단자(138)는 플렉스 회로(118)를 통해 기록 채널(116)의 라이터 회로들(도 1에 도시하지 않음)로부터 로우-스윙 차동 쓰기 데이터(예를 들면, WD IN)을 수신할 수 있다. 인입되는 쓰기 데이터는 리시버 및 신호 조절 스테이지(들)(150), 쓰기 드라이버(들)(쓰기 헤드셀들)(152)을 통해 FOS(154) 및 유도성 쓰기 헤드(들)(156)로 전달된다. 다수의 읽기 및 쓰기 요소들은 전치증폭기(108)에 포함될 수 있다. 다수의 읽기 및 쓰기 요소들은 한개의 실리콘 칩이 다수의 헤드들을 위해 기능할 수 있게 한다. 일예에 있어서, 전치증폭기(108)는 헤드 선택 버스(158)를 포함할 수 있다. 헤드 선택 버스(158)는 소정 시간에 어떤 읽기 및 쓰기 경로(들)이 활성화될지를 제어하는데 사용될 수 있다.
전치증폭기(108)의 루프백 경로(또는 채널)(134)는 (ⅰ)입력 스테이지(들)(140)과 이득 스테이지(들)(142) 사이에 있는 읽기 경로 회로(130) 및 (ⅱ)리시버 및 신호 조절 스테이지(들)(150)과 쓰기 헤드셀(들)(152) 사이에 있는 쓰기 경로 회로(132)에 연결될 수 있다. 일예에 있어서, 루프백 경로(134)는 리시버 및 신호 조절 스테이지(들)(150)의 출력에 연결될 수 있는 입력과, 이득 스테이지(들)(142)의 입력에 연결될 수 있는 출력을 가질 수 있다. 일예에 있어서, 루프백 경로(134)는 블록(또는 요소)(160), 블록(또는 요소)(162), 블록(또는 요소)(164), 및 블록(또는 요소)(166)를 포함할 수 있다. 요소들(160,162,164,166)은 본 발명의 신규한 요소들이다. 블록들(160,162,164,166)은 일반적으로 루프백 보상 캘리브레이션을 위해서만 활성화된다. 루프백 보상 캘리브레이션동안, 입력 회로들(140)은 디스에이블된다. 쓰기 동작 과정 동안 루프백 보상 캘리브레이션이 수행되어야 하면, 하나 이상의 쓰기 헤드셀들(152)이 인에이블된채로 있을 수 있다. 루프백 보상 캘리브레이션이 따로 수행되어야 하면, 쓰기 헤드셀(들)(152) 모두는 전원이 차단될 수 있다. 일예에 있어서, 루프백 채널(134)을 인에이블시키고 입력 스테이지(들)(140) 및 쓰기 헤드셀(들)(152)을 디스에이블시키기 위해, 헤드 선택 버스(158)는 루프백 명령을 인코딩하거나, 또는 다른 모드 태그들이 사용될 수 있다.
일예에 있어서, 블록(160)은 리더 입력 스테이지(140)의 간략화된(더미) 버전으로서 구현될 수 있다. 일반적으로 블록(160)은 여기에서 읽기 루프백 셀(또는 회로)이라고 한다. 단순함 및 저감된 전력 소모를 위해 읽기 루프백 셀(160)은, 예를 들면, 일반적인 리더 입력 스테이지(들)(140)에 포함된 MR 바이어스 회로를 생략할 수 있다. 읽기 루프백 셀(160)이 입력 스테이지(들)(140)의 응답을 적절히 복제하기만 한다면, 일반적인 리더 입력 스테이지(들)(140)에서 제공되는 부가적인 특징들은 읽기 루프백 셀(160)로부터 삭제될 수 있다. 예를 들면, 입력 스테이지(들)(140) 및 읽기 루프백 셀(160)은 유사한 입력 구조들을 가져야 한다.
일예에 있어서, 블록(162)은 전류 스위치 회로로 구현될 수 있다. 블록(162)은 일반적으로 읽기 루프백 셀(160)에 가변-진폭 전류-모드 차동 신호 드라이브를 제공한다. (예를 들면, 전치증폭기(108)의 제어 로직에서의 레지스터 필드들로부터의) 프로그램가능 진폭 제어는 선형 범위내에서 안전하게 단자(136)에서 제공되는 전치증폭기(108)의 출력을 유지할 드라이브 레벨들을 사용자가 선택할 수 있게 한다. 리더 이득 스테이지(들)(142)에서의 선택가능 이득들의 효과를 저지하기 위한 프로그램가능성이 요구된다. 일예에 있어서, 전류 스위치 블록(162)은 프로그램가능 가변 테일 전류 소스를 갖는 전류-라우팅 롱-테일드쌍으로서 종래 기술들을 이용하여 구현될 수 있다.
일예에 있어서, 블록(164)은 셀렉터 회로로 구현될 수 있다. 일예에 있어서, 블록(166)은 간략화된(더미) 쓰기 드라이버 셀(또는 회로)로 구현될 수 있다. 일반적으로 블록(166)은 여기에서 쓰기 루프백 셀(또는 회로)이라고 한다. 일반적으로 블록(164)은 두개의 소스들 중 하나(쓰기 데이터 리시버 및 신호 조절 스테이지(들)(150) 또는 쓰기 루프백 드라이버(166))로부터의 전류 스위치 블록(162)의 입력을 중재한다. 부상-높이 측정을 위해 루프백 교정이 수행되면 쓰기 데이터 리시버 및 신호 조절 스테이지(들)(150)이 선택될 수 있다. BPM 시스템들에서의 시간-지연 보상을 위해 루프백이 수행되면 쓰기 루프백 드라이버(166)가 선택될 수 있다. 셀렉터 블록(164)과 전류 스위치 블록(162)의 주파수 응답은 원하는 테스트 주파수들 이상으로 균일하여야 한다.
본 발명에 따르면, 읽기 루프백 회로(160)는 사실상 입력 스테이지(들)(140)과 병렬로 부가되며 읽기 루프백 회로(160)의 출력이 입력 스테이지(들)(140)의 출력들 대신에 사용자 제어하에서 선택될 수 있게 구성된다. 유사한 방식으로, 쓰기 루프백 드라이버(166)는 사실상 쓰기 헤드셀(들)(152)과 병렬로 제공된다. 일예에 있어서, 쓰기 루프백 드라이버(166)는, 임의 개수의 쓰기 헤드셀(들)(152)이 블록(150)의 출력에 의해 여전히 구동될 수 있는 경우에, 단자(138)로부터의 입력을 수신하도록 사용자 제어하에서 지시될 수 있다. 읽기 루프백 회로(160)와 쓰기 루프백 드라이버(166)는 셀렉터 블록(164) 및 가변 이득 블록(162)에 의해 연결된다.
일반적으로, 펄스 비대칭성들이 추출된 루프백 고조파 진폭들에 영향을 줄 수 있기 때문에, 쓰기 루프백 드라이버(166)를 루프백 여기 경로에 포함시키는 것은 부상-높이 루프백 보상 캘리브레이션동안 바람직하지 못하다. BPM 이용을 위하여, 추가 쓰기 루프백 드라이버(166)가 루프백 여기 경로에 포함된다. 일반적으로 쓰기 루프백 드라이버(166)는, 일반적인 쓰기 헤드셀들(152)의 시간-지연 대 온도 특성들을 유지하면서, 낮은 내부 스윙들에서도 일반적인 쓰기 헤드셀들(152)의 동작을 모방한다. 이러한 방식으로, BPM 루프백 동작은 쓰기 데이터 경로 입력 단자(138)에서 읽기 데이터 경로 출력 단자(136)까지의 지연을 측정할 수 있다. 부상-높이 교정 루프백이 유효할 때마다, 쓰기 헤드셀(들)(152)은 저장 매체상의 부주의한 쓰기를 방지하기 위해 디스에이블될 수 있다. BPM 루프백 동안, 모든 쓰기 헤드셀(들)(152)은 디스에이블될 수 있지만, 대안적으로, 쓰기 동작동안 쓰기 클록 페이징의 동적 교정이 가능하도록 하나 이상의 쓰기 헤드셀들(152)이 활성화될 수 있다.
본 발명에 따른 루프백 기술을 이용하여 차동 이득 교정 값들을 결정하기 위해, f1,f2에서의 주파수 성분들을 갖는 디지털 시퀀스는 일반적으로 쓰기 데이터 경로 입력 단자(138)에 인가된다. 그리고 나서, 단자(136)에서의 읽기 데이터 경로 출력은 f1,f2 성분들의 상대적인 진폭들을 결정하기 위해 (예를 들면, 기록 채널에서의 DFT(discrete Fourier transformation)에 의해) 분석된다. 대안적으로, 순수한 f1 또는 f2 톤들은 단자(138)로 연속으로 드라이브될 수 있고, 전류 스위치(162) 및 PECL 리시버(150)가 모두 고이득 전류 모드 회로들이기 때문에 다시 DFT 기술을 이용하여 두 측정이 이루어진다. 드라이브의 메모리에 영구적으로 세이브되는 초기 루프백 베이스라인 응답을 얻기 위해, 루프백 절차는 포스트-터치다운 베이스라인 측정 직후에 수행되어야 한다. 후속 루프백 절차들은 부상-높이 측정이 이루어질 때마다 수행될 수 있다. 전치증폭기 상대 이득 변화에 대한 교정은 (세이브된) 베이스라인과 후속 루프백 결과 간의 차이를 기반으로 할 수 있다.
일반적으로, 본 발명에 따른 전치증폭기 루프백 측정은 플렉스 회로(118) 및 채널 아날로그 체인(120)의 효과들을 절대적으로 포함한다. 이는 유용하며, 채널 아날로그 체인의 별도의 국부 루프백 캘리브레이션에 대한 필요성을 없앤다. 일반적으로, 루프백 절차는 FOS/Zin 미스매치 변화로부터 발생하는 미스-터미네이션 효과들을 설명하지 못할 수 있다. 따라서, 본 발명에 따라 구현된 전치증폭기들은 온도에 걸쳐 안정적인 광대역 입력 임피던스들을 제공하여야 한다. 선택된 부상-높이 테스트 주파수들 f1,f2에서 탠덤 FOS/입력 스테이지 또는 전류-전압 변환망의 상대적인 응답은 제품 수명동안 감지가능하게 변하지 않아야 한다.
도 7은 도 6의 전치증폭기(108)의 구현을 상세히 나타낸 도면이다. 일예에 있어서, 블록(134)의 루프백 회로들은 블록(또는 회로)(170), 블록(또는 회로)(172), 블록(또는 회로)(174), 및 블록(또는 회로)(176)로 구성될 수 있다. 블록들(170 및 172)은 일반적으로 도 6의 읽기 루프백 셀(160)과 유사하다. 블록(174)은 일반적으로 도 6의 블록들(162 및 164)과 유사하다. 블록(176)은 일반적으로 도 6의 쓰기 루프백 드라이버(166)와 유사하다. 일예에 있어서, 블록(170)은 더미 루프백 공통-모드 및 널 회로로 구현될 수 있다. 일예에 있어서, 블록(172)은 더미(루프백) 읽기 셀로 구현될 수 있다. 일예에 있어서, 블록(174)은 루프백 주입 및 이득 제어 회로로 구현될 수 있다. 일예에 있어서, 블록(176)은 더미(루프백) 라이터 회로로 구현될 수 있다.
블록(170)은 루프백 읽기 셀(172)과 관련된 출력 널링 및 공통-모드 제어 회로를 포함할 수 있다. 블록(170)의 회로는, 루프백 읽기 셀(172)에서의 정적 오프셋들이 이득 스테이지(들)(142)을 오버드라이브하지 않는다는 것을 확신시키는데 사용될 수 있다. 읽기 헤드셀들(140)과 관련하여 유사한 오프셋-널링 회로가 제공될 수 있다. 이러한 널링 회로들이 제공되면, 읽기 헤드셀들(140)과 관련된 널링 회로들과 루프백 읽기 셀(172)이 통합될 수 있다. 일예에 있어서, 루프백 주입 및 이득 제어 블록(174)은 함께 통합된 도 6의 셀렉터 블록(164) 및 전류 스위치 블록(162)을 포함할 수 있다. 셀렉터 블록(164) 및 전류 스위치 블록(162)은 증가된 전파 지연 불확실성을 저감시키기 위해 통합될 수 있다. 블록(176)은 BPM 경로 지연 측정에 사용되는 쓰기 루프백 드라이버(166)를 포함할 수 있다.
도 8은 도 7의 루프백 블록(134)의 예시적인 구현을 나타낸 도면이다. 도 8에 도시된 회로는 일반적으로 본 발명에 따른 예시적인 실시예를 나타낸다. 대안적인 실현물들이 가능하다는 것은 여기에 포함된 내용을 읽은 이 기술분야의 당업자에게 자명하다. 일예에 있어서, 컴플리멘터리 실리콘-게르마늄 BiCMOS 프로세스(바이폴라 접합 트랜지스터와 CMOS 기술들의 통합)의 이용은 바람직하다. 하지만, 본 발명의 의도된 범위로부터 일탈하지 않고 루프백 블록(134)을 구현하는데 다른 프로세스 기술이 사용될 수 있다. 일예에 있어서, 루프백 주입 및 이득 제어 블록(174)은 컴플리멘터리-바이폴라 폴디드-캐스코드를 이용하여 구현될 수 있다. 일반적으로 루프백 주입 및 이득 제어 블록(174)은 증가된 전파 지연을 저감시키기 위해 셀렉터 블록(164)과 가변 진폭 전류 스위치 블록(162)의 기능들을 통합시킨다.
일예에 있어서, 결합형 셀렉터 및 루프백 주입 및 이득 제어 블록(174)의 가변 진폭 전류 스위칭 기능은 루프백 읽기 셀(172)의 저항 분압기(176)로 전류 모드 신호를 전달할 수 있다. 저항 분압기(176)는 일반적으로 MR 헤드를 시뮬레이션한다. 저항 분압기(176)의 중심 저항은 낮은 값(예를 들면, 5Ω)일 수 있으며, 최대 Ft 또는 Fmax를 야기하는 콜렉터 전류에서 디바이스를 동작시킴으로써 루프백 주입 및 이득 제어 블록(174)에서의 충분한 디바이스 전류 밀도의 이용이 디바이스 응답 시간을 최적화할 수 있게 한다. 루프백 주입 및 이득 제어 블록(174)는, 루프백 주입 레벨들의 제어를 허용하기 위한 가변 세기일 수 있는 테일 전류 미러들(tail current mirrors)(예를 들면, I 암페어)을 포함할 수 있다. 앞서 설명한 바와 같이, 이러한 제어는 전치증폭기의 리더부에서의 이득 설정 변화들을 보상하기 위해 바람직하다. (pnp) 폴디드 캐스케이드 이미터 소스들은 세기 2I로 연동될 수 있다. OTA들(Operational Transconductance Amplifiers)(178)는 루프백 읽기 셀(172)에서 접지의 공통 모드를 확립하고, 출력의 이득 스테이지(들)(142)에의 인가 이전에 읽기 셀의 출력을 널링할 수 있다. 루프 보상은 OTA들(178)의 출력들에서 연결된 캐패시터들에 의해 제공될 수 있다. OTA들(178)은 리더 입력 스테이지(들)(140)의 MR 바이어스 제어 회로에 포함된 OTA들과 독립적이거나, 또는 그것과 함께 통합될 수 있다. 루프백 모드들에서는 높은 널-포인트 정확도 및 빠른 회복 시간은 불필요하기 때문에, OTA들(178)은 단순한 설계일 수 있다.
일예에 있어서, 루프백 읽기 셀(172)은 호스트 전치증폭기의 공통 게이트/교차-연결 공통 게이트 구조와 매칭시키기 위하여 테일 소스들이 입력 임피던스(예를 들면, Zin)를 확립하여 공통-게이트 토폴로지로서 구성될 수 있다. 루프백 읽기 셀(172)은 동등하게 션트 피드백 차동 공통-이미터 스타일일 수 있다. 하지만, 특정 호스트 전치증폭기의 입력 스테이지들과 매칭시키기 위해 다른 더미 스테이지 설계들이 구현될 수 있다.
도 9는 본 발명의 대안적인 실시예에 따라 구현된 또 하나의 예시적인 전치증폭기의 회로(108')를 나타낸 도면이다. 동일한 부호의 블록들은 도 6의 대응하는 블록들과 기능적으로 동일하다. 복수의 개별적이고 작은 브리지 루프백 셀들(134a-134n)을 위해 회로(108')는 도 6의 더미 루프백 회로(134)를 생략한다. 각각의 작은 브리지 루프백 셀들(134a-134n)은 도 6의 셀(134)과 유사하게 구성될 수 있다. 각 브리지 셀(134a-134n)은 한쌍의 읽기 및 쓰기 헤드셀들(예를 들면, (140a 및 152a), (140b 및 152b) 등)을 위해 동작할 수 있다. 복잡성을 줄이기 위해, 신호들은 (182)에 나타낸 것과 같이 각 쓰기 헤드셀들(152a-152n)에서 나와 (180)에 나타낸 것과 같이 각 읽기 헤드셀들(140a-140n)로 들어갈 수 있다. 유사한 부호의 읽기 헤드와 쓰기 헤드들 사이에 연결된 브리지 루프백 셀들(134a-134n)이 예시되어 있지만, 소정의 브리지 루프백 셀에 의해 연결된 특정 읽기 헤드 및 쓰기 헤드들은 중요하지 않다. 도 6에 예시된 것과 같이 한개의 루프백 회로(134) 대신에 복수의 브리지 루프백 셀들(134a-134n)을 구현함으로써, 루프백 경로는 도 6의 구현에서보다 많은 읽기/쓰기 데이터 경로를 포함한다. 그 결과, 도 6에 예시된 구현에 비하여 루프백과 데이터 전송 경로들 사이의 매칭이 개선된다. 또한, 도 9의 구현에서의 루프백과 읽기/쓰기 헤드셀들의 접근성 때문에, 루프백과 데이터 경로들 사이의 열적 유도 파라미터 드리프트는 도 6 실현물의 것에서보다 도 9 실현물에서 낮다.
브리지 루프백 셀들(134a-134n)이 출력 요소(184)의 제1 입력에 연결되고 읽기 헤드셀의 다른 회로(186)가 요소(184)의 제2 입력에 연결될 수 있다는 것을 나타낸 예시적인 읽기 헤드셀(140x)이 도시되어 있다. 브리지 루프백 셀들(134a-134n)이 쓰기 헤드셀(152)의 레벨 시프팅 요소(187)와 쓰기 브리지 요소(189) 사이에 연결될 수 있다는 것을 나타낸 예시적인 쓰기 헤드셀(152x)이 도시되어 있다.
도 10은 도 9의 전치증폭기(108')의 구현을 상세히 나타낸 도면이다. 일예에 있어서, 요소들(106,110,138,140,142,146,150,152,154,156)은 도 7의 동일 부호의 요소들과 유사하게 구현될 수 있다. 쓰기 헤드셀(152)과 읽기 헤드셀(140)은 도 7에서와 같이 쌍을 이룰 수 있다. 루프백 채널은 브리지 회로부들(190,192,194,196,198)에 의해 도입될 수 있다. 루프백 브리지부들(190 및 192)은 오로지 BPM 기록에 사용될 수 있다. 부분(190)은 일반적으로 헤드셀(152)에 존재하는 레벨 시프터들(187)로부터의 입력을 수신할 수 있다. 부분(192)은 부분(190) 및 PECL 리시버(150)로부터의 입력을 수신할 수 있다. 일예에 있어서, PECL 리시버(150)로부터의 신호는 부분(196)에 의해 버퍼링될 수 있다. 부분(190)은 CMOS 레벨 신호를 차동 신호로 변환시키도록 구성될 수 있다. 일예에 있어서, 부분(192)은 AOI 게이트로 구현될 수 있다.
라이터 출력 드라이버(189)를 통해 지연을 대략적으로 트랙킹하는 부분(190)은 지연을 제공한다. BPM과 부상-높이 루프백 모드들 사이의 선택은 AOI 게이트(192)에 의해 달성될 수 있다. AOI 게이트(192)는 일반적으로 도 9의 셀렉터 블록(164)에 해당한다. AOI 게이트는 (150)에서의 PECL 리시버들로부터의 입력을 수신하고, 이 신호를 부분(196)으로 전달한다. 부분(196)은 일반적으로 도 9의 브리지 루프백 회로의 읽기부들(134a-134n)에 해당한다. 부분(198)은 루프백 신호를 읽기 헤드셀(140)에 주입한다. 부분들(190,192,194)을 포함하는 하나의 루프백 브리지 셀은 읽기 및 쓰기 헤드셀들(140a-140n 및 152a-152n)의 각 쌍과 관련될 수 있다.
전치증폭기(이득 스테이지)(142)에의 입력에서의 오프셋들의 널링은 부분(198)에 의해 달성될 수 있다. 부분(198)은 널링 루프 OTA들 및 캐패시터들로 구현될 수 있다. 부분(198)은 이득 스테이지(142)의 입력들에서의 오프셋들을 제로로 하는 부분(194)으로 전류를 주입한다. 별도의 널링 부품들(198)을 제공하는 대신에, MR 바이어스 제어 피드백 루프들이 멀티플렉싱되어 널링을 달성할 수 있다.
본 발명에 따른 본 브리지 방식의 또 하나의 변형예는 완전히 바이어싱된 리더 헤드셀(140)에 입력 증폭기(184)를 유지하고, MR 헤드 바이어스를 억제하는 것이다. 오프셋 널링 회로들의 복잡도는 줄이면서 루프백이 우위를 차지하도록 MR 헤드 바이어스의 비활성화는 일반적으로 헤드 리드백 신호를 억제한다. 본 발명에 따른 브리지 방식의 또 하나의 변형예에 있어서, 브리지 루프백 셀들(134a-134n)은, 그 출력들이 각 읽기 헤드셀(140a-140n)로 전류를 직접 주입하는 간단한 전류-스윙 롱-테일드 쌍을 이용할 수 있다. 이 방법의 매력은 그 단순함이다. 하지만, 마이크로암페어 루프백 주입 전류들에서 적절한 Ft를 갖는 바이폴라 또는 MOSFET 디바이스들이 요구될 수 있다.
도 11은 루프백 이득 회로(200)의 예시적인 구현을 나타낸 도면이다. 회로(200)는 도 10의 루프백 이득 블록(194)을 구현하는데 사용될 수 있다. 공통 베이스 트랜지스터들 QA는 루프백 스테이지로의 오프셋 널링 전류의 주입을 가능하게 한다. 루프백 주입을 선택하기 위해 스위치들이 활성화된다. 일예에 있어서, 스위치들은 신호(예를 들면, ENABLE LOOPBACK)에 따라 제어될 수 있다. 일예에 있어서, 스위치들은 NMOS 디바이스들로 구현될 수 있다. 각 아암에 다수의 스위치들을 가짐으로써, 한개의 루프백 셀은 수개의 리더 셀들 간에 공유될 수 있다. 전류 소스들 IL은 매칭된다. 따라서, 소스들 IL로부터의 전류는 NMOS 소스들에서 흐르지 않는다. 따라서, NMOS 디바이스들은 오로지 전류 소스들 IX에 의해 바이어싱된다. 전류 소스들 IL은 저항들 R1 양단의 전압을 나타나게 하는 스위치드 전류를 제어함으로써 루프백 이득을 설정한다. 저항들 R1은 일반적으로 작은 값(예를 들면, 5-20 옴)이다. 저항들 R2(예를 들면, 각각 ~200 옴)는 일반적으로 MR 헤드의 저항을 근사화시키도록 구성된다. NMOS 디바이스의 게이트들은 일반적으로 NMOS 공통-게이트 스테이지의 Vgs(on)를 트랙킹하는 전압 소스(예를 들면, +Vgson)에 연결한다. 이러한 방식으로, CG NMOS 출력은 ~0V가 된다.
도 12는 본 발명에 따른 읽기 헤드셀의 예시적인 구현을 나타낸 회로(210)이다. 읽기 헤드셀 회로(210)는 도 10의 블록(140)을 구현하는데 사용될 수 있다. (ⅰ)회로(210)를 루프백 스테이지(예를 들면, 회로(200))에 연결하기 위한 연결점들(예를 들면, 와이어들) 및 (ⅱ)회로(210)를 일반 모드(예를 들면, 종래의 리더 헤드셀)와 본 발명에 따른 루프백 모드로 스위칭하도록 구성된 스위치들을 회로(210)가 포함할 수 있다는 것을 제외하고, 회로(210)는 종래의 읽기 헤드셀과 유사하게 구현될 수 있다. 일예에 있어서, 스위치들은 NMOS 디바이스들로 구현될 수 있다. 스위치들은 루프백 스테이지에서의 유사한 스위치들과 함께 기능할 수 있다. 일예에 있어서, 스위치들은 루프백 모드를 선택하기 위해 비활성화될 수 있다. 일예에 있어서, 스위치들은 신호(예를 들면, ~ENABLE LOOPBACK)에 따라 제어될 수 있다. 일예에 있어서, 신호 ~ENABLE LOOPBACK은 신호 ENABLE LOOPBACK의 보수일 수 있다.
도 13a는 OTA들(operational transconductance amplifiers)을 포함하는 루프백 널링 회로의 예시적인 구현을 나타낸 회로(220)이다. 회로(220)는 도 10의 널링 블록(198)를 구현하는데 사용될 수 있다. 회로(220)는 모든 헤드셀들에 제공될 수 있는 리더 헤드셀 브리지 널 신호를 발생시키도록 구성될 수 있다. 회로(220)는 감지 신호(예를 들면, NULLPOINT SENSE) 및 참조 신호(예를 들면, CURRENT_SWITCH CM REF)를 기반으로 한 리더 헤드셀 브리지 널 신호를 발생시키도록 구성될 수 있다.
도 13b는 루프백 널링 회로의 또 하나의 예시적인 구현을 나타낸 회로(230)이다. 회로(230)는 일반적으로 회로(220)의 간략화된 버전이다. 예를 들면, 회로(230)는 한개의 OTA, 두개의 NMOS 디바이스들, 캐패시터, 및 두개의 저항들을 제거한다. OTA 및 PMOS 차동쌍은 리더 이득 스테이지에서의 이득 스테이지들의 입력들로부터 정적 오프셋들을 제거하기 위한 dc-전압 널링 루프로서 기능한다. 캐패시터는 피드백 루프를 보상하기 위해 선택된다.
도 14는 본 발명에 따른 루프백 보상을 갖거나/갖지 않는 전치증폭기, FOS, 및 MR 헤드에 대한 차동 이득 에러들을 나타낸 막대 그래프이다. 어두운 막대들은 교정되지 않은 차동 이득 에러를 나타낸다. 흰색 막대들은 본 발명에 따른 루프백 보상으로 얻은 교정된 차동 이득 에러를 나타낸다. 건조제를 이용하는 HDA의 내부 습도에 해당하는 상대 습도들 30% 내지 60%로 덮혀져 있다(습도는 FOS 캡톤 유전율 εK에 영향을 준다). -1℃ 내지 139℃의 전치증폭기 다이 온도들, 즉 산업 환경의 특성이 예시되어 있다. 가로좌표 중앙에 있는 화살표(280)는, 공장에서 실시된 초기 터치다운/후퇴 측정이 수행된 환경 상태를 나타낸다. 밝은 막대들은 DR=3Gbit/second 데이터 속도 및 전형적인 f1=DR/8 및 f2=3DR/8에서, OD(r=1.6인치) 근처에 위치하는 헤드를 갖는 7200RPM, 3.5인치 드라이브에 대한 (예를 들면, 루프백 보상을 이용하여) 교정된 결과들을 나타낸다. 어두운 막대들로 강조된 비교정 값들에 비하여 상대적인 f1,f2 차동 이득 에러에서의 ~60% 저감이 달성되었으며, 이는 본 발명에 따라 교정된 전치증폭기는 미래의 1Tb/in2 기록 시스템들에서 ~2nm에서의 부상-높이 측정들에 대하여 ~±0.18dB 차동 이득 에러가 허용가능하다는 것을 나타낸다.
도 15는 본 발명에 따른 루프백 보상을 포함하는 2주파 부상-높이 측정 기술에 대한 프로세스(300)를 나타낸 흐름도이다. 프로세스(300)는, 터치다운/후퇴 측정들이 이미 공장에서 수행된 것으로 가정한다. 따라서, 프로세스(300)는 디스크 드라이브의 수명동안 주기적으로 수행될 부상-높이 캘리브레이션 및 제어 시퀀스를 나타낸다. 프로세스(방법)(300)는 일반적으로 드라이브의 수명동안 주기적으로 수행된다. 방법(300)은 일반적으로 단계(또는 상태)(302), 단계(또는 상태)(304), 단계(또는 상태)(306), 단계(또는 상태)(308), 단계(또는 상태)(310), 단계(또는 상태)(312), 및 단계(또는 상태)(314)를 포함한다. 방법(또는 프로세스)(300)는 전치증폭기(108)를 이용하여 구현될 수 있다. 모든 진폭 측정들은 일반적으로 데시벨(dB)로 표현된다. 명료성을 위해 단계(308)에서 적용된 전체 차동 이득 교정이 예시되어 있지만, 루프백 교정이 분할되어 일부 보상들은 각 루프백 시도 직후에 이루어진다. 메모리는 일반적으로 후자의 접근방식으로 세이브된다.
단계(302)에서, 프로세스(300)가 시작된다. 단계(304)에서, 헤드(들)은 미리 기록된 캘리브레이션 영역으로 되돌아가며 현재 부상-높이(예를 들면, d`)에서 발생하는 두개의(예를 들면, f1,f2) 톤들의 재생 진폭들이 전치증폭기(102)의 출력에서 측정(예를 들면, 읽기 채널 ADC(122)의 출력에서 측정)된다. 측정값들은 Af1 및 Af2라 한다. 단계(306)에서, 루프백 모드가 세트(인에이블)되고 합성 f1,f2 시퀀스가 쓰기 데이터 라인들에 주입된다. 합성 f1,f2 시퀀스가 쓰기 데이터 라인들에 주입되는 동안, f1,f2 성분들의 진폭들은 (예를 들면, 읽기 채널 ADC(122)의 출력에서) 기록된다. 기록된 진폭들은 Af1 Loopback 및 Af2 Loopback 이라고 한다. 단계(308)에서, 교정된 재생 진폭들은 미리 결정된(예를 들면, 공장에서 세트된) 베이스라인 재생 및 베이스라인 루프백 값들(예를 들면, Af1 Corrected = Af1 - (Af1 Loopback - Af1 Loopback baseline) 및 Af2 Corrected = Af2 - (Af2 Loopback - Af2 Loopback baseline))을 이용하여 계산될 수 있다. 단계(310)에서, 세트포인트 dBL: δ = dBL - d`에 관한 부상-높이 에러는 월리스 방정식을 이용하여 계산될 수 있다. 단계(312)에서, ε의 보상 및 크기조정된 버전은 전치증폭기(108)의 히터 드라이버(114)에 적용되어 부상-높이를 세트포인트 dBL로 조정할 수 있다. 단계(314)에서, 프로세스(300)가 종료될 수 있다. 하지만, 프로세스(300)는 필요한 만큼 반복(예를 들면, 다수 반복)될 수 있다.
도 16은 본 발명에 따른 루프백 보상을 포함하는 2주파 부상-높이 측정 기술에 사용되는 베이스라인 파라미터들을 측정하기 위한 프로세스(400)를 나타낸 흐름도이다. 일반적으로 프로세스(400)는 본 발명에 따른 루프백 보상을 포함하는 2주파 부상-높이 측정을 포함하는 장치가 제조 또는 테스트되는 공장에서 일어난다. 프로세스(400)는 우연한 헤드-디스크 충돌 가능성을 방지하기 위해 공장에서 수행된다. 프로세스(400)는 (도 12와 관련하여 위에 설명된) 프로세스(300)의 실행에 필수적이다. 방법(400)은 일반적으로 단계(또는 상태)(402), 단계(또는 상태)(404), 단계(또는 상태)(406), 및 단계(또는 상태)(408)를 포함한다. 방법(또는 프로세스)(400)는 전치증폭기(108)를 이용하여 수행될 수 있다.
단계(402)에서, 베이스라인 파라미터 측정 프로세스(400)가 시작된다. 단계(404)에서, 공칭 환경에서, 헤드가 미리 기록된 캘리브레이션 영역보다 위에 있는 상태에서, 이 헤드는 '터치다운'에 접근하도록 조정되고, 그리고 나서 원하는 베이스라인/세트포인트 부상-높이(예를 들면, dBL)로 후퇴한다. 원하는 베이스라인/세트포인트 부상-높이에서, 두개의(예를 들면, f1,f2) 톤들의 진폭들은 전치증폭기(108)의 출력에서 검출(예를 들면, 읽기 채널 ADC(122)의 출력에서 측정)되고 Af1 baseline 및 Af2 baseline로서 영구적으로 세이브된다. 단계(404)에서, 루프백 모드가 즉시 세트되고 합성 f1,f2 시퀀스가 쓰기 데이터 라인들에 주입된다. 합성 f1,f2 시퀀스가 쓰기 데이터 라인들에 주입되는 동안에, f1,f2 톤들의 진폭들은 Af1 Loopback baseline 및 Af2 Loopback baseline로서 (예를 들면, 읽기 채널 ADC(122)의 출력에서) 기록되고, 저장된다. 단계(408)에서, 프로세스(400)가 종료된다.
도 12 및 13의 도표에 의해 수행되는 기능들은 본 발명에 따라 프로그램된, 종래의 범용 프로세서, 디지털 컴퓨터, 마이크로프로세서, 마이크로컨트롤러, RISC(reduced instruction set computer) 프로세서, CISC(complex instruction set computer) 프로세서, SIMD(single instruction multiple data) 프로세서, 신호 프로세서, CPU, ALU, VDSP 및/또는 유사한 컴퓨터 기기들 중 하나 이상을 이용하여 구현될 수 있다는 것은 이 기술분야의 당업자에게 명백할 것이다. 본 발명을 기반으로 한 적절한 소프트웨어, 펌웨어, 코딩, 루틴들, 명령들, OP코드들, 마이크로코드, 및/또는 프로그램 모듈들이 숙련된 프로그래머들에 의해 쉽게 준비될 수 있다는 것도 이 기술분야의 당업자에게 명백할 것이다. 소프트웨어는 일반적으로 머신 구현물의 프로세서들 중 하나 이상에 의해 하나의 매체 또는 수개의 매체들로부터 실행된다.
또한, 본 발명은 여기에 설명된 것처럼 ASIC들, 플랫폼 ASIC들, FPGA들, PLD들, CPLD들, SOG(sea-of-gates), RFIC들, ASSP들의 준비에 의해 또는 종래 부품 회로들의 적절한 네트워크를 상호연결함으로써 구현될 수 있으며, 그 변형물들은 이 기술분야의 당업자에게 명백할 것이다.
따라서, 본 발명은 본 발명에 따라 하나 이상의 프로세스들 또는 방법들을 머신이 수행하도록 프로그램하는데 사용될 수 있는 명령들을 포함하는 저장 매체 또는 매체들 및/또는 전송 매체 또는 매체들일 수 있는 컴퓨터 제품을 포함할 수 있다. 주변 회로의 동작들과 함께, 머신에 의해 컴퓨터 제품에 포함된 명령들의 실행은 입력 데이터를 저장 매체상의 하나 이상의 파일들 및/또는 물리적인 물체 또는 물질을 나타내는 하나 이상의 출력 신호들(예를 들면, 음성 및/또는 영상 묘사)로 변환시킬 수 있다. 저장 매체는, 그에 한정되지는 않지만, 플로피 디스크, 하드 드라이브, 자기 디스크, 광 디스크, CD-ROM, DVD 및 자기-광 디스크들 및 회로들(예를 들면, ROM들, RAM들, EPROM들, EEPROM들, UVPROM(ultra-violet erasable ROMs), 플래시 메모리, 자기 카드들, 광학 카드들)을 포함하는 모든 타입의 디스크, 및/또는 전자 명령들을 저장하기에 적합한 모든 타입의 매체를 포함할 수 있다.
본 발명의 요소들은 하나의 디바이스들, 유닛들, 부품들, 시스템들, 머신들 및/또는 장치들의 일부 또는 전부를 이룰 수 있다. 디바이스들은, 그에 한정되지 않지만, 서버들, 워크스테이션들, 스토리지 어레이 컨트롤러들, 스토리지 시스템들, 개인용 컴퓨터들, 랩탑 컴퓨터들, 노트북 컴퓨터들, 팜 컴퓨터들, PDA(personal digital assistants), 휴대용 전자 디바이스들, 배터리 전원공급 디바이스들, 셋탑 박스들, 인코더들, 디코더들, 트랜스코더들, 컴프레서들, 디컴프레서들, 프리-프로세서들, 포스트-프로세서들, 트랜스미터들, 리시버들, 트랜스시버들, 사이퍼 회로들, 셀룰러폰들, 디지털 카메라들, 포지셔닝 및/또는 네비게이션 시스템들, 의료 장비, 헤드-업 디스플레이들, 무선 디바이스들, 오디오 레코딩, 스토리지 및/또는 재생 디바이스들, 비디오 레코딩, 스토리지 및/또는 재생 디바이스들, 게임 플랫폼들, 주변기기들 및/또는 멀티-칩 모듈들을 포함할 수 있다. 특정 용도의 기준을 충족시키기 위해 본 발명의 요소들이 다른 타입의 디바이스들로 구현될 수 있다는 것을 이 기술분야의 당업자는 이해할 것이다.

Claims (20)

  1. 하나 이상의 읽기 헤드들을 통해 자기 매체로부터 데이터를 읽도록 구성된 하나 이상의 읽기 헤드셀 회로들로서, 상기 읽어진 데이터는 증폭된 리드백 신호 내에 제공되는 읽기 헤드셀 회로들;
    하나 이상의 쓰기 헤드들을 통해 상기 자기 매체에 데이터를 쓰도록 구성된 하나 이상의 쓰기 헤드셀 회로들; 및
    상기 하나 이상의 읽기 헤드셀 회로들과 상기 하나 이상의 쓰기 헤드셀 회로들 사이에 연결된 루프백 채널을 포함하는 장치로서,
    상기 루프백 채널은, 상기 하나 이상의 읽기 헤드셀 회로들에 연결된 루프백 읽기 셀과, 상기 루프백 읽기 셀 및 상기 장치의 쓰기 경로에 연결된 루프백 주입 및 이득 제어 회로를 포함하는 것을 특징으로 하는 저장 매체 액세스 장치.
  2. 제1항에 있어서,
    상기 루프백 주입 및 이득 제어 회로는,
    상기 루프백 읽기 셀에 연결된 가변-진폭 전류 스위치; 및
    상기 가변-진폭 전류 스위치 및 상기 하나 이상의 쓰기 헤드셀 회로들에 연결된 셀렉터 셀을 포함하는 것을 특징으로 하는 저장 매체 액세스 장치.
  3. 제2항에 있어서,
    상기 루프백 채널은, 상기 셀렉터 셀 및 상기 하나 이상의 쓰기 헤드셀 회로들에 연결된 루프백 쓰기 셀을 더 포함하는 것을 특징으로 하는 저장 매체 액세스 장치.
  4. 제2항에 있어서,
    상기 가변-진폭 전류 스위치는 전류-라우팅 롱-테일드 쌍(current-routing long-tailed pair)을 포함하는 것을 특징으로 하는 저장 매체 액세스 장치.
  5. 제1항에 있어서,
    상기 루프백 채널은, 상기 하나 이상의 읽기 헤드셀 회로들에의 제공 이전에 상기 루프백 읽기 셀에 공통 모드 접지를 제공하고, 또한 상기 루프백 셀 채널의 출력을 널링(nulling)하도록 구성된 한쌍의 OTA(operational transconductance amplifiers)를 더 포함하는 것을 특징으로 하는 저장 매체 액세스 장치.
  6. 제1항에 있어서,
    상기 루프백 주입 및 이득 제어 회로는 컴플리멘터리-바이폴라 폴디드-캐스코드 회로를 포함하는 것을 특징으로 하는 저장 매체 액세스 장치.
  7. 자기 매체로부터 데이터를 읽도록 구성된 하나 이상의 읽기 회로들;
    상기 자기 매체에 데이터를 쓰도록 구성된 하나 이상의 쓰기 회로들; 및
    상기 하나 이상의 읽기 회로들과 상기 하나 이상의 쓰기 회로들 사이에 연결된 루프백 채널을 포함하는 장치로서,
    상기 루프백 채널은 컴플리멘터리 실리콘-게르마늄 BiCMOS 프로세스를 이용하도록 구현되고, 또한
    상기 루프백 채널은, 상기 하나 이상의 읽기 회로들에 연결된 루프백 읽기 셀 및 상기 루프백 읽기 셀과 상기 장치의 쓰기 경로에 연결된 루프백 주입 및 이득 제어 회로를 포함하는 것을 특징으로 하는 저장 매체 액세스 장치.
  8. 제1항에 있어서,
    상기 루프백 채널은 2주파 부상-높이 측정동안 인에이블되고 일반적인 읽기 및 쓰기 동작들 동안 디스에이블되는 것을 특징으로 하는 저장 매체 액세스 장치.
  9. 제8항에 있어서,
    상기 하나 이상의 읽기 헤드셀 회로들 및 상기 하나 이상의 쓰기 헤드셀 회로들은 상기 2주파 부상-높이 측정동안 디스에이블되는 것을 특징으로 하는 저장 매체 액세스 장치.
  10. 자기 저장 매체의 미리 기록된 캘리브레이션 영역을 읽는 동안 전치증폭기의 출력에서의 2개의 주파수의 진폭들을 측정하는 단계;
    상기 전치증폭기의 루프백 모드를 인에이블시키고 상기 전치증폭기의 쓰기 데이터 라인들에 합성 2주파 시퀀스를 주입하는 단계; 및
    상기 합성 2주파 시퀀스가 상기 전치증폭기의 상기 쓰기 데이터 라인들에 주입되는 동안 상기 전치증폭기의 상기 출력에서의 2개의 주파수의 진폭들을 기록하는 단계; 및
    (ⅰ)상기 미리 기록된 캘리브레이션 영역을 읽는 동안 상기 전치증폭기의 상기 출력에서 측정된 상기 2개의 주파수의 진폭들, (ⅱ)상기 루프백 모드인 동안 상기 전치증폭기의 상기 출력에서 기록된 상기 2개의 주파수의 진폭들, 및 (ⅲ)미리 결정된 베이스라인 루프백 값들을 이용하여, 교정된 재생 진폭들을 계산하는 단계를 더 포함하는 것을 특징으로 하는 저장 매체 액세스 방법.
  11. 제10항에 있어서,
    상기 미리 결정된 베이스라인 루프백 값들은 상기 자기 매체를 포함하는 디스크 파일의 메모리에 저장되는 것을 특징으로 하는 저장 매체 액세스 방법.
  12. 제10항에 있어서,
    상기 교정된 재생 진폭들 및 월리스 간극 손실 방정식을 이용하여 미리 결정된 세트포인트 부상-높이에 대한 부상-높이 에러를 계산하는 단계를 더 포함하는 것을 특징으로 하는 저장 매체 액세스 방법.
  13. 제12항에 있어서,
    부상-높이를 상기 미리 결정된 세트포인트로 조정하기 위해 세트포인트에 대한 상기 부상-높이 에러의 보상 및 크기조정된 버전을 히터 드라이버 요소에 적용하는 단계를 더 포함하는 것을 특징으로 하는 저장 매체 액세스 방법.
  14. 제13항에 있어서,
    제10항의 측정하는 단계, 주입하는 단계, 기록하는 단계 및 계산하는 단계를 2회 이상 반복 수행하는 것을 특징으로 하는 저장 매체 액세스 방법.
  15. 제12항에 있어서,
    상기 미리 결정된 베이스라인 루프백 값들은,
    상기 자기 저장 매체의 상기 미리 기록된 캘리브레이션 영역 위로 읽기 헤드를 이동시키고;
    터치다운에 접근하도록 상기 헤드를 제어하고 나서 상기 미리 결정된 세트포인트 부상-높이까지 상기 헤드를 후퇴시키고;
    상기 미리 결정된 세트포인트 부상-높이에서, 상기 전치증폭기의 상기 출력에서의 2개의 주파수의 각각의 진폭들을 측정하고 상기 측정된 진폭들을 영구적으로 저장하고;
    상기 전치증폭기의 루프백 모드를 인에이블시키고 상기 전치증폭기의 상기 쓰기 데이터 라인들에 합성 2주파 시퀀스를 주입하고;
    상기 합성 2주파 시퀀스가 상기 전치증폭기의 상기 쓰기 데이터 라인들에 주입되는 동안 상기 전치증폭기의 상기 출력에서의 2개의 주파수의 각각의 진폭들을 기록하고; 및
    상기 기록된 진폭들을 상기 미리 결정된 베이스라인 루프백 값들로서 저장함으로써, 공장에서 결정되는 것을 특징으로 하는 저장 매체 액세스 방법.
  16. 제15항에 있어서,
    상기 미리 결정된 값들은 공칭 환경에서 측정되는 것을 특징으로 하는 저장 매체 액세스 방법.
  17. 제15항에 있어서,
    트랙-팔로잉 위치 에러 신호에 중첩된 진동을 통해 또는 보조 음향 또는 열 센서들에 의해 터치다운이 감지되는 것을 특징으로 하는 저장 매체 액세스 방법.
  18. 자기 매체로부터 데이터를 읽도록 구성된 하나 이상의 읽기 회로들;
    상기 자기 매체에 데이터를 쓰도록 구성된 하나 이상의 쓰기 회로들; 및
    상기 하나 이상의 읽기 회로들 및 상기 하나 이상의 쓰기 회로들 사이에 연결된 루프백 채널을 포함하는 장치로서,
    상기 루프백 채널은 상기 하나 이상의 읽기 회로들에 연결된 루프백 읽기 셀 및 상기 루프백 읽기 셀 및 상기 루프백 읽기 셀과 상기 장치의 쓰기 경로에 연결된 루프백 주입 및 이득 제어 회로를 포함하고,
    상기 루프백 주입 및 이득 제어 회로는 컴플리멘터리-바이폴라 폴디드-캐스코드 회로를 포함하는 특징으로 하는 저장 매체 액세스 장치.
  19. 자기 매체로부터 데이터를 읽도록 구성된 하나 이상의 읽기 회로들;
    상기 자기 매체에 데이터를 쓰도록 구성된 하나 이상의 쓰기 회로들; 및
    상기 하나 이상의 읽기 회로들 및 상기 하나 이상의 쓰기 회로들 사이에 연결된 루프백 채널을 포함하고,
    상기 루프백 채널은 상기 하나 이상의 읽기 회로들에 연결된 루프백 읽기 셀 및 상기 루프백 읽기 셀에 공통 모드 접지를 제공하고 상기 하나 이상의 읽기 회로들로 제공하기 전에 상기 루프백 셀 채널의 출력을 널링(nulling)하도록 구성된 한쌍의 OTA(operational transconductance amplifiers)를 포함하는 것을 특징으로 하는 저장 매체 액세스 장치.
  20. 삭제
KR1020110071627A 2010-07-19 2011-07-19 디스크 파일 전치증폭기 주파수?응답 및 시간 지연 보상 KR101172805B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/838,601 2010-07-19
US12/838,601 US8169726B2 (en) 2010-07-19 2010-07-19 Disk file preamplifier frequency-response and time delay compensation

Publications (2)

Publication Number Publication Date
KR20120010162A KR20120010162A (ko) 2012-02-02
KR101172805B1 true KR101172805B1 (ko) 2012-08-10

Family

ID=44508814

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110071627A KR101172805B1 (ko) 2010-07-19 2011-07-19 디스크 파일 전치증폭기 주파수?응답 및 시간 지연 보상

Country Status (6)

Country Link
US (1) US8169726B2 (ko)
EP (1) EP2410528A1 (ko)
JP (1) JP5059218B2 (ko)
KR (1) KR101172805B1 (ko)
CN (1) CN102339609B (ko)
TW (1) TWI480865B (ko)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8949701B2 (en) 2008-09-23 2015-02-03 Agere Systems Inc. Systems and methods for low latency media defect detection
US8390948B2 (en) * 2010-05-26 2013-03-05 Western Digital Technologies, Inc. Disk drive employing a preamp comprising read/write pass throughs for cascading integrated circuits
US8959284B1 (en) 2010-06-28 2015-02-17 Western Digital Technologies, Inc. Disk drive steering write data to write cache based on workload
US9058280B1 (en) 2010-08-13 2015-06-16 Western Digital Technologies, Inc. Hybrid drive migrating data from disk to non-volatile semiconductor memory based on accumulated access time
US9268499B1 (en) 2010-08-13 2016-02-23 Western Digital Technologies, Inc. Hybrid drive migrating high workload data from disk to non-volatile semiconductor memory
US8879188B1 (en) 2010-08-23 2014-11-04 Western Digital Technologies, Inc. Disk drive employing fly height calibration tracks to account for magnetic entropy and thermal decay
US8773802B1 (en) * 2010-08-24 2014-07-08 Western Digital Technologies, Inc. Disk drive resetting fly height reference generated from a degrading calibration track
US8565047B2 (en) 2011-04-28 2013-10-22 Lsi Corporation Systems and methods for data write loopback based timing control
US8649119B2 (en) * 2011-08-17 2014-02-11 HGST Netherlands B.V. Measuring variations in head-disk clearance in a hard disk drive
US8582226B2 (en) * 2012-03-15 2013-11-12 Seagate Technology Llc Write delay stabilization
US8681444B2 (en) 2012-06-07 2014-03-25 Lsi Corporation Multi-zone servo processor
US8625216B2 (en) 2012-06-07 2014-01-07 Lsi Corporation Servo zone detector
US8699159B1 (en) 2012-06-18 2014-04-15 Western Digital Technologies, Inc. Reducing effects of wide area track erasure in a disk drive
US8564897B1 (en) 2012-06-21 2013-10-22 Lsi Corporation Systems and methods for enhanced sync mark detection
US8773807B1 (en) 2012-07-24 2014-07-08 Western Digital Technologies, Inc. Disk drive calibrating fly height during startup by reading spacing pattern in servo sectors
US9076558B2 (en) * 2012-11-01 2015-07-07 Nanya Technology Corporation Memory test system and memory test method
US8625231B1 (en) 2012-11-08 2014-01-07 HGST Netherlands B.V. Adjusting VGA analog gain for misaligned servo sectors in a disk drive
US8959281B1 (en) 2012-11-09 2015-02-17 Western Digital Technologies, Inc. Data management for a storage device
US9019641B2 (en) 2012-12-13 2015-04-28 Lsi Corporation Systems and methods for adaptive threshold pattern detection
US9053747B1 (en) * 2013-01-29 2015-06-09 Western Digitial Technologies, Inc. Disk drive calibrating failure threshold based on noise power effect on failure detection metric
US9053217B2 (en) 2013-02-17 2015-06-09 Lsi Corporation Ratio-adjustable sync mark detection system
US9424876B2 (en) 2013-03-14 2016-08-23 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for sync mark mis-detection protection
US9275655B2 (en) 2013-06-11 2016-03-01 Avago Technologies General Ip (Singapore) Pte. Ltd. Timing error detector with diversity loop detector decision feedback
US10152999B2 (en) 2013-07-03 2018-12-11 Avago Technologies International Sales Pte. Limited Systems and methods for correlation based data alignment
US9129650B2 (en) 2013-07-25 2015-09-08 Avago Technologies General Ip (Singapore) Pte. Ltd. Array-reader based magnetic recording systems with frequency division multiplexing
US9141176B1 (en) 2013-07-29 2015-09-22 Western Digital Technologies, Inc. Power management for data storage device
US8922935B1 (en) 2013-08-28 2014-12-30 Seagate Technology Llc First and second read sensors coupled to a preamplifier via a common signal line
US9070379B2 (en) 2013-08-28 2015-06-30 Western Digital Technologies, Inc. Data migration for data storage device
US9129646B2 (en) 2013-09-07 2015-09-08 Avago Technologies General Ip (Singapore) Pte. Ltd. Array-reader based magnetic recording systems with mixed synchronization
US8917471B1 (en) 2013-10-29 2014-12-23 Western Digital Technologies, Inc. Power management for data storage device
US8976475B1 (en) 2013-11-12 2015-03-10 Lsi Corporation Systems and methods for large sector dynamic format insertion
US9224420B1 (en) 2014-10-02 2015-12-29 Avago Technologies General Ip (Singapore) Pte. Ltd. Syncmark detection failure recovery system
US10147453B1 (en) 2015-10-13 2018-12-04 Seagate Technology Llc Laser boost and duration optimization
US9779763B1 (en) * 2016-04-29 2017-10-03 Seagate Technology Llc Write signal adjustment
US11657846B1 (en) 2022-03-31 2023-05-23 Stmicroelectronics S.R.L. Automatic skew calibration circuit for pattern-dependent dynamic wave shaping for HDD preamplifier write

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6975467B1 (en) 2000-10-11 2005-12-13 Maxtor Corporation Method and apparatus for high fly write detection in a disk drive
US7087004B1 (en) 2000-07-03 2006-08-08 Berke Michael N Self-administered back massage
US7369341B2 (en) 2006-03-30 2008-05-06 Fujitsu Limited Head flying height measuring apparatus in magnetic storage device
US7468856B2 (en) 2006-05-18 2008-12-23 Seagate Technology Llc Estimation and control of head fly height

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3578017D1 (de) 1985-11-19 1990-07-05 Ibm Verfahren und vorrichtung zur regelung der flughoehe des kopfes in einem magnetspeicher.
US4777544A (en) 1986-08-15 1988-10-11 International Business Machine Corporation Method and apparatus for in-situ measurement of head/recording medium clearance
US5257146A (en) * 1990-06-28 1993-10-26 Vtc Inc. Magnetic head swing clamp and cross-talk eliminator for read/write preamplifier
US5168413A (en) 1990-11-30 1992-12-01 Ibm Corporation Transducer head flying height monitoring methods and apparatus for disk drive system
US5377058A (en) * 1992-12-31 1994-12-27 International Business Machines Corporation Fly height servo control of read/write head suspension
JPH06274805A (ja) * 1993-03-19 1994-09-30 Hitachi Ltd リード／ライト集積回路
US5545989A (en) 1995-01-19 1996-08-13 Conner Peripherals, Inc. Non-destructive in-situ landing velocity determination of magnetic rigid disk drives using back EMF from the spindle motor during shutdown
US5726821A (en) * 1995-12-22 1998-03-10 Western Digital Corporation Programmable preamplifier unit with serial interface for disk data storage device using MR heads
US5872676A (en) 1996-01-02 1999-02-16 International Business Machines Corporation Method and apparatus for positioning a dual element magnetoresistive head using thermal signals
US6104562A (en) * 1997-04-03 2000-08-15 International Business Machines Corporation Multiple element transducer for magnetic recording
US6008640A (en) 1997-04-28 1999-12-28 Seagate Technology, Inc. Detection and measurement of head disc interference using read back signal (without acoustic emission sensor or laser doppler vibrometer)
US6118602A (en) * 1997-10-31 2000-09-12 Stmicroelectronics, Inc. Preamplifier for a read/write head
US6226137B1 (en) * 1998-04-06 2001-05-01 Agere Systems Guardian Corp. Voltage bias, current sense preamplifier using no AC-coupling capacitors for a dual strip magnetoresistive reader
US6310740B1 (en) * 1999-06-29 2001-10-30 Western Digital Technologies, Inc Disk drive including N-current preamplifier for generating N-independently controlled write currents
US6415238B1 (en) 1999-07-16 2002-07-02 International Business Machines Corporation Adaptive compensation for arm electronics amplification circuitry of a disk drive system
US6424475B1 (en) * 2000-06-03 2002-07-23 Koninklijke Philips Electronics N.V. Magnetic head conductivity testing and form factor determination in a read/write device
US6538833B2 (en) * 2001-01-23 2003-03-25 Texas Instruments Incorporated System and method for improving frequency response in a magneto-resistive preamplifier
US6671111B2 (en) * 2001-06-01 2003-12-30 International Business Machines Corporation Readback signal detection and analysis in a magnetic data storage system
CN1288659C (zh) 2001-08-22 2006-12-06 西加特技术有限责任公司 磁盘驱动器及减少其中头与磁盘之间的损坏性接触的方法
US7119990B2 (en) * 2002-05-30 2006-10-10 Komag, Inc. Storage device including a center tapped write transducer
US6906878B2 (en) * 2002-08-15 2005-06-14 Hitachi Global Storage Technologies Netherlands B.V. Method and system for implementing in situ low flyheight warning
US8111094B2 (en) * 2003-11-21 2012-02-07 Lsi Corporation Analog multiplexer circuits and methods
US7477467B1 (en) * 2003-11-25 2009-01-13 Marvell International Ltd. Preamp circuit including a loopback mode for data storage
JP4321437B2 (ja) * 2004-02-18 2009-08-26 株式会社日立製作所 磁気ディスクメモリ装置
JP4519579B2 (ja) * 2004-08-31 2010-08-04 株式会社東芝 ディスク記憶装置
CN100424754C (zh) * 2005-08-16 2008-10-08 英业达股份有限公司 硬盘磁头定位的测试方法
JP2007179717A (ja) 2005-12-01 2007-07-12 Fujitsu Ltd 接触検出装置、接触検出方法、ヘッドの製造方法
JP2007164889A (ja) 2005-12-13 2007-06-28 Fujitsu Ltd 情報記憶装置
US7180692B1 (en) 2005-12-27 2007-02-20 Hitachi Global Storage Technologies Netherlands B.V. System and method for calibrating and controlling a fly-height actuator in a magnetic recording disk drive
US7633696B2 (en) 2006-03-29 2009-12-15 Seagate Technology Llc Fly height calibration for read/write heads
US7558015B2 (en) 2006-03-29 2009-07-07 Maxtor Corporation Actuation efficiency based contact detection
US7398485B2 (en) * 2006-04-11 2008-07-08 International Business Machines Corporation Yield optimization in router for systematic defects
US7595951B2 (en) * 2006-06-02 2009-09-29 Agere Systems Inc. Head-specific standby modes for disk drive preamplifiers and the like
JP2008103060A (ja) * 2006-09-20 2008-05-01 Fujitsu Ltd ヘッドｉｃ、リード回路及び媒体記憶装置
US7616398B2 (en) * 2007-11-09 2009-11-10 Hitachi Global Storage Technologies Netherlands B.V. Fly height adjustment device calibration
JP5255068B2 (ja) 2007-12-14 2013-08-07 エルエスアイ コーポレーション 記憶デバイスにおける適応ｃｂｄ推定のためのシステムおよび方法
CN101743592B (zh) * 2007-12-14 2013-03-27 Lsi公司 使用伺服数据控制飞行高度的系统和方法
JP4780625B2 (ja) * 2008-01-30 2011-09-28 東芝ストレージデバイス株式会社 パターンドメディア用ライト信号位相調整装置及び方法並びに磁気ディスク装置
JP2009181660A (ja) * 2008-01-31 2009-08-13 Toshiba Corp 磁気ディスク装置及び同装置におけるヘッド浮上高キャリブレーション方法
JP5623399B2 (ja) 2008-07-28 2014-11-12 アギア システムズ エルエルシーＡｇｅｒｅ Ｓｙｓｔｅｍｓ ＬＬＣ 変量補償浮上量測定システムおよび方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7087004B1 (en) 2000-07-03 2006-08-08 Berke Michael N Self-administered back massage
US6975467B1 (en) 2000-10-11 2005-12-13 Maxtor Corporation Method and apparatus for high fly write detection in a disk drive
US7369341B2 (en) 2006-03-30 2008-05-06 Fujitsu Limited Head flying height measuring apparatus in magnetic storage device
US7468856B2 (en) 2006-05-18 2008-12-23 Seagate Technology Llc Estimation and control of head fly height

Also Published As

Publication number Publication date
CN102339609B (zh) 2015-04-22
US8169726B2 (en) 2012-05-01
TWI480865B (zh) 2015-04-11
EP2410528A1 (en) 2012-01-25
CN102339609A (zh) 2012-02-01
JP5059218B2 (ja) 2012-10-24
JP2012033255A (ja) 2012-02-16
US20120014011A1 (en) 2012-01-19
TW201218195A (en) 2012-05-01
KR20120010162A (ko) 2012-02-02

Similar Documents

Publication Publication Date Title
KR101172805B1 (ko) 디스크 파일 전치증폭기 주파수?응답 및 시간 지연 보상
US7082004B2 (en) Disk storage systems
US7492543B2 (en) Control device, control method, and storage apparatus for controlling read head and write head clearance
US7667914B2 (en) Direct coupled wide-bandwidth front-end with smart bias control amplifier
US7830633B2 (en) Amplitude level controller for head IC, read circuit and media storage device
US7692887B2 (en) Method and apparatus for measuring resistance of a resistive sensor
US10204650B1 (en) Closed-loop fly height control using transfer function between harmonic response and heater input
US8125727B2 (en) Disk drive and method for adjusting common-mode voltage of an element on a head-slider
US7881001B1 (en) Method and system for canceling feedback current in an amplifier system
US6271977B1 (en) Multi-state preamplifier for disk drives
JP2000011305A (ja) 磁気記憶装置のサーマルアスピリティ検出方法及びその回路
US9330688B1 (en) Procedure that achieves a target areal density for a heat-assisted recording medium
US6707628B2 (en) Head suspension assembly mounting nonvolatile memory and magnetic disk device
JPH11144205A (ja) 磁気記録再生装置及び同装置に適用するデータ記録方法
CN109841233B (zh) 采用多模式传感电路用于多个头部传感器元件的数据存储设备
US6847501B2 (en) Method and apparatus for providing matched differential MR biasing and pre-amplification
US11361786B1 (en) Data storage device employing amplifier feedback for impedance matching
US20110317302A1 (en) Disk storage apparatus and method of measuring flying height of a head
KR100403636B1 (ko) 하드 디스크 드라이브와 그 구동 방법 및 회로
US20130003217A1 (en) Head-disk interference (hdi) detection
US11961542B2 (en) Continuous dual path resistance detection for resistive temperature detectors in disk drives
US9966094B1 (en) Quadratic current slew control circuit
JP2008054075A (ja) 半導体集積回路及びそれを用いた磁気記憶装置
JP3868707B2 (ja) ヘッドバイアス回路及びこれを用いた磁気ディスク装置
US7486463B1 (en) Power disturbance compensation

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160801

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180801

Year of fee payment: 7