KR101164749B1 - Ｇｎｓｓ 수신기와 신호 추적 회로 및 시스템 - Google Patents

Abstract

진보된 추적 및 탐색 엔진들을 갖는 GNSS 플랫폼 아키텍처가 개시된다. 추적 및 탐색 기능들은 2개의 독립적 엔진들로 분리되고, 각각은 각자의 목표된 기능들에 대하여 고도로 최적화된다.

Description

ＧＮＳＳ 수신기와 신호 추적 회로 및 시스템{ＧＮＳＳ RECEIVER AND SIGNAL TRACKING CIRCUIT AND SYSTEM}

본 발명은 위성 무선위치추정 수신기(satellite radiolocalization receiver)에 관한 것으로, 특히 예컨대 GPS 위성들, GLONASS의 위성들 또는 갈릴레오 시스템 또는 다른 글로벌 내비게이션 위성 시스템들(GNSS)과 같은 지리-위치추정 위성(geo-localization satellite)의 성상도(constellation)에 의해 생성되는 무선위치추정 신호들을 수신하여 프로세싱하도록 적응된 무선위치추정 수신기에 관한 것이나, 이에 제한되지는 않는다. 또한, 본 발명은 적당한 RF 인터페이스에 의해 제공되는 복조된 무선위치추정 신호들을 처리하도록 적응된 신호 프로세서 유닛에 관한 것으로, 상기 신호 프로세서 유닛은 전용 GNSS 장치 내에 또는 예컨대 범용 컴퓨터, PDA 또는 휴대폰과 같은 다른 호스트 시스템 내에 내장될 수 있다.

글로벌 내비게이션 위성 시스템들(GNSS)은 일반적으로 미국에 의해 동작되는 제너럴 포지셔닝 시스템(GPS:the General Positioning System), 러시아 연방에 의해 동작되는 글로벌 궤도 내비게이션 위성 시스템(GLONASS:the Global Orbiting Navigation Satellite System) 그리고 유럽연합에 의해 만들어질 프로젝팅 된 갈릴레오 포지셔닝 시스템(the projected Galileo positioning system)을 포함한다.

하기의 설명과 예들은 간략성을 위해 GPS 수신기만을 종종 지칭할 것이다. 그러나, 본 발명이 이러한 수신기로 반드시 제한되는 것은 아니며 모든 GNSS 소스들을 포함하고 본 발명이 적용될 수 있는 다른 미래의 무선위치추정 시스템들로 확장될 수 있다는 것이 이해될 것이다.

GNSS 무선 신호들은 대부분 종종 1 ㎓를 초과하는 무선 스펙트럼의 UHF 부분 내에 위치되고, 지상에서 -120 dBm 이하 정도의 전력 레벨을 갖고, 일반적으로 포지셔닝 및 내비게이션을 위한 수신기 내에서 사용되는 의사-랜덤 코드 이진 시퀀스들에 의해 변조된 직접-시퀀스 스프레드-스펙트럼 신호들이다. GPS 신호들의 신호 구조는 예컨대 본 출원인의 이름으로 제출된 국제특허출원 WO05003807호에 설명되며, 이로써 참조에 의해 통합된다.

GPS(Global Positioning System), GLONASS 또는 갈릴레오와 같은 위성 무선위치추정 시스템들은 다수의 궤도 위성들로부터 브로드캐스팅되는 무선 신호들의 수신에 의존하고, 수신기로부터 상기 수신된 각각의 위성들까지의 거리들 또는 범위들을 결정하기 위해 이러한 신호들 내에 포함된 정보를 사용한다. 그런 다음에, 알려진 위성들의 궤도들, 절대 시간 그리고 GPS 수신기의 위치가 지리적으로 결정될 수 있다.

본 발명의 맥락에서, 용어들 "수신기"와 "GPS 수신기"는 완전한 자립 수신기 디바이스를 가리킬 수 있지만, 복잡한 엔티티 내에 포함된 모듈, 예컨대 휴대폰, 차량 알람, PDA(Portable Digital Assistant) 등등 내의 GPS 모듈도 가리킬 수 있다. 위의 용어들은 또한 적절한 버스를 통해 호스팅 디바이스와 연결될 수 있는 플러깅 될 수 있는 모듈, 예컨대 GPS PC-카드, 또는 ASIC 내에서나 집적회로들의 세트 내에서 GNSS 수신기 기능을 구현하기 위한 회로 설명 명령들 및/또는 실행될 수 있는 코드를 포함하는 소프트웨어 코드를 가리킬 수 있다.

용어들 "수신기"와 "GPS 수신기"는 또한 본 발명의 맥락에서 위에서 정의된 바와 같은 완전한 GPS 수신기 또는 완전한 GPS 모듈을 구현하기 위해 배열된 다수의 집적회로들 중 하나를 포함하는 것으로서 이해되어야 한다.

본 발명에 따르면, 이러한 목적들은 첨부된 청구범위의 목적을 통해 달성된다. 특히, 이러한 목적들은 추적 모듈을 포함하는 GNSS 프로세서에 의해 제공되며, 상기 추적 모듈은 하나 이상의 채널들을 구성하는 다수의 신호들에 대하여 다수의 상관 값들을 생성하기 위한 복수의 상관 블록들을 포함하고, 각각의 상관 블록은 캐리어를 제거하고 결과 신호를 골드 코드와 같이 신호의 예상되는 특징에 대응하는 코드로 곱하기 위한 수단을 포함하며, 이때 각각의 상관 블록은 인접 코드 위상 범위 내에서 하나 이상의 탭들을 생성하도록 인에이블링되고, 이때 상기 탭들 중 하나 이상은 전력을 아끼기 위해 계산으로부터 디스에이블될 수 있다.

본 발명은 예를 통해 주어지고 도면들에 의해 실증되는 실시예의 설명에 의해 더욱 잘 이해될 것이다.

도 1은 본 발명의 일 양상에 따른 GNSS 프로세서의 전체 아키텍처를 개략적으로 나타내며, RF/IF 캐리어 와이프오프(wipeoff) 및 상기 설명된 아키텍처에 대응하는 GPS 엔진 내의 주요 블록들로의 라우팅을 도시한다.
도 2는 상기 설명된 아키텍처에 따른 추적 엔진 상관기 및 캐리어 와이프오프의 제1단을 도시한다.
도 3은 상기 설명된 아키텍처에 따른 상관의 제2단을 도시한다.

본 발명은 특히 하나 이상의 채널들을 구성하는 다수의 신호들에 대하여 다수의 상관 값들을 생성하기 위한 수단에 관한 것으로, 각각은 캐리어를 제거하고 결과 신호를 골드 코드와 같이 신호의 예상되는 특징에 대응하는 코드로 곱하기 위한 수단을 포함하며, 이때 각각의 상관 블록은 인접 코드 위상 범위를 커버하는 하나 이상의 탭들을 생성하도록 인에이블링되고, 이때 상기 탭들 중 하나 이상은 전력을 아끼기 위해 계산으로부터 디스에이블될 수 있다.

본 발명의 이러한 양상에 따르면, 우리는 선택적 탭 인에이블링을 이용하여 채널을 동작시킬 수 있다. 신호 인터럽션 이후 또는 초기 인입(pull-in) 동안에 코드 위상 불확실성은 추가의 탭들이 가시적이 되길 요구하지만, 채널이 추적되고 있을 때 추가적 신호는 관심 대상이 아니며 무시될 수 있다. 우리는 우리가 필요로 하지 않는 탭들을 디스에이블 시킴으로써 전력을 절약한다. 우리는 또한 다중경로 완화(multipath mitigation)를 위해 다수의 추가 탭들을 인에이블링할 수 있으며, 이로써 우리는 예컨대 탭 간격을 줄일 수 있고 높은 해상도로 피크의 형상을 볼 수 있게 되며, 이때 상기 형상이 대칭적이지 않다면 우리는 예컨대 의사 범위 정확성에 가중치를 주거나 또는 제1 피크가 있을 수 있고 그에 따라 다중경로의 효과를 감소시키는 곳의 추정치를 제공할 수 있다.

가변 탭 간격

본 발명은 특히 인접 탭들 사이의 코드 위상 관계를 조정함으로써 상기 블록의 정밀성 또는 코드 위상 범위를 적응시키기 위한 수단에 관한 것이다.

갈릴레오 모드에서, 우리는 MBOC 신호를 디코딩하기 위하여 미세한 해상도에서 탭들을 동작시킬 필요가 있고, 우리는 또한 다중경로 검출을 돕기 위하여 위에서 설명된 바와 같은 이러한 특징을 사용할 수 있다. 부가하여, 이는, 우리가 탐색 모드를 가속화하기 위해 이러한 채널을 사용하기 위한 탭 간격을 증가시킬 수 있도록 한다.

채널 연쇄 모드

본 발명은 특히, 캐리어 와이프오프 및 코드 생성이 마스터 채널에 의해 수행되고 그런 다음에 추가적 슬라이브 채널들을 통해 전달되도록 둘 이상의 채널들을 연쇄시킴으로써 골드 코드에 대하여 커버되는 코드 위상 범위를 확장하기 위한 수단에 관한 것으로, 이때 상기 슬라이브 채널들에서의 코드 및 캐리어 생성은 전력을 아끼기 위해 디스에이블될 수 있다.

이는, 예컨대 64개의 채널 상관기가 4개의 실제 채널들을 사용하는 SW 관점으로부터 단일 상관기로서 구현될 수 있도록 하고, 이는 탐색 엔진을 활성화시키지 않고도 재-획득(re-acquisition)을 인에이블링하는 32 탭 윈도우(a 32 tap window)를 제공할 것이다.

선택적 DFT 라인 인에이블링

본 발명은 또한 DFT 계산과 같이 상관기 출력들에 대하여 DSP 계산들을 수행함으로써 상관기 주파수 범위(the frequency range the correlator)를 확장시키기 위한 수단에 관한 것으로, 이때 상기 DFT 라인들은 코드/캐리어 NCO의 주파수 근처를 중심으로 하는 주파수 범위를 커버한다. 바람직하게도, 잠재적 주파수 라인들 중 하나 이상은 전력을 아끼기 위해 디스에이블될 수 있거나 및/또는 마스크 간섭이 예컨대 상이한 골드 코드를 포함하는 상이한 신호들과의 상호 상관(cross correlation)에 의해 유발된다.

본 발명의 일 양상은 선택적 탭/라인 마스크들을 갖는 GNSS 프로세서에 관한 것으로, 이들은 우리가 탐색을 위해 채널을 사용할 수 있도록 하고 인입 동안에 신호에 대하여 윈도우를 증가시키고 그런 다음에 추적 루프가 록킹(locking)될 때 전력을 아끼기 위해 다시 감소시키게 한다.

시차를 둔 통합 윈도우들

본 발명은 또한 골드 코드들과 같은 다수의 신호 코드들에 반하여(against) 다수의 상관들을 계산하기 위한 수단에 관한 것으로, 이때 각각의 탭을 위한 계산 윈도우들은 오버랩핑되고, 이때 상기 윈도우들은 미리 결정된 인터벌만큼 오프셋되어, 각각의 탭으로부터의 상관 출력들이 시간에서 분리되어, 공유 자원을 이용하는 추가의 파이프라이닝(pipelining)된 프로세싱이 허용된다.

일정한 길이 통합 윈도우들을 사용하고 상기 윈도우들을 시간 면에서 시차를 둠으로써, 상관 자원들이 2단 상관기 아키텍처 내에서 공유될 수 있도록 각각의 상관기 출력이 다수의 주기들만큼 오프셋되고, 모든 채널들에 걸쳐서 출력에 시차를 둠으로써, 우리는 거의 자원들을 사용하지 않으면서 그리고 모든 상관기들이 전력 및 실리콘 영역을 감소시키는 결과들을 위해 단일 출력 메모리를 공유할 있도록 하고도 모든 채널들을 위한 단일 DFT 엔진을 구현할 수 있다.

탐색/추적 모드를 위한 다중 출력 포맷들

본 발명은 또한 상관 결과들을 프로세싱하기 위한 수단에 관한 것으로, 이때 상기 프로세싱은 코히어런트 및 인코히어런트 프로세싱 모두, 예컨대 크기의 인코히어런트 누산(incoherent accumulation of magnitude)이 이어지는 코히어런트 DFT를 포함할 수 있고, 본 발명은 또한 하나 이상의 채널들에 대하여, 채널들을 위한 출력 데이터 구조가 코히어런트 상관으로부터의 복소수 결과들(the complex results)을 포함하는지 또는 인코히어런트 누산의 결과들(the results of the incoherent accumulation)을 포함하는지의 여부를 선택하기 위한 수단에 관한 것이다.

탐색 모드 동안, 우리는 긴 시간에 걸쳐서 통합되는 크기(the magnitude integrated)를 보지만, 정확한 추적을 위해 우리는 코히어런트 통합의 I/Q 컴포넌트들을 이상적으로 사용하며, 상기 코히어런트 통합은 캐리어 위상 측정들과 결합된 추적 엔진을 위해 더 우수한 해상도를 제공한다.

상기 사용되는 측정들은 따라서 포지션 정확성을 결정하는 신호 세기에 의해 결정될 것이다.

암시적 잡음 플로어 측정들

본 발명은 또한 다수의 탭들/채널을 위한 DFT 라인들을 프로세싱하기 위한 수단에 관한 것으로, 이때 상기 탭들/출력 내의 DFT 라인들은 애플리케이션에 대한 관심대상 구역에 따라 선택될 수 있고, 이때 DFT 라인들의 추가 세트/탭들은 암시적으로 잡음 플로어 추정을 위한 수단을 제공하도록 계산된다.

탐색/추적 알고리즘의 성능을 최적화하기 위하여, 시간에 따라 변하는 잡음 플로어 측정을 만들 필요가 있으며, 이는 이상적으로 추적되고 있는 신호 부근에서 그러나 피크로부터 충분히 떨어져서 이루어져야 하며, 바람직하게 본 발명의 GNSS 프로세서는 DFT 윈도우의 극한들에 있는 다수의 탭들, 예컨대 4개의 탭들을 측정하도록 배열된다. 우리가 DFT를 제어하기 위해 비트마스크를 사용하므로, 이는 모든 인에이블링된 라인/탭 조합들이 계산되는 것을 의미하지만 암시적 마스크를 사용함으로써 우리가 관심을 갖지 않는 탭들이 따라서 마스킹됨을 암시한다.

시프팅에 앞서 코드 및 내비게이션 메시지의 곱셈에 의한 데이터 와이프오프

본 발명은 또한 내비게이션 데이터 메시지와 같이 추적되고 있는 신호 또는 상관기로의 적용 이전에 코드를 수정함으로써 갈릴레오 내의 파일럿 채널 상에서 사용되는 바와 같은 추가적 스프레딩 코드로부터 선택된 특징을 제거하기 위한 수단에 관한 것이다. 이때, 데이터 패턴이 고정된 위상 관계로 코드에 적용되어, 데이터 패턴은 상관 윈도우들 위상 또는 길이와 무관하게 신호 데이터 경계들에 코히어런트하게 유지된다.

우리가 코드에 정렬되지 않고 코드와 동일한 길이가 아닌 윈도우에 걸쳐서 통합하고 있으므로, 상관 이후 데이터 와이프오프(data wipeoff post correlation)를 적용하는 것은 데이터가 정렬이 안되도록 야기한다. 코드 생성기의 출력부에 있는 코드에 데이터 와이프오프를 적용시킴으로써, 데이터 와이프오프는 항상 완벽하게 정렬된다.

제2 코드 생성기를 이용하여 하나의 탭을 재-사용하는 갈릴레오 모드

부가하여, 본 발명은 이러한 상관기의 선택된 탭에 대안적인 스프레딩 코드를 적용하기 위한 수단에 관한 것으로, 이때 적용된 코드의 위상 관계가 고정되거나 조절될 수 있어서, 제1 신호가 추적 루프를 제어하는데 사용되고 있는 동안에 제1 신호와 동일한 캐리어 주파수에서 제2 스프레딩 코드를 이용하여 전송되는 제2 신호 상에 포함된 데이터 메시지의 추출을 용이하게 하기 위해 상기 코드가 특정한 상관기 출력 탭에 있는 제1 스프레딩 코드의 특정한 탭과 동위상이 되도록 보장한다.

갈릴레오는 동일한 캐리어 주파수에서 전송되는 2개의 코드들을 사용하며, 하나의 코드는 알려진 25개 비트 스프레딩 코드에 의해 변조되고 SV를 추적하는데 사용되며, 이는 내비게이션 데이터 메시지의 지식 없이도 더 큰 민감성을 허용한다. 제2 코드는 내비게이션 데이터를 전달하는데 사용된다. 우리가 파일럿 코드를 추적하고 있으므로, 우리는 내비게이션 데이터 메시지를 추출하기 위해 단일 탭이 필요하고, 상기 2개 신호들의 캐리어 및 코드 위상들은 코히어런트하여서, 우리가 정확한 코드 위상을 유지하고 이러한 데이터를 추출하기 위해 1개 탭을 사용할 필요가 있다. 우리가 추적을 위한 중심점으로서 상관기 채널들 윈도우의 중간에 있는 탭을 선택하므로, 우리는 관심대상의 탭과 정렬되도록 제2 코드를 위상 시프트할 필요가 있다.

DFT 라인 간격을 제어하기 위해 샘플 레이트 가변

부가하여, 본 발명은 결과 출력의 DFT 라인 간격을 제어하기 위하여 상관 윈도우 사이즈, 및/또는 각각의 DFT 계수에 적용되는 코히어런트 누산들의 개수를 제어하기 위한 수단에 관한 것이다.

DFT 라인 동작은 회전 복소수 벡터(rotating complex vector)에 의한 복소수 신호의 곱셈을 요구한다. 우리가 하드웨어로 실시간 계산하므로, 우리는 근사치들의 표를 사용해야 하고 샘플에 따라 계수를 선택해야 한다.

더 긴 샘플들의 경우, 우리는 동일한 계수를 이용하여 다수의 계산들을 수행함으로써 상관기 정밀성을 감소시킨다.

따라서, DFT 라인 간격은 계수 단계 레이트 및 샘플 지속기간에 의해 결정되고, 따라서 우리는 DFT 라인 간격을 제어하기 위해 샘플 간격을 제어할 수 있다.

우리는 또한 우리가 DFT의 8, 16, 24, 및 32 포인트를 수행할 수 있기 위해 24 포인트 DFT 및 32 포인트 DFT에 대한 계수들을 결합하는 표를 통해 단계 레이트를 선택한다.

코히어런트 정렬 제어

부가하여, 본 발명은, DFT 프로세싱이 필수적인 캐리어 위상 정렬을 유지하는 동안 코히어런트 누산이 내비게이션 데이터 메시지의 비트 경계들과 같은 신호의 특징과의 정렬을 유지할 수 있도록, 여전히 DFT 계수 인덱스를 갱신하는 동안에 선택적으로 특정 상관기 출력들을 무시함으로써 코히어런트 통합 정렬을 선택하기 위한 수단에 관한 것이다.

우리의 통합 윈도우들이 스테핑되고 코드 길이의 정확한 배수가 아니므로, 우리는 모든 샘플들이 코드와 동위상으로 코히어런트하게 누산됨을 보장할 수 없고, 이는 데이터 와이프오프가 사용되지 않을 때 시간에 따라 심각한 신호 손실을 유발할 것인데, 그 이유는 신호가 결과를 파괴하는 코히어런트 통합의 중간에서 잠재적으로 뒤집힐 것이기 때문이다.

이를 방지하기 위해, 우리는 내비게이션 데이터 비트 경계에 대한 코히어런트 통합 기간의 정렬을 추적하여 필요하다면 샘플들을 건너뜀으로써 윈도우 내에서 상기 정렬을 유지하도록 상기 정렬을 교정한다.

우리가 샘플들을 거의 건너뛰지 않을 경우, DFT 계수는 위상 밖에 있게 되고, 이는 다수의 DFT 라인들 사이에 전력을 확산시킬 것이고, 따라서 우리가 코히어런트 누산으로부터 신호를 건너뛸 때 우리는 DFT 계수 인덱스를 조절해야 하며, 이는 DFT 계수 인덱스가 코히어런트 통합과 동기화되지 않게 야기하는데, 그 이유는 샘플들이 건너뛰어질 때에도 DFT 계수 인덱스가 신호와 코히어런트하게 유지되어야 하기 때문이다.

다단식 캐리어 와이프오프 및 측정들

본 발명의 다른 양상은 다단식 캐리어 와이프오프 메커니즘에 관한 것으로, 이로써 캐리어의 대부분을 제거하기 위해 유입 IF/IQ 데이터가 기준 캐리어와 혼합되지만, 이때 사용된 캐리어는 예컨대 10 ㎑의 잔여 캐리어를 남겨두도록 구성된다. 잔여 캐리어의 추가 제거는 각각의 채널 내에서 제2 캐리어 NCO에 의해 수행된다.

바람직하게, 기준 클록 주파수에서의 변동들로 인한 시스티매틱 캐리어 드리프트(systematic carrier drift)를 보상하기 위해 마스터 캐리어 NCO의 조절과, 1 ㎳ 기준 타이머로부터의 펄스와 같은 트리거를 이용하여 모든 채널들에 걸쳐서 동시적인 코드 NCO 값들과 모든 캐리어의 샘플링이 예견된다.

제1단 혼합기에서 캐리어의 대부분을 제거함으로써, 우리는 기준 클록 주파수 드리프트 및 주파수 플랜을 보상할 수 있으며, 이로써 채널들 전부가 사용중인 주파수 플랜과 무관하게 좁은 주파수 범위에 대하여 디멘셔닝된 캐리어 NCO를 사용할 수 있다.

NCO의 주파수가 감소하므로, NCO를 구현하기 위해 요구되는 비트들의 개수가 증가하여서, 제2 캐리어 NCO가 효율적으로 구현될 수 있도록 적절한 주파수가 선택되며, 이로써 충분한 정밀성을 갖는 캐리어 위상 측정들이 과도한 하드웨어 없이도 추적 및 포지션 정확성을 향상시킨다.

샘플링함으로써 시간 측정들 내의 고정된 포인트에서 NCO's의 전부는 모든 채널들에 대하여 동시에 코드/캐리어 위상으로 이루어지고, 이로써 모든 채널들에 대하여 정확한 포지션 결정이 가능하다. 코드 에포크(code epoch)가 또한 코드 카운트의 해상도를 허용하고 Z 카운트의 해상도를 허용하기 위해 샘플링된다.

DFT 계산 순서( order )

본 발명의 다른 양상은 중심 주파수 라인을 계산하고 그런 다음에 다수의 라인들에 대하여 한 방향으로 스테핑함으로써 수행되는 DFT 계산에 관한 것으로, 그 다음 다수의 라인들이 중심 라인으로부터 오프셋된 반대 방향으로 스테핑하여 계산된 이후, DFT 라인들의 서브세트가 단순한 계수 계산을 이용하여 계산되게 된다.

바람직한 실시예에서, 계수를 위한 단계가 DFT 표 사이즈, DFT 라인 간격, 및 코히어런트 샘플 인덱스에 의해 결정된다.

DFT 계수 계산은 표 내부에서의 인덱싱을 요구하며, 각각의 연속적 계수는 DFT 라인 간격에 의해 결정된 사전 계수로부터 고정된 회전 오프셋을 갖는다.

중심 주파수로부터의 거리에 의해 DFT에서의 손실들이 증가하므로, 우리는 모든 DFT 라인들을 계산하지 않으며, 예컨대 우리는 32 포인트 계수 표로부터 9개 라인들, 예컨대 라인들 0, 1, 2, 3, 4, 28, 29, 30, 31을 계산할 수 있다.

제1 샘플의 경우, 이는 계수들 0, 1, 2, 3, 4, 28, 29, 30, 31을 요구하는 반면에 제2 샘플은 계수들 0, 2, 4, 6, 8, 24, 26, 28, 30을 요구할 것이다.

이는, 그러나 0, 1, 2, 3, 4, 31, 30, 29, 28의 순서로 라인들을 계산함으로써 모듈 계산의 사용을 요구하고, 우리는 단순한 가산기를 사용하기 위해 상기 계산을 단순화할 수 있는데, 그 이유는 순서가 제1 샘플의 경우 0, 1, 2, 3, 4, 31, 30, 29, 28이 되고 제2 샘플의 경우 0, 2, 4, 6, 8, 30, 28, 26, 24가 되는 등등이기 때문이다.

스타트업 동기화

본 발명의 일 양상에 따르면, RF 기준 클록에 동기적으로 동작되는 기준 타이머와 같이 알려진 이벤트에 동기적인 정밀 스타트업 시간을 결정함으로써, 코드/캐리어 위상, 코드 에포크 카운트, 내비게이션 데이터 메시지 위상 등에 대한 정밀 값들이 탐색 엔진에서의 채널 또는 다른 추적 채널과 같은 다른 채널로부터의 측정의 외삽법(extrapolation)에 의해 계산될 수 있다.

이러한 시간보다 앞서 채널의 구성 안으로 이러한 값들을 프로그래밍함으로써, 상기 채널이 관련 하드웨어를 요구되는 상태로 초기화시킬 시간을 갖게 하고 그런 다음에 정확한 시작 시간을 프로그래밍함으로써, 상기 채널은 코드 생성기 등과 같은 엔진들을 사전-초기화시킬 수 있고 그런 다음에 그들을 시작되도록 구성되는 순간이 될 때까지 동결시킬 수 있다.

이러한 방식으로, 채널들은 추적 또는 탐색 모드에서 정밀하게 포지셔닝될 수 있고, 이로써 채널들 사이의 추적이 이동될 수 있고, 자원 관리가 용이하게 된다.

또한, 이는 패널티 없이 채널을 리셋팅함으로써 채널을 스테핑하는 것을 허용한다.

우리는 자원 관리를 허용하기 위해 채널을 시작할 때, 특히 계산된 탭들의 개수 등과 같이 채널의 동작 모드를 상당히 변경할 때 코드 생성기 및 NCO's를 초기화할 수 있을 필요가 있으며, 이때 이는 출력 데이터 구조 내의 데이터의 순서를 변경시킬 것이다.

채널의 시작을 정밀한 순간으로 지연시키고 그런 다음에 정밀 순간에 도달될 때까지 채널이 동작되도록 함으로써, 원해지는 모드는 규정된 시작 시간이 될 때까지 채널들 상태를 동결하고, 이는 HW 또는 SW 오버헤드 없이 완전한 정밀성으로 달성된다.

자원 관리

본 발명의 일 양상에 따르면, 다수의 상관 엔진들 사이에서 출력 메모리를 공유하는 수단이 제공되며, 이때 상기 메모리는 완전한 상관 엔진의 결합된 데이터 출력 능력보다는 전체 시스템 요구사항들에 따라 디멘셔닝된다.

정상 추적 동작 동안에, 추적 엔진은 이용 가능한 탭들의 프랙션(fraction)만을 계산할 필요가 있을 것인 반면에, 계산된 탭들의 개수 및 상기 탭들이 계산되는 모드는 동작 동안에 상이한 채널들에 대하여 동적으로 변경될 것이다.

요구되는 전체 자원들, 특히 출력 메모리의 사이즈를 감소시키기 위해, 채널들은 자원들을 공유하도록 구성될 수 있고, 이때 SW는 자신의 동작 모드에 따라 충분한 자원을 각각의 채널에 할당할 수 있고, 추적에 영향을 주지 않고도 동작 동안 요구되는 바와 같이 이러한 자원들을 재구성할 수 있다.

이를 달성하기 위해, 채널들 사이에서 구성을 확정적으로 전달하거나 추적을 잃지 않고서 채널을 재시작하는 방법이 요구된다.

다중 코히어런트 프롬프트 데이터 세트들

본 발명의 다른 양상은 추적을 용이하게 하기 위해 다수의 TAP/DFT 라인 조합들에 대한 실시간 상관 결과들의 세트로 구성되는 상관기 채널에 대하여 코히어런트 상관 결과들을 프로세서로 전달하는 수단에 관한 것으로, 이때 이러한 실시간 데이터에 부가하여 이력 데이터 세트가 프롬프트 데이터 세트로서 알려진 하나 이상의 탭들에 대하여 제시되며, 이때 이러한 탭들은 상기 탭들이 최강 상관 위상에 있게 되도록 스프레딩 코드와 정렬되게 선택된다.

신호를 추적하기 위하여, 소프트웨어는 프로세서 부하 등에 따라 실시간으로 각각의 채널을 서비스할 필요가 없으나, 내비게이션 데이터 메시지를 효율적으로 추출할 필요가 있으며, 프롬프트 탭의 모든 샘플들은 내비게이션 데이터 메시지 에지가 결정될 수 있도록 요구된다.

이를 달성하기 위해, 우리는 어떠한 DFT 프로세싱 없이 프롬프트 데이터 탭에 대하여 다수의 데이터 출력들을 회신하는 코히어런트 모드에서 상관기 출력 데이터 구조 내의 추가적 데이터 세트를 구현했다. 이들에는, 소프트웨어가 어느 데이터 세트들이 새것이고 순환 버퍼 내에서 구현되는지를 결정할 수 있도록, 태그가 붙여진다.

이들은, 탐색 모드에 있을 때 또는 20 ㎳ 통합보다 더 길게 수반되는 약한 신호를 추적중일 때 내비게이션 데이터 메시지가 아마도 디코딩될 수 없으므로 코히어런트 모드(I/Q) 내의 출력뿐이다.

하기는 차세대 GNSS 플랫폼 아키텍처를 설명한다. 이러한 본 명세서의 목적은 본 발명의 청구범위와 관련하여 상기 아키텍처의 HW 및 SW 아키텍처들의 세부사항들을 설명하는 것이다.

용어사전

2G5 GSM, GPRS, IS-95 표준들을 포함할 수 있는 무선 장비 또는 물건들의 현 2.5세대를 지칭

3G WCDMA(TDD/FDD), CDMA2000 표준들을 포함할 수 있는 차세대(3세대) 무선 장비 또는 물건들을 지칭

API 애플리케이션 프로그래머들 인터페이스

ARPU 사용자당 평균 수익

BoM(Bill of Materials) 자료 청구서

CDMA 코드 분할 다중 접속

CPU 중앙 프로세싱 유닛

DSP 디지털 신호 프로세서(또는 프로세싱)

EDGE GSM 에볼루션을 위한 향상된 데이터-레이트들

E911 향상된 911(위치 요구사항들을 지칭)

FDD 주파수 분할 이중

GSM 이동-통신을 위한 글로벌 시스템

GPRS 범용 패킷 무선 서비스

HR 하프 레이트(텔레포니 코덱)

LBS 위치 기반 서비스들

MMC 멀티-미디어 카드

PC 퍼스널 컴퓨터

RF 무선 주파수

SD 보안 디지털(플래쉬 카드)

SDIO

SV 우주선(인공위성)

TDD 시분할 이중

TTFF 초기 위치설정 시간

UE 사용자 장비(핸드세트를 위한 3G 용어)

WCDMA 와이드밴드 CDMA

플랫폼 개념

탐색 모드

플랫폼 개념은 특히 새로운 사유 탐색 알고리즘에 기초한다. 본 발명의 프로세서의 탐색 엔진은 이러한 새로운 탐색 알고리즘을 특히 목표로 하기 위해 개발되었다.

추적 모드

본 발명의 추적 엔진은 아키텍처들이 사실상 탐색 엔진들로부터 도출되는 이전의 디바이스들과의 어떠한 유사점도 전혀 감수하지 않는다. 본 발명에서는, 추적 및 탐색 기능들이 2개의 독립적인 엔진들로 분리되고, 각각은 각자의 목표된 기능들에 대하여 고도로 최적화된다.

하드웨어 원리들

탐색이든지 또는 추적이든지, 하드웨어 내에서 임의의 알고리즘을 수행할 때, 주어진 양의 시간 내에서 수행되도록 요구되는 유한한 양의 프로세싱이 존재한다. 상기 프로세싱이 일정한 레이트에서 이루어지지 않을 수 있는 반면에, 피크 프로세싱 요구사항 및 지연 요구사항들에 의해 경계가 이루어진다.

모든 다른 아키텍처들과 상이한 청구된 아키텍처의 중요한 개념은 프로세싱 요구사항들의 이론적 최소 제한치들을 셋팅하고 최소 추가적 오버헤드를 이용하여 요구사항들을 충족시키기 위해 하드웨어 자원들의 가장 효율적인 활용을 보장하도록 노력하는 이러한 요구사항들에 대한 시도이다.

탐색 및 추적 사이에 근본적인 차이점들이 주어지면, 추적을 타협하지 않고도 TTFF 및 비용 사이의 트레이드-오프를 허용하는 확장성 있는(scalable) 접근법을 인에이블링하면서 우리가 절대적 최소 전력 및 최적 추적 성능을 달성할 수 있도록 이러한 기능들을 별도로 구현하는 것이 결정되었다.

세부화된 아키텍처 설명

RF 인터페이스

RF 인터페이스는 적절하게 디멘셔닝된 채널당 NCO를 이용하여 캐리어 위상 측정들을 허용하기에 충분히 큰 잔여 캐리어를 갖는 적절한 표현으로 변환하기 위해 입력 데이터의 사전-프로세싱을 적용시키고 제공하는 프로세서 내 모든 블록들에 공통적이다.

NCO 레지스터들이 더 작은 출력 주파수들과 더 큰 입력 주파수들에 대하여 더 크게 되므로, 이는 10 Khz 주변 잔여 캐리어에 대하여 구성된다.

데이터 맵핑

도 1을 참조하면, 상기 RF로부터의 데이터가 IF 또는 복소수 I/Q 데이터로서 맵핑 유닛에 도달하고, 상기 맵핑 유닛에서는 원시 데이터 표시들이 전체 프로세서를 위한 적절한 맵핑으로 번역된다. MAP은 임의의 소스 데이터 표현이 적절하게 맵핑되도록 하는 램 기반 룩업 테이블이다.

캐리어 와이프오프

맵핑 이후에, 데이터는 주 캐리어 컴포넌트를 제거하기 위해 캐리어와 혼합되고, 이는 통상적으로 10 Khz 주변으로 작은 잔여 캐리어 컴포넌트를 갖는 복소수 신호를 생성하며, 이러한 초기 캐리어 와이프오프는 CDXO와 같은 덜 적절한 기준(reference)을 사용할 때 주파수 드리프트를 보상하도록 하는 TCXO 주파수 보정을 위해 단일 포인트의 제어(single point of control)를 허용한다.

AGC

AGC 기능은 상기 RF 내의 이득을 프로그래밍함으로써 SW 제어된 AGC를 허용하는 RF 출력의 통계적 비닝(binning)을 제공한다.

추적 엔진

본 발명의 일 양상에 따르면, 추적 엔진은 추적 정확성을 향상시키기 위해 각각의 채널에 대하여 코드 및 캐리어 위상 모두가 정확하게 제어되고 측정되도록 허용하는 위에서 설명된 원리들에 기초하였다. 그러나, 부가하여, 추적 엔진은 다수의 추가적 기능들을 구현한다.

탭들

각각의 추적 채널은 16개 탭들까지 제공하고, 상기 탭들은 각각의 채널에 대하여 개별적으로 선택될 수 있고, 추가의 이러한 탭들은 프로그램 가능 간격을 가질 수 있고, 이러한 프로그램 가능 간격은 다중-경로 간섭의 식별과 실제로 추적된 피크보다 더 약할 수 있는 진짜 피크의 선택을 돕기 위해 상관 피크의 형태의 세심한 분석을 허용하는 탭들 간 1/8 칩까지 다운되는 해상도들을 허용한다.

탭들은 전력을 아끼기 위한 비트마스크를 이용하여 개별적으로 인에이블링/디스에이블될 수 있고, 탭이 디스에이블될 때 탭을 위한 로직은 절대적 최소치까지 전력 소비를 줄이도록 게이팅(gating)된다.

연쇄( chaining )

추적 엔진에서, 채널들은 4개 채널들의 블록들로 그룹핑되고, 이러한 그룹들 내에서 연속적인 채널들이 연쇄될 수 있어서, 하나 또는 2보다 큰 채널들이 단일 그룹으로부터 생성되도록 한다. 이러한 모드에서, 코드 생성기들과 마스터 채널의 NCO's가 사용되고 슬라이브 채널들 유닛들은 전력을 절약하기 위해 디스에이블된다.

갈릴레오

4개 채널들의 각각의 그룹에는, 갈릴레오 채널로서 동작되도록 구성될 수 있는 하나의 특별 채널(0)이 존재하며, 상기 채널은 데이터 복구를 위해 사용되는 탭0에 할당된 추가적 코드 생성기를 갖고, 주 코드 생성기는 그런 다음에 파일럿 코드를 추적하기 위해 탭1에 공급된다.

갈릴레오 코드들은 생성 가능한 코드들(generateable codes)이 아니고, 추가적 RAM 기반 코드 생성기들이 파일럿 및 데이터 코드들 모두를 위한 이러한 채널들에 제공된다.

데이터 와이프오프

모든 채널들은 데이터 와이프오프를 지원하고, GPS 모드에서 이는 CPU가 주기적으로 16개 코드 샘플들, 즉 매 320 ㎳마다 로딩하는 레지스터를 이용하여 16비트 코드 세그먼트를 지원하며, 이러한 코드는 검출된 비트 에지에 정확하게 위상 정렬될 수 있고 그 다음 비트 에지 동기화가 유지되도록 채널들 코드 NCO에 의해 제어된다. 핸드쉐이킹을 이용한 이중 버퍼링이 SW 상에서의 실시간 제약들을 제어하기 위해 제공되고 코드들이 호스트 상에 버퍼링되도록 허용하고 메모리 풋프린트를 감소시키기 위해 프로세서에 연속적으로 전송되도록 허용한다. 갈릴레오 모드에서, 데이터 와이프오프 레지스터는 25비트들까지 확장되고 데이터 채널이 결코 추적되지 않으므로 파일럿 채널에 적용되며, 이러한 코드는 일단 초기화되면 CPU가 다시 갱신할 필요가 없도록 순환적으로 동작된다.

DFT

바람직하게도, 본 발명의 프로세서는 판별기(discriminator)를 돕기 위해 DFT 동작들을 실행시키도록 배열되거나 프로그래밍되고, 이는 바람직하게 하드웨어 내에 구현되어서, 판별기와 연관된 CPU 오버헤드가 없다. 스키머(skimmer)와 디스틸러(distiller)를 이용하는 것과 같이 개별적인 DFT 라인들은 전력을 아끼기 위해 디스에이블될 수 있다.

잡음 플로어

잡음 플로어의 검출을 돕기 위해, TE는 전력을 감소시키기 위한 TAP 및 DFT 라인 마스크 셋팅들과 무관하게 특정 DFT 라인들 및 탭들을 전용 데이터 구조로 출력하도록 구성될 수 있다.

채널 전달

추적 엔진 내에서 자원들의 관리를 용이하게 하기 위하여, 캐리어 및 코드 위상 모두는 알려진 값과 정밀 시간 기준으로 초기화될 수 있고, 이는 채널이 리셋되거나 재구성되도록 인에이블링하고 정밀 정렬을 갖는 동작을 시작시킨다.

출력

추적 채널들로부터의 출력이 모든 탭 출력들을 위한 공유 RAM 버퍼 내 측정 정보를 위한 레지스터들 내에 제공된다. 각각의 채널은 모든 다른 채널들과 완벽하게 무관하게 구성될 수 있고, 크기 모드 또는 복소수 모드에서 동작될 수 있다. 크기 모드에서, 코히어런트 통합은 수 초 기간들 동안에 용이하게 되고 크기 데이터가 출력되고, 이는 탐색 확인 위상 동안에 사용된다. 추적 모드에서, 출력 데이터는 더욱 정확한 추적을 허용하기 위해 각각의 선택된 탭/라인 조합에 대하여 복소수 I/Q 값들이 되도록 구성될 수 있다.

구현

전력 및 실리콘 영역을 아끼기 위하여, 추적 엔진들은 스테핑된 상관 모드에서 동작되고, 이는 비록 각각의 탭이 정확하게 동일한 지속기간 동안에 통합되더라도 각각의 탭에 대한 실제 데이터 샘플들이 고정 개수의 주기들만큼 오프셋된다는 것을 의미한다. 이는, 다단식(multi-stage) 상관기 접근을 허용하고, 이로써 각각의 상관기의 하부 비트들(lower bits) 전부가 전용 누산기들 및 레지스터들을 갖지만, 상부 비트들은 단일 누산기를 공유하고 순차적으로 계산되어, 결과들이 훨씬 더 실리콘 및 전력 효율적인 메모리 내에 누산되도록 허용한다.

이러한 접근법을 용이하게 하기 위해, 상관기를 통과하는 표현은 바이어싱된 산술 모드를 활용한다.

누산에 앞서 모든 값들을 양으로 바이어싱함으로써, 데이터는 상관기의 상부단이 반가산기들 내에서 구현될 수 있도록 항상 증가할 것이다. 부가하여, 이는 메모리 저장소 엘리먼트들 내의 데이터 값들의 실제 토글링을 감소시키므로, 메모리 내의 전력 손실이 추가로 감소된다.

이는 고정된 바이어스가 DFT 프로세서의 입력단에서 간단히 제거되는 추적 엔진 내의 모든 탭들에 걸쳐서 누산되도록 야기한다.

도 2에 도시된 바와 같이, 누산의 제2단은 각각의 입력 채널에 대하여, 즉 16탭들 당 단일 누산기를 이용하여 수행되고, 이는 바이어싱된 누산된 값의 상부 비트들을 표현하는 공유 메모리 내에 저장된 값들을 증분시키도록 사용되는데, 그 이유는 상기 값이 바이어싱되고 그러므로 항상 양이며 하부 비트들을 위한 저장소를 배정하기 위한 요구사항이 없는데 그 이유는 상기 하부 비트들은 제1단 내의 더 긴 기간들에 걸쳐서 누산될 수 있고 그런 다음에 각각의 채널들 결과들이 DFT 엔진으로 전달되므로 간단히 단 2로부터의 비트들에 첨부되기 때문이다.

도 3을 참조하면, 출력단을 공유하는 탭들의 개수가 증가하고 채널당 갱신 레이트가 감소하고 그에 따라 단 1 누산기들 및 레지스터들의 사이즈가 증가하므로 단일 RAM 및 누산기를 공유하는 채널들의 개수는 코히어런트 통합 단계를 위해 요구되는 입도(granularity)에 기초하며, 이것은 GPS 목표들에 따라 인스턴스 생성 기반으로 확장성 있다.

예컨대, 32Mhz 샘플 레이트, RF 데이터를 위해 +/- 1, +/- 3의 표현에서 동작되는 256개 탭들(16개 채널들)의 경우, 1mS를 위한 최대 상관 값은 +/- 65472이다.

종래의 아키텍처에서, 이는 I/Q의 각각을 위해 탭당 17개 비트들, 또는 34개 전가산기 셀들과 탭당 34개 레지스터들, 즉 8704개 레지스터들 그리고 전가산기들을 요구한다.

단일 단 1을 공유하는 모든 탭들에 의해, 256개 주기들에 걸쳐 누산되는 최대치는 10비트들을 요구하는 +/- 512이다.

올림 플래그에 의해, 이는 탭당 22개 비트들, 즉 5632개 레지스터들과 5632개의 전가산기 셀들을 요구한다.

단 2는 이제 1792개 RAM 비트들과 단지 20개의 반가산기 셀들을 요구하는 상부 비트들을 누산시킨다.

상관기 결과들에 액세스하는데 요구되는 추가적 다중화 비용들이 또한 감소되는데, 그 이유는 RAM이 DFT 엔진을 도출하기 위해 데이터 출력들의 다중화를 요구하지 않기 때문이다.

256개 탭들 중 1을 선택하는 것은 255*34(8670)개의 2 대 1 다중화기 등가물들을 요구하는 반면에, 램 기반 접근법에 의해 5610개 등가 다중화기들만이 요구된다.

로직 절약들에 부가하여, 신호 토글링 레이트들의 큰 감소가 있는데, 그 이유는 숫자들이 더 이상 부호를 바꾸지 않기 때문이며, 2개의 대안적인 아키텍처들의 시뮬레이션들이 이러한 접근법에 의해 대략 30% 동적 전력 절약을 나타낸다.

단 2를 2개 부분들로 분할하는 것을 요구하는 갱신 레이트를 증가시킴으로써, 512개 레지스터들에 의한 레지스터 사용의 감소 그리고 대응하는 전가산기 및 2개의 더 작은 램 블록들의 사용으로 인해 작은 패널티를 갖는 MUX 셀들의 감소가 있으며, 이러한 구성에서 단 2 출력들은 그런 다음에 DFT 엔진으로 다중화된다.

이러한 방식으로, 아키텍처는 유연성 있고, 최적 성능을 얻기 위해 각각의 프로세스 및 라이브러리에 최적화될 수 있다.

타이밍

추적 엔진 내의 모든 채널들은 공통 DFT 유닛을 공유하고, 이는 고정되고 정확하게 제어된 순서로 각자의 누산된 결과들을 출력하는 모든 채널들에 의해 용이하게 된다. 이러한 타이밍은 탑 레벨 타이밍 제어기에 의해 유지되고, 상기 탑 레벨 타이밍 제어기는 RF 기준 클록 주파수에 따라 수적인 오버플로우를 방지하는 레이트까지 출력 데이터 레이트를 감소시키도록 프로그래밍될 수 있다. 부가하여, 이러한 타이밍 제어기를 이용하여, 효과적인 출력 레이트는 정밀 DFT 라인 간격을 보장하기 위해 기준 클록과 상관 없이 일정 값으로 셋팅될 수 있다.

DFT 샘플 레이트

DFT 라인 간격을 제어하기 위하여, 샘플 레이트가 마스터 타이밍 제어기를 이용하여 제어될 수 있고, 부가하여 DFT 계수들의 각각의 세트에 대하여 누산된 샘플들의 개수는 250 us 및 2ms 사이의 효과적인 DFT 샘플 레이트들을 허용하는 채널당 기반으로 셋팅될 수 있다.

DFT 코히어런시

임의의 탭에 대한 실제 통합 기간이 도플러 및 클록킹 이슈들로 인해 연관된 SV의 코드 레이트에 정밀하게 관련되지 않으므로, 추적 엔진 채널들 각각은 비트 에지 경계들에 반하여 통합 위상을 추적하는 모니터를 갖는다. 상기 모니터들은 자동으로 채널이 내비게이션 데이터 메시지 비트 에지들로의 조악한(coarse) 코히어런트 통합 동기화를 유지하는데 요구되는 바와 같이 코히어런트/인코히어런트 위상들을 조절하도록 유발한다.

클록킹

추적 모드에서 전력을 추가로 아끼기 위하여, 추적 엔진은 완전히 기준 클록으로부터 동작하고, 프로세싱 파이프라인이 이러한 동작을 용이하게 하도록 조심스럽게 설계된다. 이는, 본 발명의 프로세서가 낮은 전력 추적 모드에서 PLL 없이 동작하도록 인에이블링한다.

측정들

전체 GNSS 엔진 내의 모든 측정들은 RF 기준 클록으로부터 연속적으로 동작되는 기준 타이머를 이용하여 수행된다. 이는 모든 채널 상에서 동시에 이루어지는 정밀 측정들을 통해 추적을 용이하게 하고, 채널 제어 및 셋업을 단순화시킨다.

외부 동기화

기준 클록이 디스에이블될 수 있는 간헐적 동작을 용이하게 하기 위해, 또는 네트워크 시간 동기화 이벤트와 같은 외부 이벤트들에 의해 동기화를 허용하기 위해, 보조 시간 기준 회로가 포함되며, 이는 외부 신호들에 반하여 또는 RTC 크리스탈 오실레이터와 같은 독립적 클록 소스로부터 동작되는 내부 타이머에 반하여 기준 타이머 위상을 측정하게 하는 능력을 갖는다. 이러한 유닛은 외부 이벤트의 상승 에지 및 하강 에지 모두에 대하여 에지 검출을 제공하거나, 및/또는 기준 타이머가 측정될 수 있도록 하고 그 절대적 위상이 계산될 수 있도록 하는 이차 내부 타이밍 기준을 제공하도록 구성될 수 있다. GNSS 엔진 내의 채널 제어 메커니즘과 결합되어, 이는 모든 시스템 환경들에서 인터럽션된 기준 클록 및 신호들의 신속한 재-획득에 의한 동작을 허용한다.

프로세서 인터페이스

GNSS 엔진 및 상기 GNSS 엔진의 연관된 주변기기들로의 프로세서 인터페이스는 AHB/APB 버스들과 함께 범용 동기성 인터페이스로 구성된다. 이는 GNSS 코어 로직에 대한 어떠한 변경들 없이 임의의 알려진 CPU 아키텍처로의 쉬운 포팅을 허용한다.

비터비( Viterbi )

SBAS 및 비터비 동작을 위한 내비게이션 데이터 메시지를 디코딩하는데 요구되는 프로세싱을 감소시키기 위하여, 본 발명의 프로세서는 바람직하게 비터비 가속기를 포함한다. 이는 프로세서 코어 및 GNSS 제약들에 대하여 최적화된 비터비 명령 세트에 의해 ARC 프로세서 아키텍처를 확장시키는 특허된 아키텍처에 기초한다.

Claims (22)

1. GNSS 프로세서로서,
   추적 모듈을 포함하고,
   상기 추적 모듈은 하나 이상의 채널들로 구성되는 다수의 신호들에 대하여 다수의 상관 값들을 생성하기 위한 복수의 상관 블록들을 포함하고,
   각각의 상관 블록은 캐리어를 제거하여, 결과 신호를 상기 결과 신호의 예상되는 특징에 대응하는 코드로 곱하기 위한 수단을 포함하고,
   각각의 상관 블록은 인접 코드 위상 범위 내에서 하나 이상의 탭들을 생성하도록 인에이블링되고,
   상기 탭들 중 하나 이상의 계산은 전력을 아끼기 위해 디스에이블될 수 있는,
   GNSS 프로세서.
2. 제 1 항에 있어서,
   상기 블록 내 인접한 탭들 사이의 코드 위상 관계를 조절함으로써 상기 블록들의 정밀성 또는 코드 위상 범위를 적응시키기 위한 수단
   을 포함하는,
   GNSS 프로세서.
3. 제 1 항 또는 제 2 항에 있어서,
   캐리어 와이프오프(wipeoff) 및 코드 생성이 마스터 채널에 의해 수행되고 그런 다음에 추가적 슬라이브 채널들을 통해 전달되도록 둘 이상의 채널들을 연쇄시킴으로써 코드에 대하여 커버되는 상기 코드 위상 범위를 확장시키기 위한 수단
   을 포함하고,
   상기 슬라이브 채널들에서의 코드 및 캐리어 생성은 전력을 아끼기 위해 디스에이블될 수 있는,
   GNSS 프로세서.
4. 제 1 항 또는 제 2 항에 있어서,
   상관기 출력들에 대하여 DSP 계산들을 수행함으로써 상관기 주파수 범위를 확장시키기 위한 수단
   을 포함하고,
   DFT 라인들은 코드/캐리어 NCO의 주파수 근처를 중심으로 하는 주파수 범위를 커버하는,
   GNSS 프로세서.
5. GNSS 프로세서로서,
   복수의 신호 코드들에 반하여 다수의 상관들을 계산하기 위한 복수의 상관 탭들을 포함하고,
   각각의 탭에 대한 계산 윈도우들은 오버랩핑되고,
   상기 윈도우들은 미리 결정된 인터벌만큼 오프셋되어, 각각의 탭으로부터의 상관 출력들이 시간적으로 분리되어, 공유 자원을 이용하는 추가의 파이프라이닝(pipelining)된 프로세싱이 허용되며,
   상기 추가의 파이프라이닝된 프로세싱은 코히어런트 프로세싱 및 인코히어런트 프로세싱 모두를 포함하는,
   GNSS 프로세서.
6. 제 5 항에 있어서,
   인코히어런트 누산이 이어지는 코히어런트 DFT를 포함하는,
   GNSS 프로세서.
7. 제 5 항 또는 제 6 항에 있어서,
   채널들을 위한 출력 데이터 구조가 코히어런트 상관으로부터의 복소수 결과들을 포함하는지 또는 인코히어런트 누산의 결과들을 포함하는지를 하나 이상의 채널들에 대하여 선택하는 수단
   을 포함하는,
   GNSS 프로세서.
8. 제 5 항 또는 제 6 항에 있어서,
   채널을 위한 복수의 탭들/DFT 라인들을 프로세싱하기 위한 수단
   을 포함하고,
   출력 내의 상기 탭들/DFT 라인들은 애플리케이션의 관심대상 구역에 따라 선택될 수 있고, DFT 라인들/탭들의 추가적 세트가 잡음 플로어(floor) 추정을 위한 수단을 제공하기 위해 비트마스크를 이용하여 계산되는,
   GNSS 프로세서.
9. 제 5 항 또는 제 6 항에 있어서,
   내비게이션 데이터 메시지와 같은 추적되고 있는 신호 또는 갈릴레오에서의 파일럿 채널 상에서 사용되는 바와 같은 추가적 스프레딩 코드로부터 선택된 특징을 상관기로의 적용 이전에 상기 스프레딩 코드를 수정함으로써 제거하기 위한 수단
   을 포함하고,
   데이터 패턴이 고정된 위상 관계로 상기 스프레딩 코드에 적용되어, 데이터 패턴은 상관 윈도우들 위상 또는 길이와 무관하게 신호 데이터 경계들에 코히어런트하게 유지되는,
   GNSS 프로세서.
10. 제 9 항에 있어서,
    상기 상관기의 선택된 탭에 대안적인 스프레딩 코드를 적용하기 위한 수단
    을 포함하고,
    상기 적용된 코드의 위상 관계가 고정되거나 조절될 수 있어서, 제1 신호가 추적 루프를 제어하는데 사용되고 있는 동안에 상기 제1 신호와 동일한 캐리어 주파수에서 제2 스프레딩 코드를 이용하여 전송되는 제2 신호 상에 포함된 데이터 메시지의 추출을 용이하게 하기 위해 상기 적용된 코드가 특정한 탭에 있는 제1 스프레딩 코드의 특정한 탭과 동위상이 되도록 보장되는,
    GNSS 프로세서.
11. 제 5 항 또는 제 6 항에 있어서,
    결과 출력의 DFT 라인 간격을 제어하기 위하여 상관 윈도우 사이즈, 및/또는 각각의 DFT 계수에 적용되는 코히어런트 누산들의 개수를 제어하기 위한 수단
    을 포함하는,
    GNSS 프로세서.
12. 제 5 항 또는 제 6 항에 있어서,
    DFT 프로세싱이 필수적인 캐리어 위상 정렬을 유지하는 동안 코히어런트 누산이 내비게이션 데이터 메시지의 신호 데이터 비트 경계들과 같은 신호의 특징과의 정렬을 유지할 수 있도록, 여전히 DFT 계수 인덱스를 갱신하는 동안에 선택적으로 특정 상관기 출력들을 무시함으로써 코히어런트 통합 정렬을 선택하기 위한 수단
    을 포함하는,
    GNSS 프로세서.
13. GNSS 프로세서로서,
    복수의 신호 코드들에 반하여 다수의 상관들을 계산하기 위한 복수의 상관 탭들을 포함하고,
    다단식 캐리어 와이프오프 메커니즘(multi-stage carrier wipeoff mechanism)을 포함하며, 이로써 캐리어의 대부분을 제거하기 위해 유입 IF/IQ 데이터가 기준 캐리어와 혼합되지만, 사용된 캐리어는 잔여 캐리어를 남겨두도록 구성되고, 상기 잔여 캐리어의 추가 제거는 각각의 채널 내에서 제2 캐리어 NCO에 의해 수행되어, 캐리어 위상 측정들이 더 큰 내비게이션 정확성을 위해 사용될 수 있는,
    GNSS 프로세서.
14. 제 13 항에 있어서,
    기준 클록 주파수에서의 변동들로 인한 시스티매틱 캐리어 드리프트(systematic carrier drift)를 보상하기 위해 마스터 캐리어 NCO를 조절하는 조절 수단
    을 포함하는,
    GNSS 프로세서.
15. 제 13 항 또는 제 14 항에 있어서,
    트리거를 이용하여 모든 채널들에 걸쳐서 모든 캐리어 및 코드 NCO 값들을 동시적으로 샘플링하기 위한 수단
    을 포함하는,
    GNSS 프로세서.
16. GNSS 프로세서로서,
    복수의 신호 코드들에 반하여 다수의 상관들을 계산하기 위한 복수의 상관 탭들을 포함하고,
    DFT 프로세서를 포함하고,
    DFT 계산은 특정 주파수 라인을 계산하고 그런 다음에 다수의 라인들에 대하여 한 방향으로 스테핑함으로써 수행되며, 그 다음 다수의 라인들이 제2 특정 라인으로부터 오프셋된 반대 방향으로 스테핑하여 계산된 이후에, DFT 라인들의 서브세트가 단순한 계수 계산을 이용하여 계산될 수 있는,
    GNSS 프로세서.
17. 제 16 항에 있어서,
    상기 계산된 특정 주파수 라인은 DFT 중심 라인이고, 상기 제2 특정 라인으로부터 오프셋된 반대 방향으로의 스테핑에서의 특정 라인은 상기 제2 특정 라인 "-1"인,
    GNSS 프로세서.
18. 제 16 항 또는 제 17 항에 있어서,
    상기 DFT 계산은 DFT 표 사이즈, DFT 라인 간격, 및 코히어런트 샘플 인덱스에 의해 결정되는,
    GNSS 프로세서.
19. 제 16 항 또는 제 17 항에 있어서,
    RF 기준 클록에 동기적으로 동작되는 기준 타이머와 같이 알려진 이벤트에 동기적인 정밀 스타트업 시간을 결정함으로써, 코드/캐리어 위상, 코드 에포크 카운트(code epoch count), 내비게이션 데이터 메시지 위상 등에 대한 정밀 값들이 탐색 엔진에서의 채널 또는 다른 추적 채널과 같은 다른 채널로부터의 측정의 외삽법(extrapolation)에 의해 계산될 수 있는,
    GNSS 프로세서.
20. 제 19 항에 있어서,
    상기 정밀 스타트업 시간보다 앞서 채널의 구성 안으로 상기 정밀 값들을 프로그래밍함으로써, 상기 채널은 관련 하드웨어를 요구되는 상태로 초기화시킬 시간을 갖고, 그런 다음에 정확한 시작 시간을 프로그래밍함으로써, 상기 채널은 엔진들을 사전-초기화시킬 수 있고 그런 다음에 그들을 그것이 시작하도록 구성되는 순간이 될 때까지 동결시킬 수 있는,
    GNSS 프로세서.
21. 제 16 항 또는 제 17 항에 있어서,
    다수의 상관 엔진들 사이에서 출력 메모리를 공유하는 수단
    을 포함하고,
    상기 메모리는 완전한 상관 엔진의 결합된 데이터 출력 능력보다는 오히려 각각의 상관 엔진의 출력이 다수의 주기들만큼 오프셋되는 경우의 결합된 데이터 출력 능력에 따라 디멘셔닝(dimension)되는,
    GNSS 프로세서.
22. 제 16 항 또는 제 17 항에 있어서,
    추적을 용이하게 하기 위해 다수의 TAP/DFT 라인 조합들에 대한 실시간 상관 결과들의 세트로 구성되는 코히어런트 상관 결과들을 상관기 채널을 위한 프로세서로 전달하는 수단
    을 포함하고,
    상기 실시간 상관 결과들에 부가하여 이력(historical) 데이터 세트가 프롬프트 데이터 세트로서 알려진 하나 이상의 탭들에 대하여 제시되며, 상기 탭들은 상기 탭들이 최강 상관 위상에 있게 되도록 스프레딩 코드와 정렬되게 선택되는,
    GNSS 프로세서.

Images