KR101149028B1 - Led package and manufacturing method of the same - Google Patents

Led package and manufacturing method of the same Download PDF

Info

Publication number
KR101149028B1
KR101149028B1 KR1020100023925A KR20100023925A KR101149028B1 KR 101149028 B1 KR101149028 B1 KR 101149028B1 KR 1020100023925 A KR1020100023925 A KR 1020100023925A KR 20100023925 A KR20100023925 A KR 20100023925A KR 101149028 B1 KR101149028 B1 KR 101149028B1
Authority
KR
South Korea
Prior art keywords
layer
wire
led
bump
conductive layer
Prior art date
Application number
KR1020100023925A
Other languages
Korean (ko)
Other versions
KR20110104810A (en
Inventor
임재청
황덕기
한영주
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020100023925A priority Critical patent/KR101149028B1/en
Publication of KR20110104810A publication Critical patent/KR20110104810A/en
Application granted granted Critical
Publication of KR101149028B1 publication Critical patent/KR101149028B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50Wavelength conversion elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52Encapsulations
    • H01L33/54Encapsulations having a particular shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0033Processes relating to semiconductor body packages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0033Processes relating to semiconductor body packages
    • H01L2933/005Processes relating to semiconductor body packages relating to encapsulations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0033Processes relating to semiconductor body packages
    • H01L2933/0066Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Abstract

본 발명은, LED 패터닝층상에 형성된 제 1도전층; 상기 LED 패터닝층상에 상기 제 1도전층을 매립하도록 형성된 절연층; 상기 절연층 외면에 형성된 제 2도전층; 및 상기 제 1도전층과 제 2도전층을 전기적으로 연결하도록 상기 절연층 내부에 형성된 와이어 또는 범프층을 포함하는 것을 특징으로 하는 LED 패키지 및 그 제조 방법에 관한 것이다. 이에 의해, 기존의 와이어 본딩 또는 범프 형성기술을 이용하여 원하는 LED 기판의 두께를 더욱 수월하게 확보함으로써 가공 단가 및 생산성을 증대시킬 수 있다.The present invention, the first conductive layer formed on the LED patterning layer; An insulating layer formed to bury the first conductive layer on the LED patterning layer; A second conductive layer formed on an outer surface of the insulating layer; And a wire or bump layer formed inside the insulating layer to electrically connect the first conductive layer and the second conductive layer. Thereby, by using the existing wire bonding or bump forming technology, it is possible to more easily secure the desired thickness of the LED substrate can increase the processing cost and productivity.

Description

LED 패키지 및 그 제조방법{LED PACKAGE AND MANUFACTURING METHOD OF THE SAME}LED package and its manufacturing method {LED PACKAGE AND MANUFACTURING METHOD OF THE SAME}

본 발명은 LED 패키지 및 그 제조 방법에 관한 것이다. 더욱 상세하게는, 기존의 와이어 본딩 또는 범프 형성기술을 이용하여 원하는 LED 기판의 두께를 더욱 수월하게 확보함으로써 가공 단가 및 생산성을 증대시킬 수 있는 LED 패키지 및 그 제조 방법에 관한 것이다.The present invention relates to an LED package and a method of manufacturing the same. More specifically, the present invention relates to an LED package and a method of manufacturing the same, which can increase the processing cost and productivity by easily securing the desired thickness of the LED substrate using existing wire bonding or bump forming techniques.

발광 다이오드(diode)는 순방향으로 전압을 가했을 때 발광하는 반도체 소자이다. LED (Light Emitting Diode, 엘이디) 라고도 불린다. 발광 원리는 전계 발광 효과를 이용하고 있다. 또한, 수명도 백열전구보다 상당히 길다. 발광색은 사용되는 재료에 따라서 다르며 자외선 영역에서 가시광선, 적외선 영역까지 발광하는 것을 제조할 수 있다. 일리노이 대학의 닉 호로니악이 1962년에 최초로 개발하였다. 또한, 오늘날까지 여러 가지 용도로 사용되었으며 향후 형광등이나 전구를 대체할 광원으로 기대되고 있다.A light emitting diode is a semiconductor device that emits light when a voltage is applied in the forward direction. Also called LED (Light Emitting Diode). The luminous principle utilizes the electroluminescent effect. In addition, the service life is considerably longer than incandescent bulbs. The emission color varies depending on the material used, and it can be produced to emit light from the ultraviolet region to the visible and infrared region. It was first developed in 1962 by Nick Horoniak of the University of Illinois. In addition, it has been used for various purposes to this day and is expected to be a light source to replace a fluorescent lamp or a bulb in the future.

이러한 LED 칩도 일반적인 반도체 칩과 마찬가지로 PCB 기판에 장착하기 위해서는 패키징 되어야 한다. LED PKG가 소형, 박형화됨에 따라 기존의 WL (wafer level)에서 CS (chip scale)로 변경하여 재료비와 공정비/투자비를 절감하려는 움직임이 있다. 이에 따라 기존의 리드 프레임 (Lead Frame)과 LED 칩 (chip)을 W/B (와이어 본딩), D/B (다이 본딩)으로 연결하여 PKG하던 것과 다르게 Si 기판(혹은 AlN기판 혹은 LTCC 기판 등)을 사용하여 웨이퍼 대 웨이퍼 본딩 (wafer to wafer bonding)으로 PKG 형태를 변경하여 공정 단계를 줄이고, 웨이퍼당 PKG 취개수를 증대시키는 방법이 제안되었다. 특히 웨이퍼 대 웨이퍼의 본딩방법에 있어서, 기판과 LED 사이에 공극이 없이, 접착력을 강화시킬 수 있도록 인쇄기법에 따라 절연층 및 회로층을 형성하는 기술이 개발되었다.These LED chips must be packaged in order to be mounted on a PCB board like a general semiconductor chip. As LED PKG becomes smaller and thinner, there is a movement to reduce material cost, process cost and investment cost by changing from wafer level (WL) to chip scale (CS). As a result, Si boards (or AlN boards or LTCC boards, etc.) are different from PKG by connecting the lead frame and LED chip with W / B (wire bonding) and D / B (die bonding). A method of reducing the process step by changing the PKG shape to wafer to wafer bonding using the method has been proposed. In particular, in the wafer-to-wafer bonding method, a technique for forming an insulating layer and a circuit layer according to a printing technique has been developed so as to enhance adhesion without voids between the substrate and the LED.

도 1a은 종래의 인쇄기술에 의해 제작된 LED 패키지의 단면도이며, 도 1b는 종래의 인쇄기술에 의해 LED 패키지를 제작하는 공정의 단면도이다. 도 1a 및 도 1b를 참조하면, 도시된 바와 같이, 사파이어 웨이퍼 (100) 위 (도면은 공정의 이해를 용이하게 하기 위해 공정 방향이 아래로 도시되었음)에 형성된 LED 패터팅층 (110) 위의 도전성 패터닝층 (이하 제 1도전층이라 지칭함) (120)을 형성하고, 그 위에 인쇄방식을 이용하여 절연층 (130), 제 3도전층 (150) 및 제 2도전층 (140)을 형성한다. 구체적으로는 절연층 (130)과 제 3 (150), 제 2도전층 (140)을 순차적으로 인쇄함에 따라 LED 패터닝층 (110)이 제 2도전층 (140)과 전기적으로 연결되도록 한다. 또한, 제 1도전층 (120)과 기판 (130)과의 접합 후 레이저 리프트 오프 (Laser Lift off) 공정에 따라 사파이어 기판 (100)을 제거한다.1A is a cross-sectional view of an LED package manufactured by a conventional printing technique, and FIG. 1B is a cross-sectional view of a process of manufacturing an LED package by a conventional printing technique. 1A and 1B, as shown, the conductivity over the LED patterning layer 110 formed on the sapphire wafer 100 (the figure shows the process direction down to facilitate understanding of the process). A patterning layer (hereinafter referred to as a first conductive layer) 120 is formed, and an insulating layer 130, a third conductive layer 150 and a second conductive layer 140 are formed thereon by using a printing method. Specifically, the LED patterning layer 110 is electrically connected to the second conductive layer 140 by sequentially printing the insulating layer 130, the third 150, and the second conductive layer 140. In addition, after the bonding of the first conductive layer 120 and the substrate 130, the sapphire substrate 100 is removed by a laser lift off process.

그러나 이러한 기술은 기판을 구성하기 위한 절연층 재료와 도전층들의 재료를 잉크 또는 페이스트를 사용하여 인쇄하게 되어, 원하는 기판의 전체 두께를 형성하는데 어려움이 존재한다. 예를 들어, 도전층과 절연체 모두를 인쇄기법만으로 형성하기 위해서는 수차례의 반복적인 인쇄/경화 공정 또는 인쇄/건조 공정을 수행하여 두께를 확보할 수밖에 없다.However, this technique prints the material of the insulating layer material and the conductive layers for constituting the substrate using ink or paste, and there is a difficulty in forming the entire thickness of the desired substrate. For example, in order to form both the conductive layer and the insulator using only a printing technique, the thickness of the conductive layer and the insulator can be secured by performing repeated printing / curing processes or printing / drying processes several times.

결국, 인쇄기술에 필요한 해상력, 번짐성, 건조/경화 조건, 두께 확보, 공정시간 등의 다양한 문제점이 발생하였다.As a result, various problems such as resolution, bleeding properties, drying / curing conditions, thickness securing, and processing time necessary for the printing technology have occurred.

본 발명은 상술한 문제를 해결하기 위하여 안출된 것으로, 본 발명의 목적은 절연층 내부 도전층의 형성을 기존의 와이어 본딩이나 범프 형성 기술로 대체하여, 해상력과 관계없이 작업이 가능하고 필요한 두께를 쉽게 확보한 LED 패키지 및 그 제조 방법을 제공하는 데 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and an object of the present invention is to replace the formation of the conductive layer inside the insulating layer with conventional wire bonding or bump forming techniques, so that work can be performed regardless of the resolution and the required thickness can be obtained. The present invention provides an easily obtained LED package and a method of manufacturing the same.

본 발명의 일 실시형태에 따른 LED 패키지의 구조는, LED 패터닝층상에 형성된 제 1도전층; 상기 LED 패터닝층상에 상기 제 1도전층을 매립하도록 형성된 절연층; 상기 절연층 외면에 형성된 제 2도전층; 및 상기 제 1도전층과 제 2도전층을 전기적으로 연결하도록 상기 절연층 내부에 형성된 와이어 또는 범프층을 포함하는 것을 특징으로 한다.The structure of an LED package according to an embodiment of the present invention, the first conductive layer formed on the LED patterning layer; An insulating layer formed to bury the first conductive layer on the LED patterning layer; A second conductive layer formed on an outer surface of the insulating layer; And a wire or bump layer formed inside the insulating layer to electrically connect the first conductive layer and the second conductive layer.

여기서, 상기 LED 패키지는, 상기 LED 패터닝층 아래에 형성된 몰딩부를 더 포함할 수도 있으며, 이 경우, 상기 몰딩부는 형광체를 함유하거나, 렌즈 형상인 것이 바람직하다.Here, the LED package may further include a molding part formed under the LED patterning layer. In this case, the molding part preferably contains a phosphor or has a lens shape.

본 발명에 따른 LED 패키지 제조 방법은, (a) LED 패터닝층상에 제 1도전층을 형성하는 단계; (b) 상기 제 1도전층상에 범프층을 형성하거나 와이어를 본딩하는 단계; (c) 상기 범프층 또는 와이어를 매립하는 절연층을 형성하는 단계; (d) 상기 절연층의 두께를 감소시켜 상기 범프층 또는 와이어의 일부를 노출시키는 단계; 및 (e) 상기 노출된 범프층 또는 와이어상에 제 2도전층을 형성하는 단계를 포함하는 것을 특징으로 하여, 해상력과 관계없이 작업이 가능하고 필요한 두께를 쉽게 확보할 수 있다.The LED package manufacturing method according to the present invention comprises the steps of: (a) forming a first conductive layer on the LED patterning layer; (b) forming a bump layer or bonding wires on the first conductive layer; (c) forming an insulating layer filling the bump layer or the wire; (d) reducing the thickness of the insulating layer to expose a portion of the bump layer or wire; And (e) forming a second conductive layer on the exposed bump layer or wire, so that work can be performed regardless of the resolution and the required thickness can be easily obtained.

특히, 상기 (c) 단계는, 상기 LED 패터닝층 및 상기 제 1도전층상에 액상의 절연재료를 도포 및 경화시켜, 상기 범프층 또는 와이어를 매립하는 절연층을 형성하는 단계인 것을 특징으로 하여, 원하는 두께를 얻기 전에 충분한 두께를 용이하게 형성할 수 있다.In particular, step (c) is a step of forming an insulating layer for embedding the bump layer or wire by applying and curing a liquid insulating material on the LED patterning layer and the first conductive layer, Sufficient thickness can be easily formed before obtaining the desired thickness.

여기서, 상기 (c) 단계는, 래핑 (lapping) 또는 폴리싱 (Polishing) 공정에 의해 절연층의 두께를 감소시키는 것이 바람직하다.Here, the step (c), it is preferable to reduce the thickness of the insulating layer by a lapping or polishing (Polishing) process.

그리고 상기 LED 패키지 제조 방법은, (f) 상기 LED 패터닝층 아래에 몰딩부를 형성하는 단계를 더 포함할 수도 있으며, 이 경우, 상기 (f) 단계는, 형광체를 함유한 몰딩부를 형성하거나, 렌즈 형태의 몰딩부를 형성하는 단계인 것이 바람직하다.The LED package manufacturing method may further include (f) forming a molding part under the LED patterning layer, in which case, the step (f) may include forming a molding part containing a phosphor or a lens shape. It is preferable that the forming part of the step.

본 발명에 의해, 기존의 와이어 본딩 또는 범프 형성기술을 이용하여 원하는 LED 기판의 두께를 더욱 수월하게 확보함으로써 가공 단가 및 생산성을 개선할 수 있다.According to the present invention, it is possible to improve the processing cost and productivity by more easily securing the desired thickness of the LED substrate using existing wire bonding or bump forming techniques.

도 1a은 종래의 인쇄기술에 의해 제작된 LED 패키지의 단면도
도 1b는 종래의 인쇄기술에 의해 LED 패키지를 제작하는 공정의 단면도
도 2a는 본 발명의 일 실시형태에 따른 LED 패키지를 제작하는 공정의 단면도
도 2b는 본 발명의 일 실시형태에 따라 LED 패키지가 완성된 단면도
Figure 1a is a cross-sectional view of the LED package produced by a conventional printing technique
Figure 1b is a cross-sectional view of a process for manufacturing an LED package by a conventional printing technique
2A is a cross-sectional view of a process of manufacturing an LED package according to an embodiment of the present invention.
2B is a cross-sectional view of a completed LED package according to an embodiment of the present invention.

이하에서는 첨부한 도면을 참조하여 바람직한 일 실시형태에 따른 LED 패키지 및 그 제조 방법에 대해서 상세히 설명한다. 다만, 실시형태를 설명함에 있어서, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그에 대한 상세한 설명은 생략한다.Hereinafter, with reference to the accompanying drawings will be described in detail a LED package and a method of manufacturing the same according to a preferred embodiment. In the following description, well-known functions or constructions are not described in detail to avoid unnecessarily obscuring the subject matter of the present invention.

또한, 도면에서의 각 구성요소들의 크기는 설명을 위하여 과장될 수 있으며, 실제로 적용되는 크기를 의미하는 것은 아니다. In addition, the size of each component in the drawings may be exaggerated for the sake of explanation and does not mean a size actually applied.

도 2a는 본 발명의 일 실시형태에 따른 LED 패키지를 제작하는 공정의 단면도이다. 특히, 본 도면에서는, LED 패키지가 PCB 에 부착될 부분을 아래 방향으로 하여 완성되는 과정을 설명한 것이며, 실질적으로는 LED 칩 위에 순차로 공정이 진행되는 것으로 이해해야 한다. 도 2a를 참조하면, 사파이어 기판 (100) 상에 LED 패터닝층 (110) 및 제 1도전층 (120)이 순차로 형성된 LED 칩을 준비한다 (S1). 그 다음, LED 패터닝층 (110) 위의 제 1도전층 (120) 상에 와이어 (150a)를 본딩하거나 (좌측그림) 범프 형성기술로 도체 (150b)를 형성 (우측그림)한다 (S2). 이 경우 와이어 (150a) 및 범프층 (150b)의 높이는 형성하고자 하는 기판의 두께보다 높게 형성한다. 그리고 범프층 (150b) 또는 와이어 (150a)를 매립하는 절연층 (130)을 형성한다 (S3). 구체적으로는, 와이어 (150a)가 본딩되거나 범프층 (150b)을 매립하도록 액상의 절연 재료를 도포한다. 여기서 도포 방법은 일반적인 Dam&Fill, Transfer 몰딩, Dispensing 등 다양한 공정으로 가능하여, 도포의 두께는 구현하고자 하는 기판의 두께보다 높게 형성한다. 그 후, 경화과정을 통해 기판, 즉 절연층 (130)을 형성한다. 2A is a cross-sectional view of a process of manufacturing an LED package according to an embodiment of the present invention. In particular, in this figure, it describes the process of completing the LED package is attached to the PCB to the downward direction, it should be understood that the process proceeds in sequence on the LED chip substantially. Referring to FIG. 2A, an LED chip in which the LED patterning layer 110 and the first conductive layer 120 are sequentially formed on the sapphire substrate 100 is prepared (S1). Next, the wire 150a is bonded on the first conductive layer 120 on the LED patterning layer 110 (left picture) or the conductor 150b is formed (right picture) by a bump forming technique (S2). In this case, the heights of the wire 150a and the bump layer 150b are higher than the thickness of the substrate to be formed. In addition, the insulating layer 130 filling the bump layer 150b or the wire 150a is formed (S3). Specifically, a liquid insulating material is applied so that the wire 150a is bonded or the bump layer 150b is embedded. Here, the coating method is possible by various processes such as general Dam & Fill, Transfer molding, Dispensing, the thickness of the coating is formed higher than the thickness of the substrate to be implemented. Thereafter, a substrate, that is, an insulating layer 130 is formed through a curing process.

그 다음, 절연층 (130)의 두께를 감소시켜, 원하는 절연층의 두께를 구현하며, 범프층 (150b) 또는 와이어 (150a)의 일부를 노출시킨 후, 노출된 범프층 (150b) 또는 와이어 (150a) 상에 제 2도전층 (140)을 형성한다 (S4). 더욱 상세하게는, 래핑 (Lapping) 또는 폴리싱 (Polishing) 기법 등으로 구현하고자 하는 기판 (130)의 두께를 형성하고, 이와 같이 가동된 기판에 의해 노출된 와이어 (150a) 또는 범프층 (150b) 상에 인쇄 또는 박막가공 등으로 제 2도전층 (140)을 형성한다. 따라서, 와이어 (150a) 또는 범프층 (150b)에 의해 LED 패터닝층 (110)과 전기적으로 연결된다. The thickness of the insulating layer 130 is then reduced to achieve the desired thickness of the insulating layer, and after exposing the bump layer 150b or a portion of the wire 150a, the exposed bump layer 150b or wire ( A second conductive layer 140 is formed on 150a) (S4). More specifically, the thickness of the substrate 130 to be implemented by lapping or polishing techniques or the like is formed, and on the wire 150a or the bump layer 150b exposed by the substrate thus operated. The second conductive layer 140 is formed by printing or thin film processing. Thus, it is electrically connected to the LED patterning layer 110 by a wire 150a or bump layer 150b.

그리고 LED 공법에 따라 사파이어 기판 (100)을 리프트 오프 (Lift off) 시킬 수 있으며, 투명 몰딩 재료를 LED 패터닝층 (100) 위에 도포하여 LED 패키지를 완성할 수 있다.The sapphire substrate 100 may be lifted off according to the LED method, and a transparent molding material may be applied onto the LED patterning layer 100 to complete the LED package.

도 2b는 본 발명의 일 실시형태에 따라 LED 패키지가 완성된 단면도를 나타낸다. LED 패터닝층상에 사파이어 기판 (100)을 리프트 오프 시키고 몰딩부 (160)를 형성한다. 이러한 몰딩부 (160)는 LED 패터닝층 (110)을 보호하고 광효율을 높인다. 여기서 몰딩부 (160)는 렌즈 형태 등 다양한 형상으로 구현이 가능하며, LED 성능 향상을 위해 형광체를 함유할 수도 있다.2B shows a cross-sectional view of a completed LED package according to one embodiment of the invention. The sapphire substrate 100 is lifted off and the molding unit 160 is formed on the LED patterning layer. The molding unit 160 protects the LED patterning layer 110 and increases the light efficiency. Here, the molding unit 160 may be implemented in various shapes such as a lens shape, and may include a phosphor for improving LED performance.

그 결과, 본 발명에 의해 기존의 인쇄 기법을 통한 LED 패키지에 사용되는 기판 내부의 도체 (와이어 또는 범프층)를 인쇄 기법이 아닌 종래의 와이어 본딩이나 범프형성 기술로 형성 후, 절연 재료를 다양한 몰딩기법으로 구현하고, 그 두께를 원하는 만큼 감소시킴으로써 기판의 평판도 및 높이를 확보할 수 있다.As a result, after forming the conductor (wire or bump layer) inside the substrate used for the LED package through the conventional printing technique by a conventional wire bonding or bump forming technique rather than a printing technique, various insulating materials are molded. By implementing the technique and reducing the thickness as desired, it is possible to secure the flatness and height of the substrate.

더욱이, 도체 및 절연체 모두를 인쇄기법에 의해 형성하는 종래 기술에 비해, 해상력, 번짐성, 건조/경화 조건, 두께 확보, 공정시간 등과 같은 다양한 문제점의 발생을 방지하고, 해상력과 관계없이 작업이 가능하며, 원하는 LED 패키지의 두께를 용이하게 확보할 수 있다.Moreover, compared to the prior art in which both the conductor and the insulator are formed by the printing technique, it is possible to prevent various problems such as resolution, bleeding, drying / curing condition, thickness securing, processing time, etc., and to work regardless of the resolution. In addition, it is possible to easily secure the thickness of the desired LED package.

전술한 바와 같은 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였다. 그러나 본 발명의 범주에서 벗어나지 않는 한도 내에서는 여러 가지 변형이 가능하다. 본 발명의 기술적 사상은 본 발명의 전술한 실시예에 국한되어 정해져서는 안 되며, 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.In the foregoing detailed description of the present invention, specific examples have been described. However, various modifications are possible within the scope of the present invention. The technical spirit of the present invention should not be limited to the above-described embodiments of the present invention, but should be determined by the claims and equivalents thereof.

100: 사파이어 기판 110: LED 패터닝층
120: 제 1도전층 130: 절연층
140: 제 2도전층 150a: 와이어
150b: 범프층 160: 몰딩부
100: sapphire substrate 110: LED patterning layer
120: first conductive layer 130: insulating layer
140: second conductive layer 150a: wire
150b: bump layer 160: molding part

Claims (8)

LED 패터닝층상에 형성된 제 1도전층;
상기 LED 패터닝층상에 상기 제 1도전층을 매립하도록 형성된 절연층;
상기 절연층 외면에 형성된 제 2도전층;
상기 제 1도전층과 제 2도전층을 전기적으로 연결하도록 상기 절연층 내부에 형성된 와이어 또는 범프층; 및
상기 LED 패터닝층 아래에 형성된 몰딩부를 포함하며,
상기 와이어 또는 범프층은 상기 범프층 또는 상기 와이어의 최종 높이보다 높게 형성되고 상기 절연층은 상기 절연층의 최종 두께보다 높게 형성된 후 상기 절연층의 두께를 감소시켜 상기 범프층 또는 와이어의 일부가 노출되며,
상기 제 2도전층은 상기 노출된 상기 노출된 와이어 또는 범프층 상에 형성되는 것을 특징으로 하는 LED 패키지.
A first conductive layer formed on the LED patterning layer;
An insulating layer formed to bury the first conductive layer on the LED patterning layer;
A second conductive layer formed on an outer surface of the insulating layer;
A wire or bump layer formed inside the insulating layer to electrically connect the first conductive layer and the second conductive layer; And
It includes a molding formed under the LED patterning layer,
The wire or bump layer is formed higher than the final height of the bump layer or the wire and the insulating layer is formed higher than the final thickness of the insulating layer, and then the thickness of the insulating layer is reduced to expose a portion of the bump layer or wire. ,
And the second conductive layer is formed on the exposed exposed wire or bump layer.
삭제delete 제 1항에 있어서,
상기 몰딩부는 형광체를 함유하거나, 렌즈 형상인 것을 특징으로 하는 LED 패키지.
The method of claim 1,
The molding portion contains a phosphor or an LED package, characterized in that the lens.
LED 패키지를 제조하는 방법에 있어서,
(a) LED 패터닝층상에 제 1도전층을 형성하는 단계;
(b) 상기 제 1도전층상에 범프층을 형성하거나 와이어를 본딩하는데, 상기 범프층 및 상기 와이어의 높이를 상기 LED 패키지에서의 상기 범프층 및 상기 와이어의 최종 높이보다 높게 형성하는, 단계;
(c) 상기 범프층 또는 와이어를 매립하는 절연층을 상기 LED 패키지에서의 상기 절연층의 최종 두께보다 높게 형성하는 단계;
(d) 상기 절연층의 두께를 감소시켜 상기 범프층 또는 와이어의 일부를 노출시키는 단계; 및
(e) 상기 노출된 범프층 또는 와이어상에 제 2도전층을 형성하는 단계; 및
(f) 상기 LED 패터닝층 아래에 몰딩부를 형성하는 단계를 포함하는 것을 특징으로 하는 LED 패키지 제조 방법.
In the method of manufacturing the LED package,
(a) forming a first conductive layer on the LED patterning layer;
(b) forming a bump layer or bonding a wire on the first conductive layer, forming a height of the bump layer and the wire higher than a final height of the bump layer and the wire in the LED package;
(c) forming an insulating layer filling the bump layer or wire higher than a final thickness of the insulating layer in the LED package;
(d) reducing the thickness of the insulating layer to expose a portion of the bump layer or wire; And
(e) forming a second conductive layer on the exposed bump layer or wire; And
(f) forming a molding under the LED patterning layer.
제 4항에 있어서,
상기 (c) 단계는,
상기 LED 패터닝층 및 상기 제 1도전층상에 액상의 절연재료를 도포 및 경화시켜, 상기 범프층 또는 와이어를 매립하는 절연층을 형성하는 단계인 것을 특징으로 하는 LED 패키지 제조 방법.
The method of claim 4, wherein
In step (c),
And forming an insulating layer for embedding the bump layer or the wire by applying and curing a liquid insulating material on the LED patterning layer and the first conductive layer.
제 4항 또는 제 5항에 있어서,
상기 (c) 단계는,
래핑 (lapping) 또는 폴리싱 (Polishing) 공정에 의해 절연층의 두께를 감소시키는 단계인 것을 특징으로 하는 LED 패키지 제조 방법.
The method according to claim 4 or 5,
In step (c),
A method of manufacturing an LED package, characterized in that the step of reducing the thickness of the insulating layer by a lapping or polishing (Polishing) process.
삭제delete 제 4항에 있어서,
상기 (f) 단계는,
형광체를 함유한 몰딩부를 형성하거나, 렌즈 형태의 몰딩부를 형성하는 단계인 것을 특징으로 하는 LED 패키지 제조 방법.
The method of claim 4, wherein
The step (f)
Forming a molding portion containing a phosphor, or forming a lens-shaped molding portion LED package manufacturing method characterized in that the step.
KR1020100023925A 2010-03-17 2010-03-17 Led package and manufacturing method of the same KR101149028B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100023925A KR101149028B1 (en) 2010-03-17 2010-03-17 Led package and manufacturing method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100023925A KR101149028B1 (en) 2010-03-17 2010-03-17 Led package and manufacturing method of the same

Publications (2)

Publication Number Publication Date
KR20110104810A KR20110104810A (en) 2011-09-23
KR101149028B1 true KR101149028B1 (en) 2012-05-24

Family

ID=44955419

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100023925A KR101149028B1 (en) 2010-03-17 2010-03-17 Led package and manufacturing method of the same

Country Status (1)

Country Link
KR (1) KR101149028B1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002118293A (en) * 2000-07-31 2002-04-19 Nichia Chem Ind Ltd Light-emitting device and forming method thereof
JP2003017757A (en) * 2001-06-29 2003-01-17 Sanken Electric Co Ltd Flip-chip semiconductor light emitting element
KR100609971B1 (en) * 2005-07-19 2006-08-08 엘지전자 주식회사 Light emitting device package and method for fabricating the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002118293A (en) * 2000-07-31 2002-04-19 Nichia Chem Ind Ltd Light-emitting device and forming method thereof
JP2003017757A (en) * 2001-06-29 2003-01-17 Sanken Electric Co Ltd Flip-chip semiconductor light emitting element
KR100609971B1 (en) * 2005-07-19 2006-08-08 엘지전자 주식회사 Light emitting device package and method for fabricating the same

Also Published As

Publication number Publication date
KR20110104810A (en) 2011-09-23

Similar Documents

Publication Publication Date Title
KR101521260B1 (en) Light emitting diode package and manufacturing method thereof
US8564005B2 (en) Light-emitting device package
US20080224160A1 (en) High-power light emitting diode and method of manufacturing the same
US7893453B2 (en) LED device and method for manufacturing the same
US20120228646A1 (en) Light emitting diode package and method for making the same
JP2011108748A (en) Led light emitting device and method of manufacturing led light emitting device
US20120021542A1 (en) Method of packaging light emitting device
KR101135740B1 (en) Electroluminescent phosphor-converted light source and method for manufacturing the same
KR101291092B1 (en) Method of manufacutruing semiconductor device structure
TWI511267B (en) Led package structure and a method for manufacturing the same
JP2016092016A (en) Illuminant
KR101149028B1 (en) Led package and manufacturing method of the same
TWI565101B (en) Light emitting diode package and method for forming the same
TWI483420B (en) Led module
KR20130077058A (en) Led package and method for manufacturing the same
KR101300463B1 (en) Method of manufacutruing semiconductor device structure
KR101779084B1 (en) Semicondutor light emitting device structure and method of manufacturing the same
KR101158497B1 (en) Tape type light package and manufacturing method of the same
TWI521745B (en) Light emitting diode package and method for manufacuring the same
TWI414089B (en) Method of packaging light emitting diode
KR101164963B1 (en) Film type optical component package and manufacturing method thereof
KR20160059450A (en) Molded substrate, package structure, and method of manufacture the same
JP2006196572A (en) Light emitting diode and its manufacturing method
KR20140048178A (en) Method of manufacutruing semiconductor device structure
KR101461153B1 (en) Method of manufacutruing semiconductor device structure

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160412

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170405

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180409

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee