JP2003017757A - Flip-chip semiconductor light emitting element - Google Patents

Flip-chip semiconductor light emitting element

Info

Publication number
JP2003017757A
JP2003017757A JP2001197879A JP2001197879A JP2003017757A JP 2003017757 A JP2003017757 A JP 2003017757A JP 2001197879 A JP2001197879 A JP 2001197879A JP 2001197879 A JP2001197879 A JP 2001197879A JP 2003017757 A JP2003017757 A JP 2003017757A
Authority
JP
Japan
Prior art keywords
layer
electrode
semiconductor layer
semiconductor
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001197879A
Other languages
Japanese (ja)
Inventor
Nobuo Kobayashi
信夫 小林
Original Assignee
Sanken Electric Co Ltd
サンケン電気株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd, サンケン電気株式会社 filed Critical Sanken Electric Co Ltd
Priority to JP2001197879A priority Critical patent/JP2003017757A/en
Publication of JP2003017757A publication Critical patent/JP2003017757A/en
Application status is Pending legal-status Critical

Links

Abstract

PROBLEM TO BE SOLVED: To improve output efficiency of a flip-chip semiconductor light emit ting element and form uniform optical distribution over the entire part of light emitting surface.
SOLUTION: This flip-chip semiconductor light emitting element comprises a light transmissive substrate (1), a first semiconductor layer (2) of a first conductivity layer on the substrate (1), a second semiconductor layer (3) of a second conductivity which is different from the first conductivity layer on the first semiconductor layer (2), a first electrode (4) electrically connected to the first semiconductor layer (2) and a second electrode (5) electrically connected to the second semiconductor layer (3). Since a first connecting layer (6) provided on the first electrode (4) is connected to the first semiconductor layer (2) and is formed surrounding the second electrode (5), the current flows passing almost the entire peripheral part of the second electrode (5).
COPYRIGHT: (C)2003,JPO

Description

【発明の詳細な説明】 【0001】 【発明の属する技術分野】本発明は、半導体発光素子、 BACKGROUND OF THE INVENTION [0001] [Technical Field of the Invention The present invention relates to a semiconductor light emitting element,
特に広い発光面を有するフリップチップ半導体発光素子の構造に関する。 Particularly to a structure of a flip-chip semiconductor light-emitting device having a wide light-emitting surface. 【0002】 【従来の技術】例えば、特開平6−338632号公報は、サイズを小さくすると共に、小さいサイズの発光素子から出る発光を極力遮らずに外部に取り出し、発光効率を向上できる窒化ガリウム系化合物半導体発光素子を示す。 [0002] For example, JP-A-6-338632, as well as to reduce the size, taken out to the outside without as much as possible to block the light emission emanating from the light emitting element of small size, gallium nitride that can improve luminous efficiency compounds showing a semiconductor light emitting device. 図7及び図8に示すように、この窒化ガリウム系化合物半導体発光素子は、サファイア基板(51)上にn型層(52)とp型層(53)とを順に積層し、p型層(53)の一部をエッチングして、n型層(52)を露出させ、n型層(52) As shown in FIGS. 7 and 8, the gallium nitride-based compound semiconductor light-emitting device, n-type layer and the p-type layer (53) (52) laminated in this order on a sapphire substrate (51), p-type layer ( part of 53) by etching, to expose the n-type layer (52), n-type layer (52)
の上に電極(54)と、p型層(53)の上に電極(58)が形成される。 An electrode (54) on the electrode (58) is formed on the p-type layer (53). ボンディング部(56)を介して電極(54)及び(55)に接続される金線(57)は、ワイヤボンディングにより図示しないリードフレームに接続される。 Gold wire connected bonding portion through the (56) to the electrode (54) and (55) (57) is connected to a lead frame (not shown) by wire bonding. p型層(53)の電極 Electrode of the p-type layer (53)
(58)に接続され、p型層(53)の上面の略全体に形成された電極(55)は、p型層(53)とオーミック接触を得る金属よりなる透光性の電極として形成され、透明な電極(55) It is connected to 58 the electrode formed on the substantially entire upper surface of the p-type layer (53) (55) is formed as a light transmitting electrode made of a metal to obtain p-type layer (53) an ohmic contact a transparent electrode (55)
を介して発光素子から放出される発光を電極(55)によりあまり遮られずに外部に取り出すことができる。 It can be taken out without being too obstructed by the electrodes (55) the luminescence emitted from the light emitting element via the. 非常に薄く蒸着又はスパッタリングにより透光性となる薄さで金、ニッケル、白金等の金属をp型層(53)上に形成すれば、透光性の電極(55)が得られる。 Gold translucent become thin by a very thin deposition or sputtering, nickel, by forming a metal such as platinum on the p-type layer (53), the translucent electrode (55) is obtained. 【0003】また、例えば特開2000−114595 [0003] Also, for example, JP 2000-114595
公報に示されるように、発光素子から十分な量の光を取り出すフリップチップ型のGaN系化合物半導体発光素子は公知である。 As shown in Japanese, GaN-based compound semiconductor light-emitting device of the flip-chip type that takes out a sufficient amount of light from the light emitting element is known. このGaN系化合物半導体発光素子は、図9及び図10に示すように、基板(61)上にn型層 The GaN-based compound semiconductor light-emitting device, as shown in FIGS. 9 and 10, n-type layer on the substrate (61)
(62)及びp型層(63)が順に積層され、図9に示すように、p型層(63)の右端部をエッチングで除去することにより、長方形状のn型層(62)のコンタクト面(62a)が平面形状で露出される。 (62) and a p-type layer (63) are laminated in this order, as shown in FIG. 9, the contact of by removing the right end portion of the p-type layer (63) by etching, rectangular n-type layer (62) surface (62a) are exposed in a planar shape. p型層(63)の略全面に成膜したオーミック接続可能な光透過性の金属薄膜をp側光透過性電極(64)とし、p側光透過性電極(64)の表面にボンディング用のp側ボンディング電極(65)が金属蒸着法によって形成される。 p-type layer substantially entirely ohmic connectable was deposited to a light transmissive metal thin film as a p-side light transmitting electrode (64), for bonding to the surface of the p-side light transmitting electrode (64) of (63) p-side bonding electrodes (65) is formed by metal vapor deposition. p側光透過性電極(64)とn型層(62)のコンタクト面(62a)との間には、シリコン酸化膜やシリコン窒化膜を利用した光透過性の絶縁膜(66)が成膜される。 Between the p-side light transmitting electrode (64) contact surface of the n-type layer (62) and (62a), a light transmitting insulating film utilizing the silicon oxide film or a silicon nitride film (66) is deposited It is. 光反射率の高い素材のn側ボンディング電極(67) n-side bonding electrode of the high light reflectance material (67)
は、p側ボンディング電極(65)と同じ材質とし、絶縁膜 Is the same material as the p-side bonding electrode (65), the insulating film
(66)により被覆されないコンタクト面(62a)にオーミック接続され、絶縁膜(66)の略表面全体に一様な厚さで形成される。 (66) is ohmically connected to the contact surfaces not covered (62a), the formed throughout substantially the surface to a uniform thickness of the insulating film (66). n側ボンディング電極(67)は、コンタクト面 n-side bonding electrode (67), the contact surface
(62a)に接合される基部(67a)と、p側光透過性電極(64) A base (67a) which is joined to (62a), p-side light transmitting electrode (64)
を覆う絶縁膜(66)に重合するボンディング部(67b)とを有する。 Polymerizes to cover the insulating film (66) having a bonding portion (67b). 【0004】 【発明が解決しようとする課題】特開平6−33863 [0004] The object of the invention is to solve] JP-A-6-33863
2号公報に示される窒化ガリウム系化合物半導体発光素子の構造では、図7及び図8に示すように、光透過率の高い基板材料を使用するため、発光素子からの光取出効率は本来高いはずであるが、種々の問題を生ずる。 In the structure of the gallium nitride-based compound semiconductor light emitting device shown in 2 JP, as shown in FIGS. 7 and 8, for use with high substrate material light transmittance, should originally light extraction efficiency from the light emitting element high although, causing various problems. 第1 First
に、チップサイズに対して約20%の面積比を占める電極(54, 58)は、非活性領域(ダークエリア又は影)となり光取出効率が低減する。 , The electrodes (54, 58) which accounts for approximately 20% of the area ratio with respect to the chip size, the non-active area (dark area or shadow) next light extraction efficiency is reduced. 第2に、透光性材料で形成しても、電極(55)での光減衰量が大きい。 Second, be formed of a translucent material, optical attenuation at the electrode (55) is large. 第3に、透光性のサファイヤ基板(51)での光減衰量は少ないが、サファイヤ基板(51)をプリント基板(図示せず)に接着する銀ペースト等により光吸収及び光減衰が生ずる。 Third, the light attenuation is small in the transparent sapphire substrate (51), light absorbing and light attenuation caused by silver paste or the like to bond the sapphire substrate (51) to a printed circuit board (not shown). 従って、この構造では発光素子内で発生する光の十分な量を外部に取り出すことはできない。 Therefore, it is impossible to take out a sufficient amount of light in this structure that occur within the light emitting element to the outside. 【0005】特開2000−114595公報に示されるGaN系化合物半導体発光素子では、ある程度光取出効率を改善できるが、図9及び図10に示すように、n [0005] JP-A-GaN-based compound semiconductor light emitting device shown in 2000-114595 publication, can be improved to some extent the light extraction efficiency, as shown in FIGS. 9 and 10, n
型層(62)とのコンタクト面(62a)が発光素子の片側のみに設けられるため、発光素子から放出される光の分布が素子の中央を中心として対称とならず、発光分布が不均一となる傾向がある。 Since the contact surface between the mold layer (62) (62a) is provided only on one side of the light emitting element, the distribution of light emitted from the light emitting element is not symmetrical around the center of the element, light emission distribution and uneven It tends to be. また、n型層(62)に対して電流が均一に流れず、順バイアス電圧値(V f )が増加すると共に、サージ耐量が低下する問題が生ずる。 Further, n-type layer (62) no current flows uniformly with respect to, the forward bias voltage (V f) is increased, a problem arises that the surge resistance is lowered. 【0006】本発明の目的は、光取出し効率を向上でき且つ発光面全体に均一な配光分布を形成するフリップチップ形半導体発光素子を提供することにある。 An object of the present invention is to provide a flip chip type semiconductor light-emitting element to form a uniform light distribution throughout the can and the light emitting surface improving light extraction efficiency. また、本発明の他の目的は、局部的な電界集中又は電流集中を抑制し、各層でのシリーズ抵抗成分を低減させ、順バイアス電圧値を低減でき・サージ耐圧を増加できるフリップチップ形半導体発光素子を提供することにある。 Another object of the present invention is to suppress a local electric field concentration or current concentration reduces the series resistance component of each layer, the flip chip type semiconductor light-emitting can be increased to reduce can-surge resistance forward bias voltage value and to provide a device. 【0007】 【課題を解決するための手段】本発明によるフリップチップ形半導体発光素子は、光透過性の基板(1)と、基板 SUMMARY Flip-chip type semiconductor light emitting device according to the present invention, in order to solve the above-mentioned object, a light transmitting substrate (1) a substrate
(1)上に積層された第1の導電型の第1の半導体層(2) (1) a first conductivity type first semiconductor layer laminated on the (2)
と、第1の半導体層(2)上に積層され且つ第1の導電型とは異なる第2の導電型の第2の半導体層(3)と、第1 When the first semiconductor layer (2) laminated on and the first second semiconductor layer of a second conductivity type different from the conductivity type (3), first
の半導体層(2)に電気的に接続された第1の電極(4)と、 A first electrode electrically connected to the semiconductor layer (2) (4),
第2の半導体層(3)に電気的に接続された第2の電極(5) A second electrode electrically connected to the second semiconductor layer (3) (5)
とを備えている。 It is equipped with a door. 第2の電極(5)を包囲して配置され且つ第1の半導体層(2)に電気的に接続された第1の接続層(6)を第1の電極(4)に設けるので、第1の半導体層 Since the second electrode (5) disposed to surround the and the first semiconductor layer (2) electrically connected to the first connecting layer provided (6) to the first electrode (4), the 1 of the semiconductor layer
(2)と第2の半導体層(3)との間に流れる電流の通路を大きく広げることができる。 (2) and it can be widened greatly passage of the current flowing between the second semiconductor layer (3). また、第1の半導体層(2)と第2の半導体層(3)との間に形成されるPN接合の略全体を介して電流を流すことが可能となる。 Further, it becomes possible to flow a current through substantially the whole of the PN junction formed between the first semiconductor layer (2) and the second semiconductor layer (3). これにより、 As a result,
均一な配光分布を得ることができると共に、光取出効率を高めることができる。 It is possible to obtain a uniform light distribution, it is possible to increase the light extraction efficiency. また、第1の半導体層(2)及び第2の半導体層(3)を流れる電流による局部的な電流集中、電界集中を緩和できると共に、電流密度を低減することができる。 Further, it is possible to first semiconductor layer (2) and local current concentration due to current flowing through the second semiconductor layer (3), it is possible to reduce electric field concentration, reducing the current density. このため、サージ耐圧を増加することができると共に、電流通路のシリーズ抵抗が低減され、順バイアス電圧値(V f )を小さくすることも可能となる。 Therefore, it is possible to increase the surge resistance, the series resistance of the current path is reduced, it is possible to reduce the forward bias voltage value (V f). 【0008】本発明の実施の形態では、第1の電極(4) [0008] In the embodiment of the present invention, the first electrode (4)
は、第1の半導体層(2)の外周に沿って環状に形成された第1の接続層(6)に電気的に接続された第1の電極層 A first electrode layer electrically connected to the first connection layer formed annularly along the outer periphery (6) of the first semiconductor layer (2)
(4a)を備え、第2の電極(5)は、第2の半導体層(3)に電気的に接続された第2の接続層(7)と、第2の接続層(7) (4a) provided with a second electrode (5), the second connection layer electrically connected to the second semiconductor layer (3) and (7), second connecting layer (7)
に電気的に接続された第2の電極層(5a)とを備えている。 And a second electrode layer which is electrically connected (5a) to. 第1の接続層(6)は、第2の接続層(7)を包囲するように形成してもよい。 First connecting layer (6) it may also be formed so as to surround the second connecting layers (7). 絶縁層(8)を介して第2の接続層 Second connecting layer through the insulating layer (8)
(7)上に形成される第1の電極層(4a)を第2の電極層(5 (7) a first electrode layer formed on a (4a) the second electrode layer (5
a)と同一の高さに形成してもよい。 a) may be formed on the same height as. 第1の半導体層(2) The first semiconductor layer (2)
は、基板(1)を兼ねてもよい。 It may be serve as the substrate 1. 【0009】 【発明の実施の形態】以下、GaN、GaAlN、In DETAILED DESCRIPTION OF THE INVENTION Hereinafter, GaN, GaAlN, In
GaN、InAlGaN等の窒化ガリウム系化合物半導体発光素子に適用した本発明によるフリップチップ形半導体発光素子の実施の形態を図1〜図6について説明する。 GaN, for 1 to 6 an embodiment of a flip-chip type semiconductor light emitting device according to the present invention applied to a gallium nitride-based compound semiconductor light emitting element such as InAlGaN be described. 図1に示す本発明の実施の形態によるフリップチップ形半導体発光素子は、光透過性の又は高透光率で絶縁性の基板としてサファイア基板(1)と、サファイア基板 Flip-chip type semiconductor light emitting device according to an embodiment of the present invention shown in Figure 1, of an optically transparent or high light rate between the sapphire substrate (1) as an insulating substrate, a sapphire substrate
(1)上に積層された第1の導電型の第1の半導体層としてのn型層(2)と、n型層(2)上に積層された第2の導電型の第2の半導体層となるp型層(3)と、n型層(2)に電気的に接続された第1の電極(4)と、第2の半導体層(3) (1) n-type layer as a first semiconductor layer of a first conductivity type laminated on the (2), the second semiconductor of the second conductivity type stacked on the n-type layer (2) p-type layer becomes a layer and (3), n-type layer and the first electrode electrically connected to (2) (4), the second semiconductor layer (3)
に電気的に接続された第2の電極(5)とを備えている。 And a second electrode which is electrically connected (5) to.
詳細には図示しないが、n型層(2)及びp型層(3)は、例えば、GaNバッファ層、n型GaN層、InGaN活性層、p型AlGaN層及びp型GaN層を順次積層したダブルヘテロ構造又はn−GaNのn型バッファ層、 Although not shown in detail, n-type layer (2) and the p-type layer (3) is, for example, GaN buffer layer, n-type GaN layer, InGaN active layer, were sequentially laminated p-type AlGaN layer and p-type GaN layer n-type buffer layer of a double heterostructure or n-GaN,
AlxGa1−xNのn型クラッド層、InyGa1− n-type cladding layer of AlxGa1-xN, InyGa1-
yNの活性層、AlzGa1−zNのp型クラッド層、 Active layer of the yN, p-type cladding layer of Alz Ga1-zN,
及びp−GaNのp型キャップ層から成る積層構造に形成することができる。 And it is possible to form a laminated structure comprising a p-type cap layer of p-GaN. この場合に、In、Ga、N等の比率を微妙に変化させた層を何層も堆積させて、発光波長及び発光効率を向上させる場合がある。 In this case, there is a case where In, Ga, and many layers of layers subtly changing the ratio of N such deposited, enhancing the emission wavelength and luminous efficiency. 【0010】図1に示すように、第1の電極(4)は、第1の半導体層(2)に電気的に接続された第1の接続層(6) [0010] As shown in FIG. 1, the first connection layer and the first electrode (4), which is electrically connected to the first semiconductor layer (2) 6
と、第1の接続層(6)に電気的に接続された第1の電極層(4a)とを有する。 When, a first electrode layer electrically connected to the first connecting layer (6) and (4a). 第2の接続層(7)は、第2の半導体層(3)の上面の略全体に形成され、第1の電極層(4a) Second connecting layer (7) is formed on substantially the entire upper surface of the second semiconductor layer (3), the first electrode layer (4a)
は、第1の接続層(6)の上面の一部に接続され、絶縁層 It is connected to a part of the upper surface of the first connecting layer (6), an insulating layer
(8)を介して第2の接続層(7)の上に形成される。 Is formed on the second connecting layer through the (8) (7). 第2の電極(5)は、第2の半導体層(3)に電気的に接続された第2の電極層(5a)を有し、第2の接続層(7)の一部に接続される第2の電極層(5a)は、絶縁層(8)を介して第2の接続層(7)の中央側にまで延伸する。 A second electrode (5) has a second electrode layer electrically connected to the second semiconductor layer (3) (5a), connected to a portion of the second connecting layer (7) that the second electrode layer (5a) is extended to the center side of the second connecting layer through the insulating layer (8) (7). また、第2の電極 The second electrode
(5)と第1の接続層(6)は絶縁層(8)によって絶縁され、 (5) and the first connecting layer (6) it is insulated by an insulating layer (8),
第1の電極層(4a)と第2の電極層(5a)は略同一の高さに形成される。 The first electrode layer (4a) the second electrode layer (5a) is formed at substantially the same height. 【0011】第2の半導体層(3)の外周側はエッチングにより除去され、平面的に見て、第1の半導体層(2)は第2の半導体層(3)の外側に環状に露出し、第1の半導体層(2)の露出部分に接続される第1の接続層(6)は、第2の半導体層(3)から離間してかつ第2の半導体層(3)を包囲するように環状に形成される。 [0011] outer periphery of the second semiconductor layer (3) is removed by etching, in plan view, the first semiconductor layer (2) is exposed in a ring outside of the second semiconductor layer (3) a first connection layer connected to the exposed portion of the first semiconductor layer (2) (6) surrounds and second semiconductor layer separated from the second semiconductor layer (3) and (3) It is formed into an annular shape so as to. なお、図1では、第1の半導体層(2)の露出部分を幅広く誇張して示すが、 In FIG. 1, but showing a wide range exaggerated exposed portion of the first semiconductor layer (2),
実際の第1の半導体層(2)の露出部分及び第1の接続部 The exposed portion and the first connecting portion of the actual first semiconductor layer (2)
(6)の幅は狭い。 Width of (6) is narrow. 【0012】上述のように、第2の半導体層(3)の上面全体に第2の接続層(7)を形成し、また、第2の半導体層(3)を包囲するように第1の接続層(6)を環状に形成することにより、第2の電極層(5a)から第2の接続層(7) [0012] As described above, the second connecting layer (7) is formed on the entire upper surface of the second semiconductor layer (3), also the first to surround the second semiconductor layer (3) by forming the connecting layer (6) in a ring, the second connection layer from the second electrode layer (5a) (7)
及び第1の接続層(6)を通じて第1の電極層(4a)への流れる電流は、第1の半導体層(2)と第2の半導体層(3)との界面に形成されるpn接合の略全体を介して流れる。 And a first current flowing to the first electrode layer through the connecting layer (6) (4a) is the interface to the pn formed junction with the first semiconductor layer (2) and the second semiconductor layer (3) It flows through substantially the whole.
また、第2の電極層(5a)から第2の接続層(7)及び第1 The second connection layer from the second electrode layer (5a) (7) and the first
の接続層(6)を通る電流経路に沿って第1の電極層(4a) The connecting layer a first electrode layer along the current path through (6) (4a)
に電流が流れるが、第1の半導体層(2)の外周縁の略全周に電流経路を形成することができる。 Current flows, but it is possible to form the substantially entire circumference in the current path of the outer peripheral edge of the first semiconductor layer (2). 【0013】図1に示すフリップチップ形半導体発光素子を製造する際に、まず、気相成長又は蒸着によりサファイヤ基板(1)の上にn型層(2)を成長させ、その上にp [0013] When manufacturing a flip chip type semiconductor light-emitting element shown in FIG. 1, first, growing the n-type layer (2) on a sapphire substrate (1) by vapor deposition or deposition, p thereon
型層(3)を成長させる。 Growing type layer (3). 続いて、p型層(3)の外周部の一部をエッチング等により除去した後、n型層(2)の周囲に第1の接続層(6)を形成すると共に、p型層(3)上に第2の接続層(7)を蒸着等により形成する。 Subsequently, a portion of the outer peripheral portion of the p-type layer (3) is removed by etching or the like, to form a first connecting layer (6) around the n-type layer (2), p-type layer (3 ) second connecting layer (7) is formed by evaporation or the like on. その後、酸化膜等の絶縁層(8)を成長させて全体を絶縁被覆した後、 Thereafter, the whole was grown insulating layer such as an oxide film (8) after the insulating coating,
フォトリソグラフィにより絶縁層(8)の不要部分を除去する。 By photolithography to remove an unnecessary portion of the insulating layer (8). 最後に、第1の電極(4)及び第2の電極(5)を形成し、個別にチップ化して、発光素子構造を完成する。 Finally, the first electrode (4) and the second electrode (5) formed individually into chips, thereby completing the light emitting device structure. 【0014】図3は、図1及び図2に示す本発明によるフリップチップ形半導体発光素子の使用状態を示す。 [0014] Figure 3 shows the use status of the flip chip type semiconductor light-emitting device according to the invention shown in FIGS. 第1の電極(4)及び第2の電極(5)は、金ボールバンプ(12) The first electrode (4) and the second electrode (5) is a gold ball bump (12)
によりプリント基板(10)のランド(11)に接着される。 It is bonded to the land (11) of the printed circuit board (10) by. 発光素子の光は、サファイヤ基板(1)を通じて外部に放出されるので、透明電極を使用する必要はないが、第1の電極(4)及び第2の電極(5)に光反射率の高い材料を使用することが望ましい。 Light of the light-emitting element, since it is discharged to the outside through sapphire substrate (1), it is not necessary to use a transparent electrode, a high light reflectance to the first electrode (4) and the second electrode (5) it is desirable to use a material. 発光に寄与しないn型層(2)のみの個所の面積を減少するエッチング工程では、p型層 In the etching process to reduce the area of ​​the point of only n-type layer which does not contribute to light emission (2), p-type layer
(3)の外周部の一部を除去する面積は狭い方が望ましい。 Area to remove a portion of the outer peripheral portion of the (3) is narrow is desirable. 但し、除去する面積は、n型層(2)と第1の接続層 However, the area to be removed, n-type layer and (2) a first connecting layer
(6)との接触面積、即ちコンタクト抵抗値に影響を及ぼし、コンタクト抵抗値が大きいと、発光素子の順方向電圧が高くなる。 The contact area (6), i.e. affect the contact resistance, the larger the contact resistance, the forward voltage of the light-emitting element becomes high. 従って、発光素子の電気的特性仕様を満足する最大コンタクト抵抗値に対応して、n型層(2)の外周部面積及び第1の接続層(6)の配線幅を決定することが望ましい。 Thus, corresponding to the maximum contact resistance value that satisfies the electrical characteristic specifications of the light-emitting element, it is desirable to determine the outer periphery area and the first connection layer of the n-type layer (2) the line width of the (6). 【0015】金ボールバンプ(12)を介して第1の電極 [0015] The first electrode through the gold ball bump (12)
(4)及び第2の電極(5)をプリント基板(10)上に熱圧着して、フリップチップ化を行う際に、圧着力により絶縁層 (4) and the second electrode (5) by thermal compression bonding on the printed circuit board (10) and, when performing flip chip, insulated by crimping force layer
(8)にクラックが生じ、第2の電極(5)を構成する第2の接続層(7)と、n型層(2)上の第1の電極層(4a)とが電気的に短絡するおそれがある。 Cracks (8), and a second electrode a second connection layer of the (5) (7), n-type layer (2) on the first electrode layer (4a) and is electrically short-circuited there is a risk of. 従って、第1の電極層(4a) Accordingly, the first electrode layer (4a)
と第2の接続層(7)との間に配置される絶縁層(8)の厚さを圧着に耐え得る程度に厚めにして、電気的短絡を抑制することが望ましい。 When the extent disposed an insulated layer thickness (8) can withstand the compression between the second connection layer (7) is thicker, it is desirable to suppress the electric short circuit. また絶縁層(8)上に堆積させた多結晶シリコン等により、金ボールバンプ(12)との接合時に圧着力を更に緩和することができる。 Also be of polycrystalline silicon or the like is deposited on the insulating layer (8), to further relax the contact pressure at the time of bonding the gold ball bump (12). 【0016】図1及び図2に示す実施の形態では、第2 [0016] In the embodiment shown in FIGS. 1 and 2, the second
の半導体層(3)上に第2の接続層(7)を形成し、第2の接続層(7)に第2の電極(5)を電気的に接続し、第2の接続層(7)上に絶縁層(8)を介して第1の電極層(4a)及び第2 The second connecting layer (7) is formed on the semiconductor layer (3), a second electrode (5) electrically connected to the second connection layer (7), second connecting layer (7 ) a first electrode layer via an insulating layer (8) on (4a) and a second
の電極層(5a)を同一の高さで形成することができる。 Layer electrode (5a) can be formed at the same height. 従って、第1の電極層(4a)及び第2の電極層(5a)を同一平面上に且つ十分に大きな面積で配置することができるので、n型層(2)及びp型層(3)の高さを揃えて、金ボールバンプ(12)の接続時に、電極の高さの差に起因する半導体発光素子の軸ズレ・傾きを低減することができる。 Accordingly, the first electrode layer (4a) and the second electrode layer so the (5a) can be arranged in a large area and sufficiently coplanar, n-type layer (2), and p-type layer 3 align the height, when connecting a gold ball bump (12), it is possible to reduce the axial deviation, the inclination of the semiconductor light-emitting element due to the difference in height of the electrodes. 【0017】また、図1及び図2に示す実施の形態では、n型層(2)の周囲全体に第1の接続層(6)のオーミックコンタクトを形成できるため、n型層(2)のシリーズ抵抗成分を低減できると共に、均等に拡散して電流が流れるため、順バイアス電圧値(V Further, in the embodiment shown in FIGS. 1 and 2, since the first connecting layer to the entire periphery of the n-type layer (2) ohmic contact (6) can be formed, n-type layer (2) it is possible to reduce the series resistance component, a current flows evenly spread, a forward bias voltage (V f )を低減でき且つ均等な発光分布が得られる。 and uniform emission distribution can be reduced f) is obtained. また局部的な電界集中を抑制できるため、サージ耐量の改善効果も期待できる。 Also since it is possible to suppress the local field concentration, the effect of improving the surge resistance can be expected. 更に、現行品と異なり、第1の電極(4)の面積を広めに確保できるので、金ボールバンプ(12)による接続の際に、半導体発光素子の位置ズレが発生しても、n型層(2)とp型層 Furthermore, unlike the current product, it is possible to ensure the wider area of ​​the first electrode (4), when connecting by gold ball bumps (12), even if the position deviation of the semiconductor light emitting element is generated, n-type layer (2) and the p-type layer
(3)とが短絡に至る危険性は少ない。 (3) and is less risk of leading to a short circuit. また、第1の電極 The first electrode
(4)と第2の電極(5)とを絶縁層(8)により電気的に分離して、電気的短絡を確実に防止することができる。 (4) and the second electrode (5) electrically separated by an insulating layer (8), it is possible to reliably prevent electrical shorting. 【0018】本発明の前記実施の形態は種々の変更が可能である。 [0018] The embodiment of the present invention can be variously modified. サファイヤ基板以外に光透過率の高いn型のガリウム・リン系基板(1)をn型層(2)と一体に形成した構造として第1の半導体層(2)により基板(1)を兼ねたフリップチップ形半導体発光素子の実施の形態を図4及び図5に示す。 Also serves as a substrate (1) by a first semiconductor layer of gallium phosphide-based substrate having a high transmittance n type (1) as a structure formed integrally with the n type layer (2) in addition to a sapphire substrate (2) an embodiment of a flip-chip type semiconductor light emitting device shown in FIGS. 【0019】現在フリップチップの接着に用いられる異方性導電ペースト又は異方性導電シート等の異方性導電材を用いて、図6に示す他の実施の形態のように、バンプレスによるフリップチップの接合構造を達成できる。 [0019] Currently using an anisotropic conductive material of the anisotropic conductive paste or anisotropic conductive sheet is used for bonding a flip chip, as in another embodiment shown in FIG. 6, the flip by bumpless the junction structure of the chip can be achieved.
この実施の形態では、n型層(2)上にp型層(3)を形成すると共に、p型層(3)を包囲して第1の接続層(6)をn型層(2)上に形成し、第1の接続層(6)の上に第2の電極層 In this embodiment, thereby forming p-type layer (3) on the n-type layer (2), first connecting layer surrounds the p-type layer (3) (6) The n-type layer (2) formed above the second electrode layer over the first connecting layer (6)
(5a)を形成することができる。 It can be formed (5a). この場合、異方性導電材中の導電粒子よりも多少大きめとなる程度まで第1の電極層(5)の面積を縮小できる可能性がある。 In this case, it may be possible to reduce the area of ​​the first electrode layer (5) to the extent that less becomes larger than the conductive particles in the anisotropic conductive material. 多面、例えば、角状のp型層(3)の四方を丸めることにより、局所的な電界集中を更に緩和することができる。 Polygonal, for example, by rounding the four sides of the square-shaped p-type layer 3, I am possible to further mitigate the local electric field concentration. 【0020】前記の通り、本発明の実施の形態では、第1の電極(4)に設けられる第1の接続層(6)は、n型層 [0020] The street, in the embodiment of the present invention, the first connection layer provided on the first electrode (4) (6), n-type layer
(第1の半導体層)(2)に接続され且つ第2の電極(5)の第2の接続層(7)を包囲するので、第2の接続層(7)の略全ての周辺部を通り電流が流れるので、下記の効果が得られる。 Since surrounding the second connecting layers of the connected and the second electrode (5, 7) (the first semiconductor layer) (2), substantially all of the peripheral portion of the second connecting layer (7) since as current flows, the following effects can be obtained. 【0021】[1] 図2の矢印(13)で示すように、n [0021] [1] as shown by the arrow in FIG. 2 (13), n
型層(2)とp型層(3)との間では、略360度の角度範囲で分散して電流経路が形成され、n型層(2)及びp型層 Between type layer 2 p-type layer (3), a current path is formed by dispersing an angular range of approximately 360 degrees, n type layer (2) and the p-type layer
(3)を流れる電流による局部的な電流集中及び電界集中を回避することができる。 (3) it can be avoided localized current concentration and electric field concentration due to the current flowing through. [2] n型層(2)及びp型層(3)の略全域に通電領域を形成し、n型層(2)及びp型層(3)内の単位断面積当たりの電流密度を低減することができる。 [2] n-type layer (2) and the p-type layer (3) forming a conduction region in a substantially entire region of reduced current density per unit cross-sectional area of ​​the n-type layer (2) and the p-type layer (3) in can do. [3] 非通電領域の形成を回避すると共に、平均オン電流値を増加することができきる。 [3] as well as avoid the formation of non-conducting regions, as possible can increase the average ON current value. [4] 各層でのシリーズ抵抗成分を低減させ、順バイアス電圧値(V f )を低減でき、サージ耐圧を増加できる。 [4] reduce the series resistance component of each layer, can be reduced forward bias voltage value (V f), it can increase the surge resistance. [5] フリップチップ形半導体発光素子の光取出し効率を向上でき且つ発光面全体に均一な光分布が得られる。 [4] uniform light distribution throughout the can and the light emitting surface improving light extraction efficiency of the flip chip type semiconductor light emitting device can be obtained. [6] n型層(第1の半導体層)(2)及びp型層(第2の半導体層)(3)を流れる電流による局部的な電流集中及び電界集中を回避することができる。 [6] n-type layer (first semiconductor layer) (2) and the p-type layer (second the semiconductor layer) (3) can be avoided localized current concentration and electric field concentration due to current flowing through. 【0022】 【発明の効果】前記のように、本発明のフリップチップ形半導体発光素子では、分散された経路で電流が流れるので、全オン電流値を増大すると共に、電流集中、電界集中を回避して、動作不良の回避、発光素子の長寿命化及び耐圧向上を図ることができる。 [0022] [Effect of the Invention] As described above, a flip-chip type semiconductor light-emitting device of the present invention, avoids current flows in a distributed path, as well as increase the total on-state current value, current concentration, the electric field concentration , it is possible to achieve operation avoidance of failure, long service life and improvement in withstand voltage of the light emitting element.

【図面の簡単な説明】 【図1】 本発明による窒化ガリウム系半導体発光素子の実施の形態を示す断面図【図2】 図1の平面図【図3】 図1の窒化ガリウム系半導体発光素子をプリント基板に実装した状態を示す断面図【図4】 本発明による窒化ガリウム系半導体発光素子の第2の実施の形態を示す断面図【図5】 本発明による窒化ガリウム系半導体発光素子の第3の実施の形態を示す図6の5−5線に沿う断面図【図6】 図5の平面図【図7】 従来の窒化ガリウム系化合物半導体発光素子を示す図8の7−7線に沿う断面図【図8】 図7の平面図【図9】 従来の他の窒化ガリウム系化合物半導体発光素子を示す断面図【図10】 図9の底面図【符号の説明】 (1)・・基板、 (2)・・第1の半導体層、 (3)・・第2の半導体層、 (4)・・第1 BRIEF DESCRIPTION OF THE DRAWINGS [Figure 1] The present invention sectional view Figure 2 showing an embodiment of a gallium nitride-based semiconductor light-emitting device according to a plan view and FIG. 3] Gallium nitride of Figure 1 based semiconductor light-emitting device of FIG. 1 the first of the second cross-sectional view showing an embodiment of the present invention; FIG due gallium nitride based semiconductor light-emitting device of gallium nitride-based semiconductor light-emitting device according sectional view FIG. 4 the invention showing a state of mounting on a printed circuit board sectional view taken along the line 5-5 of Figure 6 showing the third embodiment in FIG. 6 is a plan view of FIG. 5 [7] line 7-7 of Figure 8 showing the conventional gallium nitride-based compound semiconductor light-emitting device sectional view taken along Figure 8 is a plan view of FIG. 7 and FIG. 9 is a cross-sectional showing another conventional gallium nitride-based compound semiconductor light-emitting device view Figure 10 is a bottom view of FIG. 9 eXPLANATION oF REFERENCE nUMERALS (1) .. substrate, (2) ... the first semiconductor layer, (3) ... second semiconductor layer, (4) ... first 電極、 (4a)・・第1 Electrodes, (4a) · · first
の電極層、 (5)・・第2の電極、 (5a)・・第2の電極層、 (6)・・第1の接続層、 (7)・・第2の接続層、 (8)・・絶縁層、 Layer of the electrode, (5) ... second electrode, (5a) ... second electrode layer, (6) ... first connecting layer (7) .. second connection layer, (8) ... insulating layer,

Claims (1)

  1. 【特許請求の範囲】 【請求項1】 光透過性の基板と、該基板上に積層された第1の導電型の第1の半導体層と、該第1の半導体層上に積層され且つ第1の導電型とは異なる第2の導電型の第2の半導体層と、前記第1の半導体層に電気的に接続された第1の電極と、前記第2の半導体層に電気的に接続された第2の電極とを備え、 前記第1の電極は、前記第2の電極を包囲して配置され且つ前記第1の半導体層に電気的に接続された第1の接続層を備えたことを特徴とするフリップチップ形半導体発光素子。 A substrate All Claims in claim 1] optical transparency, a first conductivity type first semiconductor layer stacked on the substrate, and stacked on the first semiconductor layer the a second semiconductor layer of a second conductivity type different from the first conductivity type, a first electrode electrically connected to the first semiconductor layer, electrically connected to said second semiconductor layer and a second electrode that is, the first electrode having a first connection layer electrically connected to the second electrode is arranged to surround and said first semiconductor layer flip-chip type semiconductor light emitting device characterized by. 【請求項2】 前記第1の電極は、前記第1の半導体層の外周に沿って環状に形成された前記第1の接続層に電気的に接続された第1の電極層を備え、前記第2の電極は、前記第2の半導体層に電気的に接続された第2の接続層と、該第2の接続層に電気的に接続された第2の電極層とを備えた請求項1に記載のフリップチップ形半導体発光素子。 Wherein said first electrode comprises a first electrode layer electrically connected to the first connection layer formed annularly along the outer periphery of the first semiconductor layer, wherein a second electrode, claims wherein the comprising a second connecting layer electrically connected to second the semiconductor layer, a second electrode layer electrically connected to said second connecting layer flip chip semiconductor light emitting device according to one. 【請求項3】 前記第1の接続層は、前記第2の接続層を包囲する請求項2に記載のフリップチップ形半導体発光素子。 Wherein said first connection layer is a flip-chip type semiconductor light emitting device according to claim 2 which surrounds the second connecting layer. 【請求項4】 前記第1の電極層は、絶縁層を介して前記第2の接続層上に形成された請求項2又は3に記載のフリップチップ形半導体発光素子。 Wherein said first electrode layer, a flip-chip type semiconductor light emitting device according to claim 2 or 3 formed in the second connecting layer through the insulating layer. 【請求項5】 前記第1の電極層は、前記第2の電極層と同一の高さに形成される請求項4に記載のフリップチップ形半導体発光素子。 Wherein said first electrode layer, a flip chip-type the semiconductor light-emitting device according to claim 4 which is formed at the same height as the second electrode layer. 【請求項6】 前記第1の半導体層は、前記基板を兼ねる請求項1に記載のフリップチップ形半導体発光素子。 Wherein said first semiconductor layer, a flip chip-type the semiconductor light-emitting device according to claim 1 which serves as the substrate.
JP2001197879A 2001-06-29 2001-06-29 Flip-chip semiconductor light emitting element Pending JP2003017757A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001197879A JP2003017757A (en) 2001-06-29 2001-06-29 Flip-chip semiconductor light emitting element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001197879A JP2003017757A (en) 2001-06-29 2001-06-29 Flip-chip semiconductor light emitting element

Publications (1)

Publication Number Publication Date
JP2003017757A true JP2003017757A (en) 2003-01-17

Family

ID=19035411

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001197879A Pending JP2003017757A (en) 2001-06-29 2001-06-29 Flip-chip semiconductor light emitting element

Country Status (1)

Country Link
JP (1) JP2003017757A (en)

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007527123A (en) * 2004-03-05 2007-09-20 ゲルコアー リミテッド ライアビリティ カンパニー Flip chip light emitting diode element without submount
WO2007126094A1 (en) 2006-05-02 2007-11-08 Mitsubishi Chemical Corporation Semiconductor light-emitting device
DE102007019775A1 (en) * 2007-04-26 2008-10-30 Osram Opto Semiconductors Gmbh Optoelectronic component
JP2009218495A (en) * 2008-03-12 2009-09-24 Mitsubishi Chemicals Corp Semiconductor light-emitting element and semiconductor light-emitting device
JP2011254102A (en) * 2005-02-03 2011-12-15 Epista Corp Light emitting element
JP2011258671A (en) * 2010-06-07 2011-12-22 Toshiba Corp Semiconductor light-emitting device and method for producing the same
JP2011258670A (en) * 2010-06-07 2011-12-22 Toshiba Corp Semiconductor light-emitting device
KR101149028B1 (en) * 2010-03-17 2012-05-24 엘지이노텍 주식회사 Led package and manufacturing method of the same
JP2012164700A (en) * 2011-02-03 2012-08-30 Sanken Electric Co Ltd Light-emitting element
JP2013077852A (en) * 2013-01-30 2013-04-25 Toshiba Corp Light source device using semiconductor light-emitting device
US8450751B2 (en) 2007-04-26 2013-05-28 Osram Opto Semiconductors Gmbh Optoelectronic semiconductor body and method for producing the same
US8476644B2 (en) 2007-04-26 2013-07-02 Osram Opto Semiconductors Gmbh Optoelectronic component and method for the manufacture of a plurality of optoelectronic components
JP2014179586A (en) * 2013-02-12 2014-09-25 Nichia Chem Ind Ltd Light-emitting device
JP2014179569A (en) * 2013-03-15 2014-09-25 Nichia Chem Ind Ltd Light-emitting device and method of manufacturing the same
JP5651807B2 (en) * 2012-09-05 2015-01-14 パナソニックIpマネジメント株式会社 Semiconductor device and manufacturing method thereof
US9018655B2 (en) 2005-02-03 2015-04-28 Epistar Corporation Light emitting apparatus and manufacture method thereof
JP2015216389A (en) * 2009-05-11 2015-12-03 クリー インコーポレイテッドCree Inc. Semiconductor light-emitting diode having reflection structure and method of manufacturing the same
US9368469B2 (en) 2012-08-30 2016-06-14 Panasonic Intellectual Property Management Co., Ltd. Electronic component package and method of manufacturing same
WO2017138697A1 (en) * 2016-02-11 2017-08-17 주식회사 소프트에피 Semiconductor light-emitting device for ultraviolet curing
USD826871S1 (en) 2014-12-11 2018-08-28 Cree, Inc. Light emitting diode device

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007527123A (en) * 2004-03-05 2007-09-20 ゲルコアー リミテッド ライアビリティ カンパニー Flip chip light emitting diode element without submount
US9018655B2 (en) 2005-02-03 2015-04-28 Epistar Corporation Light emitting apparatus and manufacture method thereof
JP2011254102A (en) * 2005-02-03 2011-12-15 Epista Corp Light emitting element
US8816386B2 (en) 2005-02-03 2014-08-26 Epistar Corporation Light emitting device and manufacture method thereof
WO2007126094A1 (en) 2006-05-02 2007-11-08 Mitsubishi Chemical Corporation Semiconductor light-emitting device
US8450751B2 (en) 2007-04-26 2013-05-28 Osram Opto Semiconductors Gmbh Optoelectronic semiconductor body and method for producing the same
DE102007019775A1 (en) * 2007-04-26 2008-10-30 Osram Opto Semiconductors Gmbh Optoelectronic component
US8653540B2 (en) 2007-04-26 2014-02-18 Osram Opto Semiconductors Gmbh Optoelectronic semiconductor body and method for producing the same
US8476644B2 (en) 2007-04-26 2013-07-02 Osram Opto Semiconductors Gmbh Optoelectronic component and method for the manufacture of a plurality of optoelectronic components
JP2009218495A (en) * 2008-03-12 2009-09-24 Mitsubishi Chemicals Corp Semiconductor light-emitting element and semiconductor light-emitting device
JP2015216389A (en) * 2009-05-11 2015-12-03 クリー インコーポレイテッドCree Inc. Semiconductor light-emitting diode having reflection structure and method of manufacturing the same
KR101149028B1 (en) * 2010-03-17 2012-05-24 엘지이노텍 주식회사 Led package and manufacturing method of the same
JP2011258670A (en) * 2010-06-07 2011-12-22 Toshiba Corp Semiconductor light-emitting device
JP2011258671A (en) * 2010-06-07 2011-12-22 Toshiba Corp Semiconductor light-emitting device and method for producing the same
JP2012164700A (en) * 2011-02-03 2012-08-30 Sanken Electric Co Ltd Light-emitting element
US9368469B2 (en) 2012-08-30 2016-06-14 Panasonic Intellectual Property Management Co., Ltd. Electronic component package and method of manufacturing same
US9449937B2 (en) 2012-09-05 2016-09-20 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device and method for manufacturing the same
JP5651807B2 (en) * 2012-09-05 2015-01-14 パナソニックIpマネジメント株式会社 Semiconductor device and manufacturing method thereof
JP2013077852A (en) * 2013-01-30 2013-04-25 Toshiba Corp Light source device using semiconductor light-emitting device
JP2014179586A (en) * 2013-02-12 2014-09-25 Nichia Chem Ind Ltd Light-emitting device
JP2014179569A (en) * 2013-03-15 2014-09-25 Nichia Chem Ind Ltd Light-emitting device and method of manufacturing the same
USD826871S1 (en) 2014-12-11 2018-08-28 Cree, Inc. Light emitting diode device
WO2017138697A1 (en) * 2016-02-11 2017-08-17 주식회사 소프트에피 Semiconductor light-emitting device for ultraviolet curing

Similar Documents

Publication Publication Date Title
DE10325951B4 (en) Light-emitting diode with associated contact scheme
US8063410B2 (en) Nitride semiconductor light emitting device and method of manufacturing the same
US7795623B2 (en) Light emitting devices having current reducing structures and methods of forming light emitting devices having current reducing structures
CN102169940B (en) Semiconductor light-emitting elements
US7935974B2 (en) White light emitting device
US7274040B2 (en) Contact and omnidirectional reflective mirror for flip chipped light emitting devices
CN1252837C (en) GaN-based light-emitting-diode chip and a method for producing a luminescent diode component therewith
CN1093988C (en) Compound semiconductor light emitting device
US6914268B2 (en) LED device, flip-chip LED package and light reflecting structure
US10199360B2 (en) Wire bond free wafer level LED
JP3893874B2 (en) Manufacturing method of nitride semiconductor light emitting device
US6958498B2 (en) Optimized contact design for flip-chip LED
JP6106120B2 (en) Semiconductor light emitting device
US7291865B2 (en) Light-emitting semiconductor device
EP1601019B1 (en) Light emitting diode chip with monolithically integrated diode for electrostatic discharge protection and method of forming the same
JP5949294B2 (en) Semiconductor light emitting device
US20060192223A1 (en) Nitride semiconductor light emitting device
JP2009152637A (en) Gallium nitride-based light emitting element with led for protecting esd and its manufacturing method
US7495259B2 (en) Light-emitting diode
US6417525B1 (en) Semiconductor light emitter with current block region formed over the semiconductor layer and electrode connection portion for connecting the pad electrode to the translucent electrode
JP2006066868A (en) Solid-state component and solid-state component device
CN101897046B (en) Semiconductor light emitting device and method of fabricating the same
JP2006086489A (en) Nitride semiconductor light emitting device having electrostatic discharge protection capability
CN102024891B (en) Light-emitting element
EP1935038B1 (en) Light emitting device having vertically stacked light emitting diodes