KR101147418B1 - 다결정 실리콘 박막 제조 장치 및 방법 - Google Patents
다결정 실리콘 박막 제조 장치 및 방법 Download PDFInfo
- Publication number
- KR101147418B1 KR101147418B1 KR1020100054406A KR20100054406A KR101147418B1 KR 101147418 B1 KR101147418 B1 KR 101147418B1 KR 1020100054406 A KR1020100054406 A KR 1020100054406A KR 20100054406 A KR20100054406 A KR 20100054406A KR 101147418 B1 KR101147418 B1 KR 101147418B1
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- crystallization
- silicon thin
- conductive plate
- amorphous silicon
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 86
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 32
- 229920001296 polysiloxane Polymers 0.000 title 1
- 238000002425 crystallisation Methods 0.000 claims abstract description 72
- 230000008025 crystallization Effects 0.000 claims abstract description 70
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 57
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 25
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 18
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 18
- 239000010703 silicon Substances 0.000 claims abstract description 18
- 239000003921 oil Substances 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims description 22
- 238000000034 method Methods 0.000 claims description 14
- 229920002545 silicone oil Polymers 0.000 claims description 3
- 238000010438 heat treatment Methods 0.000 abstract description 19
- 239000000463 material Substances 0.000 description 5
- 239000010408 film Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000005684 electric field Effects 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 230000006698 induction Effects 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- 239000010453 quartz Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000004033 plastic Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010828 elution Methods 0.000 description 1
- 238000007715 excimer laser crystallization Methods 0.000 description 1
- 230000008014 freezing Effects 0.000 description 1
- 238000007710 freezing Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B1/00—Single-crystal growth directly from the solid state
- C30B1/02—Single-crystal growth directly from the solid state by thermal treatment, e.g. strain annealing
- C30B1/023—Single-crystal growth directly from the solid state by thermal treatment, e.g. strain annealing from solids with amorphous structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
- C23C16/24—Deposition of silicon only
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/56—After-treatment
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/02—Elements
- C30B29/06—Silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02488—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T117/00—Single-crystal, oriented-crystal, and epitaxy growth processes; non-coating apparatus therefor
- Y10T117/10—Apparatus
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Organic Chemistry (AREA)
- Metallurgy (AREA)
- Physics & Mathematics (AREA)
- Materials Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Crystallography & Structural Chemistry (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Mechanical Engineering (AREA)
- Thermal Sciences (AREA)
- Inorganic Chemistry (AREA)
- Recrystallisation Techniques (AREA)
Abstract
본 발명에 따른 다결정 실리콘 박막 제조 장치는 실리콘 오일이 채워져 있는 결정화 용기, 상기 결정화 용기와 소정 간격 이격되어 있는 결정화 전극, 상기 결정화 전극 사이에 위치하고 있으며 상기 결정화 전극과 연결되어 있는 도전판을 포함할 수 있다. 따라서, 결정화 용기 내에 채워져 있는 실리콘 오일을 이용하여 비정질 실리콘 박막과 도전판 사이에 절연층을 형성함으로써 제조 공정이 간단한 주울 가열 유도 결정화가 가능하다.
Description
본 발명은 다결정 실리콘 박막 제조 장치 및 방법에 관한 것으로서, 더욱 상세하게는 주울 가열 결정화 장치 및 방법에 관한 것이다.
일반적으로 비 정질 실리콘(a-Si)은 전하 운반체인 전자의 이동도 및 개구 율이 낮고 CMOS 공정에 부합되지 못하는 단점이 있다. 반면에, 다결정 실리콘(Poly-Si) 박막 소자는 비 정질 실리콘 박막트랜지스터(a-Si TFT)에서는 불가능하였던 영상신호를 화소에 기입 하는데 필요한 구동회로를 화소 TFT-array와 같이 기판상에 구성하는 것이 가능하다. 따라서, 다결정 실리콘 박막 소자에서는 다수의 단자와 드라이버 IC와의 접속이 불필요하게 되므로, 생산성과 신뢰성을 높이고 패널의 두께를 줄일 수 있다.
이러한 다결정 실리콘 TFT를 제조하는 방법으로는 고온 조건에서 제조하는 방법과 저온 조건에서 제조하는 기술이 있는 데, 고온 조건에서 형성하기 위해서는 기판으로 석영 등의 고가의 재질을 사용하여야 하므로, 대면적화에 적당하지 않다. 따라서, 저온 조건에서 비 정질 실리콘 박막을 다결정 실리콘으로 대량으로 제조하는 방법에 대한 연구가 활발히 진행되고 있다. 이러한 저온의 다결정 실리콘을 형성하는 방법으로는 고상 결정화법(SPC: solid phase crystallization), 금속유도 결정화법(MIC: metal induced crystallization), 금속유도측면 결정화법(MILC: metal induced lateral crystallization), 엑시머 레이저 결정화법(ELC: excimer laser crystallization), 주울 가열 유도 결정화법(JIC: joule heating induced crystalization) 등이 있다.
특히, 주울 가열 유도 결정화법은 비정질 실리콘 박막 위 또는 아래에 도전성 박막을 개재한 후 전계를 인가하여 주울 가열을 행함으로써 결정화를 하는 방법이다. 이러한 주울 가열 유도 결정화법은 비정질 실리콘 박막 위에 절연막을 증착 및 패터닝하고, 패터닝된 절연막 및 비정질 실리콘 박막 위에 도전성 박막을 증착하여 절연막의 패터닝된 부분을 통해 도전성 박막의 일부가 비정질 실리콘 박막과 접촉하도록 한다. 이는 전압 인가 시 아크 발생을 방지하기 위함이다. 그리고, 도전성 박막의 상면 양단에 설치된 전극 단자를 통해 비정질 실리콘 박막 위에 전계를 인가하고 주울 가열을 수행하여 비정질 실리콘 박막을 결정화시킨다.
그러나, 이 경우 전압 인가 시 아크 발생을 방지하기 위해 별도로 절연막을 패터닝하여 도전성 박막의 일부가 비정질 실리콘 박막과 접촉하도록 하는 공정이 필요하고, 비정질 실리콘 박막 위에 전계를 인가하기 위해 도전성 박막을 형성하는 공정도 필요하다.
본 발명은 전술한 배경 기술의 문제점을 해결하기 위한 것으로서, 제조 공정이 단순한 다결정 실리콘 박막 제조 장치 및 방법을 제공하고자 한다.
본 발명의 일 실시예에 따른 다결정 실리콘 박막 제조 장치는 실리콘 오일이 채워져 있는 결정화 용기, 상기 결정화 용기와 소정 간격 이격되어 있는 결정화 전극, 상기 결정화 전극 사이에 위치하고 있으며 상기 결정화 전극과 연결되어 있는 도전판을 포함할 수 있다.
상기 도전판의 저항은 상기 결정화 전극의 저항보다 높을 수 있다.
상기 도전판과 상기 결정화 전극을 연결하는 복수개의 연결선을 더 포함할 수 있다.
또한, 본 발명의 일 실시예에 따른 다결정 실리콘 박막 제조 방법은 기판 위에 비정질 실리콘 박막을 형성하는 단계, 실리콘 오일을 채운 결정화 용기의 내부에 상기 기판을 위치시키는 단계, 결정화 전극과 연결되어 있는 도전판을 상기 비정질 실리콘 박막과 대향시키는 단계, 상기 결정화 전극을 상기 비정질 실리콘 박막과 접촉시키는 단계, 상기 결정화 전극에 전압을 인가하여 상기 도전판에 주울열을 발생시켜 상기 비정질 실리콘 박막을 결정화하는 단계를 포함할 수 있다.
또한, 상기 도전판과 상기 비정질 실리콘 박막 사이에 상기 실리콘 오일로 이루어진 절연층이 형성될 수 있다.
상기 도전판에서 발생한 주울열은 상기 절연층을 통해 상기 비정질 실리콘 박막으로 전달되어 상기 비정질 실리콘 박막이 결정화될 수 있다.
상기 결정화 전극을 상기 비정질 실리콘 박막과 접촉시키기 전에 상기 결정화 전극과 연결되어 있는 도전판을 예열하는 단계를 더 포함할 수 있다.
본 발명에 따르면, 결정화 용기 내에 채워져 있는 실리콘 오일을 이용하여 비정질 실리콘 박막과 도전판 사이에 절연층을 형성함으로써 제조 공정이 간단한 주울 가열 유도 결정화가 가능하다.
또한, 결정화 용기 내에 결정화 전극과 연결되는 도전판을 잠기게 함으로써 주울열을 발생시키는 별도의 도전성 박막 형성 공정이 필요하지 않아 제조 공정이 간단하고 제조 비용을 절감할 수 있다.
도 1은 본 발명의 일 실시예에 따른 다결정 실리콘 박막 제조 장치의 측면도이다.
도 2는 본 발명의 일 실시예에 따른 다결정 실리콘 박막 제조 장치의 평면도이다.
도 3은 본 발명의 일 실시예에 따른 다결정 실리콘 박막 제조 장치를 이용하여 다결정 실리콘 박막을 제조하는 상태를 도시한 측면도이다.
도 4는 본 발명의 일 실시예에 따른 다결정 실리콘 박막 제조 방법의 순서도이다.
도 2는 본 발명의 일 실시예에 따른 다결정 실리콘 박막 제조 장치의 평면도이다.
도 3은 본 발명의 일 실시예에 따른 다결정 실리콘 박막 제조 장치를 이용하여 다결정 실리콘 박막을 제조하는 상태를 도시한 측면도이다.
도 4는 본 발명의 일 실시예에 따른 다결정 실리콘 박막 제조 방법의 순서도이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 여러 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예들에 한정되지 않는다.
또한, 여러 실시예들에 있어서, 동일한 구성을 가지는 구성요소에 대해서는 동일한 부호를 사용하여 대표적으로 제1 실시예에서 설명하고, 그 외의 실시예에서는 제1 실시예와 다른 구성에 대해서만 설명하기로 한다.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.
또한, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
그러면 도 1 및 도 2를 참고로 하여 본 발명의 일 실시예에 따른 다결정 실리콘 박막 제조 장치에 대하여 상세하게 설명한다.
도 1은 본 발명의 일 실시예에 따른 다결정 실리콘 박막 제조 장치의 측면도이고, 도 2는 본 발명의 일 실시예에 따른 다결정 실리콘 박막 제조 장치의 평면도이다.
도 1 및 도 2에 도시한 바와 같이, 본 발명의 일 실시예에 따른 다결정 실리콘 박막 제조 장치는 실리콘 오일(110)이 채워져 있는 결정화 용기(100), 결정화 용기(100)와 소정 간격 이격되어 있는 결정화 전극(200), 결정화 전극(200) 사이에 위치하고 있으며 결정화 전극(200)과 연결되어 있는 도전판(300)을 포함한다.
결정화 용기(100)는 유리, 석영, 플라스틱 등의 투명 기판 소재가 가능하며, 결정화 용기(100)에 채워져 있는 실리콘 오일(110)은 액체 상태의 규소 수지로서, 응고점이 낮고 온도에 따른 점성의 변화가 작다.
결정화 전극(200)은 양성 전극(210)과 음성 전극(220)을 포함하며 기판(10) 위에 형성된 비정질 실리콘 박막(20)에 전압을 인가할 수 있다. 비정질 실리콘 박막(20)에 전압을 인가하는 경우 결정화 전극(200)의 일부를 실리콘 오일(110)에 잠기게 하여 실리콘 오일(110)에 잠겨져 있는 비정질 실리콘 박막(20)과 결정화 전극(200)을 직접 접촉하게 한다.
도전판(300)은 전압 인가에 의한 주울 가열 시 균일한 가열을 위해 균일한 두께로 형성하는 것이 바람직하다. 이러한 도전판(300)은 복수개의 연결선(400)을 통해 결정화 전극(200)과 연결되어 있으며, 도전판(300)의 저항은 결정화 전극(200)의 저항보다 높은 것이 바람직하다. 따라서, 결정화 전극(200)에 전압 인가 시 연결선(400)을 통해 도전판(300)에 전압이 인가되며, 저항이 높은 도전판(300)에 주울열이 발생하게 된다.
다음으로, 도 1 및 도 2에 도시한 다결정 실리콘 박막 제조 장치를 이용하여 본 발명의 일 실시예에 따른 다결정 실리콘 박막을 제조하는 방법에 대하여 도 3 및 도 4를 참조하여 상세하게 설명한다.
도 3은 본 발명의 일 실시예에 따른 다결정 실리콘 박막 제조 장치를 이용하여 다결정 실리콘 박막을 제조하는 상태를 도시한 측면도이고, 도 4는 본 발명의 일 실시예에 따른 다결정 실리콘 박막 제조 방법의 순서도이다.
도 3 및 도 4에 도시한 바와 같이, 우선 기판(10) 위에 비정질 실리콘 박막(20)을 형성한다.(S1)
기판(10)은 유리, 석영, 플라스틱 등의 투명 기판 소재가 가능하다. 비정질 실리콘 박막(20)은 저압화학 증착법, 상압화학 증착법, PECVD법(plasma enhanced chemical vapor deposition), 스퍼터링법, 진공증착법(vacuum evaporation) 등의 방법으로 형성될 수 있으며, 바람직하게는 PECVD 법을 사용한다. 비정질 실리콘 박막(20)의 두께는 통상 300 내지 2000 Å인 것이 바람직하지만 그것으로 한정되는 것은 아니다. 또한, 비정질 실리콘 박막(20)은 단일 Si 박막일 수도 있고, a-Si과 n+ Si의 2층 구조일 수도 있다.
기판(10)과 비정질 실리콘 박막(20) 사이에는 버퍼층이 형성되어 있을 수 있다. 버퍼층은 기판(10) 내부의 일부 물질, 예를 들어, 유리 기판의 경우 알칼리 물질의 용출을 방지하기 위한 용도로 사용되며, 일반적으로 실리콘 산화물(SiO2) 또는 실리콘 질화물을 증착하여 형성하는데, 두께는 통상 2000 내지 5000 Å 정도인 것이 바람직하지만, 그것으로 한정되는 것은 아니다.
다음으로, 실리콘 오일(110)을 채운 결정화 용기(100)의 내부에 기판(10)을 위치시킨다.(S2) 따라서, 비정질 실리콘 박막(20)이 형성된 기판(10)은 실리콘 오일(110)에 잠기게 된다.
다음으로, 결정화 전극(200)과 연결되어 있는 도전판(300)을 비정질 실리콘 박막(20)과 대향시킨다.(S3) 도전판(300)은 비정질 실리콘 박막(20)의 대부분의 면적을 덮을 수 있을 정도의 면적을 가진다. 따라서, 도전판(300)과 비정질 실리콘 박막(20) 사이에는 실리콘 오일(110)로 이루어진 얇은 두께의 절연층(111)이 형성된다. 절연층(111)은 결정화 과정에서 도전판(300)에 의해 비정질 실리콘 박막(20)이 오염되는 것을 방지하는 역할을 한다.
다음으로, 결정화 용기(100)에 소정 간격 이격되어 상부에 위치하고 있던 결정화 전극(200)을 기판(10) 위의 비정질 실리콘 박막(20)과 직접 접촉시킨다.(S4) 결정화 전극(200)을 비정질 실리콘 박막(20)과 동일한 전위를 가지게 함으로써, 결정화 전극(200)에 전압 인가 시 도전판(300)과 비정질 실리콘 박막(20) 사이에 형성된 얇은 절연층(111)에 의해 도전판(300)과 비정질 실리콘 박막(20) 사이에 아크가 발생하는 것을 방지한다.
다음으로, 결정화 전극(200)에 고전압을 인가하여 도전판(300)에 주울열을 발생시켜 비정질 실리콘 박막(20)을 결정화시킨다.(S5)
도전판(300)에 전압을 인가하는 경우 비정질 실리콘 박막(20)의 결정화를 유도하기에 충분한 고열을 주울 가열에 의해 발생시킬 수 있는 파워 밀도(power density)의 에너지를 짧은 시간 동안 인가한다. 전압의 인가에 의해 도전판(300)에서 일어나는 주울 가열(Joule Heating)이란 도체를 통하여 전류가 흐를 때 저항으로 인하여 발생되는 열을 이용하여 가열하는 것을 의미한다. 전압의 인가로 인한 주울 가열에 의해 도전판(300)에 가해지는 단위 시간당 에너지량은 하기 식으로 표시될 수 있다.
W = V x I
상기 식에서, W 는 주울 가열의 단위 시간당 에너지량, V 는 도전판(300)의 양단에 걸리는 전압, I 는 전류를 각각 의미한다. 상기 식으로부터, 전압(V)이 증가할수록, 또는 전류(I)가 클수록, 주울 가열에 의해 도전판(300)에 가해지는 단위 시간당 에너지량이 증가함을 알 수 있다. 주울 가열에 의해 도전판(300)의 온도가 올라가면 도전판(300)의 하부에 위치하는 비정질 실리콘 박막(20), 절연층(111) 및 기판(10)으로 열전도가 일어나게 된다. 따라서, 도전판(300)에서 발생한 주울열은 절연층(111)을 통해 비정질 실리콘 박막(20)으로 전달되어 비정질 실리콘 박막(20)은 결정화된다.
이와 같이, 결정화 용기(100) 내에 채워져 있는 실리콘 오일(110)을 이용하여 비정질 실리콘 박막(20)과 도전판(300) 사이에 자연스럽게 절연층(111)을 형성함으로써 제조 공정이 간단한 주울 가열 유도 결정화가 가능하다.
또한, 결정화 용기(100) 내에 결정화 전극(200)과 연결되는 도전판(300)을 잠기게 함으로써 주울열을 발생시키는 별도의 도전성 박막 형성 공정이 필요하지 않아 제조 공정이 간단하고 제조 비용을 절감할 수 있다.
한편, 결정화 전극(200)을 비정질 실리콘 박막(20)과 접촉시키기 전에 결정화 전극(200)과 연결되어 있는 도전판(300)을 예열한 후 도전판(300)에 전압을 인가할 수도 있다. 예열 온도는 제조 공정 전반에 걸쳐 기판(10)이 손상되지 않는 온도 범위를 의미하며, 기판(10)의 열변형 온도보다 낮은 범위일 수 있다. 예열 방법은 특별히 한정되는 것은 아니며, 예를 들어, 일반 열처리로에 투입하는 방법, 램프 등의 복사열을 조사하는 방법 등이 사용될 수 있다.
본 발명을 앞서 기재한 바에 따라 바람직한 실시예를 통해 설명하였지만, 본 발명은 이에 한정되지 않으며 다음에 기재하는 특허청구범위의 개념과 범위를 벗어나지 않는 한, 다양한 수정 및 변형이 가능하다는 것을 본 발명이 속하는 기술 분야에 종사하는 자들은 쉽게 이해할 것이다.
10: 기판 20: 비정질 실리콘 박막
100: 결정화 용기 110: 실리콘 오일
111: 절연층 200: 결정화 전극
300: 도전판 400: 연결선
100: 결정화 용기 110: 실리콘 오일
111: 절연층 200: 결정화 전극
300: 도전판 400: 연결선
Claims (7)
- 비정질 실리콘 박막이 형성된 기판이 위치하며 실리콘 오일이 채워져 있는 결정화 용기,
상기 결정화 용기와 소정 간격 이격되어 있는 결정화 전극,
상기 결정화 전극 사이에 위치하고 있으며 상기 결정화 전극과 연결되어 있는 도전판
을 포함하고,
상기 도전판과 상기 비정질 실리콘 박막 사이에 상기 실리콘 오일로 이루어진 절연층이 형성되는 다결정 실리콘 박막 제조 장치. - 제1항에서,
상기 도전판의 저항은 상기 결정화 전극의 저항보다 높은 다결정 실리콘 박막 제조 장치. - 제2항에서,
상기 도전판과 상기 결정화 전극을 연결하는 복수개의 연결선을 더 포함하는다결정 실리콘 박막 제조 장치. - 기판 위에 비정질 실리콘 박막을 형성하는 단계,
실리콘 오일을 채운 결정화 용기의 내부에 상기 기판을 위치시키는 단계,
결정화 전극과 연결되어 있는 도전판을 상기 비정질 실리콘 박막과 대향시키는 단계,
상기 결정화 전극을 상기 비정질 실리콘 박막과 접촉시키는 단계,
상기 결정화 전극에 전압을 인가하여 상기 도전판에 주울열을 발생시켜 상기 비정질 실리콘 박막을 결정화하는 단계
를 포함하고,
상기 도전판과 상기 비정질 실리콘 박막 사이에 상기 실리콘 오일로 이루어진 절연층이 형성되는 다결정 실리콘 박막 제조 방법. - 삭제
- 제4항에서,
상기 도전판에서 발생한 주울열은 상기 절연층을 통해 상기 비정질 실리콘 박막으로 전달되어 상기 비정질 실리콘 박막이 결정화되는 다결정 실리콘 박막 제조 방법. - 제4항에서,
상기 결정화 전극을 상기 비정질 실리콘 박막과 접촉시키기 전에 상기 결정화 전극과 연결되어 있는 도전판을 예열하는 단계를 더 포함하는 다결정 실리콘 박막의 제조 방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100054406A KR101147418B1 (ko) | 2010-06-09 | 2010-06-09 | 다결정 실리콘 박막 제조 장치 및 방법 |
| US12/962,990 US8840720B2 (en) | 2010-06-09 | 2010-12-08 | Method for manufacturing a polycrystalline silicon thin film by joule-heating induced crystallization |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100054406A KR101147418B1 (ko) | 2010-06-09 | 2010-06-09 | 다결정 실리콘 박막 제조 장치 및 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20110134686A KR20110134686A (ko) | 2011-12-15 |
| KR101147418B1 true KR101147418B1 (ko) | 2012-05-22 |
Family
ID=45096549
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020100054406A KR101147418B1 (ko) | 2010-06-09 | 2010-06-09 | 다결정 실리콘 박막 제조 장치 및 방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8840720B2 (ko) |
| KR (1) | KR101147418B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9263265B2 (en) * | 2013-08-30 | 2016-02-16 | Applied Materials, Inc. | Crystallization of amorphous films and grain growth using combination of laser and rapid thermal annealing |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20090084239A (ko) * | 2008-01-31 | 2009-08-05 | 주식회사 엔씰텍 | 다결정 실리콘 박막 제조장치 및 방법 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW200739731A (en) | 2006-03-03 | 2007-10-16 | Jae-Sang Ro | Method for crystallization of amorphous silicon by joule heating |
| KR20090084237A (ko) | 2008-01-31 | 2009-08-05 | 주식회사 엔씰텍 | 다결정 실리콘 박막 제조장치 및 방법 |
-
2010
- 2010-06-09 KR KR1020100054406A patent/KR101147418B1/ko not_active IP Right Cessation
- 2010-12-08 US US12/962,990 patent/US8840720B2/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20090084239A (ko) * | 2008-01-31 | 2009-08-05 | 주식회사 엔씰텍 | 다결정 실리콘 박막 제조장치 및 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20110134686A (ko) | 2011-12-15 |
| US20110306183A1 (en) | 2011-12-15 |
| US8840720B2 (en) | 2014-09-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10121883B2 (en) | Manufacturing method of top gate thin-film transistor | |
| KR20030061423A (ko) | 반도체층의 도핑방법, 박막 반도체 소자의 제조방법, 및박막 반도체 소자 | |
| JP2008053634A (ja) | 半導体膜の製造方法、半導体素子の製造方法、電気光学装置、電子機器 | |
| CN109417099A (zh) | 薄膜晶体管、显示装置和薄膜晶体管制造方法 | |
| US9520421B1 (en) | Method for manufacturing LTPS TFT substrate and LTPS TFT substrate | |
| US8507917B2 (en) | Thin film transistor, method for manufacturing the same, and display device using the same | |
| CN100505274C (zh) | 有源矩阵电子阵列装置 | |
| KR100946809B1 (ko) | 박막트랜지스터 및 그의 제조방법 | |
| KR100987285B1 (ko) | 산화물 반도체 박막 및 산화물 박막 트랜지스터의 제조방법 | |
| US8603869B2 (en) | Method of fabricating thin film transistor having amorphous and polycrystalline silicon | |
| KR101147418B1 (ko) | 다결정 실리콘 박막 제조 장치 및 방법 | |
| JP5475250B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| US8704236B2 (en) | Thin film transistor and flat panel display device including the same | |
| TW495995B (en) | Method and apparatus for producing thin film, and thin film transistor and method of producing same | |
| KR101088877B1 (ko) | 다결정 실리콘 박막 제조장치 | |
| KR100669499B1 (ko) | 금속유도 측면결정화법을 이용한 비정질 실리콘 박막의결정화 방법 | |
| KR100977538B1 (ko) | 폴리실리콘 박막의 제조방법 | |
| KR101088878B1 (ko) | 다결정 실리콘 박막 제조장치 | |
| WO2009066943A1 (en) | Thin film transistor and fabricating method of the same | |
| JP3845569B2 (ja) | 薄膜半導体装置及びその製造方法並びに当該装置を備える電子デバイス | |
| KR20070095043A (ko) | 표시 장치의 제조 방법 | |
| US9887216B2 (en) | Methods for manufacturing poly-silicon thin film transistor and array substrate | |
| KR20050078392A (ko) | 비정질 반도체 박막의 결정화 방법 및 이를 이용한 박막트랜지스터의 제조방법과 박막 반도체 장치 | |
| KR20100028952A (ko) | 박막 트랜지스터의 제조방법 | |
| KR101031882B1 (ko) | 다결정 실리콘 박막 제조장치 및 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20150430 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |