KR101143632B1 - 반도체소자의 스토리지노드 컨택홀 형성방법 - Google Patents

반도체소자의 스토리지노드 컨택홀 형성방법 Download PDF

Info

Publication number
KR101143632B1
KR101143632B1 KR1020100049800A KR20100049800A KR101143632B1 KR 101143632 B1 KR101143632 B1 KR 101143632B1 KR 1020100049800 A KR1020100049800 A KR 1020100049800A KR 20100049800 A KR20100049800 A KR 20100049800A KR 101143632 B1 KR101143632 B1 KR 101143632B1
Authority
KR
South Korea
Prior art keywords
storage node
contact hole
node contact
layer
sod
Prior art date
Application number
KR1020100049800A
Other languages
English (en)
Other versions
KR20110130244A (ko
Inventor
유창준
하가영
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020100049800A priority Critical patent/KR101143632B1/ko
Publication of KR20110130244A publication Critical patent/KR20110130244A/ko
Application granted granted Critical
Publication of KR101143632B1 publication Critical patent/KR101143632B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명의 반도체소자의 스토리지노드 컨택홀 형성방법은, 반도체기판 위의 층간절연막 위에 식각정지막 및 제1 절연막을 형성하는 단계와, 식각마스크를 이용한 제1 식각으로 제1 절연막 및 식각정지막을 순차적으로 식각하여 제1 절연막을 관통하여 층간절연막 내의 스토리지노드 플러그를 노출시키는 제1 스토리지노드 컨택홀을 형성하는 단계와, 제1 스토리지노드 컨택홀 내부를 SOD막으로 채우는 단계와, 제1 절연막 및 SOD막 위에 제2 절연막을 형성하는 단계와, 식각마스크를 이용한 제2 식각으로 제2 절연막을 관통하여 SOD막을 노출시키는 제2 스토리지노드 컨택홀을 형성하는 단계와, 그리고 SOD막을 제거하여 제1 스토리지노드 컨택홀 및 제2 스토리지노드 컨택홀로 이루어지는 스토리지노드 컨택홀을 형성하는 단계를 포함한다.

Description

반도체소자의 스토리지노드 컨택홀 형성방법{Method of fabricating storage node contact hole in semiconductor device}
본 발명은 반도체소자의 제조방법에 관한 것으로서, 특히 반도체소자의 스토리지노드 컨택홀 형성방법에 관한 것이다.
최근 반도체소자의 집적도가 급격히 증가함에 따라서 반도체소자의 셀 단면적도 급격하게 감소하고 있다. 이에 따라 커패시터를 포함하는 반도체소자, 예컨대 디램(DRAM; Dynamic Random Access Memory)소자의 경우, 소자동작에 필요한 충분한 커패시턴스(capacitance)를 얻기가 점점 어려워지고 있다. 이와 같은 추세에 따라서 유전체막의 두께를 줄이는 박막화 작업과 함께 3차원 구조의 스토리지노드(storage node)를 채용함으로써 커패시턴스를 증가시키려는 노력이 지속적으로 이루어지고 있다. 3차원 구조의 스토리지노드의 일 예로서 컨케이브(concave) 구조의 스토리지 노드가 있으며, 다른 예로서 실린더(cyclinder) 구조의 스토리지 노드가 있다.
도 1은 컨케이브 구조의 스토리지 노드를 채용한 반도체소자의 일 예를 나타내 보인 단면도이다. 도 1을 참조하면, 반도체기판(100) 위에 제1 층간절연막(110)이 배치되고, 그 위에 제2 층간절연막(130)이 배치된다. 제1 층간절연막(110)과 제2 층간절연막(130) 사이에는 식각정지막(120)이 배치된다. 제2 층간절연막(130)은 스토리지노드 컨택홀(132)을 갖는데, 구체적으로 스토리지노드 컨택홀(132)은 제2 층간절연막(130) 및 식각정지막(120)을 관통하여 제1 층간절연막(110) 내의 도전성컨택(미도시)을 노출시킨다. 스토리지노드 컨택홀(132) 내에는 스토리지노드(141)가 배치되고, 유전체막(142)이 스토리지노드(141)의 안쪽 표면 위에 배치된다. 그리고 유전체막(142) 위에는 플레이트 노드(143)가 배치된다. 컨케이브 구조의 스토리지노드(141), 유전체막(142) 및 플레이트 노드(143)는 커패시터(140)를 구성한다.
도 2는 실린더 구조의 스토리지 노드를 채용한 반도체소자의 일 예를 나타내 보인 단면도이다. 도 2를 참조하면, 반도체기판(200) 위에 제1 층간절연막(210)이 배치된다. 제1 층간절연막(210)의 일부 표면에는 안쪽 표면 및 바깥쪽 표면이 노출되는 실린더 형태의 스토리지노드(241)가 배치되고, 나머지 표면 위에는 식각정지막(220)이 배치된다. 유전체막(242)은 실린더 형태의 스토리지노드(241)의 안쪽 표면과 바깥쪽 표면 위에 배치된다. 유전체막(242) 위에는 플레이트 노드(243)가 배치된다. 실린더 구조의 스토리지노드(241), 유전체막(242) 및 플레이트 노드(243)는 커패시터(240)를 구성한다.
도 1에 나타낸 컨케이브 구조의 스토리지노드(141)를 갖는 커패시터(140)의 경우, 스토리지노드(141)와 유전체막(142)이 접하는 면적이 스토리지노드(141)의 안쪽 표면에 한정되므로, 원하는 정도의 충분한 커패시턴스를 얻기 위해서는 스토리지노드(141)의 높이가 충분히 높아야 한다. 그러나 이는 스토리지노드 컨택홀(132) 형성을 위해 제2 층간절연막(130)을 식각할 때 식각되어야 하는 제2 층간절연막(130)의 깊이가 매우 깊다는 것을 의미한다. 이에 반해 도 2에 나타낸 실린더 구조의 스토리지노드(241)를 갖는 커패시터(240)의 경우, 스토리지노드(241)와 유전체막(242)이 접하는 면적이 스토리지노드(241)의 안쪽 표면 외에 바깥쪽 표면도 포함되므로, 컨케이브 구조의 스토리지노드(141)를 갖는 경우에 비하여 상대적으로 낮은 높이를 가져도 동일한 커패시턴스를 갖도록 할 수 있다.
그런데 실린더 구조의 스토리지노드(241)를 형성하기 위해서는, 노드 분리된 스토리지노드(241)를 형성한 후에 스토리지노드(241)를 둘러싸는 절연막을 제거하기 위한 식각(deep out) 공정을 수행하여야 한다. 따라서 식각정지막(220) 및 스토리지노드(241)는 식각 공정시의 식각액에 내성을 가질 수 있는 두께 이상으로 형성되어야 한다는 제약이 있다. 그러나 식각액에 대한 내성을 증대시키기 위해 스토리지노드(241)를 일정 두께 이상으로 형성할 경우, 소자의 고집적화로 인해 유전체막(242) 및 플레이트 노드(243) 매립이 어려운 실정이다.
본 발명이 해결하려는 과제는, 제2 층간절연막을 충분한 깊이로 식각하여 높은 커패시턴스를 얻도록 할 수 있는 반도체소자의 스토리지노드 컨택홀 형성방법을 제공하는 것이다.
본 발명의 일 예에 따른 반도체소자의 스토리지노드 컨택홀 형성방법은, 반도체기판 위의 층간절연막 위에 식각정지막 및 제1 절연막을 형성하는 단계와, 식각마스크를 이용한 제1 식각으로 제1 절연막 및 식각정지막을 순차적으로 식각하여 제1 절연막을 관통하여 층간절연막 내의 스토리지노드 컨택플러그를 노출시키는 제1 스토리지노드 컨택홀을 형성하는 단계와, 제1 스토리지노드 컨택홀 내부를 SOD막으로 채우는 단계와, 제1 절연막 및 SOD막 위에 제2 절연막을 형성하는 단계와, 식각마스크를 이용한 제2 식각으로 제2 절연막을 관통하여 SOD막을 노출시키는 제2 스토리지노드 컨택홀을 형성하는 단계와, 그리고 SOD막을 제거하여 제1 스토리지노드 컨택홀 및 제2 스토리지노드 컨택홀로 이루어지는 스토리지노드 컨택홀을 형성하는 단계를 포함한다.
제1 스토리지노드 컨택홀 내부를 SOD막으로 채우는 단계는, 제1 스토리지노드 컨택홀이 채워지도록 전면에 SOD막을 형성하는 단계와, SOD막 중 상부에 위치한 SOD막을 선택적으로 경화시키는 단계와, 그리고 경화된 SOD막을 선택적으로 제거하는 단계를 포함할 수 있다.
이 경우, 상부에 위치한 SOD막을 선택적으로 경화시키는 단계는, 어닐링 공정을 사용하여 수행할 수 있다.
그리고, 경화된 SOD막을 선택적으로 제거하는 단계는, 제1 절연막 사이에서 경화되지 않은 SOD막이 노출될 때까지 평탄화하여 수행할 수 있다.
경화된 SOD막을 선택적으로 제거하는 단계는, 제1 절연막 사이에서 경화되지 않은 SOD막이 노출될 때까지 에치백하여 수행할 수도 있다.
SOD막을 제거하여 제1 스토리지노드 컨택홀 및 제2 스토리지노드 컨택홀로 이루어지는 스토리지노드 컨택홀을 형성하는 단계는, 제1 절연막 및 제2 절연막과 경화되지 않은 SOD막과의 식각선택비가 충분한 세정액을 이용한 세정공정으로 수행할 수 있다.
본 발명에 따르면, 제1 스토리지노드 컨택홀을 형성한 후 SOD막을 이용하여 제1 스토리지노드 컨택홀이 지지되도록 한 상태에서 제2 스토리지노드 컨택홀을 형성하고, 이어서 SOD막을 제거함으로써 깊이가 깊은 스토리지노드 컨택홀을 형성할 수 있으며, 이에 높은 커패시턴스를 나타낼 수 있도록 하는 스토리지노드를 만들 수 있다는 이점이 제공된다.
도 1은 컨케이브 구조의 스토리지 노드를 채용한 반도체소자의 일 예를 나타내 보인 단면도이다.
도 2는 실린더 구조의 스토리지 노드를 채용한 반도체소자의 일 예를 나타내 보인 단면도이다.
도 3 내지 도 10은 본 발명에 따른 반도체소자의 스토리지노드 형성방법을 설명하기 위해 나타내 보인 단면도들이다.
도 3을 참조하면, 반도체기판(302) 위의 층간절연막(304) 위에 식각정지막(308)을 형성한다. 층간절연막(304) 내에는 스토리지노드 컨택플러그(306)가 배치된다. 비록 도면에 나타내지는 않았지만, 스토리지노드 컨택플러그(306)는 반도체기판(302) 내의 불순물영역과 전기적으로 연결된다. 통상적으로 스토리지노드 컨택플러그(306)는 폴리실리콘막으로 이루어진다. 식각정지막(308)은 질화막으로 형성할 수 있지만, 경우에 따라서는 다른 절연막으로 형성할 수도 있다. 식각정지막(308)을 형성한 후에는, 식각정지막(308) 위에 제1 절연막(310)을 형성한다. 제1 절연막(310)은 식각정지막(308)과의 식각선택비가 충분한 물질막으로 형성한다. 일 예에서, 식각정지막(308)을 질화막으로 형성하는 경우 제1 절연막(310)은 산화막으로 형성할 수 있다.
도 4를 참조하면, 제1 절연막(310) 및 식각정지막(308)의 일부를 순차적으로 식각하여 스토리지노드 컨택플러그(306)를 노출시키는 제1 스토리지노드 컨택홀(312)을 형성한다. 이를 위해 먼저 제1 절연막(310) 위에 제1 스토리지노드 컨택홀(312)에 대응하는 개구부를 갖는 마스크막패턴(미도시)을 형성한다. 마스크막패턴은 포토레지스트막패턴으로 형성할 수 있다. 즉 제1 절연막(310) 위에 포토레지스트막을 형성한 후, 포토마스크를 이용한 노광 및 현상액을 이용한 현상을 수행함으로써 포토레지스트막패턴을 형성할 수 있다. 이와 같이 마스크막패턴을 형성한 후에는, 마스크막패턴을 식각마스크로 식각공정을 수행하여 제1 절연막(310)의 노출부분을 제거한다. 계속해서 제1 절연막(310)의 제거에 의해 노출되는 식각정지막(308)의 노출부분도 제거한다. 이와 같이 제1 스토리지노드 컨택홀(312)을 형성한 후에는 마스크막패턴을 제거한다.
도 5를 참조하면, 제1 스토리지노드 컨택홀(312) 내부가 모두 채워지도록 전면에 SOD(Spin On Dielectric)막(320)을 형성한다. 여기서 SOD막(320)은 스핀방법으로 코팅되는 절연막을 의미한다. SOD막(320)의 특성으로 인해 좁고 깊은 제1 스토리지노드 컨택홀(312) 내부는 SOD막(320)으로 채워질 수 있다. 다음에 도면에서 화살표로 나타낸 바와 같이, 어닐링을 수행한다. 이 어닐링은 SOD막(320)의 상부만 선택적으로 경화시킬 수 있는 온도 및 시간 조건으로 수행한다.
도 6을 참조하면, 어닐링에 의해 상부의 SOD막(320)만 경화될 뿐 제1 스토리지노드 컨택홀(312)을 채우는 대부분의 SOD막(320)은 경화되지 않는다. 즉 어닐링에 의해, SOD막(320)은 제1 스토리지노드 컨택홀(320) 내부에서 경화되지 않고 원래의 상태로 유지되는 SOD막(321)과, 상부에서 경화가 이루어진 SOD막(322)으로 구분된다.
도 7을 참조하면, 경화되지 않은 SOD막(321)이 노출되도록, 경화된 SOD막(도 6의 322)과 제1 절연막(310) 일부를 제거한다. 이 과정은 에치백(etchback) 공정, 또는 화학적기계적폴리싱(CMP; Chemical Mechanical Polishing)과 같은 평탄화 공정을 사용하여 수행한다.
도 8을 참조하면, 제1 절연막(310)과 경화되지 않은 SOD막(321) 위에 제2 절연막(330)을 형성한다. 제2 절연막(330)은, 제1 절연막(310)과 마찬가지로 식각정지막(308)과의 식각선택비가 충분한 물질막으로 형성한다. 일 예에서 식각정지막(308)을 질화막으로 형성한 경우, 제2 절연막(330)은 산화막으로 형성할 수 있다. 제2 절연막(330)을 충분한 두께로 형성하더라도, 하부의 제1 절연막(310)은 경화되지 않은 SOD막(321)에 의해 충분히 지지되며, 이에 따라 프로파일(profile)을 일정하게 유지할 수 있다.
도 9를 참조하면, 제2 절연막(330)의 일부를 식각하여 경화되지 않은 SOD막(321)을 노출시키는 제2 스토리지노드 컨택홀(332)을 형성한다. 이를 위해 먼저 제2 절연막(310) 위에 제2 스토리지노드 컨택홀(332)에 대응하는 개구부를 갖는 마스크막패턴(미도시)을 형성한다. 마스크막패턴은 포토레지스트막패턴으로 형성할 수 있다. 즉 제2 절연막(330) 위에 포토레지스트막을 형성한 후, 포토마스크를 이용한 노광 및 현상액을 이용한 현상을 수행함으로써 포토레지스트막패턴을 형성할 수 있다. 이때 포토마스크는 제1 스토리지노드 컨택홀(312)을 형성할 때 사용한 포토마스크와 동일한 포토마스크를 사용한다. 마스크막패턴을 형성한 후에는, 마스크막패턴을 식각마스크로 식각공정을 수행하여 제2 절연막(330)의 노출부분을 제거한다. 제2 스토리지노드 컨택홀(332)을 형성한 후에는 마스크막패턴을 제거한다.
도 10을 참조하면, 클리닝(cleaning)을 수행하여 제1 스토리지노드 컨택홀(312) 내에 있는 경화되지 않은 SOD막(321)을 제거한다. 경화되지 않은 SOD막(321) 제거를 위한 클리닝은, 제1 절연막(310) 및 제2 절연막(330)과, 경화되지 않은 SOD막(321)과의 식각선택비가 충분한 세정액을 사용하여 수행하며, 이에 따라 클리닝에 의해 제1 절연막(310) 및 제2 절연막(330)이 받는 영향을 최소화한다. 이와 같이 경화되지 않은 SOD막(321)을 제거함에 따라, 제1 절연막(310) 내에서 스토리지노드 컨택플러그(306)를 노출시키는 제1 스토리지노드 컨택홀(312)과, 제2 절연막(330) 내에서 제1 스토리지노드 컨택홀(312)에 연장되는 제2 스토리지노드 컨택홀(332)이 형성되며, 그 결과 스토리지노드 컨택홀은 제1 스토리지노드 컨택홀(312) 및 제2 스토리지노드 컨택홀(332)로 이루어진다.
이후, 비록 도면에 나타내지는 않았지만, 커패시터를 형성하기 위해, 전면에 스토리지노드용 도전막을 형성한 후, 스토리지노드용 도전막을 노드 분리시켜 스토리지노드를 형성시킨다. 이어서 제1 절연막(310) 및 제2 절연막(330)을 유지시킨 상태에서 유전체막 및 플레이트노드를 형성시키면 컨케이브형 스토리지노드를 갖는 커패시터가 형성된다. 반면에 제1 절연막(310) 및 제2 절연막(330)을 제거시킨 후에 유전체막 및 플레이트노드를 형성시키면 실린더형 스토리지노드를 갖는 커패시터가 형성된다.
302...반도체기판 304...층간절연막
306...스토리지노드 컨택플러그 308...식각정지막
310...제1 절연막 312...제1 스토리지노드 컨택홀
320...SOD막 321...경화되지 않은 SOD막
322...경화된 SOD막 330...제2 절연막
332...제2 스토리지노드 컨택홀

Claims (6)

  1. 반도체기판 위의 층간절연막 위에 식각정지막 및 제1 절연막을 형성하는 단계;
    식각마스크를 이용한 제1 식각으로 상기 제1 절연막 및 식각정지막을 순차적으로 식각하여 상기 제1 절연막을 관통하여 상기 층간절연막 내의 스토리지노드 컨택플러그를 노출시키는 제1 스토리지노드 컨택홀을 형성하는 단계;
    상기 제1 스토리지노드 컨택홀이 채워지도록 전면에 SOD막을 형성하는 단계;
    상기 SOD막 중 상부에 위치한 SOD막을 선택적으로 경화시키는 단계;
    상기 경화된 SOD막을 선택적으로 제거하여 상기 제1 스토리지노드 컨택홀 내부가 경화되지 않은 SOD막으로 채워지도록 하는 단계;
    상기 제1 절연막 및 SOD막 위에 제2 절연막을 형성하는 단계;
    상기 식각마스크를 이용한 제2 식각으로 상기 제2 절연막을 관통하여 상기 SOD막을 노출시키는 제2 스토리지노드 컨택홀을 형성하는 단계; 및
    상기 SOD막을 제거하여 상기 제1 스토리지노드 컨택홀 및 제2 스토리지노드 컨택홀로 이루어지는 스토리지노드 컨택홀을 형성하는 단계를 포함하는 스토리지노드 컨택홀 형성방법.
  2. 삭제
  3. 청구항 3은(는) 설정등록료 납부시 포기되었습니다.
    제1항에 있어서,
    상기 상부에 위치한 SOD막을 선택적으로 경화시키는 단계는, 어닐링 공정을 사용하여 수행하는 스토리지노드 컨택홀 형성방법.
  4. 청구항 4은(는) 설정등록료 납부시 포기되었습니다.
    제1항에 있어서,
    상기 경화된 SOD막을 선택적으로 제거하는 단계는, 상기 제1 절연막 사이에서 경화되지 않은 SOD막이 노출될 때까지 평탄화하여 수행하는 스토리지노드 컨택홀 형성방법.
  5. 청구항 5은(는) 설정등록료 납부시 포기되었습니다.
    제1항에 있어서,
    상기 경화된 SOD막을 선택적으로 제거하는 단계는, 상기 제1 절연막 사이에서 경화되지 않은 SOD막이 노출될 때까지 에치백하여 수행하는 스토리지노드 컨택홀 형성방법.
  6. 청구항 6은(는) 설정등록료 납부시 포기되었습니다.
    제1항에 있어서,
    상기 SOD막을 제거하여 상기 제1 스토리지노드 컨택홀 및 제2 스토리지노드 컨택홀로 이루어지는 스토리지노드 컨택홀을 형성하는 단계는, 상기 제1 절연막 및 제2 절연막과 경화되지 않은 SOD막과의 식각선택비가 충분한 세정액을 이용한 세정공정으로 수행하는 스토리지노드 컨택홀 형성방법.
KR1020100049800A 2010-05-27 2010-05-27 반도체소자의 스토리지노드 컨택홀 형성방법 KR101143632B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100049800A KR101143632B1 (ko) 2010-05-27 2010-05-27 반도체소자의 스토리지노드 컨택홀 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100049800A KR101143632B1 (ko) 2010-05-27 2010-05-27 반도체소자의 스토리지노드 컨택홀 형성방법

Publications (2)

Publication Number Publication Date
KR20110130244A KR20110130244A (ko) 2011-12-05
KR101143632B1 true KR101143632B1 (ko) 2012-05-09

Family

ID=45499111

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100049800A KR101143632B1 (ko) 2010-05-27 2010-05-27 반도체소자의 스토리지노드 컨택홀 형성방법

Country Status (1)

Country Link
KR (1) KR101143632B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040096267A (ko) * 2003-05-07 2004-11-16 주식회사 하이닉스반도체 캐패시터 형성 방법
KR20050011973A (ko) * 2003-07-24 2005-01-31 주식회사 하이닉스반도체 반도체 소자의 캐패시터 형성방법
KR20060109054A (ko) * 2005-04-15 2006-10-19 주식회사 하이닉스반도체 반도체 소자의 캐패시터 형성방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040096267A (ko) * 2003-05-07 2004-11-16 주식회사 하이닉스반도체 캐패시터 형성 방법
KR20050011973A (ko) * 2003-07-24 2005-01-31 주식회사 하이닉스반도체 반도체 소자의 캐패시터 형성방법
KR20060109054A (ko) * 2005-04-15 2006-10-19 주식회사 하이닉스반도체 반도체 소자의 캐패시터 형성방법

Also Published As

Publication number Publication date
KR20110130244A (ko) 2011-12-05

Similar Documents

Publication Publication Date Title
JP2007534145A (ja) 半導体装置作製における垂直向きコンデンサ用支持体
KR100695513B1 (ko) 반도체 소자의 제조방법
KR101143632B1 (ko) 반도체소자의 스토리지노드 컨택홀 형성방법
KR20080088987A (ko) 반도체 소자의 절연막 평탄화 방법
KR20070110747A (ko) 반도체소자의 스토리지노드 형성방법
KR100940272B1 (ko) 반도체 메모리소자의 커패시터 형성방법
KR100954909B1 (ko) Ｍｉｍ 커패시터 및 ｍｉｍ 커패시터 제조 방법
KR100965215B1 (ko) 반도체 소자의 ｍｉｍ 커패시터 제조 방법
KR101096210B1 (ko) 반도체 소자의 제조 방법
KR100909778B1 (ko) 반도체 소자의 형성 방법
KR20100002674A (ko) 반도체 소자의 형성 방법
TWI471939B (zh) 單側埋入帶之製造方法
KR101076884B1 (ko) 실린더형 스토리지 전극을 구비하는 캐패시터 형성방법 및 이에 사용되는 마스크
KR20060000485A (ko) 반도체 캐패시터의 스토리지 노드 전극 형성방법
CN109427686B (zh) 隔离结构及其形成方法
KR100549011B1 (ko) 스토리지 노드 전극을 갖는 반도체소자 및 그 제조방법
KR100579858B1 (ko) 금속-절연체-금속 커패시터의 제조 방법
US20100081248A1 (en) Method for manufacturing semiconductor device
KR100464540B1 (ko) 반도체소자의캐패시터제조방법
KR100645838B1 (ko) 반도체 소자의 메탈 콘택홀 형성 방법
KR101036451B1 (ko) 반도체 소자의 스토리지 노드 형성 방법
CN113161357A (zh) 半导体结构及其形成方法
KR20130069098A (ko) 반도체 장치의 제조방법
KR20040001886A (ko) 반도체 장치의 캐패시터 제조방법
KR100925092B1 (ko) Ｍｉｍ 커패시터 및 ｍｉｍ 커패시터 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee