KR101142755B1 - 전압 레귤레이터, 전압 레귤레이터의 통신을 위한 시스템 및 방법, 및 집적 회로 - Google Patents

전압 레귤레이터, 전압 레귤레이터의 통신을 위한 시스템 및 방법, 및 집적 회로 Download PDF

Info

Publication number
KR101142755B1
KR101142755B1 KR1020107006687A KR20107006687A KR101142755B1 KR 101142755 B1 KR101142755 B1 KR 101142755B1 KR 1020107006687 A KR1020107006687 A KR 1020107006687A KR 20107006687 A KR20107006687 A KR 20107006687A KR 101142755 B1 KR101142755 B1 KR 101142755B1
Authority
KR
South Korea
Prior art keywords
state
power
level
output
supply voltage
Prior art date
Application number
KR1020107006687A
Other languages
English (en)
Other versions
KR20100051113A (ko
Inventor
조지 로드리궤즈
알론 나베
길 슈바르즈밴드
훙-피아오 마
스테판 러슈
제임스 지 허머딩
이스마엘 알 산토스
조셉 티 쥬니어 디벤
에드워드 스탠포드
Original Assignee
인텔 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 코포레이션 filed Critical 인텔 코포레이션
Publication of KR20100051113A publication Critical patent/KR20100051113A/ko
Application granted granted Critical
Publication of KR101142755B1 publication Critical patent/KR101142755B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current 
    • G05F1/46—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC
    • G05F1/462—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/28—Supervision thereof, e.g. detecting power-supply failure by out of limits supervision

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Electromagnetism (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Power Sources (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Dc-Dc Converters (AREA)

Abstract

조정된 전압 공급을 집적 회로에 제공하는 시스템 및 방법. 본 발명의 일 실시예에서, 시스템의 전압 레귤레이터는 집적 회로에 전원 전압을 공급하는 전압 레귤레이터에 관한 정보를 시스템의 집적 회로에 제공한다. 본 발명의 다른 실시예에서, 집적 회로는 전압 레귤레이터로부터의 정보를 이용하여 시스템의 동작 특성에 대해 판정한다.

Description

전압 레귤레이터, 전압 레귤레이터의 통신을 위한 시스템 및 방법, 및 집적 회로{SYSTEMS AND METHODS FOR VOLTAGE REGULATOR COMMUNICATION}
본 발명은 일반적으로 집적 회로의 전압 조정(voltage regulation)에 관한 것이다. 더 자세하게는, 본 발명의 실시예는 집적 회로와 집적 회로에 전원 전압을 공급하는 전압 레귤레이터 사이의 통신에 관한 것이다.
다양한 컴퓨팅 플랫폼에서, 중앙처리장치(CPU) 등의 집적 회로(IC)는 전압 레귤레이터(VR)에 의해 공급된 전력을 받을 것이다. VR은, 예컨대, 제 1 전원 전압 레벨에서 서로 다른 전류 출력을 다양하게 공급함으로써, 전력을 다양하게 IC에 공급할 수 있다. VR은 제 1 전원 전압 레벨과 상이한 제 2 전원 전압 레벨에서 여러가지 다른 전류 출력을 IC에 더 공급할 수 있다.
전형적으로, VR은 IC의 특정 전력 요구의 표시에 근거하여 IC에 대한 전력 공급을 결정한다. 예컨대, VR은, IC가 더 적은(또는 더 많은) 전력을 예컨대, 요구하는 것 및/또는 IC가 특정 레벨 또는 전력 소비의 범위에 더 적합한 동작 모드로 진입할 것을 요구하는 것을 나타내는 신호를 IC로부터 수신할 수 있다. 수신 신호에 응답하여, VR은 IC에 전원 전압을 공급하는 것에 더 많거나 적은 전압 조정 리소스를 할당할 수 있다. 예컨대, VR은 VR의 위상의 세트를 할당할 수 있고, 할당된 각 위상은 VR의 전체 전류 출력에 대한 전류 비율에 기여한다.
전압 조정 리소스를 할당함에 있어서, VR은 전력 출력의 서로 다른 최적의 레벨로 여겨지는 리소스를 할당할 수 있다. 따라서, 임의의 주어진 시간에, 출력 전류를 제공하는 전용의 전압 리소스의 특정 선택에 따라, VR은 전력 효율성이 더 높거나 더 낮은 레벨에서 동작할 수 있다. 또한, 임의의 주어진 시간에, VR은, IC의 추가의 전력 요구에 부응하기 위해 VR의 용량을 제한하는 특정 부하 레벨 - 예컨대, 특정 전력 부하 및/또는 특정 열적 부하(thermal load) - 에서 동작할 수 있다. 불행하게도, 임의의 시간에서의 VR의 효율성 레벨 및/또는 VR의 기존의 부하는, 증가된 데이터 처리가 IC의 요구인지 여부와 관계없을 수도 있다. 그 결과, IC는, 덜 효율적이거나 VR의 동작 용량을 초과하는 특정 조합의 전압 조정 리소스를 할당하도록 VR에 요청함으로써 증가한 처리 요구에 응답할 수 있다.
본 발명의 여러가지 실시예는 첨부 도면을 참조하여 예로서 도시되며, 이에 제한되지 않는다.
도 1은 본 발명의 일 실시예를 구현할 수 있는 시스템을 나타내는 블럭도,
도 2는 본 발명의 일 실시예에 따른 방법을 나타내는 흐름도,
도 3은 본 발명의 일 실시예를 구현할 수 있는 시스템을 나타내는 블럭도,
도 4는 본 발명의 일 실시예를 구현하는 전압 레귤레이터의 동작을 나타내는 상태도,
도 5는 본 발명의 일 실시예를 구현하는 전압 레귤레이터의 동작을 나타내는 상태도,
도 6은 본 발명의 일 실시예를 구현하는 전압 레귤레이터의 동작을 나타내는 상태도,
도 7은 본 발명의 일 실시예를 구현할 수 있는 시스템을 나타내는 블럭도이다.
도 1은 본 발명의 일 실시예에 따른 시스템(100)의 블럭도이다. 시스템(100)은 IC(170)에 전력을 공급하는 VR(110)을 포함한다. 본 발명의 일 실시예에서, VR(110)은 서로 다른 전압 레벨의 전원 전압(160)을 IC(170)로 다양하게 출력하는 VR 전압 제어기(140)를 포함한다. IC(170)는, 마이크로프로세서, 개별적 프로세싱 코어 또는 임의의 다른 적당한 IC를 포함하지만 이것에 한정되지 않는, 반도체 기판 위에 집적된 임의의 여러가지 회로를 포함할 수 있다. 일부 실시예에 따르면, 시스템(100)은 데스크탑 또는 랩탑 컴퓨터(예컨대, 컴퓨터 마더보드) 등의 큰 플랫폼, 모바일 플랫폼, 서버 플랫폼 또는 임의의 다른 적당한 컴퓨팅 플랫폼의 일부일 수 있다. 예컨대, 전압 레귤레이터는 마더보드에 직접 또는 임의의 다른 방식으로 실장되는 소자를 가져 "다운(down)"되기 때문에, 전압 레귤레이터(110)는 마더보드에 차례로 연결될 수 있는 기판에 실장되는 전압 레귤레이터 "모듈"로서 구현될 수 있다. 또한, VR(110) 및 IC(170)의 각각은 별개의 장치로서 본 발명의 실시예를 구현할 수 있다.
일반적으로, 전압 레귤레이터(110)는 특정 전원 전압(160)에서의 전력을 IC(170)에 공급하기 위한 장치를 포함할 수 있다. 일부 실시예에 따르면, VR 전압 제어기(140)는 전원 전압(160)을 조정할 수 있다. 예컨대, VR 전압 제어기는 IC(170)로부터 하나 이상의 통신(도시하지 않음)에 응답하여 전원 전압을 조정할 수 있다.
전원 전압(160)을 IC(170)에 공급하는 과정의 경우, VR(110)은, 임의의 시간에서, VR(110)이 전원 전압(160)을 IC(170)에 공급하는 것에 의해 특정 상태를 가질 수 있다. 예컨대, 전원 전압(160)을 IC(170)에 공급하는 것은, VR(110)이 VR(110)의 하나 이상의 구성요소의 온도 등의 특정 열적 상태(thermal state)에서 동작하는 것을 초래할 수 있다. 이와 달리, 또는 이에 부가하여, VR(110)이 전원 전압(160)을 IC(170)에 공급하는 것은, IC(170)가 그 동작 부하에 근거하여 전력을 이끌어내기 때문에, VR(110)이 전력 출력의 특정 타입 또는 레벨, 예컨대, 특정 전압에서의 특정 전류 출력을 가지는 것을 초래할 수 있다.
본 발명의 여러 가지 실시예에서, VR(110)은, VR(110)이 전원 전압(160)을 IC(170)에 공급하는 것과 관련된 것 등의 VR(110)의 특정 상태를 검출하는 VR 상태 검출기(120)를 포함할 수 있다. VR 상태 검출기(120)는, 전압 검출기, 전류 검출기, 열 검출기, 타이머 및 신호 검출기를 포함하지만 여기에 한정되지 않는 검출 소자의 임의의 여러가지 조합을 포함할 수 있다. VR 상태 검출기(120)는, 예컨대, VR(110)의 하나 이상의 기존 상태, VR(110)에서의 상태 변화 및 VR(110)에서의 상태 변화율을 여러가지로 검출할 수 있다. VR(110)은 VR 상태 검출기(120)에 연결된 VR 송신기(130)를 더 포함하여 검출된 VR(110)의 상태에 대한 정보(150)를 VR(110)로부터 IC(170)로 송신할 수 있다. 본 발명의 여러가지 실시예에서, IC(170)는 송신된 정보(150)에 근거하여 시스템(100)의 동작 특성을 판정하는 판정 유닛(175)을 포함할 수 있다. 이하에 논의되는 바와 같이, 시스템(100)의 동작 특성은 IC(170) 및/또는 VR(110)의 특성을 포함할 수 있다.
도 2는 본 발명의 일 실시예에 따른 방법을 구현하는 알고리즘(200)을 도시한다. 본 발명의 여러가지 실시예에서, 알고리즘은 IC에 전원 전압을 공급하는 VR을 갖는 시스템에 의해 구현될 수 있다. 예컨대, 알고리즘(200)은 시스템(100) 등의 시스템에 의해 구현될 수 있다. 알고리즘(200)은 IC에 전원 전압을 공급하도록 구성된 VR에 의해 210에서 개시한다. 220에서, VR은 VR이 전원 전압을 공급하는 것과 관련되는 VR의 상태를 나타내는 정보를 IC에 송신한다.
여기서 사용되는 바와 같이, VR이 IC에 전원 전압을 공급하는 것과 관련되는 VR의 상태를 나타내는 정보는, VR에 의해 전원 전압을 공급하는 것을 나타내는 정보, VR에 의해 전원 전압을 공급하는 것으로 초래되는 VR의 상태를 나타내는 정보 및/또는 VR에 의해 전원 전압을 공급하기 위해 필요한 VR의 상태를 나타내는 정보를 포함할 수 있다. VR로부터 송신된 정보를 수신하면, 230에서, IC는 VR 및 IC가 속해 있는 시스템의 동작 특성을 판정할 수 있다. 여기서 사용된 바와 같이, 시스템의 동작 특성은 시스템의 기존의 상태, 예컨대, 시스템의 하나 이상의 구성요소의 상태, 그러한 상태의 변화, 및/또는 그러한 상태의 변화율을 포함할 수 있다. 또한, 동작 특성은 시스템의 예상된 장래의 상태 및/또는 시스템의 임의의 최적의 또는 다른 바람직한 동작 상태를 포함할 수 있다. 본 발명의 일 실시예에서, 시스템의 동작 특성은 VR(110) 및/또는 IC(170)의 동작 특성을 포함한다.
도 3은 본 발명의 일 실시예를 구현할 수 있는 시스템(300)의 특정 세부사항을 나타내는 블럭도이다. 시스템(300)에서, VR(310)이 전원 전압(380)을 공급하는 IC는 중앙 처리 장치(CPU)(390)이다. 부가적으로 또는 대안적으로, VR(310)은 데이터 처리 용량을 갖는 임의의 다양한 다른 집적 회로에 전원 전압을 공급할 수 있다. 예컨대, VR(310)은 프로세서 코어의 그룹 내의 단일 프로세서 코어 등의, 통상 반도체 기판에 집적된 데이터 처리 회로의 그룹의 일부 또는 모두에 전원 전압을 공급할 수 있다. 부가적으로 또는 대안적으로, VR(310)은 VR(310) 스스로 동일한 반도체 기판에 집적되는 데이터 처리 유닛에 전원 전압을 공급할 수 있다.
CPU(390)는 시간에 따라 동작하기 때문에, CPU(390)는 VR(310)로부터 요구된 전력 부하를 변경함으로써 전력 요구를 변경하는 것에 따른 그 동작을 조정할 수 있다. 본 발명의 일 실시예에서는, VR(310)은 부하를 변경하는 중에 전력을 CPU(390)에 가변적으로 전달하기 위한 하드웨어 및/또는 소프트웨어 수단을 포함할 수 있다. 예컨대, 본 발명의 임의의 실시예에서, VR 전압 제어기(340)는 다중위상 벅 레귤레이터(multi-phase buck regulator)의 위상 등의 하나 이상의 위상(342, 344, 346)을 포함할 수 있다. 전원 전압(380)에서 CPU(390)에 전력을 전달하기 위해, 각 위상(342, 344, 346)은 VR(310)의 CPU(390)로의 전체 출력 전류에 기여한다. 임의의 주어진 시간에, 선택된 특정 위상(342, 344, 346)은 CPU(390)의 전력 요구를 만족시키기 위해 전원 전압(380)에서의 전류에 기여될 수 있다. 그러나, CPU(390)의 전력 요구의 변화는 VR(310)로부터의 새로운 전류 출력 및/또는 전원 전압(380)에 대한 새로운 전압 레벨을 요구할 수 있다. 그 결과, 위상(342, 344, 346)의 서로 다른 선택은 CPU(390)의 새로운 전력 요건을 충족시킴에 있어 전류 선택보다 더 효율적일 수 있다. 마찬가지로, 다른 VR 구성요소는 전력 전달의 특정 타입 및/또는 범위에 대해 적당한 효율성을 나타낼 수 있다.
도 1을 참조하여 설명한 바와 같이, CPU(390)에 전원 전압(380)을 공급하는 과정의 경우에, VR(310)은 주어진 시간에 CPU(390)에 VR(310)이 전원 전압(380)을 공급하는 결과로서 특정 상태를 가질 수 있다. 본 발명의 다양한 실시예에서, VR(310)은, VR(310)이 CPU(390)에 전원 전압(380)을 공급하는 것과 관련되는 것 등의 VR(310)의 특정 상태를 검출하는 VR 상태 검출기(320)를 구비할 수 있다. VR 상태 검출기(320)는, 전압 검출기, 전류 검출기, 열 검출기, 타이머, 신호 검출기 및 처리 회로를 포함하지만 이것에 한정되지 않는 검출 소자의 임의의 여러가지 조합을 포함할 수 있다. VR(310)은, 검출된 VR(310)의 상태에 대한 정보(375)를 VR(110)로부터 IC(170)로 송신하는 VR 상태 검출기(320)에 연결된 VR 송신기(330)를 더 포함할 수 있다. 본 발명의 여러가지 실시예에서, CPU(390)는 송신된 정보(150)에 근거하여 시스템(300)의 동작 특성을 판정하는 CPU 판정 유닛(394)을 포함할 수 있다.
본 발명의 일 실시예에서, CPU(390)는 판정된 시스템(300)의 동작 특성에 근거하여 시스템(300)의 바람직한 동작 상태를 여러가지로 판정, 지시, 및/또는 표시하는 통신(370)을 VR(310)에 더 제공할 수 있다. 도 4~6은 본 발명의 실시예에 따라 VR(110) 및 IC(170) 등의 장치에 대한 동작의 여러가지 상태를 도시한다.
도 4는 본 발명의 일 실시예에 따라 IC에 전력을 공급하는 과정에서 서로 다른 전력 상태에서 여러가지로 동작하는 VR의 천이를 나타내는 상태도(400)를 포함한다. 상태도(400)는 예컨대, VR(310) 등의 VR에 의해 구현될 수 있다. 더 자세하게는, 조정된 전압 공급을 집적 회로에 제공하기 위해, 상태도(400)는 하나 이상의 위상, 예컨대, 위상(342, 344, 346)의 여러가지 조합을 채용할 수 있는 VR에 의해 구현될 수 있다. 이하에 VR의 전력 상태를 VR의 서로 다른 위상의 조합과 관련하여 설명하지만, 본 발명은 서로 다른 전력 상태로 동작하는 VR의 추가적인 또는 대안적인 분류를 포함하도록 연장될 수 있음을 이해할 것이다.
여기서 사용된 바와 같이, 주어진 전력 상태에서 동작하는 VR은 전원 전압을 공급하는 과정의 모드의 특정 조합에서 동작하는 VR 소자의 특정 조합과 관련된다. VR의 동작의 특정 상태와 관련되는 한, 주어진 전력 상태에서의 VR 동작은 예컨대, 그러한 동작으로 초래되는 출력 전력과는 구별되어야 한다. 예시로서, 본 발명의 여러가지 실시예에서, 주어진 전력 상태에서 동작하는 VR은 VR이 주어진 전력 상태에서 동작하는 것과 각각 일치하는 출력 전력, 전압 및/또는 전류 레벨의 임의의 다양한 조합을 제공할 수 있다. 또한, VR 동작 효율성이 제 1 전력 상태 또는 제 2 전력 상태의 두 전력 상태 사이에서 변화할 수 있다고 하여도, 출력 전력, 전압 및/또는 전류 레벨의 특정 조합은 VR이 제 1 전력 상태 또는 제 2 전력 상태 중 하나에서 동작하는 것과 일치할 수 있다.
상태도(400)에서, VR은 VR의 일부의 최소 출력 용량과 관련된 VR 전력 상태 0(410)에서 동작할 수 있다. 일 실시예에서, VR 전력 상태 0(410)는 VR로부터의 비동기적 전류 출력을 허용하는 VR의 동작을 나타낼 수 있고, 여기서 출력 전류 레벨은 적어도 가끔 0으로 떨어지도록 허용될 수 있다. VR 전력 상태 0(410)는 예컨대, 불연속적 전류 모드에서 동작하는 단일 VR 위상을 가짐으로써 달성될 수 있다.
부가적으로 또는 대안적으로, VR은 VR의 임의의 중간 출력 용량과 관련된 VR 전력 상태 1(420)에서 동작할 수 있다. 일 실시예에서, VR 전력 상태 1(420)는 VR로부터의 연속적인 전류 출력을 허용하는 VR의 동작을 나타낼 수 있고, 출력된 전류 레벨은 0까지 떨어지지는 않을 것이다. VR 전력 상태 1(420)는 예컨대, 적어도 일부의 최소 전류 출력을 제공하기 위해 연속적인 전류 모드에서 동작하는 단일 VR 위상을 가짐으로써 달성될 수 있다.
부가적으로 또는 대안적으로, VR은 VR의 임의의 최대 출력 용량과 관련된 VR 전력 상태 2(430)에서 동작할 수 있다. 일 실시예에서, VR 전력 상태 2(430)는 VR로부터의 연속적인 전류 출력을 허용하는 VR의 동작을 나타낼 수 있고, VR은 임의의 더 높은 전류 출력 레벨에서 더 효율적으로 동작한다. VR 전력 상태 2(430)는 예컨대, 전류 출력에 기여하는 VR의 모든 위상을 가짐으로써 달성될 수 있다.
본 발명의 일 실시예에서, CPU(390) 등의 IC는 VR이 제 1 전력 상태에서의 동작 및 제 2 전력 상태에서의 동작 사이에서 천이하도록 명령할 수 있다. 도 4에 예시된 경우에, IC는 IC의 잠재적인 최악의 경우의 전류 부하(Iccmax)를 검출하는 IC의 적어도 일부에 근거하여 전력 상태를 변화시키도록 VR에 지시할 수 있다. 예컨대, CPU 판정 유닛(394)은 현재 대기중이거나 계류중인 현재의 데이터 처리 동작 및/또는 데이터 처리 요구에 근거하여 Iccmax를 검출할 수 있다.
상태도(400)의 경우에, IC는 Iccmax가 임의의 제 1 임계 전류 레벨 Y 암페어(Amp) 이하인 한, VR 전력 상태 0(410)의 동작의 천이를 VR에 지시하지 않을 것이다. 일 실시예에서, 이 제 1 임계 전류 레벨 YAmp는 2-4Amps의 범위에 있을 수 있다. IC는, Iccmax가 YAmp보다 큰 것을 검출하면, VR에 VR 전력 상태 0(410)에서의 동작으로부터 VR 전력 상태 1(420)로 천이하도록 지시할 수 있다. 마찬가지로 IC는, Iccmax가 YAmp 이하인 것을 검출하면, VR에 VR 전력 상태 1(420)에서의 동작으로부터 VR 전력 상태 0(410)에서의 동작으로 천이하도록 지시할 수 있다. 또한, 상태도(400)의 예시적 경우에, IC는, Iccmax가 제 1 임계 전류 레벨 YAmp보다 크고 제 2 임계 전류 레벨 XAmp 이하인 것을 검출하는 동안에는 VR 전력 상태 1(420)에서의 동작으로부터의 천이를 VR에 지시하지 않을 것이다. 본 발명의 일 실시예에서, 이 제 2 임계 전류 레벨 XAmp는 22-24Amp의 범위에 있을 수 있다. IC는, Iccmax가 XAmp보다 큰 것을 검출하면, VR에 VR 전력 상태 1(420)에서의 동작으로부터 VR 전력 상태 2(430)에서의 동작으로 천이하도록 지시할 수 있다. 마찬가지로 IC는, 다시 Iccmax가 XAmp 이하인 것을 검출하면, VR에 VR 전력 상태 2(430)에서의 동작으로부터 VR 전력 상태 1(420)에서의 동작으로 천이하도록 지시할 수 있다. IC는, Iccmax가 제 2 임계 전류 레벨 XAmp보다 큰 것을 검출하는 동안에는 VR 전력 상태 2(430)에서의 동작으로부터의 천이를 VR에 지시하지 않을 것이다.
본 발명의 일 실시예에서, 상태도(400)에 따른 전력 상태 사이의 VR 천이는 CPU(390) 등의 IC에 기존의 전력 상태 VR을 나타내는 정보(375) 등의 정보를 전달할 수 있다. 또 다른 실시예에서는, CPU(390)는 VR이 특정 전력 상태에 있는 것을 판정할 수 있으면, VR은 CPU(390) 등의 CPU에 VR의 상태를 전달할 수 있다. CPU는 시스템(300)의 특정 동작 특성이 VR의 전력 상태를 나타내는 데 도움이 되도록 변경될 수 있는지 여부 및/또는 그 방법을 더 판정할 수 있다.
도 5는 본 발명의 일 실시예를 구현하는 과정에서 서로 다른 열적 상태에서 여러가지로 동작하는 VR의 천이를 나타내는 상태도(500)를 포함한다. 상태도(500)는 예컨대, VR(310) 등의 VR의 열적 상태 천이를 나타낼 수 있다. 여기서 사용된 바와 같이, VR의 열적 상태는 VR의 하나 이상의 구성요소가 동작하는 특정 열가(thermal value) 또는 열가의 범위(예컨대, 온도 범위)에 관련될 수 있다. VR의 열적 상태의 판정은 VR 스스로에 의해, 또는, 예컨대, CPU(390) 등의 IC에 의해 실행될 수 있다. 예컨대, VR은 하나 이상의 그 구성요소가 주어진 열적 상태와 관련된 특정 온도 범위에서 동작하고 있는지를 판정하고, IC에 그 열적 상태를 전달할 수 있다. 부가적으로 또는 대안적으로, VR은 하나 이상의 그 구성요소가 동작하는 온도를 IC에 간단히 전달할 수 있고, IC는 통지된 온도에 근거하여 VR의 열적 상태를 판정한다.
상태도(500)는 VR 열적 상태 0(510), VR 열적 상태 1(520), VR 열적 상태 2(530), VR 열적 상태 3(540)을 포함한다. 하나 이상의 VR 열적 상태는 그와 관련된 VR 동작 상태의 각각의 세트를 가질 수 있다. 예컨대, 특정 VR 열적 상태는 그 열적 상태에서 VR로부터 요구될 수 있는 성능의 특정 레벨과 관련될 수 있다. 도 5의 예시적 경우에, VR은, VR 열적 상태 0(510)에 있을 때, 전력 출력의 특정의 높은 레벨(향상된 레벨)을 만족시키기 위해, 독립적인 능력을 입증할 수 있다. 대조적으로, VR은, VR 열적 상태 1(520)에 있을 때, 전력 출력의 향상된 레벨을 만족시키기 위해 종속적인 또는 주어진 능력을 입증할 수 있다. 예컨대, VR이 VR 열적 상태 1(520)에 있는 동안, VR 냉각팬은 VR 온도가 M℃ 이상 증가하는 것을 방지하기 위해 활성화되어야 할 수도 있다. 또한, VR이 VR 열적 상태 2(530)에 있을 때, VR 전력 출력은 향상된 성능 레벨 미만의 기준의 성능 레벨로 제한될 수 있다. 마지막으로, VR은, VR 열적 상태 3(540)에 있을 때, IC에 의한 전력 요건(power requirement)의 조절을 요구할 수 있다.
VR 온도가 제 1 임계 온도 L℃ 미만인 경우 VR은 VR 열적 상태 0(510)에 있다고 판정될 수 있다. VR 온도가 제 1 임계 온도 L℃ 이상이고 그보다 높은 제 2 임계 온도 M℃ 미만인 경우, VR은 VR 열적 상태 1(520)에 있다고 판정될 수 있다. VR 온도가 제 2 임계 온도 M℃ 이상이고 그보다 높은 제 3 임계 온도 N℃ 미만인 경우, VR은 VR 열적 상태 2(530)에 있다고 판정될 수 있다. 마지막으로, VR 온도가 제 3 임계 온도 N℃ 이상인 경우, VR은 VR 열적 상태 3(540)에 있다고 판정될 수 있다. 본 발명의 일 실시예에서, L℃, M℃, 및 N℃는 각각 78℃~82℃, 88℃~92℃, 및 103℃~107℃의 온도범위에 있는 온도일 수 있다.
VR 온도를 판정하는 것은 VR 상태 검출기(320) 등의 검출기에 의해 실행될 수 있다. 본 발명의 여러가지 실시예에서, VR 열적 상태를 판정하는 것은 VR 상태 검출기(320) 등의 검출기에 의해 또는 CPU 판정 유닛(394) 등의 IC의 구성요소에 의해 실행될 수 있다. CPU 판정 유닛(394) 등의 IC의 구성요소에 의해 VR 열적 상태를 판정하는 것은 정보(375) 등의 VR에 의해 제공된 열적 정보에 근거할 수 있다.
상태도(500)의 경우에, 특정 VR 열적 상태는 VR이 IC에 전압을 공급하는 특정 용량을 갖는 것과 관련될 수 있다. VR은 IC에 전원 전압을 공급하는 것과 관련된 VR의 하나 이상의 열가(thermal values)를 검출할 수 있다. 그 후, VR은 판정된 VR 열적 상태 또는 VR 열적 상태를 판정하는 데 사용될 하나 이상의 열가 등의 검출된 열가에 대한 정보를 IC에 송신할 수 있다. VR에 의해 송신된 정보에 근거하여, IC는 IC 및 VR이 동작하는 시스템의 동작 특성을 판정할 수 있다. 예컨대, IC는 VR의 하나 이상의 동작 부하, 전력 출력을 증가시키기 위한 VR의 용량, VR을 위한 더 효과적인 동작 모드, 및 더 효과적인 IC의 동작 모드를 (예컨대, CPU 판정 유닛(394)에서) 판정할 수 있다.
도 6은 본 발명의 일 실시예를 구현하는 IC의 서로 다른 전압 상태를 예시하는 상태도(600)를 포함한다. 상태도(600)는 예컨대, CPU(390) 등의 IC에 의해 구현될 수 있다. 예컨대, 상태도(600)는 여러가지 상이한 전압 상태 중 하나에서 동작하면서 여러가지로 데이터를 처리할 수 있는 CPU에 의해 구현될 수 있다. 각 전압 상태는, 예컨대, CPU의 동작 특성의 임의의 다양한 조합과 관련될 수 있다. 예컨대, CPU에서의 기존의 또는 바람직한 클럭 주파수는 CPU가 특정 전압 상태에서 동작하게 할 필요성을 판정할 수 있다. 부가적으로 또는 대안적으로, CPU의 캐시가 플러시(flush)되는지 또는 플러시될 필요가 있는지에 따라 CPU가 특정 전압에서 동작하게 할 필요성에 대해 판정할 수 있다. 캐시를 플러시함으로써, 캐시의 콘텐츠(데이터)의 무결성(integrity)은 캐시에 공급된 전압이 감소하는 저전력 상태 중에 더 잘 유지될 수 있다. 부가적으로 또는 대안적으로, CPU가 전력 소비를 제한하기 위해 게이트 클럭(gated clock)을 사용할 수 있는지 여부 및/또는 그 방법은 CPU가 특정 전압에서 동작하게 할 필요성을 판정할 수 있다. 본 발명의 일 실시예에서, CPU는 어느 레지스터가 처리 사이클에 포함되지 않는 처리 사이클에 있는지를 판정하기 위해 마이크로명령(microinstruction)을 분석하고, 이들 레지스터가 그러한 처리 사이클 중에 클럭되는 것을 방지할 수 있다. 이 때문에, 처리 사이클 동안 비활성 레지스터는 활성화 레지스터의 레벨에서의 전력을 소비하지 않고, 따라서, 그러한 게이트 클럭 레지스터를 채용하는 임의의 시스템에 의해 사용되는 전체 전력을 낮춘다.
상태도(600)의 예시적 경우는 CPU가 저전압 상태(610)와 고전압 상태(630) 사이의 천이 상태(620)를 갖는 것을 예시한다. CPU는 VR에 CPU의 바람직한 전압 상태를 제공하기 위해 특정 전원 전압을 공급하도록 명령할 수 있다. 예컨대, CPU가저전압 상태(610)에서 동작하는 경우, CPU에서의 전류 처리 요구 등의 동작 상태가 CPU가 고전압 상태로 천이할 것을 요구하는 것을 판정할 수 있다. 이 판정에 근거하여, CPU는, 예컨대, VR이 현재 CPU에 공급된 것보다 더 높은 전압 레벨의 전원 전압을 공급해야 하는 것을 나타내는, 저전력 종료 요구를 VR에 송신할 수 있다. VR은, 결국 CPU가 고전압 상태(630)에서 동작하도록 허용할, 전원 전압의 전압 레벨의 증가를 개시함으로써 저전력 종료 요구에 응답할 수 있다.
CPU는 VR이 고전압 실행 상태(630)를 가능하게 하는 전압 레벨로 전원 전압을 증가시키는 것을 기다리는 동안, CPU는 고전압 천이 상태(620)에서 동작할 수 있다. 본 발명의 일 실시예에서, CPU는 하나 이상의 동작 상태에 근거하여 고전압 실행 상태(630)로 천이할 시기를 판정할 수 있다. 예컨대, CPU는 CPU가 고전압 천이 상태(620)에서 동작하고 있는 시간의 길이를 나타내는 레이턴시(latency) 타이머를 개시할 수 있다. 레이턴시 타이머가, VR이 저전압 실행 상태(610)를 위한 전압 레벨을 제공하는 것으로부터 고전압 실행 상태(630)를 위한 전압 레벨을 제공하는 것으로 천이하기 위해 필요로 하는 적어도 일부의 최소 대기 기간(minimum latency time period)동안, CPU가 고전압 천이 상태(620)에서 동작하고 있는 것을 나타내는 것에 응답하여, CPU는 고전압 천이 상태(620)로부터 고전압 실행 상태(630)로 천이할 수 있다.
여러가지 실시예에서, CPU는 VR이 고전압 실행 상태(630)를 위한 전압 레벨을 제공하는 것을 표시하는 VR로부터의 전압 준비 신호에 응답하여 고전압 천이 상태(620)로부터 고전압 실행 상태(630)로 천이할 수도 있다. CPU가, VR에 의해 제공된 전원 전압이 특정 전압 상태에서 동작하기에 충분한지를 스스로 판정하는 적절한 수단을 포함하지 않는 경우, 그러한 표시(indication)는, 예컨대, VR로부터 CPU로 송신될 수 있다. 그러한 실시예에서, (1) 최소 대기 기간을 추적(track)하는 레이턴시 타이머가 만료하거나, 또는 (2) VR이 CPU가 고전압 실행 상태(630)에서 동작하게 하는 전압 레벨을 현재 제공하는 것이 VR로부터 표시될 때까지, 전압 상태가 상태도(600)에 의해 표현되는 CPU는 고전압 천이 상태(620)로부터 고전압 실행 상태(630)로 천이하지 않을 것이다. 고전압 실행 상태(630)에 있으면, CPU는 저전력 상태로의 진입 요구를 필요로 할 때까지 높은 전원 전압 상태에서 계속 동작할 수 있다. 그러한 요구는, CPU의 기존 및/또는 예상된 처리 부하가 충분히 낮아서, VR이 저전압 실행 상태(610)를 위한 전압 레벨을 제공하는 동안의 CPU의 전력 요건을 만족시킬 수 있는 경우에 일어날 수 있다.
본 발명의 여러가지 실시예에서, CPU는 하나 이상의 전압 상태(610, 620, 630)에 부가하여 또는 그 대신에 여러가지의 다른 전압 상태에서 동작할 수 있다. 마찬가지로, CPU가 전압 상태 사이에서 천이하는 여러가지 동작 상태는 상태도(600)에 예시된 것에 부가하여, 또는 그 대신에 존재할 수 있다. 예컨대, 고전압 천이 상태(620)와 관련하여 상술한 바와 마찬가지의 전압 준비 신호도 고전압 실행 상태(630)로부터 저전압 실행 상태(610)로 천이할 때 CPU를 제어하는 데 사용될 수 있다.
도 7은 본 발명의 일 실시예를 구현하는 시스템(700)을 도시한다. 시스템(700)은 VR(720), IC(750), 마더보드(770), 전원(710), 메모리(760)를 포함한다. 시스템(700)은 예컨대, 데스크탑 컴퓨팅 플랫폼, 모바일 플랫폼 또는 서버 플랫폼의 구성요소를 포함할 수 있다. 메모리(760)는 싱글 데이터 레이트 랜덤 액세스 메모리(RAM), 더블 데이터 레이트 RAM, 스태틱 RAM, 다이나믹 RAM, 및/또는 프로그램 가능한 리드온리 메모리(ROM) 등의, 데이터를 저장하는 임의의 타입의 메모리를 포함할 수 있다. VR(720)은 전원(710)으로부터의 전력(715)을 수신하고, IC(750)의 전력 요건에 근거하여 전력을 조정할 수 있다. 마더보드(770)는 전원(710), VR(720), IC(750) 및 메모리(760) 중 하나 이상을 접속하는 신호 및/또는 전력선을 포함할 수 있다. 시스템(700)은 도 3과 관련되어 논의된 대응하는 구성요소와 마찬가지의 상태 검출기(722), 통신 유닛(724), 전압 제어기(728), 판정 유닛(752)을 포함할 수 있다. 시스템(700)은 전압 제어기(728)에 의해 사용되는, 전원(710)으로부터의 전력(715)을 변환하기 위한 전압 컨버터(예컨대, AD/DC 컨버터 또는 DC/DC 컨버터)를 더 포함할 수 있다.
여기서 전압을 조정하는 기술 및 구조를 설명한다. 상술한 기술에서는, 설명함에 있어, 본 발명의 완전한 이해를 돕기 위해 수많은 특정 세부사항을 제시하였다. 그러나, 본 발명은 이들 특정 세부사항 없이 실행될 수 있음은 당업자에게 명백할 것이다. 다른 예에서 구조 및 장치는 설명이 모호해지는 것을 피하기 위해 블럭도 형태로 도시된다. 명세서에서 "일 실시예"라는 기재는 실시예와 관련하여 기술된 특정 특징, 구조 또는 특성이 본 발명의 적어도 하나의 실시예에 포함되는 것을 의미한다. 명세서의 여러 부분에서의 "일 실시예에서"라는 구문의 표현은 반드시 모두 동일한 실시예를 말하는 것은 아니다.
여기서 상세한 설명의 일부는 컴퓨터 메모리 내에서 데이터 비트로 동작하는 알고리즘 및 상징적 표현의 관점에서 기재된다. 이들 알고리즘의 기술 및 표현은 컴퓨팅 분야의 이들 당업자가 다른 당업자에게 그들 작업(work)의 요지를 가장 효과적으로 전달하기 위해 사용된 수단이다. 여기서 그리고 일반적으로 알고리즘은 바람직한 결과를 도출하는 일관성있는 단계의 순서라고 생각된다. 그 단계는 물리적 양(quantity)의 물리적 조작을 요구한다. 보통, 필수적인 것은 아니지만, 이들 양은 저장, 전달, 조합, 비교 및 그밖의 조작이 가능한 전기적 또는 자기적 신호의 형태를 취한다. 이들 신호를 비트, 값(value), 구성요소, 심볼, 캐릭터, 용어(term), 수(number) 등으로 말하는 것이, 주로 통상 사용되기 때문에, 때때로 편리한 것이 판명되었다.
그러나, 이들 모든 유사한 용어는 적절한 물리적 양과 관련되어야 하고 단지 이들 양에 적용된 편리한 표기(label)임을 기억해야 한다. 다음 설명으로부터 명백한 바와 같이 특별히 언급하지 않는 한, 명세서 전반에 걸쳐 "처리하는" 또는 "컴퓨팅하는" 또는 "연산하는" 또는 "판정하는" 또는 "표시하는" 등의 용어를 사용하는 논의는, 컴퓨터 시스템의 레지스터 및 메모리 내의 물리적(전자적) 양으로 표현된 데이터를, 컴퓨터 시스템 메모리 또는 레지스터 또는 다른 정보 스토리지, 송신 또는 표시 장치 내에서 물리적 양과 마찬가지로 표현된 다른 데이터로 조작 및 변환하는, 컴퓨터 시스템 또는 유사한 전자 컴퓨팅 장치의 동작 및 프로세스를 말하는 것이 이해될 것이다.
또한 본 발명은 여기서 동작을 실행하는 장치를 말한다. 이 장치는 특히 요구된 목적을 위해 구성될 수 있고, 또는 컴퓨터 내에 저장된 컴퓨터 프로그램에 의해 선택적으로 활성화 또는 재구성된 범용 컴퓨터를 포함할 수 있다. 그러한 컴퓨터 프로그램은, 플로피 디스크, 광 디스크, CD-ROM, 자기 광 디스크, 리드온리 메모리(ROM), 다이나믹 RAM(DRAM), EPROM, EEPROM 등의 랜덤 액세스 메모리(RAM), 자기 또는 광 카드 또는 전자적 명령을 저장하기에 적당하고 컴퓨터 시스템 버스에 각각 연결된 임의의 타입의 매체를 포함하지만 이것에 한정되지 않는 임의의 타입의 디스크 등의 컴퓨터 판독 가능한 기록 매체에 저장될 수 있다.
기본적으로 여기에 설명한 알고리즘 및 표시는 임의의 특정 컴퓨터 또는 다른 장치에 관련되지 않는다. 여기서 다양한 범용 시스템은 교시(teaching)에 따른 프로그램과 함께 사용될 수 있고, 또는 요구된 방법 단계를 실행하기 위해 더 구체화된 장치를 구성하기에 편리하다는 것을 판명할 수 있다. 이들 다양한 시스템에 대해 요구된 구조는 아래 설명으로부터 명백할 것이다. 부가하여, 본 발명은 임의의 특정 프로그래밍 언어와 관련되어 설명되지 않는다. 다양한 프로그래밍 언어가 여기에 기술된 바와 같은 본 발명의 교시를 구현하기 위해 사용될 수 있음을 이해할 것이다.
여기에 기술되는 것에 부가하여, 여러가지 수정이 본 발명의 범위 내에서 발명의 개시된 실시예 및 구현예를 이룰 수 있다. 따라서, 여기서의 도시 및 예는 예시적인 것이며 제한적인 의미가 아닌 것으로 해석되어야 한다. 본 발명의 범위는 후속하는 청구범위를 참조해서만 규정되어야 한다.

Claims (24)

  1. 전압 레귤레이터(voltage regulator, VR) 및 집적 회로(IC)를 포함하는 시스템에서의 방법으로서,
    전원 전압(supply voltage) 레벨에서의 전력 출력의 레벨을 상기 VR로부터 상기 IC에 공급하기 위해 상기 VR을 제 1 전력 상태로 동작시키는 단계와,
    상기 VR에서, 상기 전원 전압 레벨에서의 상기 전력 출력의 레벨을 상기 IC에 공급하는 것과 관련된 상기 VR의 상태를 검출하는 단계와,
    상기 검출된 VR의 상태에 대한 정보를 상기 VR로부터 상기 IC에 송신하는 단계와,
    상기 IC에서, 상기 송신된 정보에 근거하여 상기 시스템의 동작 특성을 판정하는 단계와,
    상기 IC가, 상기 판정에 응답하여, 상기 VR로부터 상기 IC로 상기 전원 전압 레벨에서의 상기 전력 출력 레벨을 제공하기 위해 상기 제 1 전력 상태에서의 동작으로부터 제 2 전력 상태에서의 동작으로 천이하도록 상기 VR에게 지시하는 단계를 포함하는
    방법.
  2. 제 1 항에 있어서,
    상기 검출된 VR의 상태에 대한 상기 정보는 상기 VR의 전압 출력, 상기 VR의 전력 출력, 상기 VR의 전류 출력 및 상기 VR의 온도 중 적어도 하나를 나타내는 정보를 포함하는
    방법.
  3. 제 1 항에 있어서,
    상기 동작 특성은 클럭 주파수를 변경하는 상기 IC의 능력을 포함하는
    방법.
  4. 제 1 항에 있어서,
    상기 동작 특성은 상기 VR 상에서의 부하를 포함하는
    방법.
  5. 제 1 항에 있어서,
    상기 동작 특성을 판정하는 단계는 상기 VR이 사전 결정된 동작 상태의 세트 중 한 상태에서 동작함을 판정하는 것을 포함하고,
    상기 제 1 전력 상태에서의 동작으로부터 상기 제 2 전력 상태에서의 동작으로 천이하도록 상기 VR에게 지시하는 단계는 상기 사전 결정된 동작 상태의 세트 중 또 다른 상태에서 동작하도록 상기 VR에게 지시하는 신호를 상기 IC로부터 상기 VR로 송신하는 단계를 포함하는
    방법.
  6. 제 5 항에 있어서,
    상기 사전 결정된 동작 상태의 세트 중 또 다른 상태에서 동작하도록 상기 VR에게 지시하는 상기 신호의 송신 단계는, 상기 IC의 잠재적인 최악의 경우의 전류 부하(a potential worst case current load)를 검출하는 것에 근거하는
    방법.
  7. 전압 레귤레이터(VR)에서 수행되는 방법으로서,
    전원 전압 레벨에서의 전력 출력의 레벨을 상기 VR로부터 집적 회로(IC)에 공급하기 위해 제 1 전력 상태에서 동작하는 단계와,
    상기 전원 전압 레벨에서의 상기 전력 출력의 레벨을 상기 IC에 공급하는 것으로부터 발생되는 상태를 검출하는 단계와,
    상기 검출된 상태에 대한 정보를 상기 IC에 송신하는 단계와,
    상기 검출된 상태에 대한 상기 송신된 정보에 기초하여 생성된 신호를 상기 IC로부터 수신하는 단계와,
    상기 수신된 신호에 응답하여, 상기 VR로부터 상기 IC로 상기 전원 전압 레벨에서의 상기 전력 출력 레벨을 제공하기 위해 상기 제 1 전력 상태에서의 동작으로부터 제 2 전력 상태에서의 동작으로 상기 VR을 천이시키는 단계를 포함하는
    방법.
  8. 제 7 항에 있어서,
    상기 검출된 상태에 대한 상기 정보는 상기 VR의 전압 출력, 상기 VR의 전력 출력, 상기 VR의 전류 출력 및 상기 VR의 온도 중 적어도 하나를 나타내는 정보를 포함하는
    방법.
  9. 제 7 항에 있어서,
    상기 제 1 전력 상태에서의 상기 VR의 동작은 상기 IC의 요구에 응답하는 것이며, 상기 송신된 정보는 상기 VR이 상기 요구를 만족시키고 있다는 확인을 포함하는
    방법.
  10. 전압 레귤레이터(VR)로서,
    전원 전압 레벨에서의 전력 출력의 레벨을 상기 VR로부터 집적 회로(IC)에 공급하기 위해 제 1 전력 상태에서 동작하는 전압 제어기와,
    상기 전원 전압 레벨에서의 상기 전력 출력의 레벨을 상기 IC에 공급하는 것과 관련된 상기 VR의 상태를 검출하는 검출 유닛과,
    상기 VR의 상기 검출된 상태에 대한 정보를 상기 IC에 송신하는 통신 유닛- 상기 통신 유닛은 또한 상기 검출된 상태에 대한 상기 송신된 정보에 기초하여 생성된 신호를 상기 IC로부터 수신함 -을 포함하되,
    상기 전압 제어기가 또한 상기 수신된 신호에 응답하여, 상기 VR로부터 상기 IC로 상기 전원 전압 레벨에서의 상기 전력 출력 레벨을 제공하기 위해 상기 제 1 전력 상태에서의 동작으로부터 제 2 전력 상태에서의 동작으로 천이하는
    전압 레귤레이터(VR).
  11. 제 10 항에 있어서,
    상기 검출된 상태에 대한 상기 정보는 상기 VR의 전압 출력, 상기 VR의 전력 출력, 상기 VR의 전류 출력 및 상기 VR의 온도 중 적어도 하나를 나타내는 정보를 포함하는
    전압 레귤레이터.
  12. 제 10 항에 있어서,
    상기 통신 유닛은 또한 상기 IC로부터의 요구를 수신하고, 상기 제 1 전력 상태에서의 동작은 상기 IC의 요구에 응답하는 것이며, 상기 송신된 정보는 상기 VR이 상기 요구를 만족시키고 있다는 확인을 포함하는
    전압 레귤레이터.
  13. 집적 회로(IC)로서,
    전압 레귤레이터(VR)로부터 상기 IC로 전원 전압 레벨에서의 전력 출력 레벨을 제공하는 제 1 전력 상태에서의 동작으로부터 발생되는 상기 VR의 상태에 대한 정보를 상기 VR로부터 수신하는 통신 유닛과,
    상기 수신된 정보에 근거하여 동작 특성을 판정하는 판정 유닛을 포함하되,
    상기 통신 유닛은 또한 상기 동작 특성의 판정에 응답하여, 상기 VR로부터 상기 IC로 상기 전원 전압 레벨에서의 상기 전력 출력 레벨을 제공하기 위해 상기 제 1 전력 상태에서의 동작으로부터 제 2 전력 상태에서의 동작으로 천이하도록 상기 VR에게 지시하는 신호를 송신하는
    집적 회로(IC).
  14. 제 13 항에 있어서,
    상기 VR의 상태에 대한 상기 정보는 상기 VR의 전압 출력, 상기 VR의 전력 출력, 상기 VR의 전류 출력 및 상기 VR의 온도 중 적어도 하나를 나타내는 정보를 포함하는
    집적 회로.
  15. 제 13 항에 있어서,
    상기 동작 특성은 클럭 주파수를 변경하는 상기 IC의 능력을 포함하는
    집적 회로.
  16. 제 13 항에 있어서,
    상기 동작 특성은 상기 VR 상에서의 부하(load)를 포함하는
    집적 회로.
  17. 제 13 항에 있어서,
    상기 동작 특성을 판정하는 것은 상기 VR이 사전 결정된 동작 상태의 세트 중의 한 상태에서 동작하는 것을 판정하는 것을 포함하고,
    상기 제 1 전력 상태에서의 동작으로부터 제 2 전력 상태에서의 동작으로 천이하도록 상기 VR에게 지시하는 것은 상기 사전 결정된 동작 상태의 세트 중의 또 다른 상태에서 동작하도록 상기 VR에게 지시하는 것을 포함하는
    집적 회로.
  18. 제 17 항에 있어서,
    상기 동작 특성의 판정은 상기 IC의 잠재적인 최악의 경우의 전류 부하를 판정하는 것을 포함하는
    집적 회로.
  19. 시스템으로서,
    전압 레귤레이터(VR)와, 상기 VR에 연결된 집적 회로(IC)와, 상기 IC에 연결된 다이나믹 랜덤 액세스 메모리(DRAM)를 포함하되,
    상기 VR은,
    전원 전압 레벨에서의 전력 출력의 레벨을 상기 VR로부터 상기 집적 회로(IC)에 공급하기 위해 제 1 전력 상태에서 동작하는 전압 제어기와,
    상기 전원 전압 레벨에서의 상기 전력 출력의 레벨을 상기 IC에 공급하는 것으로부터 발생되는 상기 VR의 상태를 검출하는 검출 유닛과,
    상기 VR의 검출된 상태에 대한 정보를 상기 IC에 송신하는 VR 통신 유닛을 포함하고,
    상기 IC는,
    상기 VR의 상기 검출된 상태에 대한 정보를 상기 VR로부터 수신하는 IC 통신 유닛과,
    상기 수신된 상기 VR의 상태에 대한 정보에 근거하여 상기 시스템의 동작 특성을 판정하는 판정 유닛을 포함하고,
    상기 IC 통신 유닛은 또한 상기 동작 특성의 판정에 응답하여, 상기 VR로부터 상기 IC로 상기 전원 전압 레벨의 상기 전력 출력 레벨을 제공하기 위해 상기 제 1 전력 상태에서의 동작으로부터 제 2 전력 상태에서의 동작으로 천이하도록 상기 VR에게 지시하는 신호를 송신하며,
    상기 DRAM은 상기 IC에 의해 액세스 가능한 데이터를 저장하는
    시스템.
  20. 제 19 항에 있어서,
    상기 VR의 상태에 대한 상기 정보는 상기 VR의 전압 출력, 상기 VR의 전력 출력, 상기 VR의 전류 출력 및 상기 VR의 온도 중 적어도 하나를 나타내는 정보를 포함하는
    시스템.
  21. 제 19 항에 있어서,
    상기 동작 특성은 클럭 주파수를 변경하는 상기 IC의 능력을 포함하는
    시스템.
  22. 제 19 항에 있어서,
    상기 동작 특성은 상기 VR 상에서의 부하를 포함하는
    시스템.
  23. 제 19 항에 있어서,
    상기 동작 특성을 판정하는 것은 상기 VR이 사전 결정된 동작 상태의 세트 중의 한 상태에서 동작하는 것을 판정하는 것을 포함하고,
    상기 제 1 전력 상태에서의 동작으로부터 제 2 전력 상태에서의 동작으로 천이하도록 상기 VR에게 지시하는 것은 상기 사전 결정된 동작 상태의 세트 중의 또 다른 상태에서 동작하도록 상기 VR에게 지시하는 것을 포함하는
    시스템.
  24. 제 23 항에 있어서,
    상기 IC로부터 상기 VR로 상기 신호를 송신하는 것은 상기 IC의 잠재적인 최악인 경우의 전류 부하를 검출하는 것에 응답하는 것인
    시스템.
KR1020107006687A 2007-09-29 2008-09-29 전압 레귤레이터, 전압 레귤레이터의 통신을 위한 시스템 및 방법, 및 집적 회로 KR101142755B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/906,008 US7908496B2 (en) 2007-09-29 2007-09-29 Systems and methods for communicating voltage regulation information between a voltage regulator and an integrated circuit
US11/906,008 2007-09-29
PCT/US2008/078056 WO2009045937A2 (en) 2007-09-29 2008-09-29 Systems and methods for voltage regulator communication

Publications (2)

Publication Number Publication Date
KR20100051113A KR20100051113A (ko) 2010-05-14
KR101142755B1 true KR101142755B1 (ko) 2012-05-04

Family

ID=40509759

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107006687A KR101142755B1 (ko) 2007-09-29 2008-09-29 전압 레귤레이터, 전압 레귤레이터의 통신을 위한 시스템 및 방법, 및 집적 회로

Country Status (8)

Country Link
US (1) US7908496B2 (ko)
JP (1) JP2010539610A (ko)
KR (1) KR101142755B1 (ko)
CN (1) CN102216866B (ko)
DE (1) DE112008002594T5 (ko)
GB (1) GB2465135B (ko)
TW (1) TWI390379B (ko)
WO (1) WO2009045937A2 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8063618B2 (en) 2007-12-31 2011-11-22 Intel Corporation Supply voltage control based at least in part on power state of integrated circuit
US20120159219A1 (en) * 2010-12-20 2012-06-21 Lilly Huang Vr power mode interface
US9213381B2 (en) * 2012-05-24 2015-12-15 Ati Technologies Ulc Voltage regulator dynamically determining whether requested power transition can be supported
US9323312B2 (en) * 2012-09-21 2016-04-26 Atmel Corporation System and methods for delaying interrupts in a microcontroller system
US9507406B2 (en) 2012-09-21 2016-11-29 Atmel Corporation Configuring power domains of a microcontroller system
CN102902348B (zh) * 2012-10-17 2015-06-17 深圳市至高通信技术发展有限公司 智能系统功耗自调节系统及其方法
JP6167516B2 (ja) * 2012-12-19 2017-07-26 富士通株式会社 中継装置、中継方法及び電力制御システム
US9118245B2 (en) * 2013-03-15 2015-08-25 Intersil Americas LLC Digital voltage compensation for power supply integrated circuits
CN108199581B (zh) * 2013-03-15 2021-01-08 英特赛尔美国有限公司 提供输出电压的电源和方法
US9383807B2 (en) 2013-10-01 2016-07-05 Atmel Corporation Configuring power domains of a microcontroller system
US9306457B2 (en) * 2013-12-04 2016-04-05 Apple Inc. Instantaneous load current monitoring
US9684367B2 (en) 2014-06-26 2017-06-20 Atmel Corporation Power trace port for tracing states of power domains
CN109597473A (zh) * 2018-12-04 2019-04-09 郑州云海信息技术有限公司 一种服务器散热控制方法与装置
CN111857222B (zh) * 2020-06-18 2022-04-19 苏州浪潮智能科技有限公司 一种电源调节电压的系统

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070031463A (ko) * 2004-08-19 2007-03-19 인텔 코오퍼레이션 전력 전달 시스템

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4992951A (en) 1988-04-29 1991-02-12 Chrysler Corporation Utilization of a reset output of a regulator as a system low-voltage inhibit
JPH03506084A (ja) 1988-07-28 1991-12-26 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング マイクロコンピユーターをスタンバイモードに所定状態時に切替える装置
JPH0256622A (ja) * 1988-08-23 1990-02-26 Toshiba Corp 情報処理装置
JPH07131975A (ja) * 1993-11-01 1995-05-19 Rohm Co Ltd Ｄｃ−ｄｃコンバータ内蔵装置
US5907233A (en) 1997-06-23 1999-05-25 C.E. Niehoff & Co. Voltage regulator with improved field coil current control system and warning system
US6732266B1 (en) * 2000-08-28 2004-05-04 Advanced Micro Devices, Inc. Method and apparatus for reconfiguring circuit board and integrated circuit packet arrangement with one-time programmable elements
JP2003150254A (ja) * 2001-11-09 2003-05-23 Seiko Instruments Inc ボルテージ・レギュレータ
US7049798B2 (en) * 2002-11-13 2006-05-23 Power-One, Inc. System and method for communicating with a voltage regulator
US20040128565A1 (en) * 2002-12-31 2004-07-01 Intel Corporation (A Delaware Corporation) System for driving clock signal over a bus for a slave device
JP4360938B2 (ja) * 2003-03-18 2009-11-11 パナソニック株式会社 プロセッサ及びその駆動方法並びに電子情報処理機器
US7017063B2 (en) * 2004-03-05 2006-03-21 Lattice Semiconductor Corporation Systems and methods for controlling voltage regulator module power supplies
JP2005253253A (ja) * 2004-03-08 2005-09-15 Matsushita Electric Ind Co Ltd Ｄｃｄｃコンバータの動作切替システム
US7523337B2 (en) * 2004-08-19 2009-04-21 Intel Corporation Power delivery system in which power supply and load exchange power consumption measurements via digital bus
US7957847B2 (en) * 2005-09-30 2011-06-07 Hitachi Global Storage Technologies Netherlands, B.V. Voltage regulating systems responsive to feed-forward information from deterministic loads
US7624291B2 (en) * 2006-03-31 2009-11-24 Intel Corporation Power optimized multi-mode voltage regulator
US7685441B2 (en) * 2006-05-12 2010-03-23 Intel Corporation Power control unit with digitally supplied system parameters
US20080054724A1 (en) * 2006-09-05 2008-03-06 Eiichi Hosomi Method and system for improved power distribution in a semiconductor device through use of multiple power supplies
US7932639B2 (en) * 2007-12-31 2011-04-26 Intel Corporation Simultaneous multi-voltage rail voltage regulation messages

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070031463A (ko) * 2004-08-19 2007-03-19 인텔 코오퍼레이션 전력 전달 시스템

Also Published As

Publication number Publication date
DE112008002594T5 (de) 2010-12-23
JP2010539610A (ja) 2010-12-16
TWI390379B (zh) 2013-03-21
US7908496B2 (en) 2011-03-15
TW200937158A (en) 2009-09-01
CN102216866B (zh) 2014-06-04
US20090089607A1 (en) 2009-04-02
KR20100051113A (ko) 2010-05-14
GB2465135B (en) 2012-12-05
GB2465135A (en) 2010-05-12
CN102216866A (zh) 2011-10-12
WO2009045937A3 (en) 2010-07-08
WO2009045937A2 (en) 2009-04-09
GB201004598D0 (en) 2010-05-05

Similar Documents

Publication Publication Date Title
KR101142755B1 (ko) 전압 레귤레이터, 전압 레귤레이터의 통신을 위한 시스템 및 방법, 및 집적 회로
US8222766B2 (en) Simultaneous multi-voltage rail voltage regulation messages
JP5697284B2 (ja) コンピュータプラットフォームのシステム電力状態を遷移させる方法、装置およびシステム
KR100750035B1 (ko) 프로세서의 저전력 모드를 가능하게 하는 방법 및 장치
US7624291B2 (en) Power optimized multi-mode voltage regulator
US8555094B2 (en) System and method for managing power consumption of an information handling system based on the information handling system power state and battery status
JP4886895B2 (ja) 動的な電力の低減
KR101108397B1 (ko) 멀티-코어 프로세서의 전원 제어 장치 및 방법
US7281148B2 (en) Power managed busses and arbitration
US20030115013A1 (en) Method and apparatus for thermal management of a power supply to a high performance processor in a computer system
US8607080B2 (en) Optimizing voltage on a power plane using a host control unit to control a networked voltage regulation module array
TW591369B (en) Method and apparatus for regulating the voltage supplied to a computer system
WO2010115136A1 (en) Multiple power mode system and method for memory
EP3367538B1 (en) Smart power supply management for high standby power system
KR100806453B1 (ko) 전류 정보에 기초하여 전압 조절기를 구성하는 방법 및 장치

Legal Events

Date Code Title Description
A201 Request for examination
PA0105 International application

Patent event date: 20100326

Patent event code: PA01051R01D

Comment text: International Patent Application

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20110527

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20120126

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20120426

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20120426

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20170330

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20170330

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20180328

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20180328

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20190328

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20190328

Start annual number: 8

End annual number: 8

PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20220207