KR101142536B1 - Fabrication method of the SiC trench MOSFET - Google Patents
Fabrication method of the SiC trench MOSFET Download PDFInfo
- Publication number
- KR101142536B1 KR101142536B1 KR1020100072134A KR20100072134A KR101142536B1 KR 101142536 B1 KR101142536 B1 KR 101142536B1 KR 1020100072134 A KR1020100072134 A KR 1020100072134A KR 20100072134 A KR20100072134 A KR 20100072134A KR 101142536 B1 KR101142536 B1 KR 101142536B1
- Authority
- KR
- South Korea
- Prior art keywords
- silicon
- trench
- thin film
- silicon carbide
- silicon thin
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 38
- 238000004519 manufacturing process Methods 0.000 title abstract description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 65
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims abstract description 63
- 229910010271 silicon carbide Inorganic materials 0.000 claims abstract description 63
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 56
- 239000010703 silicon Substances 0.000 claims abstract description 50
- 239000010408 film Substances 0.000 claims abstract description 43
- 239000010409 thin film Substances 0.000 claims abstract description 39
- 238000000151 deposition Methods 0.000 claims abstract description 18
- 230000008021 deposition Effects 0.000 claims abstract description 13
- 230000008020 evaporation Effects 0.000 claims abstract description 6
- 238000001704 evaporation Methods 0.000 claims abstract description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 24
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 22
- 239000002245 particle Substances 0.000 claims description 16
- 239000012808 vapor phase Substances 0.000 claims description 6
- 230000001590 oxidative effect Effects 0.000 claims description 4
- 239000002210 silicon-based material Substances 0.000 claims 1
- 239000000758 substrate Substances 0.000 claims 1
- 230000003647 oxidation Effects 0.000 abstract description 17
- 238000007254 oxidation reaction Methods 0.000 abstract description 17
- 238000007737 ion beam deposition Methods 0.000 abstract description 4
- 230000001737 promoting effect Effects 0.000 abstract description 2
- 230000002708 enhancing effect Effects 0.000 abstract 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 9
- 239000001301 oxygen Substances 0.000 description 9
- 229910052760 oxygen Inorganic materials 0.000 description 9
- 239000013078 crystal Substances 0.000 description 8
- 239000007789 gas Substances 0.000 description 8
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 6
- 125000004432 carbon atom Chemical group C* 0.000 description 4
- 239000011856 silicon-based particle Substances 0.000 description 4
- 229910052786 argon Inorganic materials 0.000 description 3
- 229910052799 carbon Inorganic materials 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000002994 raw material Substances 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 125000004429 atom Chemical group 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000012071 phase Substances 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910002367 SrTiO Inorganic materials 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000000231 atomic layer deposition Methods 0.000 description 1
- 150000001721 carbon Chemical group 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 125000004430 oxygen atom Chemical group O* 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 238000003980 solgel method Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 실리콘 카바이드 트렌치 모스펫(SiC trench MOSFET 또는 SiC UMOSFET)의 새로운 제작방법을 제시하고 있으며, 좀 더 상세하게는 실리콘 카바이드 모스펫의 게이트 절연막을 균일한 두께로 형성할 수 있는 방법을 제시한다. 실리콘 카바이드에 트렌치를 식각하고, 트렌치 측면 및 바닥면에 실리콘 박막을 형성한 후 산화공정을 실시하면 실리콘 박막과 실리콘 카바이드의 일부가 산화되면서 게이트 산화막이 형성되므로 트렌치 측면과 바닥면의 게이트 산화막 두께 차이를 완화할 수 있다. 이때, 증발법(evaporation), 분자선 증착법(molecular beam deposition), 이온빔 증착법(ion beam deposition) 등의 공정기술을 사용하여 실리콘 박막을 트렌치에 증착하게 되면 트렌치 측면보다 바닥면에 보다 두껍게 실리콘 박막을 증착하고, 이 상태에서 산화공정을 실시하면 트렌치 바닥면에 형성된 실리콘 박막이 산화되면서 결과적으로 트렌치 측면과 바닥면에 균일한 두께의 게이트 산화막을 형성할 수 있게 된다. 이에 의해 실리콘 카바이드 트렌치 모스펫의 신뢰성을 제고하고 실용화를 촉진시키게 된다.The present invention proposes a new method of manufacturing a silicon carbide trench MOSFET (SiC trench MOSFET or SiC UMOSFET), and more particularly, a method of forming a gate insulating film of a silicon carbide MOSFET in a uniform thickness. When the trench is etched in the silicon carbide and the silicon thin film is formed on the side surface and the bottom surface of the trench and the oxidation process is performed, a part of the silicon thin film and the silicon carbide are oxidized to form a gate oxide film. Can be mitigated. In this case, when a silicon thin film is deposited on the trench using a process technique such as evaporation, molecular beam deposition, or ion beam deposition, a thicker silicon thin film is deposited on the bottom surface than the trench side surface When the oxidation process is performed in this state, the silicon thin film formed on the bottom surface of the trench is oxidized, and as a result, a gate oxide film of a uniform thickness can be formed on the side surfaces and the bottom surface of the trench. Thereby enhancing the reliability of the silicon carbide trench MOSFET and promoting its practical use.
Description
본 발명은 실리콘 카바이드 트렌치 모스펫의 제작 방법에 관한 것으로서, 특히 게이트 모듈의 게이트 절연막의 형성시 트렌치의 측면과 바닥면에 균일한 두께의 게이트 절연막을 형성하기 위한 실리콘 카바이드 트렌치 모스펫의 제작 방법에 관한 것이다.The present invention relates to a method of manufacturing a silicon carbide trench MOSFET and, more particularly, to a method of manufacturing a silicon carbide trench MOSFET in order to form a gate insulating film having a uniform thickness on a side surface and a bottom surface of a trench in forming a gate insulating film of a gate module .
본 발명은 실리콘 카바이드 트렌치 모스펫의 게이트 모듈을 형성하는 방법과 연관되어 있으며, 더 상세하게는 게이트 절연막을 형성하는 방법에 관한 것이다.The present invention relates to a method of forming a gate module of a silicon carbide trench MOSFET, and more particularly to a method of forming a gate insulating film.
일반적으로 실리콘 카바이드 트렌치 모스펫의 게이트 모듈을 형성하는 과정은 먼저, 실리콘 카바이드에 트렌치를 형성하는데, 플라즈마를 활용하는 반응성 이온식각(reactive ion etch) 기술을 이용하여 실시하며, SF6, CF4, Cl2 등의 반응성 기체와 산소, 아르곤 등의 기체를 혼합하여 사용하는 경우가 일반적이다.Generally, the process of forming a gate module of a silicon carbide trench MOSFET is first performed using a reactive ion etch technique that utilizes plasma to form a trench in silicon carbide, and SF 6 , CF 4 , Cl 2 or the like and a gas such as oxygen or argon are mixed and used in general.
그리고, 게이트 절연막을 트렌치의 바닥면과 측면에 형성한다. 실리콘 카바이드 모스펫에 일반적으로 사용되는 게이트 절연막은 실리콘 카바이드를 산소(O2 ), 수증기(steam, H2O) 등으로 산화(oxidation)시켜 형성하는 실리콘 산화막(silicon dioxide, SiO2)이며, 게이트 절연막으로서의 실리콘 산화막의 우수한 특성은 오늘날 반도체의 대부분을 차지하는 수많은 실리콘반도체 소자들에서 이미 충분히 입증된 바 있다. 실리콘 카바이드의 경우에도 산소, 수증기 및 기타 산소를 포함하는 기체들과의 반응에 의해서 표면에 실리콘 산화막이 형성되며, 이때 실리콘은 산소원자와 반응하여 실리콘 산화막을 형성하고, 탄소 원자는 산소와 반응하여 일부는 CO, CO2 등의 기체가 되어 날아가고 일부는 실리콘 산화막과 실리콘 카바이드의 계면(interface)에 남는다.Then, a gate insulating film is formed on the bottom and side surfaces of the trench. A gate insulating film generally used for a silicon carbide MOSFET is a silicon dioxide (SiO 2 ) formed by oxidizing silicon carbide with oxygen (O 2 ) , steam (H 2 O), or the like, Have already been well proven in numerous silicon semiconductor devices that make up the majority of today's semiconductors. Even in the case of silicon carbide, a silicon oxide film is formed on the surface by reaction with gases including oxygen, water vapor and other oxygen. At this time, silicon reacts with oxygen atoms to form a silicon oxide film, and carbon atoms react with oxygen Some of them are flushed with gases such as CO and CO 2 , and some are left at the interface between silicon oxide and silicon carbide.
그리고, 트렌치 내부에 도핑된 폴리실리콘이나 또는 금속물질을 채워 넣어 게이트 전극을 형성함으로써 최종적으로 게이트 모듈을 완성하게 된다.Then, doped polysilicon or a metal material is filled in the trench to form a gate electrode, thereby completing the gate module finally.
한편, 실리콘 카바이드는 도 1a와 같이 육방정계의 결정구조이다. 또한 실리콘 카바이드의 경우에는 실리콘 원자(23)와 탄소 원자(24)로 이루어져 있으며, 도 1b와 같이 실리콘 원자(23)로 이루어진 실리콘층과 탄소 원자(24)로 이루어진 탄소층이 교대로 적층된 결정구조를 가지고 있다. 따라서 결정면(crystal plane)의 방향에 따라서 각종 물성의 이방성(anisotropy)이 존재하며, 산화속도도 결정면에 따라 서로 다르다.On the other hand, silicon carbide is a hexagonal crystal structure as shown in Fig. Further, in the case of silicon carbide, it is made of
현재 시판되고 있는 실리콘 카바이드는 거의 대부분 도 1b에서 표시된 [0001]방향(C축 방향), 즉 실리콘 원자층이 표면에 노출된 상태이고, 정확한 [0001]방향에 대하여 0o ~ 8o 정도 기울인 각도로 표면이 연마된 제품이 대다수이다. 이러한 실리콘 카바이드에 트렌치를 형성하고 산화공정을 실시하면, S.E. Saddow와 A. Agarwal이 저술한 “Advances in Silicon Carbide Processing and Applications"(Artech House, Inc.)의 pp. 162에 실려있는 Figure 5.5를 인용한 도 2와 같이 [0001] 방항에 수직인 트렌치 바닥면(21)보다 트렌치 측면(22)에 약 5배로 두꺼운 게이트 산화막(실리콘 산화막, 40)이 성장된다.Silicon carbide on the market is almost shown mostly in Fig. 1b [0001] direction (C-axis direction), that is, a layer of silicon atoms is exposed on the surface condition, the exact [0001] The angle of tilt about 0 o ~ 8 o with respect to the direction The majority of products are surface polished. When trenches are formed in these silicon carbide and the oxidation process is performed, refer to Figure 5.5 on page 162 of Advances in Silicon Carbide Processing and Applications by SE Saddow and A. Agarwal, Artech House, Inc. As shown in FIG. 2, a gate oxide film (silicon oxide film, 40) is grown about 5 times thicker on the
이와 같이 결정방향에 따라 산화속도가 심각하게 차이가 존재할 경우에는 실리콘 카바이드 모스펫의 동작특성에 심각한 악영향을 주게 되므로, 다음과 같이 이를 해결하기 위한 몇 가지 방법이 존재한다.If there is a serious difference in the oxidation rate depending on the crystal orientation, the operation characteristics of the silicon carbide MOSFET are severely adversely affected. Therefore, there are several methods to solve the above problem.
1)트렌치에 폴리실리콘을 얇게 증착한 후 산화공정을 실시한다. 저압화학기상증착법(low pressure chemical vapor deposition) 등의 공정기술로 폴리실리콘을 매우 균일한 두께로 트렌치의 바닥면과 측면에 증착할 수 있다. 따라서 폴리실리콘이 산화되어 실리콘 산화막을 형성하게 되면 실리콘 산화막의 두께도 역시 마찬가지로 매우 균일하게 형성된다. 그러나 이 방법을 사용하는 경우에도 트렌치의 바닥면과 측면에 완전히 동일한 두께의 실리콘 산화막을 형성할 수는 없는데, 그 이유는 폴리실리콘이 모두 산화되고 실리콘 카바이드가 산화되기 시작하면 결정방향에 따른 산화속도의 차이가 존재하므로 트렌치 바닥면에 형성된 실리콘 산화막의 두께가 트렌치 측면에 형성된 실리콘 산화막의 두께보다 얇게 되기 때문이다.
1) After thinly depositing polysilicon on the trench, perform the oxidation process. The process technology, such as low pressure chemical vapor deposition, allows polysilicon to be deposited on the bottom and side of the trench with a very uniform thickness. Therefore, if polysilicon is oxidized to form a silicon oxide film, the thickness of the silicon oxide film is also formed in a substantially uniform manner. However, even when using this method, it is not possible to form a silicon oxide film of exactly the same thickness on the bottom and side surfaces of the trench, because if the polysilicon is oxidized and the silicon carbide starts to oxidize, The thickness of the silicon oxide film formed on the bottom surface of the trench becomes thinner than the thickness of the silicon oxide film formed on the side surface of the trench.
2) 게이트 절연막을 산화공정이 아니라 박막형성 공정으로 형성한다. 예를 들어 실리콘 산화막(SiO2) 및, ZrO2, HfO2, TiO2, Al2O3, SrZrO3, CaZrO3, SrTiO3 등의 고유전율 절연막(high-k dielectrics)을 원자층 증착법(atomic layer deposition)을 비롯한 화학기상증착법(chemical vapor deposition) 및 졸-겔 법 등으로 형성한다. 그러나 이 경우에는 게이트 절연막과 실리콘 카바이드의 계면특성이 좋지 못하여 실리콘 카바이드 트렌치 모스펫 소자의 이동도(mobility)가 저하되고 문턱전압(threshold voltage)이 변하는 등 많은 문제점이 발생하여 아직도 많은 연구가 필요하다.2) The gate insulating film is formed by a thin film forming process instead of an oxidation process. For example, a silicon oxide film (SiO 2 ) and high-k dielectrics such as ZrO 2 , HfO 2 , TiO 2 , Al 2 O 3 , SrZrO 3 , CaZrO 3 , and SrTiO 3 are formed by atomic layer deposition layer deposition, a chemical vapor deposition method, a sol-gel method, or the like. However, in this case, the interfacial characteristics between the gate insulating film and the silicon carbide are poor, and mobility of the silicon carbide trench MOSFET device is lowered, and the threshold voltage is changed.
이와 같이 실리콘 카바이드 트렌치 모스펫에 기술적으로 가장 적합한 게이트 절연막은 산화공정으로 형성한 실리콘 산화막인 것으로 널리 인식되고 있으나, 상기에서 상술한 바와 같이 결정면에 따라 산화속도가 차이가 많이 존재하므로 문제점이 존재한다. 이를 해결하기 위해 상기 1)에서 설명한 바와 같이 실리콘 박막을 트렌치에 형성한 후 산화를 실시하는 방법이 개발되었으나, 이 방법을 사용하는 경우에도 트렌치 바닥면에 형성되는 실리콘 산화막의 두께를 트렌치 측면보다 두껍게 할 수는 없다.The gate insulating film which is technically most suitable for the silicon carbide trench MOSFET is widely recognized as a silicon oxide film formed by an oxidation process. However, there are problems in that the oxidation rate varies depending on the crystal surface as described above. In order to solve this problem, there has been developed a method of forming a silicon thin film on a trench and then performing oxidation as described in 1) above. However, even when this method is used, the thickness of the silicon oxide film formed on the bottom surface of the trench is thicker than the trench side I can not.
그런데 실리콘 카바이드 트렌치 모스펫에서 가장 높은 전압이 걸리는 부분이 바로 트렌치 바닥면이므로 오히려 트렌치 바닥면 위에 더 두꺼운 실리콘 산화막이 형성되는 것이 바람직하나, 기존의 기술로는 이를 해결할 수 없는 문제점이 있다.However, it is preferable that a thicker silicon oxide film is formed on the bottom surface of the trench because the trench bottom is the portion where the highest voltage is applied in the silicon carbide trench MOSFET. However, the conventional technology can not solve this problem.
상기 문제점을 해결하기 위해 본 발명은, 실리콘 카바이드 트렌치 모스펫을 제작함에 있어서, 실리콘 카바이드에 형성된 트렌치의 측면과 바닥면에 균일한 두께의 게이트 절연막이 형성할 수 있는 방법을 제시하여, 궁극적으로 실리콘 카바이드 트렌치 모스펫의 신뢰성을 향상시키기 위한 실리콘 카바이드 트렌치 모스펫의 제작 방법의 제공을 그 목적으로 한다.In order to solve the above problems, the present invention proposes a method of forming a gate insulating film having a uniform thickness on the side and bottom surfaces of a trench formed in silicon carbide in manufacturing a silicon carbide trench MOSFET, And to provide a manufacturing method of a silicon carbide trench MOSFET for improving the reliability of the trench MOSFET.
본 발명은 상기 목적을 달성하기 위해, 실리콘 카바이드에 트렌치를 형성하고, 상기 트렌치에 실리콘 박막을 형성한 후, 상기 실리콘 박막이 형성된 실리콘 카바이드를 산화시켜 트렌치 측면과 바닥면에 실리콘 산화막을 형성하여 게이트 절연막을 제조하는 실리콘 카바이드 트렌치 모스펫의 제작 방법에 있어서, 상기 실리콘 박막은, 기상(vapor phase)에서의 실리콘 원자 또는 입자의 평균자유행로(mean free path)가 길거나, 실리콘 원자 또는 입자의 방향성(directionality)이 강한 증착방법을 사용하여, 트렌치의 측면(22)보다 바닥면(21)에 더 두껍게 증착되도록 하여 게이트 절연막을 형성하는 것을 특징으로 하는 실리콘 카바이드 트렌치 모스펫의 제작 방법을 기술적 요지로 한다.In order to achieve the above object, the present invention provides a method of manufacturing a semiconductor device, comprising: forming a trench in silicon carbide; forming a silicon thin film on the trench; and oxidizing the silicon carbide on which the silicon thin film is formed to form a silicon oxide film on a side surface and a bottom surface of the trench, The method of manufacturing a silicon carbide trench MOSFET according to claim 1, wherein the silicon thin film has a mean mean free path of silicon atoms or particles in a vapor phase, ) Is deposited thicker on the bottom surface (21) than the side surface (22) of the trench using a strong deposition method, thereby forming a gate insulating film.
또한, 상기 실리콘 박막을 형성하기 위하여 실리콘 원료의 증발법(evaporation) 또는 분자선 증착법(molecular beam deposition)을 사용하거나, 상기 실리콘 박막을 형성하기 위하여 1개 이상의 실리콘 원자가 포함된 입자를 이온화시키고, 실리콘 카바이드에 인위적으로 전압을 인가하여 상기 이온화된 입자를 실리콘 카바이드가 위치한 방향으로 가속시키거나 또는 감속시켜 증착을 진행하는 것이 바람직하다.Further, in order to form the silicon thin film, evaporation or molecular beam deposition of a silicon raw material may be used, or particles containing at least one silicon atom may be ionized to form the silicon thin film, It is preferable that the ionized particles are accelerated or decelerated in the direction in which the silicon carbide is located to proceed the deposition.
또한, 상기 실리콘 박막을 형성할 때, 공정 중의 압력을 1 x 10-6 torr 이하로 유지하여 진행하는 것이 바람직하다.Further, when the silicon thin film is formed, it is preferable that the pressure is maintained at 1 x 10 -6 torr or less.
상기 과제 해결 수단에 의해 본 발명은, 실리콘 카바이드에 형성된 트렌치의 측면과 바닥면에 균일한 두께의 게이트 절연막이 형성될 수 있도록 하여, 실리콘 카바이드 트렌치 모스펫의 신뢰성을 제고하고 실용화를 촉진시키는 효과가 있다.According to the present invention, a gate insulating film having a uniform thickness can be formed on the side surface and the bottom surface of a trench formed in silicon carbide, thereby improving the reliability of the silicon carbide trench MOSFET and promoting practical use .
도 1a - 실리콘 카바이드가 속해있는 육방정계(hexagonal system)의 대표적인 결정면(crystal plane)과 결정방향(crystal direction)을 나타낸 도.
도 1b - 실리콘 카바이드의 실리콘 원자와 탄소 원자의 결합 및 실리콘면과 탄소면, c축방향의 상관관계를 보여주는 도.
도 2 - 종래의 실리콘 카바이드에 형성된 트렌치를 산화시켰을 때 트렌치 바닥면과 측면에 형성된 게이트 절연막의 두께를 비교하여 나타낸 도.
도 3a~3d - 본 발명에 따른 실리콘 카바이드 트렌치 모스펫의 제작 방법에 대한 모식도.
도 4a - 본 발명에 따른 실리콘 박막 형성시 사용되는 증발법(evaporation) 또는 분자선 증착법(molecular beam deposition)에 대한 작용 모식도.
도 4b - 본 발명에 따른 실리콘 박막 형성시 사용되는 이온빔 증착법(ion beam deposition)에 대한 작용 모식도.FIG. 1A shows a typical crystal plane and crystal direction of a hexagonal system to which silicon carbide belongs. FIG.
Fig. 1b - a diagram showing the correlation between the silicon atoms and the carbon atoms of the silicon carbide and the c-axis direction of the silicon side and the carbon side. Fig.
FIG. 2 is a graph comparing the thicknesses of the gate insulating film formed on the trench bottom surface and the side surface of the trench formed in conventional silicon carbide. FIG.
3A to 3D are schematic views of a method of manufacturing a silicon carbide trench MOSFET according to the present invention.
FIG. 4A is a schematic view illustrating an operation of evaporation or molecular beam deposition used in forming a silicon thin film according to the present invention. FIG.
FIG. 4b is a schematic view illustrating the operation of the ion beam deposition method used in forming the silicon thin film according to the present invention.
본 발명은 실리콘 카바이드 트렌치 모스펫의 제작 방법에 있어서, 실리콘 카바이드에 트렌치를 형성하고, 상기 트렌치에 실리콘 박막을 형성한 후, 상기 실리콘 박막이 형성된 실리콘 카바이드를 산화시켜 트렌치 측면과 바닥면에 실리콘 산화막을 형성하면, 실리콘 박막과 실리콘 카바이드의 일부가 산화되면서 게이트 절연막이 형성되므로 트렌치 측면과 바닥면의 게이트 절연막 두께 차이를 완화할 수 있게 된다.A method of manufacturing a silicon carbide trench MOSFET comprising the steps of forming a trench in a silicon carbide, forming a silicon thin film in the trench, and oxidizing the silicon carbide formed in the trench to form a silicon oxide film on the side and bottom of the trench, A part of the silicon thin film and the silicon carbide are oxidized to form the gate insulating film, so that the difference in thickness of the gate insulating film between the side surface and the bottom surface of the trench can be alleviated.
여기에서, 상기 실리콘 박막의 제작시에 기상(vapor phase)의 실리콘 원자 또는 입자의 평균자유행로(mean free path)가 길거나, 실리콘 원자 또는 입자의 방향성(directionality)이 강한 증착방법을 사용하면, 트렌치의 측면 보다 바닥면에 더 두껍게 실리콘 박막이 증착되게 되고, 이 상태에서 산화공정을 실시하면 트렌치 바닥면에 형성된 실리콘 박막이 산화되면서 결과적으로 트렌치 측면과 바닥면에 균일한 두께의 게이트 절연막을 형성할 수 있는 것이다.If the mean free path of the silicon atoms or particles in the vapor phase is long or the directionality of the silicon atoms or particles is high during the fabrication of the silicon thin film, The silicon thin film formed on the bottom surface of the trench is oxidized and consequently a gate insulating film having a uniform thickness is formed on the side surface and the bottom surface of the trench You can.
이를 위해 본 발명에서 제시하는 방법은 트렌치에 실리콘 박막을 증착한 후 산화공정을 실시하되, 실리콘 박막을 증착하는 방법을 증발법(evaporation), 분자선 증착법(molecular beam deposition), 이온빔 증착법(ion beam deposition) 등 기상(vapor phase)의 실리콘 원자 또는 입자의 방향성(directionality)이 강한 공정기술을 사용하여 트렌치의 측면보다 바닥면에 더 두꺼운 실리콘 박막이 증착되도록 하는 것이다.For this purpose, the present invention proposes a method of depositing a silicon thin film on a trench followed by an oxidation process, wherein a silicon thin film is deposited by evaporation, molecular beam deposition, ion beam deposition ) Is to deposit a thicker silicon thin film on the bottom surface than on the side of the trench using a process technology with strong silicon or atomic directionality of the vapor phase.
또한, 1개 이상의 실리콘 원자가 포함된 입자를 이온화시키고, 실리콘 카바이드에 인위적으로 전압을 인가하여 상기 이온화된 입자를 실리콘 카바이드가 위치한 방향으로 가속시키거나 또는 감속시켜 기상(vapor phase)의 실리콘 원자 또는 입자의 방향성(directionality)을 향상시켜 증착을 진행할 수도 있다.In addition, particles containing at least one silicon atom are ionized, and a voltage is artificially applied to the silicon carbide to accelerate or decelerate the ionized particles in the direction in which silicon carbide is located to form vapor phase silicon atoms or particles The deposition direction can be improved by improving the directionality of the deposition.
이 상태에서 산화를 실시하면 트렌치의 바닥면에 더 두꺼운 실리콘 박막이 증착되었으므로 결과적으로 더 두꺼운 실리콘 산화막이 형성된다. 이해를 돕기 위해 아래에 구체적인 실시예를 상술한다. 그러나 이것은 본 발명에서 제시하는 핵심 아이디어를 실제로 구현하기 위한 하나의 방법일 뿐이며, 이것에 의해서 본 발명의 핵심 아이디어가 제한받지는 않는다.
Oxidation in this state results in the deposition of thicker silicon thin films on the bottom of the trenches, resulting in thicker silicon oxide films. Specific embodiments are described below for the sake of understanding. However, this is only one way to actually implement the core idea presented in the present invention, which does not limit the core idea of the present invention.
실시예Example
도 3a와 같이 실리콘 카바이드(10)에 트렌치(20)를 형성한다. 상기 실리콘 카바이드(10)는 [0001](c축) 방향에 대하여 0o ~ 8o 범위로 기울인 각도로 연마된 제품을 사용하는 것이 바람직하다. 트렌치(20)를 형성하기 위해서 플라즈마를 이용한 반응성 이온식각(reactive ion etch)을 실시하며, SF6, CF4, Cl2 등의 반응성 기체와 산소, 아르곤 등의 기체를 혼합하여 사용하는 경우가 일반적이다. 상기 트렌치(20)의 깊이는 1 ~ 10㎛ 범위에서 선택하는 것이 바람직하다.The
그 다음, 도 3b와 같이 상기 실리콘 카바이드(10)에 실리콘 박막(30)을 형성한다. 상기 실리콘 박막(30)은 증발법(evaporation), 분자선 증착법(molecular beam deposition) 등과 같이 기상(vapor phase)에서의 평균자유행로(mean free path)가 길거나, 또는 이온빔 증착법(ion beam deposition)과 같이 평균자유행로도 길고 원자 또는 입자의 방향성(directionality)이 강한 증착방법을 사용하여 형성한다. 상기 방법들은 모두 증착을 실시할 때의 압력이 최소한 1 x 10-6 Torr 이하로 유지할 것이 요구되는 기술들이며, 이와 같은 고진공에서 원자 또는 입자의 평균자유행로는 아래의 수학식 1과 같이 표현된다.Next, a silicon
λ : 기상에서의 원자 또는 입자의 평균자유행로(cm)?: average free path (cm) of atoms or particles in the gas phase
P : 압력(Torr)P: Pressure (Torr)
상기의 수학식 1에 의하면, 압력이 1 x 10-6 Torr일 때의 평균자유행로는 약 50m이다. 이와 같이 높은 진공도에서는 기상에서의 기체 입자들 간의 충돌 및 산란이 감소하기 때문에 도 4a와 같이 실리콘 원료(32)가 담겨 있는 도가니(31)를 떠난 실리콘 원자 또는 입자가 직진성을 유지한 채로 실리콘 카바이드(10)에 도달할 확률이 높아진다.According to the above equation (1), the average free path when the pressure is 1 x 10 -6 Torr is about 50 m. Since the collision and scattering between the gas particles in the gas phase are reduced at such a high degree of vacuum, silicon atoms or particles leaving the
또한 여기에 덧붙여 이온빔 증착법을 사용할 경우에는, 도 4b와 같이 이온화 장치(33)로부터 실리콘 입자가 이온화되어 전하를 띠게 되므로 실리콘 카바이드(10)에 적절한 전압을 인가하여 이온화된 실리콘 입자를 실리콘 카바이드(10) 쪽으로 가속하거나 또는 감속하는 것이 가능하여 더욱 실리콘 입자의 직진성을 높일 수 있다. 이와 같이 평균자유행로가 길거나 또는 이온화된 입자의 직진성을 조절할 수 있는 기술들을 사용하여 도 3b와 같이 트렌치 측면(22)에 증착된 실리콘 박막의 두께 ts보다 트렌치 바닥면(21)에 증착된 실리콘 박막의 두께 tb가 더 커지도록 만들 수 있다. 실리콘 박막(30)의 증착두께는 트렌치 바닥면(21)에 증착된 두께 기준으로 10 ~50 nm가 바람직하다.4B, since the silicon particles are ionized from the
그 다음, 도 3c에 도시된 바와 같이, 상기 실리콘 박막(30)이 증착된 실리콘 카바이드(10)에 대하여 산화공정을 실시한다. 실리콘 카바이드의 산화공정은 실리콘과 유사하지만 공정온도는 실리콘에 비해 훨씬 높은데, 실리콘의 경우 약 1000℃ 내외임에 비해 실리콘 카바이드는 1200℃ 부근의 높은 온도를 필요로 하고, 또한 산화속도가 실리콘에 비해 매우 느리므로 장시간 공정을 요구한다. 본 발명자의 실험결과에 의하면, 산소를 이용하여 1150℃에서 5시간 산화를 실시하면 (0001)면에 대하여 약 50nm의 실리콘 산화막(40)(게이트 절연막)이 형성되었다. 실리콘 카바이드의 산화공정은 산소만을 사용하여 건식식각으로 진행할 수도 있고, 또는 수증기를 사용한 습식식각으로 진행할 수도 있다. 또한 상기 산소, 수증기에 아르곤. 헬륨, 질소 등을 첨가하여 실시하는 경우도 있다. 최종 실리콘 산화막(40)의 두께는 증착된 실리콘 박막(30)과 실리콘 카바이드(10)가 산화된 두께의 합인데, 트렌치 측면(22)과 바닥면(21)에 형성된 최종 실리콘 산화막(40)의 두께가 동일하거나 또는 도시된 바와 같이 트렌치 바닥면(21)의 두께가 더 두껍도록 실리콘 박막(30)의 두께와 산화시간을 선정하는 것이 바람직하다. 최종 실리콘 산화막(40)(게이트 절연막)의 두께는 일반적으로 50 ~ 100nm가 바람직하다.Next, as shown in FIG. 3C, the
그리고, 도 3d에 도시된 바와 같이 트렌치(20) 내부에 도핑된 폴리실리콘이나 또는 금속물질을 채워 넣어 게이트 전극(50)을 형성함으로써 최종적으로 게이트 모듈을 완성하게 된다.As shown in FIG. 3D, doped polysilicon or metal is filled in the
10 : 실리콘 카바이드 20 : 트렌치
21 : 트렌치의 바닥면 22 : 트렌치의 측면
23 : 실리콘 원자 24 : 탄소 원자
30 : 실리콘 박막 31 : 도가니
32 : 실리콘 원료 33 : 이온화 장치
40 : 실리콘 산화막 50 : 게이트 전극10: silicon carbide 20: trench
21: bottom surface of trench 22: side surface of trench
23: silicon atom 24: carbon atom
30: silicon thin film 31: crucible
32: Silicon raw material 33: Ionization device
40: silicon oxide film 50: gate electrode
Claims (6)
상기 실리콘 박막은 기상(vapor phase)에서의 실리콘 원자 또는 입자의 평균자유행로(mean free path)가 길거나, 실리콘 원자 또는 입자의 방향성(directionality)이 강한 증착방법을 사용하여, 트렌치의 측면보다 바닥면에 더 두껍게 증착되도록 하는 것을 특징으로 하는 실리콘 카바이드 트렌치 모스펫의 제작 방법.Forming a silicon oxide film on a side surface and a bottom surface of the trench by oxidizing the silicon carbide on which the silicon thin film is formed to form a gate insulating film,
The silicon thin film may have a mean free path of a silicon atom or a particle in a vapor phase or a silicon thin film using a deposition method in which a silicon atom or a grain directionality is strong, So that the silicon carbide trench MOSFET is deposited thicker.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100072134A KR101142536B1 (en) | 2010-07-26 | 2010-07-26 | Fabrication method of the SiC trench MOSFET |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100072134A KR101142536B1 (en) | 2010-07-26 | 2010-07-26 | Fabrication method of the SiC trench MOSFET |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20120010538A KR20120010538A (en) | 2012-02-03 |
| KR101142536B1 true KR101142536B1 (en) | 2012-05-08 |
Family
ID=45835016
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020100072134A KR101142536B1 (en) | 2010-07-26 | 2010-07-26 | Fabrication method of the SiC trench MOSFET |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101142536B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101339271B1 (en) | 2012-12-18 | 2013-12-09 | 현대자동차 주식회사 | Method manufacturing for semiconductor device |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113496884A (en) * | 2020-04-01 | 2021-10-12 | 成都蓉矽半导体有限公司 | Method for thickening bottom oxide layer of silicon carbide substrate |
| KR102515335B1 (en) | 2021-06-23 | 2023-03-29 | 서강대학교산학협력단 | Mosfet device and method thereof |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0974191A (en) * | 1995-09-06 | 1997-03-18 | Denso Corp | Manufacture of silicon carbide semiconductor device |
| US20040145011A1 (en) * | 2003-01-24 | 2004-07-29 | Industrial Technology Research Institute | Trench power MOSFET in silicon carbide and method of making the same |
| KR20080112087A (en) * | 2007-06-20 | 2008-12-24 | 미쓰비시덴키 가부시키가이샤 | Semiconductor device and manufacturing method thereof |
| KR20090040989A (en) * | 2007-10-23 | 2009-04-28 | 삼성전자주식회사 | Semiconductor device and method of manufacturing a semiconductor device |
-
2010
- 2010-07-26 KR KR1020100072134A patent/KR101142536B1/en active IP Right Grant
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0974191A (en) * | 1995-09-06 | 1997-03-18 | Denso Corp | Manufacture of silicon carbide semiconductor device |
| US20040145011A1 (en) * | 2003-01-24 | 2004-07-29 | Industrial Technology Research Institute | Trench power MOSFET in silicon carbide and method of making the same |
| KR20080112087A (en) * | 2007-06-20 | 2008-12-24 | 미쓰비시덴키 가부시키가이샤 | Semiconductor device and manufacturing method thereof |
| KR20090040989A (en) * | 2007-10-23 | 2009-04-28 | 삼성전자주식회사 | Semiconductor device and method of manufacturing a semiconductor device |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101339271B1 (en) | 2012-12-18 | 2013-12-09 | 현대자동차 주식회사 | Method manufacturing for semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20120010538A (en) | 2012-02-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20240037370A (en) | Plasma etching chemistries of high aspect ratio features in dielectrics | |
| TWI240315B (en) | A method for making a semiconductor device having a high-K gate dielectric | |
| US7679148B2 (en) | Semiconductor device, production method and production device thereof | |
| Green et al. | Nucleation and growth of atomic layer deposited HfO 2 gate dielectric layers on chemical oxide (Si–O–H) and thermal oxide (SiO 2 or Si–O–N) underlayers | |
| Quevedo-Lopez et al. | Hafnium interdiffusion studies from hafnium silicate into silicon | |
| US10319733B2 (en) | Oxide formation in a plasma process | |
| JP2004134753A (en) | Process for forming gate insulator layer having multiple dielectric constant and multiple thickness | |
| WO2006026716A1 (en) | Atomic layer deposited titanium aluminum oxide films | |
| Quevedo-Lopez et al. | Interdiffusion studies for HfSi x O y and ZrSi x O y on Si | |
| Cho et al. | High-k properties of atomic-layer-deposited HfO 2 films using a nitrogen-containing Hf [N (CH 3) 2] 4 precursor and H 2 O oxidant | |
| JP3746478B2 (en) | Manufacturing method of semiconductor device | |
| KR101142536B1 (en) | Fabrication method of the SiC trench MOSFET | |
| KR101786439B1 (en) | Semiconductor structure in which film including germanium oxide is provided on germanium layer, and method for manufacturing semiconductor structure | |
| Lee et al. | Electrical characteristics of a Dy-doped HfO 2 gate dielectric | |
| Shuai et al. | Effect of ytterbium inclusion in hafnium oxide on the structural and electrical properties of the high-k gate dielectric | |
| JP4868910B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPWO2014030389A1 (en) | Semiconductor structure having a film containing germanium oxide on a germanium layer and method for manufacturing the same | |
| CN106298484B (en) | The forming method of MOS transistor | |
| Rao et al. | Radiation Induced Charge Trapping in Sputtered ${\rm ZrO} _ {\rm 2}\!\!:\!\!{\rm N} $ Dielectric Thin Films on Silicon | |
| TW518688B (en) | Etching process of dielectric layer | |
| Hwang et al. | Low energy N2 ion bombardment for removal of (HfO2) x (SiON) 1− x in dilute HF | |
| Mauersberger et al. | Single-step reactive ion etching process for device integration of hafnium-zirconium-oxide (HZO)/titanium nitride (TiN) stacks | |
| JP2003332566A (en) | Semiconductor device and method for manufacturing the same | |
| Lisiansky et al. | Al2O3–SiO2 stack with enhanced reliability | |
| Oh et al. | Performance improvement of metal-Al2O3-HfO2-oxide-silicon memory devices with band-engineered Hf-aluminate/SiO2 tunnel barriers |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20160401 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20170403 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20180410 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20190423 Year of fee payment: 8 |