JP4868910B2 - Semiconductor device and manufacturing method thereof - Google Patents

Semiconductor device and manufacturing method thereof Download PDF

Info

Publication number
JP4868910B2
JP4868910B2 JP2006094285A JP2006094285A JP4868910B2 JP 4868910 B2 JP4868910 B2 JP 4868910B2 JP 2006094285 A JP2006094285 A JP 2006094285A JP 2006094285 A JP2006094285 A JP 2006094285A JP 4868910 B2 JP4868910 B2 JP 4868910B2
Authority
JP
Japan
Prior art keywords
adsorption layer
dielectric film
semiconductor substrate
metal element
single crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006094285A
Other languages
Japanese (ja)
Other versions
JP2007273531A (en
Inventor
島 章 高
川 幸 江 西
水 達 雄 清
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2006094285A priority Critical patent/JP4868910B2/en
Publication of JP2007273531A publication Critical patent/JP2007273531A/en
Application granted granted Critical
Publication of JP4868910B2 publication Critical patent/JP4868910B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Physical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本発明は、金属元素を半導体基板表面に吸着させた吸着層と、高誘電体膜との積層構造の絶縁膜を有する半導体装置およびその製造方法に関する。   The present invention relates to a semiconductor device having an insulating film having a stacked structure of an adsorption layer in which a metal element is adsorbed on the surface of a semiconductor substrate and a high dielectric film, and a method for manufacturing the same.

ULSI(Ultra Large Scale Integration)はその主要素子であるMISFET(Metal Insulator Semiconductor Field Effect Transistor)の微細化により高速化及び低消費電力化を推し進めてきた。MISFETの心臓部ともいえるゲート絶縁膜を薄膜化することで静電容量(以下、ゲート容量ともいう)を増大しMISFETの高性能化を担ってきた。しかしながら、これまで用いられてきた酸化ケイ素膜(SiO)は近年数nm程度まで極薄膜化されたことによって直接トンネル電流による漏れ電流が生じ、待機電力の散逸のために消費電力化及び高速化が困難になる問題が生じている。この直接トンネル電流を抑制しつつゲート容量を更に増加させるには、ゲート絶縁膜をSiOより高い誘電率を持つ絶縁膜である高誘電体(high−k)膜を用いる必要がある。 ULSI (Ultra Large Scale Integration) has been promoting high speed and low power consumption by miniaturization of MISFET (Metal Insulator Semiconductor Field Effect Transistor) which is the main element. By reducing the thickness of the gate insulating film, which can be said to be the heart of MISFET, the electrostatic capacity (hereinafter also referred to as gate capacity) is increased, and the performance of MISFET has been improved. However, the silicon oxide film (SiO 2 ) that has been used so far has been reduced to a few nanometers in recent years, causing leakage current due to direct tunneling current. There is a problem that makes it difficult. In order to further increase the gate capacitance while suppressing this direct tunnel current, it is necessary to use a high dielectric (high-k) film, which is an insulating film having a dielectric constant higher than that of SiO 2 .

これまで、高誘電体膜の候補としてチタン酸ストロンチウム(SrTiO(以下、STOともいう))、酸化セリウム(CeO)、酸化タンタル(Ta)、酸化チタン(TiO)、酸化ジルコニウム(ZrO)、酸化ハフニウム(HfO)などの酸化物や上記酸化物と窒素を混合させた酸窒化物、Siを混合させたシリケート等、様々な材料が検討されてきた。しかしながら、Si基板上に高誘電体膜を成膜するとその大半は酸化物であるためにSi基板と高誘電体膜の界面にSiO膜もしくはシリケート膜といった低誘電率の界面反応層を形成しやすい。その結果、高誘電体膜と界面反応層との直列容量となりゲート容量が低下する問題が生じる。またSi基板に高誘電体膜を直接接合できても界面に多量の欠陥が形成されて界面準位が増加し易いことが報告されている(例えば、非特許文献1参照)。界面準位はMISFETのチャネルを流れるキャリアを散乱し移動度の低下、つまりMOSFETの高速化を妨げるため、できるだけ低減しなければならない。 Until now, strontium titanate (SrTiO 3 (hereinafter also referred to as STO)), cerium oxide (CeO 2 ), tantalum oxide (Ta 2 O 5 ), titanium oxide (TiO 2 ), and zirconium oxide have been proposed as candidates for high dielectric films. Various materials such as oxides such as (ZrO 2 ) and hafnium oxide (HfO 2 ), oxynitrides in which the above oxide and nitrogen are mixed, and silicates in which Si is mixed have been studied. However, when a high dielectric film is formed on a Si substrate, most of it is an oxide. Therefore, a low dielectric constant interface reaction layer such as a SiO 2 film or a silicate film is formed at the interface between the Si substrate and the high dielectric film. Cheap. As a result, there arises a problem that the gate capacitance is reduced due to the series capacitance of the high dielectric film and the interface reaction layer. It has also been reported that even if a high dielectric film can be directly bonded to a Si substrate, a large amount of defects are formed at the interface and the interface state is likely to increase (for example, see Non-Patent Document 1). The interface state must be reduced as much as possible in order to scatter carriers flowing through the channel of the MISFET and prevent mobility from being lowered, that is, speeding up of the MOSFET.

以上より、高誘電体膜をMISFETのゲート絶縁膜に適用するためには
a)界面反応層を抑制することと、
b)界面の欠陥を抑制し界面準位を低減すること、
が重要となる。
From the above, in order to apply the high dielectric film to the gate insulating film of MISFET, a) suppressing the interface reaction layer;
b) suppressing interface defects and reducing interface states;
Is important.

上記a)及びb)を実現するために、Si基板と高誘電体膜の界面に金属吸着層を挿入する方法が提案されている。Si界面の結合手(以下ダングリングボンド)を金属吸着層で終端することによって、SiO膜又はシリケート膜といった界面反応層の形成を抑制しつつ界面準位を低減する方法であり、これまで以下のような提案がある。 In order to realize the above a) and b), a method of inserting a metal adsorption layer at the interface between the Si substrate and the high dielectric film has been proposed. This is a method to reduce the interface state while suppressing the formation of the interface reaction layer such as SiO 2 film or silicate film by terminating the bond at the Si interface (hereinafter dangling bond) with the metal adsorption layer. There is a proposal like this.

R. A. MckeeらはSi(100)基板と高誘電体膜の界面に金属元素としてストロンチウム(Sr)の吸着層を形成する方法を提案している(例えば、非特許文献2、3参照)。吸着層はSrを基板温度600℃にて1/4ML、続いて基板温度150℃にて3/8MLを供給し形成している。ここで、MLはモノレイヤーを表し、1ML=6.8×10−14個/cmに相当当する。高誘電体膜はSTO膜と酸化バリウムストロンチウム(BaSrO)の積層膜を用いることによって界面反応層の抑制に成功している。 RA Mckee et al. Have proposed a method of forming an adsorption layer of strontium (Sr) as a metal element at the interface between a Si (100) substrate and a high dielectric film (see, for example, Non-Patent Documents 2 and 3). The adsorption layer is formed by supplying 1/4 ML of Sr at a substrate temperature of 600 ° C., and subsequently supplying 3/8 ML at a substrate temperature of 150 ° C. Here, ML represents a monolayer, which corresponds to 1ML = 6.8 × 10 −14 pieces / cm 2 . The high dielectric film has succeeded in suppressing the interfacial reaction layer by using a laminated film of an STO film and barium strontium oxide (BaSrO).

しかしながら、従来用いられてきたSiO膜の界面準位の値は1×1011eVcm−2よりも低いのに対して、この吸着層による界面準位は成膜直後で1×1012eV−1cm−2、フォーミングガスアニールを施しても1.3×1011eV−1cm−2程度までしか低減できていない。2価のSrでSi基板表面のダングリングボンドを完全に終端するには1/2ML必要であるが、彼らは合計5/8MLのSrを供給したために1/8MLのSrが過剰となり、界面準位を低減できなかったと考えられる。 However, the value of the interface state of the conventionally used SiO 2 film is lower than 1 × 10 11 eVcm −2 , whereas the interface state by this adsorption layer is 1 × 10 12 eV immediately after the film formation. Even if forming gas annealing is performed at 1 cm −2 , it can be reduced only to about 1.3 × 10 11 eV −1 cm −2 . In order to completely terminate the dangling bond on the surface of the Si substrate with divalent Sr, 1/2 ML is required. However, since a total of 5/8 ML of Sr was supplied, 1/8 ML of Sr was excessive, and the interface state It is thought that the position could not be reduced.

Y. LiangらはSi(100)基板に1/2MLのSrを供給しSr/Si(100)2×1構造の吸着層を形成する方法を提案している(例えば、非特許文献4参照)。しかしながら、彼らのSr吸着層は酸素雰囲気に曝すことでSrシリケートが形成されている。彼らが述べているようにSrが1/2MLよりも僅かでも増減すると完全にダングリングボンドを終端されずにSi基板が酸化されたか、過剰にSrを供給したことによってSr/Si(100)2×1構造以外のシリケート化し易い不安定な構造が局所的に形成されたためと考えられる。   Y. Liang et al. Proposed a method of forming an adsorption layer having a Sr / Si (100) 2 × 1 structure by supplying 1/2 ML of Sr to a Si (100) substrate (see, for example, Non-Patent Document 4). . However, Sr silicate is formed by exposing their Sr adsorption layer to an oxygen atmosphere. As they describe, when Sr increases or decreases slightly even than 1/2 ML, the Si substrate is oxidized without terminating the dangling bonds completely, or Sr / Si (100) 2 is supplied due to excessive supply of Sr. This is probably because an unstable structure that is easily silicated other than the × 1 structure was locally formed.

清水らの特許では非金属シリサイドを1ML形成する方法が提案されている(例えば、特許文献1参照)。具体的な方法は金属元素をSi表面に供給、必要に応じて加熱することでシリサイドを安定化させて界面準位を低減している。しかしながら、例えばS.Huらの報告によればSrシリサイド1MLで2×1構造とn×2構造の2つの構造が形成される場合がある(例えば、非特許文献5参照)。2×1構造以外が形成された場合にはY. Liangらの報告にあるように耐酸化性が失われてシリケート化する、つまり界面反応層が形成される可能性がある(例えば、非特許文献4参照)。   Shimizu et al. Have proposed a method of forming 1 ML of non-metal silicide (see, for example, Patent Document 1). A specific method is to stabilize the silicide by supplying a metal element to the Si surface and heating it as necessary to reduce the interface state. However, for example, S.M. According to a report by Hu et al., There are cases where two structures of 2 × 1 structure and n × 2 structure are formed with 1 ML of Sr silicide (see, for example, Non-Patent Document 5). When a structure other than 2 × 1 is formed, oxidation resistance is lost and silicate formation occurs, as reported by Y. Liang et al., That is, an interface reaction layer may be formed (for example, non-patent Reference 4).

H. LiらもY. Liangと同様にSr吸着層であるSr/Si(100)2×1構造を形成し、高誘電体膜のSTO膜をSi基板に直接接合することに成功している(例えば、非特許文献6参照)。しかしながら、Sr吸着層を形成できたとしてもSTO膜の成膜温度と酸素分圧の制御しないとシリケート層が形成されると報告している。つまり界面反応層を抑制するには、なるべく低温、低酸素分圧で高誘電体膜を成膜する必要がある。低温、低酸素分圧での成膜は一般的に高誘電体膜に酸素欠損が容易に導入されやすく、絶縁性が劣化しやすい問題がある。
Y. Nishikawa, T. Yamaguchi, M. Yoshiki, H. Satake, and N. Fukushima, Appl. Phys. Lett. 81, 4386(2002) S. Jeon, F.J. Walker, C. A. Billman, R. A. Mckee and H. Hwang, IEDM Tech. Dig.p955 (2002) R. A. Mckee, F. J. Walker and M. F. Chisholm, Phys. Rev. Lett. 81, 3014(1998) Y. Liang, S. Gan, and M. Engelhard, Appl. Phys. Lett. 79, 3591(2001) 特開2005−294564号公報 H. Li, X. Hu, Y. Wei, Z. Yu, X, Zhang, R. Droopad, A. A. Demkov, J. Edwards, Jr., K. Moore, W. Ooms, J. Kulik and P. Fejes, Appl. Phys. Lett. 93, 4521(2003) X. Hu, Z. Yu, J. A. Curless, R. Droopad, K. Eisenbeiser, J. L. Edwards Jr., W.J. Ooms, D. Sarid, Appl. Surf. Sci. 181, 103(2001)
Like Y. Liang, H. Li and others have succeeded in forming a Sr / Si (100) 2 × 1 structure, which is an Sr adsorption layer, and directly bonding a high dielectric STO film to a Si substrate. (For example, refer nonpatent literature 6). However, even if the Sr adsorption layer can be formed, it has been reported that a silicate layer is formed unless the deposition temperature and oxygen partial pressure of the STO film are controlled. That is, in order to suppress the interface reaction layer, it is necessary to form a high dielectric film at as low a temperature and a low oxygen partial pressure as possible. The film formation at a low temperature and a low oxygen partial pressure generally has a problem that oxygen deficiency is easily introduced into the high dielectric film and the insulating property is likely to deteriorate.
Y. Nishikawa, T. Yamaguchi, M. Yoshiki, H. Satake, and N. Fukushima, Appl. Phys. Lett. 81, 4386 (2002) S. Jeon, FJ Walker, CA Billman, RA Mckee and H. Hwang, IEDM Tech.Dig.p955 (2002) RA Mckee, FJ Walker and MF Chisholm, Phys. Rev. Lett. 81, 3014 (1998) Y. Liang, S. Gan, and M. Engelhard, Appl. Phys. Lett. 79, 3591 (2001) JP 2005-294564 A H. Li, X. Hu, Y. Wei, Z. Yu, X, Zhang, R. Droopad, AA Demkov, J. Edwards, Jr., K. Moore, W. Ooms, J. Kulik and P. Fejes, Appl. Phys. Lett. 93, 4521 (2003) X. Hu, Z. Yu, JA Curless, R. Droopad, K. Eisenbeiser, JL Edwards Jr., WJ Ooms, D. Sarid, Appl. Surf. Sci. 181, 103 (2001)

ここまでSrをSi基板に供給してSr/Si(100)2×1構造の吸着層を形成することにより、高誘電体膜とSi界面に形成され易い界面反応層を抑制できる方法について述べてきた。   So far, a method has been described in which Sr is supplied to a Si substrate to form an Sr / Si (100) 2 × 1 adsorption layer, thereby suppressing an interfacial reaction layer that is likely to be formed at the Si dielectric interface. It was.

上記から分かることは、Sr/Si(100)2×1構造以外の構造が形成されないようにすることと、吸着層上に形成する誘電体膜についても工夫する必要があることが明らかとなった。   As can be seen from the above, it has been clarified that it is necessary to devise a dielectric film formed on the adsorption layer so that a structure other than the Sr / Si (100) 2 × 1 structure is not formed. .

本発明は、上記事情を考慮してなされたものであって、高誘電体膜と半導体基板との界面に形成されやすい界面反応層の形成を抑制し、界面準位を低減することのできる半導体装置およびその製造方法を提供することを目的とする。   The present invention has been made in consideration of the above circumstances, and can suppress the formation of an interface reaction layer that is likely to be formed at the interface between a high dielectric film and a semiconductor substrate, and can reduce the interface state. An object is to provide an apparatus and a method for manufacturing the same.

本発明の第1の態様による半導体装置は、単結晶半導体基板と、前記単結晶半導体基板に吸着した金属元素を含み、前記単結晶半導体基板表面の原子配列と整合した単一の周期構造を有する吸着層と、前記吸着層上に形成された誘電体膜と、前記誘電体膜上に形成された電極とを備え、前記吸着層を構成する金属元素の酸化物、前記単結晶半導体基板の元素の酸化物、および前記誘電体膜を構成する金属元素の酸化物の単位酸素当たりの標準生成エンタルピーをそれぞれ、ΔH、ΔH、ΔHとしたとき、ΔH≧ΔHかつΔH≧ΔHの関係を満足する金属元素で前記吸着層および前記誘電体膜が形成されていることを特徴とする。 A semiconductor device according to a first aspect of the present invention includes a single crystal semiconductor substrate, a metal element adsorbed on the single crystal semiconductor substrate, and a single periodic structure aligned with an atomic arrangement on the surface of the single crystal semiconductor substrate. An adsorption layer, a dielectric film formed on the adsorption layer, and an electrode formed on the dielectric film, an oxide of a metal element constituting the adsorption layer, and an element of the single crystal semiconductor substrate And ΔH a ≧ ΔH d and ΔH s ≧ ΔH, where ΔH a , ΔH s , and ΔH d are the standard generation enthalpies per unit oxygen of the oxide of the metal element and the oxide of the metal element constituting the dielectric film, respectively. The adsorption layer and the dielectric film are formed of a metal element satisfying the relationship d .

なお、前記吸着層は、Al、Mg、Ca、Sr、Ba、Ra、Ti、Zr、Hfの中から少なくとも一つの元素を含み、前記誘電体膜はAlまたはLnAlO(ここで、Lnは、Sc、Y、Pr、Nd、Pm、Sm、Gd、Tb、Dy、Ho、Er、Tm、Yb、Luのいずれか1つ)であってもよい。 The adsorption layer includes at least one element selected from Al, Mg, Ca, Sr, Ba, Ra, Ti, Zr, and Hf, and the dielectric film includes Al 2 O 3 or LnAlO 3 (where, Ln may be any one of Sc, Y, Pr, Nd, Pm, Sm, Gd, Tb, Dy, Ho, Er, Tm, Yb, and Lu).

なお、前記吸着層はTi、Ba、Ra、Zr、Hfの中から少なくとも一つの元素を含み、前記誘電体膜はZrHf、HfAl、およびLnHf(ここで、LnはSc、Y、Pr、Nd、Pm、Sm、Gd、Tb、Dy、Ho、Er、Tm、Yb、Luのいずれか1つ)のいずれかであってもよい。 The adsorption layer includes at least one element selected from Ti, Ba, Ra, Zr, and Hf, and the dielectric film includes Zr 2 Hf 2 O 7 , Hf 2 Al 2 O 7 , and Ln 2 Hf 2 O. 7 (wherein Ln is any one of Sc, Y, Pr, Nd, Pm, Sm, Gd, Tb, Dy, Ho, Er, Tm, Yb, and Lu).

なお、前記吸着層はTi、Ba、Ra、Zrの中から少なくとも一つの元素を含み、前記誘電体膜はZrO、ZrAlおよびLnZr(ここで、LnはSc、Y、Pr、Nd、Pm、Sm、Gd、Tb、Dy、Ho、Er、Tm、Yb、Luのいずれか1つ)のいずれかであってもよい。 The adsorption layer includes at least one element selected from Ti, Ba, Ra, and Zr, and the dielectric film includes ZrO 2 , Zr 2 Al 2 O 7, and Ln 2 Zr 2 O 7 (where Ln is Any one of Sc, Y, Pr, Nd, Pm, Sm, Gd, Tb, Dy, Ho, Er, Tm, Yb, and Lu).

なお、前記吸着層を構成する金属元素はMg、Ca、Sr、Ba、Raから少なくとも1種類選択され、その面密度は前記半導体基板表面の原子の面密度の1/2であってもよい。   The metal element constituting the adsorption layer may be at least one selected from Mg, Ca, Sr, Ba, and Ra, and the surface density thereof may be ½ of the surface density of atoms on the surface of the semiconductor substrate.

なお、前記半導体基板の断面構造の単位胞の単位ベクトルを→a、→aとすると、前記吸着層の周期構造の単位胞は2×→a、2×→aを単位ベクトルであってもよい。 If the unit cells of the unit cell of the cross-sectional structure of the semiconductor substrate are → a 1 , → a 2 , the unit cell of the periodic structure of the adsorption layer is 2 × → a 1 , 2 × → a 2 as a unit vector. There may be.

また、本発明の第2の態様による半導体装置の製造方法は、単結晶半導体基板表面に金属元素を供給するステップと、前記単結晶半導体基板を加熱することより前記単結晶半導体基板表面の原子配列と整合した単一の原子配列をした吸着層を形成するステップと、前記吸着層上に誘電体膜を形成するステップと、前記誘電体膜上にゲート電極を形成するステップと、を備えたことを特徴とする。   According to a second aspect of the present invention, there is provided a method for manufacturing a semiconductor device, comprising: supplying a metal element to a surface of a single crystal semiconductor substrate; and heating the single crystal semiconductor substrate to arrange an atomic arrangement on the surface of the single crystal semiconductor substrate. A step of forming an adsorption layer having a single atomic arrangement consistent with the step of: forming a dielectric film on the adsorption layer; and forming a gate electrode on the dielectric film. It is characterized by.

なお、前記金属元素はSrであり、前記吸着層における単一の原子配列は、Sr/Si(100)2×1構造であり、前記吸着層を形成するステップは、加熱温度を650℃以上850℃以下とすることにより、余分に供給したSrを前記半導体基板から脱離させるステップを備えていてもよい。   The metal element is Sr, and the single atomic arrangement in the adsorption layer has a Sr / Si (100) 2 × 1 structure, and the step of forming the adsorption layer is performed at a heating temperature of 650 ° C. or higher and 850 ° C. A step of detaching the excessively supplied Sr from the semiconductor substrate may be provided by setting the temperature to not higher than ° C.

なお、前記誘電体膜を形成するステップは、基板温度が200℃以上700℃以下であり、酸素分圧1×10−8torr以上1×10−6torr以下の雰囲気で行ってもよい。 The step of forming the dielectric film may be performed in an atmosphere having a substrate temperature of 200 ° C. to 700 ° C. and an oxygen partial pressure of 1 × 10 −8 torr to 1 × 10 −6 torr.

本発明によれば、高誘電体膜と半導体基板の界面に形成されやすい界面反応層の形成を抑制しつつ、界面準位を低減することができる。   According to the present invention, it is possible to reduce the interface state while suppressing the formation of an interface reaction layer that is easily formed at the interface between the high dielectric film and the semiconductor substrate.

本発明の実施の形態を以下に図面を参照して説明する。この説明に際し、全図にわたり共通する部分には共通する参照符号を付す。   Embodiments of the present invention will be described below with reference to the drawings. In this description, common parts are denoted by common reference numerals throughout the drawings.

本発明者達は、従来の技術を鋭意検討した結果、界面反応層の形成を抑制し、かつ界面準位を低減するには、
a)半導体基板と誘電体膜との界面に単一の周期構造をもつ金属元素の吸着層を形成して界面反応層の形成を抑制し、
b)吸着層の耐酸化性を維持できる成膜条件下において酸素欠損を形成し難い誘電体材料を選択してゲート絶縁膜に用いる
ことが必要であると考えた。
As a result of earnestly examining the conventional technology, the present inventors have suppressed the formation of the interface reaction layer and reduced the interface state.
a) Suppressing the formation of an interface reaction layer by forming an adsorption layer of a metal element having a single periodic structure at the interface between the semiconductor substrate and the dielectric film,
b) We thought that it was necessary to select a dielectric material that hardly forms oxygen vacancies under film-forming conditions that can maintain the oxidation resistance of the adsorption layer and to use it for the gate insulating film.

そこで、以下の実施形態では、上記a)、b)が実現された例として説明する。   Therefore, in the following embodiment, description will be made as an example in which the above a) and b) are realized.

本発明の一実施形態によるMISFETの概略的な断面を図1に示す。本実施形態のMISFETは、図1に示すように、単結晶Siからなる半導体基板1上に形成された金属元素を吸着させた吸着層2と、吸着層2上に形成された誘電体膜3と、誘電体膜3上に形成されたゲート電極4と、ゲート電極4の両側の半導体基板1に形成されたソース/ドレイン領域5とを備えている。   A schematic cross section of a MISFET according to an embodiment of the present invention is shown in FIG. As shown in FIG. 1, the MISFET of this embodiment includes an adsorption layer 2 that adsorbs a metal element formed on a semiconductor substrate 1 made of single crystal Si, and a dielectric film 3 formed on the adsorption layer 2. And a gate electrode 4 formed on the dielectric film 3 and source / drain regions 5 formed on the semiconductor substrate 1 on both sides of the gate electrode 4.

吸着層2は単結晶半導体基板1の表面の原子配列と「整合」し単一の原子配列を有している。これにより半導体基板1のダングリングボンドを終端し、半導体基板1の酸化を抑制しつつ界面準位を低減することが可能となる。半導体基板の理想表面における2次元ブラベ格子の基本ベクトルを→e、→eとし、吸着層の2次元ブラベ格子の基本ベクトルを→a、→aとする。ここで、例えば記号「→e」はeの上に矢印→が付いていることを表している。すると、「整合」とは
で表される行列Mの行列式が有理数であることをいう。また、吸着層2の構造は以下においてはウッドの表記法を用いてA/M(100)m×n構造と表記する。この表記方法は行列Mの元素の単結晶半導体基板の(100)基板表面にAの元素が吸着し吸着層を形成していることと、その吸着層が理想表面の2次元ブラベ格子の基本ベクトルを→e、→eとしたときにm×(→e)、n×(→e)の基本ベクトルをもつ構造であることを示している。例えば、Si(100)単結晶基板を弗化水素酸処理して形成される水素終端面はSi基板の理想表面と同じ周期をもつことからH/Si(100)1×1構造と表記される。
The adsorption layer 2 is “matched” with the atomic arrangement on the surface of the single crystal semiconductor substrate 1 and has a single atomic arrangement. As a result, the dangling bond of the semiconductor substrate 1 is terminated, and the interface state can be reduced while the oxidation of the semiconductor substrate 1 is suppressed. The basic vectors of the two-dimensional Brave lattice on the ideal surface of the semiconductor substrate are set as → e 1 and → e 2, and the basic vectors of the two-dimensional Brave lattice of the adsorption layer are set as → a 1 and → a 2 . Here, for example, the symbol “→ e 1 ” indicates that an arrow → is attached on e 1 . Then, what is “consistency”?
The determinant of the matrix M expressed by is a rational number. Further, the structure of the adsorption layer 2 will be expressed as an A / M (100) m × n structure in the following using the Wood notation. In this notation method, the element A is adsorbed on the (100) substrate surface of the single crystal semiconductor substrate of the element of the matrix M to form an adsorption layer, and the basic vector of the two-dimensional Brave lattice on the ideal surface is the adsorption layer. Is a structure having basic vectors of m × (→ e 1 ) and n × (→ e 2 ), where is set to → e 1 , → e 2 . For example, the hydrogen termination surface formed by hydrofluoric acid treatment of a Si (100) single crystal substrate has the same period as the ideal surface of the Si substrate, and is therefore expressed as an H / Si (100) 1 × 1 structure. .

本実施形態においては、誘電体膜3は、吸着層2を構成する金属元素や半導体基板の元素の酸化物よりも高誘電体膜3を構成する金属元素の酸化物の方が酸化物単位酸素当たりにおける標準生成エンタルピーが同じまたは小さいとする。標準生成エンタルピーは酸化物の酸化、還元に必要な熱量を示しており、その値が小さい酸化物の方が酸化し易く還元され難いことを示している。つまり、本実施形態においては、誘電体膜3は半導体基板1や吸着層2の吸着元素よりも酸化し易い元素で構成された酸化物である。これにより、半導体基板1と吸着層2で構成された表面の耐酸化性を維持できる成膜条件、例えば半導体基板の温度が低く酸素分圧が低い酸素雰囲気で成膜したとしても酸素欠損が形成されにくく、絶縁性を維持することができる。   In the present embodiment, the dielectric film 3 is composed of an oxide unit oxygen in the oxide of the metal element constituting the high dielectric film 3 rather than the oxide of the metal element constituting the adsorption layer 2 or the element of the semiconductor substrate. Suppose that the standard generation enthalpy in hit is the same or small The standard enthalpy of production indicates the amount of heat necessary for oxidation and reduction of the oxide, and the smaller value of the oxide indicates that it is easier to oxidize and less likely to be reduced. That is, in the present embodiment, the dielectric film 3 is an oxide composed of an element that is more easily oxidized than the adsorbing element of the semiconductor substrate 1 or the adsorption layer 2. As a result, oxygen deficiency is formed even if the film is formed in an oxygen atmosphere where the temperature of the semiconductor substrate 1 and the adsorption layer 2 can maintain the oxidation resistance of the surface, for example, the temperature of the semiconductor substrate is low and the oxygen partial pressure is low. Insulating properties can be maintained.

以上説明したことにより、本実施形態の半導体装置は、高誘電体膜と半導体基板の界面に形成されやすい界面反応層の形成を抑制しつつ、界面準位を低減することが可能となる。これにより、低消費電力かつ高速動作が可能なMISFETを得ることができる。   As described above, the semiconductor device of this embodiment can reduce the interface state while suppressing the formation of the interface reaction layer that is easily formed at the interface between the high dielectric film and the semiconductor substrate. Thereby, a MISFET capable of low power consumption and high speed operation can be obtained.

次に、本実施形態による半導体装置の製造方法を説明する。本実施形態のMISFETは、図1に示したように、吸着層2と高誘電体膜3との積層構造をゲート絶縁膜として有しているが、ゲート絶縁膜以外の構成は一般的なMISFETと同様の構造であった。このため、以下の製造方法の製造工程ではゲート絶縁膜のSi基板への形成方法についてのみ記述する。   Next, the method for fabricating the semiconductor device according to the present embodiment will be explained. As shown in FIG. 1, the MISFET of this embodiment has a laminated structure of an adsorption layer 2 and a high dielectric film 3 as a gate insulating film, but the configuration other than the gate insulating film is a general MISFET. It was the same structure. For this reason, in the manufacturing process of the following manufacturing method, only the formation method of the gate insulating film on the Si substrate will be described.

まず、吸着層の形成方法について記述し、続いて吸着層上に高誘電体膜を形成した場合を説明する。   First, a method for forming the adsorption layer will be described, and then a case where a high dielectric film is formed on the adsorption layer will be described.

(吸着層の形成方法1)
吸着層の形成方法の第1例として、金属元素としてSrを用い、Sr/Si(100)2×1構造の吸着層を形成する方法について説明する。Srの供給方法は分子線エピタキシー法(MBE(Molecular Beam Epitaxy)法)を用いた。Sr/Si(100)2×1構造の成膜工程を図2(a)乃至図3(b)を参照して説明する。
(Adsorption layer forming method 1)
As a first example of the method for forming the adsorption layer, a method for forming an adsorption layer having an Sr / Si (100) 2 × 1 structure using Sr as the metal element will be described. The Sr supply method was a molecular beam epitaxy method (MBE (Molecular Beam Epitaxy) method). A film forming process of the Sr / Si (100) 2 × 1 structure will be described with reference to FIGS. 2 (a) to 3 (b).

まず、p型Si(100)基板1を弗化水素酸処理して最表面のダングリングボンドを水素で終端する(図2(a))。(図2(a))。次に到達真空度5×10−10torrの成膜チャンバーに基板1を導入し400℃以上600℃以下で加熱することにより終端している水素10をSi基板1から脱離させ、Si(100)2×1構造12を形成する(図2(b))。Si(100)2×1構造12は最表面の隣り合う2つのSi原子のダングリングボンドが共有結合しダイマーを形成した構造であり、そのSi(100)基板上部から見た概略図を図4に示す。 First, the p-type Si (100) substrate 1 is treated with hydrofluoric acid to terminate dangling bonds on the outermost surface with hydrogen (FIG. 2A). (FIG. 2 (a)). Next, by introducing the substrate 1 into a film formation chamber having an ultimate vacuum of 5 × 10 −10 torr and heating at 400 ° C. or more and 600 ° C. or less, the terminated hydrogen 10 is desorbed from the Si substrate 1 and Si (100 ) A 2 × 1 structure 12 is formed (FIG. 2B). The Si (100) 2 × 1 structure 12 is a structure in which dangling bonds of two adjacent Si atoms on the outermost surface are covalently bonded to form a dimer, and a schematic view seen from the upper part of the Si (100) substrate is shown in FIG. Shown in

次に、Sr金属の蒸発源であるクヌーセンセル(以下kセル)を用いてSi(100)2×1構造12の表面にSrを1/2〜10ML供給する(図2(c))。1/2ML以上のSrを供給することでSi(100)2×1構造12の表面を全面的にSrで覆うことができる。 次に、650℃以上かつSiの表面が解ける温度(1212℃)よりも低い温度で加熱することで、余分に供給した金属(Sr)14aをSi基板から脱離させ(図3(a))、1/2MLのSrで構成されたSr/Si(100)2×1構造を有する吸着層2を形成することができる(図3(b))。すなわち、吸着層を構成する金属元素Srは1/2MLであるから、その面密度は3.4×10−14原子/cmとなり、これは、半導体基板表面のSiの面密度の1/2となる。Sr/Si(100)2×1構造2を基板上部から見た概略図を図5に示す。加えて上記の成膜方法の温度プログラムを図6に示す。 Next, 1/2 to 10 mL of Sr is supplied to the surface of the Si (100) 2 × 1 structure 12 using a Knudsen cell (hereinafter referred to as k cell) which is an evaporation source of Sr metal (FIG. 2C). By supplying Sr of 1/2 ML or more, the surface of the Si (100) 2 × 1 structure 12 can be entirely covered with Sr. Next, the metal (Sr) 14a supplied excessively is desorbed from the Si substrate by heating at a temperature higher than 650 ° C. and lower than the temperature at which the Si surface can be melted (1212 ° C.) (FIG. 3A). The adsorption layer 2 having a Sr / Si (100) 2 × 1 structure composed of 1/2 ML of Sr can be formed (FIG. 3B). That is, since the metal element Sr constituting the adsorption layer is 1/2 ML, its surface density is 3.4 × 10 −14 atoms / cm 2 , which is 1/2 of the surface density of Si on the surface of the semiconductor substrate. It becomes. FIG. 5 shows a schematic view of the Sr / Si (100) 2 × 1 structure 2 as viewed from above the substrate. In addition, FIG. 6 shows a temperature program for the film forming method.

Sr/Si(100)2×1構造のみの単一構造であることは、RHEED(Reflection High Energy Electron Diffraction)やSTM(Scanning Tunneling Microscopy)などで確認できた。また、成膜チャンバーから取り出した後ではSrの量に関してはICP−AES分析(Inductively Coupled Plasma Atomic Emission Spectrometry)による確認が可能であり、またSr/Si(100)2×1構造に高誘電体膜を積層した場合、透過電子顕微鏡法によるHAADF(High Angle Annular Dark Field)像を撮影することによって構造を確認できる。   It was confirmed by RHEED (Reflection High Energy Electron Diffraction), STM (Scanning Tunneling Microscopy), etc. that it is a single structure of only Sr / Si (100) 2 × 1 structure. In addition, after removal from the deposition chamber, the amount of Sr can be confirmed by ICP-AES analysis (Inductively Coupled Plasma Atomic Emission Spectrometry). Can be confirmed by taking a HAADF (High Angle Annular Dark Field) image by transmission electron microscopy.

背景技術においてY. LiangらはSr/Si(100)2×1構造を形成しているが他の構造が形成されるためにシリケート層が形成され易いと述べた(非特許文献4、特許文献1参照)。彼らの方法ではSr量が1/2MLを厳密に供給する必要があるため、単一の構造を形成することが困難であった。   In the background art, Y. Liang et al. Described that the Sr / Si (100) 2 × 1 structure is formed, but the silicate layer is easily formed because other structures are formed (Non-patent Document 4, Patent Document). 1). In their method, the amount of Sr needs to be exactly ½ ML, so it was difficult to form a single structure.

しかし、本実施形態ではSi(100)基板表面を十分に全面覆うことができるSr量を低温で供給し、その後の加熱によって1/2MLよりも過剰に供給したSrをSi基板から脱離させることで自己整合したSr吸着層を形成できる。また、この後に成膜する高誘電体膜との界面で形成され易い界面反応層を抑制できる安定なSr/Si(100)2×1構造の単一の構造を形成できる。   However, in this embodiment, the amount of Sr that can sufficiently cover the entire surface of the Si (100) substrate is supplied at a low temperature, and the Sr that is supplied in excess of 1/2 ML is desorbed from the Si substrate by subsequent heating. A self-aligned Sr adsorption layer can be formed. Further, a stable Sr / Si (100) 2 × 1 single structure can be formed that can suppress an interface reaction layer that is likely to be formed at the interface with a high dielectric film to be formed later.

(吸着層の形成方法2)
次に、吸着層の形成方法の第2の例として、吸着層の金属元素としてBaを用い、Ba/Si(100)2×1構造の吸着層を形成する方法について説明する。Ba/Si(100)2×1構造を形成する方法には電子線蒸着法を用いる。
(Adsorption layer forming method 2)
Next, as a second example of the method for forming the adsorption layer, a method for forming an adsorption layer having a Ba / Si (100) 2 × 1 structure using Ba as the metal element of the adsorption layer will be described. An electron beam evaporation method is used as a method of forming the Ba / Si (100) 2 × 1 structure.

まず、弗化水素酸処理により最表面のダングリングボンドが水素終端されたp型Si(100)基板を到達真空度5×10−10torrの成膜チャンバーに導入する。続いて、Si基板を400℃以上700℃以下で加熱することにより終端している水素をSi基板から脱離させ、Si(100)2×1構造を形成する。 First, a p-type Si (100) substrate in which dangling bonds on the outermost surface are hydrogen-terminated by hydrofluoric acid treatment is introduced into a film formation chamber having an ultimate vacuum of 5 × 10 −10 torr. Subsequently, the terminal hydrogen is desorbed from the Si substrate by heating the Si substrate at 400 ° C. or more and 700 ° C. or less to form a Si (100) 2 × 1 structure.

次に、この構造にBa金属を電子線蒸着法によって供給し、Si(100)2×1構造の表面に1/2〜10ML供給する。このBa量はSi(100)基板表面全面を覆う量である。続いて700℃〜900℃に基板温度を昇温することでBa/Si(100)2×1構造を形成することができる。この場合も、吸着層を構成する金属元素Baは1/2MLであるから、その面密度は3.4×10−14原子/cmとなり、これは、半導体基板表面のSiの面密度の1/2となる。 Next, Ba metal is supplied to this structure by electron beam evaporation, and ½ to 10 ML is supplied to the surface of the Si (100) 2 × 1 structure. This Ba amount is an amount covering the entire surface of the Si (100) substrate. Subsequently, a Ba / Si (100) 2 × 1 structure can be formed by raising the substrate temperature to 700 ° C. to 900 ° C. Also in this case, since the metal element Ba constituting the adsorption layer is 1/2 ML, the surface density thereof is 3.4 × 10 −14 atoms / cm 2 , which is 1 of the surface density of Si on the surface of the semiconductor substrate. / 2.

以上、Srと同じくBaはアルカリ土類金属であり吸着構造は同じであることから、形成方法はほぼ同じである。   As described above, Ba is an alkaline earth metal and has the same adsorption structure, so that the formation method is almost the same.

上記実施形態では吸着層としてSr/Si(100)2×1構造やBa/Si(100)2×1構造を用いているが、Mg、Ca、Raも同様に1/2ML吸着させることでSi(100)表面のダングリングボンドを終端させることができる。またMg、Ca、RaもSi(100)面において2×1構造の安定な吸着層を形成することができる。この場合も、吸着層を構成する金属元素は1/2MLであるから、その面密度は3.4×10−14原子/cmとなり、これは、半導体基板表面のSiの面密度の1/2となる。 In the above embodiment, the Sr / Si (100) 2 × 1 structure or the Ba / Si (100) 2 × 1 structure is used as the adsorption layer, but Mg, Ca, and Ra are similarly adsorbed by 1/2 ML to form Si. (100) Dangling bonds on the surface can be terminated. Mg, Ca, and Ra can also form a stable adsorption layer having a 2 × 1 structure on the Si (100) surface. Also in this case, since the metal element constituting the adsorption layer is 1/2 ML, the surface density thereof is 3.4 × 10 −14 atoms / cm 2 , which is 1 / of the surface density of Si on the surface of the semiconductor substrate. 2.

今回、吸着層はMBE法及び電子線蒸着法を用いて形成したが、スパッタ法又はレーザーアブレーション法等でも上記と同様の成膜条件で形成することが可能で成膜方法に拠らないことを付記する。   This time, the adsorption layer was formed using the MBE method and the electron beam evaporation method. Appendices.

(吸着層上の高誘電体膜の成膜例1)
吸着層上の高誘電体膜として、アルミン酸ランタン膜(LaAlO:LAO)を用い、吸着層としてSr/Si(100)2×1構造を有する例を示す。LAO膜はLaとAlの単位酸素当たりにおける標準生成エンタルピーの値がSrOやSiOの値よりも小さいことから、LAO膜は低温もしくは低酸素分圧の酸素雰囲気下でも酸素欠損が形成されにくく良好な絶縁性を維持することができる。LAO膜はSr吸着層と同様にMBE法にて成膜した。LAO膜の成膜方法を以下に示す。Si(100)2×1構造を形成した後、基板温度を200℃〜700℃に設定しランタン金属(La)及びアルミニウム金属(Al)のkセルを用いてLa、Alを酸素分圧1×10−8torr〜1×10−6torrの酸素雰囲気中で供給することによりLAO膜を形成できる。LAO膜の膜厚は2.8nm形成とし、最後に電子線蒸着法にてモリブデン電極(Mo)を形成した。ゲート電極とSi基板間の容量−電圧測定(CV測定)を実施した結果、CV特性から見積もられた酸化膜換算膜厚(EOT(Equivalent Oxide Thickness))は0.5nmと非常に薄い膜を形成できた。またMISFETを作製して界面準位を測定したところ、9.0×10eV−1cm−2とSiOと同程度まで低減することができ、高移動度のMISFETを形成できた。加えて、断面TEM観察によって界面反応層を有しないことを確認し、更にTEM/HAADF像においてSr/Si(100)2×1構造の存在を確認できた。
(Example 1 of forming high dielectric film on adsorption layer)
An example in which a lanthanum aluminate film (LaAlO 3 : LAO) is used as the high dielectric film on the adsorption layer and the Sr / Si (100) 2 × 1 structure is used as the adsorption layer will be described. Since the LAO film has a standard enthalpy value per unit oxygen of La 2 O 3 and Al 2 O 3 smaller than that of SrO or SiO 2 , the LAO film can be oxygenated even in a low temperature or low oxygen partial pressure oxygen atmosphere. Defects are hardly formed and good insulation can be maintained. The LAO film was formed by the MBE method similarly to the Sr adsorption layer. A method for forming the LAO film will be described below. After forming the Si (100) 2 × 1 structure, the substrate temperature is set to 200 ° C. to 700 ° C., and La and Al are oxygen partial pressures of 1 × using k-cells of lanthanum metal (La) and aluminum metal (Al). An LAO film can be formed by supplying in an oxygen atmosphere of 10 −8 torr to 1 × 10 −6 torr. The film thickness of the LAO film was 2.8 nm, and finally a molybdenum electrode (Mo) was formed by electron beam evaporation. As a result of capacitance-voltage measurement (CV measurement) between the gate electrode and the Si substrate, the equivalent oxide thickness (EOT) estimated from the CV characteristics is 0.5 nm. I was able to form. Further, when the MISFET was fabricated and the interface state was measured, it could be reduced to 9.0 × 10 9 eV −1 cm −2 and SiO 2, and a high mobility MISFET could be formed. In addition, it was confirmed by cross-sectional TEM observation that there was no interface reaction layer, and the presence of a Sr / Si (100) 2 × 1 structure could be confirmed in the TEM / HAADF image.

以上ではLAO膜の成膜にMBE法を用いたが、吸着層の場合と同じくスパッタ法や電子線蒸着法、レーザーアブレーション法等を用いてもLAO膜を形成することは可能である。   In the above, the MBE method is used for forming the LAO film. However, the LAO film can also be formed by using the sputtering method, the electron beam evaporation method, the laser ablation method, or the like as in the case of the adsorption layer.

(吸着層上の高誘電体膜の成膜例2)
次に、吸着層2としてBa/Si(100)2×1構造を、高誘電体膜3としてハフニウムアルミネート(HfAlON)を用いた例を示す。まず、Si基板上にBa/Si(100)2×1構造の吸着層を形成した後に基板温度を200℃以上700℃以下に設定し、N及びOの1:1の混合ガス(合計圧力:1×10−8torr〜1×10−6torr)を成膜チャンバーに導入した。次に3kwのスパッタガンを用いてHfAlOターゲットをスパッタリングすることでHfAlON膜をSi基板に成膜した。HfAlON膜を2.5nm形成し、Si基板を成膜チャンバーから取り出した後に断面TEM観察を行うことで、界面反応層が抑制されていることを確認した。この膜に電子線蒸着法にてMo電極を形成したあとでCV測定を実施した結果、見積もられた酸化膜換算膜厚(EOT)は0.6nmと非常に薄い膜を形成できた。また、界面準位は8.7×10−9cm−2まで低減することができた。この方法で形成したゲート絶縁膜を用いたMISFETを形成したところ、非常に高移動度をもつ高速なMISFETを形成することができた。
(Example 2 of forming high dielectric film on adsorption layer)
Next, an example using a Ba / Si (100) 2 × 1 structure as the adsorption layer 2 and hafnium aluminate (HfAlON) as the high dielectric film 3 is shown. First, after forming an adsorption layer having a Ba / Si (100) 2 × 1 structure on a Si substrate, the substrate temperature was set to 200 ° C. or more and 700 ° C. or less, and a 1: 1 mixed gas of N 2 and O 2 (total Pressure: 1 × 10 −8 torr to 1 × 10 −6 torr) was introduced into the deposition chamber. Next, an HfAlON film was formed on the Si substrate by sputtering an HfAlO target using a 3 kW sputtering gun. It was confirmed that the interface reaction layer was suppressed by forming a 2.5 nm HfAlON film and performing cross-sectional TEM observation after removing the Si substrate from the deposition chamber. As a result of carrying out CV measurement after forming a Mo electrode by electron beam evaporation on this film, an estimated oxide equivalent film thickness (EOT) of 0.6 nm could be formed. Further, the interface state could be reduced to 8.7 × 10 −9 cm −2 . When a MISFET using the gate insulating film formed by this method was formed, a high-speed MISFET having very high mobility could be formed.

(比較例1)
比較例1として、吸着層としてSr/Si(100)2×1構造を、高誘電体膜としてTiO膜を用いる。TiO膜の成膜はMBE法を用いた。Sr/Si(100)2×1構造は吸着層の形成方法1に示した方法と同じ方法を用いて形成する。TiO膜は基板温度200℃以上400℃以下において、チタン(Ti)金属の蒸発源を用いて1×10−8〜1×10−6torrの酸素雰囲気中でTiO膜をSr/Si(100)2×1構造上に供給し11.2nm成膜した。
(Comparative Example 1)
As Comparative Example 1, an Sr / Si (100) 2 × 1 structure is used as the adsorption layer, and a TiO 2 film is used as the high dielectric film. The MBE method was used for forming the TiO 2 film. The Sr / Si (100) 2 × 1 structure is formed using the same method as shown in Method 1 for forming the adsorption layer. The TiO 2 film in the following 400 ° C. substrate temperature of 200 ° C. or higher, titanium (Ti) by using the evaporation source of the metal 1 × 10 -8 ~1 × of 10 -6 torr of TiO 2 film in an oxygen atmosphere Sr / Si ( 100) A 11.2 nm film was formed on a 2 × 1 structure.

このように形成された比較例においては、TEM断面観察により界面反応層が抑制されていることを確認できた。しかしながら、電流−電圧測定(IV測定)を行なうと形成されたTiO膜はリーク電流が非常に大きく良好な絶縁性を示さなかった。TiO膜は単位酸素当たりの標準生成エンタルピーが小さく、この成膜条件で十分に酸化されず、絶縁不良となったと考えられる。 In the comparative example thus formed, it was confirmed that the interface reaction layer was suppressed by TEM cross-sectional observation. However, when current-voltage measurement (IV measurement) was performed, the formed TiO 2 film had a very large leakage current and did not exhibit good insulation. The TiO 2 film has a small standard generation enthalpy per unit oxygen, and is not sufficiently oxidized under this film formation condition, which is considered to be an insulation failure.

(高誘電体膜との吸着層の組み合せの選択)
上記の例では吸着層の形成を2例示し、それに対して高誘電体膜の成膜を2例示したが、吸着層の金属元素と誘電体膜の組み合せは、標準生成エンタルピーの一覧を示す図7を参照して、以下のように決定することができる。
(Selection of combination of adsorption layer with high dielectric film)
In the above example, two examples of the formation of the adsorption layer and two examples of the formation of the high-dielectric film are illustrated, but the combination of the metal element and the dielectric film of the adsorption layer shows a list of standard generation enthalpies. 7 can be determined as follows.

誘電体膜にAl又はLn、LnAlO(Ln=Sc、Y、Pr、Nd、Pm、Sm、Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu)を用いた場合には、吸着層と
してはAl、Mg、Ca、Sr、Ba、Ra、Ti、Zr、Hfの中から選択できる。
Al 2 O 3 or Ln 2 O 3 , LnAlO 3 (Ln = Sc, Y, Pr, Nd, Pm, Sm, Gd, Tb, Dy, Ho, Er, Tm, Yb, Lu) was used for the dielectric film. In this case, the adsorption layer can be selected from Al, Mg, Ca, Sr, Ba, Ra, Ti, Zr, and Hf.

また、誘電体膜にZrO又はZrAl又はLnZr(Ln=Sc、Y、Pr、Nd、Pm、Sm、Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu)を用いた場合には、吸着層としてはTi、Ba、Ra、Zrを選択できる。 In addition, ZrO 2 or Zr 2 Al 2 O 7 or Ln 2 Zr 2 O 7 (Ln = Sc, Y, Pr, Nd, Pm, Sm, Gd, Tb, Dy, Ho, Er, Tm, Yb , Lu), Ti, Ba, Ra, Zr can be selected as the adsorption layer.

また、誘電体膜にZrHf又はHfAl又はLnHf(Ln=Sc、Y、Pr、Nd、Pm、Sm、Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu)を用いた場合には、吸着層としてはTi、Ba、Ra、Zr、Hfを選択できる。 Further, Zr 2 Hf 2 O 7 or Hf 2 Al 2 O 7 or Ln 2 Hf 2 O 7 (Ln = Sc, Y, Pr, Nd, Pm, Sm, Gd, Tb, Dy, Ho, Er , Tm, Yb, Lu), Ti, Ba, Ra, Zr, and Hf can be selected as the adsorption layer.

本発明の一実施形態によるMISFETを示す断面図。1 is a cross-sectional view showing a MISFET according to an embodiment of the present invention. 本発明の一実施形態による半導体装置の製造方法を示す断面図。Sectional drawing which shows the manufacturing method of the semiconductor device by one Embodiment of this invention. 本発明の一実施形態による半導体装置の製造方法を示す断面図。Sectional drawing which shows the manufacturing method of the semiconductor device by one Embodiment of this invention. Si(100)2×1構造の最表面の隣り合う2つのSi原子のダングリングボンドが共有結合しダイマーを形成した場合のSi(100)基板上部から見た概略図。The schematic diagram seen from the Si (100) substrate upper part at the time of the dangling bond of two adjacent Si atoms of the outermost surface of a Si (100) 2x1 structure being covalently bonded, and forming a dimer. Sr/Si(100)2×1構造2を基板上部から見た概略図。The schematic diagram which looked at Sr / Si (100) 2x1 structure 2 from the upper part of a substrate. 吸着層の成膜方法1の温度プログラムを示す図。The figure which shows the temperature program of the film-forming method 1 of an adsorption layer. 金属酸化物および誘電体の標準生成エンタルピーと、単位酸素当たりの標準生成エンタルピーを示す図。The figure which shows the standard production | generation enthalpy of a metal oxide and a dielectric material, and the standard production | generation enthalpy per unit oxygen.

符号の説明Explanation of symbols

1 単結晶半導体基板
2 吸着層
3 誘電体膜
4 電極
5 ソース・ドレイン
DESCRIPTION OF SYMBOLS 1 Single crystal semiconductor substrate 2 Adsorption layer 3 Dielectric film 4 Electrode 5 Source / drain

Claims (8)

単結晶半導体基板と、
前記単結晶半導体基板に吸着した金属元素を含み、前記単結晶半導体基板表面の原子配列と整合した単一の周期構造を有する吸着層と、
前記吸着層上に形成された誘電体膜と、
前記誘電体膜上に形成された電極と
を備え、
前記吸着層を構成する金属元素の酸化物、前記単結晶半導体基板の元素の酸化物、および前記誘電体膜を構成する金属元素の酸化物の単位酸素当たりの標準生成エンタルピーをそれぞれ、ΔH、ΔH、ΔHとしたとき、ΔH≧ΔHかつΔH≧ΔHの関係を満足する金属元素で前記吸着層および前記誘電体膜が形成され、
前記吸着層は、Al、Mg、Ca、Sr、Ba、Ra、Ti、Zr、Hfの中から少なくとも一つの元素を含み、前記誘電体膜はAlまたはLnAlO(ここで、Lnは、Sc、Y、Pr、Nd、Pm、Sm、Gd、Tb、Dy、Ho、Er、Tm、Yb、Luのいずれか1つ)であることを特徴とする半導体装置。
A single crystal semiconductor substrate;
An adsorption layer containing a metal element adsorbed on the single crystal semiconductor substrate and having a single periodic structure aligned with an atomic arrangement on the surface of the single crystal semiconductor substrate;
A dielectric film formed on the adsorption layer;
An electrode formed on the dielectric film,
The standard generation enthalpies per unit oxygen of the oxide of the metal element constituting the adsorption layer, the oxide of the element of the single crystal semiconductor substrate, and the oxide of the metal element constituting the dielectric film are respectively ΔH a , When ΔH s and ΔH d , the adsorption layer and the dielectric film are formed of a metal element that satisfies the relationship of ΔH a ≧ ΔH d and ΔH s ≧ ΔH d ,
The adsorption layer includes at least one element selected from Al, Mg, Ca, Sr, Ba, Ra, Ti, Zr, and Hf, and the dielectric film includes Al 2 O 3 or LnAlO 3 (where Ln is , Sc, Y, Pr, Nd, Pm, Sm, Gd, Tb, Dy, Ho, Er, Tm, Yb, and Lu).
単結晶半導体基板と、
前記単結晶半導体基板に吸着した金属元素を含み、前記単結晶半導体基板表面の原子配列と整合した単一の周期構造を有する吸着層と、
前記吸着層上に形成された誘電体膜と、
前記誘電体膜上に形成された電極と
を備え、
前記吸着層を構成する金属元素の酸化物、前記単結晶半導体基板の元素の酸化物、および前記誘電体膜を構成する金属元素の酸化物の単位酸素当たりの標準生成エンタルピーをそれぞれ、ΔH、ΔH、ΔHとしたとき、ΔH≧ΔHかつΔH≧ΔHの関係を満足する金属元素で前記吸着層および前記誘電体膜が形成され、
前記吸着層はTi、Ba、Ra、Zr、Hfの中から少なくとも一つの元素を含み、前記誘電体膜はZrHf、HfAl、およびLnHf(ここで、LnはSc、Y、Pr、Nd、Pm、Sm、Gd、Tb、Dy、Ho、Er、Tm、Yb、Luのいずれか1つ)のいずれかであることを特徴とする半導体装置。
A single crystal semiconductor substrate;
An adsorption layer containing a metal element adsorbed on the single crystal semiconductor substrate and having a single periodic structure aligned with an atomic arrangement on the surface of the single crystal semiconductor substrate;
A dielectric film formed on the adsorption layer;
An electrode formed on the dielectric film,
The standard generation enthalpies per unit oxygen of the oxide of the metal element constituting the adsorption layer, the oxide of the element of the single crystal semiconductor substrate, and the oxide of the metal element constituting the dielectric film are respectively ΔH a , When ΔH s and ΔH d , the adsorption layer and the dielectric film are formed of a metal element that satisfies the relationship of ΔH a ≧ ΔH d and ΔH s ≧ ΔH d ,
The adsorption layer includes at least one element selected from Ti, Ba, Ra, Zr, and Hf, and the dielectric film includes Zr 2 Hf 2 O 7 , Hf 2 Al 2 O 7 , and Ln 2 Hf 2 O 7 ( Here, Ln is any one of Sc, Y, Pr, Nd, Pm, Sm, Gd, Tb, Dy, Ho, Er, Tm, Yb, and Lu). .
単結晶半導体基板と、
前記単結晶半導体基板に吸着した金属元素を含み、前記単結晶半導体基板表面の原子配列と整合した単一の周期構造を有する吸着層と、
前記吸着層上に形成された誘電体膜と、
前記誘電体膜上に形成された電極と
を備え、
前記吸着層を構成する金属元素の酸化物、前記単結晶半導体基板の元素の酸化物、および前記誘電体膜を構成する金属元素の酸化物の単位酸素当たりの標準生成エンタルピーをそれぞれ、ΔH、ΔH、ΔHとしたとき、ΔH≧ΔHかつΔH≧ΔHの関係を満足する金属元素で前記吸着層および前記誘電体膜が形成され、
前記吸着層を構成する金属元素はMg、Ca、Sr、Ba、Raから少なくとも1種類選択され、その面密度は前記半導体基板表面の原子の面密度の1/2であることを特徴とする半導体装置。
A single crystal semiconductor substrate;
An adsorption layer containing a metal element adsorbed on the single crystal semiconductor substrate and having a single periodic structure aligned with an atomic arrangement on the surface of the single crystal semiconductor substrate;
A dielectric film formed on the adsorption layer;
An electrode formed on the dielectric film,
The standard generation enthalpies per unit oxygen of the oxide of the metal element constituting the adsorption layer, the oxide of the element of the single crystal semiconductor substrate, and the oxide of the metal element constituting the dielectric film are respectively ΔH a , When ΔH s and ΔH d , the adsorption layer and the dielectric film are formed of a metal element that satisfies the relationship of ΔH a ≧ ΔH d and ΔH s ≧ ΔH d ,
The semiconductor element is characterized in that at least one metal element constituting the adsorption layer is selected from Mg, Ca, Sr, Ba, and Ra, and the surface density thereof is ½ of the surface density of atoms on the surface of the semiconductor substrate. apparatus.
単結晶半導体基板と、
前記単結晶半導体基板に吸着した金属元素を含み、前記単結晶半導体基板表面の原子配列と整合した単一の周期構造を有する吸着層と、
前記吸着層上に形成された誘電体膜と、
前記誘電体膜上に形成された電極と
を備え、
前記吸着層を構成する金属元素の酸化物、前記単結晶半導体基板の元素の酸化物、および前記誘電体膜を構成する金属元素の酸化物の単位酸素当たりの標準生成エンタルピーをそれぞれ、ΔH、ΔH、ΔHとしたとき、ΔH≧ΔHかつΔH≧ΔHの関係を満足する金属元素で前記吸着層および前記誘電体膜が形成され、
前記半導体基板の断面構造の単位胞の単位ベクトルを→a、→aとすると、前記吸着層の周期構造の単位胞は2×→a、1×→aを単位ベクトルとすることを特徴とする半導体装置。
A single crystal semiconductor substrate;
An adsorption layer containing a metal element adsorbed on the single crystal semiconductor substrate and having a single periodic structure aligned with an atomic arrangement on the surface of the single crystal semiconductor substrate;
A dielectric film formed on the adsorption layer;
An electrode formed on the dielectric film,
The standard generation enthalpies per unit oxygen of the oxide of the metal element constituting the adsorption layer, the oxide of the element of the single crystal semiconductor substrate, and the oxide of the metal element constituting the dielectric film are respectively ΔH a , When ΔH s and ΔH d , the adsorption layer and the dielectric film are formed of a metal element that satisfies the relationship of ΔH a ≧ ΔH d and ΔH s ≧ ΔH d ,
If the unit cell of the unit cell of the cross-sectional structure of the semiconductor substrate is → a 1 , → a 2 , the unit cell of the periodic structure of the adsorption layer has a unit vector of 2 × → a 1 , 1 × → a 2. A semiconductor device characterized by the above.
前記吸着層はTi、Ba、Ra、Zrの中から少なくとも一つの元素を含み、前記誘電体膜はZrO、ZrAlおよびLnZr(ここで、LnはSc、Y、Pr、Nd、Pm、Sm、Gd、Tb、Dy、Ho、Er、Tm、Yb、Luのいずれか1つ)のいずれかであることを特徴とする請求項4記載の半導体装置。 The adsorption layer includes at least one element selected from Ti, Ba, Ra, and Zr, and the dielectric film includes ZrO 2 , Zr 2 Al 2 O 7, and Ln 2 Zr 2 O 7 (where Ln is Sc, 5. The semiconductor device according to claim 4, wherein the semiconductor device is any one of Y, Pr, Nd, Pm, Sm, Gd, Tb, Dy, Ho, Er, Tm, Yb, and Lu). 前記吸着層はBa/Si(100)2×1構造を有し、前記誘電体膜はHfAlONであることを特徴とする請求項3または4記載の半導体装置。 5. The semiconductor device according to claim 3, wherein the adsorption layer has a Ba / Si (100) 2 × 1 structure, and the dielectric film is HfAlON . 単結晶半導体基板表面に金属元素を供給するステップと、
前記単結晶半導体基板を加熱することより前記単結晶半導体基板表面の原子配列と整合した単一の原子配列をした吸着層を形成するステップと、
前記吸着層上に誘電体膜を形成するステップと、
前記誘電体膜上にゲート電極を形成するステップと、
を備え、
前記金属元素はSrであり、
前記吸着層における単一の原子配列は、Sr/Si(100)2×1構造であり、
前記吸着層を形成するステップは、加熱温度を650℃以上850℃以下とすることにより、余分に供給したSrを前記半導体基板から脱離させるステップを備えていることを特徴とする半導体装置の製造方法。
Supplying a metal element to the surface of the single crystal semiconductor substrate;
Forming an adsorption layer having a single atomic arrangement that matches the atomic arrangement on the surface of the single crystal semiconductor substrate by heating the single crystal semiconductor substrate;
Forming a dielectric film on the adsorption layer;
Forming a gate electrode on the dielectric film;
With
The metal element is Sr;
The single atomic arrangement in the adsorption layer is a Sr / Si (100) 2 × 1 structure,
The step of forming the adsorption layer includes the step of desorbing excess Sr supplied from the semiconductor substrate by setting the heating temperature to 650 ° C. or higher and 850 ° C. or lower. Method.
前記誘電体膜を形成するステップは、基板温度が200℃以上700℃以下であり、酸素分圧1×10−8torr以上1×10−6torr以下の雰囲気で行うことを特徴とする請求項7記載の半導体装置の製造方法。 The step of forming the dielectric film is performed in an atmosphere having a substrate temperature of 200 ° C. to 700 ° C. and an oxygen partial pressure of 1 × 10 −8 torr to 1 × 10 −6 torr. 8. A method of manufacturing a semiconductor device according to 7.
JP2006094285A 2006-03-30 2006-03-30 Semiconductor device and manufacturing method thereof Expired - Fee Related JP4868910B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006094285A JP4868910B2 (en) 2006-03-30 2006-03-30 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006094285A JP4868910B2 (en) 2006-03-30 2006-03-30 Semiconductor device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2007273531A JP2007273531A (en) 2007-10-18
JP4868910B2 true JP4868910B2 (en) 2012-02-01

Family

ID=38676065

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006094285A Expired - Fee Related JP4868910B2 (en) 2006-03-30 2006-03-30 Semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP4868910B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5100313B2 (en) * 2007-10-31 2012-12-19 株式会社東芝 Method for producing lanthanum oxide compound
JP4768788B2 (en) * 2008-09-12 2011-09-07 株式会社東芝 Semiconductor device and manufacturing method thereof
US9396946B2 (en) 2011-06-27 2016-07-19 Cree, Inc. Wet chemistry processes for fabricating a semiconductor device with increased channel mobility

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11168096A (en) * 1997-12-04 1999-06-22 Sony Corp Formation of highly dielectric oxide film
JP3467430B2 (en) * 1999-03-17 2003-11-17 松下電器産業株式会社 Method and apparatus for forming dielectric film
JP3470068B2 (en) * 1999-09-01 2003-11-25 松下電器産業株式会社 Method of forming dielectric film
JP2002043565A (en) * 2000-07-26 2002-02-08 Toshiba Corp Manufacturing method of semiconductor device
US6686212B1 (en) * 2002-10-31 2004-02-03 Sharp Laboratories Of America, Inc. Method to deposit a stacked high-κ gate dielectric for CMOS applications
US6762114B1 (en) * 2002-12-31 2004-07-13 Texas Instruments Incorporated Methods for transistor gate fabrication and for reducing high-k gate dielectric roughness
JP4261408B2 (en) * 2004-03-31 2009-04-30 株式会社東芝 Semiconductor device and manufacturing method of semiconductor device
JP4309320B2 (en) * 2004-09-13 2009-08-05 株式会社東芝 Semiconductor device and manufacturing method thereof
JP4177803B2 (en) * 2004-10-21 2008-11-05 株式会社東芝 Manufacturing method of semiconductor device

Also Published As

Publication number Publication date
JP2007273531A (en) 2007-10-18

Similar Documents

Publication Publication Date Title
JP4492783B2 (en) Semiconductor device and manufacturing method thereof
US7208802B2 (en) Insulating film and electronic device
US6955973B2 (en) Method for forming a semiconductor device
US7495264B2 (en) Semiconductor device with high dielectric constant insulating film and manufacturing method for the same
TWI232588B (en) A method for making a semiconductor device having an ultra-thin high-k gate dielectric
JP5203133B2 (en) Manufacturing method of semiconductor device
JP2009059882A (en) Semiconductor device
JP4181195B2 (en) Insulating film and semiconductor device using the same
EP2449579A2 (en) Methods of forming oxide layers on substrates
CN1551371A (en) Semiconductor device and method of manufacturing semiconductor device
US9786762B2 (en) Gate electrode of a semiconductor device, and method for producing same
US9722026B2 (en) Semiconductor structure in which film including germanium oxide is provided on germanium layer, and method for manufacturing semiconductor structure
JP4868910B2 (en) Semiconductor device and manufacturing method thereof
JP4649357B2 (en) Insulating film and semiconductor device
JP4590556B2 (en) Manufacturing method of semiconductor device
JP2002184773A (en) Method of forming thin film having high permittivity and method of manufacturing semiconductor device using the thin film having high permittivity
US7351626B2 (en) Method for controlling defects in gate dielectrics
US9159779B2 (en) Method of fabricating semiconductor device
WO2004107451A1 (en) Semiconductor device fitted with mis type field-effect transistor, process for producing the same and method of forming metal oxide film
KR100864871B1 (en) The manufacturing method of semiconductor device
JPWO2006022175A1 (en) Semiconductor device and manufacturing method thereof
JP2004158481A (en) Method of manufacturing semiconductor device
JP2005079563A (en) Manufacturing method for electronic device
Lee et al. Electrical Characteristics of Metal-Oxide-Semiconductor Capacitor with High-κ/Metal Gate Using Oxygen Scavenging Process
JP2009164635A (en) Method of manufacturing semiconductor apparatus using high permittivity thin film

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070925

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090521

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110715

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110824

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110909

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111003

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111021

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111115

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141125

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees