KR101138940B1 - 전원단 회로 - Google Patents

Abstract

본 발명은 전원 노이즈 제거 필터로 사용되는 기존의 칩 커패시터와 칩 인덕터의 설계를 인쇄회로기판에 인쇄된 패턴 형태로 설계함으로써, 칩 커패시터와 인덕터의 개수를 줄여서 제품 단가를 절감하고, 더불어 모듈의 크기를 최소화할 수 있다.

Description

전원단 회로{A POWER SOURCE CIRCUIT}

본 발명은 전원단 회로에 관한 것으로서, 무선기기분야에서 인쇄회로기판상에 실장된 모듈에 전원을 공급하는 지점에서 노이즈를 제거하는 전원단 회로에 관한 것이다.

일반적으로 IC나 모듈에 공급되는 전원에서 발생하는 노이즈는 커패시터 소자와 인덕터 소자의 조합을 통해 제거하는 것이 일반적이다. 저주파에서 발생하는 노이즈를 제거하기 위해서 100nF ~ 4.7uF의 큰 용량 값을 갖는 커패시터가 사용되고 있으며, 고주파에서 발생하는 노이즈를 제거하기 위해서 0.5pF ~ 100pF의 작은 용량값(0.5pF~100pF)을 갖는 커패시터가 사용되고 있다.

한편, 무선통신 기기에서 RF IC는 고주파 노이즈에 민감하므로, 작은 용량값의 커패시터를 많이 이용하며, 이들 또한 전원단과의 거리에 따라 동작 특성이 변하여, 응용에 많은 어려움이 있다.

또한 여러 종류의 커패시터와 인덕터가 칩 형태 즉, 칩 커패시터와 칩 인덕터로 구현되는 경우, 이 칩 형태의 커패시터와 인덕터를 각 전원단 마다 사용하는 것은 가격을 상승시키는 요인이 될 뿐만 아니라 IC나 모듈의 소형화 관점에서 칩 형태의 소자를 사용함에 따라 크기가 작고, 슬림(slim)한 제품 설계가 어렵다.

또한 크기가 작고, 슬림(slim)한 제품 설계를 위해서는 커패시터의 수를 줄이는 것이 중요한데, 커패시터의 수를 줄이기 위하여 종래에는 각 전원단 마다 연결된 커패시터를 단순제거하고, 성능을 확인하여 이상이 없으면 그대로 제거하는 단순한 방법으로 커패시터의 수를 줄이고 있다. 이러한 시행착오법에 따른 커패시터의 제거방법은 많은 시간이 소요되고, 결과적으로 제품 개발에 많은 시간이 소요된다.

따라서, 본 발명은 상기와 같은 문제점을 감안하여 창출한 것으로, 부품 설계 비용 및 설계 시간을 줄이고, 슬림한 부품 설계가 가능한 전원단 회로를 제공하는 데 있다.

상기와 같은 목적을 달성하기 위한 본 발명의 일면에 따른 전원단 회로는 인쇄회로기판 및 상기 인쇄회로기판에 인쇄된 필터를 포함한다. 여기서, 상기 필터는 전압 공급원으로부터 전원을 입력받아서 상기 인쇄 회로 기판에 실장된 집적 회로의 전원 입력 단자에 상기 전원을 전송하는 제1 라인 패턴과 상기 제1 라인 패턴으로부터 연장되어 션트 스터브(Shunt stub)로서 기능 하는 제2 라인 패턴을 포함하여, 상기 집적 회로 내의 회로 소자의 동작에 따라 발생한 노이즈 신호가 상기 전원 입력 단자를 통해 상기 전압 공급원 쪽으로 피드백하는 것을 방지한다.

본 발명의 다른 일면에 따른 전원단 회로는 복수의 층으로 이루어진 인쇄회로기판와, 상기 인쇄회로기판에 인쇄된 필터를 포함한다. 여기서, 상기 필터는 상기 복수의 층 중 어느 한 층에 인쇄되어, 전압 공급원으로부터 전원을 입력받아서 상기 인쇄회로기판에 실장된 집적 회로의 전원 입력 단자에 상기 전원을 전송하는 제1 라인 패턴 및 상기 제1 라인 패턴이 인쇄된 층과 다른 층에 인쇄되고, 비아홀을 통해 상기 제1 라인 패턴과 연결되어 션트 스터브(Shunt stub)로서 기능 하는 제2 라인 패턴을 포함하고, 상기 집적 회로 내의 회로 소자의 동작에 따라 발생한 노이즈 신호가 상기 전원 입력 단자를 통해 상기 전압 공급원 쪽으로 피드백하는 것을 방지하는 제2 라인 패턴을 포함한다.

본 발명에 의하면, 인쇄회로기판에 인쇄된 패턴 형태의 노이즈 제거 필터를 구비함으로써, 모듈의 소형화 관점에서 기존의 칩 부품 예컨대, 칩 커패시터 및 칩 인덕터를 제거하여 슬림한 제품 설계가 가능하다.

또한 전원단에 필요한 전원 노이즈 제거용 필터를 인쇄회로기판에 설계 가능한 인쇄된 패턴 형태로 구현함으로써, 부품의 단가를 절감할 수 있다.

또한 기존의 RF 분야에서 설계하는 대역 저지 필터(Band-stop filter: BSF)를 전원단 노이즈 제거 필터로 사용하는 관점에서 기술 응용 분야의 다양성을 가져왔다.

도 1은 본 발명의 일실시예에 따른 전원단 회로에 의해 제거되는 전원 노이즈를 설명하기 위한 도면이다.
도 2는 본 발명의 일실시예에 따른 전원단 회로를 보여주기 위한 구성도이다.
도 3은 도 2에 도시된 인쇄회로기판에 인쇄된 제1 전원단 필터의 패턴 형태의 일실시예를 보여주는 도면이다.
도 4는 도 2에 도시된 인쇄회로기판에 인쇄된 제1 전원단 필터의 패턴 형태의 다른 실시예를 보여주는 도면이다.
도 5는 도 2에 도시된 인쇄회로기판에 인쇄된 제1 전원단 필터의 패턴 형태의 또 다른 실시예를 보여주는 도면이다.
도 6은 도 2에 도시된 필터의 동작 특성을 시뮬레이션 한 결과를 보여주는 그래프이다.

본 발명에서 인쇄회로기판에 실장되는 커패시터(또는 칩 커패시터) 소자와 인덕터(또는 칩 인덕터) 소자의 조합으로 이루어진 기존의 전원단 노이즈 제거 필터를 인쇄회로기판상에 "인쇄된 패턴 형태"의 전원단 노이즈 제거 필터가 제안된다.

일반적으로 IC나 모듈은 DC 전원 입력을 외부에서 받아서 동작을 한다. 이때 전원을 받아들이는 전원 공급단에는 여러 개의 입력 단자가 존재하며, 이 단자들은 IC에서 주요 입력 핀(Input pin)으로 구성되어 있다. 이러한 전원단들은 전원 노이즈에 의해 내부의 회로의 동작특성에 많은 영향을 끼친다. 이에 각 입력 핀들에는 전원 노이즈를 제거하기 위한 커패시터의 설계가 요구된다.

한편, 상술한 전원 노이즈에 대해 고찰하면 아래에서 기술되는 도 1에 대한 설명과 같다.

도 1은 본 발명의 일실시예에 따른 전원단 회로에 의해 제거되는 전원 노이즈를 설명하기 위한 도면으로서, 도 1에 도시된 바와 같이, 일반적으로 IC(또는 모듈)의 내부에는 여러 개의 증폭기가 연결된 구조로 이루어지며, 각 증폭기들은 전원(Vcc1, Vcc2, ..., Vccn: 여기서 n은 자연수)을 공급을 받아서 동작한다. 각 증폭기는 특성 입력 신호를 입력받아서 증폭하는데, 이때 도 1에 도시된 바와 같이 증폭기에 의해 증폭된 신호가 피드백(Feedback)되어 무한 증폭(또는 발진) 등과 같은 오동작을 하게 된다. 이때 피드백된 신호가 전원의 노이즈 성분이 된다. 이러한 전원으로 들어오는 신호를 차단하기 위하여 디커플링(decoupling)용 커패시터를 사용하여 전원 노이즈를 제거하는 데, 이 피드백된 신호를 차단하는 역할을 커패시터나 인덕터 또는 이들의 조합이 담당하게 된다.

그런데, 전술한 바와 같이, 피드백된 신호를 차단하는 커패시터나 인덕터는 각 전원단마다 설계되어 비용 및 부품의 소형화 측면에서 바람직하지 못하다.

이에 본 발명에서는 커패시터(또는 칩 커패시터) 소자와 인덕터(또는 칩 인덕터) 소자의 조합으로 이루어진 기존의 전원단 노이즈 제거 필터를 인쇄회로기판상에 "인쇄된 패턴 형태"의 전원단 노이즈 제거 필터를 제안함으로써, 기존의 커패시터 소자와 인덕터 소자의 개수를 줄여서 제품 단가를 절감하고, 부품의 슬림화를 구현하고자 한다. 이를 통해 기존의 커패시터의 수를 줄이기 위한 시행착오법에 따른 튜닝 시간과 이에 따른 비용을 줄이고자 한다.

이하, 인쇄된 패턴 형태의 전원단 노이즈 제거 필터가 구비된 본 발명의 일싱시예에 대해 상세히 설명하기로 한다.

도 2는 본 발명의 일실시예에 따른 전원단 회로를 보여주기 위한 구성도이다.

도 2를 참조하면, 본 발명의 일실시예에 따른 전원단 회로는 인쇄회로기판(100: PCB)과 상기 인쇄회로기판(100)에 인쇄된 필터(140)를 포함하며, 본 발명의 이해를 돕기 위하여 도시된 바와 같이 인쇄회로기판(100: PCB)에 집적 회로(120)가 실장된 것으로 가정한다.

집적 회로(120)는 복수의 전원 입력 단자를 포함하며, 본 실시예에서는 3개의 전원 입력 단자들(Vccb, Vcc1, Vcc2)을 갖는 집적 회로(120)가 예시되지만, 이에 한정되는 것은 아니며, 3개 이상의 전원 입력 단자들을 갖는 집적 회로(120)의 경우에서도 본 발명의 전원단 회로가 적용될 수 있음은 자명하다. 집적 회로(120)는 3개의 전원 입력 단자들(Vccb, Vcc1, Vcc2) 이외에 바이어스 단자(Bias), 입력 단자(IN), 출력 단자(RF_OUT), 셧다운 단자(Shutdown: SHDN) 및 복수의 접지 단자(GND1, GND2, GND3) 등이 더 구비될 수 있다.

상기 집적 회로(120)의 내부에는 바이어스 회로(Bias Circuit: BC), 입력 매칭 회로(Input Matching circuit: IM), 직렬적으로 연결된 3개의 증폭기(AMP1, AMP2, AMP3) 등이 구비될 수 있다. 바이어스 회로(BC)는 바이어스 단자(Bias), 셧다운 단자(SHDN) 및 전원 입력 단자(Vccb)와 연결되어, 상기 전원 입력 단자(Vccb)를 통해 상기 필터(140)에 의해 전원 노이즈가 제거된 전원을 3개의 증폭기(AMP1, AMP2, AMP3)에 공통으로 제공한다. 전원 노이즈가 제거된 전원을 공급받은 3개의 증폭기들(AMP1, AMP2, AMP3)들은 각자의 증폭 동작을 하게 된다. 이하, 설명의 편의를 위해 3개의 증폭기들(AMP1, AMP2, AMP3)들을 제1 증폭기(AMP1), 제2 증폭기(AMP2), 제3 증폭기(AMP3)라 각각 칭한다. 제1 증폭기(AMP1)는 입력 매칭 회로(IM)를 통해 입력 단자(IN)와 연결되어, 입력 신호를 입력받고, 상기 제1 증폭기(AMP1)의 출력단은 제1 커패시터(C1)를 통해 제2 증폭기(AMP2)의 입력단과 연결되며, 상기 제1 증폭기(AMP1)의 출력단과 상기 전원 입력 단자(Vcc1) 사이에는 제1 인덕터( L1)가 연결된다. 따라서, 제2 증폭기(AMP2)의 입력단에는 상기 전원 입력 단자(Vcc1)를 통해 상기 필터(140)에 의해 전원 노이즈가 제거된 전원과 제1 증폭기(AMP1)에 의해 증폭된 출력 신호를 입력받는다. 유사한 연결구조로, 제2 증폭기(AMP2)와 제3 증폭기(AMP3) 사이에는 병렬 연결된 제2 커패시터(C2)와 제2 인덕터(L2)가 구비되고, 여기서, 제2 인덕터(L2)는 제2 증폭기(AMP2)의 출력단과 상기 전원 입력 단자(Vcc2) 사이에 연결된다. 제3 증폭기(AMP3)의 출력단은 출력 단자(RF_OUT)와 연결되어, 상기 제3 증폭기(AMP3)에 의해 최종적으로 증폭된 출력 신호를 출력 단자를 통해 출력한다. 그 밖에 집적 회로에 내부 구비된 다른 구성들에 대한 구체적인 연결구조 및 상술한 회로 구성들 즉, 바이어스 회로(Bias Circuit: BC), 입력 매칭 회로(Input Matching circuit: IM), 직렬적으로 연결된 3개의 증폭기(AMP1, AMP2, AMP3)에 대한 구체적인 동작 설명은 본 발명의 요지를 불필요하게 흐릴 여지가 있으므로, 구체적인 설명은 생략한다.

이하, 본 발명의 주요한 기술적 특징인 필터(140)에 대해 상세히 설명하기로 한다.

도 2에 도시된 바와 같이, 필터(140)는 RF 기술분야에서 사용하는 대역 저지 필터(Band Stop Filter)를 응용한 구성으로서, 집적 회로(120) 내의 증폭기들(AMP1, AMP2, AMP3)의 증폭 동작에 따라 발생한 노이즈 신호가 상기 전원 입력 단자들(Vccb, Vcc1, Vcc2)를 통해 전압 공급원(도시되지 않음) 쪽으로 피드백하는 것을 방지한다.

구체적으로, 필터(140)는 인쇄된 패턴 형태로 구현된 복수의 전원단 필터를 포함하며, 도 2에서는 각 전원단 필터가 인쇄된 패턴으로 구현된 것임을 보이기 위하여 점선 박스(box)로 도시되며, 본 실시예에서는 3개의 전원 입력 단자(Vccb, Vcc1, Vcc2) 및 1개의 출력 단자(RF_OUT)에 각각 연결된 4개의 전원단 필터(BSF1, BSF2, BSF3, BSF4)가 예시되지만, 전원단 필터의 개수가 집적 회로(120)에 구비된 단자의 수에 따라 결정되는 것은 아니며, 5개 이상의 전원단 필터로 구현될 수 있다. 설명의 편의를 위하여 4개의 전원단 필터들(BSF1, BSF2, BSF3, BSF4)은 제1 전원단 필터(BSF1), 제2 전원단 필터(BSF2), 제3 전원단 필터(BSF3) 및 제4 전원단 필터(BSF4)라 칭한다.

제1 전원단 필터(BSF1)는 전원 입력 단자(Vccb)와 연결되어, 집적 회로(120)에서 발생한 전원 노이즈가 전원(Vcc) 쪽(또는 전원 공급부: 미도시)으로 피드백되는 것을 필터링 한다. 유사한 연결 방식으로 제2 전원단 필터(BSF2)는 전원 입력 단자(Vcc1)와 연결되고, 제3 전원단 필터(BSF3)은 전원 입력 단자(Vcc2)와 연결되고, 제4 전원단 필터(BSF4)는 출력 단자와 연결되어, 각각 집적 회로(120)에서 발생한 전원 노이즈가 피드백되는 것을 필터링 한다.

이하, 인쇄된 패턴 형태로 구현된 복수의 전원단 필터 각각에 대해 구체적으로 설명하기로 한다. 여기서, 복수의 전원단 필터 각각은 동일한 구성 및 기능을 갖는다. 따라서 하나의 전원단 필터(BSF1)에 대한 설명으로 나머지 전원단 필터에 대한 설명을 대신한다.

도 3은 도 2에 도시된 인쇄회로기판에 인쇄된 제1 전원단 필터의 패턴 형태의 일실시예를 보여주는 도면이다.

도 3을 참조하면, 제1 전원단 필터(BSF1)은 특정 주파수대의 전원 노이즈를 제거하는 대역 저지 필터(Band Stop Filter)를 인쇄회로기판에 인쇄된 패턴 형태로 구현하여 전원 입력단(Vccb)에 연결된다.

기본 패턴 형태가 도 3의 (a)에 나타나며, 도 3의 (a)에 도시된 바와 같이, 그 기본 패턴 형태는 션트 스터브(Shunt stub)로 구현될 수 있다. 여기서, 스터브(stub)는 RF 기술의 Microstrip/Stripline 회로에서 임피던스 매칭을 위한 용도로서, 신호 전송 이외에 부가적으로 달리는 선로를 지칭하는 용어로 사용된다.

스터브에는 선로에 수직한 방향으로 연장되는 션트 스터브(Shunt stub)와 선로방향과 동일한 방향으로 연장되는 시러어스 스터브(Series stub)로 구분되는데, 션트 스터브(Shunt stub)와 시러어스 스터브(Series stub) 모두 원래 신호를 전송하기 위한 선로에 부가적으로 연장되어 매칭을 하기 위한 역할을 하게 된다.

한편, 션트 스터브(Shunt stub)에는 오픈 스터브(open stub)과 쇼트 스터브(short stub)로 나뉠 수 있으며, 쇼트 스터브는 스터브 끝단에 비아(via)를 형성하여 Ground와 접지시킨 경우이며, 본 실시예에서는 오픈 스터브 형태의 일례가 기술된다.

오픈 스터브는 도 3의 (a)에 도시된 바와 같다. 즉, 전압 공급원으로부터 전원을 입력받아서 상기 인쇄 회로 기판(100)에 실장된 집적 회로(120)의 전원 입력 단자(Vccb)에 연결되는 제1 라인 패턴(P1)과 상기 제1 라인 패턴(P1)의 길이방향에 수직한 방향으로 연장되는 제2 라인 패턴(P2)으로 구현될 수 있다. 이때, 상기 제2 라인 패턴(P2)의 길이(L2)는 λ/4로 설계되는 데, RF 이론에 의하면 λ/4 길이의 오픈 스터브는 입력지점에서 쇼트(short)로 인식된다. 이러한 RF 이론에 근거하여 집적 회로(120)의 전원 입력단(Vccb)에 연결하면, 특정 주파수대의 전원 노이즈를 필터링하는 대역 저지 필터(BSF)를 구현할 수 있다.

도 3의 (b)에서는 도 3의 (a)에 도시된 오픈 스터브의 다른 예로서, 도 3의 (a)의 제2 라인 패턴(P2)이 집적 회로(120)의 전원 입력 단자(Vccb) 쪽에 인접한 제1 라인 패턴(P1)의 일단부로부터 'L'자 형상으로 연장된다. 도 3의 (b)에 예시된 오픈 스터브의 경우, 도 3의 (a)의 오픈 스터브에 비해 상대적으로 그 크기를 줄일 수 있는 효과가 있다. 일반적으로 주파수 대역이 높아질수록 전체 패턴의 크기는 작게 설계되지만, ISM(Industrial, Scientific, Medical) 대역에서는 전체 패턴의 크기를 작게 설계하는데 한계가 있으며, 경우에 따라서는 전체 패턴의 크기를 크게 설계하는 경우도 있다. 따라서, ISM 대역에서 설계되는 필터의 경우, 도 3의 (b)의 패턴 형태가 도 3의 (a)의 패턴 형태보다 바람직할 수 있다.

도 4는 도 2에 도시된 인쇄회로기판에 인쇄된 제1 전원단 필터의 패턴 형태의 다른 실시예를 보여주는 도면이다.

도 4를 참조하면, 본 발명의 다른 실시예에 따른 제1 전원단 필터(BSF1)의 패턴 형태에서는 제1 라인 패턴(P1)과 제2 라인 패턴(P2)이 일체형으로 구현된 도 3의 오픈 스터브와는 달리 제1 라인 패턴(P1)과 제2 라인 패턴(P2)이 분리된 형태로 서로 다른 층에 형성된 오픈 스터브가 예시된다.

구체적으로, 본 발명의 다른 실시예에 따른 제1 전원단 필터(BSF1)는 도 4의 (a)에 도시된 바와 같이, 인쇄회로기판(100)의 어느 한 층에 인쇄되어, 상기 인쇄회로기판에 실장된 집적 회로(120)의 전원 입력 단자(Vccb)에 연결되는 제1 라인 패턴(P1)과, 상기 제1 라인 패턴(P2)이 형성된 층과 다른 층(예컨대, 상기 제1 라인 패턴이 형성된 층의 상위층)에 인쇄되고, 비아홀(V1)을 통해 상기 제1 라인 패턴(P1)과 연결되어 션트 스터브(Shunt stub)로서 기능 하는 제2 라인 패턴(P2)으로 구현된다.

도 4의 (b)에서는 'L' 자 형태로 패터닝된 제2 라인 패턴(P2)을 제1 라인 패턴(P1)과 층을 달리하여 배치함으로써, ISM 대역에서 전체 패턴 크기를 줄일 수 있는 예가 도시된다.

도 5는 도 2에 도시된 인쇄회로기판에 인쇄된 제1 전원단 필터의 패턴 형태의 또 다른 실시예를 보여주는 도면이다.

도 5에서는 제2 라인 패턴(P2)이 제1 라인 패턴(P1)이 형성된 층과 다른 층에 형성되며, 그 패턴 형태가 일단부가 개구(open)된 'ㅁ'자 형상으로 패터닝된 예가 나타난다.

구체적으로, 도 5에서의 제2 라인 패턴(P2)은 상기 전원 입력 단자(Vccb) 쪽에 인접한 상기 제1 라인 패턴(P1)의 일단부와 비아홀(V3)을 통해 전기적으로 연결되고, 상기 제1 라인 패턴(P1)과 수직하게 연장하는 제3-1 라인 패턴(P3-1)과, 상기 제3-1 라인 패턴(P3-1)의 끝단부로부터 상기 제1 라인 패턴(P1)과 수평하게 연장하는 제3-2 라인 패턴(P3-2)과, 상기 제3-2 라인 패턴(P3-2)의 끝단부로부터 연장되어, 상기 제1 라인 패턴(P1)의 하부를 가로지르는 제3-3 라인 패턴(P3-3) 및 상기 제3-3 라인 패턴(P3-3)의 끝단부로부터 상기 전원 입력 단자(Vccb) 쪽으로 연장되는 제3-4 라인 패턴(P3-4)으로 구현된다.

이와 같이, 제2 라인 패턴(P2)이 'ㅁ'자 형상으로 패터닝된 오픈 스터브는 도 3 및 도 4에서 제2 라인 패턴(P2)이 'L'자 형상으로 패터닝된 오픈 스터브 보다 전체 패턴 크기를 더욱 줄일 수 있다.

도 6은 도 2에 도시된 필터의 동작 특성을 시뮬레이션 한 결과를 보여주는 그래프이다.

도 6을 참조하면, S21 그래프이며, 2.4GHz에서 15dB의 제거되는 특성을 나타내는 것이다. 제시된 BSF는 2.4GHz에서 노이즈가 들어오는 것을 15dB 차단할 수 있음을 보여준다.

이상, 본 발명에 구성에 대하여 바람직한 실시예를 들어 구체적으로 설명하였으나, 본 발명의 기술 분야에 통상의 지식을 가진 자라면 본 명세서에 개시된 사항을 토대로 본 발명의 범위에 속하는 다양한 변형과 변경을 가할 수 있을 것이다. 따라서 본 발명의 보호범위는 이하의 특허청구범위의 기재에 의하여 정하여져야 할 것이다.

Claims (7)

1. 삭제
2. 삭제
3. 삭제
4. 복수의 층으로 이루어진 인쇄회로기판; 및
   상기 인쇄회로기판에 인쇄된 필터:를 포함하고,
   상기 필터는,
   상기 복수의 층 중 어느 한 층에 인쇄되어, 전압 공급원으로부터 전원을 입력받아서 상기 인쇄회로기판에 실장된 집적 회로의 전원 입력 단자에 상기 전원을 전송하는 제1 라인 패턴; 및
   상기 제1 라인 패턴이 인쇄된 층과 다른 층에 인쇄되고, 비아홀을 통해 상기 제1 라인 패턴과 연결되어 션트 스터브(Shunt stub)로서 기능 하는 제2 라인 패턴을 포함하고, 상기 집적 회로 내의 회로 소자의 동작에 따라 발생한 노이즈 신호가 상기 전원 입력 단자를 통해 상기 전압 공급원 쪽으로 피드백하는 것을 방지하는 제2 라인 패턴을 포함하되,
   상기 제2 라인 패턴은,
   상기 전원 입력 단자 쪽에 인접한 상기 제1 라인 패턴의 일단부와 비아홀을 통해 전기적으로 연결되고, 상기 제1 라인 패턴과 수직하게 연장하는 제2-1 라인 패턴;
   상기 제2-1 라인 패턴의 끝단부로부터 상기 제1 라인 패턴과 수평하게 연장하는 제2-2 라인 패턴;
   상기 제2-2 라인 패턴의 끝단부로부터 연장되어, 상기 제1 라인 패턴을 가로지르는 제2-3 라인 패턴; 및
   상기 제2-3 라인 패턴의 끝단부로부터 상기 전원 입력 단자 쪽으로 연장되는 제2-4 라인 패턴을 포함하는 것을 특징으로 하는 전원단 회로.
   
5. 제4항에 있어서, 상기 제2 라인 패턴은,
   'L' 형상인 것을 특징으로 하는 전원단 회로.
   
6. 제4항에 있어서, 상기 제2 라인 패턴은,
   한쪽 모서리 부분이 개방된 'ㅁ'자 형상인 것을 특징으로 하는 전원단 회로.
7. 삭제

Images