KR101137884B1

KR101137884B1 - A liquid crystal display device

Info

Publication number: KR101137884B1
Application number: KR1020050047649A
Authority: KR
Inventors: 이진상
Original assignee: 엘지디스플레이 주식회사
Priority date: 2005-06-03
Filing date: 2005-06-03
Publication date: 2012-04-25
Also published as: KR20060126053A

Abstract

본 발명은 LOG형 신호전송라인의 수를 감소시켜 화상의 품질을 높일 수 있는 액정표시장치 및 이의 구동방법에 관한 것으로, 화상을 표시하기 위한 다수개의 화소들, 및 상기 화소들을 정의하기 위해 서로 교차하는 다수개의 게이트 라인들 및 데이터 라인들을 갖는 액정패널; 상기 액정패널을 구동하기 위한 각종 신호를 출력하는 구동회로부; 상기 액정패널에 접속된 다수개의 TCP(Tape Carrier Package); 상기 각 TCP에 실장되어 상기 게이트 라인들을 구동하기 위한 게이트 드라이브 IC(Integrated Circuit); 상기 각 TCP간 그리고, 상기 TCP와 구동회로부간에 라인 온 글래스 방식으로 형성되어 상기 각종 신호를 각 TCP에 전송하는 다수개의 신호전송라인들; 상기 각 TCP에 형성되어 상기 신호전송라인으로부터의 각종 신호를 전달받고, 이를 상기 게이트 드라이브 IC 및 액정패널에 전달하는 다수개의 입력라인들; 및, 상기 입력라인들 중 어느 하나로부터의 신호를 입력받아 상기 게이트 드라이브 IC를 구동하기 위한 구동전원을 발생하는 구동전원 발생부를 포함하는 것이다.The present invention relates to a liquid crystal display and a driving method thereof capable of increasing the quality of an image by reducing the number of LOG signal transmission lines, and a plurality of pixels for displaying an image and crossing each other to define the pixels. A liquid crystal panel having a plurality of gate lines and data lines; A driving circuit unit which outputs various signals for driving the liquid crystal panel; A plurality of tape carrier packages (TCP) connected to the liquid crystal panel; A gate drive integrated circuit (IC) mounted on each TCP to drive the gate lines; A plurality of signal transmission lines formed in a line on glass manner between each TCP and between the TCP and the driving circuit unit to transmit the various signals to each TCP; A plurality of input lines formed at each TCP to receive various signals from the signal transmission line and to transfer the signals to the gate drive IC and the liquid crystal panel; And a driving power generation unit configured to receive a signal from any one of the input lines and generate driving power for driving the gate drive IC.

액정표시장치, 라인 온 글래스(LOG; Line On Glass), 공통전압, 구동전원 LCD, Line On Glass (LOG), Common Voltage, Driving Power

Description

Liquid crystal display device

도 1은 종래의 게이트 PCB가 제거된 LOG형 액정표시장치의 구성도1 is a configuration diagram of a LOG type liquid crystal display device with a conventional gate PCB removed

도 2는 본 발명의 실시예에 따른 액정표시장치의 구성도2 is a block diagram of a liquid crystal display according to an exemplary embodiment of the present invention.

도 3은 도 2의 구동전원 발생부에 대한 상세 구성도.3 is a detailed configuration diagram of the driving power generator of FIG. 2.

도 4는 도 3은 도 2의 구동전원 발생부에 대한 또 다른 상세 구성도FIG. 4 is a further detailed configuration diagram of the driving power generator of FIG. 2.

＊도면의 주요부에 대한 부호 설명* Explanation of symbols on the main parts of the drawings

251 : 시스템 252 : 타이밍 콘트롤러251 System 252 Timing Controller

253 : 직류-직류 변환기 202 : PCB253: DC-DC converter 202: PCB

201 : 액정패널 201a : 제 1 기판201: liquid crystal panel 201a: first substrate

201b : 제 2 기판 277 : 데이터 드라이브 IC201b: second substrate 277: data drive IC

222 : 데이터 TCP 288 : 게이트 드라이브 IC222: Data TCP 288: Gate Drive IC

211 : 게이트 TCP 231, 231 : 링크라인211: gate TCP 231, 231: link line

299 : 게이트 신호 입력라인 272 : LOG형 신호전송라인299: gate signal input line 272: LOG type signal transmission line

244a, 255a : 입력라인 244b, 255b : 출력라인244a, 255a: input line 244b, 255b: output line

271 : 신호전송라인 L1 : 게이트 고전압 전송라인271: signal transmission line L1: gate high voltage transmission line

L2 : 게이트 저전압 전송라인 L3 : 공통전압 전송라인L2: Gate low voltage transmission line L3: Common voltage transmission line

L4 : 접지전압 전송라인 Ln : 게이트 제어신호 전송라인L4: Ground voltage transmission line Ln: Gate control signal transmission line

L1` : 게이트 고전압 입력라인 L2` : 게이트 저전압 입력라인L1`: gate high voltage input line L2`: gate low voltage input line

L3` : 공통전압 입력라인 L4` : 접지접안 입력라인L3`: common voltage input line L4`: ground eyepiece input line

Ln` : 게이트 제어신호 입력라인 GL : 게이트 라인Ln`: Gate control signal input line GL: Gate line

DL : 데이터 라인 200 : 구동전원 발생부DL: Data line 200: Drive power generator

본 발명은 액정표시장치에 관한 것으로, 특히 공통전압으로부터 구동전원을 생성하여 라인 온 글래스형 신호전송라인의 수를 감소시킬 수 있는 액정표시장치 및 이의 구동방법에 대한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device, and more particularly, to a liquid crystal display device and a driving method thereof capable of reducing the number of line on glass type signal transmission lines by generating driving power from a common voltage.

액정표시장치는 전계를 이용하여 유전이방성을 갖는 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여, 액정표시장치는 화소들이 매트릭스형으로 배열된 액정패널과, 상기 액정패널을 구동하기 위한 구동회로를 구비한다.A liquid crystal display device displays an image by adjusting a light transmittance of a liquid crystal having dielectric anisotropy using an electric field. To this end, the liquid crystal display includes a liquid crystal panel in which pixels are arranged in a matrix, and a driving circuit for driving the liquid crystal panel.

상기 액정패널은 화소들이 데이터 신호에 따라 광투과율을 조절함으로써 화상을 표시하게 된다.The liquid crystal panel displays images by adjusting light transmittance of pixels according to data signals.

구동회로는 액정패널의 게이트 라인들을 구동하기 위한 게이트 드라이버와, 데이터 라인들을 구동하기 위한 데이터 드라이버와, 게이트 드라이버 및 데이터 드라이버에 타이밍 제어신호와 데이터 신호를 공급하는 타이밍 콘트롤러와, 전압을 공급하는 전원부를 구비한다.The driving circuit includes a gate driver for driving the gate lines of the liquid crystal panel, a data driver for driving the data lines, a timing controller for supplying timing control signals and data signals to the gate driver and the data driver, and a power supply unit for supplying voltage. It is provided.

상기 게이트 드라이버와 데이터 드라이버는 다수개의 집적회로(Integrated Circuit;이하, IC라 함)들로 분리되어 집적화되어 칩 형태로 제작된다. 집적화된 드라이브 IC 각각은 TCP(Tape Carrier Package) 상에 실장되어 TAB(Tape Automated Bonding) 방식으로 액정패널과 전기적으로 접속된다. 또한 드라이브 IC는 COG(Chip On Glass) 방식으로 액정패널 상에 직접 실장되기도 한다. 타이밍 콘트롤러와 전원부는 칩 형태로 제작되어 메인 PCB(Printed Circuit Board) 상에 실장된다.The gate driver and the data driver are separated into a plurality of integrated circuits (hereinafter, referred to as ICs), integrated, and manufactured in a chip form. Each integrated drive IC is mounted on a tape carrier package (TCP) and electrically connected to the liquid crystal panel by a tape automated bonding (TAB) method. In addition, the drive IC may be directly mounted on the liquid crystal panel using a chip on glass (COG) method. The timing controller and power supply are manufactured in chip form and mounted on a main PCB (Printed Circuit Board).

여기서 TCP에 의해 액정패널에 접속되는 드라이브 IC들은 FPC(Flexable Printed Circuit)와 서브 PCB를 통해 메인 PCB의 타이밍 콘트롤러, 직류-직류 변환기, 및 시스템과 접속된다. 구체적으로, 데이터 드라이브 IC들은 데이터 FPC와 데이터 PCB에 실장되는 신호전송라인들을 통해 타이밍 콘트롤러로부터의 각종 타이밍 제어신호들 및 화상 데이터를 공급받음과 아울러, 상기 직류-직류 변환기로부터의 각종 전압, 및 상기 시스템의 전원으로부터의 구동전원을 공급받게 된다. 게이트 드라이브 IC들은 게이트 FPC와 게이트 PCB에 실장되는 신호전송라인들을 통해 타이밍 콘트롤러로부터의 각종 타이밍 제어신호들을 공급받음과 아울러, 상기 직류-직류 변환기로부터의 각종 전압, 및 상기 시스템의 전원으로부터의 구동전원을 공급받게 된다.The drive ICs connected to the liquid crystal panel by TCP are connected to a timing controller, a DC-DC converter, and a system of the main PCB through a flexible printed circuit (FPC) and a sub-PCB. Specifically, the data drive ICs are supplied with various timing control signals and image data from the timing controller through signal transmission lines mounted on the data FPC and the data PCB, and various voltages from the DC-DC converter. It receives the driving power from the system power. The gate drive ICs receive various timing control signals from the timing controller through signal transmission lines mounted on the gate FPC and the gate PCB, as well as various voltages from the DC-DC converter and driving power from the power supply of the system. Will be supplied.

이와 같이, COG 방식으로 액정패널에 실장되는 게이트 드라이브 IC들 및 데이터 드라이브 IC들은 액정패널은 FPC와 액정패널에 실장되는 라인 온 글래스(Line On Glass; 이하 LOG라 함)형 신호라인들을 통해 타이밍 콘트롤러로, 직류-직류 변환기, 및 시스템으로부터의 각종 신호, 전압, 및 구동전원을 공급받게 된다.As described above, the gate drive ICs and the data drive ICs mounted on the liquid crystal panel in the COG method are the timing controller through the line on glass (LOG) type signal lines mounted on the FPC and the liquid crystal panel. And a variety of signals, voltages, and drive power from the DC-DC converter and the system.

최근에는 구동 IC들이 TCP를 통해 액정패널과 접속되는 경우에도 LOG형 신호라인들을 채택하여 PCB를 제거함으로써 액정표시장치가 더욱 박형화되게 하고 있다. 특히 상대적으로 적은 신호를 전달하는 게이트 PCB를 제거하고 게이트 드라이브 IC들에 타이밍 제어신호들 및 전압들을 공급하는 신호전송라인들을 LOG형으로 액정패널상에 형성하고 있다. 이에 따라, TCP에 실장된 게이트 드라이브 IC들은 PCB, 데이터 TCP, LOG 신호전송라인, 및 게이트 TCP를 경유하여 타이밍 콘트롤러로부터의 타이밍 제어신호와 전원부로부터의 전원전압을 공급받게 된다.Recently, even when the driving ICs are connected to the liquid crystal panel through TCP, the LCD type signal lines are adopted to remove the PCB, thereby making the liquid crystal display device even thinner. In particular, signal transmission lines for removing the gate PCB that transmits a relatively small signal and supplying timing control signals and voltages to the gate drive ICs are formed on the liquid crystal panel. Accordingly, the gate drive ICs mounted on the TCP are supplied with the timing control signal from the timing controller and the power supply voltage from the power supply unit via the PCB, the data TCP, the LOG signal transmission line, and the gate TCP.

이를 첨부된 도면을 참조하여 좀 더 구체적으로 설명하면 다음과 같다.Hereinafter, the present invention will be described in more detail with reference to the accompanying drawings.

도 1은 종래의 게이트 PCB가 제거된 LOG형 액정표시장치의 구성도이다.1 is a block diagram of a LOG type liquid crystal display device with a conventional gate PCB removed.

게이트 PCB가 제거된 LOG형 액정표시장치는, 도 1에 도시된 바와 같이, 타이밍 콘트롤러(152)와 직류-직류 변환기(153)를 포함하는 PCB(Printed Circuit Board)(102)와, 화상을 표시하기 위한 액정패널(101)과, 데이터 드라이브 IC(177)를 실장하여 상기 PCB(102)와 액정패널(101) 사이에 접속된 다수개의 데이터 TCP들(122)과, 게이트 드라이브 IC(188)를 실장하여 액정패널(101)에 접속된 다수개의 게이트 TCP들(111)을 구비한다.The LOG type liquid crystal display device with the gate PCB removed, as shown in FIG. 1, displays a printed circuit board (PCB) 102 including a timing controller 152 and a DC-DC converter 153, and an image. A liquid crystal panel 101, a data drive IC 177, and a plurality of data TCPs 122 and a gate drive IC 188 connected between the PCB 102 and the liquid crystal panel 101. A plurality of gate TCPs 111 are mounted and connected to the liquid crystal panel 101.

여기서, 상기 액정패널(101)은 서로 마주보는 두 개의 유리 가판과, 상기 유리 가판 사이에 형성된 액정층을 포함하는 것으로, 상기 두 개의 유리 기판 중 하나(이하, 제 1 기판(101a)으로 표기)에는 상술한 게이트 라인들(GL), 데이터 라인들(DL), TFT, 및 화상을 표시하기 위한 화소전극이 구비되어 있으며, 나머지 유리 기판(이하, 제 2 기판(101b)으로 표기)에는 컬러를 표현하기 위한 컬러필터층, 상 기 화소를 제외한 부분에 형성되어 빛을 차광하는 블랙매트릭스층, 및 공통전극이 형성되어 있다. 여기서, 상술한 게이트 TCP(111), 및 데이터 TCP(122)는 상기 액정패널(101)의 제 1 기판(101a)상에 접속된다.Here, the liquid crystal panel 101 includes two glass substrates facing each other and a liquid crystal layer formed between the glass substrates, one of the two glass substrates (hereinafter, referred to as a first substrate 101a). The gate lines GL, the data lines DL, the TFTs, and the pixel electrodes for displaying an image are provided. The remaining glass substrate (hereinafter, referred to as the second substrate 101b) includes color. A color filter layer for expressing, a black matrix layer formed on a portion excluding the pixel to block light, and a common electrode are formed. Here, the above-described gate TCP 111 and data TCP 122 are connected on the first substrate 101a of the liquid crystal panel 101.

또한, 상기 액정표시장치는 상기 타이밍 콘트롤러(152), 직류-직류 변환기(153), 상기 게이트 드라이브 IC(188), 및 상기 데이터 드라이브 IC(177)를 구동하기 위한 구동전원을 공급하는 시스템(151)을 더 포함한다. 구체적으로, 상기 구동전원은 상기 시스템(151)의 전원으로부터 상기 열거한 게이트 드라이브 IC(188), 데이터 드라이브 IC(177), 타이밍 콘트롤러(152), 및 직류-직류 변환기(153)에 각각 공급된다.The liquid crystal display device also provides a system 151 for supplying driving power for driving the timing controller 152, the DC-DC converter 153, the gate drive IC 188, and the data drive IC 177. More). Specifically, the driving power is supplied from the power supply of the system 151 to the above-mentioned gate drive IC 188, data drive IC 177, timing controller 152, and DC-DC converter 153, respectively. .

여기서, 상기 액정패널(101)은 매트릭스형태로 배열된 다수개의 화소들, 및 상기 화소들을 정의하기 의해 서로 수직교차하도록 배열된 다수개의 게이트 라인들(GL) 및 데이터 라인들(DL)을 갖는다. 상기 게이트 라인들(GL)은 상기 게이트 드라이브 IC들(188)에 의해서 구동되며, 상기 데이터 라인들(DL)은 상기 데이터 드라이브 IC들(177)에 의해서 구동된다.The liquid crystal panel 101 includes a plurality of pixels arranged in a matrix, and a plurality of gate lines GL and data lines DL arranged to vertically cross each other by defining the pixels. The gate lines GL are driven by the gate drive ICs 188, and the data lines DL are driven by the data drive ICs 177.

상기 게이트 TCP(111)에는 다수개의 입력라인들(155a) 및 출력라인들(155b)이 형성되어 있는데, 상기 입력라인들(155a) 각각은 상기 게이트 TCP(111)에 실장된 게이트 드라이브 IC(188)의 입력핀에 연결되고, 상기 출력라인들(155b) 각각은 상기 게이트 드라이브 IC(188)의 출력핀에 연결된다. 따라서, 상기 게이트 드라이브 IC(188)는, 상기 입력라인들(155a)을 통해 상기 타이밍 콘트롤러(152) 및 직류-직류 변환기(153)로부터의 각종 신호를 공급받아 스캔 펄스전압을 생성하고, 이를 자신의 출력핀들(155b)을 통해 순차적으로 출력한다. 이 출력핀들(155b) 각각은 링크라인(132)을 통해 각 게이트 라인(GL)에 전기적으로 연결되어 있기 때문에, 결국, 상기 각 게이트 드라이브 IC(188)로부터 출력된 스캔 펄스전압들은 상기 게이트 라인들(GL)에 순차적으로 공급된다.A plurality of input lines 155a and output lines 155b are formed on the gate TCP 111, and each of the input lines 155a is a gate drive IC 188 mounted on the gate TCP 111. The output lines 155b are connected to the output pins of the gate drive IC 188. Accordingly, the gate drive IC 188 receives various signals from the timing controller 152 and the DC-DC converter 153 through the input lines 155a and generates a scan pulse voltage. Are sequentially output through the output pins 155b. Since each of the output pins 155b is electrically connected to each gate line GL through a link line 132, the scan pulse voltages output from the respective gate drive ICs 188 are eventually connected to the gate lines. It is supplied sequentially to GL.

상기 데이터 TCP(122)에는 다수개의 입력라인들(144a) 및 출력라인들(144b)이 형성되어 있는데, 상기 입력라인들(144a) 각각은 상기 데이터 TCP(122)에 실장된 데이터 드라이브 IC(177)의 입력핀에 연결되고, 상기 출력라인들(144b) 각각은 상기 데이터 드라이브 IC(177)의 출력핀에 연결된다. 따라서, 상기 데이터 드라이브 IC(177)는, 상기 입력라인들(144a)을 통해 상기 타이밍 콘트롤러(152) 및 직류-직류 변환기(153)로부터의 각종 신호를 공급받아 화상 데이터를 생성하고, 이를 자신의 출력핀들(144b)을 통해 동시에 출력한다. 이 출력핀들(144b) 각각은 링크라인(131)을 통해 각 데이터 라인(DL)에 전기적으로 연결되어 있기 때문에, 결국, 상기 각 데이터 드라이브 IC(177)로부터 출력된 화상 데이터는 상기 데이터 라인(DL)들에 동시에 공급된다.A plurality of input lines 144a and output lines 144b are formed in the data TCP 122, and each of the input lines 144a is a data drive IC 177 mounted on the data TCP 122. The output lines 144b are connected to the output pins of the data drive IC 177. Accordingly, the data drive IC 177 receives various signals from the timing controller 152 and the DC-DC converter 153 through the input lines 144a to generate image data, and to generate image data thereof. Outputs simultaneously through the output pins 144b. Since each of the output pins 144b is electrically connected to each data line DL through the link line 131, the image data output from each of the data drive ICs 177 is eventually transferred to the data line DL. Are supplied simultaneously.

특히, 상기 데이터 TCP(122)들 중 첫 번째 데이터 TCP(122)(도 2의 데이터 TCP(122)들 중 가장 좌측에 위치한 데이터 TCP(122))에는, 상기 각 게이트 드라이브 IC(188)에서 필요로 하는 신호들을 전송하는 게이트 신호 입력라인들(199)이 형성되어 있는데, 상기 게이트 신호 입력라인들(199)은 액정패널(101)상에 형성된 LOG형 신호전송라인들(172)을 통해 상기 첫 번째 게이트 TCP(111)(도 2의 게이트 TCP(111)들 중 가장 상측에 위치한 게이트 TCP(111))에 연결된다. 즉, 상기 LOG 신 호전송라인들(172)은 상기 첫 번째 데이터 TCP(122)와 상기 첫 번째 게이트 TCP(111)간을 연결한다. 다시말하면, 상기 LOG형 신호전송라인들(172)의 각 일측은 상기 첫 번째 게이트 TCP(111)에 형성된 입력라인들(155a) 각각에 연결되고, 상기 LOG형 신호전송라인들(172)의 각 타측은 상기 첫 번째 데이터 TCP(122)에 형성된 게이트 신호 입력라인들(199) 각각에 연결된다.In particular, the first data TCP 122 of the data TCP 122 (the data TCP 122 located on the leftmost side of the data TCP 122 of FIG. 2) is required by each gate drive IC 188. Gate signal input lines 199 are formed to transmit signals, and the first gate signal input lines 199 are formed through the LOG signal transmission lines 172 formed on the liquid crystal panel 101. The second gate TCP 111 (the gate TCP 111 located at the top of the gate TCP 111 of FIG. 2). That is, the LOG signal transmission lines 172 connect between the first data TCP 122 and the first gate TCP 111. In other words, each side of the LOG signal transmission lines 172 is connected to each of the input lines 155a formed in the first gate TCP 111, and each of the LOG signal transmission lines 172 is connected. The other side is connected to each of the gate signal input lines 199 formed in the first data TCP 122.

또한, 상기 LOG형 신호전송라인들(172)은 상기 각 게이트 TCP(111) 사이에도 형성되어, 상기 각 게이트 TCP(111)간을 서로 연결한다. 다시말하면, 상기 LOG형 신호전송라인들(172)의 각 일측은 n-1 번째 게이트 TCP(111)에 형성된 입력라인들(155a) 각각에 연결되고, 상기 LOG형 신호전송라인들(172)의 각 타측은 n번째 게이트 TCP(111)에 형성된 입력라인들(155a) 각각에 연결된다.The LOG signal transmission lines 172 are also formed between the gate TCPs 111 to connect the gate TCPs 111 with each other. In other words, each side of the LOG signal transmission lines 172 is connected to each of the input lines 155a formed at the n-1 th gate TCP 111, and the LOG signal transmission lines 172 are connected to each other. Each other side is connected to each of the input lines 155a formed at the n-th gate TCP 111.

이와 같이 상기 신호전송라인들(171), 게이트 신호 입력라인들(199), LOG형 신호전송라인들(172), 및 입력라인들(155a)은 상기 게이트 드라이브 IC(188)에 필요한 각종 신호를 출력하는 구동부(시스템(151), 직류-직류 변환기(153), 및 타이밍 콘트롤러(152))와 각 게이트 드라이브 IC(188)간을 전기적으로 연결하게 된다.As such, the signal transmission lines 171, the gate signal input lines 199, the LOG signal transmission lines 172, and the input lines 155a may provide various signals required for the gate drive IC 188. The output driver (system 151, DC-DC converter 153, and timing controller 152) and the gate drive ICs 188 are electrically connected to each other.

이러한 LOG형 신호전송라인들(172)은 한정된 패드영역에 미세패턴으로 나란하게 형성된다. 그리고 LOG형 신호전송라인들(172)은 통상 게이트 라인(GL)들과 동일하게 게이트 금속층으로 형성된다.The LOG signal transmission lines 172 are formed side by side in a fine pattern in a limited pad area. The LOG signal transmission lines 172 are formed of a gate metal layer in the same manner as the gate lines GL.

이에 따라, 상기 LOG형 신호전송라인들(172)은 PCB(102)에 형성되는 신호전송라인들(171), 및 상기 게이트 TCP(111)에 형성된 입/출력라인들(155a, 155b) 보다 큰 라인저항을 가지게 된다. 또한, LOG형 신호전송라인들(172)은 상기 신호전송 라인들(171) 및 입/출력라인들(155a, 155b)보다 좁은 영역에 형성됨에 따라 라인들 간의 간격이 상대적으로 협소하여 PCB(102)에 형성되는 신호전송라인들(171)간의 기생 캐패시터, 및 상기 게이트 TCP(111)에 형성된 입/출력라인들(155a, 155b)간의 기생 커패시터보다 더 큰 용량의 기생 캐패시터를 형성하게 된다. 이렇게 LOG형 신호전송라인들(172)이 가지는 상대적으로 큰 라인저항과 기생 캐패시터에 의해 LOG형 신호전송라인들(172)을 통해 전송되는 제어신호, 전압, 및 구동전원이 왜곡된다. 이와 같은 경우, 상기 액정패널(101)에 표시되는 화상의 품질이 저하되는 문제점이 발생할 수 있다.Accordingly, the LOG signal transmission lines 172 are larger than the signal transmission lines 171 formed on the PCB 102 and the input / output lines 155a and 155b formed on the gate TCP 111. It has a line resistance. In addition, the LOG signal transmission lines 172 are formed in a narrower area than the signal transmission lines 171 and the input / output lines 155a and 155b, so that the spacing between the lines is relatively narrow. The parasitic capacitor between the signal transmission lines 171 formed in the C-type) and the parasitic capacitor between the input / output lines 155a and 155b formed in the gate TCP 111 are formed. As such, the control signal, voltage, and driving power transmitted through the LOG signal transmission lines 172 are distorted by the relatively large line resistance and parasitic capacitor of the LOG signal transmission lines 172. In this case, a problem may occur in which the quality of the image displayed on the liquid crystal panel 101 is degraded.

본 발명은 상기와 같음 문제점을 해결하기 위하여 안출한 것으로, LOG형 신호전송라인들에 연결된 TCP의 입력라인들 중 어느 하나로부터의 신호를 감압하고, 상기 감압된 신호를 상기 게이트 구동부를 구동하기 위한 구동전원으로서 사용함으로써 LOG형 신호전송라인의 수를 감소시킬 수 있는 액정표시장치 및 이의 구동방법을 제공하는데 그 목적이 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problem, and decompresses a signal from any one of TCP input lines connected to LOG signal transmission lines, and drives the decompressed signal to drive the gate driver. It is an object of the present invention to provide a liquid crystal display device and a driving method thereof which can reduce the number of LOG signal transmission lines by using as a driving power source.

상기와 같은 목적을 달성하기 위한 본 발명에 따른 액정표시장치는, 화상을 표시하기 위한 다수개의 화소들, 및 상기 화소들을 정의하기 위해 서로 교차하는 다수개의 게이트 라인들 및 데이터 라인들을 갖는 액정패널; 상기 액정패널을 구동하기 위한 각종 신호를 출력하는 구동회로부; 상기 액정패널에 접속된 다수개의 TCP(Tape Carrier Package); 상기 각 TCP에 실장되어 상기 게이트 라인들을 구동하 기 위한 게이트 드라이브 IC(Integrated Circuit); 상기 각 TCP간 그리고, 상기 TCP와 구동회로부간에 라인 온 글래스(Line On Glass) 방식으로 형성되어 상기 각종 신호를 각 TCP에 전송하는 다수개의 신호전송라인들; 상기 각 TCP에 형성되어 상기 신호전송라인으로부터의 각종 신호를 전달받고, 이를 상기 게이트 드라이브 IC 및 액정패널에 전달하는 다수개의 입력라인들; 및, 상기 입력라인들 중 어느 하나로부터의 신호를 입력받아 상기 게이트 드라이브 IC를 구동하기 위한 구동전원을 발생하는 구동전원 발생부를 포함함을 그 특징으로 한다.According to an aspect of the present invention, there is provided a liquid crystal display device comprising: a liquid crystal panel having a plurality of pixels for displaying an image, and a plurality of gate lines and data lines crossing each other to define the pixels; A driving circuit unit which outputs various signals for driving the liquid crystal panel; A plurality of tape carrier packages (TCP) connected to the liquid crystal panel; A gate drive integrated circuit (IC) mounted on each TCP to drive the gate lines; A plurality of signal transmission lines formed in a line on glass (Line On Glass) method between each TCP and between the TCP and the driving circuit unit to transmit the various signals to each TCP; A plurality of input lines formed at each TCP to receive various signals from the signal transmission line and to transfer the signals to the gate drive IC and the liquid crystal panel; And a driving power generator for receiving a signal from any one of the input lines and generating driving power for driving the gate drive IC.

또한, 상기와 같은 목적을 달성하기 위한 본 발명에 따른 액정표시장치의 구동방법은, 화상을 표시하기 위한 다수개의 화소들, 및 상기 화소들을 정의하기 위해 서로 교차하는 다수개의 게이트 라인들 및 데이터 라인들을 갖는 액정패널; 상기 액정패널을 구동하기 위한 각종 신호를 출력하는 구동회로부; 상기 액정패널에 접속된 다수개의 TCP(Tape Carrier Package); 상기 각 TCP에 실장되어 상기 게이트 라인들을 구동하기 위한 게이트 드라이브 IC(Integrated Circuit); 상기 각 TCP간 그리고, 상기 TCP와 구동회로부간에 라인 온 글래스(Line On Glass) 방식으로 형성되어 상기 각종 신호를 각 TCP에 전송하는 다수개의 신호전송라인들; 상기 각 TCP에 형성되어 상기 신호전송라인으로부터의 각종 신호를 전달받고, 이를 상기 게이트 드라이브 IC 및 액정패널에 전달하는 다수개의 입력라인들을 포함하는 액정표시장치의 구동방법에 있어서, 상기 입력라인들 중 어느 하나로부터의 신호를 입력받아, 이를 변환하고 상기 게이트 구동부에 구동전원으로서 공급하는 것을 그 특징으로 한다.In addition, the driving method of the liquid crystal display according to the present invention for achieving the above object, a plurality of pixels for displaying an image, and a plurality of gate lines and data lines crossing each other to define the pixels. Liquid crystal panel having a; A driving circuit unit which outputs various signals for driving the liquid crystal panel; A plurality of tape carrier packages (TCP) connected to the liquid crystal panel; A gate drive integrated circuit (IC) mounted on each TCP to drive the gate lines; A plurality of signal transmission lines formed in a line on glass (Line On Glass) method between each TCP and between the TCP and the driving circuit unit to transmit the various signals to each TCP; A method of driving a liquid crystal display device comprising a plurality of input lines formed on each TCP and receiving various signals from the signal transmission line, and transmitted to the gate drive IC and the liquid crystal panel. It receives a signal from any one of the features, and converts it and supplies it to the gate driver as a driving power source.

이하, 첨부된 도면을 참조하여 본 발명의 실시예에 따른 액정표시장치를 상세히 설명하면 다음과 같다.Hereinafter, a liquid crystal display according to an exemplary embodiment of the present invention will be described in detail with reference to the accompanying drawings.

도 2는 본 발명의 실시예에 따른 액정표시장치의 구성도이다.2 is a block diagram of a liquid crystal display according to an exemplary embodiment of the present invention.

본 발명의 실시에에 따른 액정표시장치는, 도 2에 도시된 바와 같이, m×n 개의 화소들이 매트릭스 타입으로 배열되고 m개의 게이트 라인들(GL)과 n개의 데이터 라인들(DL)이 수직교차되며 그 교차부에 TFT(Thin Film Transistor)가 형성된 액정패널(201)과, 상기 게이트 라인들(GL)을 구동하기 위한 다수개의 게이트 드라이브 IC들(288)과, 상기 데이터 라인들(DL)을 구동하기 위한 다수개의 데이터 드라이브 IC들(277)과, 상기 게이트 드라이브 IC(288) 및 데이터 드라이브 IC(277)의 구동 타이밍을 제어하기 위한 타이밍 콘트롤러(252)와, 상기 액정패널(201)에 공급되는 전압들을 발생하기 위한 직류-직류 변환기(253)와, 상기 타이밍 콘트롤러(252) 및 상기 직류-직류 변환기(253)가 실장된 PCB(Printed Circuit Board)(202)와, 상기 액정패널(201)에 접속된 다수개의 게이트 TCP들(211)과, 상기 각 게이트 TCP(211)에 실장되어 상기 게이트 라인들(DL)을 구동하기 위한 게이트 드라이브 IC(Integrated Circuit)(288)와, 상기 PCB(202)와 상기 액정패널(201) 사이에 접속된 다수개의 데이터 TCP(Tape Carrier Package)들(222)과, 상기 각 데이터 TCP(222)에 실장되어 상기 데이터 라인들(DL)을 구동하기 위한 데이터 드라이브 IC(277)와, 상기 타이밍 콘트롤러(252), 데이터 드라이브 IC들(277), 및 상기 직류-직류 변환기(253)가 동작할 수 있도록 구동전원(VCC)을 공급하는 시스템(251)을 포함한다.In the liquid crystal display according to the exemplary embodiment of the present invention, as shown in FIG. 2, m × n pixels are arranged in a matrix type, and m gate lines GL and n data lines DL are vertical. A liquid crystal panel 201 that crosses and a TFT (Thin Film Transistor) is formed at the intersection thereof, a plurality of gate drive ICs 288 for driving the gate lines GL, and the data lines DL. A plurality of data drive ICs 277 for driving the controller, a timing controller 252 for controlling the driving timing of the gate drive IC 288 and the data drive IC 277, and the liquid crystal panel 201. A DC-DC converter 253 for generating supplied voltages, a PCB (Printed Circuit Board) 202 on which the timing controller 252 and the DC-DC converter 253 are mounted, and the liquid crystal panel 201. A plurality of gate TCPs 211 connected to A plurality of data mounted on a TCP 211 and connected between a gate drive integrated circuit (IC) 288 for driving the gate lines DL and the PCB 202 and the liquid crystal panel 201. Tape Carrier Packages (222), a data drive IC 277 mounted on each data TCP 222 to drive the data lines DL, the timing controller 252, and a data drive ICs 277 and a system 251 for supplying drive power VCC for the DC-DC converter 253 to operate.

여기서, 상기 열거한 각 구성요소를 좀 더 구체적으로 설명하면 다음과 같다.Here, the components listed above will be described in more detail as follows.

상기 액정패널(201)은 서로 마주보는 두 개의 유리 가판과, 상기 유리 가판 사이에 형성된 액정층을 포함하는 것으로, 상기 두 개의 유리 기판 중 하나(이하, 제 1 기판(201a)으로 표기)에는 상술한 게이트 라인들(GL), 데이터 라인들(DL), TFT, 및 화상을 표시하기 위한 화소전극이 구비되어 있으며, 나머지 유리 기판(이하, 제 2 기판(201b)으로 표기)에는 컬러를 표현하기 위한 컬러필터층, 상기 화소를 제외한 부분에 형성되어 빛을 차광하는 블랙매트릭스층, 및 공통전극이 형성되어 있다. 여기서, 상술한 게이트 TCP(211), 및 데이터 TCP(222)는 상기 액정패널(201)의 제 1 기판(201a)상에 접속된다.The liquid crystal panel 201 includes two glass substrates facing each other, and a liquid crystal layer formed between the glass substrates. One of the two glass substrates (hereinafter, referred to as a first substrate 201a) is described above. One gate line GL, data lines DL, a TFT, and a pixel electrode for displaying an image are provided, and the other glass substrate (hereinafter, referred to as the second substrate 201b) is used to express color. And a black matrix layer formed on a portion except for the pixel to block light, and a common electrode. Here, the above-described gate TCP 211 and data TCP 222 are connected on the first substrate 201a of the liquid crystal panel 201.

상기 게이트 드라이브 IC(288)는 상기 타이밍 콘트롤러(252)로부터의 게이트 제어신호(GDC)에 응답하여 스캔 펄스전압을 게이트 라인들(GL)에 순차적으로 공급하여 데이터가 공급되는 액정패널(201)의 수평라인을 선택한다. 여기서, 상기 게이트 제어신호(GDC)는 게이트 스타트 펄스(Gate Start Pulse : GSP), 게이트 쉬프트 클럭(Gate Shift Clock : GSC), 게이트 출력 신호(Gate Output Enable : GOE) 등을 포함한다. The gate drive IC 288 sequentially supplies a scan pulse voltage to the gate lines GL in response to the gate control signal GDC from the timing controller 252 to supply data. Select the horizontal line. The gate control signal GDC may include a gate start pulse GSP, a gate shift clock GSC, a gate output enable GOE, and the like.

상기 데이터 드라이브 IC(277)는 타이밍 콘트롤러(252)로부터의 데이터 제어신호(DDC)에 응답하여 디지털 비디오 데이터(RGB)를 계조값에 대응하는 아날로그 감마전압으로 변환하고 그 아날로그 감마전압을 상기 데이터 라인들(DL)에 공급한다. 상기 데이터 드라이브 IC(277)에는 전원전압으로써 상기 구동전원(VCC)이 공급 된다. 여기서, 상기 데이터 제어신호(DDC)는 소스 스타트 펄스(Source Start Pulse : GSP), 소스 쉬프트 클럭(Source Shift Clock : SSC), 소스 출력 신호(Source Output Enable : SOC), 극성신호(Polarity : POL) 등을 포함한다. The data drive IC 277 converts the digital video data RGB into an analog gamma voltage corresponding to the gray scale value in response to the data control signal DDC from the timing controller 252 and converts the analog gamma voltage into the data line. Feed to the field (DL). The driving power supply VCC is supplied to the data drive IC 277 as a power supply voltage. The data control signal DDC may include a source start pulse (GSP), a source shift clock (SSC), a source output signal (SOC), and a polarity signal (POL). And the like.

상기 타이밍 콘트롤러(252)는 인터페이스회로를 경유하여 시스템(251)의 그래픽 콘트롤러로부터 입력되는 수직/수평 동기신호와 클럭신호를 이용하여 게이트 드라이브 IC(288)를 제어하기 위한 게이트 제어신호(GDC)와 데이터 드라이브 IC(277)(13)를 제어하기 위한 데이터 제어신호(DDC)를 발생한다. 또한, 상기 타이밍 콘트롤러(252)는 인터페이스회로를 경유하여 시스템(251)의 그래픽 콘트롤러로부터 입력되는 디지털 비디오 데이터(RGB)를 재정렬하여 상기 데이터 드라이브 IC(277)에 공급한다. 상기 타이밍 콘트롤러(252)를 구동시키기 위한 전원전압은 시스템(251)의 전원으로부터 입력되는 구동전원(VCC)이다.The timing controller 252 may include a gate control signal GDC for controlling the gate drive IC 288 using a vertical / horizontal synchronization signal and a clock signal input from the graphic controller of the system 251 via an interface circuit. A data control signal DDC for controlling the data drive ICs 277 and 13 is generated. In addition, the timing controller 252 rearranges the digital video data RGB inputted from the graphic controller of the system 251 via an interface circuit and supplies the rearranged digital video data RGB to the data drive IC 277. The power supply voltage for driving the timing controller 252 is a driving power supply VCC input from the power supply of the system 251.

상기 직류-직류 변환기(253)는 시스템(251)으로부터 입력되는 구동전원(VCC)을 승압 또는 감압하여 액정패널(201)에 필요한 전압들을 공급한다. 즉, 상기 직류-직류 변환기(253)의 출력 전압은 기준전압(VDD), 10 단계 미만의 감마기준전압(GMA1～10), 공통전압(VCOM), 게이트 고전압(VGH), 게이트 저전압(VGL)이다. 상기 감마기준전압(GMA1～10)은 기준전압(VDD)의 분압에 의해 발생된 전압이다. 상기 기준전압(VDD)과 감마기준전압(GMA1~10)은 아날로그 감마전압으로써 데이터 드라이브 IC(277)에 공급된다. 상기 공통전압(VCOM)은 상기 데이터 드라이브 IC(277)를 경유하여 제 2 기판(201b)의 공통전극에 공급되는 전압이다. 게이트 고전압(VGH)은 TFT의 문턱전압 이상으로 설정된 스캔펄스의 하이논리전압으로써 상기 게이트 드라이 브 IC(288)에 공급되고 게이트 저전압(VGL)은 TFT의 오프전압으로 설정된 스캔펄스의 로우논리전압으로써 게이트 드라이브 IC(288)에 공급된다.The DC-DC converter 253 boosts or depressurizes the driving power supply VCC input from the system 251 to supply voltages necessary for the liquid crystal panel 201. That is, the output voltage of the DC-DC converter 253 includes a reference voltage VDD, a gamma reference voltage GMA1 to 10 of less than 10 steps, a common voltage VCOM, a gate high voltage VGH, and a gate low voltage VGL. to be. The gamma reference voltages GMA1 to 10 are voltages generated by the divided voltage of the reference voltage VDD. The reference voltage VDD and the gamma reference voltages GMA1 to 10 are supplied to the data drive IC 277 as analog gamma voltages. The common voltage VCOM is a voltage supplied to the common electrode of the second substrate 201b via the data drive IC 277. The gate high voltage VGH is supplied to the gate drive IC 288 as the high logic voltage of the scan pulse set above the threshold voltage of the TFT, and the gate low voltage VGL is the low logic voltage of the scan pulse set to the off voltage of the TFT. Supplied to the gate drive IC 288.

상기 게이트 TCP(211)에는 다수개의 입력라인들(255a) 및 출력라인들(255b)이 형성되어 있는데, 상기 입력라인들(255a) 각각은 상기 게이트 TCP(211)에 실장된 게이트 드라이브 IC(288)의 입력핀에 연결되고, 상기 출력라인들(255b) 각각은 상기 게이트 드라이브 IC(288)의 출력핀에 연결된다. 따라서, 상기 게이트 드라이브 IC(288)는, 상기 입력라인들(255a)을 통해 상기 타이밍 콘트롤러(252) 및 직류-직류 변환기(253)로부터의 각종 신호를 공급받아 스캔 펄스전압을 생성하고, 이를 자신의 출력핀들(255b)을 통해 순차적으로 출력한다. 이 출력핀들(255b) 각각은 링크라인(232)을 통해 각 게이트 라인(GL)에 전기적으로 연결되어 있기 때문에, 결국, 상기 각 게이트 드라이브 IC(288)로부터 출력된 스캔 펄스전압들은 상기 게이트 라인들(GL)에 순차적으로 공급된다.A plurality of input lines 255a and output lines 255b are formed on the gate TCP 211, and each of the input lines 255a is a gate drive IC 288 mounted on the gate TCP 211. Is connected to the output pin of the gate drive IC 288. Accordingly, the gate drive IC 288 receives various signals from the timing controller 252 and the DC-DC converter 253 through the input lines 255a to generate scan pulse voltages. Are sequentially output through the output pins 255b. Since each of the output pins 255b is electrically connected to each gate line GL through a link line 232, the scan pulse voltages output from the respective gate drive ICs 288 are eventually connected to the gate lines. It is supplied sequentially to GL.

상기 데이터 TCP(222)에는 다수개의 입력라인들(244a) 및 출력라인들(244b)이 형성되어 있는데, 상기 입력라인들(244a) 각각은 상기 데이터 TCP(222)에 실장된 데이터 드라이브 IC(277)의 입력핀에 연결되고, 상기 출력라인들(244b) 각각은 상기 데이터 드라이브 IC(277)의 출력핀에 연결된다. 따라서, 상기 데이터 드라이브 IC(277)는, 상기 입력라인들(244a)을 통해 상기 타이밍 콘트롤러(252) 및 직류-직류 변환기(253)로부터의 각종 신호를 공급받아 화상 데이터를 생성하고, 이를 자신의 출력핀들(244b)을 통해 동시에 출력한다. 이 출력핀들(244b) 각각은 링크라인(231)을 통해 각 데이터 라인(DL)에 전기적으로 연결되어 있기 때문에, 결국, 상기 각 데이터 드라이브 IC(277)로부터 출력된 화상 데이터는 상기 데이터 라인들(DL)에 동시에 공급된다.The data TCP 222 has a plurality of input lines 244a and output lines 244b, each of which is a data drive IC 277 mounted on the data TCP 222. The output lines 244b are connected to the output pins of the data drive IC 277. Accordingly, the data drive IC 277 receives various signals from the timing controller 252 and the DC-DC converter 253 through the input lines 244a to generate image data, and generates the image data thereof. Outputs simultaneously through the output pins 244b. Since each of the output pins 244b is electrically connected to each data line DL through a link line 231, the image data output from each of the data drive ICs 277 is eventually converted into the data lines (S). DL) at the same time.

특히, 상기 데이터 TCP(222)들 중 첫 번째 데이터 TCP(222)(도 2의 데이터 TCP(222)들 중 가장 좌측에 위치한 데이터 TCP(222))에는, 상기 각 게이트 드라이브 IC(288)에서 필요로 하는 신호들을 전송하는 게이트 신호 입력라인들(299)이 형성되어 있는데, 상기 게이트 신호 입력라인들(299)은 액정패널(201)상에 형성된 LOG(Line On Glass)형 신호전송라인들(272)을 통해 상기 첫 번째 게이트 TCP(211)(도 2의 게이트 TCP(211)들 중 가장 상측에 위치한 게이트 TCP(211))에 연결된다. 즉, 상기 LOG형 신호전송라인들(272)은 상기 첫 번째 데이터 TCP(222)와 상기 첫 번째 게이트 TCP(211)간을 연결한다. 다시말하면, 상기 LOG형 신호전송라인들(272)의 각 일측은 상기 첫 번째 게이트 TCP(211)에 형성된 입력라인들(255a) 각각에 연결되고, 상기 LOG형 신호전송라인들(272)의 각 타측은 상기 첫 번째 데이터 TCP(222)에 형성된 게이트 신호 입력라인들(299) 각각에 연결된다. 여기서, 상기 게이트 신호 입력라인들(299)은 PCB(202)에 형성된 신호전송라인들(271)과 연결되고, 상기 PCB(202)에 형성된 신호전송라인들(271)은 타이밍 콘트롤러(252) 및 직류-직류 변환기(253)의 출력단자에 연결된다.In particular, the first data TCP 222 of the data TCPs 222 (the data TCP 222 located on the leftmost side of the data TCPs 222 of FIG. 2) is required by each gate drive IC 288. Gate signal input lines 299 are formed to transmit signals, and the gate signal input lines 299 are line on glass (LOG) signal transmission lines 272 formed on the liquid crystal panel 201. Is connected to the first gate TCP 211 (gate TCP 211 located at the top of the gate TCP 211 of FIG. 2). That is, the LOG signal transmission lines 272 connect between the first data TCP 222 and the first gate TCP 211. In other words, each side of the LOG signal transmission lines 272 is connected to each of the input lines 255a formed in the first gate TCP 211, and each of the LOG signal transmission lines 272 is connected. The other side is connected to each of the gate signal input lines 299 formed in the first data TCP 222. Here, the gate signal input lines 299 are connected to the signal transmission lines 271 formed on the PCB 202, and the signal transmission lines 271 formed on the PCB 202 are connected to the timing controller 252. It is connected to the output terminal of the DC-DC converter 253.

또한, 상기 LOG형 신호전송라인들(272)은 상기 각 게이트 TCP(211) 사이에도 형성되어, 상기 각 게이트 TCP(211)간을 서로 연결한다. 다시말하면, 상기 LOG형 신호전송라인들(272)의 각 일측은 n-1 번째 게이트 TCP(211)에 형성된 입력라인들(255a) 각각에 연결되고, 상기 LOG형 신호전송라인들(272)의 각 타측은 n번째 게이 트 TCP(211)에 형성된 입력라인들(255a) 각각에 연결된다.The LOG signal transmission lines 272 are also formed between the gate TCPs 211 to connect the gate TCPs 211 with each other. In other words, each side of the LOG signal transmission lines 272 is connected to each of the input lines 255a formed at the n-1 th gate TCP 211, and the LOG signal transmission lines 272 are connected to each other. Each other side is connected to each of the input lines 255a formed in the n-th gate TCP 211.

이와 같이 상기 신호전송라인들(271), 게이트 신호 입력라인들(299), LOG형 신호전송라인들(272) 및 입력라인들(255a)은 상기 게이트 드라이브 IC(288)에 필요한 각종 신호를 출력하는 구동부(타이밍 콘트롤러(252), 직류-직류 변환기(253))와 각 게이트 드라이브 IC(288)간을 전기적으로 연결하게 된다.As such, the signal transmission lines 271, the gate signal input lines 299, the LOG signal transmission lines 272, and the input lines 255a output various signals required for the gate drive IC 288. The driving unit (timing controller 252, DC-DC converter 253) and the gate drive IC 288 are electrically connected to each other.

여기서, 상기 LOG형 신호라인들(272)을 좀 더 구체적으로 설명하면 다음과 같다.Here, the LOG signal lines 272 will be described in more detail as follows.

즉, 상기 LOG형 신호전송라인들(272)은 액정패널(201), 구체적으로 상기 액정패널(201)의 제 1 기판(201a)상에 라인 온 글래스 방식으로 형성된 신호배선들이다. 이 LOG형 신호전송라인들(272)은, 상기 게이트 고전압(VGH)을 전송하기 위한 게이트 고전압 전송라인(L1), 상기 게이트 저전압(VGL)을 전송하기 위한 게이트 저전압 전송라인(L2), 상기 공통전압(VCOM)을 전송하기 위한 공통전압 전송라인(L3), 및 접지전압(GND)을 전송하기 위한 접지전압 전송라인(L4)을 포함한다. 또한, 상기 LOG형 신호전송라인들(272)은, 게이트 제어신호 전송라인들(Ln)을 더 포함한다. 즉, 상기 게이트 제어신호 전송라인들(Ln)은, 상기 게이트 스타트 펄스를 전송하기 위한 게이트 스타트 펄스 전송라인, 상기 게이트 쉬프트 클럭을 전송하기 위한 게이트 쉬프트 클럭 전송라인, 및 게이트 출력신호를 전송하기 위한 게이트 출력신호 전송라인을 더 포함한다. 도면에서, 상기 게이트 스타트 펄스 전송라인, 게이트 쉬프트 클럭 전송라인, 및 상기 게이트 출력신호 전송라인은 설명의 편의상 하나의 라인으로 표기하기로 한다.That is, the LOG signal transmission lines 272 are signal lines formed on the liquid crystal panel 201, specifically, on the first substrate 201a of the liquid crystal panel 201 in a line on glass manner. The LOG signal transmission lines 272 may include a gate high voltage transmission line L1 for transmitting the gate high voltage VGH, a gate low voltage transmission line L2 for transmitting the gate low voltage VGL, and the common signal. A common voltage transmission line L3 for transmitting the voltage VCOM and a ground voltage transmission line L4 for transmitting the ground voltage GND are included. In addition, the LOG signal transmission lines 272 may further include gate control signal transmission lines Ln. That is, the gate control signal transmission lines Ln may include a gate start pulse transmission line for transmitting the gate start pulse, a gate shift clock transmission line for transmitting the gate shift clock, and a gate output signal. The apparatus further includes a gate output signal transmission line. In the drawing, the gate start pulse transmission line, the gate shift clock transmission line, and the gate output signal transmission line will be referred to as one line for convenience of description.

한편, 상기 각 게이트 TCP(211)에 형성된 입력라인들(255a)도, 상술한 LOG형 신호전송라인들(272)과 동일한 구성을 갖는다. 즉, 상기 게이트 TCP(211)에 형성된 입력라인들(255a)은, 상기 게이트 고전압(VGH)을 전송하기 위한 게이트 고전압 입력라인(L1`), 상기 게이트 저전압(VGL)을 전송하기 위한 게이트 저전압 입력라인(L2`), 상기 공통전압(VCOM)을 전송하기 위한 공통전압 입력라인(L3`), 및 상기 접지전압(GND)을 전송하기 위한 접지전압 입력라인(L4`)을 포함한다. 또한, 상기 입력라인들(255a)은, 상기 게이트 스타트 펄스를 전송하기 위한 게이트 스타트 펄스 입력라인(Ln`), 상기 게이트 쉬프트 클럭을 전송하기 위한 게이트 쉬프트 클럭 입력라인(Ln`), 및 게이트 출력신호를 전송하기 위한 게이트 출력신호 입력라인(Ln`)을 더 포함한다. 도면에서, 상기 게이트 스타트 펄스 입력라인(Ln`), 게이트 쉬프트 클럭 입력라인(Ln`), 및 상기 게이트 출력신호 입력라인(Ln`)은 설명의 편의상 하나의 라인으로 표기하기로 한다.On the other hand, the input lines 255a formed on the gate TCPs 211 also have the same configuration as the above-described LOG type signal transmission lines 272. That is, the input lines 255a formed on the gate TCP 211 may include a gate high voltage input line L1 ′ for transmitting the gate high voltage VGH and a gate low voltage input for transmitting the gate low voltage VGL. A line L2`, a common voltage input line L3` for transmitting the common voltage VCOM, and a ground voltage input line L4` for transmitting the ground voltage GND. In addition, the input lines 255a may include a gate start pulse input line Ln` for transmitting the gate start pulse, a gate shift clock input line Ln` for transmitting the gate shift clock, and a gate output. And a gate output signal input line Ln` for transmitting a signal. In the drawing, the gate start pulse input line Ln`, the gate shift clock input line Ln`, and the gate output signal input line Ln` will be referred to as one line for convenience of description.

여기서, 상기 공통전압 신호전송라인(L3), 및 상기 공통전압 신호전송라인(L3)에 연결된 공통전압 입력라인(L3`) 의해서 전송되는 공통전압(VCOM)은 Ag 도트를 통해 제 2 기판(201b)상의 공통전극에 공급된다.Here, the common voltage VCOM transmitted by the common voltage signal transmission line L3 and the common voltage input line L3 ′ connected to the common voltage signal transmission line L3 is connected to the second substrate 201b through Ag dots. Is supplied to the common electrode.

이와 같이 구성된 본 발명의 실시예에 따른 액정표시장치에서, 각 게이트 드라이브 IC(288)는 구동전원 발생부(200)로부터의 구동전원(VCC)에 의해 동작한다. 이를 좀 더 구체적으로 설명하면 다음과 같다.In the liquid crystal display according to the exemplary embodiment of the present invention configured as described above, each gate drive IC 288 is operated by the driving power source VCC from the driving power generation unit 200. If this is explained in more detail as follows.

도 3은 도 2의 구동전원 발생부에 대한 상세 구성도이다.3 is a detailed configuration diagram of the driving power generator of FIG. 2.

먼저, 종래의 액정표시장치는 상기 게이트 드라이브 IC(288)들 각각에 상기 구동전원(VCC)을 공급하기 위해서, 상기 구동전원(VCC)을 전송하는 LOG형 신호전송라인을 구비하고 있었다. 즉, 종래의 LOG형 신호전송라인들에는 구동전원(VCC)을 전송하기 위한 구동전원 전송라인이 포함되어 있었다. 그러나, 본 발명의 액정표시장치는 상기 각 게이트 드라이브 IC(288)에 개별적으로 구동전원(VCC)을 공급하는 구동전원 발생부(200)를 구비하고 있으므로, 종래의 구동전원(VCC)을 전송하는 LOG형 신호전송라인을 필요로 하지 않는다. 또한, 이로 인해서 각 게이트 TCP(211)에는 상기 LOG형 신호전송라인과 접속될 입력라인이 형성되지 않는다.First, the conventional liquid crystal display device includes a LOG signal transmission line for transmitting the driving power VCC to supply the driving power VCC to each of the gate drive ICs 288. That is, the conventional LOG signal transmission lines include a driving power transmission line for transmitting the driving power VCC. However, the liquid crystal display of the present invention includes a driving power generation unit 200 for separately supplying driving power VCC to each of the gate drive ICs 288, thereby transmitting the conventional driving power VCC. No LOG type signal transmission line is required. As a result, an input line to be connected to the LOG signal transmission line is not formed in each gate TCP 211.

구체적으로, 상기 구동전원 발생부(200)는, 도 3에 도시된 바와 같이, 직렬 접속된 다수개의 저항들(R1)로 구성되는데, 이 저항군의 일측에는 상기 공통전압(VCOM)이 인가되며, 이 저항군의 타측에는 상기 접지전압(GND)이 인가된다. 그리고, 상기 저항들(R1)간의 임의의 노드로부터는 상기 공통전압(VCOM)이 분압된 전압, 즉 상기 게이트 드라이브 IC(288)를 구동하기 위한 구동전원(VCC)이 출력된다.Specifically, as shown in FIG. 3, the driving power generator 200 includes a plurality of resistors R1 connected in series. The common voltage VCOM is applied to one side of the resistor group. The ground voltage GND is applied to the other side of the resistor group. In addition, a voltage obtained by dividing the common voltage VCOM, that is, a driving power supply VCC for driving the gate drive IC 288 is output from any node between the resistors R1.

이를 위해서, 상기 저항군의 일측이 상기 공통전압 입력라인(L3)에 연결되고, 상기 저항군의 타측이 상기 접지전압 입력라인(L4)에 연결되며, 상기 노드가 상기 게이트 드라이브 IC(288)의 입력핀에 접속된다.To this end, one side of the resistor group is connected to the common voltage input line L3, the other side of the resistor group is connected to the ground voltage input line L4, and the node is an input pin of the gate drive IC 288. Is connected to.

또한, 상기 구동전원 발생부(200)는 다음과 같이 구성할 수도 있다.In addition, the driving power generator 200 may be configured as follows.

도 4는 도 3은 도 2의 구동전원 발생부에 대한 또 다른 상세 구성도이다.FIG. 4 is another detailed configuration diagram of the driving power generator of FIG. 2.

즉, 상기 구동전원 발생부(200)는, 도 4에 도시된 바와 같이, 직렬 접속된 다수개의 저항들(R)로 구성되는데, 이 저항군의 일측에는 상기 게이트 고전압(VGH)이 인가되며, 이 저항군의 타측에는 상기 접지전압(GND)이 인가된다. 그리고, 상기 저항들간의 임의의 노드로부터는 상기 게이트 고전압(VGH)이 분압된 전압, 즉 상기 게이트 드라이브 IC(288)를 구동하기 위한 구동전원(VCC)이 출력된다.That is, as shown in FIG. 4, the driving power generator 200 includes a plurality of resistors R connected in series. The gate high voltage VGH is applied to one side of the resistor group. The ground voltage GND is applied to the other side of the resistance group. A voltage obtained by dividing the gate high voltage VGH, that is, a driving power supply VCC for driving the gate drive IC 288 is output from any node between the resistors.

이를 위해서, 상기 저항군의 일측이 상기 게이트 고전압 입력라인(L1`)에 연결되고, 상기 저항군의 타측이 상기 접지전압 입력라인(L4`)에 연결되며, 상기 노드가 상기 게이트 드라이브 IC(288)의 입력핀에 접속된다.To this end, one side of the resistor group is connected to the gate high voltage input line L1 ′, the other side of the resistor group is connected to the ground voltage input line L4 ′, and the node is connected to the gate drive IC 288. It is connected to the input pin.

또한, 도면에 도시하지 않았지만, 상기 구동전원 발생부(200)로는 레귤레이터(Regulator)를 사용할 수 있다. 이때, 상기 레귤레이터는 상기 공통전압 입력라인(L3`)으로부터의 공통전압(VCOM)을 입력받고, 이를 감압하여 상기 게이트 드라이브 IC(288)에 공급한다. 물론, 상기 구동전원 발생부(200)는 상기 게이트 고전압 입력라인(L3`)으로부터의 게이트 고전압(VGH)을 입력받고, 이를 감압하여 상기 게이트 드라이브 IC(288)에 공급할 수도 있다.In addition, although not shown in the drawing, a regulator may be used as the driving power generator 200. In this case, the regulator receives the common voltage VCOM from the common voltage input line L3 ′, and decompresses it to supply the gate drive IC 288. Of course, the driving power generator 200 may receive the gate high voltage VGH from the gate high voltage input line L3 ′, and may reduce the voltage to supply the gate high voltage VGH to the gate drive IC 288.

한편, 본 발명의 실시예에 따른 액정표시장치는 각 게이트 드라이브 IC(288)당 한 개씩의 구동전원 발생부(200)를 구비하는 것이 바람직하며, 또한 상기 각 구동전원 발생부(200)는 상기 각 게이트 드라이브 IC(288)내에 내장하는 것이 바람직하다.On the other hand, the liquid crystal display according to the embodiment of the present invention preferably includes one driving power generating unit 200 for each gate drive IC (288), and each of the driving power generating unit 200 is It is preferable to be built in each gate drive IC 288.

이상에서 설명한 바와 같은 본 발명에 따른 액정표시장치 및 이의 구동방법에는 다음과 같은 효과가 있다.As described above, the liquid crystal display device and the driving method thereof according to the present invention have the following effects.

본 발명의 액정표시장치는 LOG형 신호전송라인들에 연결된 TCP의 입력라인들 중 어느 하나로부터의 신호를 감압하고, 상기 감압된 신호를 상기 게이트 구동부에 구동전원으로서 공급하는 구동전원 발생부를 구비하고 있다. 따라서, 본 발명의 액정표시장치는 LOG 신호전송라인들의 수를 줄일 수 있다.The liquid crystal display of the present invention includes a driving power generation unit for decompressing a signal from any one of TCP input lines connected to LOG signal transmission lines and supplying the reduced signal as a driving power to the gate driving unit. have. Therefore, the liquid crystal display of the present invention can reduce the number of LOG signal transmission lines.

Claims

A liquid crystal panel having a plurality of pixels for displaying an image and a plurality of gate lines and data lines crossing each other to define the pixels;

A driving circuit unit which outputs various signals for driving the liquid crystal panel;

A plurality of tape carrier packages (TCP) connected to the liquid crystal panel;

A gate drive IC mounted on each TCP to drive the gate lines;

A plurality of signal transmission lines formed in a line on glass (Line On Glass) method between each TCP and between the TCP and the driving circuit unit to transmit the various signals to each TCP;

A plurality of input lines formed at each TCP to receive various signals from the signal transmission line and to transfer the signals to the gate drive IC and the liquid crystal panel; And,

A driving power generator for receiving a signal from any one of the input lines and generating driving power for driving the gate drive IC;

The line-on-glass signal transmission lines include a gate high voltage transmission line for transmitting a gate high voltage, a gate low voltage transmission line for transmitting a gate low voltage, a common voltage transmission line for transmitting a common voltage, and a ground voltage transmission for transmitting a ground voltage. A line;

The input lines of each TCP may include a gate high voltage input line for transmitting the gate high voltage, a gate low voltage input line for transmitting the gate low voltage, a common voltage input line for transmitting the common voltage, and a ground voltage for transmitting the ground voltage. An input line;

And the driving power generation unit divides the common voltage from the common voltage input line and supplies the divided common voltage as driving power to the gate driving unit.

delete

The method of claim 1,

The driving power generation unit includes a plurality of resistors connected in series between the common voltage input line and the ground voltage input line to divide the common voltage to transfer the common voltage to the gate driver.

A gate drive IC mounted on each TCP to drive the gate lines;

And the driving power generating unit divides the gate high voltage from the gate high voltage input line and supplies the divided gate high voltage as driving power to the gate driving unit.

The method of claim 6,

The driving power generation unit includes a plurality of resistors connected in series between the gate high voltage input line and the ground voltage input line to divide the common voltage to transfer the common voltage to the gate driving unit.

The method according to any one of claims 1 to 6,

And the driving power generator is a regulator.

The method according to any one of claims 1 to 6,

And the driving power generator is built in the gate drive IC.

delete