KR101133123B1 - 와이어 본딩 방법 및 그에 의한 반도체 패키지 - Google Patents

와이어 본딩 방법 및 그에 의한 반도체 패키지 Download PDF

Info

Publication number
KR101133123B1
KR101133123B1 KR1020050024941A KR20050024941A KR101133123B1 KR 101133123 B1 KR101133123 B1 KR 101133123B1 KR 1020050024941 A KR1020050024941 A KR 1020050024941A KR 20050024941 A KR20050024941 A KR 20050024941A KR 101133123 B1 KR101133123 B1 KR 101133123B1
Authority
KR
South Korea
Prior art keywords
wire
bonding
bonding surface
heat affected
semiconductor package
Prior art date
Application number
KR1020050024941A
Other languages
English (en)
Other versions
KR20060102884A (ko
Inventor
곽병길
Original Assignee
삼성테크윈 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성테크윈 주식회사 filed Critical 삼성테크윈 주식회사
Priority to KR1020050024941A priority Critical patent/KR101133123B1/ko
Publication of KR20060102884A publication Critical patent/KR20060102884A/ko
Application granted granted Critical
Publication of KR101133123B1 publication Critical patent/KR101133123B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/4851—Morphology of the connecting portion, e.g. grain size distribution
    • H01L2224/48511—Heat affected zone [HAZ]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명에 따르면, 와이어 본딩 방법 및 그에 의한 반도체 패키지가 개시된다. 상기 와이어 본딩 방법은, 와이어를 장착한 본딩헤드가 이동하면서 1차 본딩면 및 2차 본딩면 사이를 전기적으로 연결하는 와이어 본딩 방법에 있어서, 본딩헤드가 하강하면서 와이어 일단에 형성된 용융볼을 1차 본딩면에 대해 융착하는 1차 본딩 단계, 본딩헤드가, 1차 본딩된 와이어 일단에서 이어진 와이어를 고정하고 이동하면서 용융볼에 인접한 와이어의 열 영향 영역(Heat Affected Zone)에 소정의 굴곡을 형성하는 열영향부 변형 단계 및 본딩헤드가 2차 본딩면으로 이동하여서 와이어의 타단을 2차 본딩면에 대해 부착하는 2차 본딩 단계를 포함한다. 개시된 와이어 본딩 방법 및 그에 의한 반도체 패키지에 의하면, 반도체 칩과 리드 사이를 연결하는 와이어의 루프 높이를 소정 범위로 제한할 수 있고, 특히 멀티 칩 패키지에 있어서 와이어 사이의 단락 현상이 방지된다.

Description

와이어 본딩 방법 및 그에 의한 반도체 패키지{Wire bonding method and semiconductor package by the same}
도 1은 용융볼이 일단에 형성된 와이어를 도시한 도면,
도 2는 종래기술에 의한 와이어 본딩 부위의 형상을 개략적으로 도시한 도면,
도 3은 종래 멀티 칩 패키지의 일 형태를 개략적으로 도시한 도면,
도 4a 내지 도 4h는 본 발명의 와이어 본딩 방법을 단계별로 도시한 도면들,
도 5는 도 4a 내지 도 4h의 와이어 본딩 방법이 적용된 반도체 패키지의 일 형태를 도시한 도면,
도 6 및 도 7은 본 발명의 와이어 본딩 방법에 의한 멀티 칩 패키지의 일부에 대한 사진들.
< 도면의 주요부분에 대한 부호의 설명 >
110 : 와이어 클램프 120 : 캐필러리
130 : 본딩헤드 151,152 : 와이어
181,182 : 1차 본딩면 190 : 2차 본딩면
HAZ : 와이어의 열 영향 영역
본 발명은 와이어 본딩 방법 및 그에 의한 반도체 패키지에 관한 것으로, 더욱 상세하게는, 반도체 칩과 리드 사이를 연결하는 와이어의 루프 높이를 소정 범위로 제한할 수 있고, 특히 멀티 칩 패키지에 있어서 와이어 사이의 단락 현상이 방지되는 개선된 와이어 본딩 방법 및 그에 의한 반도체 패키지에 관한 것이다.
와이어 본딩 공정은 반도체 칩 상면에 마련된 다이패드와 리드 프레임의 리드 사이를 전도성 와이어로 연결함으로써, 반도체 칩에 형성된 내부회로 및 외부회로를 상호 연결시키는 공정으로, 보다 구체적으로는, 전도성 와이어를 다이패드 및 리드에 대해 가압하고 열 및 초음파를 가하여, 이들을 순차적으로 접합시키는 공정이다.
통상적인 와이어 본딩에서는, 와이어를 장착한 본딩헤드가 다이패드로 하강하여 와이어 일단을 본딩면에 대해 가압함으로써 1차 본딩을 수행하고, 이후 리드로 이동하여서 1차 본딩된 와이어 일단으로부터 이어진 그 타단을 리드에 대해 가압함으로써 2차 본딩을 수행하게 된다. 여기서, 1차 본딩이 행해지기 이전에 와이어 일단에는 둥근 형상의 용융볼이 형성되는데, 도 1에는 선단에 용융볼(51a)이 형성된 와이어(51)의 일부가 도시되어 있다. 이러한 용융볼(51a)은 와이어(51) 선단 및 이와 인접한 방전전극 사이에 고전압을 인가하여 유도된 스파크 방전에 의해 와이어(51) 선단이 용융되면서 형성된다. 이와 같은 용융볼(51a)을 형성할 때는 스파크 방전에 의해 고열이 발생되므로, 용융볼(51a)에 인접한 와이어(51) 부분은 열적 인 영향을 받게 된다. 즉, 도면부호 HAZ는 열에 의해 경화된 열 영향 영역을 나타내며, 열적 변형으로 인해 재료의 물성치가 변화하게 되는데, 통상적으로 HAZ(Heat Affected Zone)로 불리운다.
도 2는 종래기술에 의해 용융볼이 형성된 와이어(51)가 다이패드(81)에 결합된 형상을 개략적으로 보여주는데, 와이어(51)의 선단은 소정의 열을 가한 상태에서 적당한 압력에 의해 다이패드(81)에 대해 가압된다. 이러한 본딩과정을 통하여 선단의 용융볼이 변형되면서 다이패드(81)와의 융착부(60)를 형성하며, 일단이 다이패드(81)에 결합된 와이어(51)는 소정의 루프 형상을 이루면서 리드를 향하여 연장된다. 동 도면에서 도면부호 HL은 네크높이를 나타내는데, 이는 본딩면(81)으로부터 직립한 높이를 의미하는 것으로, 보다 구체적으로는 융착부(60) 저면으로부터 최상부에 이르는 루프의 높이를 의미한다. 그런데, 경화된 열 영향 영역(HAZ)에서는 절곡 변형이 일어나기 어려우므로, 종래기술에 의하면, 통상 절곡점(P)은 열 영향 영역(HAZ)을 벗어난 경계에 형성되며, 이에 따라, 상기 네크높이(HL)는 열 영향 영역(HAZ)의 높이(H1)와 융착부(60)의 높이(H2)를 합한 높이가 된다.
한편, 도 3에는 멀티 칩 패키지(Multi Chip Package; MCP)의 일 형태가 도시되어 있다. 참고적으로, 멀티 칩 패키지는 반도체 칩들이 적층된 형태의 패키지로서, 하나의 패키지에 서로 다른 기능을 수행하는 반도체 칩들이 수용된 것이다. 도시된 멀티 칩 패키지는 상하로 적층된 상측 칩(C1) 및 하측 칩(C2)을 포함하는데, 이들의 전극패드(81,82)에 일단이 접속된 각각의 상측 와이어(51) 및 하측 와이어 (52)는 그 타단이 리드(90)에 접속되어서 칩들(C1,C2)과 외부 회로를 전기적으로 소통시킨다. 이러한 멀티 칩 패키지에 있어서는, 패키지의 특성상 와이어(51)의 네크높이(HL)가 최고 100μm 이하로 유지되어야 한다. 즉, 본딩면으로부터 직립한 최상부가 융착부의 저면에서 최고 100μm 이내에 위치할 것이 요구된다. 그런데, 일반적으로 융착부의 높이(H2)는 30 ~ 40μm에 이르므로, 열 영향 영역(HAZ)의 높이(H1)가 60μm에서 최대 70μm가 되어야 하는데, 시중에 유통되고 있는 와이어의 열 영향 영역은 100μm 이상이 되고 있다.
이에 따라 종래기술에 의하면, 네크높이(HL)를 낮추기 위하여, 와이어(51)를 리드(90) 방향으로 당기면서 2차 본딩을 수행하는데, 경화된 열 영향 영역(HAZ)에서는 와이어(51)의 변형이 용이하지 않은바, 도 3에 도시된 바와 같이, 상측 와이어(51)와 하측 와이어(52) 사이에 클리어런스(clearance)가 확보되어야 하는 부분이 낮아지게 되므로, 결국, 도면부호 S로 표시된 부분에서 와이어(51,52) 사이의 단락 현상이 발생하게 된다.
본 발명은 상기와 같은 문제점 및 그 밖의 문제점을 해결하기 위하여, 와이어의 루프 높이를 소정 범위로 제한할 수 있는 개선된 와이어 본딩 방법 및 그에 의한 반도체 패키지를 제공하는 것을 목적으로 한다.
본 발명의 다른 목적은 적어도 둘 이상의 반도체 칩이 수용되는 멀티 칩 패키지에 있어서 와이어 사이의 단락 현상이 방지되는 와이어 본딩 방법 및 그에 의 한 반도체 패키지를 제공하는 것이다.
상기와 같은 목적 및 그 밖의 목적을 달성하기 위하여, 본 발명의 일 측면에 따른 와이어 본딩 방법은,
와이어를 장착한 본딩헤드가 이동하면서 1차 본딩면 및 2차 본딩면 사이를 전기적으로 연결하는 와이어 본딩 방법에 있어서,
상기 본딩헤드가 하강하면서 와이어 일단에 형성된 용융볼을 상기 1차 본딩면에 대해 융착하는 1차 본딩 단계;
상기 본딩헤드가 본딩된 와이어 일단에서 이어진 와이어를 고정하고 이동하면서 용융볼에 인접한 와이어의 열 영향 영역(Heat Affected Zone)에 소정의 굴곡을 형성하는 열영향부 변형 단계; 및
상기 본딩헤드가 2차 본딩면으로 이동하여서 와이어의 타단을 상기 2차 본딩면에 대해 접합하는 2차 본딩 단계;를 포함한다.
본 발명에 있어 바람직하게, 상기 열영향부 변형 단계에서는 와이어가 2차 본딩면을 향하여 절곡 성형된다.
본 발명에 있어 바람직하게, 상기 열영향부 변형 단계에서는 와이어를 고정한 본딩헤드가 상기 2차 본딩면 방향으로 이동하면서 상기 와이어의 열 영향 영역에 변형을 가한다.
상기 열영향부 변형 단계 및 2차 본딩 단계 사이에는 적어도 하나 이상의 절곡을 형성하는 강성 변형 단계가 수행되는 것이 바람직하다.
상기 1차 본딩 단계 및 열영향부 변형 단계 사이에는 상기 와이어를 고정한 본딩 헤드가 상기 2차 본딩면과 반대되는 방향으로 이동하면서 와이어가 변형되는 예비 변형 단계가 수행되는 것이 바람직하다.
상기 1차 본딩면은 반도체 칩에 형성된 전극패드일 수 있고, 상기 2차 본딩면은 리드 프레임의 리드일 수 있다.
한편, 본 발명의 다른 측면에 따른 반도체 패키지는,
적어도 하나 이상의 반도체 칩;
다수의 리드를 구비한 리드 프레임; 및
상기 반도체 칩의 전극패드와 상기 리드 프레임의 리드 사이를 전기적으로 연결하는 와이어;를 포함한 반도체 패키지에 있어서,
적어도 하나 이상의 와이어에 있어, 상기 와이어의 어느 일단에 인접하여서는 열 영향 영역이 형성되고, 상기 열 영향 영역 내에는 절곡 변형된 부위가 존재하는 것을 특징으로 한다.
본 발명에 있어 상기 절곡 변형부는 상기 전극패드에 접속된 와이어 일단에 형성되는 것이 바람직하다.
본 발명에 있어 바람직하게, 상기 반도체 패키지에는 적어도 둘 이상의 서로 다른 반도체 칩이 포함된다.
이하에서는 첨부된 도면들을 참조하여 본 발명의 바람직한 일 실시예에 따른 와이어 본딩 방법에 대해 설명하기로 한다. 도 4a 내지 도 4h는 본딩헤드의 이동에 따른 와이어의 변형 상태를 순차로 도시한 도면들이다. 도 4a에 도시된 바와 같이, 본딩헤드(130)가 하강하면서 와이어(151) 선단을 1차 본딩면(181), 예를 들어, 반도체 칩에 형성된 전극패드에 대해 가압하여 1차 본딩을 실시한다. 이때, 와이어(151) 선단에는 방전에 의해 그 일부가 융용되어 용융볼이 형성되어 있고, 용융된 선단을 가압함으로써, 1차 본딩면에는 융착점 a가 형성된다. 이어서, 도 4b에 도시된 바와 같이, 루프점 b 높이까지 본딩헤드(130)가 상승하는데, 와이어 클램프(110)를 개방하여 본딩헤드(130)가 상승함에 따라 캐필러리(120) 하부로 소정 길이의 와이어(151)가 노출되게 한다. 이어서, 도 4c에 도시된 바와 같이, 본딩헤드(130)가 2차 본딩면과 반대되는 방향으로 소정의 간격 D1 만큼 이동하면서 루프점 b 및 루프점 c에 소정의 굴곡을 형성한다. 이어서, 도 4d 및 도 4e에서와 같이, 본딩헤드가 상승하여 루프점 f에 도달하게 되고, 여기서, 와이어 클램프(110)를 폐쇄하여 와이어(151)를 고정한다. 다음에, 도 4f에서와 같이, 본딩헤드(130)를 2차 본딩면 방향으로 이동하여 와이어(151)에 소정의 변형을 가하면서 1차 본딩면(181)을 기준으로 D2 이격된 위치에 도달한다. 이러한 변형 단계에서는 와이어(151) 선단의 열 영향 영역(HAZ)이 변형되는데, 보다 구체적으로, 열 영향 영역(HAZ) 내의 루프점 e가 굴곡되어서, 와이어(151)의 루프 높이가 낮게 유지된다. 본 변형 단계에서는 루프점 f에서 와이어 클램프(110)가 폐쇄되어 와이어(151)를 고정시킨 채 본딩헤드(130)가 2차 본딩면 방향으로 이동하기 때문에, 와이어(151)에 충분한 힘이 가해져 변형이 어려운 열 영향 영역(HAZ) 내의 루프점 e에서 굴곡이 생기게 된다. 또한 와이어(151)에 가해진 힘에 의해서 루프점 b, c 부분이 곧게 펴지게 되어, 굴곡 부분이 사라지게 된다.
다음에, 도 4g에 도시된 바와 같이 본딩헤드(151)의 와이어 클램프(110)를 개방한 상태에서, 본딩헤드(151)가 2차 본딩면에 반대되는 방향으로 이동하여 1차 본딩면(181)에서 D3 만큼 이격된 위치에 도달하는데, 이 과정에서 상승 및 하강을 거치면서 수개의 루프점들 g,h,i에 소정의 굴곡이 순차로 형성된다. 와이어(151)에 이러한 굴곡들이 형성됨으로써, 멀티 칩 패키지에서 상측 와이어 및 하측 와이어 사이의 일정한 클리어런스(clearance)가 유지될 수 있는데 이에 대해서는 후에 보다 상세히 설명하기로 한다.
이어서, 도 4h에 도시된 바와 같이, 본딩헤드(130)가 2차 본딩면(190)에 반대되는 방향으로 더 이동하면서 루프점 j에 소정 형상의 굴곡을 형성하고, 1차 본딩면(181)을 기준으로 D4 만큼 이격된 위치에 도달한다. 다음으로, 본딩헤드(130)가 2차 본딩면(190)으로 이동하는데, 도시된 바와 같이 루프 정점 k에 도달한다. 여기서, 본딩헤드(130)의 와이어 클램프(110)를 폐쇄하여 2차 본딩면(190)으로 이동할 준비를 하고, 대략 원호 형상의 경로(R)를 따라 2차 본딩면(190)으로 이동한다. 여기서, 본딩헤드(130)는 와이어(151)의 타단을 2차 본딩면(190)에 대해 가압하여 2차 본딩을 실시하여 본딩점 L을 형성하는데, 보다 구체적으로 와이어(151)에 소정의 열이 가해진 상태에서 적당한 압력으로 본딩면에 대해 가압함으로써, 본딩을 수행한다.
도 5에는 전술한 와이어 본딩 방법이 적용된 멀티 칩 패키지의 일 형태가 도시되어 있다. 멀티 칩 패키지는 상하로 적층된 상측 칩(C1) 및 하측 칩(C2)을 포함하며, 이들은 각각 상측 와이어(151) 및 하측 와이어(152)에 의해 외부 회로와 전기적으로 연결된다. 즉, 상측 와이어(151)는 1차 본딩면(181)인 상측 칩(C1)의 전극패드와 2차 본딩면(190)인 리드 프레임의 리드 사이를 와이어링하고, 하측 와이어(152)는 1차 본딩면(182)인 하측 칩(C2)의 전극패드와 2차 본딩면(190)인 리드(190) 사이를 와이어링한다. 상기 상측 와이어(151)는 1차 본딩면(181)에 일단이 접속되어 대략 수평으로 연장되며, 이후에 급격히 하강하여 2차 본딩면(190)에 접 속된다. 보다 구체적으로, 상측 와이어(151)는 1차 본딩면(181)으로부터 직립한 네크높이부(151a), 하강 경사를 갖고 2차 본딩면(190)에 접속되는 경사부(151c), 상기 네크높이부(151a) 및 경사부(151c)를 대략 수평 레벨로 연결하는 수평 연장부 (151b)를 구비한다. 여기서, 상기 수평 연장부(151b) 양측의 루프점 e 및 j에는 각각 소정의 굴곡이 형성되어서 와이어(151)의 연장 방향이 전환된다. 본 발명에 의하면, 네크높이부(151a) 및 수평 연장부(151b)를 이어주는 루프점 e는 와이어(151)의 열 영향 영역(HAZ) 내에 존재한다. 이는, 열 영향 영역(HAZ)을 벗어나서 굴곡이 형성되는 종래기술에 비해, 네크높이(HL)가 단축될 수 있음을 의미하는 것이다. 종래기술에 있어서는, 네크높이를 낮추기 위하여 와이어를 짧게 고정한 상태에서 와이어를 2차 본딩면 방향으로 끌어당기면서 2차 본딩을 수행한다. 본 발명에서는 이미 와이어의 루프 형성 단계에서 이러한 네크높이(HL)를 결정하는 굴곡 형상이 형성되는바, 상측 와이어(151)와 하측 와이어(152) 사이에 충분한 정도의 클리어런스(AD)가 확보될 수 있다. 특히, 본 발명의 와이어 본딩 방법에서는 도 4h에서 볼 수 있듯이, 다수의 루프점들(f,g,h,i,j)에 굴곡 형상이 형성되는데, 이들은 수평 연장부가 대략 수평 상태를 유지하도록 와이어에 강성을 부여하고, 이로써, 수평 연장부가 하측으로 경사져서 클리어런스가 감소되는 현상이 방지된다. 또한, 하측 와이어(152)에도 본 발명의 와이어 본딩 방법이 적용되면, 하측 와이어의 네크높이(hL)가 낮아질 수 있으므로, 추가적인 클리어런스(AD) 확보가 가능하게 된다.
도 6 및 도 7은 본 발명의 와이어 본딩 방법이 적용된 멀티 칩 패키지를 촬 상한 사진인데, 이들 도면으로부터 전술한 본 발명의 효과가 명확하게 확인될 수 있다. 즉, 도 6은 상측 칩의 전극패드에 부착된 와이어의 일부에 대한 사진인데, A로 표시된 부분에서 확인할 수 있듯이, 와이어의 네크높이가 상당히 낮은 레벨로 유지되고 있는 것을 확인할 수 있다. 또한, 도 7은 상측 와이어 및 하측 와이어 사이의 클리어런스를 포착한 사진인데, 충분한 정도의 클리어런스가 확보되어서 상측 와이어 및 하측 와이어 사이의 단락 현상이 방지될 수 있음을 알 수 있다.
본 발명의 와이어 본딩 방법 및 그에 의한 반도체 패키지에 의하면, 스파크 방전에 의해 와이어 선단에 용융볼이 형성될 때 필연적으로 생기는 열 영향 영역 내에 굴곡부를 형성함으로써 본딩면으로부터 직립한 네크높이를 단축시킬 수 있으므로, 보다 용이하게 와이어를 반도체 패키지 공간 내에서 연장시킬 수 있고, 패키지의 공간 활용도 측면 및 컴팩트화 측면에서 유리하게 된다. 특히, 적층된 서로 다른 반도체 칩을 수용하고 있는 멀티 칩 패키지에 있어서는 와이어들 사이의 클리어런스가 확보됨으로 인하여, 와이어들 사이의 단락 현상이 방지될 수 있다.
본 발명은 도면에 도시된 실시예들을 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.

Claims (9)

  1. 와이어를 장착한 본딩헤드가 이동하면서 1차 본딩면 및 2차 본딩면 사이를 전기적으로 연결하는 와이어 본딩 방법에 있어서,
    상기 본딩헤드가 하강하면서 와이어 일단에 형성된 용융볼을 상기 1차 본딩면에 대해 융착하는 1차 본딩 단계;
    상기 본딩헤드가, 1차 본딩된 와이어 일단에서 이어진 와이어를 고정하고 이동하면서 용융볼에 인접한 와이어의 열 영향 영역(Heat Affected Zone)에 소정의 굴곡을 형성하는 열영향부 변형 단계; 및
    상기 본딩헤드가 2차 본딩면으로 이동하여서 와이어의 타단을 상기 2차 본딩면에 대해 부착하는 2차 본딩 단계;를 포함하는 와이어 본딩 방법.
  2. 제1항에 있어서,
    상기 열영향부 변형 단계에서는 와이어가 상기 2차 본딩면을 향하여 절곡 성형되는 것을 특징으로 하는 와이어 본딩 방법.
  3. 제1항에 있어서,
    상기 열영향부 변형 단계에서는 와이어를 고정한 본딩헤드가 상기 2차 본딩면 방향으로 이동하면서 상기 와이어의 열 영향 영역에 변형을 가하는 것을 특징으로 하는 와이어 본딩 방법.
  4. 제1항에 있어서,
    상기 열영향부 변형 단계 및 2차 본딩 단계 사이에는 적어도 하나 이상의 절곡을 형성하는 강성 변형 단계가 수행되는 것을 특징으로 하는 와이어 본딩 방법.
  5. 제1항에 있어서,
    상기 1차 본딩 단계 및 열영향부 변형 단계 사이에는 상기 와이어를 고정한 본딩 헤드가 상기 2차 본딩면과 반대되는 방향으로 이동하면서 와이어가 변형되는 예비 변형 단계가 수행되는 것을 특징으로 하는 와이어 본딩 방법.
  6. 제1항에 있어서,
    상기 1차 본딩면은 반도체 칩에 형성된 전극패드이고,
    상기 2차 본딩면은 리드 프레임의 리드인 것을 특징으로 하는 와이어 본딩 방법.
  7. 적어도 하나 이상의 반도체 칩;
    다수의 리드를 구비한 리드 프레임; 및
    상기 반도체 칩의 전극패드와 상기 리드 프레임의 리드 사이를 전기적으로 연결하는 와이어;를 포함한 반도체 패키지에 있어서,
    적어도 하나 이상의 와이어에 있어, 상기 와이어의 어느 일단에 인접하여서 는 열 영향 영역이 형성되고, 상기 열 영향 영역 내에는 절곡 변형된 부위가 존재하는 것을 특징으로 하는 반도체 패키지.
  8. 제7항에 있어서,
    상기 절곡 변형부는 상기 전극패드에 접속된 와이어 일단에 형성된 것을 특징으로 하는 반도체 패키지.
  9. 제7항에 있어서,
    상하방향으로 적층된 적어도 둘 이상의 서로 다른 반도체 칩들을 포함하는 것을 특징으로 하는 반도체 패키지.
KR1020050024941A 2005-03-25 2005-03-25 와이어 본딩 방법 및 그에 의한 반도체 패키지 KR101133123B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050024941A KR101133123B1 (ko) 2005-03-25 2005-03-25 와이어 본딩 방법 및 그에 의한 반도체 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050024941A KR101133123B1 (ko) 2005-03-25 2005-03-25 와이어 본딩 방법 및 그에 의한 반도체 패키지

Publications (2)

Publication Number Publication Date
KR20060102884A KR20060102884A (ko) 2006-09-28
KR101133123B1 true KR101133123B1 (ko) 2012-04-06

Family

ID=37623168

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050024941A KR101133123B1 (ko) 2005-03-25 2005-03-25 와이어 본딩 방법 및 그에 의한 반도체 패키지

Country Status (1)

Country Link
KR (1) KR101133123B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105830212A (zh) 2014-10-03 2016-08-03 英特尔公司 具有垂直柱的重叠的堆叠管芯封装

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10256297A (ja) 1997-03-06 1998-09-25 Shinkawa Ltd ワイヤボンディング方法
JP2004172477A (ja) 2002-11-21 2004-06-17 Kaijo Corp ワイヤループ形状、そのワイヤループ形状を備えた半導体装置、ワイヤボンディング方法及び半導体製造装置
JP2005039192A (ja) 2003-06-27 2005-02-10 Shinkawa Ltd 半導体装置及びワイヤボンディング方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10256297A (ja) 1997-03-06 1998-09-25 Shinkawa Ltd ワイヤボンディング方法
JP2004172477A (ja) 2002-11-21 2004-06-17 Kaijo Corp ワイヤループ形状、そのワイヤループ形状を備えた半導体装置、ワイヤボンディング方法及び半導体製造装置
JP2005039192A (ja) 2003-06-27 2005-02-10 Shinkawa Ltd 半導体装置及びワイヤボンディング方法

Also Published As

Publication number Publication date
KR20060102884A (ko) 2006-09-28

Similar Documents

Publication Publication Date Title
KR101143836B1 (ko) 반도체 패키지 및 그 반도체 패키지의 와이어 루프 형성방법
KR100379608B1 (ko) 반도체장치 및 그의 제조방법
US7815095B2 (en) Wire loop, semiconductor device having same and wire bonding method
JP3189115B2 (ja) 半導体装置及びワイヤボンディング方法
JP2004289153A (ja) 半導体パッケージ用のワイヤボンディング
KR20110054038A (ko) 와이어 본딩 방법, 반도체 장치 및 그 제조 방법
KR100281435B1 (ko) 반도체장치 및 와이어 본딩방법
KR19980070152A (ko) 와이어 본딩방법
KR20010110080A (ko) 반도체 장치
JPH10189646A (ja) ワイヤボンディング方法
JP2009502026A (ja) Ｍｏｓ電界効果トランジスタｂｇａの折り畳みフレームキャリヤ
US20070182026A1 (en) Semiconductor device
KR101133123B1 (ko) 와이어 본딩 방법 및 그에 의한 반도체 패키지
JP3377748B2 (ja) ワイヤボンディング方法
JP3965354B2 (ja) 素子パッケージ及びその製造方法
JP5419908B2 (ja) 電力用半導体装置
US20220352054A1 (en) Bondwire protrusions on conductive members
US7768106B2 (en) Multi-chip stack structure and fabrication method thereof
US20060011710A1 (en) Formation of a wire bond with enhanced pull
KR20060102495A (ko) 와이어 접속부 형성 방법
KR100660821B1 (ko) 와이어본딩 방법
JP5048990B2 (ja) 半導体装置及びその製造方法
JP2011054626A (ja) 半導体装置およびその製造方法
JPH08130226A (ja) ワイヤボンディング装置
JP2023118502A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150227

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160308

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190227

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20200225

Year of fee payment: 9