KR101132723B1 - Method for manufacturing a semiconductor device - Google Patents

Method for manufacturing a semiconductor device Download PDF

Info

Publication number
KR101132723B1
KR101132723B1 KR1020050036558A KR20050036558A KR101132723B1 KR 101132723 B1 KR101132723 B1 KR 101132723B1 KR 1020050036558 A KR1020050036558 A KR 1020050036558A KR 20050036558 A KR20050036558 A KR 20050036558A KR 101132723 B1 KR101132723 B1 KR 101132723B1
Authority
KR
South Korea
Prior art keywords
trench
oxide film
substrate
forming
temperature
Prior art date
Application number
KR1020050036558A
Other languages
Korean (ko)
Other versions
KR20060113273A (en
Inventor
김용국
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020050036558A priority Critical patent/KR101132723B1/en
Publication of KR20060113273A publication Critical patent/KR20060113273A/en
Application granted granted Critical
Publication of KR101132723B1 publication Critical patent/KR101132723B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28238—Making the insulator with sacrificial oxide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28211—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a gaseous ambient using an oxygen or a water vapour, e.g. RTO, possibly through a layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 트렌치 구조를 갖는 파워 모스펫에 있어서 트렌치 상부 모서리 부분에 형성되는 게이트 산화막과 트렌치 측벽 및 바닥부에 형성되는 게이트 산화막의 두께를 균일하게 하여, 높은 바이어스 전압을 확보함과 동시에 전류 구동능력이 감소되는 것을 억제할 수 있는 반도체 소자의 제조방법을 제공하기 위한 것으로, 이를 위해 본 발명에서는 반도체 기판에 트렌치를 형성하는 단계와, 상기 트렌치의 상부 모서리 부분에서 라운딩한 형태가 되도록 건식산화공정을 실시하여 상기 트렌치 내부에 희생 산화막을 형성하는 단계와, 상기 희생 산화막을 제거하는 단계와, 상기 희생 산화막이 제거된 상기 트렌치와 상기 기판 표면을 따라 게이트 산화막을 형성하는 단계와, 상기 게이트 산화막이 형성된 상기 트렌치가 매립되도록 게이트 전극을 형성하는 단계를 포함하는 반도체 소자의 제조방법을 제공한다.In a power MOSFET having a trench structure, a gate oxide film formed on a top corner of a trench, a gate oxide film formed on a sidewall of a trench and a bottom of the trench are uniform in thickness to secure a high bias voltage, The present invention provides a method of fabricating a semiconductor device capable of suppressing a reduction in size of a trench by forming a trench in a semiconductor substrate and performing a dry oxidation process so as to form a rounded shape at an upper corner portion of the trench Forming a sacrificial oxide film in the trench; removing the sacrificial oxide film; forming a gate oxide film along the trench and the substrate surface from which the sacrificial oxide film is removed; A gate electrode is formed to fill the trench The method comprising the steps of:

파워, MOSFET, 트렌치, 건식산화, 라운딩.  Power, MOSFET, trench, dry oxidation, rounding.

Description

반도체 소자의 제조방법{METHOD FOR MANUFACTURING A SEMICONDUCTOR DEVICE}[0001] METHOD FOR MANUFACTURING A SEMICONDUCTOR DEVICE [0002]

도 1은 종래 기술에 따른 트렌치 구조를 갖는 파워 모스펫의 문제점을 설명하기 위해 도시된 SEM 사진.BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a SEM photograph illustrating a problem of a power MOSFET having a trench structure according to the prior art; FIG.

도 2는 종래 기술에 따른 트렌치 구조를 갖는 파워 모스펫의 문제점을 설명하기 위해 도시된 SEM 사진.2 is a SEM photograph illustrating a problem of a power MOSFET having a trench structure according to the prior art.

도 3 내지 도 6은 본 발명의 바람직한 실시예에 따른 반도체 소자의 제조방법을 설명하기 위해 도시된 공정단면도.FIGS. 3 to 6 are process cross-sectional views illustrating a method of manufacturing a semiconductor device according to a preferred embodiment of the present invention.

도 7은 본 발명의 바람직한 실시예에 따라 형성된 반도체 소자를 설명하기 위해 도시된 SEM 사진.7 is a SEM photograph illustrating a semiconductor device formed in accordance with a preferred embodiment of the present invention.

도 8은 본 발명의 바람직한 실시예에 따라 형성된 반도체 소자를 설명하기 위해 도시된 SEM 사진.8 is a SEM photograph illustrating a semiconductor device formed according to a preferred embodiment of the present invention.

도 9는 본 발명의 바람직한 실시예에 따라 형성된 반도체 소자를 설명하기 위해 도시된 SEM 사진.9 is a SEM photograph illustrating a semiconductor device formed according to a preferred embodiment of the present invention.

〈도면의 주요 부분에 대한 부호의 설명〉Description of the Related Art

100 : 반도체 기판 110 : 트렌치100: semiconductor substrate 110: trench

120 : 드레인 영역 130 : 에피층120: drain region 130: epi layer

140 : 바디영역 150 : 소오스 영역140: body region 150: source region

160 : 건식 산화공정 170 : 희생 산화막160: dry oxidation process 170: sacrificial oxide film

180 : 습식 산화공정 190 : 게이트 산화막180: wet oxidation process 190: gate oxide film

200 : 폴리 실리콘막 210 : 게이트 전극200: polysilicon film 210: gate electrode

본 발명은 반도체 소자의 제조방법에 관한 것으로, 트렌치(trench) 구조를 갖는 파워 모스펫(power Metal Oxide Semiconductor Field Effect Transistor)의 제조방법에 관한 것이다.The present invention relates to a method of manufacturing a semiconductor device, and more particularly, to a method of manufacturing a power metal oxide semiconductor field effect transistor having a trench structure.

파워 모스펫(power MOSFET; Metal Oxide Semiconductor Field Effect Transistor)은 MOS 구조를 가진 유니폴라 소자이다. 바이폴라 트랜지스터에 비해서 스위칭 속도가 빠르고 그 외에 열적 안정성이 높으며, 고입력 임피던스에서 전력이득이 크고, 제어가 용이해 사용하기 편리하다는 점 등 많은 특징을 가지고 있어, 가전제품에서 OA 기기, 전장품, 일반 산업기기 등 폭넓은 분야에 채용되고 있다.A power MOSFET (Metal Oxide Semiconductor Field Effect Transistor) is a unipolar device having a MOS structure. It has many characteristics such as high switching speed and high thermal stability compared with bipolar transistor, high power gain at high input impedance, easy control and easy to use. Therefore, OA devices, It is adopted in a wide range of fields such as devices.

파워 모스펫의 구조에는 횡형 구조(LMOS: Lateral MOS)와 트렌치 구조가 있으며, 트렌치 구조에는 VMOS(V Grooved MOS), UMOS, DMOS(Double Diffused MOS) 등이 있다. 트렌치 구조의 파워 모스펫을 살펴보면, 드레인은 반도체 기판의 아래면 에 배치되고, 소오스는 기판의 윗면에 배치되며, 게이트는 기판의 표면에 파여진 트렌치에 배치된다. 이 때문에 전류는 종(縱)형의 채널을 통해서 종 방향으로 흐른다.The power MOSFET has a lateral MOS (LMOS) structure and a trench structure. The trench structure includes VMOS (V Grooved MOS), UMOS, and DMOS (Double Diffused MOS). Looking at the power MOSFETs of the trench structure, the drain is disposed on the lower surface of the semiconductor substrate, the source is disposed on the upper surface of the substrate, and the gate is disposed on the trench that is dug into the surface of the substrate. For this reason, the current flows in the longitudinal direction through the channel of the type.

종래기술에 따르면, 트렌치 구조의 파워 모스펫은 다음과 같이 형성된다. According to the prior art, the power MOSFET of the trench structure is formed as follows.

먼저, 반도체 기판에 트렌치를 형성한 후, 습식 산화방식을 이용하여 트렌치의 내벽을 따라 희생 산화막을 형성한다.First, after a trench is formed in a semiconductor substrate, a sacrificial oxide film is formed along the inner wall of the trench using a wet oxidation method.

이어서, 세정공정을 실시하여 희생 산화막을 제거한 후, 습식 산화방식을 이용하여 트렌치의 내벽을 따라 게이트 산화막을 형성한다.Subsequently, a cleaning process is performed to remove the sacrificial oxide film, and then a gate oxide film is formed along the inner wall of the trench using a wet oxidation method.

이어서, 게이트 산화막 상에 도핑된 폴리 실리콘막을 증착하여 트렌치를 매립하는 게이트 전극을 형성한다.Subsequently, a doped polysilicon film is deposited on the gate oxide film to form a gate electrode for embedding the trench.

그러나, 종래기술에 따라 트렌치 구조의 파워 모스펫을 형성하면 도 1 및 도 2에서 보는 바와 같이, 트렌치의 상부(top) 모서리(corner) 부분에 형성되는 게이트 산화막이 트렌치의 측벽이나 바닥부에 형성되는 게이트 산화막에 비하여 현저히 얇게 형성된다. 이에 따라, 트렌치의 상부 모서리 부분이 위크 포인트(weak point)로 작용하게 되므로 게이트 전극에 가해지는 바이어스(bias) 전압도 현저히 낮은 값으로 제한된다. 이와 같이 낮은 바이어스 전압은 소자의 구동 전류를 감소시켜 전체적인 소자의 면적을 증가시키는 문제점으로 작용한다.However, when the power MOSFET of the trench structure is formed according to the prior art, as shown in FIGS. 1 and 2, a gate oxide film formed at the top corner of the trench is formed in the sidewall or the bottom of the trench Is formed to be significantly thinner than the gate oxide film. As a result, the upper corner portion of the trench acts as a weak point, so that the bias voltage applied to the gate electrode is also limited to a significantly lower value. This low bias voltage reduces the driving current of the device and increases the area of the device as a whole.

결국, 높은 바이어스 전압을 확보하기 위해서는 트렌치의 상부 모서리 부분에 형성되는 게이트 산화막의 두께가 트렌치의 측벽이나 바닥부에 형성되는 게이트 산화막의 두께와 비슷해야 한다. 이를 위해, 즉 트렌치의 상부 모서리 부분에서 상 대적으로 얇게 형성되는 게이트 산화막의 두께를 보상하기 위해서는 전체적으로 게이트 산화막의 두께를 현저히 증가시켜야 한다. As a result, in order to secure a high bias voltage, the thickness of the gate oxide film formed at the upper edge portion of the trench should be similar to the thickness of the gate oxide film formed at the sidewall or the bottom portion of the trench. To this end, in order to compensate for the thickness of the gate oxide film, which is relatively thin in the upper corner of the trench, the thickness of the gate oxide film as a whole must be significantly increased.

그러나, 이와 같이 전체적으로 게이트 산화막의 두께를 증가시키면 트렌치 측벽, 즉 채널 영역 부근의 게이트 산화막의 두께가 상대적으로 많이 증가하여 전류 구동능력을 감소시킨다. 따라서, 소자의 구동능력이 저하되는 문제점이 있다.However, if the thickness of the gate oxide film is increased as a whole, the thickness of the gate oxide film near the trench side wall, that is, the channel region is relatively increased, thereby reducing the current driving capability. Therefore, there is a problem that the driving capability of the device is lowered.

따라서, 본 발명은 상기한 종래기술의 문제점을 해결하기 위해 제안된 것으로서, 트렌치 구조를 갖는 파워 모스펫에 있어서 트렌치 상부 모서리 부분에 형성되는 게이트 산화막과 트렌치 측벽 및 바닥부에 형성되는 게이트 산화막의 두께를 균일하게 하여, 높은 바이어스 전압을 확보함과 동시에 전류 구동능력이 감소되는 것을 억제할 수 있는 반도체 소자의 제조방법을 제공하는데 그 목적이 있다.SUMMARY OF THE INVENTION Accordingly, the present invention has been made keeping in mind the above problems occurring in the prior art, and it is an object of the present invention to provide a power MOSFET having a trench structure, in which a thickness of a gate oxide film formed on a top corner portion of a trench, And to provide a method of manufacturing a semiconductor device in which a high bias voltage is ensured and a current driving capability is prevented from being reduced.

상기에서 설명한 목적을 달성하기 위한 일측면에 따른 본 발명은, 반도체 기판에 트렌치를 형성하는 단계와, 상기 트렌치의 상부 모서리 부분에서 라운딩한 형태가 되도록 건식산화공정을 실시하여 상기 트렌치 내부에 희생 산화막을 형성하는 단계와, 상기 희생 산화막을 제거하는 단계와, 상기 희생 산화막이 제거된 상기 트렌치와 상기 기판 표면을 따라 게이트 산화막을 형성하는 단계와, 상기 게이트 산화막이 형성된 상기 트렌치가 매립되도록 게이트 전극을 형성하는 단계를 포함하는 반도체 소자의 제조방법을 제공한다.According to an aspect of the present invention, there is provided a method of manufacturing a semiconductor device, comprising: forming a trench in a semiconductor substrate; performing a dry oxidation process so as to form a rounded shape at an upper edge portion of the trench, Forming a gate oxide film on the surface of the trench and the substrate from which the sacrificial oxide film is removed; forming a gate electrode on the gate oxide film to fill the trench formed with the gate oxide film; The method comprising the steps of:

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings, in order to facilitate a person skilled in the art to easily carry out the technical idea of the present invention. do.

실시예Example

도 3 내지 6은 본 발명의 바람직한 실시예에 따른 반도체 소자의 제조방법을 설명하기 위해 도시된 공정단면도이다. 여기서, 도 3 내지 도 6에 도시된 참조 부호들 중 서로 동일한 참조 부호는 동일한 기능을 수행하는 동일 요소이다. 3 to 6 are process cross-sectional views illustrating a method of manufacturing a semiconductor device according to a preferred embodiment of the present invention. Here, among the reference numerals shown in Figs. 3 to 6, the same reference numerals denote the same elements performing the same function.

먼저, 도 3에 도시된 바와 같이, STI(Shallow Trench Isolation) 공정을 실시하여 반도체 기판(100)에 트렌치(110)를 형성한다.First, as shown in FIG. 3, a trench 110 is formed in the semiconductor substrate 100 by performing a shallow trench isolation (STI) process.

이어서, 도 4에 도시된 바와 같이, 트렌치(110, 도 3 참조)가 형성된 기판(100, 도 3 참조)에 불순물 이온주입공정을 실시하여 소오스/드레인 영역(120/ 150)과 에피층(130) 및 바디영역(140)을 형성한다. 예컨대, 먼저 고농도로 N 타입(type)의 불순물 이온을 주입하여 N+ 드레인 영역(120)을 형성하고, N+ 드레인 영역(120) 상에 저농도로 N 타입의 불순물 이온을 주입하여 N- 에피층(130)을 형성한다. 그런 다음, 에피층(130) 상에 저농도로 P 타입의 불순물 이온을 주입하여 P- 바디영역(140)을 형성하고, 소정의 마스크 패턴(미도시)을 마스크로 이용하는 고농도의 불순물 이온주입 공정을 실시하여 바디영역(140) 내에 N+ 소오스 영역(150)을 형성한다.4, the substrate 100 (see FIG. 3) on which the trench 110 (see FIG. 3) is formed is subjected to an impurity ion implantation process to form source / drain regions 120/150 and an epi layer 130 And a body region 140 are formed. For example, by first implanting an impurity ion-implanted to form an N + drain region 120, and N + drain region impurity ions of N-type at a low concentration on the 120 of the N type (type) in a high concentration N - epitaxial layer (130). Then, a P-type impurity ion is implanted at a low concentration on the epi layer 130 to form a P - body region 140, and a high concentration impurity ion implantation step using a predetermined mask pattern (not shown) as a mask is performed Thereby forming an N + source region 150 in the body region 140.

여기서, 드레인 영역(120)은 트렌치(110) 하부의 기판(100)에 형성되고 소오스 영역(150)은 트렌치(110) 양측의 바디영역(140) 상부에 형성된다. 또한, 에피층(130)은 트렌치(110)에 의해 일정 부분이 노출된다.The drain region 120 is formed on the substrate 100 under the trench 110 and the source region 150 is formed on the body region 140 on both sides of the trench 110. In addition, a portion of the epi layer 130 is exposed by the trench 110.

이어서, 도 5에 도시된 바와 같이, 건식 산화공정(160)을 실시하여 트렌치(110, 도 3 참조)가 형성된 전체 구조의 단차를 따라 희생 산화막(170)을 형성한다. 이와 같이, 습식 산화공정에 비하여 산화속도가 느린 건식 산화공정을 실시하면 트렌치(110) 상부 모서리 부분('B' 부위 참조)에서 라운딩한 형태를 갖는 희생 산화막(170)이 형성된다. 여기서, 건식 산화공정(160)은 산소(O2)와 질소(N2)를 혼합한 혼합가스를 이용하여 실시하고 850 내지 1100℃의 온도 조건에서 실시한다. 바람직하게는, 하기의 표 1에 나타난 조건으로 실시한다.Then, as shown in FIG. 5, a dry oxidation process 160 is performed to form a sacrificial oxide film 170 along the steps of the entire structure where the trench 110 (see FIG. 3) is formed. Thus, when the dry oxidation process with a slower oxidation rate than the wet oxidation process is performed, a sacrificial oxide film 170 having a rounded shape at the upper edge portion (see the 'B' region) of the trench 110 is formed. Here, the dry oxidation step 160 is performed using a mixed gas in which oxygen (O 2 ) and nitrogen (N 2 ) are mixed and is carried out at a temperature of 850 to 1100 ° C. Preferably, the conditions are as shown in Table 1 below.

[표 1][Table 1]

스탠바이(stand by)Standby 800℃800 ° C N2 = 15sccmN 2 = 15 sccm 최고 온도(temp up)Maximum temperature (temp up) 1100℃1100 ℃ ↑↑ 건식 산화(dry oxidation)Dry oxidation ↑↑ O2 = 15sccmO 2 = 15sccm 최하 온도(temp down)Temp down 850℃850 ℃ N2/O2 = 15/0.15(sccm)N 2 / O 2 = 15 / 0.15 (sccm)

도 5를 참조한 본 발명의 바람직한 실시예에 따르면, 트렌치(110) 상부 모서리 부분이 라운딩한 형태를 갖도록 하기 위해 건식 산화공정을 실시하는데, 트렌치(110) 상부 모서리 부분의 라운딩 효과를 극대화 시키기 위하여 트렌치(110) 형성 후 습식 식각공정을 추가적으로 실시할 수도 있다.5, in order to maximize the rounding effect of the upper edge portion of the trench 110, a trench 110 is formed in the trench 110. In order to maximize the rounding effect of the upper corner portion of the trench 110, A wet etching process may be further performed after the formation of the first electrode 110.

이어서, 도 6에 도시된 바와 같이, 세정공정을 실시하여 희생 산화막(170)을 제거한다. 이때, 세정공정은 하프니움(HF, hafnium)을 이용하여 실시한다. 이로써, 트렌치(110, 도 3 참조)의 상부 모서리 부분이 라운딩한 형태를 갖는 기판(100, 도 3 참조)이 노출된다. Then, as shown in FIG. 6, a sacrificial oxide film 170 is removed by a cleaning process. At this time, the cleaning process is performed using hafnium (HF, hafnium). Thereby, the substrate 100 (see FIG. 3) having the rounded upper corner portion of the trench 110 (see FIG. 3) is exposed.

이어서, 습식 산화공정(180)을 실시하여 트렌치(110)를 포함한 기판(100) 표면의 단차를 따라 전체적으로 동일한 두께를 갖는 게이트 산화막(190)을 형성한다. 이때, 습식 산화공정(180)은 질소, 수소(H2) 및 산소를 혼합한 혼합가스를 이용하여 실시하고 900 내지 950℃의 온도 조건에서 실시한다. 바람직하게는, 하기의 표 2에 나타난 조건으로 실시한다.Then, a wet oxidation process 180 is performed to form a gate oxide film 190 having a uniform thickness entirely along the step of the surface of the substrate 100 including the trench 110. At this time, the wet oxidation step 180 is carried out using a mixed gas of nitrogen, hydrogen (H 2 ) and oxygen mixed at a temperature of 900 to 950 ° C. Preferably, conditions are as shown in Table 2 below.

[표 2][Table 2]

스탠 바이(stand by)Standby 850(800)℃850 (800) C N2 = 15sccmN 2 = 15 sccm 최고 온도(temp up)Maximum temperature (temp up) 950℃950 ℃ ↑↑ 습식 산화(wet oxidation)Wet oxidation ↑↑ H2/O2 = 5/10(sccm)H 2 / O 2 = 5/10 (sccm) 최하 온도(temp down)Temp down 900(850)℃900 (850) C N2/O2 = 15/0.15(sccm)N 2 / O 2 = 15 / 0.15 (sccm)

이어서, 도 7에 도시된 바와 같이, 게이트 산화막(190) 상에 트렌치(110, 도 3 참조)가 매립되도록 폴리 실리콘막(200)을 증착한다. 이때, 폴리 실리콘막(200)은 폴리 실리콘막(200)은 도프트(doped) 또는 언도프트(undoped) 실리콘막으로 형성한다. 예컨대, 언도프트 실리콘막의 경우에는 SiH4를 이용하여 LPCVD(Low Pressure Chemical Vapor Deposition) 방식으로 증착한다. 한편, 도프트 실리콘막의 경우에는 SiH4에 PH3, PCl5, BCl3 또는 B2H6를 혼합시킨 기체를 이용하여 LPCVD 방식으로 증착한다. Next, as shown in FIG. 7, the polysilicon film 200 is deposited such that the trench 110 (see FIG. 3) is buried on the gate oxide film 190. At this time, the polysilicon film 200 is formed of a doped or undoped silicon film. For example, in the case of an undoped silicon film, SiH 4 is used to deposit by LPCVD (Low Pressure Chemical Vapor Deposition) method. On the other hand, in the case of a doped silicon film, SiH 4 is deposited by LPCVD using a gas mixed with PH 3 , PCl 5 , BCl 3 or B 2 H 6 .

이어서, 폴리 실리콘막(200) 상에 포토레지스트(미도시)를 도포한 후 노광 및 현상공정을 실시하여 소정의 포토레지스트 패턴(미도시)을 형성한다.Then, a photoresist (not shown) is coated on the polysilicon film 200, and then an exposure and development process is performed to form a predetermined photoresist pattern (not shown).

이어서, 포토레지스트 패턴을 이용한 식각공정을 실시하여 폴리 실리콘막(200) 및 게이트 산화막(190)을 식각한다. 이로써, 트렌치(110)가 매립되는 게이트 전극(210)이 형성된다.Then, the polysilicon film 200 and the gate oxide film 190 are etched by an etching process using a photoresist pattern. Thereby, the gate electrode 210 in which the trench 110 is buried is formed.

즉, 본 발명의 바람직한 실시예에 따르면 트렌치가 형성된 기판에 건식산화공정을 실시하여 트렌치 상부 모서리 부분에서 라운딩한 형태를 갖는 희생 산화막을 형성할 수 있다. 또한, 트렌치 상부 모서리 부분에서 라운딩한 형태의 희생 산화막을 제거함으로써 노출된 트렌치를 포함한 기판 상에 전체적으로 균일한 두께를 갖는 게이트 산화막을 형성할 수 있다. 즉, 도 8 및 도 9에서 보는 바와 같이, 트렌치 상부 모서리 부분에서 라운딩한 형태('C' 부위 참조)를 갖고 전체적으로 균일한 두께를 갖는 게이트 산화막이 형성되는 것이다.That is, according to a preferred embodiment of the present invention, a dry oxidation process is performed on a substrate on which a trench is formed, thereby forming a sacrificial oxide film having a rounded shape at the upper corner of the trench. Further, by removing the rounded oxide film in a rounded shape at the upper corner portion of the trench, a gate oxide film having a uniform overall thickness can be formed on the substrate including the exposed trench. That is, as shown in FIGS. 8 and 9, a gate oxide film having a rounded shape (see the 'C' region) at the upper corner of the trench and having a uniform overall thickness is formed.

이는 결국, 전체적으로 게이트 산화막의 두께를 증가시키지 않고도 전류 구동능력을 증가시킬 수 있게한다. 따라서, 소자의 집적도를 증가시킬 수 있고 고전압, 바람직하게는 10 내지 20V의 전압을 인가할 수 있어 고전압 소자에 유용하게 활용될 수 있다.This, in turn, makes it possible to increase the current driving capability without increasing the overall thickness of the gate oxide film. Therefore, the degree of integration of the device can be increased and a voltage of 10 to 20 V can be applied at a high voltage, which can be usefully used in a high voltage device.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments. In addition, it will be understood by those of ordinary skill in the art that various embodiments are possible within the scope of the technical idea of the present invention.

이상에서 설명한 바와 같이, 본 발명에 의하면, 트렌치가 형성된 기판에 건식산화공정을 실시하여 트렌치 상부 모서리 부분에서 라운딩한 형태를 갖는 희생 산화막을 형성할 수 있다. 또한, 트렌치 상부 모서리 부분에서 라운딩한 형태의 희생 산화막을 제거함으로써 노출된 트렌치를 포함한 기판 상에 전체적으로 균일한 두께를 갖는 두꺼운 게이트 산화막을 형성할 수 있다. As described above, according to the present invention, the substrate on which the trench is formed can be subjected to a dry oxidation process to form a sacrificial oxide film having a rounded shape at the upper corner of the trench. In addition, by removing the rounded oxide film in the rounded upper corner portion of the trench, a thick gate oxide film having a uniform overall thickness can be formed on the substrate including the exposed trench.

이는 결국, 전체적으로 게이트 산화막의 두께를 증가시키지 않고도 전류 구동능력을 증가시킬 수 있게한다. 따라서, 반도체 소자의 집적도를 향상시킬 수 있을 뿐만 아니라 높은 바이어스 전압을 확보할 수 있다.This, in turn, makes it possible to increase the current driving capability without increasing the overall thickness of the gate oxide film. Therefore, not only the degree of integration of the semiconductor device can be improved, but also a high bias voltage can be secured.

Claims (11)

반도체 기판에 트렌치를 형성하는 단계;Forming a trench in a semiconductor substrate; 상기 트렌치가 형성된 기판에 불순물 이온주입을 통하여 에피층, 바디영역 및 소오스/드레인 영역을 형성하는 단계;Forming an epitaxial layer, a body region, and a source / drain region through impurity ion implantation on the substrate on which the trench is formed; 상기 트렌치의 상부 모서리 부분에서 라운딩한 형태가 되도록 제1 온도에서 산소가스를 이용하여 건식산화공정을 실시하여 상기 트렌치 내부에 희생 산화막을 형성하는 단계;Forming a sacrificial oxide film in the trench by performing a dry oxidation process using oxygen gas at a first temperature so as to form a rounded shape at an upper edge portion of the trench; 상기 희생 산화막을 제거하는 단계;Removing the sacrificial oxide film; 상기 희생 산화막이 제거된 상기 트렌치와 상기 기판 표면을 따라 상기 제1 온도보다 낮은 제2 온도에서 산소와 수소를 혼합한 가스를 사용하여 습식산화공정을 실시하여 게이트 산화막을 형성하는 단계; 및Performing a wet oxidation process using the trench in which the sacrificial oxide film is removed and a gas obtained by mixing oxygen and hydrogen at a second temperature lower than the first temperature along the surface of the substrate to form a gate oxide film; And 상기 게이트 산화막이 형성된 상기 트렌치가 매립되고 상기 소오스/드레인 영역을 덥도록 상기 기판 표면까지 확장된 게이트 전극을 형성하는 단계Forming a gate electrode in which the trench in which the gate oxide film is formed is buried and extends to the surface of the substrate to cover the source / 를 포함하는 반도체 소자의 제조방법.Wherein the semiconductor device is a semiconductor device. 제 1 항에 있어서,The method according to claim 1, 상기 제1 온도는 850 내지 1100℃ 인 것을 특징으로 하는 반도체 소자의 제조방법.Wherein the first temperature is 850 to 1100 ° C. 삭제delete 제 1 항 또는 제 2 항에 있어서,3. The method according to claim 1 or 2, 상기 희생 산화막은 상기 트렌치를 포함한 상기 기판 상에 형성하는 반도체 소자의 제조방법.Wherein the sacrificial oxide film is formed on the substrate including the trench. 제 1 항 또는 제 2 항에 있어서,3. The method according to claim 1 or 2, 상기 트렌치를 형성한 후, 상기 트렌치의 상부 모서리 부분이 라운딩 형태를 갖도록 상기 반도체 기판에 습식식각공정을 실시하는 단계를 더 포함하는 반도체 소자의 제조방법.Further comprising the step of performing a wet etching process on the semiconductor substrate so that an upper edge portion of the trench has a rounded shape after forming the trench. 제 1 항에 있어서,The method according to claim 1, 상기 제2 온도는 900 내지 950℃인 것을 특징으로 하는 반도체 소자의 제조방법.Wherein the second temperature is 900 to 950 占 폚. 제 6 항에 있어서,The method according to claim 6, 상기 습식산화공정은 수소와 산소를 1:2의 비율로 혼합한 혼합가스를 이용하여 실시하는 반도체 소자의 제조방법.Wherein the wet oxidation process is performed using a mixed gas in which hydrogen and oxygen are mixed at a ratio of 1: 2. 삭제delete 제 1 항에 있어서,The method according to claim 1, 상기 드레인 영역은 상기 트렌치 하부의 상기 기판에 형성하는 반도체 소자의 제조방법.And the drain region is formed on the substrate under the trench. 제 1 항에 있어서,The method according to claim 1, 상기 소오스 영역은 상기 트렌치 양측의 상기 기판 상부에 형성하는 반도체 소자의 제조방법.Wherein the source region is formed on the substrate on both sides of the trench. 반도체 기판에 트렌치를 형성하는 단계;Forming a trench in a semiconductor substrate; 상기 트렌치가 형성된 기판에 불순물 이온주입을 통하여 에피층, 바디영역 및 소오스/드레인 영역을 형성하는 단계;Forming an epitaxial layer, a body region, and a source / drain region through impurity ion implantation on the substrate on which the trench is formed; 상기 트렌치의 상부 모서리 부분에서 라운딩한 형태가 되도록 제1 온도에서 산소가스를 이용하여 건식산화공정을 실시하여 상기 트렌치 내부에 희생 산화막을 형성하는 단계;Forming a sacrificial oxide film in the trench by performing a dry oxidation process using oxygen gas at a first temperature so as to form a rounded shape at an upper edge portion of the trench; 상기 희생 산화막을 제거하는 단계;Removing the sacrificial oxide film; 상기 희생 산화막이 제거된 상기 트렌치와 상기 기판 표면을 따라 상기 제1 온도보다 낮은 제2 온도에서 산소와 수소를 혼합한 가스를 사용하여 습식산화공정을 실시하여 게이트 산화막을 형성하는 단계; 및Performing a wet oxidation process using the trench in which the sacrificial oxide film is removed and a gas obtained by mixing oxygen and hydrogen at a second temperature lower than the first temperature along the surface of the substrate to form a gate oxide film; And 상기 게이트 산화막이 형성된 상기 트렌치가 매립되고 상기 소오스/드레인 영역을 덥도록 상기 기판 표면까지 확장된 게이트 전극을 형성하는 단계Forming a gate electrode in which the trench in which the gate oxide film is formed is buried and extends to the surface of the substrate to cover the source / 를 포함하며,/ RTI > 상기 제1 온도는 850 내지 1100℃이며,The first temperature is from 850 to 1100 DEG C, 상게 제2 온도는 900 내지 950℃인 반도체 소자의 제조방법.And the second temperature is 900 to 950 占 폚.
KR1020050036558A 2005-04-30 2005-04-30 Method for manufacturing a semiconductor device KR101132723B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050036558A KR101132723B1 (en) 2005-04-30 2005-04-30 Method for manufacturing a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050036558A KR101132723B1 (en) 2005-04-30 2005-04-30 Method for manufacturing a semiconductor device

Publications (2)

Publication Number Publication Date
KR20060113273A KR20060113273A (en) 2006-11-02
KR101132723B1 true KR101132723B1 (en) 2012-04-06

Family

ID=37651661

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050036558A KR101132723B1 (en) 2005-04-30 2005-04-30 Method for manufacturing a semiconductor device

Country Status (1)

Country Link
KR (1) KR101132723B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113782589A (en) * 2021-08-31 2021-12-10 上海华虹宏力半导体制造有限公司 Process method of groove type power MOSFET device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990017698A (en) * 1997-08-25 1999-03-15 윤종용 Trench type power MOSFET manufacturing method
KR20050001636A (en) * 2003-06-26 2005-01-07 주식회사 케이이씨 Transistor and its manufacturing method

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990017698A (en) * 1997-08-25 1999-03-15 윤종용 Trench type power MOSFET manufacturing method
KR20050001636A (en) * 2003-06-26 2005-01-07 주식회사 케이이씨 Transistor and its manufacturing method

Also Published As

Publication number Publication date
KR20060113273A (en) 2006-11-02

Similar Documents

Publication Publication Date Title
KR100225409B1 (en) Trench dmos and method of manufacturing the same
US9466700B2 (en) Semiconductor device and method of fabricating same
JP4907828B2 (en) Method of manufacturing trench double diffused metal oxide semiconductor with low threshold voltage
US20060289929A1 (en) Structure and method for forming laterally extending dielectric layer in a trench-gate FET
US4373965A (en) Suppression of parasitic sidewall transistors in locos structures
US7524726B2 (en) Method for fabricating a semiconductor device
TW201015719A (en) Lateral DMOS transistor and method for fabricating the same
JP4122230B2 (en) Double diffusion field effect transistor with reduced on-resistance
US7897464B2 (en) Method of manufacturing semiconductor device
US7391077B2 (en) Vertical type semiconductor device
US7259105B2 (en) Methods of fabricating gate spacers for semiconductor devices
TW527730B (en) Semiconductor memory device and manufacturing method thereof
CN109103106B (en) Method for preparing lateral diffusion metal oxide semiconductor
KR101132723B1 (en) Method for manufacturing a semiconductor device
KR20000056248A (en) FET structure with reduced short channel effect and punchthrough
US7550357B2 (en) Semiconductor device and fabricating method thereof
JP2004119616A (en) Method for manufacturing semiconductor device
CN108133963B (en) Field effect transistor and manufacturing method thereof
KR20060079542A (en) Method for improving the gate oxidation quality of high voltage device area
US6362061B1 (en) Method to differentiate source/drain doping by using oxide slivers
JP3532494B2 (en) Method for manufacturing semiconductor device
KR100817712B1 (en) Method of forming a high voltage MOS device
KR100588781B1 (en) Semiconductor Device And Method For Manufacturing The Same
JPH025434A (en) Manufacture of field-effect transistor
JP3866167B2 (en) Manufacturing method of MIS type semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150223

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160219

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170216

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180221

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190218

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20200218

Year of fee payment: 9