KR101129760B1 - 플로팅 바디 메모리 어레이 - Google Patents

플로팅 바디 메모리 어레이 Download PDF

Info

Publication number
KR101129760B1
KR101129760B1 KR1020097027005A KR20097027005A KR101129760B1 KR 101129760 B1 KR101129760 B1 KR 101129760B1 KR 1020097027005 A KR1020097027005 A KR 1020097027005A KR 20097027005 A KR20097027005 A KR 20097027005A KR 101129760 B1 KR101129760 B1 KR 101129760B1
Authority
KR
South Korea
Prior art keywords
cells
lines
common
line
floating body
Prior art date
Application number
KR1020097027005A
Other languages
English (en)
Other versions
KR20100024435A (ko
Inventor
위가르 이. 아브씨
피터 엘. 디. 창
디네쉬 소마세카르
Original Assignee
인텔 코오퍼레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 코오퍼레이션 filed Critical 인텔 코오퍼레이션
Publication of KR20100024435A publication Critical patent/KR20100024435A/ko
Application granted granted Critical
Publication of KR101129760B1 publication Critical patent/KR101129760B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/02—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding parasitic signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G11C11/404—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with one charge-transfer gate, e.g. MOS transistor, per cell
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/4016—Memory devices with silicon-on-insulator cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Abstract

어레이 내의 선택된 플로팅 바디 셀의 채널들에 걸쳐 충격 이온화 전위들을 인가하고 다른 비선택된 셀들에 전위를 부과하지 않는 레이아웃들의 실시예들이 본원에 제공된다.
Figure 112009080086678-pct00001
플로팅 바디 셀, 채널, 이온화 전위, 레이아웃,

Description

플로팅 바디 메모리 어레이{FLOATING BODY MEMORY ARRAY}
본 발명은 일반적으로 메모리에 관한 것으로, 특히 플로팅 바디 메모리 구조들에 관한 것이다.
소위 플로팅 바디 메모리, 즉 플로팅 바디 다이나믹 랜덤 액세스 메모리(FB-DRAM)는 일반적으로 플로팅 바디 메모리 셀들의 어레이를 포함한다. 플로팅 바디 셀은 전형적으로 SOI(silicon on insulator)형 프로세스들을 갖는 등의 절연체 위에 배치된 MOSFET(metal oxide semiconductor field effect transistor) 또는 따로 부가된 절연체 영역들을 갖는 벌크 처리된 칩들로 형성된다. FB 셀은 커패시터와 같은 바디 내에 플로팅 바디를 갖는 트랜지스터를 통해 도전된 전하의 일부가 보유되는 소위 "히스토리" 효과를 이용한다. 보유된 전하량은 바디를 절연시키는 절연체의 질, 바디 필드 세기 바이어스의 양, 및 물론 그것을 통해 도전되는 전하의 양과 같은 상이한 파라미터들에 의해 영향을 받으며, 그것은 인가된 게이트 및 드레인/소스 전압들과 함께, 트랜지스터의 임계 전압의 함수이다.
도 1A는 플로팅 바디 셀 DRAM과 같은 다이나믹 랜덤 액세스 메모리(DRAM) 어레이에 대한 종래의 레이아웃의 일부를 도시하는 도면이다. 트랜지스터 셀들을 구성하기 위해, 활성 스트립(102)(102A 내지 102C), 비트 라인 도전체 스트 립(104)(104A 내지 104C), 워드 라인 도전체 스트립(106)(106A 내지 106F), 도전성 소스 라인들(108)(108A 내지 108C), 도전성 트레이스들(110) 및 비아들(111)이 도시되어 있다. 활성 영역들(102)은 바디들과 함께, 채널 도전 단자들(소스들, 드레인들)을 포함하는데, 이들은 적절히 바이어스되면 채널들을 형성하도록 도전 단자들 사이에 적어도 일부를 갖는다. (게이트가 충분히 바이어스되면 소스와 드레인 사이의 바디의 일부는 채널을 형성하여 소스와 드레인 사이에 전하 캐리어를 도전시킨다. 게이트가 그렇게 바이어스되고 채널에 걸쳐 충분한 전위가 드롭되면, 전위의 방향에 따라, '1 또는 '0이 게이트에 기입될 것이다. FET들은 전형적으로 대칭형 디바이스들이기 때문에, 그들이 어떻게 바이어스되느냐에 따라, 채널 도전 단자들 중 어느 한쪽이 소스 또는 드레인이 될 수 있음을 이해해야 한다.)
각각의 트랜지스터에 있어서, 비아(111) 및 도전체(110)에 의해 비트 라인(104)에 제1 채널 도전 단자(예를 들어, 드레인)가 연결되고, 소스 라인(108)에 제2 채널 도전 단자(예를 들어, 소스)가 연결되고, 워드라인 도전체 스트립(106)에 게이트가 연결된다. 이러한 레이아웃에서, 수직으로 인접하는 트랜지스터들은 공통 소스 라인들을 공유하고, 수직으로 정렬된 셀들은 공통 비트 라인(104)을 공유한다. 또한 이러한 구성에서, 소스 라인들은 고정된 공급 레퍼런스(예를 들어, 접지)에 결합되는 반면, 비트 라인들 및 워드라인들은 어드레스가능하다.
도 1B를 참조하면, 이러한 구성에서는, FB 셀들은 비교적 하이 비트 라인(BL) 바이어스를 이용하여 어서트(예를 들어, 데이터 '1 기입)하거나 충격 이온화를 이용하여 셀을 소거(데이터 '0 기입)한다. (소거 및 어서트라는 용어는 각각 임의로 지정된 '0 및 '1이고 반대로 될 수 있음에 주의해야 한다.) 특히, 선택된 셀이 소거되면, 비트 라인들과 소스 라인들에 걸쳐 -2.0V 전위가 드롭된다. 반대로, 셀이 어서트되면, 비트 라인들과 소스 라인들에 걸쳐 2.0V 전위가 드롭된다.
도 1B는 바디 이외에, 도 1A로부터의 4개의 이웃하는 트랜지스터들(T1 내지 T4)의 채널 도전 및 게이트 단자들에 대한 인가된 전압 레벨들을 도시한다. (바디는 바이어스 전압에 직접 연결되어 있지 않고 절연체로부터의 대응하는 필드, 예를 들어, 절연체 아래에 노출되어 있고, 이는 바이어스되어 커패시터와 같이 작용함을 주의해야 한다.) 프로그래밍 동안, 프로그래밍되도록 선택된 셀들(본 도면에서는 선택된 워드 라인 T2 및 T4)이 비트 라인에 의해 프로그래밍되고, 이에 의해 각각 '1 또는 '0이 셀 내로 프로그램되는지에 따라 비트 라인들 및 소스 라인들에 걸쳐 플러스 또는 마이너스 2.0 V 전위가 드롭된다.
불행히도, 이러한 구성에 의해, 수직으로 정렬되어 있고 선택된 셀과 이웃하는 T1 및 T3과 같은 셀들은 또한 -2.0 또는 2.0V의 전위들을 기입하도록 노출된 자신의 채널들을 갖는다. GIDL(gate induced drain leakage)의 영향들 때문에, 이것은 그들의 게이트들이 선택되지 않더라도, 그들의 데이터가 플립되거나 아니면 소실될 수 있게 할 수 있다.
본 발명의 실시예들은 첨부 도면에 예로서 도시되지만 이에 제한되지 않고, 도면에서 유사한 요소들에는 동일한 참조 부호를 부기한다.
도 1A는 종래의 플로팅 바디 메모리 어레이의 일부를 도시한 도면.
도 1B는 도 1A의 메모리 어레이에 대한 프로그래밍 단계 동안의 이웃하는 트랜지스터들의 전압 레벨들을 도시한 도면.
도 2A는 일부 실시예들에 따른 플로팅 바디 메모리 어레이의 일부를 도시한 도면.
도 2B는 도 2A의 메모리 어레이의 소거 단계 동안의 이웃하는 트랜지스터들의 전압 레벨들을 도시한 도면.
도 2C는 도 2A 및 도 2B의 메모리 어레이의 프로그래밍 단계 동안의 이웃하는 트랜지스터들의 전압 레벨들을 도시한 도면.
도 3은 일부 다른 실시예들에 따른 플로팅 바디 메모리 어레이의 일부를 도시한 도면.
도 4는 일부 실시예들에 따른 플로팅 바디 메모리를 갖는 컴퓨터 시스템의 블록도.
일부 실시예들에 따르면, 충분한 채널 전위 드롭(예를 들어, 오늘날 사용되는 전형적인 트랜지스터 파라미터들에서 1.5V 초과)을 이용하여 선택된 셀을 프로그래밍하게 하는 레이아웃들(예를 들어, DRMA 셀 어레이들에 대한 레이아웃들)이 본원에 제공된다. 동시에, 이웃하는 트랜지스터 셀들은 예를 들어 데이터가 변질되게 하거나 이치에 맞지 않게 리프레시 레이트가 증가되는 것을 요구할만큼 충분히 큰, 과도하게 불리한 채널 전위 드롭들이 일어나지 않는다.
도 2A는 일부 실시예들에 따른 FB 셀 어레이에 대한 레이아웃의 일부를 도시 한다. 이러한 레이아웃은 몇가지 차이점을 제외하면 도 1A와 유사하다. 우선, 이것은 공통 소스 라인 및 이웃하는 워드라인들을 갖는 트랜지스터들(예를 들어, 공통 소스 라인(208A) 및 이웃하는 워드라인들(206A, 206B)을 갖는 트랜지스터들(T1, T2))이 상이한 비트 라인들(204)(트랜지스터들(T1 및 T2)에 대한 204A, 204B)을 갖게 하는 각각의 활성 스트립(102)에 대한 부가적인 비트 라인 도전체(204)를 채용한다. 이것은 공통 소스 라인을 갖는 이웃하는 트랜지스터들이 상이한 채널 전위 드롭들에서 바이어스되게 한다.
(다른 실시예들에서는, 예를 들어, 도 3에 도시된 바와 같이, 이웃하는 트랜지스터 쌍들에 대한 공통 비트 라인과 함께 별도의 소스 라인들을 이용함으로써 동일한 결과를 실현할 수 있음을 주의해야 한다. 즉, 적절한 충격 이온화를 얻기 위해, 비선택된 셀들에 동일한 드롭을 적용할 필요 없이 충분한 채널 전압 드롭을 이용하여 하나 이상의 선택된 셀들에 기입하기 위해 부가적인 소스 및/또는 비트 라인들을 이용할 수 있다. 또한, 전압 방향을 전형적으로 제한되지 않는다. 충격 이온화를 위해서는 충분한 채널 전위 드롭이 요구되지만, 일반적으로 어떤 채널 단자가 더 높은지는 중요하지 않다. 물론 이것은 예를 들어, FET가 P 또는 N 채널 FET인지 뿐만 아니라 FET의 임계 전압에 기초하여 영향을 받을 수 있다.)
도시된 실시예에서는, 공통 소스 라인을 공유하는 워드라인 쌍들(예를 들어, 206A, 206B)은 도전체(213)를 이용하여 함께 연결될 수 있다. 예를 들어, 도시된 실시예에서, 워드라인 도전체들(206A, 206B)은 도전체(213A)와 함께 연결된다. 이것은 예를 들어, 기입 소거 동작(예를 들어, 여기서 '0들은 어레이 내의 각각의 셀 에 기입됨)을 구현하는데 보다 효과적일 수 있다(도 2B에 대하여 이하에 논의됨). 또한, 본 실시예에서는, 소스 라인들이 고정된 레퍼런스에 연결되지 않고 따로 어드레스가능하다. 이에 의해, 동일한 비트 라인 상의 다른 셀들에 동일한 채널 전위 드롭을 부과할 필요없이 선택될 셀들에 충분한 충격 이온화 전압들이 달성될 수 있다.
일부 실시예들에 따르면, 데이터는 2 사이클 기입 프로세스에 따라 프로그래밍된다. 제1 사이클 동안, 워드 라인 내의 셀들 전부가 소거된다(즉, '0으로 프로그래밍된다). 다음, 제2 사이클 동안, '1을 저장할 셀들은 어서트된다(즉 '1로 프로그래밍된다). 이것은 보다 안정한 데이터 기입 및 저장을 제공하도록 기능할 수 있다. 도 2A의 함께 연결된 이웃하는 워드 라인들은, 이러한 프로세스에 따라 보다 효과적인 소거 동작들을 제공할 수 있어, 소거 사이클마다 2배 많은 로우들이 소거되게 한다.
도 2B는 로우-디스터브(low-disturb) 프로그램 소거 동작에 대한 전압 레벨들을 도시한다. 그들의 워드 라인들이 선택되면, T3 및 T4가 소거된다. 1V 전위가 비트 라인들 전부에 인가되고, 1V전위가 선택된 워드 라인들에 인가되고 -1.0V 전위가 선택된 소스 라인들에 인가된다. 비선택된 셀들(T1, T2)에 대해서, -1V가 워드 라인들에 인가되고 0.7V가 소스 라인들에 인가된다. 이런 식으로, 선택된 셀들의 소스 및 비트 라인들 사이에 -2.0V 전위가 드롭되어 그들을 소거하지만, 비선택된 셀들의 소스와 드레인 라인들 사이에는 단지 -0.3V 전위가 드롭되고, 이것은 로우 디스터번스(disturbance)에 이유가 된다. 이러한 접근법에서, 소거될 셀은 계속 하이 채널 전위 드롭(도 1A의 예에서와 같이 -2V)을 수신하여 충격 이온화를 구현한다. 그러나, 최악의 경우의 디스터번스 조건들이 감소될 수 있도록 다른 드롭들은 스프레드(spread)된다. (본 예에서는, 도 1B의 경우에 그랬던 것처럼, 마이너스 소거 전위는 소스 라인에서 비트 라인으로 드롭되고 비트 라인에서 소스 라인으로 드롭되지 않는다.)
도 2C는 2 사이클 소거-어서트 프로그램 동작의 기입-어서트(기입 '1) 사이클에 대한 전압 레벨들을 도시한다. 본 예에서, T4 및 T3은 기입을 위해 선택되고, 그들의 워드 라인들은 1V이고 소스 라인들은 2V이다. 그들의 워드 라인들이 -1V이고 소스 라인들이 0.7V이면, T1 및 T2는 선택되지 않는다. 본 예에서, '1이 T4로 프로그래밍되었고 '0이 T3으로 프로그래밍되었다고 가정한다. 이에 따라, T1, T4에 대한 비트 라인은 0V인 반면, T2 및 T3에 대한 비트 라인은 1V이다. 이에 의해 플러스 2V 드롭이 T4의 소스 라인으로부터 비트 라인으로 인가되어, '1이 그것에 기입되게 한다. 한편, 단지 1V만이 T3의 소스 라인으로부터 비트 라인으로 인가되어 변화가 없다. 즉 1V SL-BL 드롭이 소거 사이클 동안 부과되었던 -2V 드롭으로부터 '0을 오버라이트하기에 충분하지 않다.
도 4를 참조하면, 컴퓨터 시스템의 일례가 도시된다. 도시된 시스템은 일반적으로 전원 공급기(404)에 연결된 프로세서(402), 무선 인터페이스(408), 및 메모리(406)를 포함한다. 이것은 동작시에 그것으로부터 전력을 수신하기 위해 전원 공급기(404)에 연결된다. 무선 인터페이스(408)는 안테나(409)에 연결되어 무선 인터페이스 칩(408)을 통해 프로세서를 무선 네트워크(도시하지 않음)에 통신 연결 한다. 마이크로프로세서(402)는 예를 들어 프로세서 내에 캐시 메모리를 구현하기 위해 하나 이상의 매립된 FB 셀 어레이들을 포함한다.
도시된 시스템은 상이한 형태로 구현될 수 있음을 주의해야 한다. 즉, 단일 칩 모듈, 회로 보드, 또는 다수의 회로 보드를 갖는 섀시로 구현될 수 있다. 마찬가지로, 하나 이상의 완전한 컴퓨터들을 구성할 수 있고, 또는 대안적으로, 컴퓨팅 시스템 내에 유용한 컴포넌트를 구성할 수 있다.
본 발명은 설명된 실시예들에 한정되지 않고, 첨부된 청구항들의 정신 및 범위 내에서 변경 및 수정을 하여 실시될 수 있다. 예를 들어, 본 발명의 실시예들은 다중 게이트형 셀들 뿐만 아니라 단일 게이트형 셀들을 포함한다. 예로서, 이중 게이트형 셀들(예를 들어, 바디의 전하 저장 파라미터들을 제어하기 위한 전방 및 후방 게이트들을 가짐)에 있어서, 도 2 및 도 3의 레이아웃들은 워드라인에 결합된 전방 게이트와 함께 이용될 수 있다. 또 다른 예로서, 프로그래밍 기술을 설명하기 위해 충격 이온화를 이용한 반면, GIDL 프로그래밍과 같은 다른 프로그래밍 기술들도 구현될 수 있고 본 발명의 범위 내에 있다. 또한, 본 발명은 모든 유형의 반도체 집적 회로(IC) 칩들과 함께 사용하기에 적용 가능하다는 것을 이해해야 한다. 이들 IC 칩들의 예들은 프로세서들, 컨트롤러들, 칩셋 컴포넌트들, 프로그램 가능 로직 어레이(PLA), 메모리 칩들, 네트워크 칩들 등을 포함하나, 이에 제한되지 않는다.
또한, 예시적인 크기/모델/값/범위가 주어졌지만 본 발명은 이에 제한되지 않음을 이해해야 한다. 제조 기술들(예를 들어, 포토리소그래피)이 시간에 따라 발달하기 때문에 소형의 디바이스들이 제조될 수 있다고 기대된다. 또한, 잘 알려진 IC 칩 및 기타 컴포넌트들에의 전력/접지 접속들은 예시 및 논의의 간단함을 위해, 그리고 발명을 모호하게 하지 않도록 도면들 내에 도시되거나 도시되지 않을 수 있다. 또한, 발명을 모호하게 하지 않기 위해 구성들을 블록도 형태로 도시할 수도 있고, 또한 그러한 블록도 구성들의 구현에 대한 특성들이 본 발명을 구현할 플랫폼에 크게 좌우된다는 사실의 견지에서(즉, 그러한 특성들은 본 발명의 통상의 기술자의 영역 내에 있어야 함) 구성들을 블록도 형태로 도시할 수도 있다. 특정 상세들(특히 회로들)은 발명의 예시적인 실시예들을 기술하기 위해 개시되지만, 본 발명은 이들 특정 상세들 없이, 또는 그 변형으로 실시될 수 있음이 본 기술 분야의 통상의 기술자에게 명백해야 한다. 따라서, 설명은 제한적인 것이 아니라 예시적인 것으로 간주되어야 한다.

Claims (22)

  1. 칩으로서,
    플로팅 바디 셀들의 어레이를 포함하고,
    상기 플로팅 바디 셀들 각각은 채널 및 상기 채널의 도통(conduction)을 제어하는 게이트를 포함하는 단일 트랜지스터로 이루어지고,
    상기 어레이는 선택된 셀의 채널에 걸리는 충격 이온화 전위를 제어 가능하게 인가하고 비선택 셀들에 상기 충격 이온화 전위를 인가하지 않기 위한 도전 신호 라인들을 포함하는 칩.
  2. 제1항에 있어서,
    상기 도전 신호 라인들은 상기 셀들의 소스들에 연결된 비트 라인들 및 상기 셀들 내의 드레인들에 연결된 소스 라인들을 포함하고, 상기 비트 라인들 및 상기 소스 라인들은 2개 이상의 상이한 전압 레벨들에 따로 선택가능하게 연결가능한 칩.
  3. 제2항에 있어서,
    셀들의 인접하는 쌍들은 공통 소스 라인을 공유하지만 상이한 비트 라인들을 갖는 칩.
  4. 제3항에 있어서,
    셀들의 상기 인접하는 쌍들은 그들 게이트들에 연결된 공통 워드라인을 공유하는 칩.
  5. 제2항에 있어서,
    셀들의 인접하는 쌍들은 공통 비트 라인을 공유하지만 상이한 소스 라인들을 갖는 칩.
  6. 제5항에 있어서,
    셀들의 상기 인접하는 쌍들은 그들 게이트들에 연결된 공통 워드라인을 공유하는 칩.
  7. 제1항에 있어서,
    상기 충격 이온화 전위는 1.5V를 초과하는 칩.
  8. 제1항에 있어서,
    각각의 셀은 2개 이상의 게이트들을 갖는 칩.
  9. 제1항에 있어서, 상기 셀들은 공통 소스 및 워드 라인을 공유하는 공통 컬럼 내의 셀들과 함께 로우들 및 컬럼들로 배치되지만, 상기 공통 컬럼 내의 인접하는 셀들은 상이한 비트 라인들을 갖는 칩.
  10. 메모리로서,
    로우들 및 컬럼들로 배열되는 복수의 플로팅 바디 셀 - 상기 복수의 플로팅 바디 셀 각각은 게이트 및 채널을 포함하는 단일 트랜지스터로 이루어짐 -;
    인접하는 로우들의 쌍들 내의 셀들의 채널들에 연결된 제1 도전체들의 세트; 및
    공통 컬럼 내의 교대하는 셀들의 채널들에 각각 연결된 제2 도전체들의 세트
    를 포함하고,
    값을 기입하기에 충분한 전위가, 상기 전위를 비선택된 채널들에 부과하지 않고, 선택된 채널에 걸쳐 인가될 수 있는 메모리.
  11. 제10항에 있어서,
    상기 제1 도전체들의 세트는 셀 소스들에 연결되고, 상기 제2 도전체들의 세트는 셀 드레인들에 연결되는 메모리.
  12. 제10항에 있어서,
    상기 제1 도전체들의 세트는 셀 드레인들에 연결되고, 상기 제2 도전체들의 세트는 셀 소스들에 연결되는 메모리.
  13. 제10항에 있어서,
    각각의 셀은 2개 이상의 게이트들을 갖는 메모리.
  14. 제10항에 있어서,
    제3 도전체들의 세트는 각각 공통 로우 내의 셀들의 게이트들에 연결되는 메모리.
  15. 제10항에 있어서,
    값을 기입하기에 충분한 상기 전위는 1.5V를 초과하는 메모리.
  16. 시스템으로서,
    (a) 플로팅 바디 셀들의 어레이를 포함하는 마이크로프로세서 - 상기 플로팅 바디 셀들 각각은 채널 및 상기 채널 내의 도통을 제어하는 게이트를 포함하는 단일 트랜지스터로 이루어지고, 상기 어레이는 선택된 셀의 채널에 걸리는 충격 이온화 전위를 제어 가능하게 인가하고 비선택 셀들에 상기 충격 이온화 전위를 인가하지 않기 위한 도전 신호 라인들을 포함함 - ;
    (b) 안테나; 및
    (c) 상기 마이크로프로세서 및 상기 안테나에 연결되어 상기 마이크로프로세서를 무선 네트워크에 통신 연결시키는 무선 인터페이스
    를 포함하는 시스템.
  17. 제16항에 있어서,
    상기 도전 신호 라인들은 상기 셀들의 드레인들에 연결된 비트 라인들 및 상기 셀들 내의 소스들에 연결된 소스 라인들을 포함하고, 상기 비트 라인들 및 상기 소스 라인들은 2개 이상의 상이한 전압 레벨들에 따로 선택가능하게 연결가능한 시스템.
  18. 제17항에 있어서,
    셀들의 인접하는 쌍들은 공통 소스 라인을 공유하지만 상이한 비트 라인들을 갖는 시스템.
  19. 제18항에 있어서,
    셀들의 상기 인접하는 쌍들은 그들 게이트들에 연결된 공통 워드라인을 공유하는 시스템.
  20. 제17항에 있어서,
    셀들의 인접하는 쌍들은 공통 비트 라인을 공유하지만 상이한 소스 라인들을 갖는 시스템.
  21. 데이터를 플로팅 바디 셀들의 라인 내로 기입하는 단계를 포함하고,
    상기 기입 단계는 우선 상기 라인 내의 모든 셀들 내로 '0을 기입한 후 상기 라인 내의 선택된 셀들 내로 '1을 기입하는 단계를 포함하고,
    상기 셀들 내로 '0이 기입되면 셀들의 상기 라인의 소스 라인들로부터 비트 라인들로 마이너스 충격 이온화 전압이 인가되고, 상기 선택된 셀들 내로 '1이 기입되면 셀들의 상기 라인의 상기 소스 라인들로부터 비트 라인들로 플러스 충격 이온화 전압이 인가되는 방법.
  22. 삭제
KR1020097027005A 2007-06-30 2008-06-25 플로팅 바디 메모리 어레이 KR101129760B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/772,191 2007-06-30
US11/772,191 US7652910B2 (en) 2007-06-30 2007-06-30 Floating body memory array
PCT/US2008/068184 WO2009006157A2 (en) 2007-06-30 2008-06-25 Floating body memory array

Publications (2)

Publication Number Publication Date
KR20100024435A KR20100024435A (ko) 2010-03-05
KR101129760B1 true KR101129760B1 (ko) 2012-03-23

Family

ID=40160216

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097027005A KR101129760B1 (ko) 2007-06-30 2008-06-25 플로팅 바디 메모리 어레이

Country Status (5)

Country Link
US (1) US7652910B2 (ko)
KR (1) KR101129760B1 (ko)
CN (1) CN101689550B (ko)
DE (1) DE112008001559B4 (ko)
WO (1) WO2009006157A2 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007063231A1 (de) * 2007-12-31 2009-07-02 Advanced Micro Devices, Inc., Sunnyvale RAM-Zelle mit einem Transistor mit frei einstellbarem Körperpotential zur Informationsspeicherung mit asymmetrischen Drain/Source-Erweiterungsgebieten
CN102231283A (zh) * 2011-04-07 2011-11-02 清华大学 一种不挥发存储器的无线接口

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7085153B2 (en) * 2003-05-13 2006-08-01 Innovative Silicon S.A. Semiconductor memory cell, array, architecture and device, and method of operating same
US20060279985A1 (en) 2005-06-14 2006-12-14 Intel Corporation Purge-based floating body memory

Family Cites Families (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6421289B1 (en) 2000-03-31 2002-07-16 Intel Corporation Method and apparatus for charge-transfer pre-sensing
US6421269B1 (en) 2000-10-17 2002-07-16 Intel Corporation Low-leakage MOS planar capacitors for use within DRAM storage cells
US6496402B1 (en) 2000-10-17 2002-12-17 Intel Corporation Noise suppression for open bit line DRAM architectures
US6567329B2 (en) 2001-08-28 2003-05-20 Intel Corporation Multiple word-line accessing and accessor
US6757784B2 (en) 2001-09-28 2004-06-29 Intel Corporation Hiding refresh of memory and refresh-hidden memory
US6724648B2 (en) 2002-04-05 2004-04-20 Intel Corporation SRAM array with dynamic voltage for reducing active leakage power
US6909652B2 (en) 2002-11-26 2005-06-21 Intel Corporation SRAM bit-line reduction
US7184298B2 (en) 2003-09-24 2007-02-27 Innovative Silicon S.A. Low power programming technique for a floating body memory transistor, memory cell, and memory array
US7072205B2 (en) 2003-11-19 2006-07-04 Intel Corporation Floating-body DRAM with two-phase write
US7002842B2 (en) 2003-11-26 2006-02-21 Intel Corporation Floating-body dynamic random access memory with purge line
US7246215B2 (en) 2003-11-26 2007-07-17 Intel Corporation Systolic memory arrays
US6952376B2 (en) 2003-12-22 2005-10-04 Intel Corporation Method and apparatus to generate a reference value in a memory array
US6906973B1 (en) 2003-12-24 2005-06-14 Intel Corporation Bit-line droop reduction
US7123500B2 (en) 2003-12-30 2006-10-17 Intel Corporation 1P1N 2T gain cell
US7001811B2 (en) 2003-12-31 2006-02-21 Intel Corporation Method for making memory cell without halo implant
US6992339B2 (en) 2003-12-31 2006-01-31 Intel Corporation Asymmetric memory cell
US6903984B1 (en) 2003-12-31 2005-06-07 Intel Corporation Floating-body DRAM using write word line for increased retention time
US7049654B2 (en) 2004-03-31 2006-05-23 Intel Corporation Memory with split gate devices and method of fabrication
US7132751B2 (en) 2004-06-22 2006-11-07 Intel Corporation Memory cell using silicon carbide
US7120072B2 (en) 2004-06-30 2006-10-10 Intel Corporation Two transistor gain cell, method, and system
US7098507B2 (en) 2004-06-30 2006-08-29 Intel Corporation Floating-body dynamic random access memory and method of fabrication in tri-gate technology
US20060054977A1 (en) 2004-09-16 2006-03-16 Intel Corporation Charge storage memory cell
US7061806B2 (en) 2004-09-30 2006-06-13 Intel Corporation Floating-body memory cell write
US7075821B2 (en) 2004-09-30 2006-07-11 Intel Corporation Apparatus and method for a one-phase write to a one-transistor memory cell array
US7385865B2 (en) 2004-12-01 2008-06-10 Intel Corporation Memory circuit
US7391640B2 (en) 2004-12-10 2008-06-24 Intel Corporation 2-transistor floating-body dram
JP4469744B2 (ja) * 2005-03-18 2010-05-26 株式会社東芝 半導体記憶装置および半導体記憶装置の駆動方法
US7167397B2 (en) 2005-06-21 2007-01-23 Intel Corporation Apparatus and method for programming a memory array
US7236410B2 (en) 2005-06-27 2007-06-26 Intel Corporation Memory cell driver circuits
US20070002607A1 (en) 2005-06-29 2007-01-04 Khellah Muhammad M Memory circuit
US7295474B2 (en) 2005-06-30 2007-11-13 Intel Corporation Operating an information storage cell array
US7230842B2 (en) 2005-09-13 2007-06-12 Intel Corporation Memory cell having p-type pass device
US7439588B2 (en) 2005-12-13 2008-10-21 Intel Corporation Tri-gate integration with embedded floating body memory cell using a high-K dual metal gate
US7492632B2 (en) * 2006-04-07 2009-02-17 Innovative Silicon Isi Sa Memory array having a programmable word length, and method of operating same
US7646071B2 (en) 2006-05-31 2010-01-12 Intel Corporation Asymmetric channel doping for improved memory operation for floating body cell (FBC) memory
US20080090348A1 (en) 2006-09-28 2008-04-17 Chang Peter L D Gate-assisted silicon-on-insulator on bulk wafer and its application to floating body cell memory and transistors
US7592209B2 (en) 2006-11-13 2009-09-22 Intel Corporation Integration of a floating body memory on SOI with logic transistors on bulk substrate
US8217435B2 (en) 2006-12-22 2012-07-10 Intel Corporation Floating body memory cell having gates favoring different conductivity type regions
US7531879B2 (en) 2006-12-22 2009-05-12 Intel Corporation Method and resultant structure for floating body memory on bulk wafer
US7558097B2 (en) 2006-12-28 2009-07-07 Intel Corporation Memory having bit line with resistor(s) between memory cells
US20080237672A1 (en) 2007-03-30 2008-10-02 Doyle Brian S High density memory
US20090001438A1 (en) 2007-06-29 2009-01-01 Doyle Brian S Isolation of MIM FIN DRAM capacitor
US7532528B2 (en) 2007-06-30 2009-05-12 Intel Corporation Sense amplifier method and arrangement

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7085153B2 (en) * 2003-05-13 2006-08-01 Innovative Silicon S.A. Semiconductor memory cell, array, architecture and device, and method of operating same
JP2007516547A (ja) * 2003-05-13 2007-06-21 イノヴァティーヴ シリコン ソシエテ アノニム 半導体メモリセル、アレイ、構造及び素子、及びこれらを動作させる方法
US20060279985A1 (en) 2005-06-14 2006-12-14 Intel Corporation Purge-based floating body memory

Also Published As

Publication number Publication date
CN101689550A (zh) 2010-03-31
DE112008001559B4 (de) 2018-01-25
US7652910B2 (en) 2010-01-26
KR20100024435A (ko) 2010-03-05
DE112008001559T5 (de) 2010-06-24
WO2009006157A3 (en) 2009-04-09
CN101689550B (zh) 2013-10-30
US20090003050A1 (en) 2009-01-01
WO2009006157A2 (en) 2009-01-08

Similar Documents

Publication Publication Date Title
JP6122531B1 (ja) バイト消去動作を実行することができるメモリアレイ
US7280425B2 (en) Dual gate oxide one time programmable (OTP) antifuse cell
US7110295B2 (en) Semiconductor data processing device
KR0172441B1 (ko) 불휘발성 반도체 메모리의 프로그램 방법
US7529126B2 (en) Nonvolatile memory device and semiconductor device
US11069408B2 (en) Apparatus for discharging control gates after performing an access operation on a memory cell
KR100352897B1 (ko) 반도체불휘발성기억장치
KR0172422B1 (ko) 스냅백 브레이크다운 현상을 제거한 공통 소오스 라인 제어회로
US8767472B2 (en) Non-volatile memory apparatus and methods
US6141255A (en) 1 transistor cell for EEPROM application
US7630242B2 (en) Nonvolatile semiconductor memory device
KR101129760B1 (ko) 플로팅 바디 메모리 어레이
US10192621B2 (en) Flash memory
CN110853692B (zh) 用于存储器装置在编程期间的操作的方法及存储器
KR100242099B1 (ko) 반도체 메모리장치 및 그 제어방법
US6480420B2 (en) Semiconductor memory device having source areas of memory cells supplied with a common voltage
JP2007172743A (ja) 記憶装置
US5909406A (en) Semiconductor memory device
KR0172335B1 (ko) 반도체 메모리 장치의 가상접지전압 생성방법 및 그 회로
JPH0575074A (ja) 半導体記憶装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150227

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160303

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170302

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190227

Year of fee payment: 8