KR101126218B1 - 반도체 표면 검사장치 및 이를 이용한 반도체의 절연층에 형성된 핀홀 검사방법 - Google Patents

반도체 표면 검사장치 및 이를 이용한 반도체의 절연층에 형성된 핀홀 검사방법 Download PDF

Info

Publication number
KR101126218B1
KR101126218B1 KR1020100039570A KR20100039570A KR101126218B1 KR 101126218 B1 KR101126218 B1 KR 101126218B1 KR 1020100039570 A KR1020100039570 A KR 1020100039570A KR 20100039570 A KR20100039570 A KR 20100039570A KR 101126218 B1 KR101126218 B1 KR 101126218B1
Authority
KR
South Korea
Prior art keywords
semiconductor
semiconductor sample
electrode
insulating layer
light
Prior art date
Application number
KR1020100039570A
Other languages
English (en)
Other versions
KR20110120064A (ko
Inventor
김진태
강상우
윤주영
신용현
Original Assignee
한국표준과학연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국표준과학연구원 filed Critical 한국표준과학연구원
Priority to KR1020100039570A priority Critical patent/KR101126218B1/ko
Publication of KR20110120064A publication Critical patent/KR20110120064A/ko
Application granted granted Critical
Publication of KR101126218B1 publication Critical patent/KR101126218B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/958—Inspecting transparent materials or objects, e.g. windscreens
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/8806—Specially adapted optical and illumination features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Engineering & Computer Science (AREA)
  • Immunology (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Pathology (AREA)
  • General Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Biochemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Investigating Or Analyzing Materials By The Use Of Electric Means (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

본 발명은 반도체 기판에 절연층이 형성된 반도체 시료가 안착되는 고정판과, 상기 고정판과 이격 형성되고 상기 고정판과 마주보는 면에 하나 이상의 전극이 형성된 투명기판과, 상기 투명기판의 상부에서 광을 조사하는 광원과, 상기 반도체 시료와 상기 전극에 전압차를 발생시키는 전압원, 및 상기 반도체 시료와 전극 사이에 흐르는 전류를 측정하는 전류측정기를 포함하되,상기 전극은 상기 절연층에 형성된 복수 개의 핀홀과 각각 대응되는 크기로 형성되고 순차적으로 전원이 인가되는 반도체 표면 검사장치 및 이를 이용한 반도체 표면의 핀홀 검사방법에 관한 것이다.
본 발명은 반도체의 도핑 농도, 절연층의 결함 및 절연층에 형성된 핀홀의 유무에 대하여 신속하고 간편하게 검사가 가능하여 반도체 제조 공정 단계에서 반도체 소자의 불량 여부를 초기에 판단할 수 있는 장점이 있다.

Description

반도체 표면 검사장치 및 이를 이용한 반도체의 절연층에 형성된 핀홀 검사방법{TESTING APPARATUS FOR THE SURFACE OF SEMICONDUCTOR AND TESTING METHOD FOR PIN-HOLE FORMED ON THE SURFACE OF SEMICONDUCTOR USING THE SAME}
본 발명은 반도체 표면 검사장치에 관한 것으로서, 더욱 자세하게는 반도체 소자에서 검출되는 전류를 측정하여 반도체 소자의 절연층에 형성된 핀홀의 형성 유무에 대하여 검사할 수 있는 반도체 표면 검사장치 및 이를 이용한 반도체 표면의 핀홀 검사방법에 관한 것이다.
최근 초집적 반도체 소자에 대한 관심이 높아지면서 점점 사이즈가 작은 초집적 기가 디램(Giga DRAM)의 반도체 소자에 대한 연구가 활발하다.
이러한 초집적 반도체 소자 제조공정에서는 금속 전극을 만들 목적으로 직경 0.1㎛, 높이 1㎛의 미세한 구멍(핀홀: Pin-hole)을 의도적으로 절연층에 제작하며 이러한 미세구멍에 대한 측정 기술은 초집적 반도체 소자의 제작을 위해서는 필수적인 요소이다.
그러나 일반적으로 반도체 소자에 형성되는 절연층은 수 ㎛정도의 얇은 두께로 형성되기 때문에 절연층에 형성된 미세한 구멍의 관측이 어려운 문제가 있다.
또한, 반도체 소자에 절연층을 형성하는 과정에서 절연층이 균일하게 형성되지 않아 반도체 기판이 외부에 노출되어 전류가 누수되는 문제가 있다.
이러한 문제를 해결하기 위하여 광섬유를 이용하여 절연층에 형성된 미세한 구멍에 개별적으로 전자를 여기시켜 전류를 측정함으로써 미세한 구멍이 형성되었는지 여부를 판단하는 기술이 개시된바 있다.
그러나 상기와 같은 기술은 수많은 미세한 구멍(핀홀)에 각각 광섬유를 정확한 위치에 놓고 자외선을 조사하여야 하는 점에서 실제 산업상 이용하기 어려운 문제가 있으며, 각각의 미세한 구멍(핀홀)에서 검출되는 전류량은 수 펨토 암페어 정도로 아주 미약하여 기존의 전류 측정 장치로는 측정이 어렵기 때문에 자화율이 큰 물질을 이용한 코일을 이용하여 수 나노 테슬라(10-9 T)의 자기장으로 변환하고, 이렇게 변환된 자기장을 고온 초전도 양자 간섭 소자(SQUID)로 측정하여야만 하는 문제가 있다.
본 발명은 상기와 같은 문제를 해결하기 위하여 제안된 것으로서, 비접촉, 비파괴적이면서 손쉽고 빠르게 반도체 표면을 검사할 수 있는 반도체 표면 검사장치 및 이를 이용한 반도체 표면의 핀홀 검사방법을 제공한다.
상기와 같은 목적을 달성하기 위하여 본 발명의 반도체 표면 검사장치는 반도체 기판에 절연층이 형성된 반도체 시료가 안착되는 고정판과, 상기 고정판과 이격 형성되고 상기 고정판과 마주보는 면에 하나 이상의 전극이 형성된 투명기판과, 상기 투명기판의 상부에서 광을 조사하는 광원과, 상기 반도체 시료와 상기 전극에 전압차를 발생시키는 전압원, 및 상기 반도체 시료와 전극 사이에 흐르는 전류를 측정하는 전류측정기를 포함하되,상기 전극은 상기 절연층에 형성된 복수 개의 핀홀과 각각 대응되는 크기로 형성되고 순차적으로 전원이 인가된다.
삭제
삭제
그리고 본 발명의 반도체 표면의 핀홀 검사방법은 반도체 기판에 절연층이 형성되고 상기 절연층에는 복수 개의 핀홀이 형성된 반도체 시료를 준비하고 제1항의 반도체 시료 검사장치의 고정판에 상기 반도체 시료를 고정하는 준비단계와, 상기 반도체 시료에 광을 조사하여 전자를 여기시키는 광 조사단계와, 상기 조사된 광에 의해 반도체 시료에서 여기된 전자를 상기 전극에 집속시켜 도선을 따라 이동하게 하는 전류 생성단계 및 상기 전류를 측정하여 반도체 시료의 핀홀의 형성 여부를 판단하는 검사단계를 포함한다.
상기와 같은 구성에 의하여 간단하게 반도체 소자의 도핑농도, 절연층의 결함여부 및 절연층에 형성된 핀홀의 유무에 대하여 비접촉, 비파괴적이면서 손쉽고 빠르게 검사할 수 있는 장점이 있다.
따라서 본 발명은 초집적 반도체 소자 생산라인에서 발생하는 불량품 소자 생산을 미연에 방지할 수 있어, 제작 능률 및 가격 경쟁력을 크게 향상시킬 수 있는 이점이 있으며, 반도체 산업 이외의 다른 여러 초직접 소자 제작에도 사용될 수 있어서, 새로운 과학 기술의 한 분야를 창출해낼 수 있는 이점이 기대된다.
도 1은 본 발명의 실시예에 따른 반도체 표면 검사장치의 개략도,
도 2는 본 발명의 실시예에 따른 반도체 표면의 도핑농도 측정방법의 흐름도,
도 3은 본 발명의 실시예에 따른 반도체 표면의 도핑농도 측정방법의 개념도,
도 4는 본 발명의 실시예에 따른 반도체 표면의 절연층 결함 검사방법의 개념도,
도 5는 본 발명의 실시예에 따른 반도체 표면의 절연층에 형성된 핀홀 검사방법의 개념도.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다.
그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급될 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다.
반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
본 출원에서, "포함한다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
또한 본 출원에서 첨부된 도면은 설명의 편의를 위하여 확대 또는 축소하여 도시된 것으로 이해되어야 한다.
이제 본 발명에 대하여 도면을 참고하여 상세하게 설명하고, 도면 부호에 관계없이 동일하거나 대응하는 구성 요소는 동일한 참조 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
반도체 표면 검사장치
도 1은 본 발명의 실시예에 따른 반도체 표면 검사장치의 개략도이다.
본 발명의 실시예에 따른 반도체 표면 검사장치(이하 '검사장치'라 함)는 반도체 시료(100)가 고정되는 고정판(200)과, 상기 고정판(200)과 마주보는 면에 하나 이상의 전극(400)이 형성된 투명기판(300)과, 상기 투명기판(300)의 상부에서 광(501)을 조사하는 광원(500)과, 상기 반도체 시료(100)와 상기 전극(400)에 연결되는 전압원(600), 및 상기 반도체 시료(100)와 전극(400) 사이에 흐르는 전류를 측정하는 전류측정기(700)를 포함한다.
상기 투명기판(300)은 상기 고정판(200)과 이격되어 형성되며, 상기 고정판(200)에 반도체 시료(100)를 고정시켰을 때 상기 반도체 시료(100)와 이격될 수 있을 정도의 높이를 갖는다. 바람직하게는 반도체 시료(100)와 상기 투명기판(300)의 이격 거리가 수 ㎛가 되도록 제작될 수 있고, 상기 투명기판(300)의 높이를 조절할 수 있는 구성이 더 추가될 수 있다.
도 1에서는 반도체 시료(100)가 반도체 기판(120)과 절연층(110) 및 절연층(110)에 형성된 핀홀(112)로 구성된 것이 도시되어 있으나, 이는 예시적인 것에 불과하며 반도체 시료(100)는 검사목적에 따라 다양한 형태로 구성될 수 있다.
예를 들면 반도체 시료(100)의 도핑농도를 검사하는 경우에는 절연층(110)이 형성되지 않은 반도체 기판(120)으로 구성될 수 있고, 반도체 시료(100)의 절연층(110)의 균일도를 측정하는 경우에는 반도체 기판(120)에 절연층(110)이 형성된 시료가 사용될 수 있으며, 반도체 시료(100)의 핀홀(112)의 유무를 판단하기 위한 경우에는 절연층(110)에 핀홀(112)이 형성된 반도체 시료(100)가 사용될 수 있다.
상기 광원(500)은 투명기판(300)을 통과하여 반도체 시료(100)에 광을 조사할 수 있는 구성이면 램프 또는 레이저 등 종류에 관계없이 모두 적용가능하다.
또한, 상기 광원(500)은 반도체 시료(100)에 광(501)을 조사하여 반도체 시료(100)의 전도대의 도핑 준위에 있는 전자들이 여기될 수 있을 정도의 에너지를 갖도록 제작된다. 일반적으로 340~380nm의 파장대를 갖는 자외선 광이 사용될 수 있으나 반드시 이에 한정되는 것은 아니며 조사대상인 반도체 시료(100)의 도핑 물질 및 도핑 농도에 따라 광의 파장대는 다양하게 조절될 수 있다.
상기 광원(500)에서 방출되는 광은 반도체 시료(100) 표면에 전체적으로 조사될 수 있으며, 상기 핀홀(112)을 하나 이상 포함하는 반도체 시료(100)의 국소적인 면적에 순차적으로 조사될 수도 있다. 이때 각 국소적인 면적에 조사되기 위하여 광원(500)에 집광렌즈(미도시)가 더 구성될 수 있다.
상기 투명기판(300)은 광을 투과시키는 재질이면 제한 없이 사용될 수 있으며, 상기 투명기판(300)의 하면에는 하나 이상의 전극(400)이 형성되고, 전극(400)이 복수 개로 형성된 경우에는 각각의 전극(400)에 스위칭 소자를 포함하는 회로패턴(미도시)이 형성되어 순차적으로 각 전극(400)에 전압을 인가할 수 있도록 구성된다.
이때 상기 전극(400)의 크기는 검사목적에 따라 다양하게 변형되어 제작될 수 있다. 예를 들면 반도체 시료(100)의 절연층(110)에 형성된 핀홀(112)의 유무를 판단하기 위한 경우에는 상기 핀홀(112)의 지름에 대응되는 크기로 제작되어 각각의 핀홀(112) 위치에 대응되게 형성될 수 있다. 이때 상기 전극(400)의 크기는 상기 핀홀(112)의 지름보다 작게 제작되어 가능한 상기 광원(500)에서 방출된 광이 상기 핀홀(112)에 조사되도록 구성하는 것이 유리하다.
이 경우 반도체 시료(100)에 형성된 핀홀(112)은 마스크에 의한 식각으로 형성되는 것이 일반적이므로 동일한 마스트 패턴을 이용하여 투명기판(300)의 하면에 전극(400)을 증착할 수 있다.
또한 상기 전극(400)은 ITO 투명전극으로 형성되어 상기 광원(500)에서 방출되는 광이 전극(400)을 투과할 수 있도록 구성될 수도 있다. 이때 상기 ITO 투명전극(400)은 광학 밴드 갭 (optical band gap)이 3.5eV 정도를 유지하여 자외선 영역의 광은 모두 투과할 수 있도록 구성되는 것이 바람직하다. 이 경우 핀홀(112)에 자외선을 조사할 수 있게 되어 전자가 더욱 용이하게 방출될 수 있는 장점이 있다.
상기 전압원(600)은 상기 복수 개의 전극(400)과 반도체 시료(100)와 도선(601)으로 연결되어 양자 간에 전압차를 발생시키는 역할을 수행하며, 상기 전압차에 의하여 반도체 시료(100)에서 여기된 전자가 상기 전극(400)에 집속되어 전류가 흐르게 된다.
상기 전류측정기(700)는 전극(400)과 반도체 시료(100)에 흐르는 전류를 측정하게 되는데 앞서 설명한 바와 같이 상기 광원(500)에서 방출된 광이 상기 핀홀(112)의 주변 영역까지 조사되므로 핀홀(112) 주변의 영역에서 여기된 전자들이 상기 핀홀(112)을 통하여 전극(400)에 집속되고, 그 결과 전류량이 커져 전류 검출이 용이하게 된다.
이후 컴퓨터(미도시) 등의 측정장치에 연결되어 검출된 전류량에 따라 반도체 시료(100)의 도핑 농도, 절연층(110)의 결함 여부, 및 핀홀(112)의 형성 유무에 대하여 판별하게 된다.
반도체 표면의 도핑농도 측정방법
도 2는 본 발명의 실시예에 따른 반도체 표면의 도핑농도 측정방법의 흐름도이며, 도 3은 본 발명의 실시예에 따른 반도체 표면의 도핑농도 측정방법의 개념도이다.
본 발명의 실시예에 따른 반도체 표면의 도핑농도 측정방법은 크게 반도체 시료 준비단계(S10)와, 반도체 시료에 광을 조사하여 전자를 여기시키는 광 조사단계(S20)와, 상기 여기된 전자를 전극에 집속시켜 도선을 따라 움직이게 하는 전류 생성단계(S30) 및 상기 전류를 측정하여 반도체 시료의 도핑 농도를 판단하는 검사단계(S40)로 구성된다.
상기 준비단계(S10)는 앞서 설명한 검사장치를 준비하고, 검사장치의 고정판에 절연층(110)이 형성되지 않은 반도체 시료(100)를 위치시킨 후 상기 전압원(600)의 도선을 반도체 시료(100)에 연결한다.
이후 광 조사단계(S20)에서는 상기 광원(500)에서 광을 조사하여 방출된 광이 상기 투명기판(300)을 투과하여 반도체 시료(100)에 조사되며, 반도체 시료(100)의 표면에 전자가 여기된다.
이때 상기 광(501)은 상기 반도체 시료(100)의 표면에 전자를 여기시킬 수 있을 정도의 에너지를 가지고 있어야 하며, 일반적으로 자외선 영역의 광이 사용될 수 있다.
전류 생성단계(S30)에서는 검사장치의 투명기판(300) 하부에 형성된 전극(400)과 반도체 시료(100)에 연결된 도선을 통하여 전압이 인가되며, 상기 인가된 전압에 의하여 여기된 전자는 상기 전극(400)에 집속되어 이동하게 되어 전류가 흐르게 된다.
상기 전극(400)은 상기 투명기판(300)에 복수 개로 형성될 수 있으며, 각각의 전극(400)에는 회로패턴이 형성되어 전압이 인가될 수 있다. 또한, 상기 전극(400)은 상기 반도체 시료(100)에 조사되는 광량을 높이기 위하여 투명전극(400)으로 형성될 수 있다.
상기 검사단계(S40)는 상기 복수 개의 전극(400)과 반도체 시료(100) 사이에 흐르는 전류를 측정하고 이에 따라 반도체 시료(100)의 도핑 농도를 판단한다.
또한, 이미 측정 대상 반도체 시료에 도핑된 불순물 또는 도핑 농도에 대한 데이터를 입력받아 검사한 반도체 시료의 측정 데이터와 비교함으로써 반도체 시료(100)에 불순물이 정확한 농도로 도핑되었는지를 판단할 수 있게 된다.
반도체 표면의 절연층 검사방법
도 4는 본 발명의 실시예에 따른 반도체 표면의 절연층 검사방법의 개념도이다.
본 발명의 실시예에 따른 반도체 표면의 절연층 검사방법은 크게 반도체 시료 준비단계와, 반도체 시료(100)에 광을 조사하여 전자를 여기시키는 광 조사단계와, 상기 여기된 전자를 전극(400)에 집속시켜 도선을 따라 움직이게 하는 전류 생성단계 및 상기 전류를 측정하여 반도체 시료(100)의 절연층(110) 결함을 판단하는 검사단계로 구성된다.
상기 반도체 시료 준비단계는 측정 대상인 반도체 시료(100)에 절연층(110)이 형성된 것을 제외하고는 앞서 설명한 반도체 시료(100)의 도핑농도 측정방법과 동일하므로 반복을 피하기 위하여 더 이상의 자세한 설명은 생략한다.
이때 상기 절연층(110)은 반도체 기판(120)에서 여기되는 전자가 투과될 수 없는 물질이거나 전자가 투과할 수 없는 두께로 형성된 것을 전제로 한다.
그러므로 상기 반도체 기판(120)의 상면에서 자외선을 조사하여도 상기 절연층(110)이 반도체 기판(120) 상에 균일하게 형성되거나 미세한 홈(111)이 형성된 경우에는 전류가 검출되지 않는다.
따라서 광 조사단계에서 전자가 여기되어 전압인가시 전류가 검출되면 상기 절연층(110) 내에 의도되지 않은 미세한 구멍(미도시)이 형성된 것이므로 절연층(110)이 균일하게 형성되지 않은 것으로 판단할 수 있는 것이다.
또한 상기 전극(400)을 복수 개로 형성하여 각각의 전극(400)에 순차적으로 전압을 인가함으로써 어느 특정 전극(400)에서 전류가 흐르는 것으로 검출된다면 그 전극(400)에 대응되는 위치에서 결함이 있다고 판단할 수도 있다.
이러한 검사는 상기 반도체 시료의 절연층에 의도적으로 핀홀이 형성되기 전에 시행됨으로써 절연층의 결함이 있는 반도체를 미리 선별하여 최종 반도체 제품의 불량률을 현저히 줄일 수 있는 장점이 있다.
반도체 표면의 핀홀 검사방법
도 5는 본 발명의 실시예에 따른 반도체 표면의 절연층에 형성된 핀홀 검사방법의 개념도이다.
본 발명의 따른 반도체 표면의 핀홀 검사방법은 크게 반도체 시료 준비단계와, 반도체 시료에 광을 조사하여 전자를 여기시키는 광 조사단계와, 상기 여기된 전자를 전극에 집속시켜 도선을 따라 움직이게 하는 전류 생성단계 및 상기 전류를 측정하여 반도체 시료의 핀홀 형성 여부를 판단하는 검사단계로 구성된다.
상기 반도체 시료 준비단계는 측정 대상인 반도체 기판(120)에 절연층(110)이 형성되고, 상기 절연층(110)에 복수 개의 핀홀(112)이 형성된 반도체 시료(100)를 준비하여 앞서 설명한 검사장치의 고정판(200)에 위치시켜 완료하게 된다.
상기 광 조사단계는 광원(500)에서 방출되는 광(501)이 반도체 시료(100)의 전체 면적에 균일하게 조사될 수 있으나 반드시 이에 한정되는 것은 아니며 예를 들면 상기 광원(500)에 집광렌즈 등을 더 구비하여 상기 반도체 시료(100)의 국소적인 영역에 광을 조사할 수도 있다.
이때, 광원(500)은 각 핀홀(112)이 포함된 국소적 영역을 순차적으로 이동하면서 광을 조사할 수도 있도록 구성되거나, 광원(500)은 고정되고 도 1에 도시된 고정판(200)이 이동하면서 반도체 시료(100)에 순차적으로 광이 조사되도록 구성될 수도 있다.
이러한 광 조사단계에서 상기 반도체 기판(120)에 전도대 도핑 준위에 있는 전자들이 핀홀(112)을 통하여 여기된다.
이후 전류 생성단계에서 전압이 인가되면 핀홀(112)에서 여기된 전자가 상부에 형성된 전극(400)에 집속되는데 이때 전극(400)은 복수 개의 핀홀(112)에 각각 대응되도록 구성되는 것이 바람직하다.
상기 전극(400)에는 스위치를 포함한 회로패턴(미도시)이 형성되고 각각의 전극(400)에 순차적으로 전압이 인가됨으로써 각 전극(400)에 흐르는 전류를 개별적으로 측정할 수 있게 된다.
이때 복수 개의 전극(400)에 전압이 인가되는 순서는 상기 광 조사단계에서 광이 국소적인 영역에 조사되며 이동하는 순서와 동일하게 구성되는 것이 바람직하며, 광 조사와 전압인가는 동시에 또는 시간 간격을 두고 이루어질 수도 있다.
또한, 전극(400)은 다수 개의 핀홀(112)이 을 커버할 수 있도록 크게 구성되어 하나의 전극(400)이 반도체 시료(100)의 일정 영역에서 방출된 전류를 측정하도록 구성될 수도 있다.
이러한 구성에 의하여 각각의 핀홀(112) 아닌 일정 영역 별로 핀홀(112)의 형성 유무를 판단할 수 있으므로 반도체 시료(100)의 사용 용도에 따라 핀홀(112)의 형성 위치가 상이하여도 측정이 가능한 장점이 있다. 이때 상기 복수 개의 전극(400)도 스위치가 포함된 회로패턴에 의하여 순차적으로 전압이 인가되는 것은 당연하다.
상기 검사단계에서는 컴퓨터 등을 통하여 상기 각각의 전극(400)을 통하여 흐르는 전류 중 어느 하나의 전극(400)에서 전류가 흐르지 않거나 미약한 경우에는 핀홀(112)이 제대로 형성되어 있지 않은 것으로 판단하게 되며, 또한 반도체 시료(100)의 어느 위치에서 불량이 발생했는지를 판단할 수 있다.
또한, 전극(400)이 다수 개의 핀홀(112)을 커버할 수 있도록 크게 구성된 경우에는 각 영역에서의 전류량을 측정하여 서로 대비함으로써 특정 영역에서 전류량이 상대적으로 미약하거나 검출되지 않은 경우 그 특정 영역에는 의도한 대로 핀홀(112)이 형성되지 않았다고 판단할 수 있다.
이상에서 본 발명의 실시 예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
100: 반도체 시료 110: 절연층
111: 핀홀 120: 반도체 기판
200: 고정판 300: 투명기판
400: 전극 500: 광원
600: 전압원 700: 전류검출기

Claims (12)

  1. 반도체 기판에 절연층이 형성된 반도체 시료가 안착되는 고정판;
    상기 고정판과 이격 형성되고 상기 고정판과 마주보는 면에 하나 이상의 전극이 형성된 투명기판;
    상기 투명기판의 상부에서 광을 조사하는 광원;
    상기 반도체 시료와 상기 전극에 전압차를 발생시키는 전압원; 및
    상기 반도체 시료와 전극 사이에 흐르는 전류를 측정하는 전류측정기;를 포함하되,
    상기 전극은 상기 절연층에 형성된 복수 개의 핀홀과 각각 대응되는 크기로 형성되고 순차적으로 전원이 인가되는 반도체 표면 검사장치.
  2. 제1항에 있어서, 상기 광원에서 방출되는 광은 반도체 시료 내에 전자가 여기될 수 있는 에너지를 갖는 반도체 표면 검사장치.
  3. 삭제
  4. 삭제
  5. 삭제
  6. 제1항에 있어서, 상기 전극은 투명전극인 반도체 표면 검사장치.
  7. 삭제
  8. 삭제
  9. 반도체 기판에 절연층이 형성되고 상기 절연층에는 복수 개의 핀홀이 형성된 반도체 시료를 준비하고 제1항의 반도체 시료 검사장치의 고정판에 상기 반도체 시료를 고정하는 준비단계;
    상기 반도체 시료에 광을 조사하여 전자를 여기시키는 광 조사단계;
    상기 조사된 광에 의해 반도체 시료에서 여기된 전자를 상기 전극에 집속시켜 도선을 따라 이동하게 하는 전류 생성단계; 및
    상기 전류를 측정하여 반도체 시료의 핀홀의 형성 여부를 판단하는 검사단계를 포함하는 반도체 표면의 핀홀 검사방법.
  10. 제9항에 있어서, 상기 전극은 상기 각각의 핀홀과 대응되는 위치에 형성되고, 상기 핀홀의 지름과 대응되는 크기를 갖는 반도체 표면의 핀홀 검사방법.
  11. 제10항에 있어서, 상기 광 조사단계에서 광원에서 방출되는 광은 상기 반도체 시료에서 전자가 여기될 수 있는 에너지를 갖고 상기 반도체 시료에 균일하게 조사되는 반도체 표면의 핀홀 검사방법.
  12. 제10항에 있어서, 상기 광 조사단계에서 방출되는 광원은 반도체 시료의 국소적인 범위로 광을 집광하고 이동가능하도록 구성된 반도체 표면의 핀홀 검사방법.
KR1020100039570A 2010-04-28 2010-04-28 반도체 표면 검사장치 및 이를 이용한 반도체의 절연층에 형성된 핀홀 검사방법 KR101126218B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100039570A KR101126218B1 (ko) 2010-04-28 2010-04-28 반도체 표면 검사장치 및 이를 이용한 반도체의 절연층에 형성된 핀홀 검사방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100039570A KR101126218B1 (ko) 2010-04-28 2010-04-28 반도체 표면 검사장치 및 이를 이용한 반도체의 절연층에 형성된 핀홀 검사방법

Publications (2)

Publication Number Publication Date
KR20110120064A KR20110120064A (ko) 2011-11-03
KR101126218B1 true KR101126218B1 (ko) 2012-03-22

Family

ID=45391338

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100039570A KR101126218B1 (ko) 2010-04-28 2010-04-28 반도체 표면 검사장치 및 이를 이용한 반도체의 절연층에 형성된 핀홀 검사방법

Country Status (1)

Country Link
KR (1) KR101126218B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010001128A (ko) * 1999-06-02 2001-01-05 정명세 광섬유 탐침과 초전도 양자 간섭소자를 이용한 반도체 표면의도핑농도 및 미세구멍 측정방법 및 장치
JP2002098621A (ja) * 2000-09-26 2002-04-05 Sanyo Electric Co Ltd 微細状態の観察方法及び走査型プローブ顕微鏡
JP2010038697A (ja) * 2008-08-04 2010-02-18 Nihon Univ シリコン半導体薄膜の結晶性評価装置及び結晶性評価方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010001128A (ko) * 1999-06-02 2001-01-05 정명세 광섬유 탐침과 초전도 양자 간섭소자를 이용한 반도체 표면의도핑농도 및 미세구멍 측정방법 및 장치
JP2002098621A (ja) * 2000-09-26 2002-04-05 Sanyo Electric Co Ltd 微細状態の観察方法及び走査型プローブ顕微鏡
JP2010038697A (ja) * 2008-08-04 2010-02-18 Nihon Univ シリコン半導体薄膜の結晶性評価装置及び結晶性評価方法

Also Published As

Publication number Publication date
KR20110120064A (ko) 2011-11-03

Similar Documents

Publication Publication Date Title
TW461008B (en) Method and apparatus for detecting defects in wafers
JP5190119B2 (ja) 荷電粒子線装置
JP4828162B2 (ja) 電子顕微鏡応用装置および試料検査方法
JPS59216048A (ja) 絶縁性被膜中の欠陥を検出する方法及び装置
US8421008B2 (en) Pattern check device and pattern check method
US11709199B2 (en) Evaluation apparatus for semiconductor device
WO2011001586A1 (ja) 荷電粒子線装置及び荷電粒子線画像を安定に取得する方法
JP2005277417A (ja) 試料の１つ又は複数の特性を決定するための方法とシステム
KR101776708B1 (ko) 그래핀 기판 검사 장치
JP2004235149A (ja) 電子レンズにおいて基板のエッジの影響を低減するための方法と装置
WO2022241141A9 (en) Second-harmonic generation for critical dimensional metrology
JP2008304452A (ja) 非振動式接触電位差センサおよび制御された照射を利用した半導体検査システムおよび装置
US20230288355A1 (en) Electron spectroscopy based techniques for determining various chemical and electrical characteristics of samples
JP2008016858A (ja) 荷電粒子線を用いた回路パターン用基板検査方法および基板検査装置
JP2010181288A (ja) 半導体集積回路の解析装置及び解析方法
KR101126218B1 (ko) 반도체 표면 검사장치 및 이를 이용한 반도체의 절연층에 형성된 핀홀 검사방법
KR100203611B1 (ko) 전계 방사 냉음극의 검사 방법 및 검사 장치
Wang et al. Light-controlled nanoswitches: from fabrication to photoelectric switching
US11391756B2 (en) Probe module and probe
JPH04305954A (ja) 製造プロセスを試験する装置と方法
JPS60237350A (ja) 半導体特性測定装置
JP2007128738A (ja) 帯電制御装置及び帯電制御装置を備えた荷電粒子線応用装置
KR101682520B1 (ko) 검사장치 및 피처리물 검사방법
KR100323946B1 (ko) 광섬유 탐침과 초전도 양자 간섭소자를 이용한 반도체 표면의 도핑농도 및 미세구멍 측정방법 및 장치
US11977099B2 (en) Method for manufacturing semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150227

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160219

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee