KR101125475B1 - 저항 변화층을 포함하는 단일 트랜지스터 플로팅 바디 디램 소자 및 그 제조 방법 - Google Patents

저항 변화층을 포함하는 단일 트랜지스터 플로팅 바디 디램 소자 및 그 제조 방법 Download PDF

Info

Publication number
KR101125475B1
KR101125475B1 KR1020100075956A KR20100075956A KR101125475B1 KR 101125475 B1 KR101125475 B1 KR 101125475B1 KR 1020100075956 A KR1020100075956 A KR 1020100075956A KR 20100075956 A KR20100075956 A KR 20100075956A KR 101125475 B1 KR101125475 B1 KR 101125475B1
Authority
KR
South Korea
Prior art keywords
floating body
change layer
resistance change
resistance
charge
Prior art date
Application number
KR1020100075956A
Other languages
English (en)
Other versions
KR20120013757A (ko
Inventor
김태근
안호명
Original Assignee
고려대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 고려대학교 산학협력단 filed Critical 고려대학교 산학협력단
Priority to KR1020100075956A priority Critical patent/KR101125475B1/ko
Publication of KR20120013757A publication Critical patent/KR20120013757A/ko
Application granted granted Critical
Publication of KR101125475B1 publication Critical patent/KR101125475B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7841—Field effect transistors with field effect produced by an insulated gate with floating body, e.g. programmable transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 저항 변화층을 포함하는 단일 트랜지스터 플로팅 바디 디램 소자 및 그 제조 방법을 공개한다. 본 발명의 단일 트랜지스터 플로팅 바디 디램 소자는 저항 변화층의 저항 상태를 변경하여 게이트 전극층으로부터 플로팅 바디로 전하를 유입시켜 전하를 축적하므로, Impact ionization(II)과 GIDL(Gate Induced Drain Leakage)를 이용하여 프로그램을 수행하는 종래의 1T-DRAM 소자에 비하여, 절연막의 손상없이, 고신뢰성을 갖으며 고속으로 프로그램 및 프로그램 소거가 가능한 효과가 있다.

Description

저항 변화층을 포함하는 단일 트랜지스터 플로팅 바디 디램 소자 및 그 제조 방법{One transistor floating body DRAM cell and manufacturing method of the same}
본 발명은 단일 트랜지스터 플로팅 바디 디램 소자(1T-DRAM)에 관한 것으로서, 보다 구체적으로는 저항 변화층을 포함하는 단일 트랜지스터 디램 소자에 관한 것이다.
휴대용 전자 제품이 점점 소형화되면서, 노트북, 스마트폰 등에 필수적으로 이용되는 메모리 소자도 점점 소형화 고집적화 추세에 있다. 일반적으로 데이터를 저장하는 메모리 소자로서 이용되는 DRAM(Dynamic Random Access Memory)의 경우 현재 1-transistor/1-Capacitor 셀 구조를 갖으며, 그 셀 면적은 8F2이 일반적이며, 최근들어 6F2에서 4F2의 면적의 DRAM도 제안되고 있다.
그러나, 종래의 1T/1C 구조로는 DRAM의 면적을 4F2 으로 줄이는 것은 매우 어렵다. 트랜지스터를 scale down 하는 것이 어려울뿐만 아니라, 전하를 축적하는 Capacitor의 스케일링다운 능력의 한계로 인해 40 nm 이하로 소자를 제조하는 기술은 커다란 문제점에 봉착되어 있다.
최근, 이를 극복하기 위해 Capacitor가 없는 Capacitor-less 1T-DRAM (1T-DRAM)이 큰 주목을 받고 있다. 1T-DRAM은 기존의 DRAM이 가지고 있는 장점을 모두 가지면서, 셀 사이즈는 6F2에서 4F2로 축소화됨과 동시에 캐패시터를 필요로 하지 않기 때문에 향후에 DRAM을 대신할 임베디드 메모리로써의 역할을 대신할 것으로 보인다.
1T-DRAM은 별도의 capacitor 없이도 전하를 저장할 수 있는 메모리 소자로서, 1T-DRAM은 SOI의 Floating Body effect를 이용하여 Silicon의 body 내에 전하를 저장하고, 저장된 전하에 의해서 변화된 Threshold voltage에 의해서 생긴 전류차이를 센싱함으로써 프로그램 상태를 판별한다.
도 1은 종래의 단일 트랜지스터 플로팅 바디 디램 셀(one transistor floating body DRAM cell)을 보여주는 단면도이다. 도 1을 참조하면, 종래의 단일 트랜지스터 플로팅 바디 디램 셀은 반도체기판(10) 상에 배치된 매립 산화막(buried oxide; BOX; 12)을 구비한다. 상기 매립 산화막(BOX; 12) 상에 플로팅 바디(13), 소스 영역(16) 및 드레인 영역(17)이 배치된다.
상기 플로팅 바디(13) 상에 차례로 적층된 게이트유전막(14) 및 게이트전극(15)이 제공된다. 상기 소스 영역(16)은 접지(GND)에 연결되고, 상기 드레인 영역(17)은 비트라인(BL)에 연결되며, 상기 게이트전극(15)은 워드라인(WL)에 연결된다.
도 1 에 도시된 바와 같이, 상기 플로팅 바디(13)는 상기 매립 산화막(BOX; 12), 상기 게이트유전막(14), 상기 소스 영역(16) 및 상기 드레인 영역(17)에 의하여 전기적으로 고립된다. 상기 단일 트랜지스터 플로팅 바디 디램 셀은 플로팅 바디 효과(floating body effect)를 이용하여 데이터를 저장하고 판독한다.
상기 단일 트랜지스터 플로팅 바디 디램 셀에 프로그램 동작(즉, 데이터 "1"을 프로그램)을 설명하면, 프로그램을 수행하기 위해서 소스 영역(16)을 접지시키고, 게이트전극(15)에 문턱전압 이상의 워드라인 프로그램 전압을 인가하며, 드레인 영역(17)에 비트라인 프로그램 전압을 인가한다.
데이터 프로그램 동작은 드레인 영역(17) 근처의 상기 플로팅 바디(13)에서 정공들(holes)을 발생시키고, 정공들(holes)은 플로팅 바디(13) 내에 축적(accumulation)된다. 플로팅 바디(13)내에 축적된 상기 정공들(holes)에 의해서 플로팅 바디의 전위가 상승되어 트랜지스터의 문턱전압은 낮아지게 된다.
이에 반해, 프로그램된 데이터를 소거하는 동작("0"을 프로그램하는 동작)은 드레인 영역(17)에 상기 프로그램 전압과 극성이 반대인 비트라인 프로그램 소거 전압을 인가하여, 축적된 정공들을 소거시키고, 이 경우에는 플로팅 바디의 전위가 하강하게 되고, 이로인해 상기 트랜지스터의 문턱 전압이 높아지게 된다.
단일 트랜지스터 플로팅 바디 디램 셀에 읽기동작, 즉 상기 데이터를 판독하는 경우를 설명하면, 상기 소스 영역(16)을 접지시키고, 상기 게이트전극(15)에 상기 워드라인 프로그램 전압보다 낮은 워드라인 읽기 전압을 인가한다. 상기 드레인 영역(17)에 비트라인 읽기 전압을 인가한다. 이때, 상기 소스 영역(16) 및 상기 드레인 영역(17)간에 흐르는 전류의 양은 상기 정공들(holes)의 유무에 따라 다르게 나타난다. 즉, 상기 소스 영역(16) 및 상기 드레인 영역(17)간에 흐르는 전류의 양을 감지하여 상기 단일 트랜지스터 플로팅 바디 디램 셀에 저장된 데이터를 판독한다.
즉, 상기 정공들(holes)의 축적량에 따라 상기 문턱전압이 달라지고, 상기 소스 영역(16) 및 상기 드레인 영역(17)간에 흐르는 전류의 양은 상기 정공들(holes)의 축적량에 따라 다르게 나타난다.
이러한, 종래의 1T-DRAM의 경우에, 프로그램 방법으로서 Impact ionization(II)과 GIDL(Gate Induced Drain Leakage)를 이용하여 정공을 실리콘 층에 축적시키며, 이 상태에서 kink effect가 발생하게 된다.
그러나, 이러한 종래의 프로그램 방식은 소오스 또는 드레인 영역의 경계면에서 발생된 전자-정공 쌍의 전자들이 게이트 산화막에 지속적으로 충돌하여, 게이트 산화막에 열화를 가져와 고신뢰성있는 동작에 문제가 발생한다.
본 발명이 해결하고자 하는 과제는, 게이트 산화막의 열화없이 저전압으로 신속하고 고신뢰성으로 동작할 수 있는 단일 트랜지스터 플로팅 바디 디램 소자(1T-DRAM) 및 그 제조 방법을 제공하는 것이다.
상술한 과제를 해결하기 위한 본 발명의 저항 변화층을 포함하는 단일 트랜지스터 플로팅 바디 디램 소자는, 상부에 매립 절연막 및 전하를 축적하는 플로팅 바디가 순차적으로 형성된 반도체 기판; 상기 매립 절연막 위에 형성되고, 상기 플로팅 바디의 양측에 각각 형성되는 소오스 영역 및 드레인 영역; 상기 플로팅 바디 위에 형성되고, 인가되는 전압에 따라서 저항이 변화되어 전하의 흐름을 제어하는 저항 변화층; 및 상기 저항 변화층 위에 형성된 게이트 전극층을 포함하는 것을 특징으로 하는 저항 변화층을 포함한다.
또한, 상술한 본 발명의 저항 변화층을 포함하는 단일 트랜지스터 플로팅 바디 디램 소자는, 플로팅 바디위에 형성된 터널 절연막을 더 포함하고, 상기 저항 변화층은 상기 터널 절연막 위에 형성될 수 있다.
또한, 상기 저항 변화층은 Si3N4, AlN, ZrN, PbZrTiO3, PrCaMnO3, BaTiO3, SrTiO3, SrZrO3, NiO, MgO, TiO2, ZrO2, HfO2, CeO2 중 어느 하나로 형성될 수 있다.
또한, 상기 저항 변화층은, 셋 펄스가 인가되면 저저항 상태로 변화되어 전하가 상기 게이트 전극층으로부터 상기 플로팅 바디로 유입시키고, 리셋 펄스가 인가되면 고저항 상태로 변화되어 전하의 흐름을 차단할 수 있다.
한편, 상술한 과제를 해결하기 위한 본 발명의 저항 변화층을 포함하는 단일 트랜지스터 플로팅 바디 디램 소자의 동작 방법은, 상기 게이트 전극층에 상기 저항 변화층의 저항 상태를 고저항 상태에서 저저항 상태로 변화시키는 셋 펄스를 인가하여 상기 저항 변화층의 저항 상태를 저저항 상태로 변화시켜 상기 플로팅 바디로 제 1 전하를 유입시키고, 상기 게이트 전극층에 리셋 펄스를 인가하여 상기 저항 변화층을 고저항 상태로 변화시키는 프로그램 단계; 및 상기 저항 변화층에 셋 펄스를 인가하여 상기 제 1 전하와 상대되는 제 2 전하를 상기 플로팅 바디로 유입시켜 프로그램된 상기 제 1 전하를 소거하고, 상기 저항 변화층에 리셋 펄스를 인가하여 상기 저항 변화층을 고저항 상태로 변화시키는 프로그램 소거 단계를 포함한다.
한편, 상술한 과제를 해결하기 위한 본 발명의 저항 변화층을 포함하는 단일 트랜지스터 플로팅 바디 디램 소자 제조 방법은, (a) 매립 절연막 및 플로팅 바디가 순차적으로 형성된 반도체 기판위에 불순물을 도핑하여 상기 플로팅 바디에 채널 영역을 형성하는 단계; (c) 상기 채널 영역이 형성된 상기 플로팅 바디 위에, 인가되는 전압에 따라서 저항이 변화되어 전하의 흐름을 제어하는 저항 변화층을 형성하는 단계; (d) 상기 저항 변화층 위에 게이트 전극층을 형성하는 단계; 및 (e) 상기 플로팅 바디의 채널 영역 양측에 소오스 영역 및 드레인 영역을 형성하는 단계를 포함한다.
또한, 상술한 본 발명의 저항 변화층을 포함하는 단일 트랜지스터 플로팅 바디 디램 소자 제조 방법은, (b) 상기 채널 영역이 형성된 상기 플로팅 바디 위에 터널 절연막을 형성하는 단계를 더 포함하고, 상기 (c) 단계는, 상기 터널 절연막 위에 상기 저항 변화층을 형성할 수 있다.
또한, 상기 (d) 단계는, Si3N4, AlN, ZrN, PbZrTiO3, PrCaMnO3, BaTiO3, SrTiO3, SrZrO3, NiO, MgO, TiO2, ZrO2, HfO2, CeO2 중 어느 하나의 물질로 상기 저항 변화층을 형성할 수 있다.
또한, 상기 (c) 단계에서 형성된 상기 저항 변화층은, 셋 펄스가 인가되면 저저항 상태로 변화되어 전하가 상기 게이트 전극층으로부터 상기 플로팅 바디로 유입시키고, 리셋 펄스가 인가되면 고저항 상태로 변화되어 전하의 흐름을 차단할 수 있다.
본 발명의 단일 트랜지스터 플로팅 바디 디램 소자는 저항 변화층의 저항 상태를 변경하여 게이트 전극층으로부터 플로팅 바디로 전하를 유입시켜 전하를 축적하므로, Impact ionization(II)과 GIDL(Gate Induced Drain Leakage)를 이용하여 프로그램을 수행하는 종래의 1T-DRAM 소자에 비하여, 절연막의 손상없이, 고신뢰성을 갖으며 고속으로 프로그램 및 프로그램 소거가 가능한 효과가 있다.
도 1 은 종래의 단일 트랜지스터 플로팅 바디 디램 셀(one transistor floating body DRAM cell)을 보여주는 단면도이다.
도 2는 본 발명의 바람직한 실시예에 따른 단일 트랜지스터 플로팅 바디 디램 소자의 구조를 도시하는 도면이다.
도 3a 및 도 3b는 일반적인 저항 변화 물질의 저항 상태를 나타내는 도면으로서, 도 3a는 바이폴라 타입의 저항 변화 물질의 저항상태를 나타내고, 도 3b는 유니 폴라 타입의 저항 변화 물질의 저항 상태를 나타내는 도면이다.
도 4는 본 발명의 바람직한 실시예에 따른 단일 트랜지스터 플로팅 바디 디램 소자의 프로그램 과정을 설명하는 도면이다.
도 5는 도 4에 도시된 단일 트랜지스터 플로팅 바디 디램 소자의 프로그램 상태를 소거하는 과정을 설명하는 도면이다.
도 6은 본 발명의 바람직한 실시예에 따라서, 단일 트랜지스터 플로팅 바디 디램 소자에 정공이 축적되어 프로그램 상태와 정공이 소거된 상태의 판독시에 출력되는 전류를 나타낸 그래프이다.
도 7a 내지 도 7d 는 본 발명의 바람직한 실시예에 따른 저항 변화층을 구비하는 단일 트랜지스터 플로팅 바디 디램 소자를 제조하는 방법을 설명하는 도면이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예들을 설명한다.
도 2는 본 발명의 바람직한 실시예에 따른 단일 트랜지스터 플로팅 바디(130) 디램(1T-DRAM) 소자의 구조를 도시하는 도면이다.
도 2를 참조하면, 본 발명의 바람직한 실시예에 따른 1T-DRAM 소자는 실리콘 기판(110) 위에 매립 절연막(120)이 형성되고, 매립 절연막(120) 위에 플로팅 바디(130)가 형성된 반도체 기판(100)위에 터널 절연막(400), 저항 변화층(500) 및 게이트 전극층(600)이 형성된다. 터널 절연막(400)의 바로 아래에 위치한 플로팅 바디(130) 영역은 불순물이 도핑되어 채널 영역(132)이 형성되고, 채널 영역(132) 양 측에 반도체 기판(100)의 표면으로부터 소정 깊이로 소오스 영역(200) 및 드레인 영역(300)이 형성된다.
여기서, 반도체 기판(100)은 실리콘 기판(110), 매립 절연막(120) 및 플로팅 바디(130)가 순차적으로 형성된 반도체 기판(100)인 SOI 기판인 것이 바람직하고, 소오스 영역(200) 및 드레인 영역(300)은 플로팅 바디(130)에 형성되는 것이 바람직하다. 이하에서는 반도체 기판(100)으로 SOI 기판이 이용된 예를 예시적으로 설명한다.
저항 변화층(500)은 인가되는 전압에 따라서 저항값이 변화되어 전하의 이동을 제어한다. 저항 변화층(500)은 일반적으로 RERAM 소자의 제작에 이용되는 저항 변화 물질로 형성될 수 있다. 본 발명의 바람직한 실시예에서는, Si3N4, AlN, ZrN 등의 질화물계열과, PbZrTiO3, PrCaMnO3, BaTiO3, SrTiO3, 또는 SrZrO3, NiO, MgO, TiO2, ZrO2, HfO2 또는 CeO2로 저항 변화층(500)을 형성하였다.
도 3a 및 도 3b는 일반적인 저항 변화 물질의 저항 상태를 나타내는 도면으로서, 도 3a는 바이폴라 타입의 저항 변화 물질의 저항상태를 나타내고, 도 3b는 유니 폴라 타입의 저항 변화 물질의 저항 상태를 나타낸다.
도 3a에 도시된 예의 바이 폴라 타입의 저항 변화 물질은, 고저항 상태에서 셋 펄스가 인가되기 전까지는 고저항 상태를 유지하다가(① 구간), 약 0.5V 정도의 셋 펄스가 인가되면 저저항 상태로 변경되고, 그 이후로 약 -0.5V 정도의 리셋 펄스가 인가될때까지는 저저항 상태가 유지된다(② 및 ③ 구간).
그 후, -0.5V 정도의 리셋 펄스가 인가되면 다시 고저항 상태로 변경되고, 다시 셋펄스가 인가될때까지는 저저항 상태를 유지한다(④ 및 ① 구간). 이 때, 셋 펄스 및 리셋 펄스의 전압 크기와 펄스 폭은 저항 변화층(500)을 구성하는 물질 및 두께 등의 변수에 따라서 결정된다.
또한, 바이폴라 타입의 저항 변화 물질의 경우에는 스윕하는 방향을 도시된 예와 반대로 하면, 도 3a 에 도시된 셋 펄스 전압 및 리셋 펄스 전압이 각각 리셋펄스 전압 및 셋 펄스 전압이 됨을 당업자는 알 수 있을 것이다.
한편, 도 3b에 도시된 예의 유니폴라 타입의 저항 변화 물질은, 고저항 상태를 유지하다가, 약 3~3.5V 정도의 셋 펄스가 인가되면 저저항 상태로 변경되고, 저저항 상태를 유지하다가, 약 0.6V 정도의 리셋 펄스가 인가되면 다시 고저항 상태로 변경되어 고저항 상태가 셋 펄스가 인가될때까지 유지된다.
도 3a 및 도 3b에 도시된 바이폴라 타입 및 유니폴라 타입의 저항 변화 물질의 인가 전압에 대응되는 저항 상태는 이미 공지된 사실이므로 더 이상의 구체적인 설명은 생략한다.
도 4는 본 발명의 바람직한 실시예에 따른 단일 트랜지스터 플로팅 바디 디램 소자의 프로그램 과정을 설명하는 도면이고, 도 5는 도 4에 도시된 단일 트랜지스터 플로팅 바디 디램 소자의 프로그램 상태를 소거하는 과정을 설명하는 도면이다. 도 4 및 도 5에 도시된 예에서, 저항 변화층(500)은 바이폴라 타입의 저항 변화 물질로 형성되고, 플로팅 바디(130)에 정공을 축적하여 프로그램을 수행하는 예를 설명한다.
먼저, 도 4를 참조하여, 프로그램을 수행하는 예를 설명하면, 프로그램을 수행하기 위해서 먼저 소오스 영역(200) 및 드레인 영역(300)을 접지하고, 게이트 전극층(600)에 프로그램 펄스를 인가한다. 프로그램 펄스는 양(+)의 셋 전압을 갖는 셋 펄스와 셋 펄스 이후에 인가되는 음(-)의 리셋 전압을 갖는 리셋 펄스로 구성되고, 프로그램 수행시에 게이트 전극층(600)에는 셋 펄스가 먼저 인가되고, 그 후, 리셋 펄스가 안가된다.
게이트 전극층(600)에 셋 펄스가 인가되면, 고저항 상태에 있던 저항 변화층(500)은 셋 펄스에 의해서 저저항 상태로 변경되고, 그 후 지속되는 양(+)전압인 셋 펄스에 의해서 게이트 전극으로부터 유입된 정공이 저항 변화층(500)을 통과하고, 터널 절연막(400)을 터널링하여 플로팅 바디(130)에 정공들이 축적되어 프로그램이 수행된다. 셋 펄스의 시간 폭은 저항 변화층(500)을 변화시키기에 충분한 시간 또는 이보다 약간 길게 설정되는 것이 바람직하다.
그 후, 리셋 펄스가 게이트 전극층(600)에 인가되면, 현재 저저항 상태인 저항 변화층(500)은 고저항 상태로 변화되어 플로팅 바디(130)에 축적된 정공들이 외부로 유출되는 것을 차단한다. 이 때, 인가되는 리셋 펄스의 시간 폭은 저항 변화층(500)을 변화시킬 수 있는 시간정도면 충분하고, 셋 펄스와 동일한 시간 폭 또는 셋 펄스에 비해서 상대적으로 약간 짧은 시간 폭으로 설정될 수 있다.
한편, 도 4에 도시한 프로그램 상태를 소거하기 위해서는, 도 5에 도시된 바와 같이, 소오스 영역(200) 및 드레인 영역(300)을 접지한 상태에서, 저항 변화층(500)에 프로그램 소거 펄스를 인가한다.
의 고저항 상태를 저저항 상태로 변경시키기 위해서 음(-)전압의 셋 펄스를 게이트 전극층(600)에 인가한다. 프로그램 소거 펄스는 음(-) 전압의 셋 펄스와 양(+) 전압의 리셋 펄스로 구성되고, 프로그램 소거시에 게이트 전극층(600)에는 셋 펄스가 먼저 인가되고, 그 후, 리셋 펄스가 안가된다.
게이트 전극층(600)에 셋 펄스가 인가되면, 고저항 상태에 있던 저항 변화층(500)은 셋 펄스에 의해서 저저항 상태로 변경되고, 그 후 지속되는 음(-)전압인 셋 펄스에 의해서 게이트 전극층(600)으로부터 유입된 전자가 저항 변화층(500)을 통과하고, 터널 절연막(400)을 터널링하여 플로팅 바디(130)에 축적된 정공들과 결합하여 프로그램 상태가 소거된다.
그 후, 양(+) 전압의 리셋 펄스가 게이트 전극층(600)에 인가되면, 현재 저저항 상태인 저항 변화층(500)이 고저항 상태로 변화되어 플로팅 바디(130)에 정공이나 전자가 유입되는 것을 차단한다. 이 때, 인가되는 리셋 펄스의 시간 폭은 저항 변화층(500)을 변화시킬 수 있는 시간정도면 충분하고, 셋 펄스와 동일한 시간 폭으로 설정되거나 상대적으로 셋 펄스에 비해서 약간 짧은 시간 폭으로 설정될 수 있다.
도 6은 본 발명의 바람직한 실시예에 따라서, 단일 트랜지스터 플로팅 바디 디램 소자에 정공이 축적되어 프로그램 상태와 정공이 소거된 상태의 판독시에 출력되는 전류를 나타낸 그래프이다.
프로그램 여부를 판독하는 방식은 상술한 종래 기술과 동일하고, 도 6에 도시된 예와 같이, 게이트 전극층(600)에 판독 전압을 인가하였을때 흐르는 전류의 양을 이용하여 프로그램 상태를 판별할 수 있고, 동일한 판독전압을 인가했을때, 정공이 축적되어 프로그램된 상태에서 흐르는 전류(I1)와 프로그램이 소거된 상태에서 흐르는 전류(I0)를 비교하면 프로그램된 상태에서 더 큰 전류가 흐르게 됨을 알 수 있다.
도 7a 내지 도 7d 는 본 발명의 바람직한 실시예에 따른 저항 변화층(500)을 구비하는 단일 트랜지스터 플로팅 바디 디램 소자를 제조하는 방법을 설명하는 도면이다.
먼저, 도 7a를 참조하면, 1T-DRAM의 제조를 위해서, 매립 절연막(120)이 포함된 반도체 기판(100)을 마련한다. 본 발명에서는 기판(110), 매립 절연막(120), 및 플로팅 바디(130)가 순차적으로 형성된 SOI 기판(100)을 마련하고, 매립 절연막(120) 위에 위치하는 플로팅 바디(130)를 패터닝하여 액티브 영역 및 소자 분리 영역을 구분하고(미도시 됨), 채널 도핑을 위한 마스크로 이용되는 포토 레지스트(PR1)를 채널 영역(132)이 노출되도록 플로팅 바디(130)위에 형성하고, 포토 레지스트(PR1)를 이온 주입 마스크로 이용하여 플로팅 바디(130)내에 제 2 도전형 불순물을 주입하여 채널 영역(132)을 형성한다. 본 발명의 바람직한 실시예에서 제 2 도전형은 P형이 된다.
그 후, 도 7b에 도시된 바와 같이, 포토 레지스트(PR1)을 제거하고, 플로팅 바디(130) 위에 터널 절연막(400)을 형성한다. 터널 절연막(400)은 열산화공정 또는 공지의 박막증착 공정을 통해서 수 nm 의 두께로 채널 영영위에 형성된 산화막으로서 실리콘 산화막(SiO2) 등으로 형성될 수 있고, 본 발명의 바람직한 실시예에서는 1nm 내지 2nm 두께로 형성하였다.
터널 절연막(400)이 형성되면, 도 7c에 도시된 바와 같이, 저항 변화 물질을 증착하여 저항 변화층(500)을 형성한다. 상술한 바와 같이, 저항 변화층(500)은 일반적으로 RERAM 소자의 제작에 이용되는 저항 변화 물질로 형성될 수 있으며, 본 발명의 바람직한 실시예에서는, Si3N4, AlN, ZrN 등의 질화물계열과, PbZrTiO3, PrCaMnO3, BaTiO3, SrTiO3, 또는 SrZrO3, NiO, MgO, TiO2, ZrO2, HfO2 또는 CeO2로 저항 변화층(500)을 형성하였다.
저항 변화층(500)이 형성된 후, 도 7d 에 도시된 바와 같이, 게이트 전극층(600)을 형성하고, 채널 영역(132)을 제외한 나머지 영역을 식각 마스크(700)를 이용하여, 플로팅 바디(130)가 드러나도록 게이트 전극층(600), 저항 변화층(500), 및 터널 절연막(400)을 식각한다.
식각이 완료되면, 채널 영역(132) 양측에 이온 주입 공정을 실시하여 플로팅 바디(130)에 제 1 도전형 불순물(n형)을 주입하여 소오스 영역(200) 및 드레인 영역(300)을 형성하여 도 2에 도시된 바와 같은 1T-DRAM 소자를 완성한다.
지금까지 본 발명의 바람직한 실시예에 따른 1T-DRAM 소자에 대해서 설명하였다. 상술한 본 발명의 바람직한 실시예에 이 외에 다양한 변형 실시예들이 본 발명의 기술적 사상의 범위내에서 도출될 수 있음을 주의하여야 한다.
예를 들면, 상술한 실시예에서는 저항 변화층(500)과 플로팅 바디(130) 사이에 터널 절연막(400)을 형성하여, 플로팅 바디(130)에 축적된 전하들이 외부로 빠져나가는 것을 차단하였다.
그러나, 상술한 터널 절연막(400)을 생략하고, 플로팅 바디(130) 위에 직접 저항 변화층(500)을 형성하여도, 본 발명의 1T-DRAM을 구현할 수 있다. 이 경우에는 터널 절연막(400)을 설치하는 경우보다 프로그램 속도가 훨씬 빨라지는 효과가 있다.
이제까지 본 발명에 대하여 그 바람직한 실시예들을 중심으로 살펴보았다. 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명이 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음을 이해할 수 있을 것이다. 그러므로 개시된 실시예들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 본 발명의 범위는 전술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함된 것으로 해석되어야 할 것이다.
100 반도체 기판
110 실리콘 기판
120 매립 절연막
130 플로팅 바디
132 채널 영역
200 소오스 영역
300 드레인 영역
400 매립 절연막
500 저항 변화층
600 게이트 전극층

Claims (9)

  1. 상부에 매립 절연막 및 전하를 축적하는 플로팅 바디가 순차적으로 형성된 반도체 기판;
    상기 매립 절연막 위에 형성되고, 상기 플로팅 바디의 양측에 각각 형성되는 소오스 영역 및 드레인 영역;
    상기 플로팅 바디 위에 형성된 터널 절연막;
    상기 터널 절연막 위에 형성되고, 인가되는 전압에 따라서 저항이 변화되어 전하의 흐름을 제어하는 저항 변화층; 및
    상기 저항 변화층 위에 형성된 게이트 전극층을 포함하는 것을 특징으로 하는 저항 변화층을 포함하고,
    상기 저항 변화층은 셋 펄스가 인가되면 저저항 상태로 변화되어 전하를 상기 게이트 전극층으로부터 상기 플로팅 바디로 유입시키고, 리셋 펄스가 인가되면 고저항 상태로 변화되어 전하의 흐름을 차단하는 것을 특징으로 하는 저항 변화층을 포함하는 단일 트랜지스터 플로팅 바디 디램 소자.
  2. 삭제
  3. 제 1 항에 있어서, 상기 저항 변화층은
    Si3N4, AlN, ZrN, PbZrTiO3, PrCaMnO3, BaTiO3, SrTiO3, SrZrO3, NiO, MgO, TiO2, ZrO2, HfO2, CeO2 중 어느 하나로 형성된 것을 특징으로 하는 저항 변화층을 포함하는 단일 트랜지스터 플로팅 바디 디램 소자.
  4. 삭제
  5. 제 1 항 또는 제 3 항의 단일 트랜지스터 플로팅 바디 디램 소자의 동작 방법으로서,
    상기 게이트 전극층에 상기 저항 변화층의 저항 상태를 고저항 상태에서 저저항 상태로 변화시키는 셋 펄스를 인가하여 상기 저항 변화층의 저항 상태를 저저항 상태로 변화시켜 상기 플로팅 바디로 제 1 전하를 유입시키고, 상기 게이트 전극층에 리셋 펄스를 인가하여 상기 저항 변화층을 고저항 상태로 변화시키는 프로그램 단계; 및
    상기 저항 변화층에 셋 펄스를 인가하여 상기 제 1 전하와 상대되는 제 2 전하를 상기 플로팅 바디로 유입시켜 프로그램된 상기 제 1 전하를 소거하고, 상기 저항 변화층에 리셋 펄스를 인가하여 상기 저항 변화층을 고저항 상태로 변화시키는 프로그램 소거 단계를 포함하는 것을 특징으로 하는 플로팅 바디 디램 소자의 동작 방법.
  6. (a) 매립 절연막 및 플로팅 바디가 순차적으로 형성된 반도체 기판위에 불순물을 도핑하여 상기 플로팅 바디에 채널 영역을 형성하는 단계;
    (b) 상기 채널 영역이 형성된 상기 플로팅 바디 위에 터널 절연막을 형성하는 단계;
    (c) 상기 터널 절연막 위에, 인가되는 전압에 따라서 저항이 변화되어 전하의 흐름을 제어하는 저항 변화층을 형성하는 단계;
    (d) 상기 저항 변화층 위에 게이트 전극층을 형성하는 단계; 및
    (e) 상기 플로팅 바디의 채널 영역 양측에 소오스 영역 및 드레인 영역을 형성하는 단계를 포함하고,
    상기 저항 변화층은 셋 펄스가 인가되면 저저항 상태로 변화되어 전하를 상기 게이트 전극층으로부터 상기 플로팅 바디로 유입시키고, 리셋 펄스가 인가되면 고저항 상태로 변화되어 전하의 흐름을 차단하는 것을 특징으로 하는 저항 변화층을 포함하는 단일 트랜지스터 플로팅 바디 디램 소자 제조 방법.
  7. 삭제
  8. 제 6 항에 있어서, 상기 (c) 단계는
    Si3N4, AlN, ZrN, PbZrTiO3, PrCaMnO3, BaTiO3, SrTiO3, SrZrO3, NiO, MgO, TiO2, ZrO2, HfO2, CeO2 중 어느 하나의 물질로 상기 저항 변화층을 형성하는 것을 특징으로 하는 저항 변화층을 포함하는 단일 트랜지스터 플로팅 바디 디램 소자 제조 방법.
  9. 삭제
KR1020100075956A 2010-08-06 2010-08-06 저항 변화층을 포함하는 단일 트랜지스터 플로팅 바디 디램 소자 및 그 제조 방법 KR101125475B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100075956A KR101125475B1 (ko) 2010-08-06 2010-08-06 저항 변화층을 포함하는 단일 트랜지스터 플로팅 바디 디램 소자 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100075956A KR101125475B1 (ko) 2010-08-06 2010-08-06 저항 변화층을 포함하는 단일 트랜지스터 플로팅 바디 디램 소자 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20120013757A KR20120013757A (ko) 2012-02-15
KR101125475B1 true KR101125475B1 (ko) 2012-03-09

Family

ID=45837185

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100075956A KR101125475B1 (ko) 2010-08-06 2010-08-06 저항 변화층을 포함하는 단일 트랜지스터 플로팅 바디 디램 소자 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR101125475B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101545848B1 (ko) 2012-04-09 2015-08-21 (주)바이오니아 핵산중합효소로 핵산을 검출하는데 사용되는 고민감도 핵산준비방법
KR102360211B1 (ko) * 2015-01-21 2022-02-08 삼성전자주식회사 메모리 시스템의 동작 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100862216B1 (ko) * 2007-08-02 2008-10-09 한국과학기술원 커패시터리스 디램 특성과 저항변화물질에 의한 비휘발성메모리 특성을 갖는 비휘발성 디램

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100862216B1 (ko) * 2007-08-02 2008-10-09 한국과학기술원 커패시터리스 디램 특성과 저항변화물질에 의한 비휘발성메모리 특성을 갖는 비휘발성 디램

Also Published As

Publication number Publication date
KR20120013757A (ko) 2012-02-15

Similar Documents

Publication Publication Date Title
US11742022B2 (en) Semiconductor memory having both volatile and non-volatile functionality comprising resistive change material and method of operating
US11715515B2 (en) Memory device comprising electrically floating body transistor
JP3955409B2 (ja) 半導体記憶装置
US8089801B2 (en) Semiconductor memory device and method of forming the same
KR102431833B1 (ko) 반도체 메모리 소자, 이의 구동 방법 및 이의 제조 방법
US7338862B2 (en) Methods of fabricating a single transistor floating body DRAM cell having recess channel transistor structure
JP2012178554A (ja) 半導体メモリ装置
KR20090054245A (ko) 플로팅 바디 디램 소자 및 그 제조 방법
EP2244306B1 (en) A memory cell, an array, and a method for manufacturing a memory cell
KR101505494B1 (ko) 무 커패시터 메모리 소자
CN103972238A (zh) 一种存储器单元结构
KR101125475B1 (ko) 저항 변화층을 포함하는 단일 트랜지스터 플로팅 바디 디램 소자 및 그 제조 방법
TWI607529B (zh) 非揮發性靜態隨機存取記憶體記憶胞、及非揮發性半導體記憶裝置
KR101804666B1 (ko) 수직 반도체 컬럼을 구비한 메모리 소자
JPH07106444A (ja) 半導体記憶装置およびその製造方法
Moon et al. Ultimately scaled 20nm unified-RAM
TWI506769B (zh) 絕緣層覆矽及薄膜電晶體的能隙工程分離閘極記憶體
JP2008098467A (ja) 半導体記憶装置及びその製造方法
JP5218351B2 (ja) 半導体記憶装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee