KR101123751B1 - Electric appliance, semiconductor device, and method for manufacturing the same - Google Patents

Electric appliance, semiconductor device, and method for manufacturing the same Download PDF

Info

Publication number
KR101123751B1
KR101123751B1 KR1020067015626A KR20067015626A KR101123751B1 KR 101123751 B1 KR101123751 B1 KR 101123751B1 KR 1020067015626 A KR1020067015626 A KR 1020067015626A KR 20067015626 A KR20067015626 A KR 20067015626A KR 101123751 B1 KR101123751 B1 KR 101123751B1
Authority
KR
South Korea
Prior art keywords
substrate
conductive film
wiring
film
electrode
Prior art date
Application number
KR1020067015626A
Other languages
Korean (ko)
Other versions
KR20070007078A (en
Inventor
신지 마에가와
순페이 야마자키
히로노부 쇼지
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20070007078A publication Critical patent/KR20070007078A/en
Application granted granted Critical
Publication of KR101123751B1 publication Critical patent/KR101123751B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725Source or drain electrodes for field effect devices
    • H01L29/41733Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • G02F1/136295Materials; Compositions; Manufacture processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259Multistep manufacturing methods
    • H01L27/127Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259Multistep manufacturing methods
    • H01L27/1292Multistep manufacturing methods using liquid deposition, e.g. printing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

현재에는, 제조 프로세스에 스핀 코트법을 사용하는 성막 방법이 많이 이용되고 있다. 금후, 한층 더 기판이 대형화하면, 스핀 코트법을 사용하는 성막 방법으로는, 대형의 기판을 회전시키는 기구가 대규모로 이루어진 점, 재료액의 손실 및 폐액량이 많은 점에서 대량생산상 불리하다고 생각된다. 본 발명은, 반도체장치의 제조 프로세스에 있어서, 액적 토출법으로 감광성의 도전막 재료액을 선택적으로 토출하고, 레이저광 등으로 선택적으로 노광한 후, 현상함으로써 미세한 배선 패턴을 실현한다. 본 발명은, 도체 패턴을 형성하는 프로세스에 있어서, 패터닝 공정을 단축할 수 있고, 재료의 사용량의 삭감도 꾀할 수 있기 때문에 대폭적인 코스트 다운을 실현할 수 있다. 따라서, 본 발명은 대면적 기판에도 대응할 수 있다.At present, many film-forming methods which use the spin coat method for a manufacturing process are used. If the substrate is further enlarged in the future, the film formation method using the spin coating method is considered to be disadvantageous in mass production because of the large scale of the mechanism for rotating the large substrate, the loss of material liquid, and the large amount of waste liquid. . In the manufacturing process of a semiconductor device, a fine wiring pattern is realized by selectively discharging a photosensitive conductive film material liquid by a droplet discharging method, selectively exposing with a laser beam or the like, and then developing. In the process of forming a conductor pattern, the present invention can shorten the patterning step and can reduce the amount of material used, so that a significant cost reduction can be realized. Therefore, the present invention can also correspond to a large area substrate.

반도체장치, 박막 트랜지스터, 액적 토출법, 도체 패턴 Semiconductor device, thin film transistor, droplet ejection method, conductor pattern

Description

전자기기, 반도체장치 및 그의 제조방법{ELECTRIC APPLIANCE, SEMICONDUCTOR DEVICE, AND METHOD FOR MANUFACTURING THE SAME}ELECTRIC APPLIANCE, SEMICONDUCTOR DEVICE, AND METHOD FOR MANUFACTURING THE SAME}

본 발명은 박막 트랜지스터(이하, TFT라고 한다)로 구성된 회로를 가지는 반도체장치 및 그것의 제조방법에 관한 것이다. 더욱 구체적으로, 본 발명은, 유기발광소자를 가지는 발광 표시장치와, 액정 표시 패널로 대표되는 전기광학장치를 탑재한 전자기기에 관한 것이다.The present invention relates to a semiconductor device having a circuit composed of a thin film transistor (hereinafter referred to as TFT) and a method of manufacturing the same. More specifically, the present invention relates to an electronic device equipped with a light emitting display device having an organic light emitting element and an electro-optical device represented by a liquid crystal display panel.

본 명세서 중에서, "반도체장치"란, 전기광학장치, 반도체 회로 및 전자기기 등과 같이, 반도체 특성을 이용함으로써 기능할 수 있는 장치 전반을 가리킨다.In this specification, "semiconductor device" refers to the general apparatus which can function by using semiconductor characteristics, such as an electro-optical device, a semiconductor circuit, and an electronic device.

최근, 절연 표면을 가지는 기판 위에 형성된 반도체 박막(두께 수 내지 수백 nm 정도)을 사용해서 박막 트랜지스터(TFT)을 구성하는 기술이 주목받고 있다. 박막 트랜지스터는 IC나 전기광학장치와 같은 전자 디바이스에 널리 응용되고, 특히 화상표시장치의 스위칭 소자로서 개발되고 있다.In recent years, the technique which comprises a thin film transistor TFT using the semiconductor thin film (about several to several hundred nm in thickness) formed on the board | substrate which has an insulating surface attracts attention. Thin film transistors are widely applied to electronic devices such as ICs and electro-optical devices, and have been particularly developed as switching elements of image display devices.

화상표시장치로서, 액정 표시장치가 일반적으로 널리 알려져 있다. 액티브 매트릭스형 액정 표시장치는 패시브 매트릭스형의 액정 표시장치에 비해 고정세한 화상이 얻어지기 때문에, 액티브 매트릭스형의 액정 표시장치가 화상 표시장치로서 많이 사용되게 되고 있다. 액티브 매트릭스형의 액정 표시장치에 있어서는, 매트릭스 모양으로 배치된 화소 전극을 구동함으로써, 화면 위에 표시 패턴이 형성된다. 상세하게는, 선택된 화소 전극과 상기 화소 전극에 대응하는 대향 전극과의 사이에 전압이 인가됨으로써, 화소 전극과 대향 전극과의 사이에 개지된 액정층의 광학변조가 일어나고, 이 광학변조가 표시 패턴으로서 관찰자에게 인식된다.As the image display device, a liquid crystal display device is generally well known. Since the active matrix liquid crystal display device obtains a finer image as compared with the passive matrix liquid crystal display device, the active matrix liquid crystal display device is used as an image display device. In an active matrix liquid crystal display device, a display pattern is formed on a screen by driving pixel electrodes arranged in a matrix. Specifically, by applying a voltage between the selected pixel electrode and the counter electrode corresponding to the pixel electrode, optical modulation of the liquid crystal layer interposed between the pixel electrode and the counter electrode occurs, and the optical modulation is a display pattern. As recognized by the observer.

종래에는, 한 장의 마더 유리 기판으로부터 복수의 액정 표시 패널을 잘라내어, 대량생산을 효율적으로 행하는 생산 기술이 채용되어 왔다. 마더 유리 기판의 사이즈는, 1990년 초에 있어서의 제 1 세대의 300×400mm로부터, 2000년에는 제4세대가 되어 680×880mm, 혹은 730×920mm로 대형화하였다. 이와 동시에, 한 장의 기판으로부터 다수의 표시 패널이 얻어지도록 생산 기술이 진보해 왔다.Conventionally, the production technique which cuts out several liquid crystal display panels from a single mother glass substrate, and performs mass production efficiently has been employ | adopted. The size of the mother glass substrate became the 4th generation in 2000 from 300x400mm of the 1st generation in the early 1990s, and enlarged to 680x880mm or 730x920mm. At the same time, production technology has advanced so that a large number of display panels can be obtained from a single substrate.

최근, 자발광형의 발광소자로서 EL 소자를 가진 발광 장치의 연구가 활발화되고 있다. 이 발광 장치는 유기 EL 디스플레이, 또는 유기 발광 다이오드로도 부르고 있다. 이것들의 발광 장치는, 동영상 표시에 적합한 빠른 응답 속도, 저전압, 저소비 전력 구동 등의 특징을 가지고 있기 때문에, 신세대의 휴대전화나 휴대 정보단말(PDA)을 비롯해, 차세대 디스플레이로서 크게 주목받고 있다.In recent years, the research of the light-emitting device which has an EL element as a self-luminous light-emitting element is active. This light emitting device is also called an organic EL display or an organic light emitting diode. Since these light emitting devices have characteristics such as fast response speed, low voltage, low power consumption driving, etc., which are suitable for moving picture display, they are attracting great attention as next generation displays, including new generation mobile phones and portable information terminals (PDAs).

EL 소자는, 양극과, 음극과, 양극과 음극과의 사이에 개재된 발광층(이하, EL층이라고 기재한다)으로서 유기 화합물을 포함하는 층을 구비한다. 양극과 음극에 전계를 가하는 것에 의해, EL층으로부터 발광한다. EL 소자로부터의 발광은, 일중항 여기상태로부터 기저상태로 되돌아올 때에 발생하는 형광과 삼중항 여 기상태로부터 기저상태로 되돌아올 때의 인광이 있다.The EL element is provided with a layer containing an organic compound as an anode, a cathode, and a light emitting layer (hereinafter referred to as an EL layer) interposed between the anode and the cathode. Light is emitted from the EL layer by applying electric fields to the anode and the cathode. Light emission from the EL element includes fluorescence generated when returning from the singlet excited state to the ground state and phosphorescence when returning from the triplet excited state to the ground state.

액티브 매트릭스형의 표시장치의 응용 범위는 넓혀지고 있다. 화면 사이즈의 대면적화와 함께, 고선명화와 고개구율화와 고신뢰성의 요구가 높아지고 있다.The application range of the active matrix display device is being expanded. Along with the large size of the screen, the demand for high definition, high aperture ratio, and high reliability is increasing.

일본국 특개 2000-298446에는, 복수의 패널을 타일 모양으로 배치해서 1개의 표시 화면을 형성함으로써 대형 디스플레이를 실현하고 있다. 그러나, 이 대형 디스플레이는 복수의 패널을 사용하기 때문에 코스트가 높아지고, 구동방법도 특수한 것이 되어 버린다.In Japanese Patent Laid-Open No. 2000-298446, a large display is realized by arranging a plurality of panels in a tile shape to form one display screen. However, since this large display uses a plurality of panels, the cost is high, and the driving method becomes special.

화면 사이즈의 대면적화와 동시에, 생산성의 향상이나 저비용화의 요구도 높아지고 있다.In addition to increasing the screen size, demands for productivity improvement and cost reduction are also increasing.

또한 성막에 필요한 액체의 수율을 높이기 위해서, 레지스트 액을 노즐로부터 미세한 직경의 선 형태로 연속 토출할 수 있는 장치를 사용해서 반도체 웨이퍼 위에 성막을 행하는 기술이 일본국 특개 2000-188251에 기재되어 있다.Moreover, in order to improve the yield of the liquid required for film-forming, the technique of carrying out film-forming on a semiconductor wafer using the apparatus which can continuously discharge a resist liquid in the form of a line of minute diameter from a nozzle is described in Unexamined-Japanese-Patent No. 2000-188251.

현재에는, 제조 프로세스에 스핀 코트법을 사용하는 성막 방법이 많이 이용되고 있다. 금후, 한층 더 기판이 대형화하면, 스핀 코트법을 사용하는 성막 방법으로는, 대형의 기판을 회전시키는 기구가 대규모로 되는 점, 재료액의 손실 및 폐액량이 많은 점에서 대량생산상 불리하다고 생각된다. 또한 사각형의 기판을 재료액으로 스핀코트시키면 도포막이 불균일하게 되기 쉬운데, 즉 회전축을 중심으로 하는 원형의 얼룩이 도포막에 생기기 쉽다. 본 발명은, 대량생산상, 대형의 기판을 제조하기 적합한 액적 토출법을 사용한 제조 프로세스를 제공한다.At present, many film-forming methods which use the spin coat method for a manufacturing process are used. If the substrate is further enlarged in the future, the film formation method using the spin coating method is considered to be disadvantageous in mass production in that the mechanism for rotating the large substrate becomes large, the loss of material liquid, and the large amount of waste liquid. . In addition, when the square substrate is spin-coated with the material liquid, the coating film tends to be nonuniform, that is, circular stains around the rotating shaft are likely to occur in the coating film. This invention provides the manufacturing process using the droplet ejection method suitable for manufacturing a large sized board | substrate on mass production.

전술한 내용을 감안하여, 본 발명은, 액적 토출법으로 형성된 배선을 사용한 대화면 디스플레이, 및 그 제조방법을 제공하는 것을 목적으로 한다. 본 발명의 또 다른 목적은, 액적 토출법으로 형성된 배선을 원하는 전극폭으로 하여 채널 길이가 10μm 이하인 TFT를 화소에 배치한 발광 장치를 제공함에 있다.In view of the foregoing, an object of the present invention is to provide a large screen display using a wiring formed by the droplet ejection method, and a manufacturing method thereof. It is still another object of the present invention to provide a light emitting device in which a TFT having a channel length of 10 μm or less is disposed in a pixel with a wiring width formed by the droplet ejection method as a desired electrode width.

본 발명의 또 다른 목적은, 액적 토출법으로 형성된 배선을 원하는 전극폭으로 하여 채널 길이가 10μm 이하인 TFT를 화소에 배치한 엑정 표시장치를 제공함에 있다.It is still another object of the present invention to provide an crystal display device in which TFTs having a channel length of 10 μm or less are arranged in pixels with wirings formed by the droplet ejection method as desired electrode widths.

본 발명에 따르면, 액적 토출법으로 감광성의 도전막 재료액을 선택적으로 토출하고, 선택적으로 노광한 후, 현상함으로써 미세한 배선 패턴이 실현될 수 있다. 본 발명은, 도체 패턴을 형성하는 프로세스에 있어서, 패터닝 공정을 단축할 수 있고, 재료의 사용량의 삭감도 꾀할 수 있기 때문에 대폭적인 코스트 다운을 실현할 수 있다. 따라서, 본 발명은 대면적 기판에도 대응할 수 있다.According to the present invention, a fine wiring pattern can be realized by selectively discharging the photosensitive conductive film material liquid by the droplet discharging method, selectively exposing and then developing. In the process of forming a conductor pattern, the present invention can shorten the patterning step and can reduce the amount of material used, so that a significant cost reduction can be realized. Therefore, the present invention can also correspond to a large area substrate.

도전막 재료액은, Ag, Au, Cu, Ni, Al, Pt 등의 금속 또는 합금과, 유기 고분자 수지, 광중합 개시제, 광중합 단량체, 또는 용제 등으로 이루어지는 감광성 수지를 포함하고 있다. 유기 고분자 수지로서는, 노보락 수지, 아크릴계 코폴리머, 메타크릴계 코폴리머, 셀루로오스 유도체, 고리화 고무계 수지 등을 사용한다.The conductive film material solution contains a photosensitive resin comprising a metal or an alloy such as Ag, Au, Cu, Ni, Al, Pt, an organic polymer resin, a photopolymerization initiator, a photopolymerization monomer, a solvent, or the like. As the organic polymer resin, a novolak resin, an acrylic copolymer, a methacryl copolymer, a cellulose derivative, a cyclized rubber resin, or the like is used.

감광성 재료에는 크게 나누어 네가티브형과 포지티브형이 있다. 네가티브형의 감광성 재료를 사용하는 경우에는, 노광된 부분에서 화학반응이 생기고, 현상액에 의해 화학반응이 생긴 부분만이 남겨져서 패턴이 형성된다. 또한 포지티브형의 감광성 재료를 사용하는 경우에는, 노광된 부분에서 화학반응이 생기고, 화학반응이 생긴 부분이 용해되어, 노광되지 않은 부분만이 남겨져서 패턴이 형성된다.Photosensitive materials are broadly divided into negative type and positive type. In the case of using a negative photosensitive material, a chemical reaction occurs in the exposed portion, and only a portion in which the chemical reaction is caused by the developer is left to form a pattern. In addition, in the case of using a positive photosensitive material, a chemical reaction occurs in the exposed portion, and the portion in which the chemical reaction has occurred is dissolved, leaving only the unexposed portion to form a pattern.

또한 배선 폭은 레이저광의 조사 정밀도에 의해 결정되기 때문에, 적하할 액적량이나 점도나, 노즐 지름에 관계없이, 원하는 배선 폭을 얻을 수 있다. 보통, 배선 폭은, 노즐로부터 토출된 재료액과 기판의 접촉각으로 변화된다. 예를 들면 표준적인 잉크젯 장치의 한 개의 노즐 지름인 50㎛×50㎛으로부터 토출되는 양은 30 내지 200pl이며, 얻어지는 배선 폭은 60 내지 300㎛이다. 레이저광으로 노광하는 본 발명에 의해 폭(예를 들면 전극폭 3㎛ 내지 10㎛의 전극 폭)이 좁은 배선을 얻을 수 있다. 또한 표준보다 미세한 노즐 지름에서는, 하나의 노즐로부터 토출되는 양은 0.1 내지 40pl이며, 얻어지는 배선 폭은 5 내지 100㎛이다.In addition, since the wiring width is determined by the irradiation accuracy of the laser beam, the desired wiring width can be obtained regardless of the drop amount, viscosity, or nozzle diameter to be dropped. Usually, the wiring width is changed at the contact angle between the material liquid discharged from the nozzle and the substrate. For example, the quantity discharged from 50 micrometers x 50 micrometers which is one nozzle diameter of a standard inkjet apparatus is 30-200 pl, and the wiring width obtained is 60-300 micrometers. According to the present invention exposed to the laser beam, a narrow wiring (for example, electrode width of 3 µm to 10 µm in electrode width) can be obtained. Moreover, with the nozzle diameter finer than the standard, the quantity discharged from one nozzle is 0.1-40 pl, and the wiring width obtained is 5-100 micrometers.

또한 액적 토출법에 의해 배선 패턴을 형성할 경우, 노즐로부터 간헐적으로 토출되어서 도전막 재료 액적이 도트 모양으로 적하될 경우와, 노즐로부터 연속적으로 토출되어서 끈 형태의 재료가 부착되는 경우의 양쪽이 있다. 본 발명에 있어서는, 적당하게, 도트나 끈 중 어느 한쪽으로 배선 패턴을 도전성 재료를 토출시켜 배선 패턴을 형성하면 된다. 비교적 폭이 큰 배선 패턴을 형성할 경우에는, 노즐로부터 도전성 재료를 끈 형태로 토출시켜 배선 패턴을 형성하는 쪽이 생산성이 우수하다.In addition, when the wiring pattern is formed by the droplet ejection method, there are two cases in which the conductive film material droplets are intermittently discharged from the nozzles, and the droplets are dropped in the form of dots, and the materials are continuously discharged from the nozzles to attach the string-like material. . In this invention, what is necessary is just to form a wiring pattern by discharging a conductive material in a wiring pattern to either a dot or a string suitably. In the case of forming a wiring pattern having a relatively large width, it is better to produce a wiring pattern by discharging the conductive material from the nozzle in the form of a string.

또한 액적 토출법에 의해 배선 패턴을 형성하기 전에, 기판 위에 밀착성을 향상시키는 하지층의 형성을 전체면 또는 선택적으로 행하는 것이 바람직하다. 이와 달리, 하지 전처리가 행해질 수도 있다. 하지층의 형성으로서는, 스프레이법 또는 스퍼터링법에 의해 광촉매 물질(산화티탄(TiOx), 티탄산 스트론튬(SrTiO3), 셀렌화 카드뮴(CdSe), 탄탈산 칼륨(KTaO3), 황화 카드뮴(CdS), 산화 지르코늄(ZrO2), 산화 니오브(Nb2O5), 산화아연(ZnO), 산화철(Fe2O3), 산화텅스텐(WO3))을 전체면에 적하하는 처리를 사용할 수 있다. 이와 달리, 잉크젯법이나 졸겔법을 사용해서 유기 재료(폴리이미드, 아크릴, 또는, 실리콘(Si)과 산소(O)의 결합으로 골격 구조가 구성되고, 치환기에 수소, 불소, 알킬기, 또는 방향족 탄화수소 중 적어도 1종을 가지는 재료를 사용한 도포 절연막)를 선택적으로 형성하는 처리를 행하면 된다.Moreover, before forming a wiring pattern by the droplet discharge method, it is preferable to form the base layer which improves adhesiveness on a whole surface or selectively. Alternatively, the lower limb pretreatment may be performed. As to the formation of the layer, the photocatalyst material by the spraying method or a sputtering method (titanium oxide (TiO x), strontium titanate (SrTiO 3), selenide, cadmium (CdSe), tantalate, potassium (KTaO 3), cadmium sulfide (CdS) , A treatment in which zirconium oxide (ZrO 2 ), niobium oxide (N 2 O 5 ), zinc oxide, iron oxide (Fe 2 O 3 ), and tungsten oxide (ZO 3 ) are added dropwise to the entire surface. In contrast, a skeletal structure is formed by combining an organic material (polyimide, acrylic, or silicon (Si) and oxygen (O)) using an inkjet method or a sol-gel method, and the substituents are hydrogen, fluorine, alkyl groups or aromatic hydrocarbons. What is necessary is just to perform the process which selectively forms the coating insulating film using the material which has at least 1 sort (s).

광촉매 물질은, 광촉매 기능을 가지는 물질을 가리키고, 자외광 영역의 빛(파장 400nm 이하, 바람직하게는 380nm 이하)을 조사하여, 광촉매 활성을 생기게 하는 것이다. 광촉매 물질 위에, 잉크젯법으로 대표되는 액적 토출법에 의해, 용매에 혼입된 도전체를 토출하면, 미세한 묘화를 행할 수 있다.The photocatalyst material refers to a material having a photocatalytic function, and irradiates light (wavelength: 400 nm or less, preferably 380 nm or less) in the ultraviolet light region to generate photocatalytic activity. When the conductor mixed in the solvent is discharged by the droplet ejection method represented by the inkjet method on the photocatalytic material, fine drawing can be performed.

TiOx에 광조사하기 전에, TiOx는 친유성은 있지만, 친수성은 없는, 즉 TiOx는 발수성의 상태에 있다. 광조사를 행함으로써, TiOx는 광촉매 활성이 발생하여, 친유성이 없는 상태가 된다. 또한 TiOx는 광조사 시간에 의해, 친수성과 친유성을 모두 가지는 상태로도 될 수 있다.Before irradiation light to TiO x, TiO x is lipophilic but hydrophilic is in the free, that is, TiOx is state of the water repellent. By irradiating with light, TiOx generates photocatalytic activity, resulting in a state without lipophilic properties. In addition, TiOx may be in a state having both hydrophilicity and lipophilicity by light irradiation time.

더욱이 광촉매 물질에 천이금속(Pd, Pt, Cr, Ni, V, Mn, Fe, Ce, Mo, W 등)을 도핑함에 의해, 광촉매 활성을 향상시키거나, 가시광 영역(파장 400nm 내지 800nm)의 빛에 의해 광촉매 활성을 일으킬 수 있다. 이와 같이 빛의 파장은 광촉매 물질에 의해 결정할 수 있으므로, 광조사란 광촉매 물질의 광촉매 활성화시키는 파장의 빛을 조사하는 것을 가리킨다.Furthermore, by doping transition metals (Pd, Pt, Cr, Ni, V, Mn, Fe, Ce, Mo, W, etc.) to the photocatalytic material, photocatalytic activity can be improved or light in the visible region (wavelength 400 nm to 800 nm) can be improved. Can cause photocatalytic activity. As such, since the wavelength of light can be determined by the photocatalytic material, light irradiation refers to irradiation of light having a wavelength for photocatalytic activation of the photocatalytic material.

또한 광조사를 행하면서, 잉크젯법으로 대표되는 액적 토출법에 의해, 용매에 혼입된 도전체를 토출해도 된다.Moreover, you may discharge the conductor mixed in the solvent by the droplet ejection method represented by the inkjet method, performing light irradiation.

또한 레이저광의 파장에 의해 광촉매 활성을 일으킬 수 있는 광촉매 물질을 전체면에 형성한 후, 광촉매 물질에 선택적으로 레이저광을 조사함으로써, 조사한 영역만을 개질하는 것도 가능하다. 또한 레이저광 조사를 행하면서, 잉크젯법으로 대표되는 액적 토출법에 의해, 용매에 혼입된 도전체를 토출해도 된다.It is also possible to modify only the irradiated area by forming a photocatalytic material on the entire surface which can cause photocatalytic activity by the wavelength of the laser light, and then selectively irradiating the photocatalytic material with laser light. Moreover, you may discharge the conductor mixed in the solvent by the droplet discharge method represented by the inkjet method, performing laser beam irradiation.

이때, 친수성이란, 물에 젖기 쉬운 상태를 가리킨다. 접촉각이 30도 이하, 특히 접촉각이 5도 이하인 상태를 초친수성이라고 한다. 한편, 발수성이란, 물에 젖기 어려운 상태를 가리키고, 접촉각이 90도 이상의 것을 가리킨다. 마찬가지로 친유성이란, 기름에 젖기 쉬운 상태를 가리키고, 발유성이란 기름에 젖기 어려운 상태를 가리킨다. 또한 접촉각이란, 적하한 도트의 테두리에 있어서의, 표면과 액적의 접선이 이루는 각도를 가리킨다.Under the present circumstances, hydrophilic refers to the state which is easy to get wet with water. A state where the contact angle is 30 degrees or less, in particular, the contact angle is 5 degrees or less is referred to as superhydrophilicity. On the other hand, water repellency refers to a state that is hard to get wet with water, and refers to a contact angle of 90 degrees or more. Similarly, lipophilic refers to a state that is easy to get wet with oil, and oil-repellent refers to a state which is hard to get wet with oil. In addition, a contact angle refers to the angle which the tangent of a surface and a droplet has in the edge of the dripped dot.

도전막 재료액을 사용해서 액적 토출법으로 배선을 형성할 때, 도전막 재료액이 유동성을 가지고 있거나, 베이크시에 유동성이 증가하는 것인 경우, 액체의 떨어짐에 의해 세밀한 패턴으로 하는 것이 곤란하게 될 우려가 있다. 또한 배선 간격이 좁을 경우, 패턴끼리가 연결되어 버릴 우려도 있다. 본 발명에 있어서는, 폭이 넓은 패턴이 되어도, 도전막 재료액에 감광성 재료를 혼합하여, 레이저광으로 정밀하게 노광, 현상을 행함으로써 세밀한 패턴을 얻고 있다.When the wiring is formed by the liquid droplet discharging method using the conductive film material liquid, when the conductive film material liquid has fluidity or the fluidity increases at the time of baking, it is difficult to make a fine pattern by dropping the liquid. There is a concern. In addition, when the wiring spacing is narrow, the patterns may be connected to each other. In the present invention, even when a wide pattern is formed, a fine pattern is obtained by mixing a photosensitive material with the conductive film material liquid and precisely exposing and developing with a laser beam.

예를 들면, 대면적의 디스플레이를 제조할 때, 게이트 배선과 같은 버스 라인은 액적 토출법으로 얻어지는 폭이 넓은 배선으로 하는 것이 바람직하지만, 게이트 전극은 폭이 좁은 배선으로 하는 것이 바람직하다. 이러한 경우, 포지티브형의 감광성 재료를 포함시킨 도전막 재료액으로 게이트 배선 및 제 1 게이트 전극을 형성하고, 제 1 게이트 전극의 부분(제거하고 싶은 부분)만 레이저광을 선택적으로 조사하고, 레이저 조사 부분을 현상시킴으로써, 현상에 의해 미세하게 가공된 제 2 게이트 전극을 형성할 수 있다. 또한 네가티브형의 감광성 재료를 포함시킨 도전막 재료액으로 게이트 배선 및 제 1 게이트 전극을 형성하는 경우, 게이트 배선 및 제 1 게이트 전극의 부분(남기고 싶은 부분)만 레이저광을 선택적으로 조사하고, 레이저광 조사 부분을 현상시킴으로써, 현상에 의해 미세하게 가공된 제 2 게이트 전극을 형성할 수 있다.For example, when manufacturing a large-area display, it is preferable that a bus line such as a gate wiring be a wide wiring obtained by the droplet ejection method, but the gate electrode is preferably a narrow wiring. In this case, the gate wiring and the first gate electrode are formed with the conductive film material liquid containing the positive photosensitive material, and only the portion of the first gate electrode (the portion to be removed) is irradiated with the laser light selectively, and the laser irradiation By developing the part, the second gate electrode finely processed by the development can be formed. When the gate wiring and the first gate electrode are formed from the conductive film material liquid containing the negative photosensitive material, only the portions of the gate wiring and the first gate electrode (the portions to be left) are irradiated with the laser beam selectively, and the laser By developing the light irradiation part, the second gate electrode finely processed by development can be formed.

또한 TFT의 게이트 전극 뿐만 아니라, 소스 전극, 드레인 전극, 발광소자의 양극, 발광소자의 음극, 전원선, 인출 배선 등을 형성할 수도 있다.In addition to the gate electrode of the TFT, the source electrode, the drain electrode, the anode of the light emitting element, the cathode of the light emitting element, the power supply line, the lead-out wiring, and the like can be formed.

또한 레이저광의 파장에 따라서는, 빛이 유리 기판을 통과시킬 수 있다. 그 레이저광을 사용해서 유리 기판의 이면 노광을 행할 수 있다. 유리 기판의 이면으로부터 노광함으로써, 먼저 계면 부근의 도전막 재료를 노광할 수 있다. 이에 따라, 배선과 하지층과의 밀착성, 또는 배선과 기판과의 밀착성을 향상시킬 수 있다.In addition, depending on the wavelength of the laser light, light can pass through the glass substrate. The back surface exposure of a glass substrate can be performed using this laser beam. By exposing from the back surface of a glass substrate, the electrically conductive film material of an interface vicinity can be exposed first. Thereby, the adhesiveness of a wiring and a base layer or the adhesiveness of a wiring and a board | substrate can be improved.

또한, 보텀 게이트형 TFT를 제조할 경우, 이면 노광에 의해 게이트 전극을 마스크로 사용하여, 자기정합적으로 소스 전극 및 드레인 전극을 형성할 수도 있다.In the case of manufacturing the bottom gate type TFT, the source electrode and the drain electrode can be formed in a self-aligned manner by using the gate electrode as a mask by backside exposure.

본 발명은, 제 1 기판의 절연 표면 위에 형성된 게이트 배선 또는 게이트 전극과, 상기 게이트 배선 또는 게이트 전극 위에 형성된 게이트 절연막과, 상기 게이트 절연막 위에 채널 형성 영역을 포함하는 반도체층과, 상기 반도체층 위에 형성된 소스 전극 또는 드레인 전극과, 상기 소스 전극 또는 상기 드레인 전극 위에 형성된 화소 전극을 구비하고, 상기 채널 형성 영역은 상기 게이트 전극의 폭과 동일한 채널 길이를 가지고, 상기 게이트 전극은 상기 소스 전극과 상기 드레인 전극과의 간격과 동일한 폭을 갖는 것을 특징으로 하는 반도체장치를 제공한다.A semiconductor layer comprising a gate wiring or a gate electrode formed on an insulating surface of a first substrate, a gate insulating film formed on the gate wiring or a gate electrode, a channel forming region on the gate insulating film, and a semiconductor layer formed on the semiconductor layer. A source electrode or a drain electrode, and a pixel electrode formed on the source electrode or the drain electrode, wherein the channel formation region has a channel length that is equal to a width of the gate electrode, and the gate electrode has the source electrode and the drain electrode. Provided is a semiconductor device having a width equal to an interval between and.

상기 구성에 있어서, 상기 박막 트랜지스터의 활성층은, 수소 또는 할로겐 수소가 첨가된 비단결정 반도체막, 또는 다결정 반도체막인 것을 특징으로 하고 있다.In the above structure, the active layer of the thin film transistor is a non-single crystal semiconductor film or a polycrystalline semiconductor film to which hydrogen or halogen hydrogen is added.

또한 TFT 구조에 관계없이 본 발명을 적용하는 것이 가능하다. 예를 들면 보텀 게이트형(역스태거형) TFT나, 톱 게이트형(순스태거형) TFT를 사용하는 것이 가능하다. 또한 단일 게이트 구조의 TFT에 한정되지 않고, 복수의 채널 형성 영역을 가지는 멀티 게이트형 TFT, 예를 들면 더블 게이트형 TFT로 형성해도 된다.It is also possible to apply the present invention irrespective of the TFT structure. For example, it is possible to use a bottom gate type (reverse staggered type) TFT or a top gate type (forward staggered type) TFT. The present invention is not limited to the TFT having a single gate structure, but may be formed of a multi-gate type TFT having a plurality of channel formation regions, for example, a double gate type TFT.

또한 TFT의 활성층으로서는, 비정질 반도체막, 결정 구조를 포함하는 반도체막, 비정질 구조를 포함하는 화합물 반도체막등을 적당하게 사용할 수 있다. 더욱이, TFT의 활성층으로서, 비정질과 결정 구조(단결정, 다결정을 포함한다)의 중간적인 구조를 가지고, 자유에너지적으로 안정한 제 3 상태를 가지는 반도체로서, 단거리 질서를 갖고 격자 왜곡을 가지는 결정질한 영역을 포함하고 있는 세미아모퍼스 반도체막(마이크로 크리스탈 반도체막이라고도 불린다)도 사용할 수 있다.As the active layer of the TFT, an amorphous semiconductor film, a semiconductor film containing a crystal structure, a compound semiconductor film containing an amorphous structure, or the like can be suitably used. Furthermore, as an active layer of TFTs, a semiconductor having an intermediate structure between amorphous and crystalline structures (including single crystals and polycrystals) and having a free energy stable third state is a crystalline region having short-range order and lattice distortion. A semi-amorphous semiconductor film (also referred to as a micro crystal semiconductor film) containing the same can also be used.

또한 상기 각 구성에 있어서, 상기 소스 전극 또는 상기 드레인 전극은, 감광성 재료를 포함하고 있는 것을 특징으로 하고 있다.Moreover, in each said structure, the said source electrode or the said drain electrode contains the photosensitive material, It is characterized by the above-mentioned.

액적 토출법을 사용한 도전층 등의 패턴 형성방법에서는, 입자 모양으로 가공된 패턴 형성 재료를 토출하고, 토출된 재료가 소성에 의해 융합이나 융착접합시켜 고화함으로써 패턴을 형성한다. 따라서, 그것의 패턴은, 스퍼터링법 등으로 형성한 패턴이 대부분은 주상 구조를 나타내는 것에 대해, 많은 입계를 가지는 다결정 상태를 나타내는 일이 많다.In a pattern formation method, such as a conductive layer using the droplet ejection method, the pattern formation material processed into particle shape is discharged, and a pattern is formed by fuse | melting, fusion bonding, and solidifying the discharged material by baking. Therefore, while most of the patterns formed by the sputtering method and the like exhibit columnar structures, the patterns often exhibit polycrystalline states having many grain boundaries.

또한 액적 토출법을 사용해서 얻어진 도전층은 수지를 포함하는 재료인 것을 특징의 한 개로 하고 있다. 이 수지는 도전성 재료를 포함하는 액적에 포함되는 바인더 등의 재료이다. 이 수지와, 용매와, 금속의 나노 입자를 혼합시킴으로써 잉크젯법으로 재료가 토출 가능한 것으로 하고 있다.In addition, the conductive layer obtained by using the liquid droplet discharging method is one of the characteristics of being a material containing resin. This resin is a material such as a binder contained in a droplet containing a conductive material. By mixing this resin, a solvent, and metal nanoparticles, a material can be discharged by the inkjet method.

또한 상기한 각 구성에 있어서, 상기 반도체장치는, 제 1 기판과, 제 2 기판과, 상기 제 1 기판과 상기 제 2 기판 사이에 개재된 액정을 가지고 있다. 또는, 상기 반도체장치는, 음극과, 유기 화합물을 포함하는 층과, 양극과, 박막 트랜지스터를 가지는 발광소자를 복수 갖는 것을 특징으로 하고 있다.In each of the above configurations, the semiconductor device has a first substrate, a second substrate, and a liquid crystal interposed between the first substrate and the second substrate. Alternatively, the semiconductor device has a plurality of light emitting elements each having a cathode, a layer containing an organic compound, an anode, and a thin film transistor.

또한, 상기 각 구성에 있어서, 상기 반도체장치는, 도33d에 그것의 일례를 나타내는 영상 음성 양방향 통신장치, 또는 범용 원격 제어장치이다.In each of the above configurations, the semiconductor device is a video / audio bidirectional communication device or a general purpose remote control device, which is shown in FIG. 3D as an example thereof.

또한, 본 발명은, 기판의 절연 표면 위에, 감광성 재료를 포함하는 도전막 재료를 액적 토출법으로 토출해서 제 1 도전막 패턴을 형성하는 단계와, 상기 제 1 도전막 패턴을 레이저광에 선택적으로 노광하는 단계와, 노광된 제 1 도전막 패턴을 현상하여, 제 1 도전막 패턴보다도 폭이 좁은 제 2 도전막 패턴을 형성하는 단계와, 상기 제 2 도전막 패턴을 덮는 게이트 절연막을 형성하는 단계와, 상기 게이트 절연막 위에 반도체막을 형성하는 단계를 포함하는 반도체장치의 제조방법을 제공한다.The present invention also provides a method of forming a first conductive film pattern by discharging a conductive film material containing a photosensitive material on a dielectric surface of a substrate by a droplet discharging method, and selectively applying the first conductive film pattern to a laser beam. Exposing, developing the exposed first conductive film pattern to form a second conductive film pattern that is narrower in width than the first conductive film pattern, and forming a gate insulating film covering the second conductive film pattern. And forming a semiconductor film on the gate insulating film.

또한, 상기 구성에 있어서, 상기 감광성 재료를 포함하는 도전막 재료는, Ag, Au, Cu, Ni, Al, Pt의 단체 또는 이들 단체의 화합물을 포함한다.In addition, in the said structure, the electrically conductive film material containing the said photosensitive material contains the group of Ag, Aug, Cu, Ni, Ai, Pt, or these compound.

또한 상기 구성에 있어서, 상기 감광성 재료는, 네가티브형, 또는 포지티브형 감광 재료인 것을 특징으로 하고 있다.In the above configuration, the photosensitive material is a negative or positive photosensitive material.

또한, 본 발명은, 기판의 절연 표면 상에 게이트 전극을 형성하는 단계와, 상기 게이트 전극을 덮는 게이트 절연막을 형성하는 단계와, 상기 게이트 절연막 위에 제 1 반도체막을 형성하는 단계와, 상기 제 1 반도체막 위에 n형 또는 p형을 부여하는 불순물 원소를 포함하는 제 2 반도체막을 형성하는 단계와, 상기 제 2 반도체막 위에 포지티브형의 감광성 재료를 포함하는 도전막 재료를 액적 토출법으로 토출해서 제 1 도전막 패턴을 형성하는 단계와, 상기 제 1 도전막 패턴을 상기 기판의 표면측에서 레이저광을 선택적으로 조사해서 노광하는 단계와, 노광된 제 1 도전막 패턴을 현상하여 소스 전극 및 드레인 전극을 형성하는 단계와, 상기 소스 전극 및 드레인 전극을 마스크로 사용하여, 상기 제 1 반도체막 및 제 2 반도체막의 에칭을 행하는 단계를 포함하는 반도체장치의 제조방법을 제공한다.The present invention also provides a method of forming a gate electrode on an insulating surface of a substrate, forming a gate insulating film covering the gate electrode, forming a first semiconductor film on the gate insulating film, and forming the first semiconductor film. Forming a second semiconductor film including an impurity element imparting an n-type or an p-type on the film; and discharging a conductive film material containing a positive photosensitive material on the second semiconductor film by a droplet ejection method to form a first semiconductor film. Forming a conductive film pattern, selectively irradiating the first conductive film pattern with a laser beam at a surface side of the substrate, and developing the exposed first conductive film pattern to produce a source electrode and a drain electrode. Forming and etching the first semiconductor film and the second semiconductor film using the source electrode and the drain electrode as a mask. It provides a method for manufacturing a semiconductor device comprising the system.

또한, 본 발명은, 기판의 절연 표면 상에 게이트 전극을 형성하는 단계와, 상기 게이트 전극을 덮는 게이트 절연막을 형성하는 단계와, 상기 게이트 절연막 위에 제 1 반도체막을 형성하는 단계와, 상기 제 1 반도체막 위에 n형 또는 p형을 부여하는 불순물 원소를 포함하는 제 2 반도체막을 형성하는 단계와, 상기 제 2 반도체막 위에 네가티브형의 감광성 재료를 포함하는 도전막 재료를 액적 토출법으로 토출해서 제 1 도전막 패턴을 형성하는 단계와, 상기 기판의 이면측에서 상기 게이트 전극을 마스크로 하여 레이저광을 조사해서 상기 제 1 도전막 패턴을 선택적으로 노광하는 단계와, 노광된 제 1 도전막 패턴을 현상하여, 상기 게이트 전극의 폭과 동일 간격을 갖도록 자기정합적으로 소스 전극 및 드레인 전극을 형성하는 단계와, 상기 소스 전극 및 드레인 전극을 마스크로 사용하여, 상기 제 1 반도체막 및 제 2 반도체막의 에칭을 행하는 단계를 포함하는 반도체장치의 제조방법을 제공한다.The present invention also provides a method of forming a gate electrode on an insulating surface of a substrate, forming a gate insulating film covering the gate electrode, forming a first semiconductor film on the gate insulating film, and forming the first semiconductor film. Forming a second semiconductor film containing an impurity element imparting an n-type or an X-type on the film; and discharging a conductive film material containing a negative photosensitive material on the second semiconductor film by a droplet ejection method to form a first semiconductor film. Forming a conductive film pattern, selectively exposing the first conductive film pattern by irradiating a laser beam with the gate electrode as a mask on the back side of the substrate, and developing the exposed first conductive film pattern Forming a source electrode and a drain electrode in a self-aligning manner so as to have an interval equal to the width of the gate electrode; A method of manufacturing a semiconductor device comprising the step of etching the first semiconductor film and the second semiconductor film by using a pole and a drain electrode as a mask.

본 발명에 의해 액적 토출법으로도 미세한 배선 패턴을 얻을 수 있다. 또한 본 발명에 의해 패터닝 공정을 단축할 수 있고, 재료의 사용량의 삭감도 꾀할 수 있기 때문에 대폭적인 코스트 다운이 실현된다. 따라서, 본 발명은 대면적 기판에도 대응할 수 있다.According to the present invention, a fine wiring pattern can be obtained even by the droplet discharging method. In addition, the present invention can shorten the patterning step and reduce the amount of material used, thereby achieving a significant cost reduction. Therefore, the present invention can also correspond to a large area substrate.

도 1a 내지 도 1e는 액티브 매트릭스형의 발광 장치의 제조 공정을 나타내는 단면 도.1A to 1E are cross-sectional views illustrating a manufacturing process of an active matrix light emitting device.

도 2a 내지 도 2d는 액티브 매트릭스형의 발광 장치의 제조 공정을 나타내는 단면도.2A to 2D are sectional views showing the manufacturing process of the active matrix light emitting device.

도 3은 화소 평면도를 도시한 도면.3 is a plan view of a pixel;

도 4는 레이저빔 묘화장치를 도시한 도면.4 shows a laser beam drawing apparatus;

도 5s 내지 도 5d는 발광 장치의 제조 공정을 도시한 도면.(실시형태2)5S to 5D show manufacturing steps of the light emitting device. (Embodiment 2)

도 6a 내지 도 6d는 발광 장치의 제조 공정을 도시한 도면.(실시형태3)6A to 6D show manufacturing steps of the light emitting device. (Embodiment 3)

도 7a 내지 도 7d는 발광 장치의 제조 공정을 도시한 도면.(실시형태4)7A to 7D show manufacturing steps of the light emitting device. (Embodiment 4)

도 8은 채널 스톱형 TFT를 나타내는 단면도.(실시형태5)Fig. 8 is a sectional view showing a channel stop type TFT. (Embodiment 5)

도 9는 순스태거형 TFT를 나타내는 단면도.(실시형태6)Fig. 9 is a sectional view showing a forward stagger type TFT. (Embodiment 6)

도 10은 본 발명의 발광 표시장치의 평면도.(실시형태1)Fig. 10 is a plan view of the light emitting display device of the present invention.

도 11은 본 발명의 발광 표시장치의 평면도.(실시예1)Fig. 11 is a plan view of a light emitting display device of the present invention.

도 12a 내지 도 12c는 발광 장치의 일례를 나타내는 단면도.(실시예2)12A to 12C are cross-sectional views showing an example of a light emitting device. (Example 2)

도 13a 내지 도 13f는 본 발명의 EL 표시 패널에 적용할 수 있는 화소의 구성을 설명하는 예시도.(실시예3)13A to 13F are exemplary views for explaining the configuration of pixels applicable to an EL display panel of the present invention.

도 14a 내지 도 14c는 발광 표시 모듈의 단면도이다.(실시예4)14A to 14C are cross-sectional views of the light emitting display module. (Example 4)

도 15a 내지 도 15c는 표시 패널의 평면도 및 단면도이다.(실시예5)15A to 15C are a plan view and a sectional view of a display panel. (Example 5)

도16은 액적 토출장치를 나타내는 사시도.(실시예 7)16 is a perspective view showing the droplet ejection apparatus. (Example 7)

도17a 내지 도 17e는 AM-LCD의 제조 공정을 나타내는 단면도.(실시형태7)17A to 17E are cross-sectional views illustrating a process for producing AM-LCD. (Embodiment 7)

도18a 내지 도 18d는 AM-LCD의 제조 공정을 나타내는 단면도.(실시형태7)18A to 18D are cross-sectional views showing the manufacturing process of AM-LCD. (Embodiment 7)

도 19는 화소 평면도를 도시한 도면.(실시형태7)19 is a diagram showing a pixel plan view. (Embodiment 7)

도20a 내지 도 20d는 액정 표시장치의 제조 공정을 도시한 도면.(실시형태8)20A to 20D show a manufacturing process of the liquid crystal display. Embodiment 8

도21a 내지 도 21d는 액정 표시장치의 제조 공정을 도시한 도면.(실시형태9)21A to 21D show manufacturing steps of the liquid crystal display device. (Embodiment 9)

도22a 내지 도 22d는 액정 표시장치의 제조 공정을 도시한 도면.(실시형태10)22A to 22D show manufacturing steps of the liquid crystal display device. (Embodiment 10)

도23은 채널 스톱형 TFT를 나타내는 단면도.(실시형태11)Fig. 23 is a sectional view showing a channel stop type TFT. (Embodiment 11)

도24는 순스태거형 TFT를 나타내는 단면도.(실시형태12)24 is a cross-sectional view showing a forward staggered TFT. (Embodiment 12)

도25a 내지 도 25d는 액정 적하를 액적 토출법으로 행하는 사시도 및 단면도이다.(실시예6)25A to 25D are perspective views and cross-sectional views in which liquid crystal dropping is performed by the droplet discharging method. (Example 6)

도26a 내지 도 26d는 프로세스 평면도를 도시한 도면.(실시예6)26A to 26D show a process plan view. (Example 6)

도27a 및 도 27b는 접착장치 및 접착 공정을 나타내는 단면도.(실시예6)27A and 27B are sectional views showing the bonding apparatus and the bonding process. (Example 6)

도28a 및 도 28b는 액정 모듈의 평면도.(실시예6)2A and 28B are plan views of the liquid crystal module. (Example 6)

도29는 액티브 매트릭스형 액정 표시장치의 단면 구조도.(실시예6)Fig. 2 is a cross-sectional structure diagram of an active matrix liquid crystal display device. (Example 6)

도 30은 구동회로를 나타내는 블록도.(실시예6)30 is a block diagram showing a driving circuit. (Example 6)

도31은 구동회로를 나타내는 회로도.(실시예6)Fig. 31 is a circuit diagram showing a driving circuit. (Example 6)

도32는 구동회로를 나타내는 회로도.(실시예6)Fig. 32 is a circuit diagram showing a driving circuit. (Example 6)

도33a 내지 도 33d는 전자기기의 일례를 도시한 도면.33A to 33D show examples of electronic devices.

본 발명의 실시형태에 대해서, 이하에서 설명한다.Embodiments of the present invention will be described below.

실시형태1Embodiment 1

도 1a 내지 도 2d는 채널에치형의 TFT를 스위칭 소자로 하는 액티브 매트릭스형 발광 표시장치의 제조방법을 나타낸 것이다.1A to 2D illustrate a method of manufacturing an active matrix type light emitting display device using a channel etch type TFT as a switching element.

우선, 기판(10)위에 뒤에 형성하는 액적 토출법에 의한 기판(10)과 재료층과의 밀착성을 향상시키기 위한 하지층(11)을 형성한다. 하지층(11)은, 극히 얇게 형성하면 좋으므로, 반드시 층 구조를 가지고 있지 않아도 된다. 이 하지층(11)의 형성은 하지 전처리로 간주할 수도 있다. 스프레이법 또는 스퍼터링법에 의해 광촉매 물질(산화티탄(TiOx), 티탄산 스트론튬(SrTiO3), 셀렌화 카드뮴(CdSe), 탄탈산 칼륨(KTaO3), 황화 카드뮴(CdS), 산화 지르코늄(ZrO2), 산화 니오브(Nb2O5), 산화 아연(ZnO), 산화 철(Fe2O3), 산화 텅스텐(WO3))을 전체면에 적하하는 처리한다. 이와 달리, 잉크젯법이나 졸겔법을 사용해서 유기 재료(폴리이미드, 아크릴, 또는, 실리콘(Si)과 산소(O)의 결합으로 골격 구조가 구성되고, 치환기에 수소, 불소, 알킬기, 또는 방향족 탄화수소 중 적어도 1종을 가지는 재료를 사용한 도포 절연막)을 선택적으로 형성하는 처리를 행하면 된다.First, the base layer 11 for improving the adhesiveness of the board | substrate 10 and a material layer by the droplet ejection method formed later on the board | substrate 10 is formed. Since the base layer 11 should just be formed very thin, it does not necessarily need to have a layer structure. The formation of the base layer 11 can also be regarded as a base pretreatment. Photocatalytic material (titanium oxide (TiO x ), strontium titanate (SrTiO 3 ), cadmium selenide (CdSe), potassium tantalate (KTaO3), cadmium sulfide (CdS), zirconium oxide (ZrO 2 ) by spraying or sputtering Niobium oxide (Nb 2 O 5 ), zinc oxide (Fe), iron oxide (Fe 2 O 3 ), and tungsten oxide (산화 O 3 )) are added dropwise to the entire surface. In contrast, a skeletal structure is formed by combining an organic material (polyimide, acrylic, or silicon (Si) and oxygen (O)) using an inkjet method or a sol-gel method, and the substituents are hydrogen, fluorine, alkyl groups or aromatic hydrocarbons. What is necessary is just to perform the process which selectively forms the coating insulating film using the material which has at least 1 sort (s).

여기에서는 기판 위에 도전성 재료를 토출할 경우에 밀착성을 좋게 하는 하지 전처리를 행하는 예를 나타내었다. 그러나, 본 발명이 이것에 특별하게 한정되지 않는다. 재료층(예를 들면 유기층, 무기층, 금속층), 또는, 토출된 도전성층 위에 다시 액적 토출법으로 다른 재료층(예를 들면 유기층, 무기층, 금속층)을 형성할 경우에 있어서, 재료층과 다른 재료층과의 밀착성 향상을 위한 TiOx 성막 처리를 행해도 된다. 즉, 액적 토출법으로 도전성 재료를 토출해서 묘화하는 경우, 그것의 상부 도전성 재료층와 하부 도전성 재료층의 계면에 하지 전처리를 끼워, 그것의 밀착성을 좋게 하는 것이 바람직하다.Here, an example of performing a ground pretreatment which improves adhesiveness when discharging a conductive material onto a substrate is shown. However, the present invention is not particularly limited thereto. In the case of forming another material layer (for example, an organic layer, an inorganic layer, or a metal layer) on the material layer (for example, an organic layer, an inorganic layer, or a metal layer) or the discharged conductive layer by the droplet ejection method, the material layer and You may perform TiO x film-forming process for improving adhesiveness with another material layer. That is, in the case where the conductive material is discharged and drawn by the droplet ejection method, it is preferable to sandwich the pretreatment at the interface between the upper conductive material layer and the lower conductive material layer to improve its adhesion.

또한 하지층(11)은, 광촉매 재료에 한정되지 않고, 3d 천이금속(Sc, Ti, Cr, Ni, V, Mn, Fe, Co, Cu, Zn 등), 또는 그것의 산화물, 질화물, 산질화물을 사용할 수 있다.The base layer 11 is not limited to a photocatalyst material, and may be a 3d transition metal (Sc, Ti, Cr, Ni, V, Mn, Fe, Co, Cu, Vin, etc.), or an oxide, nitride, oxynitride thereof. Can be used.

또한, 기판(10)은, 바륨 보로실리케이트 유리, 알루미노 보로실리케이트 유리 혹은 알루미노 실리케이트 유리 등, 퓨전법이나 플로트법으로 제조되는 무알칼리 유리 기판 이외에, 본 제조 공정의 처리 온도를 견디어낼 수 있는 내열성을 가지는 플라스틱 기판 등을 사용할 수 있다.In addition, the substrate 10 can withstand the processing temperature of the present manufacturing process, in addition to an alkali-free glass substrate produced by a fusion method or a float method, such as barium borosilicate glass, alumino borosilicate glass, or aluminosilicate glass. The plastic substrate etc. which have heat resistance can be used.

이어서, 액적 토출법, 대표적으로는 잉크젯법에 의해 도전막 재료액을 적하해서 도전막 패턴(12)을 형성한다(도1a). 도전막 재료액에 포함시키는 도전 재료로서는, 금(Au), 은(Ag), 동(Cu), 백금(Pt), 팔라듐(Pd), 텅스텐(W), 니켈(Ni), 탄탈(Ta), 비스무트(Bi), 납(Pb), 인듐(In), 주석(Sn), 아연(Zn), 티타늄(Ti), 혹은 알루미늄(Al), 이것들로 이루어진 합금, 이것들의 분산성 나노 입자, 또는 할로겐화 은의 미립자를 사용한다. 특히, 게이트 배선은, 저저항화하는 것이 바람직하다. 따라서, 비저항값을 고려하여, 금, 은, 동의 어느 한가지 재료를 용매에 용해 또는 분산시킨 것을 사용하는 것이 적합하다. 더욱 적합하게는, 저저항의 은, 동을 사용하면 된다. 단, 은, 동을 사용할 경우에는, 불순물 확산 방지 대책을 위해, 함께 배리어 막을 설치하면 된다. 용매는, 아세트산 부틸 등의 에스테르류, 이소프로필 알콜 등의 알콜류, 아세톤 등의 유기용제 등에 해 당한다. 표면장력과 점도는, 용매의 농도를 조정하거나, 계면활성제 등을 가하거나 해서 적당하게 조정한다.Subsequently, the conductive film material liquid is dripped by the droplet ejection method, typically the inkjet method, and the conductive film pattern 12 is formed (FIG. 1A). Examples of the conductive material included in the conductive film material solution include gold (Au), silver (Ag), copper (Cu), platinum (Pt), palladium (Pd), tungsten (W), nickel (Ni), and tantalum (Ta). , Bismuth, lead, indium, tin, tin, zinc, titanium, or aluminum, alloys thereof, dispersible nanoparticles thereof, or Fine particles of silver halides are used. In particular, it is preferable to reduce the gate wirings. Therefore, in consideration of the specific resistance value, it is suitable to use a material in which one of gold, silver and copper is dissolved or dispersed in a solvent. More suitably, low resistance silver and copper may be used. However, when silver and copper are used, a barrier film may be provided together to prevent impurity diffusion. The solvent corresponds to esters such as butyl acetate, alcohols such as isopropyl alcohol, organic solvents such as acetone and the like. Surface tension and viscosity are appropriately adjusted by adjusting the concentration of the solvent or adding a surfactant.

여기에서, 액적 토출장치의 일례를 도16에 나타낸다.Here, an example of a droplet ejection apparatus is shown in FIG.

도16에 있어서, 1500은 대형 기판, 1504은 촬상수단, 1507은 스테이지, 1511은 마커, 1503은 1개의 패널이 형성되는 영역을 보이고 있다. 액적 토출장치는 1개의 패널의 폭과 같은 폭의 헤드(1505a, 1505b, 1505c)를 구비하고, 스테이지를 이동시켜서 이들 헤드를 주사, 예를 들면 지그재그 또는 왕복시켜서 적당하게, 재료층의 패턴을 형성한다. 대형 기판의 폭과 같은 폭의 헤드로 하는 것도 가능하지만, 도16과 같이 1개의 패널 사이즈에 맞추는 쪽이 조작하기 쉽다. 또한 스루풋 향상을 위해서는, 스테이지를 움직인 채로 재료의 토출을 행하는 것이 바람직하다.In Fig. 16, 1500 denotes a large substrate, 1504 an imaging means, 1507 a stage, 1511 a marker, and 1503 an area where one panel is formed. The droplet ejection apparatus includes heads 1505a, 1505b, and 1505c having the same width as the width of one panel, and moves the stage to scan, for example, zigzag or reciprocate these heads to form a pattern of a material layer appropriately. do. Although it is also possible to set it as the head of the same width | variety of a large board | substrate, it is easy to operate to match one panel size as shown in FIG. In addition, in order to improve the throughput, it is preferable to discharge the material while moving the stage.

또한 헤드(1505a, 1505b, 1505c)나 스테이지(1507)에는 온도조절 기능을 갖게 하는 것이 바람직하다.In addition, it is preferable that the heads 1505a, 1505b, 1505c and the stage 1507 have a temperature control function.

또한, 헤드(노즐 선단)와 대형 기판의 간격은 약 1mm로 한다. 이 간격을 짧게 함으로써 착탄 정밀도를 높일 수 있다.The distance between the head (nozzle tip) and the large substrate is about 1 mm. By shortening this interval, impact accuracy can be improved.

도16에 있어서, 주사 방향에 대하여 3열로 한 헤드(1505a, 1505b, 1505c)는 각각 다른 재료층을 형성하는 것을 가능하게 해도 좋고, 동일 재료를 토출해도 된다. 3개의 헤드로 동일 재료를 토출해서 층간 절연막을 패턴 형성할 경우에는 스루풋이 향상한다.In Fig. 16, the heads 1505a, 1505b, and 1505c arranged in three rows in the scanning direction may be able to form different material layers, respectively, or may discharge the same material. Throughput is improved when the same material is discharged by three heads to form an interlayer insulating film.

또한, 도16에 나타내는 장치는, 헤드부를 고정하고, 기판(1500)을 이동시켜서 주사시키는 것도, 기판(1500)을 고정하고, 헤드부를 이동시켜서 주사시키는 것도 가능하다.In addition, the apparatus shown in FIG. 16 can fix a head part, and moves and scans the board | substrate 1500, or it can also fix the board | substrate 1500 and moves and scans a head part.

액적 토출수단의 각각의 헤드(1505a, 1505b, 1505c)는 제어 수단에 접속된다. 이들 헤드는 컴퓨터로 제어수단을 제어함으로써 미리 프로그래밍된 패턴을 묘화할 수 있다. 토출량은 인가하는 펄스 전압에 의해 제어한다. 묘화하는 타이밍은, 예를 들면 기판 위에 형성된 마커를 기준으로 행하면 된다. 또는, 기판의 테두리를 기준으로 해서 기준점을 확정시켜도 된다. 기준점을 CCD 등의 촬상수단으로 검출하고, 화상처리수단에서 디지털 신호로 변환한 것을 컴퓨터로 인식해서 제어신호를 발생시킨다. 그후, 이 제어신호를 제어 수단에 보낸다. 물론, 기판 위에 형성되어야 할 패턴의 정보는 기억매체에 격납된다. 제어 수단에 제어신호를 보내, 액적 토출수단의 각각의 헤드를 개별적으로 제어할 수 있다.Each head 1505a, 1505b, 1505c of the droplet ejection means is connected to the control means. These heads can draw preprogrammed patterns by controlling the control means with a computer. The discharge amount is controlled by the pulse voltage to be applied. The timing of drawing may be performed based on the marker formed on the board | substrate, for example. Alternatively, the reference point may be determined based on the edge of the substrate. The reference point is detected by an imaging means such as a CD, and the computer recognizes that the image processing means converts the digital signal to generate a control signal. The control signal is then sent to the control means. Of course, the information of the pattern to be formed on the substrate is stored in the storage medium. By sending a control signal to the control means, it is possible to individually control each head of the droplet discharging means.

이어서, 레이저광을 선택적으로 조사하여, 도전막 패턴의 일부를 노광시킨다(도 1b). 토출할 도전막 재료액에는, 미리 감광성 재료를 포함시켜 놓고, 조사하는 레이저광에 의해 화학반응시킨다. 여기에서 감광성 재료는, 조사하여 화학반응시킨 부분을 남기는 네가티브형으로 한 예를 나타내고 있다. 레이저광의 조사에 의해, 정확한 패턴 형상, 특히 미세한 폭의 배선을 얻을 수 있다.Subsequently, a laser beam is selectively irradiated to expose a portion of the conductive film pattern (FIG. 1B). The photosensitive material is previously contained in the conductive film material liquid to be discharged, and is chemically reacted by the laser beam to be irradiated. Here, the photosensitive material has shown the example which made into the negative form leaving the part irradiated and chemically reacted. By irradiation of a laser beam, an accurate pattern shape, especially the wiring of a minute width can be obtained.

여기에서, 레이저빔 묘화장치에 대해서, 도 4을 사용하여 설명한다. 레이저빔 묘화장치(401)는, 레이저빔을 조사할 때의 각종 제어를 실행하는 퍼스널 컴퓨터(이하, PC로 나타낸다)(402)과, 레이저빔을 출력하는 레이저 발진기(403)과, 레이저 발진기(403)의 전원(404)과, 레이저빔을 감쇠시키기 위한 광학계(ND 필터)(405)과, 레이저빔의 강도를 변조하기 위한 음향광학 변조기(AOM)(406)과, 레이저빔의 단면의 확대 또는 축소를 행하기 위한 렌즈, 광로를 변경하기 위한 미러 등으로 구성되는 광학계(40)7, X 스테이지 및 Y 스테이지를 가지는 기판 이동 기구(409)과, PC로부터 출력되는 제어 데이터를 디지털 아날로그 변환하는 D/A 변환부(410)과, D/A 변환부에서 출력되는 아날로그 전압에 따라 음향광학 변조기(406)를 제어하는 드라이버(411)과, 기판 이동 기구(409)를 구동하기 위한 구동신호를 출력하는 드라이버(412)를 구비하고 있다.Here, the laser beam drawing apparatus will be described with reference to FIG. 4. The laser beam drawing apparatus 401 includes a personal computer (hereinafter referred to as a PC) 402 which executes various controls when irradiating a laser beam, a laser oscillator 403 for outputting a laser beam, and a laser oscillator ( Power supply 404 of the 403, an optical system (ND filter) 405 for attenuating the laser beam, an acousto-optic modulator (AMO) 406 for modulating the intensity of the laser beam, and an enlarged cross section of the laser beam Alternatively, the digital analog conversion of the control system output from the PC and the substrate movement mechanism 409 having the optical system 40, the X stage and the Y stage composed of a lens for reducing the lens, a mirror for changing the optical path, and the like. The D / A converter 410, a driver 411 for controlling the acoustooptic modulator 406 according to the analog voltage output from the D / A converter, and a drive signal for driving the substrate moving mechanism 409. With a driver 412 to output There.

레이저 발진기(403)로서는, 자외광, 가시광, 또는 적외광을 발진하는 것이 가능한 레이저 발진기를 사용할 수 있다. 레이저 발진기로서는, KrF, ArF, KrF, XeCl, Xe 등의 엑시머 레이저 발진기, He, He-Cd, Ar, He-Ne, HF 등의 기체 레이저 발진기, YAG, GdVO4, YVO4, YLF, YAlO3 등의 결정에 Cr, Nd, Er, Ho, Ce, Co, Ti 또는 Tm을 도프한 결정을 사용한 고체 레이저 발진기, GaN, GaAs, GaAlAs, InGaAsP 등의 반도체 레이저 발진기를 사용할 수 있다. 또한, 고체 레이저 발진기에 있어서는, 기본파의 제 1 고조파 내지 제5고조파를 적용하는 것이 바람직하다.As the laser oscillator 403, a laser oscillator capable of oscillating ultraviolet light, visible light or infrared light can be used. As the laser oscillator, KrF, ArF, KrF, XeCl , excimer laser oscillator, He, such as Xe, He-Cd, Ar, He-Ne, a gas laser oscillator such as HF, YAG, GdVO 4, YVO 4, YLF, YAlO 3 Solid laser oscillators using crystals doped with Cr, Nd, Er, Ho, Ce, Co, Ti, or Tm for crystals such as semiconductors, semiconductor laser oscillators such as BAN, BAAS, BAAS, AS, INNAASP. In the solid state laser oscillator, it is preferable to apply the first to fifth harmonics of the fundamental wave.

레이저빔 직접 묘화장치를 사용한 감광재료의 감광 방법에 대해서 이하에서 서술한다. 또한, 여기에서 말하는 감광재료란, 도전막 패턴이 되는 도전막 재료(감광 재료를 포함한다)을 가리키고 있다.The photosensitive method of the photosensitive material using a laser beam direct drawing apparatus is demonstrated below. In addition, the photosensitive material here refers to the electrically conductive film material (including photosensitive material) used as a conductive film pattern.

기판(408)이 기판 이동 기구(409)에 장착되면, PC(402)는 도시되지 않은 카메라에 의해, 기판에 부착되어 있는 마커의 위치를 검출한다. 이어서, PC(402) 는, 검출된 마커의 위치 데이터와, 미리 입력되어 있는 묘화 패턴 데이터에 의거하여 기판 이동 기구(409)를 이동시키기 위한 이동 데이터를 생성한다. 이후, PC(402)가, 드라이버(411)를 통해 음향광학 변조기(406)의 출력 광량을 제어함으로써, 레이저 발진기(403)에서 출력된 레이저빔은, 광학계(405)에 의해 감쇠된 후, 음향광학 변조기(406)에 의해 소정의 광량에 되도록 광량이 제어된다. 한편, 음향광학 변조기(406)로부터 출력된 레이저빔은, 광학계(407)에서 광로 및 빔 형태를 변화시켜, 렌즈에서 집광된다. 그후, 레이저빔이 기판 위에 형성된 감광재료에 대하여 상기 빔을 조사하여, 감광재료를 감광한다. 이 때, PC(402)가 생성한 이동 데이터에 따라, 기판 이동 기구(409)를 X 방향 및 Y 방향으로 이동하는 것을 제어한다. 이 결과, 소정의 스폿에 레이저빔이 조사되어, 감광재료의 노광이 행해진다.When the board | substrate 408 is attached to the board | substrate movement mechanism 409, the PC 402 detects the position of the marker which is affixed on a board | substrate with the camera which is not shown in figure. Subsequently, the PC 402 generates movement data for moving the substrate movement mechanism 409 based on the detected position data of the marker and the drawing pattern data input in advance. Thereafter, the PC 402 controls the output light amount of the acoustooptic modulator 406 through the driver 411, so that the laser beam output from the laser oscillator 403 is attenuated by the optical system 405, and then the sound is The amount of light is controlled by the optical modulator 406 to reach a predetermined amount of light. On the other hand, the laser beam output from the acoustooptic modulator 406 is condensed by the lens by changing the optical path and beam shape in the optical system 407. Thereafter, a laser beam irradiates the beam to the photosensitive material formed on the substrate to photosensitive the photosensitive material. At this time, the movement of the substrate movement mechanism 409 in the X direction and the Y direction is controlled in accordance with the movement data generated by the PC 402. As a result, a laser beam is irradiated to a predetermined spot, and the photosensitive material is exposed.

또한, 감광재료에 조사된 레이저광의 에너지의 일부는 열로 변환되어, 감광재료의 일부를 반응시킨다. 따라서, 패턴 폭은, 레이저빔의 폭보다 약간 커진다. 또한 단파장의 레이저광일수록, 빔 지름을 작게 집광하는 것이 가능하기 때문에, 미세한 폭의 패턴을 형성하기 위해서는, 단파장의 레이저빔을 조사하는 것이 바람직하다.In addition, part of the energy of the laser light irradiated to the photosensitive material is converted into heat to react a part of the photosensitive material. Therefore, the pattern width is slightly larger than the width of the laser beam. In addition, the shorter the wavelength of the laser light, the smaller the beam diameter can be focused. Therefore, in order to form a fine width pattern, it is preferable to irradiate the short wavelength laser beam.

또한 레이저빔의 감광 재료 표면에서의 스폿 형상은, 점 형태, 원형, 타원형, 사각형, 또는 선 형태(엄밀하게는 가늘고 긴 장방형)가 되도록 광학계에서 가공되어 있다. 또한, 스폿 형상은 원형이여도 상관없다. 그러나, 레이저빔은 직선 형태로 하는 쪽이, 폭이 균일한 패턴을 형성할 수 있다.In addition, the spot shape on the photosensitive material surface of a laser beam is processed by the optical system so that it may become a point form, circular shape, an elliptical shape, square shape, or a line shape (strictly elongate rectangle). In addition, the spot shape may be circular. However, the straighter the laser beam, the more uniform the width can be formed.

또한 도 4에 나타낸 레이저빔 묘화장치는, 기판의 표면측에서 레이저광을 조 사해서 노광하는 예를 나타낸 것이다. 그러나, 광학계나 기판 이동 기구를 적당하게 변경하여, 기판의 이면측에서 레이저광을 조사해서 노광하는 레이저빔 묘화장치로 해도 된다.In addition, the laser beam drawing apparatus shown in FIG. 4 shows the example which irradiates and irradiates a laser beam from the surface side of a board | substrate. However, it is good also as a laser beam drawing apparatus which changes an optical system and a board | substrate movement mechanism suitably, and irradiates and exposes a laser beam from the back surface side of a board | substrate.

또한, 여기에서는, 기판을 이동해서 선택적으로 레이저빔을 조사하고 있다. 그러나, 본 발명은 이것에 한정되지 않는다. 레이저빔을 X-Y축 방향으로 주사해서 레이저빔을 조사할 수 있다. 이 경우, 광학계(407)에 폴리곤 미러나 갈바노 미러를 사용하는 것이 바람직하다.In this case, the laser beam is selectively irradiated by moving the substrate. However, the present invention is not limited to this. The laser beam can be irradiated by scanning the laser beam in the X-Y axis direction. In this case, it is preferable to use a polygon mirror or a galvano mirror for the optical system 407.

이어서, 에쳔트(또는 현상액)을 사용해서 현상을 행하여, 여분의 부분을 제거하고, 본 소성을 행해서 게이트 전극 또는 게이트 배선이 되는 금속 배선(15)을 형성한다(도 1c).Subsequently, development is performed using an etchant (or developer), and excess portions are removed, and main firing is performed to form metal wirings 15 serving as gate electrodes or gate wirings (FIG. 1C).

또한, 금속 배선(15)과 동일하게 단자부에 이르는 배선(40)도 형성한다. 또한, 여기에서는 도면에는 나타내지 않았지만, 발광소자에 전류를 공급하기 위한 전원선도 형성해도 된다. 또한 저장용량을 형성하기 위한 용량 전극 또는 용량 배선도 필요하면 형성한다.In addition, similarly to the metal wiring 15, the wiring 40 that reaches the terminal portion is also formed. In addition, although not shown here, you may also form the power supply line for supplying electric current to a light emitting element. Capacitive electrodes or capacitor wirings for forming storage capacities are also formed if necessary.

또한, 포지티브형의 감광성 재료를 사용할 경우에는, 제거하고 싶은 부분에 레이저 조사를 행해서 화학반응시켜, 그 부분을 에쳔트로 용해시키면 된다.In addition, when using a positive photosensitive material, what is necessary is just to irradiate and irradiate the part to remove, and to melt | dissolve that part with an etchant.

또한 도전막 재료액을 적하한 후, 실온 건조 또는 가소성을 행하고 나서 레이저광의 조사에 의한 노광을 행해도 된다.After dropping the conductive film material solution, exposure to laser light may be performed after room temperature drying or plasticization.

이어서, 플라즈마 CVD법이나 스퍼터링법을 사용하여, 게이트 절연막(18), 반도체막(19), n형의 반도체막(20)을 순차 성막한다.Subsequently, the gate insulating film 18, the semiconductor film 19, and the n-type semiconductor film 20 are sequentially formed by using the plasma CVD method or the sputtering method.

게이트 절연막(18)으로서는, 플라즈마 CVD법에 의해 얻어지는 산화 규소, 질화 규소, 또는 질화산화 규소를 주성분으로 하는 재료를 사용한다. 또한 게이트 절연막(18)을 실록산계 폴리머를 사용한 액적 토출법에 의해 토출하고, 소성해서 알킬기를 포함하는 SiOx막으로 해도 된다.As the gate insulating film 18, a material containing silicon oxide, silicon nitride, or silicon nitride oxide obtained by the plasma CVD method as a main component is used. In addition, the gate insulating film 18 may be discharged by a droplet discharging method using a siloxane polymer, and then fired to form a SiO x film containing an alkyl group.

반도체막은, 실란이나 게르만으로 대표되는 반도체 재료 가스를 사용해서 기상성장법이나 스퍼터링법이나 열 CVD법으로 제조되는 아모퍼스 반도체막, 또는 세미아모퍼스 반도체막으로 형성한다.The semiconductor film is formed of an amorphous semiconductor film or a semi-amorphous semiconductor film produced by a vapor phase growth method, a sputtering method or a thermal CD method using a semiconductor material gas represented by silane or germane.

아모퍼스 반도체막으로서는, SiH4, 혹은 SiH4과 H2의 혼합 기체를 사용한 플라즈마 CVD법에 의해 얻어지는 아모퍼스 실리콘 막을 사용할 수 있다. 또한 세미아모퍼스 반도체막으로서는, SiH4을 H2로 3배 내지 1000배로 희석한 혼합 기체, Si2H6과 GeF4의 가스 유량비를 20 내지 40:0.9(Si2H6:GeF4)로 희석한 혼합 기체, 또는 Si2H6과 F2의 혼합 기체, 또는 SiH4과 F2의 혼합 기체를 사용한 플라즈마 CVD법에 의해 얻어지는 세미아모퍼스 실리콘 막을 사용할 수 있다. 또한, 세미아모퍼스 반도체막은, 세미아모퍼스 반도체막과 하지와의 계면에 의해 결정성을 갖게 할 수 있기 때문에 바람직하다.As the amorphous semiconductor film, SiH 4, or SiH 4 may be used with the amorphous silicon film obtained by the plasma CVD method using a gaseous mixture of H 2. In addition, semi-amorphous As the semiconductor film, SiH 4 to H 2 to 3-fold to 1000-fold diluted with a mixed gas, Si 2 H 6 with the gas flow 20 of GeF 4 to 40: a: (GeF 4 Si 2 H 6 ) 0.9 A semi-amorphous silicon film obtained by a plasma CBD method using a diluted mixed gas, a mixed gas of Si 2 H 6 and F 2 , or a mixed gas of SiH 4 and F 2 can be used. In addition, the semi-amorphous semiconductor film is preferable because it can provide crystallinity by the interface between the semi-amorphous semiconductor film and the base.

또한 SiH4과 F2의 혼합 기체를 사용한 플라즈마 CVD법에 의해 얻어지는 세미아모퍼스 실리콘 막에 레이저광을 조사하여, 더욱 더 결정성을 향상시켜도 된다.In addition, by irradiating a laser beam on the semi-amorphous silicon film obtained by the plasma CVD method using a mixed gas of SiH 4 and F 2, it is also possible to further improve the crystallinity.

n형의 반도체막은, 실란 가스와 포스핀 가스를 사용한 플라즈마 CVD법으로 형성하면 되고, 아모퍼스 반도체막, 또는 세미아모퍼스 반도체막으로 형성할 수 있다. n형의 반도체막(20)을 설치하면, 반도체막과 전극(나중의 공정에서 형성되는 전극)과의 콘택 저항이 낮아져 바람직하지만, n형의 반도체막(20)은 필요에 따라서 설치하면 된다.The n-type semiconductor film may be formed by a plasma CDD method using a silane gas and a phosphine gas, and may be formed of an amorphous semiconductor film or a semi-amorphous semiconductor film. When the n-type semiconductor film 20 is provided, the contact resistance between the semiconductor film and the electrode (electrode formed at a later step) is lowered, but the n-type semiconductor film 20 may be provided as necessary.

이어서, 마스크(21)를 설치하고, 반도체막과, n형의 반도체막을 선택적으로 에칭해서 섬 형상의 반도체막(19), n형의 반도체막(20)을 얻는다(도 1d). 마스크(21)의 형성 방법은, 액적 토출법이나 인쇄법(철판, 평판, 요판, 스크린 등)을 사용해서 형성한다. 직접, 원하는 마스크 패턴을 액적 토출법이나 인쇄법으로 형성해도 된다. 이와 달리, 고선명도로 형성하기 위해서 액적 토출법이나 인쇄법으로 커다란 레지스트 패턴을 형성한 후, 레이저광을 사용해서 선택적으로 노광을 행해서 세밀한 레지스트 패턴을 형성해도 된다.Subsequently, the mask 21 is provided, and the semiconductor film and the n-type semiconductor film are selectively etched to obtain an island-shaped semiconductor film 19 and an n-type semiconductor film 20 (FIG. 1D). The formation method of the mask 21 is formed using the droplet ejection method or the printing method (iron plate, flat plate, intaglio, screen, etc.). The desired mask pattern may be directly formed by the droplet ejection method or the printing method. Alternatively, in order to form high definition, a large resist pattern may be formed by a droplet ejection method or a printing method, and then selectively exposed using a laser beam to form a fine resist pattern.

도 4에 나타내는 레이저빔 묘화장치를 사용하면, 레지스트의 노광도 행할 수도 있다. 그 경우, 감광재료를 레지스트로 하여 레이저광에 의해 노광을 행해서 레지스트 마스크(21)를 형성하면 된다.When the laser beam drawing apparatus shown in FIG. 4 is used, the resist can also be exposed. In that case, the resist mask 21 may be formed by exposing with a laser light using the photosensitive material as a resist.

이어서, 마스크(21)를 제거한 후, 마스크(미도시)을 설치하고 게이트 절연막을 선택적으로 에칭해서 콘택홀을 형성한다. 또한 단자부에 있어서는 게이트 절연막을 제거한다. 마스크의 형성 방법은, 일반적인 포트리소그래피 기술, 또는, 액적 토출방법에 의한 레지스트 패턴 형성, 또는, 전체면에 포지티브형의 레지스트 도포를 행한 후, 레이저광에 의한 노광, 현상을 행하는 레지스트 패턴 형성이어도 된 다. 액티브 매트릭스형의 발광 장치에 있어서는 하나의 화소에 복수의 TFT가 배치되어, 게이트 전극과 게이트 절연막을 거쳐서 상층의 배선과의 접속 개소를 가진다.Subsequently, after the mask 21 is removed, a mask (not shown) is provided and the gate insulating film is selectively etched to form contact holes. In the terminal portion, the gate insulating film is removed. The method of forming the mask may be a resist pattern formed by a general photolithography technique or by a droplet ejection method, or by applying a resist of positive type to the entire surface, followed by exposure and development using a laser beam. All. In the active matrix light emitting device, a plurality of TFTs are arranged in one pixel, and have a connection point between the upper wiring through the gate electrode and the gate insulating film.

이어서, 액적 토출법에 의해 도전성 재료(Ag(은), Au(금), Cu(동), W (텅스텐), Al(알루미늄) 등)을 포함하는 조성물을 선택적으로 토출하여, 소스 배선 또는 드레인 배선(22, 23), 및 인출 전극(17)을 형성한다. 또한, 마찬가지로, 발광소자에 전류를 공급하기 위한 전원선과, 단자부에 있어서 접속 배선(미도시)도 형성한다(도 1e)).Subsequently, a composition containing a conductive material (Ag (silver), Au (gold), Cu (copper), W (tungsten), Al (aluminum), etc.)) is selectively discharged by the droplet discharging method, and then the source wiring or drain is discharged. The wirings 22 and 23 and the lead electrode 17 are formed. Similarly, a power supply line for supplying current to the light emitting element and a connection wiring (not shown) are also formed in the terminal portion (FIG. 1E).

이어서, 소스 배선 또는 드레인 배선(22, 23)을 마스크로 하여 n형의 반도체막, 및 반도체막의 상층부를 에칭하여, 도2a의 상태를 얻는다. 이 단계에서, 활성층이 되는 채널 형성 영역(24), 소스 영역(26), 드레인 영역(25)을 구비한 채널에치형의 TFT가 완성된다.Subsequently, the n-type semiconductor film and the upper layer portion of the semiconductor film are etched using the source wiring or the drain wiring 22, 23 as a mask to obtain the state of FIG. 2A. In this step, a channel etched TFT having a channel forming region 24, a source region 26, and a drain region 25 serving as an active layer is completed.

이어서, 채널 형성 영역(24)을 불순물 오염으로 막기 위한 보호막(27)을 형성한다(도 2b). 보호막(27)으로서는, 스퍼터링법, 또는 플라즈마 CVD법에 의해 얻어지는 질화규소, 또는 질화산화 규소를 주성분으로 하는 재료를 사용한다. 여기에서는 보호막을 형성한 예를 나타내었지만, 보호막은 특별히 필요하지 않으면 설치할 필요는 없다.Subsequently, a protective film 27 for blocking the channel formation region 24 from impurity contamination is formed (FIG. 2B). As the protective film 27, a material containing silicon nitride or silicon nitride oxide obtained by the sputtering method or the plasma CDD method as a main component is used. Here, although the example which formed the protective film was shown, it is not necessary to provide a protective film unless it is specifically needed.

이어서, 액적 토출법에 의해 층간 절연막(28)을 선택적으로 형성한다. 층간 절연막(28)은, 에폭시 수지, 아크릴 수지, 페놀 수지, 노보락 수지, 아크릴 수지, 멜라민 수지, 우레탄 수지 등의 수지 재료를 사용한다. 또한 벤조시클로부텐, 파릴 렌, 플레어(flare), 투과성을 가지는 폴리이미드 등의 유기 재료, 실록산계 폴리머 등의 중합에 의해 생긴 화합물 재료, 수용성 호모 폴리머와 수용성 공중합체를 포함하는 조성물 재료 등을 사용해서 액적 토출법으로 형성한다. 층간 절연막(28)의 형성 방법은, 특별히 액적 토출법에 한정되지 않는다. 도포법이나 플라즈마 CVD법 등을 사용해서 전체면에 층간 절연막(28)을 형성해도 된다.Next, the interlayer insulating film 28 is selectively formed by the droplet discharge method. The interlayer insulating film 28 uses resin materials, such as an epoxy resin, an acrylic resin, a phenol resin, a novolak resin, an acrylic resin, a melamine resin, and a urethane resin. In addition, organic materials such as benzocyclobutene, parylene, flare, and permeable polyimide, compound materials produced by polymerization of siloxane-based polymers, and composition materials containing water-soluble homopolymers and water-soluble copolymers are used. To form by the droplet discharging method. The formation method of the interlayer insulation film 28 is not specifically limited to the droplet discharge method. You may form the interlayer insulation film 28 in the whole surface using a coating method, a plasma CDD method, etc.

이어서, 층간 절연막(28)을 마스크로 하여 보호막을 에칭하여, 소스 배선 또는 드레인 배선(22, 23) 상의 일부가 도전성 부재로 이루어진 볼록부(필러)(29)을 형성한다. 볼록부(필러)(29)는, 도전성 재료(Ag(은), Au(금), Cu(동), W (텅스텐), Al(알루미늄) 등)을 포함하는 조성물의 토출과 소성을 반복함으로써 적층해도 된다.Subsequently, the protective film is etched using the interlayer insulating film 28 as a mask to form a convex portion (pillar) 29 in which part of the source wiring or the drain wiring 22, 23 is made of a conductive member. The convex part (filler) 29 repeats discharge and baking of the composition containing a conductive material (Ag (silver), Au (gold), Cu (copper), W (tungsten), A (aluminum), etc.). You may laminate.

이어서, 층간 절연막(28) 위에 볼록부(필러)(29)와 접하는 제 1 전극(30)을 형성한다(도 2c). 또한, 마찬가지로 배선(40)과 접하는 단자 전극(41)도 형성한다. 여기에서는 구동용의 TFT는 n채널형으로 한 예이므로 제 1 전극(30)은 음극으로서 기능시키는 것이 바람직하다. 발광을 통과시킬 경우, 제 1 전극(30)으로서는, 액적 토출법 또는 인쇄법에 의해 인듐 주석 산화물(ITO), 산화 규소를 포함하는 인듐 주석 산화물(ITSO), 산화 아연(ZnO), 산화 주석(SnO2) 등을 포함하는 조성물로 이루어진 소정의 패턴을 형성하고, 소성해서 제 1 전극(30) 및 단자 전극(41)을 형성한다. 또한 발광을 제 1 전극에서 반사시킬 경우, 액적 토출법에 의해 Ag(은), Au(금), Cu(동), W (텅스텐), Al(알루미늄) 등의 금속의 입자를 주성분으로 한 조성물로 이루어진 소정의 패턴을 형성하고, 소성해서 제 1 전극(30) 및 단자 전극(41)을 형성한다. 다른 방법으로서는, 스퍼터링법에 의해 투명 도전막, 혹은 광반사성의 도전막을 형성하고, 액적 토출법에 의해 마스크 패턴을 형성하고, 에칭을 조합해서 제 1 전극(30)을 형성해도 된다.Subsequently, the first electrode 30 in contact with the convex portion (pillar) 29 is formed on the interlayer insulating film 28 (FIG. 2C). Similarly, a terminal electrode 41 in contact with the wiring 40 is also formed. In this case, the driving TFT is an example of an n-channel type, so the first electrode 30 preferably functions as a cathode. When passing light emission, the first electrode 30 is an indium tin oxide (ITO) containing silicon oxide (ITO), silicon oxide (ZnO) containing zinc oxide, tin oxide (tin oxide) by a droplet ejection method or a printing method ( forming a predetermined pattern of a composition including SnO 2), and fired to form the first electrode 30 and the terminal electrode 41. In addition, when the light emission is reflected by the first electrode, the composition mainly contains particles of metals such as Ag (silver), Au (gold), Cu (copper), W (tungsten), and Al (aluminum) by the droplet ejection method. The predetermined pattern which consists of these is formed and baked, and the 1st electrode 30 and the terminal electrode 41 are formed. As another method, a transparent conductive film or a light reflective conductive film may be formed by a sputtering method, a mask pattern may be formed by a droplet ejection method, and the first electrode 30 may be formed by combining etching.

도 2c의 단계에서의 화소의 평면도의 일례를 도 3에 나타낸다. 도 3 중에 있어서, A-A'선에 따른 단면이 도 2c 중의 화소부 오른쪽의 단면도와 대응하고, B-B'선에 따른 단면이 도 2c 중의 화소부 좌측의 단면도와 대응하고 있다. 또한, 도 3 중에 있어서, 도 1a 내지 도 2d에 대응하는 부위에는 동일한 부호를 사용하고 있다. 또한 도 3에 있어서, 나중에 형성되는 격벽(34)의 단부가 되는 개소는 점선으로 나타내고 있다.An example of the top view of the pixel in the step of FIG. 2C is shown in FIG. In FIG. 3, the cross section along the line A-A 'corresponds to the cross-sectional view on the right side of the pixel portion in FIG. 2C, and the cross section along the line B-B' corresponds to the cross-sectional view on the left side of the pixel portion in FIG. 2C. 3, the same code | symbol is used for the site | part corresponding to FIGS. 1A-2D. 3, the part used as the edge part of the partition 34 formed later is shown with the dotted line.

또한 여기에서는 보호막(27)을 설치한 예로 하였기 때문에, 층간 절연막(28)과 볼록부(필러)(29)를 각각 형성한다. 보호막을 설치하지 않을 경우, 층간 절연막(28)과 볼록부(필러)(29)를 액적 토출법에 의해 같은 장치에서 형성할 수도 있다.In addition, since the protective film 27 was provided as an example here, the interlayer insulation film 28 and the convex part (filler) 29 are formed, respectively. When the protective film is not provided, the interlayer insulating film 28 and the convex portion (filler) 29 may be formed in the same apparatus by the droplet discharging method.

이어서, 제 1 전극(30)의 주연부를 덮는 격벽(34)을 형성한다. 격벽(제방이라고도 한다)(34)은, 규소를 포함하는 재료, 유기 재료 및 화합물 재료를 사용해서 형성한다. 또한 다공질막을 사용해서 격벽(340을 형성해도 된다. 단, 격벽(34)을 아크릴, 폴리이미드 등의 감광성, 비감광성의 재료를 사용해서 형성하면, 격벽(34)의 측면은 곡률반경이 연속적으로 변화하는 형상이 되고, 격벽(34)의 상층의 박막이 단절이 없이 형성되기 때문에 바람직하다.Next, a partition wall 34 covering the periphery of the first electrode 30 is formed. The partition walls (also called embankments) 34 are formed using a material containing silicon, an organic material, and a compound material. Alternatively, the partition wall 340 may be formed using a porous membrane, however, if the partition wall 34 is formed using a photosensitive or non-photosensitive material such as acrylic or polyimide, the side surface of the partition wall 34 may have a continuous curvature radius. It is preferable because it becomes a shape which changes, and the thin film of the upper layer of the partition 34 is formed without disconnection.

이상의 공정에 의해, 기판(10) 위에 보텀 게이트형(역스태거형이라고도 한 다)의 TFT 및 제 1 전극이 형성된 발광 표시 패널용의 TFT 기판이 완성된다.Through the above steps, a TFT substrate for a light emitting display panel in which a bottom gate type (also called inverse stagger type) TFT and a first electrode are formed on the substrate 10 is completed.

이어서, 전계발광층으로서 기능하는 층, 즉, 유기 화합물을 포함하는 층(36)의 형성을 행한다. 유기 화합물을 포함하는 층(36)은, 적층 구조이며, 각각 증착법 또는 도포법을 사용해서 형성한다. 예를 들면 음극 위에 전자수송층(전자주입층), 발광층, 정공수송층 및 정공주입층으로 순차 적층한다.Next, the layer which functions as an electroluminescent layer, ie, the layer 36 containing an organic compound, is formed. The layer 36 containing an organic compound is a laminated structure, and is formed using a vapor deposition method or a coating method, respectively. For example, the electron transport layer (electron injection layer), the light emitting layer, the hole transport layer and the hole injection layer are sequentially stacked on the cathode.

전자수송층은, 전하 주입 수송 물질을 포함하고 있다. 특히 전자 수송성이 높은 전하 주입 수송 물질로서는, 예를 들면 트리스(8-퀴놀리노라토) 알루미늄(약칭: Alq3), 트리스(5-메틸-8-퀴놀리노라토) 알루미늄(약칭: Almq3), 비스(10-히드록시벤조[h]-퀴놀리나토) 베릴륨(약칭:BeBq2), 비스(2-메틸-8-퀴놀리노라토)-4-페닐페놀라토-알루미늄(약칭: BAlq) 등, 퀴놀린 골격 또는 벤조 퀴놀린 골격을 가지는 금속 착체 등을 들 수 있다. 또한 정공 수송성이 높은 물질로서는, 예를 들면 4,4'-비스[N-(1-나프틸)-N-페닐-아미노]-비페닐(약칭:α-NPD)이나 4,4'-비스[N-(3-메틸페닐)-N-페닐-아미노]-비페닐(약칭:TPD)이나 4,4',4"-트리스(N,N-디페닐-아미노)-트리페닐아민(약칭: TDATA), 4,4',4"-트리스[N-(3-메틸페닐)-N-페닐-아미노]-트리페닐아민(약칭: MTDATA) 등의 방향족 아민계(즉, 벤젠 고리-질소의 결합을 가진다)의 화합물을 들 수 있다.The electron transport layer contains a charge injection transport material. In particular, as the electron-transporting the high charge injection transport substances, for (8-quinolinyl am Sat) g of aluminum tris (abbreviation: Alq 3), tris (5-methyl-8-quinolinyl am Sat) aluminum (abbreviation: Almq 3 ), Bis (10-hydroxybenzo [h] -quinolinato) beryllium (abbreviated: BeBq 2 ), bis (2-methyl-8-quinolinolato) -4-phenylphenolato-aluminum (abbreviated: BAlq And metal complexes having a quinoline skeleton or a benzoquinoline skeleton. Moreover, as a material with high hole transportability, it is 4,4'-bis [N- (1-naphthyl) -N-phenyl-amino] -biphenyl (abbreviation: alpha-NPD) and 4,4'-bis, for example. [N- (3-methylphenyl) -N-phenyl-amino] -biphenyl (abbreviated as: TPD) or 4,4 ', 4 "-tris (N, N-diphenyl-amino) -triphenylamine (abbreviated as: Aromatic amines (i.e., benzene ring-nitrogen bonds) such as TDA), 4,4 ', 4 "-tris [N- (3-methylphenyl) -N-phenyl-amino] -triphenylamine (abbreviated as MTADA) Compound).

또한 전하 주입 수송 물질 중, 특히 전자 주입성이 높은 물질로서는, 불화 리튬(LiF), 불화 세슘(CsF), 불화 칼슘(CaF2) 등과 같은 알카리 금속 또는 알칼리 토류 금속의 화합물을 들 수 있다. 또한 이밖에, Alq3와 같은 전자 수송이 높은 물질과 마그네슘(Mg)과 같은 알칼리 토류 금속의 혼합물이어도 된다.Among the charge injection transport materials, examples of particularly high electron injection properties include alkali metal or alkaline earth metal compounds such as lithium fluoride (LiF), cesium fluoride (CSF) and calcium fluoride (CaF 2 ). In addition, the mixture may be a mixture of a substance having high electron transport such as Al 3 and an alkaline earth metal such as magnesium (MG).

또한 발광층은, 유기 화합물 또는 무기 화합물을 포함하는 전하 주입 수송 물질 및 발광 재료로 형성한다. 발광층은, 그것의 분자수로부터 저분자계 유기 화합물, 중분자계 유기 화합물(승화성 또는 용해성을 갖지 않는 유기 화합물(바람직하게는 분자수가 10 이하), 또는 연쇄하는 분자의 길이가 5㎛ 이하(바람직하게는, 50nm 이하)인 유기 화합물을 가리켜서 말한다), 고분자계 유기 화합물로부터 선택된 1종 또는 복수종의 층을 포함하고, 전자 주입 수송성 또는 정공 주입 수송성의 무기 화합물과 조합해도 된다.The light emitting layer is formed of a charge injection transport material and a light emitting material containing an organic compound or an inorganic compound. The light emitting layer has a low-molecular organic compound, a medium-molecular organic compound (an organic compound having no sublimation or solubility (preferably 10 or less in number of molecules), or a chain of molecules having a length of 5 µm or less (preferably from the number of molecules thereof). , 50 nm or less), and one or plural kinds of layers selected from high molecular organic compounds, and may be combined with an electron injection transporting or hole injection transporting inorganic compound.

발광 재료에는 여러가지 재료가 있다. 저분자계 유기 발광 재료로는, 4-디시아노메틸렌-2-메틸-6-(1,1,7,7-테트라메틸쥬로리딜-9-에닐)-4H-피란(약칭: DCJT), 4-디시아노메틸렌-2-t-부틸-6-(1,1,7,7-테트라메틸쥬로리딜-9-에닐)-4H-피란(약칭: DPA), 페리후란텐, 2,5-디시아노-1,4-비스(10-메톡시-1,1,7,7-테트라메틸쥬로리딜-9-에닐)벤젠, N,N'-디메틸퀴나클리돈(약칭: DMQd), 쿠말린 6, 쿠말린 545T, 트리스(8-퀴놀리노라토) 알루미늄(약칭:Alq3), 9,9'-비안트릴, 9,10-디페닐안트라센(약칭: DPA)이나 9,10-비스(2-나프틸)안트라센(약칭: DNA) 등을 사용할 수 있다. 또한 이밖의 물질이어도 된다.There are various materials for the light emitting material. As the low molecular weight organic light emitting material, 4-dicyanomethylene-2-methyl-6- (1,1,7,7-tetramethyljurrolidyl-9-enyl) -4H-pyran (abbreviated as: DCCT), 4 -Cycyanomethylene-2-t-butyl-6- (1,1,7,7-tetramethyljurrolidyl-9-enyl) -4H-pyran (abbreviation: DPA), ferrifurantene, 2,5 Dicyano-1,4-bis (10-methoxy-1,1,7,7-tetramethyljurrolidyl-9-enyl) benzene, N, N'-dimethylquinaclidone (abbreviated as DMD), Coumarin 6, coumarin 545T, tris (8-quinolinolato) aluminum (abbreviation: Alq 3 ), 9,9'- biantryl, 9,10-diphenylanthracene (abbreviation: DPA) or 9,10- Bis (2-naphthyl) anthracene (abbreviation: DNA) etc. can be used. Other materials may also be used.

고분자계 유기 발광 재료는 저분자계 유기 발광 재료에 비해 물리적 강도가 높다. 따라서, 고분자계 유기 발광 재료에 의해 형성된 발광소자의 내구성이 높다. 또한, 고분자계 우기 발광 재료를 사용한 발광소자는 도포에 의해 성막하는 것이 가능하므로, 소자의 제조가 비교적 용이하다. 고분자계 유기 발광 재료를 사용한 발광소자의 구조는, 저분자계 유기 발광 재료를 사용했을 때와 기본적으로는 동일한데, 즉 음극/유기 발광층/양극이 된다. 그러나, 고분자계 유기 발광 재료를 사용한 발광층을 형성할 때에는, 저분자계 유기 발광 재료를 사용했을 때와 같은 적층 구조를 형성시키는 것은 어렵다. 따라서, 고분자계 유기 발광 재료를 사용한 발광소자는 2층 구조. 구체적으로는, 음극/발광층/정공수송층/양극이라고 하는 구조를 갖도록 형성된다.The polymer organic light emitting material has a higher physical strength than the low molecular weight organic light emitting material. Therefore, the durability of the light emitting element formed of the polymer type organic light emitting material is high. In addition, since the light emitting device using the polymer-based rainy light emitting material can be formed by coating, the device is relatively easy to manufacture. The structure of the light emitting element using the high molecular organic light emitting material is basically the same as when using the low molecular weight organic light emitting material, that is, the cathode / organic light emitting layer / anode. However, when forming the light emitting layer using a high molecular weight organic light emitting material, it is difficult to form the same laminated structure as when using a low molecular weight organic light emitting material. Therefore, the light emitting device using the polymer organic light emitting material has a two-layer structure. Specifically, it is formed to have a structure called a cathode / light emitting layer / hole transporting layer / anode.

발광색은 발광층을 형성하는 재료로 결정된다. 따라서, 발고아층을 형성하는 재료를 선택함으로써 원하는 발광을 나타내는 발광소자를 형성할 수 있다. 발광층의 형성에 사용할 수 있는 고분자계의 전계발광 재료는, 폴리파라페닐렌 비닐렌계, 폴리파라페닐렌계, 폴리티오펜계, 폴리플루오렌계 재료를 들 수 있다.The emission color is determined by the material forming the emission layer. Therefore, the light emitting element which exhibits desired light emission can be formed by selecting the material which forms a foot orphan layer. Examples of the polymer electroluminescent material which can be used for forming the light emitting layer include polyparaphenylene vinylene, polyparaphenylene, polythiophene and polyfluorene materials.

폴리파라페닐렌비닐렌계 재료에는, 폴리(파라페닐렌비닐렌)[PPV]의 유도체, 폴리(2,5-디알콕시-1,4-페닐렌비닐렌)[RO-PPV], 폴리 (2-(2'-에틸-헥스옥시)-5-메톡시-1,4-페닐렌비닐렌) [MEH-PPV], 폴리 (2-(디알콕시페닐)-1,4-페닐렌비닐렌)[ROPh-PPV] 등을 들 수 있다. 폴리파라페닐렌계에는, 폴리파라페닐렌[PPP]의 유도체, 폴리(2,5-디알콕시-1,4-페닐렌)[RO-PPP], 폴리(2,5-디헥스옥시-1,4-페닐렌) 등을 들 수 있다. 폴리티오펜계에는, 폴리티오펜[PT]의 유도체, 폴리(3-알킬티오펜)[PAT], 폴리(3-헥실티오펜)[PHT], 폴리(3-시클로헥실티오펜)[PCHT], 폴리(3-시클로헥실-4-메틸티오펜)[PCHMT ], 폴리(3,4-디시클로헥실티오펜)[PDCHT], 폴리[3-(4-옥틸페닐)-티오펜][POPT], 폴리[3-(4-옥틸 페닐)-2,2비티오펜][PTOPT] 등을 들 수 있다. 폴리플루오렌계에는, 폴리플루오렌[PF]의 유도체, 폴리(9,9-디알킬플루오렌)[PDAF], 폴리(9,9-디옥틸플루오렌)[PDOF] 등을 들 수 있다.Examples of the polyparaphenylene vinylene-based materials include derivatives of poly (paraphenylene vinylene) [POP], poly (2,5-dialkoxy-1,4-phenylenevinylene) [RO-PJP], and poly (2 -(2'-ethyl-hexoxy) -5-methoxy-1,4-phenylenevinylene) [MEH-PJP], poly (2- (dialkoxyphenyl) -1,4-phenylenevinylene) ROC P-PGA etc. are mentioned. Examples of polyparaphenylenes include derivatives of polyparaphenylene [PPC], poly (2,5-dialkoxy-1,4-phenylene) [R-PPP], poly (2,5-dihexoxy-1, 4-phenylene) etc. are mentioned. The polythiophene system includes derivatives of polythiophene [PT], poly (3-alkylthiophene) [PAT], poly (3-hexylthiophene) [PHH], poly (3-cyclohexylthiophene) [PCHTH ], Poly (3-cyclohexyl-4-methylthiophene) [PCHMT], Poly (3,4-dicyclohexylthiophene) [PDCHTH], Poly [3- (4-octylphenyl) -thiophene] [ POPT, poly [3- (4-octylphenyl) -2,2bithiophene] [PTOPT], and the like. Examples of the polyfluorene system include derivatives of polyfluorene [PF], poly (9,9-dialkylfluorene) [PDA], poly (9,9-dioctylfluorene) [PDOP], and the like.

또한, 정공 수송성의 고분자계 유기 발광 재료를, 양극과 발광성의 고분자계 유기 발광 재료 사이에 끼워서 형성하면, 양극으로부터의 정공 주입성을 향상시킬 수 있다. 일반적으로, 정공 수송성을 갖는 고분자계의 유기 발광 재료를 억셉터 재료와 함께 물에 용해시킨 것을 스핀 코트법 등으로 도포한다. 또한 유기용매에는 정공 수송성을 갖는 고분자계 유기 발광재료가 불용이기 때문에, 전술한 발광성의 유기 발광 재료와의 적층이 가능하다. 정공 수송성의 고분자계 유기 발광 재료로서는, PEDOT와 억셉터 재료로서의 장뇌술폰산(camphoric sulfonic acid: CSA)의 혼합물, 폴리아닐린[PANI]과 억셉터 재료로서의 폴리스티렌술폰산[PSS]의 혼합물 등을 들 수 있다.In addition, when the hole transporting polymer organic light emitting material is formed between the anode and the light emitting polymer organic light emitting material, the hole injection property from the anode can be improved. Generally, the thing which melt | dissolved the polymer type organic light emitting material which has a hole transport property in water with an acceptor material is apply | coated by the spin coat method etc. In addition, since the organic-based organic light emitting material having hole transporting property is insoluble in the organic solvent, the organic light emitting material can be laminated with the aforementioned light emitting organic light emitting material. Examples of the hole-transport polymer-based organic light emitting material include a mixture of POET and camphoric sulfonic acid (CASA) as an acceptor material, a polyaniline [PAANI] and a mixture of polystyrene sulfonic acid [PSS] as an acceptor material.

더욱이, 발광층은, 전술한 일중항 여기 발광 재료 이외에, 금속 착체 등을 포함하는 삼중항 여기재료를 사용해도 된다. 예를 들면 적색의 발광성의 화소, 녹색의 발광성의 화소 및 청색의 발광성의 화소 중에서, 휘도 반감 시간이 비교적 짧은 적색의 발광성의 화소를 삼중항 여기 발광 재료로 형성하고, 기타를 일중항 여기 발광 재료로 형성한다. 삼중항 여기발광 재료는 발광 효율이 좋으므로, 같은 휘도를 얻는데에 일중항 여기 발광재료에 비해 소비 전력이 적어도 된다고 하는 하는 특징이 있다. 즉, 삼중항 여기 발광재료를 적색 화소에 적용했을 경우, 발광소자에 흘려보내는 전류량이 적어서 되므로, 신뢰성을 향상시킬 수 있다. 저소비 전력화로서, 적색의 발광성의 화소와 녹색의 발광성의 화소를 삼중항 여기 발광 재료로 형성하고, 청색의 발광성의 화소를 일중항 여기 발광 재료로 형성해도 된다. 인간의 시감도가 높은 녹색의 발광소자도 삼중항 여기 발광 재료로 형성함으로써 보다 저소비 전력화를 꾀할 수 있다.Furthermore, in addition to the singlet excitation light emitting material described above, the light emitting layer may use a triplet excitation material containing a metal complex or the like. For example, among the red luminescent pixels, the green luminescent pixels, and the blue luminescent pixels, red luminescent pixels having relatively short luminance half-lives are formed of triplet excitation light emitting materials, and others are singlet excitation light emitting materials. To form. Since the triplet excitation light emitting material has good luminous efficiency, it has the feature that the power consumption is reduced compared to the singlet excitation light emitting material to obtain the same luminance. That is, when the triplet excitation light emitting material is applied to the red pixel, the amount of current flowing to the light emitting element is small, so that the reliability can be improved. As low power consumption, the red light emitting pixel and the green light emitting pixel may be formed of the triplet excitation light emitting material, and the blue light emitting pixel may be formed of the singlet excitation light emitting material. Green light emitting devices having high visibility of humans can also be formed of triplet excitation light emitting materials for lower power consumption.

삼중항 여기 발광 재료의 일례로서는, 금속 착체를 도펀트로서 사용한 것이 있으며, 제 3 천이 계열 원소인 백금을 중심 금속으로 하는 금속 착체, 이리듐을 중심 금속이라고 하는 금속 착체 등이 알려져 있다. 삼중항 여기 발광 재료로서는, 이들 화합물에 한정되지 않는다. 상기 구조를 가지고, 또한 중심 금속에 주기율표의 8 내지 10족에게 속하는 원소를 가지는 화합물을 사용하는 것도 가능하다.As an example of a triplet excitation light emitting material, the metal complex was used as a dopant, and the metal complex which uses platinum which is a 3rd transition type element as a center metal, the metal complex which makes iridium a center metal, etc. are known. The triplet excitation light emitting material is not limited to these compounds. It is also possible to use the compound which has the said structure and has the element which belongs to group 8-10 of a periodic table in a center metal.

또한 정공수송층은, 전하 주입 수송 물질을 포함하고 있다. 정공 주입성이 높은 물질로서는, 예를 들면 몰리브덴 산화물(MoOx)이나 바나듐 산화물(VOx), 루테늄 산화물(RuOx), 텅스텐산화물(WOx), 망간산화물(MnOx) 등의 금속 산화물을 들 수 있다. 또한 이밖에, 프탈로시아닌(약칭: H2Pc)이나 동 프탈로시아닌(CuPC) 등의 프탈로시아닌계의 화합물을 들 수 있다.The hole transport layer also includes a charge injection transport material. Examples of the material having high hole-injection properties include metal oxides such as molybdenum oxide (MO) and vanadium oxide (VO), ruthenium oxide (RU), tungsten oxide (MO), and manganese oxide (MO). In addition, In addition, the phthalocyanine: and compounds of the phthalocyanine-based, such as (hereafter, H 2 Pc) or copper phthalocyanine (CuPC).

또한, 유기 화합물을 포함하는 층(36)의 형성전에, 산소 분위기 중에서의 플라즈마 처리나 진공 분위기 하에서의 가열처리를 행하면 된다. 증착법을 사용할 경우, 미리, 저항가열에 의해 유기 화합물은 기화되고 있고, 증착시에 셔터가 열리는 것에 의해 유기 화합??이 기판의 방향으로 비산한다. 기화된 유기 화합물은, 위쪽으로 비산하여, 메탈 마스크에 설치된 개구부를 통해 기판에 증착된다. 또한 풀칼 라화하기 위해서는, 발광색(R, G, B)마다 마스크의 얼라인먼트를 행하면 된다.Moreover, what is necessary is just to perform the plasma process in oxygen atmosphere, or the heat processing in a vacuum atmosphere before formation of the layer 36 containing an organic compound. In the case of using the vapor deposition method, the organic compound is vaporized in advance by resistance heating, and the organic compound is scattered in the direction of the substrate by opening the shutter at the time of vapor deposition. The vaporized organic compound is scattered upward and deposited on the substrate through an opening provided in the metal mask. In order to achieve full color, the mask may be aligned for each of the emission colors R, G, and B.

발광층은, 발광 파장대가 다른 발광층을 화소마다 형성하여, 풀칼라 표시를 행하는 구성으로 하면 된다. 전형적으로는, R(빨강), G(초록), B(파랑)의 각 색에 대응한 발광층을 형성한다. 이 경우에, 화소의 광 방사측에 그것의 발광 파장대의 빛을 투과하는 필터(착색층)을 설치한 구성으로 함으로써, 색순도의 향상이나, 화소부의 경면화(반사)의 방지를 꾀할 수 있다. 필터(착색층)를 설치함으로써, 종래 필요한 것으로 되어 있었던 원편광판 등을 생략하는 것이 가능해 지고, 발광층으로부터 방사되는 빛의 손실을 없앨 수 있다. 더욱이, 경사 방향으로부터 화소부(표시 화면)을 보았을 경우에 발생하는 색조의 변화를 저감할 수 있다.The light emitting layer may be configured such that a light emitting layer having a different light emission wavelength band is formed for each pixel to perform full color display. Typically, the light emitting layer corresponding to each color of R (red), G (green), and B (blue) is formed. In this case, by providing the filter (coloring layer) which permeate | transmits the light of the light emission wavelength band in the light emission side of a pixel, improvement of color purity and prevention of mirror surface reflection (reflection) of a pixel part can be aimed at. By providing a filter (colored layer), it becomes possible to omit the circularly-polarizing plate etc. which were previously required, and can lose the light radiate | emitted from a light emitting layer. Moreover, the change of the color tone which occurs when the pixel portion (display screen) is viewed from the oblique direction can be reduced.

또한 패터닝을 행하지 않고, 유기 화합물을 포함하는 층(36)으로서 단색의 발광을 나타내는 재료를 사용하고, 칼라 필터나 색 변환층을 조합함으로써 풀칼라 표시를 행할 수 있다. 예를 들면, 백색 또는 오렌지색의 발광을 나타내는 전계발광층을 형성할 경우, 화소의 광방사측에 칼라 필터, 또는 색 변환층, 칼라 필터와 색 변환층을 조합한 것을 별도 설치함으로써 풀칼라 표시를 할 수 있다. 칼라 필터나 색 변환층은, 예를 들면 제 2 기판(밀봉기판)에 형성하고, 다른 기판에 부착하면 된다. 또한, 상기한 바와 같이, 단색의 발광을 나타내는 재료, 칼라 필터, 및 색 변환층의 어느 것도 액적 토출법에 의해 형성할 수 있다.Moreover, full color display can be performed by combining a color filter and a color conversion layer, using the material which shows monochromatic light emission as the layer 36 containing an organic compound, without performing patterning. For example, when forming an electroluminescent layer that emits white or orange light, full color display can be performed by separately providing a color filter or a combination of a color conversion layer, a color filter and a color conversion layer on the light emission side of the pixel. have. What is necessary is just to form a color filter and a color conversion layer in a 2nd board | substrate (sealing board | substrate), and to stick to another board | substrate. In addition, as described above, any of a material exhibiting monochromatic light emission, a color filter, and a color conversion layer can be formed by the droplet ejection method.

백색으로 발광하는 발광층을 형성하기 위해서는, 예를 들면 Alq3, 부분적으로 적색 발광 색소인 나일레드(Nile red)를 도프한 Alq3, Alq3, p-EtTA Z, TPD(방향족 디아민)을 증착법에 의해 순차 적층함으로써 백색을 얻을 수 있다. 또한 스핀 코트를 사용한 도포법에 의해 발광층을 형성할 경우에는, 도포한 후, 진공가열로 소성하는 것이 바람직하다. 예를 들면 정공주입층으로서 작용하는 폴리(에틸렌디옥시티오펜)/폴리(스티렌술폰산) 용액(PEDOT/PSS)을 전체면에 도포, 소성하고, 그 후에 발광층으로서 작용하는 색소 (1,1,4,4-테트라페닐-1,3-부티디엔(TPB), 4-디시아노메틸렌-2-메틸-6-(p-디메틸아미노-스티릴)-4H-피란(DCM1), 나일레드, 쿠말린 6 등)를 도프한 폴리비닐카바졸(PVK) 용액을 전체면에 도포, 소성하면 된다.In order to form a light emitting layer which emits white light, for example, Alq 3, the partially red light emission dye is Nile Red Alq 3, Alq 3, p-EtTA Z, a doped (Nile red), TPD (aromatic diamine) evaporation By stacking sequentially, white can be obtained. In addition, when forming a light emitting layer by the coating method using a spin coat, after apply | coating, it is preferable to bake by vacuum heating. For example, a poly (ethylenedioxythiophene) / poly (styrenesulfonic acid) solution (PEDOT / PSS) serving as a hole injection layer is coated and baked on the whole surface, and thereafter, a dye (1,1,4) serving as a light emitting layer. , 4-tetraphenyl-1,3-butadiene (TFP), 4-dicyanomethylene-2-methyl-6- (p-dimethylamino-styryl) -4H-pyran (DCMM1), nired, coumarin What is necessary is just to apply | coat and bake the polyvinyl carbazole (PV) solution which doped 6 etc.) to the whole surface.

발광층은 전술한 것과 같은 다층 이외에 단층으로 형성할 수도 있다. 이 예에서는, 홀 수송성의 폴리비닐카바졸(PVK)에 전자수송성의 1,3,4-옥사디아졸 유도체(PBD)을 분산시켜 발광층을 형성하기도 된다. 또한 30wt%의 PBD를 전자 수송제로서 분산하고, 4종류의 색소(TPB, 쿠말린 6, DCM1, 나일레드)을 적당량 분산함으로써 백색 발광이 얻어진다.The light emitting layer may be formed as a single layer in addition to the multilayers described above. In this example, the light-emitting layer may be formed by dispersing electron-transporting 1,3,4-oxadiazole derivative (PVD) in a hole-transporting polyvinylcarbazole (PV). Moreover, white light emission is obtained by disperse | distributing 30 kPa% PDP as an electron transport agent and disperse | distributing an appropriate amount of four types of pigment | dye (TFP, coumarin 6, DC1, Nile red).

이상에서 든 유기 화합물을 포함하는 층을 형성하는 물질은 일례이다. 정공 주입 수송층, 정공 수송층, 전자 주입 수송층, 전자 수송층, 발광층, 전자 블록층, 정공 블록층 등의 기능성의 각 층을 적당하게 적층함으로써 발광소자를 형성할 수 있다. 또한 이들 각 층을 합친 혼합층 또는 혼합 접합을 형성해도 된다. 발광층의 층 구조는 변화할 수 있는 것이다. 따라서, 특정한 전자주입 영역이나 발광 영역을 구비하지 않고 있는 대신에, 오로지 이 목적용의 전극을 구비하거나, 발광성의 재료를 분산시켜 구비하거나 하는 변형은, 본 발명의 취지를 일탈하지 않는 범위에서 허용될 수 있는 것이다.The substance which forms the layer containing the organic compound mentioned above is an example. A light emitting element can be formed by suitably laminating functional layers such as a hole injection transport layer, a hole transport layer, an electron injection transport layer, an electron transport layer, a light emitting layer, an electron block layer, and a hole block layer. Moreover, you may form the mixed layer or mixed junction which combined each of these layers. The layer structure of the light emitting layer can be changed. Therefore, instead of providing a specific electron injection region or a light emitting region, a modification of providing an electrode for this purpose or dispersing a luminescent material is allowed within the scope of the present invention. It can be.

물론 단색 발광의 표시를 행해도 된다. 예를 들면 단색 발광을 사용해서 에어리어 칼라 타입의 발광 표시장치를 형성해도 된다. 에어리어 칼라 타입은, 패시브 매트릭스형의 표시부가 적합하고, 주로 문자나 기호를 표시할 수 있다.Of course, monochromatic light emission may be performed. For example, an area color type light emitting display device may be formed using monochromatic light emission. The area color type is suitable for a passive matrix display unit and can mainly display characters and symbols.

이어서, 제 2 전극(37)을 형성한다. 발광소자의 양극으로서 기능하는 제 2 전극(37)은 빛을 투과하는 투명 도전막을 사용해서 형성하고, 예를 들면 ITO, ITSO 이외에, 산화인듐에 2 내지 20%의 산화아연(ZnO)을 혼합한 투명 도전막을 사용한다. 발광소자는, 유기 화합물을 포함하는 층(36)을 제 1 전극과 제 2 전극 사이에 끼운 구성으로 되어 있다. 또한, 제 1 전극 및 제 2 전극은 일함수를 고려해서 재료를 선택할 필요가 있다. 제 1 전극 또는 제 2 전극은, 화소 구성에 의해 모두 양극, 또는 음극이 될 수 있다.Next, the second electrode 37 is formed. The second electrode 37 functioning as an anode of the light emitting element is formed using a transparent conductive film that transmits light, and is prepared by mixing 2-20% zinc oxide with indium oxide, for example, in addition to ITO and ITSO. A transparent conductive film is used. The light emitting element has a structure in which a layer 36 containing an organic compound is sandwiched between a first electrode and a second electrode. In addition, the first electrode and the second electrode need to select a material in consideration of the work function. The first electrode or the second electrode can be both an anode or a cathode by the pixel configuration.

상기와 같은 재료로 형성한 발광소자는, 순방향으로 바이어스함으로써 발광한다. 발광소자를 사용해서 형성하는 표시장치의 화소는, 단순 매트릭스 방식, 혹은 액티브 매트릭스 방식으로 구동할 수 있다. 어떻든간에, 각각의 화소는, 어떤 특정한 타이밍으로 순방향 바이어스를 인가해서 발광시키게 된다. 또한, 어떤 일정 기간은 각각의 화소가 비발광 상태가 되고 있다. 이 비발광 시간에 역방향의 바이어스를 인가함으로써 발광소자의 신뢰성을 향상시킬 수 있다. 발광소자에서는, 일정 구동조건하에서 발광강도가 저하하는 열화나, 화소 내에서 비발광 영역이 확대해서 겉으로 보기에 휘도가 저하하는 열화 모드가 있다. 순방향 및 역방향으로 바이어스를 인가하는 교류적인 구동을 행함으로써 열화의 진행을 늦게 할 수 있어, 발광 장치의 신뢰성을 향상시킬 수 있다.The light emitting element formed of the above materials emits light by biasing in the forward direction. The pixel of the display device formed using the light emitting element can be driven by a simple matrix method or an active matrix method. In any case, each pixel emits light by applying a forward bias at a certain timing. In addition, during a certain period, each pixel is in a non-light emitting state. By applying a reverse bias to this non-luminescence time, the reliability of the light emitting element can be improved. In the light emitting device, there are degradation modes in which the light emission intensity decreases under a constant driving condition, or a degradation mode in which the non-light-emitting region expands in the pixel and the apparent brightness decreases. By performing alternating driving to apply bias in the forward and reverse directions, the progress of deterioration can be delayed and the reliability of the light emitting device can be improved.

또한 제 2 전극(37)의 저저항화를 꾀하기 위해서, 발광 영역으로 역할을 하지 않는 제 2 전극의 부분 위에 보조 전극을 형성해도 된다.In order to reduce the resistance of the second electrode 37, an auxiliary electrode may be formed on the portion of the second electrode which does not serve as a light emitting region.

또한 제 2 전극(37)을 보호하는 보호층을 형성해도 된다. 예를 들면 규소로 이루어진 원반형의 타겟을 사용하여, 성막실 분위기를 질소 분위기 또는 질소와 아르곤을 포함하는 분위기로 함으로써 질화규소막으로 이루어진 보호막을 형성할 수 있다. 또한 탄소를 주성분으로 하는 박막(DLC막, CN막, 아모퍼스 카본막)을 보호막으로서 형성해도 되며, 이와 달리, CVD법을 사용한 성막실을 설치해도 된다. 다이아몬드 라이크 카본막(DLC막이라고도 불린다)은, 플라즈마 CVD법(대표적으로는, RF 플라즈마 CVD법, 마이크로파 CVD법, 전자 사이클로트론 공명(ECR) CVD법, 열 필라멘트 CVD법 등), 연소 불꽃법, 스퍼터링법, 이온빔 증착법, 레이저 증착법 등으로 형성할 수 있다. 성막에 사용하는 반응 가스는, 수소 가스와, 탄화수소계의 가스(예를 들면 CH4, C2H2, C6H6 등)를 사용한다. 이들 반응 가스는 글로우 방전에 의해 이온화하여, 음의 자기 바이어스가 걸린 캐소드에 이온을 가속 충돌시켜서 성막한다. 또한 CN막은 반응 가스로서 C2H4가스와 N2 가스를 사용해서 형성하면 된다. 또한, DLC막이나 CN막은, 가시광선에 대하여 투명 혹은 반투명한 절연막이다. "가시광선에 대하여 투명"이란 가시광선의 투과율이 80 내지 100%인 것을 가리킨다. "가시광선에 대하여 반투명"이란 가시광선의 투과율이 50 내지 80%인 것을 가리킨다. 또한, 이 보호막은, 필요가 없으면 특별히 설치하지 않 더라도 된다.In addition, a protective layer may be formed to protect the second electrode 37. For example, a protective film made of a silicon nitride film can be formed by using a disk-shaped target made of silicon so that the film formation chamber atmosphere is a nitrogen atmosphere or an atmosphere containing nitrogen and argon. In addition, a thin film (DLC film, CNC film, amorphous carbon film) containing carbon as a main component may be formed as a protective film. Alternatively, a film forming chamber using a CBD method may be provided. The diamond-like carbon film (also called a DLC film) is a plasma CVD method (typically, the RF plasma CVD method, the microwave CDW method, the electron cyclotron resonance (ECR) CD method, the thermal filament CDW method, the combustion flame method, the sputtering method). Method, ion beam vapor deposition, laser vapor deposition, or the like. As the reaction gas used for the film formation, hydrogen gas and a hydrocarbon gas (for example, CH 4 , C 2 H 2 , C 6 H 6, etc.) are used. These reaction gases are ionized by glow discharge, and are formed by accelerated collision of ions with a cathode subjected to negative self bias. In addition, when a film is formed by using reaction gas CN C 2 H 4 gas and N 2 gas. The DLC film or the CN film is an insulating film that is transparent or semitransparent to visible light. "Transparent to visible light" means that the transmittance of visible light is 80 to 100%. "Translucent to visible light" means that the transmittance of visible light is 50 to 80%. In addition, this protective film does not need to be provided especially if it is not necessary.

이어서, 밀봉기판(35)을 씰재(미도시)로 부착시켜 발광소자를 봉지한다. 또한, 씰재로 둘러싸여진 영역에는 투명한 충전재(38)를 충전한다. 충전재(38)로서는 특별히 한정되지 않는다. 투광성을 갖는 한 어떤 재료도 사용가능하다. 대표적으로는 자외선 경화 또는 열경화의 에폭시 수지를 사용하면 된다. 여기에서는 굴절률 1.50, 점도 500cps, 쇼어 D 경도 90, 텐슬 강도 3000psi, Tg점 150℃, 체적저항 1×1015Ω?cm, 내전압 450V/mil인 고내열의 UV 에폭시 수지(일렉트로라이트사제: 2500Clear)을 사용한다. 또한 충전재(38)를 한 쌍의 기판 사이에 충전함으로써, 전체의 투과율을 향상시킬 수 있다.Subsequently, the sealing substrate 35 is attached with a sealing material (not shown) to seal the light emitting device. In addition, the transparent filler 38 is filled in the area surrounded by the seal material. The filler 38 is not particularly limited. Any material can be used as long as it has light transmittance. Typically, ultraviolet curing or thermosetting epoxy resins may be used. Here, a high heat-resistant epoxy resin having a refractive index of 1.50, a viscosity of 500 cPas, a Shore D hardness of 90, a tensile strength of 3000 kSil, a Tg point of 150 ° C., a volume resistivity of 1 × 10 15 Ωcm and a breakdown voltage of 450 V / m² (manufactured by Electrolite: 2500Clear) Use In addition, by filling the filler 38 between the pair of substrates, the overall transmittance can be improved.

마지막으로, FPC(46)를 이방성 도전막(45)에 의하여 공지의 방법으로 단자 전극(41)과 붙인다(도 2d).Finally, the FPC 46 is attached to the terminal electrode 41 by a known method using the anisotropic conductive film 45 (FIG. 2D).

이상의 공정에 의해, 액티브 매트릭스형 발광 장치를 제조할 수 있다.Through the above steps, an active matrix light emitting device can be manufactured.

도10은 EL 표시 패널 구성의 일례를 나타내는 평면도이다. 도10은, 주사선 및 신호선에 입력하는 신호를, 외부 부착된 구동회로에 의해 제어하는 발광 표시 패널의 구성을 보이고 있다. 절연 표면을 가지는 기판(700) 위에 화소(702)를 매트릭스 형태로 배열시킨 화소부(701), 주사선측 입력 단자(703), 신호선측 입력 단자(704)가 형성되어 있다. 화소수는 여러 가지 규격에 따라서 설치하면 되며, XGA이면 1024×768×3(RGB), UXGA이면 1600×1200×3(RGB), 풀 스펙 하이비젼에 대응시키는 것이라면 1920×1080×3(RGB)으로 하면 된다.10 is a plan view illustrating an example of an EL display panel configuration. Fig. 10 shows a configuration of a light emitting display panel which controls signals input to scan lines and signal lines by an external drive circuit. On the substrate 700 having an insulating surface, a pixel portion 701 in which the pixels 702 are arranged in a matrix form, a scanning line side input terminal 703, and a signal line side input terminal 704 are formed. The number of pixels can be installed in accordance with various standards, and in the case of BA, it is 1024 × 768 × 3 (RV), and in the case of BA, 1600 × 1200 × 3 (RV) and 1920 × 1080 × 3 (R) You can do

화소(702)는, 주사선측 입력 단자(703)로부터 연장되는 주사선과, 신호선측 입력 단자(704)로부터 연장되는 신호선이 교차함으로써 매트릭스 모양으로 설치된다. 화소(702)의 각각은, 스위칭 소자와 그것에 접속되는 화소 전극이 구비되어 있다. 스위칭 소자의 대표적인 일례는 박막 트랜지스터(TFT)이다. TFT의 게이트 전극측이 주사선과, 소스 혹은 드레인측이 신호선과 접속됨으로써, 각각의 화소를 외부에서 입력하는 신호에 의해 독립적으로 제어 가능하게 하고 있다.The pixel 702 is provided in a matrix form by intersecting a scan line extending from the scan line side input terminal 703 and a signal line extending from the signal line side input terminal 704. Each of the pixels 702 is provided with a switching element and a pixel electrode connected thereto. A typical example of the switching element is a thin film transistor (TFT). The gate electrode side of the TFT is connected to the scan line, and the source or drain side is connected to the signal line, so that each pixel can be independently controlled by a signal input from the outside.

또한, 제 1 전극을 투명재료, 제 2 전극을 금속 재료로 형성하면, 기판(10)을 통과시켜서 빛을 추출하는 구조, 즉 보텀 이미션형이 된다. 또한 제 1 전극을 금속 재료, 제 2 전극을 투명재료로 형성하면, 밀봉기판(35)을 통과시켜서 빛을 추출하는 구조, 즉 톱 이미션형이 된다. 또한 제 1 전극 및 제 2 전극을 투명재료로 형성하면, 기판(10)과 밀봉기판(35)의 양쪽을 통과시켜서 빛을 추출하는 구조로 할 수 있다. 본 발명은, 적절히, 어느쪽인가 한가지의 구조로 하면 된다.In addition, when the first electrode is formed of a transparent material and the second electrode is made of a metal material, the structure passes through the substrate 10 to extract light, that is, a bottom emission type. In addition, when the first electrode is formed of a metal material and the second electrode is made of a transparent material, the light is passed through the sealing substrate 35 to extract light, that is, a top emission type. In addition, when the first electrode and the second electrode are formed of a transparent material, it is possible to have a structure for extracting light by passing both the substrate 10 and the sealing substrate 35. The present invention may be any one structure as appropriate.

이상 나타낸 것과 같이, 본 실시형태에서는, 액적 토출법을 사용한 도전막 패턴에 대하여 레이저광으로 노광하고, 현상함으로써 미세한 패턴을 실현하고 있다. 또한 액적 토출법을 사용해서 기판 위에 직접적으로 각종의 패턴을 형성함으로써, 1변이 1000mm을 초과하는 제5세대 이후의 유리 기판을 사용해도, EL 표시 패널의 제조를 용이한 것으로 할 수 있다.As described above, in the present embodiment, a fine pattern is realized by exposing and developing the conductive film pattern using the droplet ejection method with a laser beam. In addition, by forming various patterns directly on the substrate using the droplet ejection method, even if a glass substrate of the fifth generation or later in which one side exceeds 1000 mm can be used, the EL display panel can be easily manufactured.

또한 본 실시형태에서는, 스핀 코트를 행하지 않고, 포토마스크를 이용한 광 노광공정을 최대한 행하지 않는 공정을 나타내었다. 그러나, 본 발명은 이것에 특별히 한정되지 않고, 일부의 패터닝을 포토마스크를 이용한 광 노광공정에 의해 행해도 된다.In addition, in this embodiment, the process which does not spin-coat and does not perform the light exposure process using a photomask to the maximum was shown. However, this invention is not specifically limited to this, You may perform some patterning by the light exposure process using a photomask.

실시형태2Embodiment 2

실시형태 1에서는, 게이트 배선을 레이저 빔 묘화 장치로 노광한 예를 나타내었다. 여기에서는 소스 배선이나 드레인 배선의 형성에 레이저 빔 묘화장치를 사용하는 공정예를 도 5에 나타낸다.In Embodiment 1, the example which exposed the gate wiring by the laser beam drawing apparatus was shown. Here, the example of a process using a laser beam drawing apparatus for formation of a source wiring and a drain wiring is shown in FIG.

또한, 실시형태 1과는 공정이 일부 다른 것 뿐이므로, 동일 공정의 설명은 간략화를 위해 생략한다.In addition, since only a part of process differs from Embodiment 1, description of the same process is abbreviate | omitted for simplicity.

우선, 실시형태 1과 마찬가지로 반도체막의 패터닝 공정까지를 행한다. 이어서, 액적 토출법에 의해 도전막 패턴(220)을 형성한다(도5a). 도전막 패턴(220)에는 포지티브형의 감광성 재료를 포함시켜 놓는다.First, the semiconductor film patterning process is performed similarly to the first embodiment. Next, the conductive film pattern 220 is formed by the droplet discharging method (FIG. 5A). The conductive film pattern 220 includes a positive photosensitive material.

이어서, 도 4에 나타내는 장치를 사용해서 레이저광으로 도전막 패턴(220)을 선택적으로 노광한다(도 5b). 이 때, 레이저광 조사한 부분(221)은 화학반응을 일으킨다.Next, the electrically conductive film pattern 220 is selectively exposed with a laser beam using the apparatus shown in FIG. 4 (FIG. 5B). At this time, the laser beam irradiated portion 221 causes a chemical reaction.

이어서, 현상을 행해서 레이저광 조사한 부분(221)을 제거해서 소스 배선 또는 드레인 배선(222, 223)을 형성한다(도 5c).Subsequently, development and removal of the laser beam irradiated portion 221 are performed to form source wirings or drain wirings 222 and 223 (FIG. 5C).

이렇게 해서 형성된 소스 배선 또는 드레인 배선(222, 223)의 간격은, 레이저광의 조사에 의해 결정되기 때문에, 실시자가 자유롭게 설정 할 수 있다. 소스 배선 또는 드레인 배선(222, 223)의 간격은, 채널 형성 영역의 길이(L)를 결정하기 때문에, 자유롭게 설정하는 것은 유용하다.The interval between the source wirings or the drain wirings 222 and 223 formed in this way is determined by the irradiation of the laser light, so that the operator can freely set them. Since the distance between the source wiring and the drain wiring 222 and 223 determines the length L of the channel formation region, it is useful to set it freely.

이어서, 소스 배선 또는 드레인 배선(222, 223)을 마스크로 하여 n형의 반 도체막, 및 반도체막의 상층부를 에칭하여, 도 5d의 상태를 얻는다. 이 단계에서, 활성층이 되는 채널 형성 영역(224), 소스 영역(226), 드레인 영역(225)을 구비한 채널에치형의 TFT가 완성된다. 이후의 공정은 실시형태 1과 동일하기 때문에, 상세한 설명은 생략한다.Subsequently, the n-type semiconductor film and the upper layer portion of the semiconductor film are etched using the source wiring or the drain wiring 222 and 223 as a mask to obtain the state of FIG. 5D. In this step, the channel etched TFT having the channel forming region 224, the source region 226, and the drain region 225 serving as the active layer is completed. Since the subsequent steps are the same as those in the first embodiment, detailed description is omitted.

액적 토출법을 사용해서 소스 배선 또는 드레인 배선을 형성하는 경우, 액체의 떨어짐 등의 마진을 고려하면, 소스 배선과 드레인 배선을 어느 정도 간격을 확보하지 않으면 안된다. 따라서, 채널 형성 영역의 길이(L)을 짧게 하는 것이 곤란했다. 본 실시형태에서 도시한 바와 같이 레이저광으로 노광하면, 채널 형성 영역의 길이(L)을 짧게 하는, 예를 들면 10㎛ 이하로 하는 것을 실현할 수 있다.In the case of forming the source wiring or the drain wiring by using the droplet ejection method, a margin between the source wiring and the drain wiring must be secured to some extent in consideration of a margin such as liquid dropping. Therefore, it was difficult to shorten the length L of the channel formation region. When exposed with a laser beam as shown in this embodiment, it can implement | achieve shortening the length L of a channel formation area | region, for example, 10 micrometers or less.

또한 본 실시형태는 실시형태 1과 자유롭게 조합할 수 있다.In addition, this embodiment can be combined with Embodiment 1 freely.

실시형태3Embodiment 3

또한 다른 공정예를 도 6a 내지 도 6d에 나타낸다. 도 6a 내지 도 6d에서는, 게이트 절연막(260)으로서 평탄화막을 사용한 예를 나타내고 있다. 그 밖의 부분은 실시형태 2와 동일하다.Moreover, another process example is shown to FIG. 6A-6D. 6A to 6D show an example in which a flattening film is used as the gate insulating film 260. The other parts are the same as in the second embodiment.

여기에서는, 게이트 전극을 형성한 후, 스퍼터링법, CVD법으로 얻어지는 막에 실시하는 평탄화 처리, 또는 도포법에 의해 표면이 평탄한 게이트 절연막(260)을 형성하고 있다. 또한, 평탄화 처리는, 대표적으로는 CMP 처리 등이다.Here, after forming a gate electrode, the gate insulating film 260 with a flat surface is formed by the planarization process performed by the sputtering method, the film | membrane obtained by CBD method, or the coating method. In addition, the planarization process is typically a CPM process or the like.

대면적의 화면을 가지는 발광 표시장치를 형성할 경우에는, 저저항의 게이트 배선을 형성하는 것이 바람직하고, 두께를 두텁게, 예를 들면 1 내지 5㎛로 하면 된다. 또한 배선 막두께를 두텁게 해서 단면적을 증대시켰을 경우에는 기판 표면과 후막 배선 표면 사이에 단차가 생겨, 커버리지 불량의 원인이 된다. 이렇게 게이트 배선의 두께를 두텁게 할 경우에 평탄한 게이트 절연막(260)은 유용하다.When forming a light emitting display device having a large screen, it is preferable to form a low resistance gate wiring, and the thickness may be thick, for example, 1 to 5 mu m. In addition, when the wiring film thickness is increased to increase the cross-sectional area, a step is generated between the substrate surface and the thick film wiring surface, resulting in poor coverage. In this case, when the thickness of the gate wiring is thickened, the flat gate insulating film 260 is useful.

보통, 금속 배선이 형성된 기판의 표면은, 금속 배선이 그것의 두께 만큼 볼록한 모양으로 돌출된 구조가 된다. 본 실시형태에서는, 평탄한 게이트 절연막(260)으로 되어 있어 기판의 표면이 평탄하다. 따라서, 반도체막을 박막화해도 커버리지 불량 등도 생기기 어렵다.Usually, the surface of the board | substrate with which metal wiring was formed becomes a structure in which metal wiring protruded in the convex shape by the thickness. In this embodiment, the gate insulating film 260 is flat, and the surface of the substrate is flat. Therefore, even when the semiconductor film is thinned, coverage defects and the like are less likely to occur.

이어서, 실시형태 1과 마찬가지로 반도체막, n형의 반도체막을 순차, 성막한다. 그리고, 마스크를 설치하고, 반도체막과, n형의 반도체막을 선택적으로 에칭한다. 이에 따라, 섬 형상의 반도체막 및 n형의 반도체막을 얻는다.Next, similarly to the first embodiment, a semiconductor film and an n-type semiconductor film are sequentially formed. Then, a mask is provided, and the semiconductor film and the n-type semiconductor film are selectively etched. Thereby, an island-like semiconductor film and an n-type semiconductor film are obtained.

이어서, 실시형태 2와 마찬가지로, 액적 토출법에 의해 도전막 패턴(250)을 형성한다(도 6a).Next, similarly to the second embodiment, the conductive film pattern 250 is formed by the droplet discharging method (FIG. 6A).

이어서, 도 4에 나타내는 장치를 사용해서 도전막 패턴(250)을 레이저광으로 선택적으로 노광한다(도 6b).Next, the conductive film pattern 250 is selectively exposed with a laser beam using the apparatus shown in FIG. 4 (FIG. 6B).

이어서, 현상을 행해서 레이저광 조사한 부분(251)을 제거해서 소스 배선 또는 드레인 배선(252, 253)을 형성한다(도 6c).Subsequently, development and removal of the laser beam irradiated portion 251 are performed to form source wirings or drain wirings 252 and 253 (FIG. 6C).

이어서, 소스 배선 또는 드레인 배선(252, 253)을 마스크로 하여 n형의 반도체막, 및 반도체막의 상층부를 에칭하여, 도 6d의 상태를 얻는다. 이 단계에서, 활성층이 되는 채널 형성 영역(254), 소스 영역(256), 드레인 영역(255)을 구비한 채널에치형의 TFT가 완성된다. 이후의 공정은 실시형태 1과 동일하기 때문에, 상세한 설명은 생략한다.Subsequently, the n-type semiconductor film and the upper layer portion of the semiconductor film are etched using the source wiring or the drain wiring 252 and 253 as a mask to obtain the state of FIG. 6D. In this step, a channel etched TFT having a channel forming region 254, a source region 256, and a drain region 255 serving as an active layer is completed. Since the subsequent steps are the same as those in the first embodiment, detailed description is omitted.

또한 본 실시형태는 실시형태 1, 또는 실시형태 2와 자유롭게 조합할 수 있다.In addition, this embodiment can be combined freely with Embodiment 1 or Embodiment 2.

실시형태4Embodiment 4

도 7a 내지 도 7d는 게이트 전극을 마스크로 하여, 소스 배선 또는 드레인 배선의 형성을 이면 노광에 의해 자기정합적으로 형성하는 공정예를 나타낸 것이다.7A to 7D show examples of processes for forming the source wirings or the drain wirings self-aligned by backside exposure using the gate electrode as a mask.

우선, 기판 위에 하지 절연막(301)을 형성한다. 하지 절연막(301)으로서는, 산화 실리콘 막, 질화 실리콘 막 또는 산화 질화 실리콘 막 등의 절연막으로 이루어진 하지막을 형성한다. 또한, 필요하지 않으면, 특별히 하지 절연막을 형성하지 않아도 된다.First, a base insulating film 301 is formed on a substrate. As the base insulating film 301, a base film made of an insulating film such as a silicon oxide film, a silicon nitride film, or a silicon oxynitride film is formed. In addition, unless necessary, it is not necessary to form the base insulating film in particular.

이어서, 하지 절연막(301) 위에 막두께 100 내지 600nm의 도전막을 스퍼터링법으로 형성한다. 또한, 도전막은, Ta, W, Ti, Mo, Al, Cu에서 선택된 원소, 또는 상기 원소를 주성분으로 하는 합금 재료 혹은 화합물 재료의 단층, 또는 이것들의 적층으로 형성해도 된다. 또한 인 등의 불순물 원소를 도핑한 다결정 실리콘 막으로 대표되는 반도체막을 사용해도 된다.Subsequently, a conductive film having a film thickness of 100 to 600 nm is formed on the base insulating film 301 by the sputtering method. In addition, the conductive film may be formed by an element selected from Ta, W, Ti, Mo, Al, Cu, or a single layer of an alloy material or compound material containing the element as a main component, or a laminate thereof. Moreover, you may use the semiconductor film represented by the polycrystal silicon film doped with impurity elements, such as phosphorus.

이어서, 포토마스크를 사용해서 레지스트 마스크를 형성하고, 드라이에칭법 또는 웨트에칭법을 사용해서 에칭을 행한다. 이 에칭 공정에 의해, 도전막을 에칭 하여, 도7a에 나타나 있는 바와 같이 게이트 전극(302)을 얻는다.Next, a resist mask is formed using a photomask, and etching is performed using a dry etching method or a wet etching method. By this etching process, the conductive film is etched to obtain a gate electrode 302 as shown in Fig. 7A.

이어서, 실시형태 1과 마찬가지로 플라즈마 CVD법이나 스퍼터링법을 사용하여, 게이트 절연막, 반도체막, n형의 반도체막을 순차, 성막한다. 이어서, 마스크를 설치하고, 반도체막과, n형의 반도체막을 선택적으로 에칭한다. 이에 따라, 섬 형상의 반도체막과 섬 형상의 n형의 반도체막을 얻는다.Next, similarly to the first embodiment, the gate insulating film, the semiconductor film, and the n-type semiconductor film are sequentially formed by using the plasma CVD method or the sputtering method. Next, a mask is provided and the semiconductor film and the n-type semiconductor film are selectively etched. Thereby, an island-like semiconductor film and an island-shaped n-type semiconductor film are obtained.

이어서, 실시형태 2와 같은 방법으로, 액적 토출법에 의해 도전막 패턴(320)을 형성한다(도7a). 도전막 패턴(320)에는 네가티브형의 감광성 재료를 포함시켜 둔다.Next, in the same manner as in the second embodiment, the conductive film pattern 320 is formed by the droplet discharging method (Fig. 7A). The conductive film pattern 320 contains a negative photosensitive material.

이어서, 레이저빔 묘화장치를 사용해서 레이저광으로 자기정합적으로 도전막 패턴(320)을 이면 노광한다(도 7b) 이 때, 도전막 패턴에 있어서 레이저광 조사한 부분은 화학반응을 일으킨다. 또한, 기판은 투광성의 기판을 사용한다. 레이저광은 그 기판을 통과하는 파장의 것을 선택한다. 또한 레이저광의 파장에 따라서는 반도체막이나 n형의 반도체막에도 레이저광이 조사되어, 레이저 어닐을 행할 수 있다.Subsequently, the back surface of the conductive film pattern 320 is exposed to self-alignment with the laser light using a laser beam drawing apparatus (FIG. 7B). At this time, the portion irradiated with the laser light in the conductive film pattern causes a chemical reaction. In addition, the board | substrate uses a transparent substrate. The laser beam selects one of a wavelength passing through the substrate. Moreover, depending on the wavelength of a laser beam, a laser beam is irradiated to a semiconductor film or an n-type semiconductor film, and laser annealing can be performed.

이어서, 현상을 행해서 레이저광이 조사되지 않은 부분을 제거해서 소스 배선 또는 드레인 배선(322, 323)을 형성한다(도 7c).Subsequently, development is performed to remove portions not irradiated with the laser light to form source wirings or drain wirings 322 and 323 (Fig. 7C).

이렇게 해서 형성된 소스 배선 또는 드레인 배선(322, 323)의 간격은, 게이트 전극폭에 의해 결정된다.The interval between the source wirings or the drain wirings 322 and 323 thus formed is determined by the gate electrode width.

이어서, 소스 배선 또는 드레인 배선(322, 323)을 마스크로 하여 n형의 반도체막, 및 반도체막의 상층부를 에칭하여, 도 7d의 상태를 얻는다. 이 단계에서, 활성층이 되는 채널 형성 영역(324), 소스 영역(326), 드레인 영역(325)을 구비한 채널에치형의 TFT가 완성된다. 이후의 공정은 실시형태 1과 동일하기 때문에, 상세한 설명은 생략한다.Subsequently, the n-type semiconductor film and the upper layer portion of the semiconductor film are etched using the source wiring or the drain wiring 322 and 323 as a mask to obtain the state of FIG. 7D. In this step, a channel etched TFT having a channel forming region 324, a source region 326, and a drain region 325 serving as an active layer is completed. Since the subsequent steps are the same as those in the first embodiment, detailed description is omitted.

본 발명에 의해, TFT의 채널 형성 영역이 자기정합적으로 형성되기 때문에, 패턴 어긋남이 생기지 않아, 각각의 TFT의 격차를 저감할 수 있다. 또한 본 발명에 의해, 제조 공정도 간략한 것으로 할 수 있다.According to the present invention, since the channel formation regions of the TFTs are formed in a self-aligned manner, no pattern shift occurs and the gap between the respective TFTs can be reduced. Moreover, according to this invention, a manufacturing process can also be made simple.

또한 본 실시형태는 실시형태 1, 실시형태 2, 또는 실시형태 3과 자유롭게 조합할 수 있다.In addition, this embodiment can be combined freely with Embodiment 1, Embodiment 2, or Embodiment 3. As shown in FIG.

실시형태5Embodiment 5

본 실시형태에서는, 채널 스톱형의 TFT를 스위칭 소자로 하는 액티브 매트릭스형 발광 표시장치의 제조방법을 나타낸다.In this embodiment, a method of manufacturing an active matrix light emitting display device using a channel stop type TFT as a switching element is shown.

우선, 도 8에 나타나 있는 바와 같이, 상기 실시형태 1과 마찬가지로 기판(810) 위에 하지막(811)을 형성한다. 하지막(811)으로서 광촉매 물질 TiO2을 기판의 전체에 형성한다.First, as shown in FIG. 8, the base film 811 is formed on the board | substrate 810 similarly to the said 1st Embodiment. As the base film 811, a photocatalytic material TiO 2 is formed on the entire substrate.

이어서, 원하는 영역, 본 실시형태에서는 배선을 형성하는 영역의 양단의 TiO2에 광촉매 활성시키는 파장을 가지는 빛을 조사하여, 조사 영역을 형성한다. 광촉매 활성시키는 파장을 가지는 빛은 레이저광이어도 된다. 도 4의 장치를 사용해서 원하는 영역에 선택적으로 빛을 조사한다. 그러면, 조사 영역은 발유성을 나 타낸다.Subsequently, in the desired region and the present embodiment, light having a wavelength for photocatalytic activation of TiO 2 at both ends of the region forming the wiring is irradiated to form an irradiation region. Laser light may be light having a wavelength for photocatalytic activation. The device of FIG. 4 is used to selectively irradiate light to a desired area. The irradiated area then exhibits oil repellency.

잉크젯법을 사용하고, 비조사 영역으로부터 또는 비조사 영역을 향해서, 용매 중에 도전체가 혼입한 도트를 적하하여, 게이트 전극(815)으로서 기능하는 도전막을 형성한다. 동시에 단자부에 있어서는 단자 전극(840)을 형성한다.Using the inkjet method, dots in which a conductor is mixed in a solvent are dropped from the non-irradiation region or toward the non-irradiation region to form a conductive film functioning as the gate electrode 815. At the same time, the terminal electrode 840 is formed in the terminal portion.

이어서, 게이트 전극을 덮어서 게이트 절연막(818)을 형성한다. 그 후에 플라즈마 CVD법 등에 의해 반도체막을 형성한다. 그리고 채널 보호막(827)을 형성하기 위해서, 예를 들면 플라즈마 CVD법에 의해 절연막을 형성하고, 원하는 영역에, 원하는 형상이 되도록 패터닝한다. 이 때, 게이트 전극을 마스크로 하여 기판의 이면으로부터 노광함으로써, 채널 보호막(827)을 형성할 수 있다. 또한 채널 보호막은, 잉크젯법을 사용해서 폴리이미드 또는 폴리비닐알콜 등을 적하해도 된다. 그 결과, 노광 공정을 생략할 수 있다.Subsequently, the gate insulating film 818 is formed by covering the gate electrode. Thereafter, a semiconductor film is formed by a plasma CVD method or the like. In order to form the channel protective film 827, an insulating film is formed by, for example, plasma CVD, and patterned so as to have a desired shape in a desired region. At this time, the channel protective film 827 can be formed by exposing from the back surface of the substrate using the gate electrode as a mask. In addition, the channel protective film may be dripped with polyimide, polyvinyl alcohol, or the like using the inkjet method. As a result, the exposure step can be omitted.

그 후에 플라즈마 CVD법 등에 의해 일 도전형을 가지는 반도체막, 예를 들면 n형을 가지는 반도체막을 형성한다.Thereafter, a semiconductor film having one conductivity type, for example, a semiconductor film having n type, is formed by plasma CVD or the like.

이어서, n형 반도체막 위에, 잉크젯법이 의해 폴리이미드로 이루어진 마스크를 형성한다. 상기 마스크를 사용하여, 반도체막(824), n형을 가지는 반도체막(825, 826)을 패터닝한다. 그 후에 마스크를 제거하기 위해서 세정한다.Subsequently, a mask made of polyimide is formed on the n-type semiconductor film by the inkjet method. Using the mask, the semiconductor film 824 and the n-type semiconductor films 825 and 826 are patterned. After that, the mask is washed to remove the mask.

이어서, 배선(823, 822)을 형성한다. 배선(823, 822)은, 잉크젯법에 의해 형성할 수 있다. 배선(823, 822)은, 소위 소스 배선, 또는 드레인 배선으로서 기능한다.Next, the wirings 823 and 822 are formed. The wirings 823 and 822 can be formed by the inkjet method. The wirings 823 and 822 function as so-called source wirings or drain wirings.

이어서, 층간 절연막(828)을 형성한다. 그리고, 층간 절연막에 배선(822)에 이르는 콘택홀을 형성한다, 콘택홀에 전극(830)을 형성한다.Next, an interlayer insulating film 828 is formed. A contact hole reaching the wiring 822 is formed in the interlayer insulating film, and an electrode 830 is formed in the contact hole.

이어서, 전극(830)을 거쳐 배선(822)과 전기적으로 접속하는 전극(829)을 형성한다. 동시에 단자부에 있어서 전극(841)을 형성한다. 전극 829, 841은 잉크젯법에 의해 형성할 수 있다. 전극 829는, 발광 표시장치에 있어서 발광소자의 양극 또는 음극으로서 기능한다. 전극 829로서, 수계의 용매 중에 도전체가 혼입한 도트를 사용할 수 있다. 특히 투명 도전체를 사용함으로써 투명 도전막을 형성할 수 있다.Next, an electrode 829 is formed to be electrically connected to the wiring 822 via the electrode 830. At the same time, electrodes 841 are formed in the terminal portion. The electrodes 829 and 841 can be formed by the inkjet method. The electrode 829 functions as an anode or a cathode of a light emitting element in a light emitting display device. As the electrode 829, a dot in which a conductor is mixed in an aqueous solvent can be used. In particular, a transparent conductive film can be formed by using a transparent conductor.

이 단계에서, 도 8에 나타내는 채널 스톱형의 TFT 및 제 1 전극이 형성된 발광 패널용의 TFT 기판이 완성된다. 이후의 공정은 실시형태 1과 동일하기 때문, 상세한 설명은 생략한다.In this step, the TFT substrate for the light emitting panel in which the channel stop type TFT and the first electrode shown in Fig. 8 is formed is completed. Since the subsequent steps are the same as those in the first embodiment, detailed description is omitted.

본 실시형태에 있어서, 잉크젯법으로 얻어지는 배선, 또는 전극은, 실시형태 1에 나타나 있는 바와 같이, 감광재료를 포함시킨 도전막 재료액을 사용해서 토출한 후, 레이저광으로 노광을 행함으로써 형성할 수도 있다. 또한 레지스트 마스크도 레이저광으로 노광을 행함으로써 형성할 수도 있다.In the present embodiment, the wiring or the electrode obtained by the inkjet method is formed by discharging using a conductive film material liquid containing a photosensitive material and then exposing with a laser beam as shown in the first embodiment. It may be. Moreover, a resist mask can also be formed by exposing with a laser beam.

또한 본 실시형태는, 실시형태 1 내지 4의 어느 한가지와 자유롭게 조합할 수 있다.In addition, this embodiment can be combined freely with any one of Embodiments 1-4.

실시형태6Embodiment 6

본 실시형태에서는, 액적 토출법에 의해 제조되는 순스태거형의 TFT를 스위칭 소자로 하는 액티브 매트릭스형 발광 표시장치의 제조방법을 나타낸다.In this embodiment, a method of manufacturing an active matrix type light emitting display device using a forward staggered TFT manufactured by the droplet ejection method as a switching element is shown.

우선, 기판(910) 위에 나중에 형성하는 액적 토출법에 의한 재료층과 밀착성 을 향상시키기 위한 하지막(911)을 형성한다.First, an underlayer 911 is formed on the substrate 910 to improve adhesion to the material layer by the droplet ejection method formed later.

이어서, 하지막(911) 위에 액적 토출법에 의해, 소스 배선층(923) 및 드레인 배선층(924)을 형성한다.Next, the source wiring layer 923 and the drain wiring layer 924 are formed on the underlying film 911 by the droplet discharging method.

또한 단자부에 있어서 단자 전극(940)을 형성한다. 이들 층을 형성하는 도전성 재료로서는, Ag(은), Au(금), Cu(동)), W (텅스텐), Al(알루미늄) 등의 금속의 입자를 주성분으로 하는 조성물을 사용할 수 있다. 특히, 소스 및 드레인 배선층은, 저저항화하는 것이 바람직하므로, 비저항값을 고려하여, 금,은, 동의 어느 한가지의 재료를 용매에 용해 또는 분산시킨 것을 사용하는 것이 적합하다. 더욱 적합하게는, 저저항의 은, 동을 사용하면 된다. 용매는, 아세트산 부틸 등의 에스테르류, 이소프로필 알콜 등의 알콜류, 아세톤 등의 유기용제 등에 해당한다. 표면장력과 점도는, 용매의 농도를 조정하거나, 계면활성제 등을 가하거나 해서 적당하게 조정한다.In addition, the terminal electrode 940 is formed in the terminal portion. As the conductive material for forming these layers, a composition containing, as a main component, metal particles such as Ag (silver), Au (gold), Cu (copper), W (tungsten), and Al (aluminum) can be used. In particular, since the source and drain wiring layers are preferably made low in resistance, it is preferable to use a material obtained by dissolving or dispersing any one of gold, silver and copper in a solvent in consideration of the specific resistance value. More suitably, low resistance silver and copper may be used. The solvent corresponds to esters such as butyl acetate, alcohols such as isopropyl alcohol, organic solvents such as acetone, and the like. Surface tension and viscosity are appropriately adjusted by adjusting the concentration of the solvent or adding a surfactant.

이어서, n형의 반도체층을 전체면에 형성한 후, 소스 배선층(923) 및 드레인 배선층(924) 사이에 있는 n형의 반도체층을 에칭해서 제거한다.Next, after the n-type semiconductor layer is formed on the entire surface, the n-type semiconductor layer between the source wiring layer 923 and the drain wiring layer 924 is etched and removed.

이어서, 반도체막을 전체면에 형성한다. 반도체막은, 실란이나 게르만으로 대표되는 반도체 재료 가스를 사용해서 기상성장법이나 스퍼터링법으로 제조되는 아모퍼스 반도체막, 또는 세미아모퍼스 반도체막으로 형성한다.Next, a semiconductor film is formed on the whole surface. The semiconductor film is formed of an amorphous semiconductor film or a semi-amorphous semiconductor film produced by a vapor phase growth method or a sputtering method using a semiconductor material gas represented by silane or germane.

이어서, 액적 토출법에 의해 형성한 마스크를 형성한다. 그후, 반도체막과 n형의 반도체층의 패터닝을 행하여, 도 9에 나타내는 반도체층(927), n형의 반도체층(925, 926)을 형성한다. 반도체층(927)은, 소스 배선층(923) 및 드레인 배선 층(924)의 양쪽에 걸치도록 형성된다. 또한 소스 배선층(923) 및 드레인 배선층(924)과 반도체층(927) 사이에는 n형의 반도체층(925, 926)이 개재하고 있다.Next, the mask formed by the droplet discharge method is formed. Thereafter, the semiconductor film and the n-type semiconductor layer are patterned to form the semiconductor layer 927 and the n-type semiconductor layers 925 and 926 shown in FIG. 9. The semiconductor layer 927 is formed to span both the source wiring layer 923 and the drain wiring layer 924. In addition, n-type semiconductor layers 925 and 926 are interposed between the source wiring layer 923, the drain wiring layer 924, and the semiconductor layer 927.

이어서, 플라즈마 CVD법이나 스퍼터링법을 사용하여, 게이트 절연막을 단층 또는 적층 구조로 형성한다. 특히 바람직한 형태로서는, 질화규소로 이루어진 절연층, 산화 규소로 이루어진 절연층, 질화규소로 이루어진 절연층의 3층의 적층체를 게이트 절연막으로서 구성시킨다.Subsequently, the gate insulating film is formed in a single layer or a laminated structure by using the plasma CVD method or the sputtering method. As an especially preferable aspect, the laminated body of three layers of the insulating layer which consists of silicon nitride, the insulating layer which consists of silicon oxides, and the insulating layer which consists of silicon nitride is comprised as a gate insulating film.

이어서, 액적 토출법에 의해 형성한 마스크를 형성하고, 게이트 절연층(918)의 패터닝을 행한다.Subsequently, a mask formed by the droplet ejection method is formed, and the gate insulating layer 918 is patterned.

이어서, 게이트 배선(915)을 액적 토출법으로 형성한다. 게이트 배선(915)을 형성하는 도전성 재료로서는, Ag(은), Au(금), Cu(동), W (텅스텐), Al(알루미늄) 등의 금속의 입자를 주성분으로 한 조성물을 사용할 수 있다. 게이트 배선(915)은 단자부까지 연장시키고, 대응하는 단자부의 단자 전극(940)과 접해서 형성된다.Next, the gate wiring 915 is formed by the droplet discharge method. As the conductive material for forming the gate wiring 915, a composition containing, as a main component, metal particles such as Ag (silver), Au (gold), Cu (copper), W (tungsten), and Al (aluminum) can be used. . The gate wiring 915 extends to the terminal portion and is formed in contact with the terminal electrode 940 of the corresponding terminal portion.

이어서, 도포법에 의한 평탄한 층간 절연막(928)을 형성한다. 또한 층간 절연막은, 도포법에 한정되지 않고, 기상성장법이나 스퍼터링법에 의해 형성된 산화 규소막 등의 무기 절연막도 사용할 수 있다. 또한 보호막으로서 질화규소막을 플라즈마 CVD법이나 스퍼터링법으로 형성한 후, 도포법에 의한 평탄한 절연막을 적층해도 된다.Next, a flat interlayer insulating film 928 is formed by a coating method. The interlayer insulating film is not limited to the coating method, and an inorganic insulating film such as a silicon oxide film formed by the vapor phase growth method or the sputtering method can also be used. In addition, after forming a silicon nitride film as a protective film by the plasma CDD method or sputtering method, you may laminate | stack a flat insulating film by a coating method.

이어서, 층간 절연막에 배선(924)에 이르는 콘택홀을 형성한다. 콘택홀에 전극(930)을 형성한다.Next, a contact hole reaching the wiring 924 is formed in the interlayer insulating film. An electrode 930 is formed in the contact hole.

이어서, 전극(930)을 통해 배선(924)과 전기적으로 접속하는 전극(929)을 형성한다. 동시에 단자부에 있어서 전극(941)을 형성한다. 전극(929, 941)은 잉크젯법에 의해 형성할 수 있다. 전극 929는, 발광 표시장치에 있어서 발광소자의 양극 또는 음극으로서 기능한다. 전극 929로서, 수계의 용매중에 도전체가 혼입된 도트를 사용할 수 있다. 특히 투명 도전체를 사용함으로써 투명 도전막을 형성할 수 있다.Next, an electrode 929 is electrically connected to the wiring 924 through the electrode 930. At the same time, an electrode 941 is formed in the terminal portion. The electrodes 929 and 941 can be formed by the inkjet method. The electrode 929 functions as an anode or a cathode of the light emitting element in the light emitting display device. As the electrode 929, a dot in which a conductor is mixed in an aqueous solvent can be used. In particular, a transparent conductive film can be formed by using a transparent conductor.

이 단계에서, 도 9에 나타내는 톱 게이트형(순스태거형)의 TFT 및 제 1 전극이 형성된 발광 패널용의 TFT 기판이 완성된다. 이후의 공정은 실시형태 1과 동일하기 때문에, 상세한 설명은 생략한다.In this step, the TFT substrate for the light emitting panel in which the top gate type (forward staggered type) TFT and the first electrode shown in Fig. 9 is formed is completed. Since the subsequent steps are the same as those in the first embodiment, detailed description is omitted.

본 실시형태에 있어서, 잉크젯법으로 얻어지는 배선, 또는 전극은, 실시형태 1에서 나타나 있는 바와 같이, 감광재료를 포함시킨 도전막 재료액을 사용해서 토출한후, 레이저광으로 노광을 행함으로써 형성할 수도 있다. 또한 레지스트 마스크도 레이저광으로 노광을 행함으로써 형성할 수도 있다.In the present embodiment, the wiring or the electrode obtained by the inkjet method is formed by discharging using a conductive film material liquid containing a photosensitive material and then exposing with a laser beam, as shown in the first embodiment. It may be. Moreover, a resist mask can also be formed by exposing with a laser beam.

또한 본 실시형태는, 실시형태 1 내지 4의 어느 하나와 자유롭게 조합할 수 있다.In addition, this embodiment can be combined freely with any one of Embodiment 1-4.

실시형태7Embodiment 7

도 17a 내지 도 19d는 채널에치형의 TFT를 스위칭 소자로 갖는 액티브 매트릭스형 액정 표시장치의 제조예를 나타낸 것이다.17A to 19D show a manufacturing example of an active matrix liquid crystal display device having a channel etch type TFT as a switching element.

실시형태 1과 같은 방법으로, 기판(2010) 위에 나중에 형성하는 액적 토출법 에 의한 재료층과 밀착성을 향상시키기 위한 하지층(2011)을 형성한다.In the same manner as in the first embodiment, a base layer 2011 is formed on the substrate 2010 to improve the adhesion with the material layer by the droplet ejection method formed later.

또한, 기판(2010)은, 바륨 보로실리케이트 유리, 알루미노 보로실리케이트 유리 혹은 알루미노 실리케이트 유리 등, 퓨전법이나 플로트법으로 제조되는 무알칼리 유리 기판 이외에, 본 제조공정의 처리 온도를 견디어낼 수 있는 내열성을 가지는 플라스틱 기판 등을 사용할 수 있다. 또한 반사형의 액정 표시장치로 할 경우, 단결정 실리콘 등의 반도체기판, 스테인레스 등의 금속 기판, 또는 세라믹 기판의 표면에 절연층을 설치한 기판을 적용해도 된다.In addition, the substrate 2010 can withstand the processing temperature of the present manufacturing process, in addition to an alkali-free glass substrate produced by a fusion method or a float method, such as barium borosilicate glass, alumino borosilicate glass, or aluminosilicate glass. The plastic substrate etc. which have heat resistance can be used. In the case of a reflective liquid crystal display device, a semiconductor substrate such as single crystal silicon, a metal substrate such as stainless steel, or a substrate provided with an insulating layer on the surface of a ceramic substrate may be used.

이어서, 실시형태 1과 마찬가지로, 액적 토출법, 대표적으로는 잉크젯법을 사용한 도16에 나타내는 장치에 의해 도전막 재료액을 적하해서 도전막 패턴(2012)을 형성한다(도17a).Next, similarly to Embodiment 1, the conductive film material liquid is dripped by the apparatus shown in FIG. 16 using the droplet ejection method, typically the inkjet method, and the conductive film pattern 2012 is formed (FIG. 17A).

이어서, 실시형태 1과 마찬가지로, 도 4에 나타내는 장치를 사용해서 레이저광을 선택적으로 조사하여, 도전막 패턴의 일부를 노광시킨다(도17b).Next, similarly to Embodiment 1, a laser beam is selectively irradiated using the apparatus shown in FIG. 4, and a part of conductive film pattern is exposed (FIG. 17B).

이어서, 에쳔트(또는 현상액)을 사용해서 현상을 행하여, 여분의 부분을 제거한다. 그후, 본 소성을 행해서 게이트 전극 또는 게이트 배선이 되는 금속 배선(2015)을 형성한다(도17c).Next, development is performed using an etchant (or developer) to remove excess portions. Thereafter, the main baking is performed to form a metal wiring 2015 serving as a gate electrode or a gate wiring (Fig. 17C).

또한 금속 배선(2015)과 마찬가지로 단자부에 이르는 배선(2040)도 형성한다. 또한, 여기에서는 도면에는 나타내지 않았지만, 저장용량을 형성하기 위한 용량전극 또는 용량배선도 필요하면 형성한다.Similarly to the metal wiring 2015, the wiring 2040 that reaches the terminal portion is also formed. Although not shown here, a capacitor electrode or a capacitor wiring for forming a storage capacitor is also formed if necessary.

또한, 포지티브형의 감광성 재료를 사용할 경우에는, 제거하고 싶은 부분에 레이저 조사를 행해서 화학반응시킨다. 화학 반응시킨 부분을 에쳔트로 용해시키면 된다.In the case of using a positive photosensitive material, laser irradiation is performed on a portion to be removed to cause a chemical reaction. What is necessary is just to melt | dissolve the chemically-reacted part with an etchant.

또한 도전막 재료액을 적하한 후, 실온 건조 또는 가소성을 행하고 나서 레이저광의 조사에 의한 노광을 행해도 된다.After dropping the conductive film material solution, exposure to laser light may be performed after room temperature drying or plasticization.

이어서, 플라즈마 CVD법이나 스퍼터링법을 사용하여, 게이트 절연막(2018), 반도체막, n형의 반도체막을 차례차례 성막한다.Subsequently, the gate insulating film 2018, the semiconductor film, and the n-type semiconductor film are sequentially formed by using the plasma CVD method or the sputtering method.

게이트 절연막(2018)으로서는, 플라즈마 CVD법에 의해 얻어지는 산화 규소, 질화규소, 또는 질화산화 규소를 주성분으로 하는 재료를 사용한다. 또한 게이트 절연막(2018)을 실록산계 폴리머를 사용한 액적 토출법에 의해 토출하고, 소성해서 알킬기를 포함하는 산화 실리콘막으로 해도 된다.As the gate insulating film 2018, a material mainly containing silicon oxide, silicon nitride, or silicon nitride oxide obtained by the plasma CDD method is used. Further, the gate insulating film 2018 may be discharged by the droplet discharging method using a siloxane polymer, and then fired to form a silicon oxide film containing an alkyl group.

반도체막은, 실란이나 게르만으로 대표되는 반도체 재료 가스를 사용해서 기상성장법이나 스퍼터링법이나 열 CVD법으로 제조되는 아모퍼스 반도체막, 또는 세미아모퍼스 반도체막으로 형성한다.The semiconductor film is formed of an amorphous semiconductor film or a semi-amorphous semiconductor film produced by a vapor phase growth method, a sputtering method or a thermal CD method using a semiconductor material gas represented by silane or germane.

n형의 반도체막은, 실란 가스와 포스핀 가스를 사용한 플라즈마 CVD법으로 형성하면 되고, 아모퍼스 반도체막, 또는 세미아모퍼스 반도체막으로 형성할 수 있다. n형의 반도체막(2020)을 설치하면, 반도체막과 전극(나중의 공정에서 형성되는 전극)과의 콘택 저항이 낮아져 바람직하지만, 필요에 따라 설치하면 된다.The n-type semiconductor film may be formed by a plasma CDD method using a silane gas and a phosphine gas, and may be formed from an amorphous semiconductor film or a semi-amorphous semiconductor film. When the n-type semiconductor film 2020 is provided, the contact resistance between the semiconductor film and the electrode (electrode formed in a later step) is lowered, which is preferable, but may be provided as necessary.

이어서, 마스크(2021)를 설치하고, 반도체막과, n형의 반도체막을 선택적으로 에칭해서 섬 형상의 반도체막(2019), n형의 반도체막(2020)을 얻는다(도17d). 마스크(2021)의 형성 방법은, 액적 토출법이나 인쇄법(철판, 평판, 요판, 스크린 등)을 사용해서 형성한다.Subsequently, a mask 2021 is provided, and the semiconductor film and the n-type semiconductor film are selectively etched to obtain an island-shaped semiconductor film 2019 and an n-type semiconductor film 2020 (Fig. 17D). The mask 2021 is formed using a droplet ejection method or a printing method (iron plate, flat plate, intaglio, screen, etc.).

이어서, 마스크(2021)를 제거한 후, 액적 토출법에 의해 도전성 재료(Ag(은), Au(금), Cu(동), W (텅스텐), Al(알루미늄) 등)을 포함하는 조성물을 선택적으로 토출하여, 소스 배선 또는 드레인 배선(2022, 2023)을 형성한다. 또한, 마찬가지로, 단자부에 있어서 접속 배선(미도시)도 형성한다(도17e).Subsequently, after removing the mask 2021, a composition containing a conductive material (Ag (silver), Au (gold), Cu (copper), W (tungsten), Al (aluminum), etc.)) is selectively selected by the droplet ejection method. Is discharged to form source wirings or drain wirings 2022 and 2023. Similarly, connection wirings (not shown) are also formed in the terminal portion (FIG. 17E).

이어서, 소스 배선 또는 드레인 배선(2022, 2023)을 마스크로 하여 n형의 반도체막, 및 반도체막의 상층부를 에칭하여, 도 18a의 상태를 얻는다. 이 단계에서, 활성층이 되는 채널 형성 영역(2024), 소스 영역(2026), 드레인 영역(2025)을 구비한 채널에치형의 TFT가 완성된다.Subsequently, the n-type semiconductor film and the upper layer portion of the semiconductor film are etched using the source wiring or the drain wiring 2022 and 2023 as a mask to obtain the state of FIG. 18A. In this step, a channel etched TFT having a channel forming region 2024, a source region 2026, and a drain region 2025 serving as an active layer is completed.

이어서, 채널 형성 영역(2024)을 불순물 오염으로 막기 위한 보호막(2027)을 형성한다(도18b). 보호막(2027)으로서는, 스퍼터링법, 또는 플라즈마 CVD법에 의해 얻어지는 질화규소,또는 질화산화 규소를 주성분으로 하는 재료를 사용한다. 여기에서는 보호막을 형성한 예를 나타내었지만, 특히 필요하지 않으면 설치할 필요는 없다.Subsequently, a protective film 2027 is formed to prevent the channel formation region 2024 from impurity contamination (Fig. 1B). As the protective film 2027, a material mainly containing silicon nitride or silicon nitride oxide obtained by the sputtering method or the plasma CDD method is used. Although the example which formed the protective film was shown here, if it is not necessary in particular, it is not necessary to install.

이어서, 액적 토출법에 의해 층간 절연막(2028)을 선택적으로 형성한다. 층간 절연막(2028)은, 에폭시 수지, 아크릴 수지, 페놀 수지, 노보락 수지, 아크릴 수지, 멜라민 수지, 우레탄 수지 등의 수지재료를 사용한다. 층간 절연막(2028)의 형성 방법은, 특히 액적 토출법에 한정되지 않는다. 이 이외에, 도포법이나 플라즈마 CVD법 등을 사용해서 전체면에 층간 절연막(2028)을 형성해도 된다.Next, the interlayer insulating film 2028 is selectively formed by the droplet discharge method. The interlayer insulating film 2028 uses resin materials such as an epoxy resin, an acrylic resin, a phenol resin, a novolak resin, an acrylic resin, a melamine resin, and a urethane resin. The formation method of the interlayer insulating film 2028 is not specifically limited to the droplet discharge method. In addition, the interlayer insulating film 2028 may be formed on the entire surface by using a coating method, a plasma CD method, or the like.

이어서, 층간 절연막(2028)을 마스크로 하여 보호막을 에칭하여, 소스 배선 또는 드레인 배선(2022, 2023) 상의 일부에 도전성 부재로 이루어진 볼록부(필 러)(2029)를 형성한다. 볼록부(필러)(2029)는, 도전성 재료(Ag(은), Au(금), Cu(동), W (텅스텐), Al(알루미늄) 등)을 포함하는 조성물의 토출과 소성을 반복함으로써 중첩해도 된다. 또한 보호막을 에칭한 후, 단자부에 있어서는, 다시 층간 절연막을 마스크로 하여 에칭을 행하여, 게이트 절연막도 선택적으로 제거한다.Subsequently, the protective film is etched using the interlayer insulating film 2028 as a mask to form a convex portion (pillar) 2029 made of a conductive member on a part of the source wiring or the drain wiring 2022, 2023. The convex part (filler) 2029 is repeated by discharging and firing a composition containing a conductive material (Ag (silver), Au (gold), Cu (copper), W (tungsten), Al (aluminum), etc.). You may overlap. After the protective film is etched, the terminal portion is further etched using the interlayer insulating film as a mask to selectively remove the gate insulating film.

이어서, 층간 절연막(2028) 위에 볼록부(필러)(29)와 접하는 화소 전극(2030)을 형성한다(도18c) 또한, 마찬가지로 배선(2040)과 접하는 단자 전극(2041)도 형성한다. 투과형의 액정 표시 패널을 제조할 경우에는, 액적 토출법 또는 인쇄법에 의해 인듐 주석 산화물(ITO), 산화 규소를 포함하는 인듐 주석 산화물(ITSO), 산화아연(ZnO), 산화 주석(SnO2) 등을 포함하는 조성물로 이루어진 소정의 패턴을 형성하고, 소성해서 화소 전극(2030) 및 단자 전극(2041)을 형성해도 된다.Subsequently, a pixel electrode 2030 in contact with the convex portion (pillar) 29 is formed on the interlayer insulating film 2028 (FIG. 1C). Similarly, a terminal electrode 2041 in contact with the wiring 2040 is also formed. When manufacturing a transmissive liquid crystal display panel, indium tin oxide (ITO) containing indium tin oxide (ITO), silicon oxide (ZnO), zinc oxide, and tin oxide (SnO 2 ) by the droplet ejection method or the printing method. The pixel electrode 2030 and the terminal electrode 2041 may be formed by baking the predetermined pattern which consists of a composition containing etc. and baking.

또한 반사형의 액정 표시 패널을 제조할 경우에는, 화소 전극(2030) 및 단자 전극(2041)을 액적 토출법에 의해 Ag(은), Au(금), Cu(동), W (텅스텐), Al(알루미늄) 등의 금속의 입자를 주성분으로 한 조성물을 사용해서 형성할 수 있다. 다른 방법으로서는, 스퍼터링법에 의해 투명 도전막, 혹은 광반사성의 도전막을 형성하고, 액적 토출법에 의해 마스크 패턴을 형성하여, 에칭을 조합해서 화소 전극을 형성해도 된다.In the case of manufacturing a reflective liquid crystal display panel, the pixel electrode 2030 and the terminal electrode 2041 are made of Ag, silver, Au, Cu, copper, W (tungsten), It can form using the composition which has the particle | grains of metals, such as aluminum (aluminum) as a main component. As another method, a transparent conductive film or a light reflective conductive film may be formed by a sputtering method, a mask pattern may be formed by a droplet ejection method, and a pixel electrode may be formed by combining etching.

도18c의 단계에서의 화소의 평면도의 일례를 도 19에 나타낸다. 도 19 중에 있어서, A-B선에 따른 단면이 도18c의 단면도와 대응하고 있다. 또한, 도 19의 대응하는 부위에는 도 18c에서와 동일한 부호를 사용하고 있다.An example of the top view of the pixel in the step of FIG. 1C is shown in FIG. In FIG. 19, the cross section along line A-B corresponds to the cross section of FIG. 1C. In addition, the same code | symbol as in FIG. 18C is used for the corresponding site | part of FIG.

이상의 공정에 의해, 기판(2010) 위에 보텀 게이트형의 TFT(역스태거형 TFT) 및 화소 전극이 형성된 액정 표시 패널용의 TFT 기판이 완성된다.Through the above steps, a TFT substrate for a liquid crystal display panel having a bottom gate type TFT (reverse staggered TFT) and a pixel electrode formed on the substrate 2010 is completed.

이어서, 화소 전극(2030)을 덮도록, 배향막(2034a)을 형성한다. 또한, 배향막(2034a)은, 액적 토출법이나 스크린 인쇄법이나 오프셋법을 사용하면 된다. 그 후에 배향막(2034a)의 표면에 러빙 처리를 행한다.Next, the alignment film 2034a is formed to cover the pixel electrode 2030. In addition, the alignment film 2034a may use a droplet ejection method, a screen printing method, or an offset method. Thereafter, a rubbing treatment is performed on the surface of the alignment film 2034a.

그리고, 대향 기판(2035)에는, 착색층(2036a), 차광층(블랙 매트릭스)(2036b), 및 오버코트층(2037)으로 이루어진 칼라필터를 설치하고, 다시 투명전극으로 이루어진 대향 전극(2038)과, 그 위에 배향막(2034b)을 형성한다. 그리고, 폐 패턴인 씰재(미도시)를 액적 토출법에 의해 화소부와 겹치는 영역을 둘러싸도록 형성한다. 여기에서는 액정(2039)을 적하하기 위해서, 폐 패턴의 씰재를 묘화하는 예를 나타내었지만, 개구부를 가지는 씰 패턴을 설치하고, TFT 기판을 부착시킨 후에 모세관 현상을 사용해서 액정을 주입하는 딥식(퍼 올리기식)을 사용해도 된다. 또한 칼라필터도 액적 토출법에 의해 형성할 수 있다.The counter substrate 2035 is provided with a color filter composed of a colored layer 2036a, a light shielding layer (black matrix) 2036b, and an overcoat layer 2037, and the counter electrode 2038 made of a transparent electrode again. The alignment film 2034b is formed thereon. A seal material (not shown), which is a closed pattern, is formed so as to surround a region overlapping with the pixel portion by the droplet ejection method. Here, an example of drawing a seal material of a closed pattern in order to drop the liquid crystal 2039 is shown. However, a dip type of injecting a liquid crystal using a capillary phenomenon after installing a seal pattern having an opening and attaching a TFT substrate (fur You can also use (pry up). The color filter can also be formed by the droplet discharging method.

이어서, 기포가 들어가지 않도록 감압하에서 액정의 적하를 행하고, 양쪽의 기판을 부착한다. 폐 루프의 씰 패턴 내에 액정을 1회 혹은 여러번 적하한다. 액정의 배향 모드로서는, 액정분자의 배열이 빛의 입사로부터 출사를 향해서 90°트위스트 배향한 TN 모드를 사용하는 경우가 많다. TN 모드의 액정 표시장치를 제조할 경우에는, 기판의 러빙 방향이 직교하도록 부착한다.Next, liquid crystal is dripped under reduced pressure so that a bubble may not enter, and both board | substrates are affixed. The liquid crystal is dripped once or several times in the seal pattern of the closed loop. As the alignment mode of the liquid crystal, the TN mode in which the arrangement of the liquid crystal molecules is twisted by 90 ° toward the emission from the incident of light is often used. In the case of manufacturing a liquid crystal display device in the TN mode, the substrate is attached so that the rubbing direction of the substrate is orthogonal to each other.

또한, 한 쌍의 기판 간격은, 구 형태의 스페이서를 살포하거나, 수지로 이루어지는 기둥 형태의 스페이서를 형성하거나, 씰재에 필러를 포함시킴으로써 유지하 면 된다. 상기 기둥 모양의 스페이서는, 아크릴, 폴리이미드, 폴리이미드 아미드, 에폭시의 적어도 1개를 주성분으로 하는 유기 수지 재료, 혹은 산화 규소, 질화규소, 산화 질화규소의 어느 1종의 재료, 또는 이것들의 적층막으로 이루어진 무기재료인 것을 특징으로 하고 있다.In addition, a pair of board | substrate space | intervals may be hold | maintained by spraying a spherical spacer, forming the columnar spacer which consists of resin, or including a filler in a sealing material. The columnar spacer is an organic resin material containing at least one of acryl, polyimide, polyimide amide, and epoxy, or any one kind of silicon oxide, silicon nitride, silicon oxynitride, or a laminated film thereof. It is characterized in that the inorganic material made.

이어서, 필요하지 않은 기판의 분리절단을 행한다. 다면취의 경우, 각각의 패널을 분리절단한다. 또한 1면취의 경우, 미리 커트되어 있는 대향 기판을 부착시킴으로써, 분리절단 공정을 생략할 수도 있다.Subsequently, separation cutting of the board | substrate which is not necessary is performed. In the case of multiple odors, separate panels are cut off. In the case of one chamfering, the separation cutting step can be omitted by attaching a counter substrate which is cut in advance.

그리고, 이방성 도전체층(2045)을 개재하여, 공지의 기술을 사용해서 FPC(2046)를 부착한다. 이상의 공정으로 액정 모듈이 완성된다(도18d) 또한, 필요하면 광학 필름을 붙인다. 투과형의 액정 표시장치로 할 경우, 편광판은, 액티브 매트릭스 기판과 대향 기판의 양쪽에 붙인다.Then, the FPC 2046 is attached using a known technique through the anisotropic conductor layer 2045. The liquid crystal module is completed by the above process (FIG. 1D). If necessary, an optical film is attached. In the case of a transmissive liquid crystal display device, the polarizing plate is attached to both the active matrix substrate and the opposing substrate.

이상 나타낸 바와 같이, 본 실시형태에서는, 액적 토출법을 사용한 도전막 패턴에 대하여 레이저광으로 노광하고, 현상함으로써 미세한 패턴을 실현하고 있다. 또한 액적 토출법을 사용해서 기판 위에 직접적으로 각종의 패턴을 형성함에 의해, 1변이 1000mm을 초과하는 제5세대 이후의 유리 기판을 사용해도, 액정 표시 패널의 제조를 용이한 것으로 할 수 있다.As described above, in the present embodiment, a fine pattern is realized by exposing and developing the conductive film pattern using the droplet ejection method with a laser beam. Moreover, by forming various patterns directly on a board | substrate using the droplet ejection method, manufacture of a liquid crystal display panel can be made easy even if the glass substrate of 5th generation or more whose one side exceeds 1000 mm is used.

또한 본 실시형태에서는, 스핀 코트를 행하지 않고, 포토마스크를 이용한 광 노광공정을 최대한 행하지 않는 공정을 나타냈지만, 특별하게 한정되지 않고, 일부의 패터닝을 포토마스크를 이용한 광 노광공정에 의해 행해도 된다.In addition, in this embodiment, although the process which does not spin-coat and performs the light exposure process using a photomask to the maximum was shown, it is not specifically limited, You may perform some patterning by the light exposure process using a photomask. .

또한 본 실시형태는 실시형태 1과 조합할 수 있다.This embodiment can be combined with the first embodiment.

실시형태 8Embodiment 8

실시형태 7에서는, 게이트 배선을 레이저 빔 묘화 장치로 노광한 예를 나타내었지만, 여기에서는 소스 배선이나 드레인 배선의 형성에 레이저 빔 묘화장치를 사용하는 공정예를 도20a 내지 도 20d에 나타낸다.In Embodiment 7, the example which exposed the gate wiring by the laser beam drawing apparatus was shown, Here, the example of a process using a laser beam drawing apparatus in formation of a source wiring or a drain wiring is shown to FIG. 20A-20D.

또한, 실시형태 7과는 공정이 일부 다른 것 뿐이므로, 동일 공정의 설명은 간략화를 위해 생략한다.In addition, since a process is only a part different from Embodiment 7, description of the same process is abbreviate | omitted for simplicity.

우선, 실시형태 7과 마찬가지로 반도체막의 패터닝 공정까지를 행한다. 이어서, 액적 토출법에 의해 도전막 패턴(2120)을 형성한다(도 20a). 도전막 패턴(2120)에는 포지티브형의 감광성 재료를 포함시켜 둔다.First, the semiconductor film patterning process is performed similarly to the seventh embodiment. Next, the conductive film pattern 2120 is formed by the droplet discharging method (FIG. 20A). The conductive film pattern 2120 contains a positive photosensitive material.

이어서, 도 4에 나타내는 장치를 사용해서 레이저광으로 선택적으로 노광한다(도20b). 이 때, 레이저광 조사된 부분(2121)은 화학반응을 일으킨다.Next, it selectively exposes with a laser beam using the apparatus shown in FIG. 4 (FIG. 20b). At this time, the laser beam irradiated portion 2121 causes a chemical reaction.

이어서, 현상을 행해서 레이저광 조사된 부분(2121)을 제거해서 소스 배선 또는 드레인 배선(2122, 2123)을 형성한다(도20c).Next, development is performed to remove the laser beam irradiated portion 2121 to form source wirings or drain wirings 2122 and 2123 (FIG. 20C).

이렇게 해서 형성된 소스 배선 또는 드레인 배선(2122, 2123)의 간격은, 레이저광의 조사에 의해 결정되기 때문에, 실시자가 자유롭게 설정할 수 있다. 소스 배선 또는 드레인 배선(2122, 2123)의 간격은, 채널 형성 영역의 길이(L)을 결정하기 위해서, 자유롭게 설정하는 것은 유용하다.Since the interval between the source wirings or the drain wirings 2122 and 2123 formed in this way is determined by the irradiation of laser light, the operator can freely set them. It is useful to freely set the interval between the source wiring and the drain wiring 2122 and 2123 in order to determine the length L of the channel formation region.

이어서, 소스 배선 또는 드레인 배선(2122, 2123)을 마스크로 하여 n형의 반도체막, 및 반도체막의 상층부를 에칭하여, 도20d의 상태를 얻는다. 이 단계에 서, 활성층이 되는 채널 형성 영역(2124), 소스 영역(2126), 드레인 영역(2125)을 구비한 채널에치형의 TFT가 완성된다. 이후의 공정은 실시형태 7괴 동일하기 때문, 상세한 설명은 생략한다.Subsequently, the n-type semiconductor film and the upper layer portion of the semiconductor film are etched using the source wiring or the drain wiring 2122 and 2123 as a mask to obtain the state of FIG. In this step, a channel etched TFT having a channel forming region 2124, a source region 2126, and a drain region 2125 serving as an active layer is completed. Since the subsequent steps are the same as in the seventh embodiment, detailed description is omitted.

액적 토출법을 사용해서 소스 배선 또는 드레인 배선을 형성했을 경우, 액체의 떨어짐 등의 마진을 고려하면, 어느 정도 간격을 확보하지 않으면 안되어, 채널 형성 영역의 길이(L)을 짧게하는 것이 곤란했다. 본 실시형태에서 도시한 바와 같이 레이저광으로 노광하면, 채널 형성 영역의 길이(L)을 짧게, 예를 들면 10㎛ 이하로 하는 것을 실현할 수 있다.In the case where the source wiring or the drain wiring is formed using the droplet ejection method, it is difficult to shorten the length L of the channel formation region in consideration of margins such as liquid dropping. When exposed with a laser beam as shown in this embodiment, the length L of a channel formation area can be shortened, for example, 10 micrometers or less can be implement | achieved.

또한 본 실시형태는 실시형태 1과 실시형태 7과 자유롭게 조합할 수 있다.In addition, this embodiment can be combined with Embodiment 1 and Embodiment 7 freely.

실시형태 9Embodiment 9

도 21a 내지 도 21d는 또 다른 공정예를 나타낸 것이다. 도21a 내지 도 21d에서는, 게이트 절연막(2160)으로서 평탄화막을 사용한 예를 나타내고 있다. 그 밖의 부분은 실시형태 8과 동일하다.21A to 21D show another process example. 21A to 21D show an example in which a planarization film is used as the gate insulating film 2160. Other parts are the same as those in the eighth embodiment.

여기에서는, 게이트 전극을 형성한 후, 스퍼터링법, CVD법으로 얻어지는 막에 실행하는 평탄화 처리, 또는 도포법에 의해 표면이 평탄한 게이트 절연막(2160)을 형성하고 있다. 또한, 평탄화 처리는, 대표적으로는 CMP 처리 등이다.Here, after the gate electrode is formed, the gate insulating film 2160 having a flat surface is formed by a planarization treatment or a coating method performed on the film obtained by the sputtering method, the CD method, or the coating method. In addition, the planarization process is typically a CPM process or the like.

대면적의 화면을 가지는 액정 표시장치를 형성할 경우에는, 저저항의 게이트 배선을 형성하는 것이 바람직하고, 두께를 두텁게, 예를 들면 1 내지 5㎛로 하면 된다. 또한 배선 막두께를 두텁게 해서 단면적을 증대시켰을 경우에는 기판 표면과 후막 배선 표면 사이에 단차가 생겨, 액정의 배향 불량의 원인이 된다. 이렇게 게이트 배선의 두께를 두텁게 할 경우에 평탄한 게이트 절연막(2160)은 유용하다.When forming a liquid crystal display device having a large screen, it is preferable to form a low resistance gate wiring, and the thickness may be thick, for example, 1 to 5 m. In addition, when the thickness of the wiring film is increased to increase the cross-sectional area, a step is generated between the substrate surface and the thick film wiring surface, which causes a misalignment of the liquid crystal. In such a case where the thickness of the gate wiring is thickened, the flat gate insulating film 2160 is useful.

보통, 금속 배선이 형성된 기판의 표면은, 금속 배선이 그 두께분 만큼 볼록한 모양으로 튀어나온 구조가 되지만, 본 실시형태에서는 평탄한 게이트 절연막(2160)으로 되어 있어 기판의 표면은 평탄하기 때문에, 반도체막을 박막화해도 커버리지 불량 등도 생기기 어렵다.Usually, the surface of the substrate on which the metal wiring is formed has a structure in which the metal wiring protrudes in the convex shape by the thickness thereof. In this embodiment, however, since the surface is a flat gate insulating film 2160, the surface of the substrate is flat. Even if it is thinned, it is difficult to produce poor coverage.

이어서, 실시형태 1과 마찬가지로 반도체막, n형의 반도체막을 차례차례 성막한다. 그리고, 마스크를 설치하고, 반도체막과, n형의 반도체막을 선택적으로 에칭해서 섬 형상의 반도체막, n형의 반도체막을 얻는다.Next, similarly to the first embodiment, a semiconductor film and an n-type semiconductor film are sequentially formed. Then, a mask is provided, and the semiconductor film and the n-type semiconductor film are selectively etched to obtain an island-shaped semiconductor film and an n-type semiconductor film.

이어서, 실시형태 8과 마찬가지로, 액적 토출법에 의해 도전막 패턴(2150)을 형성한다(도21a).Next, similarly to the eighth embodiment, the conductive film pattern 2150 is formed by the droplet discharging method (FIG. 21A).

이어서, 도 4에 나타내는 장치를 사용해서 레이저광으로 선택적으로 노광한다(도21b).Next, using the apparatus shown in FIG. 4, it selectively exposes with a laser beam (FIG. 21B).

이어서, 현상을 행해서 레이저광 조사된 부분(2151)을 제거해서 소스 배선 또는 드레인 배선(2152, 2153)을 형성한다(도21c).Subsequently, development is performed to remove the laser light irradiated portion 2151 to form source wirings or drain wirings 2152 and 2153 (Fig. 21C).

이어서, 소스 배선 또는 드레인 배선(2152, 2153)을 마스크로 하여 n형의 반도체막, 및 반도체막의 상층부를 에칭하여, 도21d의 상태를 얻는다. 이 단계에서, 활성층이 되는 채널 형성 영역(2154), 소스 영역(2156), 드레인 영역(2155)을 구비한 채널에치형의 TFT가 완성된다. 이후의 공정은 실시형태 7과 동일하기 때 문, 상세한 설명은 생략한다.Subsequently, the n-type semiconductor film and the upper layer portion of the semiconductor film are etched using the source wiring or the drain wiring 2152 and 2153 as a mask to obtain the state of FIG. In this step, a channel etched TFT having a channel forming region 2154, a source region 2156, and a drain region 2155 serving as an active layer is completed. Since the subsequent steps are the same as in the seventh embodiment, detailed description is omitted.

또한 본 실시형태는 실시형태 1, 실시형태 7, 또는 실시형태 8과 자유롭게 조합할 수 있다.In addition, this embodiment can be combined freely with Embodiment 1, Embodiment 7, or Embodiment 8.

실시형태 10Embodiment 10

도 22a 내지 도 22d는 게이트 전극을 마스크로 하여, 소스 배선 또는 드레인 배선의 형성을 이면 노광에 의해 자기정합적으로 형성하는 공정을 나타낸 것이다.22A to 22D show a step of forming the source wiring or the drain wiring by self-alignment by backside exposure using the gate electrode as a mask.

우선, 기판 위에 하지 절연막(2201)을 형성한다. 하지 절연막(2201)으로서는, 산화 실리콘 막, 질화 실리콘 막 또는 산화 질화 실리콘 막 등의 절연막으로 이루어진 하지막을 형성한다. 또한, 필요하지 않으면, 특별히 하지 절연막을 형성하지 않아도 된다.First, a base insulating film 2201 is formed on a substrate. As the base insulating film 2201, a base film made of an insulating film such as a silicon oxide film, a silicon nitride film, or a silicon oxynitride film is formed. In addition, unless necessary, it is not necessary to form the base insulating film in particular.

이어서, 하지 절연막(2201) 위에 막두께 100 내지 600nm의 도전막을 스퍼터링법으로 형성한다. 또한, 도전막은, Ta, W, Ti, Mo, Al, Cu로부터 선택된 원소, 또는 상기 원소를 주성분으로 하는 합금 재료 혹은 화합물 재료의 단층, 또는 이것들의 적층으로 형성해도 된다. 또한 인 등의 불순물 원소를 도핑한 다결정 실리콘막으로 대표되는 반도체막을 사용해도 된다.Subsequently, a conductive film having a film thickness of 100 to 600 nm is formed on the base insulating film 2201 by the sputtering method. In addition, the conductive film may be formed by an element selected from Ta, W, Ti, Mo, Al, Cu, a single layer of an alloy material or a compound material containing the above element as a main component, or a laminate thereof. Moreover, you may use the semiconductor film represented by the polycrystal silicon film doped with impurity elements, such as phosphorus.

이어서, 포토마스크를 사용해서 레지스트 마스크를 형성하고, 드라이에칭법 또는 웨트에칭법을 사용해서 에칭을 행한다. 이 에칭 공정에 의해, 도전막을 에칭하여, 도 22a에 나타나 있는 바와 같이 게이트 전극(2202)을 얻는다.Next, a resist mask is formed using a photomask, and etching is performed using a dry etching method or a wet etching method. By this etching process, the conductive film is etched to obtain a gate electrode 2202 as shown in Fig. 22A.

이어서, 실시형태 7과 마찬가지로 플라즈마 CVD법이나 스퍼터링법을 사용하 여, 게이트 절연막, 반도체막, n형의 반도체막을 차례차례 성막한다. 이어서, 마스크를 설치하고, 반도체막과, n형의 반도체막을 선택적으로 에칭해서 섬 형상의 반도체막, n형의 반도체막을 얻는다.Next, similarly to the seventh embodiment, the gate insulating film, the semiconductor film, and the n-type semiconductor film are sequentially formed by using the plasma CVD method or the sputtering method. Subsequently, a mask is provided and the semiconductor film and the n-type semiconductor film are selectively etched to obtain an island-shaped semiconductor film and an n-type semiconductor film.

이어서, 실시형태 8과 같은 방법으로, 액적 토출법에 의해 도전막 패턴(2220)을 형성한다(도 22a). 도전막 패턴(2220)에는 네가티브형의 감광성 재료를 포함시켜 놓는다.Next, in the same manner as in the eighth embodiment, the conductive film pattern 2220 is formed by the droplet ejection method (FIG. 22A). In the conductive film pattern 2220, a negative photosensitive material is included.

이어서, 레이저빔 묘화장치를 사용해서 레이저광으로 자기정합적으로 이면 노광한다(도22b). 이 때, 도전막 패턴에 있어서 레이저광 조사된 부분은 화학반응을 일으킨다. 또한, 기판은 투광성의 기판을 사용하고, 레이저광은 그 기판을 통과하는 파장의 것을 선택한다.Subsequently, the back surface is self-aligned with a laser beam using a laser beam drawing apparatus (Fig. 2B). At this time, the portion irradiated with the laser light in the conductive film pattern causes a chemical reaction. In addition, the board | substrate uses a translucent board | substrate, and a laser beam selects the thing of the wavelength which passes through the board | substrate.

이어서, 현상을 행해서 레이저광이 조사되지 않은 부분을 제거해서 소스 배선 또는 드레인 배선(2222, 2223)을 형성한다(도22c).Subsequently, development is performed to remove portions not irradiated with laser light to form source wirings or drain wirings 2222 and 2223 (FIG. 2C).

이렇게 해서 형성된 소스 배선 또는 드레인 배선(2222, 2223)의 간격은, 게이트 전극폭에 의해 결정된다.The interval between the source wiring or drain wiring 2222, 2223 formed in this way is determined by the gate electrode width.

이어서, 소스 배선 또는 드레인 배선(2222, 2223)을 마스크로 하여 n형의 반도체막, 및 반도체막의 상층부를 에칭하여, 도22d의 상태를 얻는다. 이 단계에서, 활성층이 되는 채널 형성 영역(2224), 소스 영역(2226), 드레인 영역(2225)을 구비한 채널에치형의 TFT가 완성된다. 이후의 공정은 실시형태 7과 동일하기 때문에, 상세한 설명은 생략한다.Subsequently, an n-type semiconductor film and an upper layer portion of the semiconductor film are etched using the source wiring or the drain wiring 2222 and 2223 as a mask to obtain the state of FIG. 2D. In this step, a channel etched TFT having a channel forming region 2224, a source region 2226, and a drain region 2225 serving as an active layer is completed. Since the subsequent steps are the same as those in the seventh embodiment, detailed description is omitted.

본 발명에 의해, TFT의 채널 형성 영역이 자기정합적으로 형성되기 때문 에, 패턴 차이가 생기지 않아, 각각의 TFT의 편차를 저감할 수 있다. 또한 본 발명에 의해, 제조 공정도 간략한 것으로 할 수 있다.According to the present invention, since the channel formation regions of the TFTs are formed in a self-aligned manner, no pattern difference occurs and the variation in the respective TFTs can be reduced. Moreover, according to this invention, a manufacturing process can also be made simple.

또한 본 실시형태는 실시형태 1, 실시형태 7, 실시형태 8, 또는 실시형태 9과 자유롭게 조합할 수 있다.In addition, this embodiment can be combined freely with Embodiment 1, Embodiment 7, Embodiment 8, or Embodiment 9.

실시형태 11Embodiment 11

본 실시형태에서는, 채널 스톱형의 TFT를 스위칭 소자로 하는 액티브 매트릭스형 액정 표시장치의 제조방법을 나타낸다.In this embodiment, the manufacturing method of the active-matrix type liquid crystal display device which uses the channel stop type TFT as a switching element is shown.

우선, 도23에 나타나 있는 바와 같이 상기 실시형태 7과 마찬가지로 기판(2310) 위에 하지막(2311)을 형성한다. 하지막(2311)으로서 광촉매 물질 TiO2를 전체에 형성한다.First, as shown in FIG. 23, the base film 2311 is formed on the board | substrate 2310 similarly to the said 7th embodiment. As the base film 2311, the photocatalyst material TiO 2 is formed in its entirety.

이어서, 원하는 영역, 본 실시형태에서는 배선을 형성하는 영역의 양단의 TiO2에 광촉매 활성시키는 파장을 가지는 빛을 조사하여, 조사 영역을 형성한다. 광촉매 활성시키는 파장을 가지는 빛은 레이저광이어도 되며, 도 4의 장치를 사용해서 원하는 영역에 선택적으로 조사한다. 그러면, 조사 영역은 발유성을 나타낸다.Subsequently, in the desired region and the present embodiment, light having a wavelength for photocatalytic activation of TiO 2 at both ends of the region forming the wiring is irradiated to form an irradiation region. The light having a wavelength for photocatalytic activation may be laser light, and is selectively irradiated to a desired area using the apparatus of FIG. The irradiation area then exhibits oil repellency.

잉크젯법을 사용하여, 비조사 영역 상에서부터 또는 비조사 영역을 향하여, 용매중에 도전체가 혼입된 도트를 적하하여, 게이트 전극(2315)으로서 기능하는 도전막을 형성한다. 동시에 단자부에 있어서는 단자 전극(2340)을 형성한다.Using the inkjet method, dots in which a conductor is mixed in a solvent are dropped from the non-irradiation region or toward the non-irradiation region to form a conductive film that functions as the gate electrode 2315. At the same time, the terminal electrode 2340 is formed in the terminal portion.

이어서, 게이트 전극을 덮어서 게이트 절연막(2318)을 형성한다. 그 후에 플라즈마 CVD법 등에 의해 반도체막을 형성한다. 그리고 채널 보호막(2327)을 형성하기 위해서, 예를 들면 플라즈마 CVD법에 의해 절연막을 형성하고, 원하는 영역에, 원하는 형상이 되도록 패터닝한다. 이 때, 게이트 전극을 마스크로 하여 기판의 이면으로부터 노광함으로써, 채널 보호막(2327)을 형성 할 수 있다. 또한 채널 보호막은, 잉크젯법을 사용해서 폴리이미드 또는 폴리비닐 알코올 등을 적하해도 된다. 그 결과, 노광 공정을 생략할 수 있다.Subsequently, the gate insulating film 2318 is formed over the gate electrode. Thereafter, a semiconductor film is formed by a plasma CVD method or the like. In order to form the channel protective film 2327, an insulating film is formed by, for example, plasma CVD, and patterned so as to have a desired shape in a desired region. At this time, the channel protective film 2327 can be formed by exposing from the back surface of the substrate using the gate electrode as a mask. In addition, the channel protective film may be dripped with polyimide, polyvinyl alcohol, or the like using the inkjet method. As a result, the exposure step can be omitted.

그 후에 플라즈마 CVD법 등에 의해 일 도전형을 가지는 반도체막, 예를 들면 n형을 가지는 반도체막을 형성한다.Thereafter, a semiconductor film having one conductivity type, for example, a semiconductor film having n type, is formed by plasma CVD or the like.

이어서, n형 반도체막 위에, 잉크젯법이 의해 폴리이미드로 이루어진 마스크를 형성한다. 상기 마스크를 사용하여, 반도체막(2324), n형을 가지는 반도체막(2325, 2326)을 패터닝한다. 그 후에 마스크를 제거하기 위해서 세정한다.Subsequently, a mask made of polyimide is formed on the n-type semiconductor film by the inkjet method. Using the mask, the semiconductor film 2324 and the n-type semiconductor films 2325 and 2326 are patterned. After that, the mask is washed to remove the mask.

이어서, 배선(2323, 2322)을 형성한다. 배선(2323, 2322)은, 잉크젯법에 의해 형성할 수 있다. 배선(2323, 2322)은, 소위 소스 배선, 또는 드레인 배선으로서 기능한다.Subsequently, wirings 2323 and 2322 are formed. The wirings 2323 and 2322 can be formed by the inkjet method. The wirings 2323 and 2322 function as so-called source wirings or drain wirings.

이어서, 층간 절연막(2328)을 형성한다. 그리고, 층간 절연막에 배선(2322)에 이르는 콘택홀을 형성하고, 콘택홀에 전극(2330)을 형성한다.Next, an interlayer insulating film 2328 is formed. A contact hole reaching the wiring 2232 is formed in the interlayer insulating film, and an electrode 2330 is formed in the contact hole.

이어서, 전극(2330)을 통해 배선(2322)과 전기적으로 접속하는 전극(2329)을 형성한다. 동시에 단자부에 있어서 전극(2341)을 형성한다. 전극(2329, 2341)은 잉크젯법에 의해 형성할 수 있다. 전극(2329)은, 액정 표시장치에 있어서 화소 전극 으로서 기능한다. 전극(2329)으로서, 수계의 용매중에 도전체가 혼입된 도트를 사용할 수 있고, 특히 투명 도전체를 사용함으로써 투명 도전막을 형성할 수 있다.Next, an electrode 2329 is formed to be electrically connected to the wiring 2232 through the electrode 2330. At the same time, an electrode 2341 is formed in the terminal portion. The electrodes 2329 and 2341 can be formed by the inkjet method. The electrode 2329 functions as a pixel electrode in the liquid crystal display device. As the electrode 2329, a dot in which a conductor is mixed in an aqueous solvent can be used, and in particular, a transparent conductive film can be formed by using a transparent conductor.

이 단계에서, 도23에 나타내는 채널 스톱형의 TFT 및 화소 전극이 형성된 액정 표시 패널용의 TFT 기판이 완성된다. 이후의 공정은 실시형태 7과 동일하기 때문, 상세한 설명은 생략한다.In this step, the TFT substrate for the liquid crystal display panel in which the channel stop type TFT and the pixel electrode shown in Fig. 23 are formed is completed. Since the subsequent steps are the same as those in the seventh embodiment, detailed description is omitted.

본 실시형태에 있어서, 잉크젯법으로 얻어지는 배선, 또는 전극은, 실시형태 7에 나타나 있는 바와 같이, 감광재료를 포함시킨 도전막 재료액을 사용해서 토출한 후, 레이저광으로 노광을 행함으로써 형성할 수도 있다. 또한, 레지스트 마스크도 레이저광으로 노광을 행함으로써 형성할 수도 있다.In the present embodiment, the wiring or the electrode obtained by the inkjet method is formed by discharging using a conductive film material liquid containing a photosensitive material and then exposing with a laser beam, as shown in the seventh embodiment. It may be. Moreover, a resist mask can also be formed by exposing with a laser beam.

또한 본 실시형태는, 실시형태 1, 실시형태 7 내지 11의 어느 한가지와 자유롭게 조합할 수 있다.In addition, this embodiment can be combined freely with any one of Embodiment 1, Embodiments 7-11.

실시형태 12Embodiment 12

본 실시형태에서는, 액적 토출법에 의해 제조되는 순스태거형의 TFT를 스위칭 소자로 하는 액티브 매트릭스형 액정 표시장치의 제조방법을 도24에 나타낸다.In this embodiment, Fig. 24 shows a method of manufacturing an active matrix liquid crystal display device using a forward staggered TFT manufactured by the droplet ejection method as a switching element.

우선, 기판(2410) 위에 나중에 형성하는 액적 토출법에 의한 재료층과 밀착성을 향상시키기 위한 하지막(2411)을 형성한다.First, an underlayer 2411 is formed on the substrate 2410 to improve adhesion to the material layer by the droplet ejection method formed later.

이어서, 하지막(2411) 위에 액적 토출법에 의해, 소스 배선층(2423) 및 드레인 배선층(2424)을 형성한다.Next, the source wiring layer 2423 and the drain wiring layer 2424 are formed on the underlayer 2411 by the droplet discharging method.

또한 단자부에 있어서 단자 전극(2440)을 형성한다. 이것들의 층을 형성하는 도전성 재료로서는, Ag(은), Au(금), Cu(동)), W (텅스텐), Al(알루미늄) 등의 금속의 입자를 주성분으로 한 조성물을 사용할 수 있다. 특히, 소스 및 드레인 배선층은, 저저항화하는 것이 바람직하므로, 비저항값을 고려하여, 금, 은, 동의 어느 한가지의 재료를 용매에 용해 또는 분산시킨 것을 사용하는 것이 적합하며, 더욱 적합하게는, 저저항의 은, 동을 사용하면 된다. 용매는, 아세트산 부틸 등의 에스테르류, 이소프로필 알콜 등의 알콜류, 아세톤 등의 유기용제 등에 해당한다. 표면장력과 점도는, 용매의 농도를 조정하거나, 계면활성제 등을 가하거나 해서 적당하게 조정한다.In addition, the terminal electrode 2440 is formed in the terminal portion. As a conductive material which forms these layers, the composition which consists mainly of metal particles, such as Ag (silver), Au (gold), Cu (copper), W (tungsten), and A (aluminum), can be used. In particular, since the source and drain wiring layers are preferably made low in resistance, it is preferable to use a material obtained by dissolving or dispersing any one of gold, silver and copper in a solvent in consideration of the specific resistance value. Low resistance silver and copper may be used. The solvent corresponds to esters such as butyl acetate, alcohols such as isopropyl alcohol, organic solvents such as acetone, and the like. Surface tension and viscosity are appropriately adjusted by adjusting the concentration of the solvent or adding a surfactant.

이어서, n형의 반도체층을 전체면에 형성한 후, 소스 배선층(2423) 및 드레인 배선층(2424) 사이에 있는 n형의 반도체층을 에칭해서 제거한다.Next, after the n-type semiconductor layer is formed on the entire surface, the n-type semiconductor layer between the source wiring layer 2423 and the drain wiring layer 2424 is etched and removed.

이어서, 반도체막을 전체면에 형성한다. 반도체막은, 실란이나 게르만으로 대표되는 반도체 재료 가스를 사용해서 기상성장법이나 스퍼터링법으로 제조되는 아모퍼스 반도체막, 또는 세미아모퍼스 반도체막으로 형성한다.Next, a semiconductor film is formed on the whole surface. The semiconductor film is formed of an amorphous semiconductor film or a semi-amorphous semiconductor film produced by a vapor phase growth method or a sputtering method using a semiconductor material gas represented by silane or germane.

이어서, 액적 토출법에 의해 형성한 마스크를 형성하고, 반도체막과 n형의 반도체층의 패터닝을 행하여, 도24에 나타내는 반도체층(2427), n형의 반도체층(2425, 2426)을 형성한다. 반도체층(2427)은, 소스 배선층(2423) 및 드레인 배선층(2424)의 양쪽에 걸치도록 형성된다. 또한 소스 배선층(2423) 및 드레인 배선층(2424)과 반도체층(2427)의 사이에는 n형의 반도체층(2425, 2426)이 개재하고 있다.Subsequently, a mask formed by the droplet ejection method is formed, and the semiconductor film and the n-type semiconductor layer are patterned to form the semiconductor layer 2427 and the n-type semiconductor layers 2425 and 2426 shown in FIG. 24. . The semiconductor layer 2427 is formed to span both the source wiring layer 2423 and the drain wiring layer 2424. In addition, n-type semiconductor layers 2425 and 2426 are interposed between the source wiring layer 2423, the drain wiring layer 2424, and the semiconductor layer 2427.

이어서, 플라즈마 CVD법이나 스퍼터링법을 사용하여, 게이트 절연막을 단층 또는 적층 구조로 형성한다. 특히 바람직한 형태로서는, 질화규소로 이루어진 절연층, 산화 규소로 이루어진 절연층, 질화규소로 이루어진 절연층의 3층의 적층체를 게이트 절연막으로서 구성시킨다.Subsequently, the gate insulating film is formed in a single layer or a laminated structure by using the plasma CVD method or the sputtering method. As an especially preferable aspect, the laminated body of three layers of the insulating layer which consists of silicon nitride, the insulating layer which consists of silicon oxides, and the insulating layer which consists of silicon nitride is comprised as a gate insulating film.

이어서, 액적 토출법에 의해 형성한 마스크를 형성하고, 게이트 절연층(2418)의 패터닝을 행한다.Subsequently, a mask formed by the droplet discharging method is formed, and the gate insulating layer 2418 is patterned.

이어서, 게이트 배선(2415)을 액적 토출법으로 형성한다. 게이트 배선(2415)을 형성하는 도전성 재료로서는, Ag(은), Au(금), Cu(동), W (텅스텐), Al(알루미늄) 등의 금속의 입자를 주성분으로 한 조성물을 사용할 수 있다. 게이트 배선(2415)은 단자부까지 연장시켜, 대응하는 단자부의 단자 전극(2440)과 접해서 형성된다.Next, the gate wiring 2415 is formed by the droplet discharge method. As the conductive material for forming the gate wiring 2515, a composition containing, as a main component, metal particles such as Ag (silver), Au (gold), Cu (copper), W (tungsten), and Al (aluminum) can be used. . The gate wiring 2415 extends to the terminal portion and is formed in contact with the terminal electrode 2440 of the corresponding terminal portion.

이어서, 도포법에 의한 평탄한 층간 절연막(2428)을 형성한다. 또한 층간 절연막은, 도포법에 한정되지 않고, 기상성장법이나 스퍼터링법에 의해 형성된 산화 규소막 등의 무기절연막도 사용할 수 있다. 또한 보호막으로서 질화규소막을 플라즈마 CVD법이나 스퍼터링법으로 형성한 후, 도포법에 의한 평탄한 절연막을 적층해도 된다.Next, a flat interlayer insulating film 2428 by a coating method is formed. The interlayer insulating film is not limited to the coating method, and an inorganic insulating film such as a silicon oxide film formed by the vapor phase growth method or the sputtering method can also be used. In addition, after forming a silicon nitride film as a protective film by the plasma CDD method or sputtering method, you may laminate | stack a flat insulating film by a coating method.

이어서, 층간 절연막에 드레인 배선층(2424)에 이르는 콘택홀을 형성하고, 콘택홀에 전극(2430)을 형성한다.Next, a contact hole reaching the drain wiring layer 2424 is formed in the interlayer insulating film, and an electrode 2430 is formed in the contact hole.

이어서, 전극(2430)을 통해 드레인 배선층(2424)과 전기적으로 접속하는 전극(2429)을 형성한다. 동시에 단자부에 있어서 전극(2441)을 형성한다. 전극 2429, 2441은 잉크젯법에 의해 형성할 수 있다. 전극 2429은, 액정 표시장치에 있어서 화소 전극으로서 기능한다. 전극(2429)으로서, 수계의 용매중에 도전체가 혼입된 도트를 사용할 수 있고, 특히 투명 도전체를 사용함으로써 투명 도전막을 형성할 수 있다.Subsequently, an electrode 2429 is electrically connected to the drain wiring layer 2424 through the electrode 2430. At the same time, an electrode 2441 is formed in the terminal portion. The electrodes 2429 and 2441 can be formed by the inkjet method. The electrode 2429 functions as a pixel electrode in the liquid crystal display device. As the electrode 2429, a dot in which a conductor is mixed in an aqueous solvent can be used, and in particular, a transparent conductive film can be formed by using a transparent conductor.

이 단계에서, 도24에 나타내는 톱 게이트형(순스태거형)의 TFT 및 화소 전극이 형성된 액정 표시 패널용의 TFT 기판이 완성된다. 이후의 공정은 실시형태 7과 동일하기 때문에, 상세한 설명은 생략한다.In this step, the TFT substrate for the liquid crystal display panel in which the top gate type (forward stagger type) TFT and pixel electrode shown in Fig. 24 is formed is completed. Since the subsequent steps are the same as those in the seventh embodiment, detailed description is omitted.

본 실시형태에 있어서, 잉크젯법으로 얻어지는 배선, 또는 전극은, 실시형태 7에 나타나 있는 바와 같이, 감광 재료를 포함시킨 도전막 재료액을 사용해서 토출한후, 레이저광으로 노광을 행함으로써 형성할 수도 있다. 또한 레지스트 마스크도 레이저광으로 노광을 행함으로써 형성할 수도 있다.In the present embodiment, the wiring or the electrode obtained by the inkjet method is formed by discharging using a conductive film material liquid containing a photosensitive material and then exposing with a laser beam, as shown in the seventh embodiment. It may be. Moreover, a resist mask can also be formed by exposing with a laser beam.

또한 본 실시형태는, 실시형태 1, 실시형태 7 내지 10의 어느 한가지와 자유롭게 조합할 수 있다.In addition, this embodiment can be combined freely with any one of Embodiment 1, Embodiment 7-10.

이상의 구성으로 이루어진 본 발명에 대해서, 이하에 나타내는 실시예에서 더욱 상세한 상세한 설명을 행하는 것으로 한다.The present invention having the above configuration will be described in further detail in the following Examples.

실시예1Example 1

본 실시예는, 최선의 형태에 의해 제조되는 EL 표시 패널에 구동용의 드라이버 회로를 설치하는 예에 관하여 설명한다.This embodiment describes an example in which a driver circuit for driving is provided in an EL display panel manufactured by the best mode.

우선, COG 방식을 채용한 표시장치에 대해서, 도 11을 사용하여 설명한 다. 기판(1600) 위에는, 문자나 화상 등의 정보를 표시하는 화소부(1601), 주사측의 구동회로(1602)가 설치된다. 복수의 구동회로가 설치된 기판을, 사각형 모양으로 분리절단되고, 분리절단후의 구동회로(이하 드라이버 IC로 표기)(1605a, 1605b)는, 기판(1600) 위에 설치된다. 도11은 복수의 드라이버 IC(1605a, 1605b), 상기 드라이버 IC(1605a, 1605b)의 앞에 테이프(1604)를 실장하는 형태를 나타낸다, 또한 분할하는 크기를 화소부의 신호선측의 변의 길이와 거의 같게 하고, 단수의 드라이버 IC에, 상기 드라이버 IC의 앞에 테이프를 실장해도 된다.First, a display device employing a COX method will be described with reference to FIG. 11. On the substrate 1600, a pixel portion 1601 for displaying information such as a character and an image, and a driving circuit 1602 on the scanning side are provided. The board | substrate with which the some drive circuit was provided was cut | disconnected in square shape, and the drive circuit (it is hereafter described with driver IC) 1605a, 1605b after the separation cutting is provided on the board | substrate 1600. As shown in FIG. Fig. 11 shows a form in which the tape 1604 is mounted in front of the plurality of driver ICs 1605a and 1605b and the driver ICs 1605a and 1605b, and the dividing size is approximately equal to the length of the side of the signal line side of the pixel portion. The tape may be mounted on the single driver IC in front of the driver IC.

또한 TAB 방식을 채용해도 된다. 그 경우는, 복수의 테이프를 부착하고, 상기 테이프에 드라이버 IC를 설치하면 된다. COG 방식의 경우와 마찬가지로, 단수의 테이프에 단수의 드라이버 IC를 설치해도 되고, 이 경우에는, 강도의 문제에서, 드라이버 IC를 고정하는 금속편 등을 함께 부착하면 된다.In addition, a TA method may be employed. In that case, what is necessary is just to attach a some tape and to install a driver IC in the said tape. As in the case of the COB system, a single driver IC may be provided on a single tape, and in this case, a metal piece or the like for fixing the driver IC may be attached together due to the problem of strength.

이것들의 EL 표시 패널에 설치되는 드라이버 IC은, 생산성을 향상시키는 관점에서, 한변이 300mm 내지 1000mm 이상의 사각형 형상의 기판 위에 여러개 형성하면 된다.What is necessary is just to provide several driver ICs provided in these EL display panels on the rectangular board | substrate with one side 300 mm-1000 mm or more from a viewpoint of improving productivity.

즉, 기판 위에 구동회로부와 입출력 단자를 1개의 유니트로 하는 회로 패턴을 여러개 형성하고, 최후에 분할해서 추출하면 된다. 드라이버 IC의 긴 변의 길이는, 화소부의 한변의 길이나 화소 피치를 고려하여, 긴 변이 15 내지 80mm, 짧은 변이 1 내지 6mm의 사각형 모양으로 형성해도 좋고, 화소 영역의 한 변, 또는 화소부의 한 변과 각 구동회로의 한 변을 더한 길이로 형성해도 된다.In other words, a plurality of circuit patterns including one drive circuit unit and one input / output terminal as a unit may be formed on the substrate, and finally divided and extracted. The length of the long side of the driver IC may be formed in a rectangular shape having a long side of 15 to 80 mm and a short side of 1 to 6 mm in consideration of the length of one side of the pixel portion and the pixel pitch, and one side of the pixel region or one side of the pixel portion. And the length of one side of each drive circuit may be formed.

드라이버 IC의 IC칩에 대한 외형 치수의 우위성은 긴변 의 길이에 있으며, 긴 변이 15 내지 80mm로 형성된 드라이버 IC을 사용하면, 화소부에 대응해서 실장하는데에 필요한 수가 IC칩을 사용하는 경우보다도 적어도 되므로, 제조상의 수율을 향상시킬 수 있다. 또한 유리 기판 위에 드라이버 IC를 형성하면, 모체로서 사용하는 기판의 형상에 한정되지 않으므로 생산성을 손상하는 일이 없다. 이것은, 원형의 실리콘 웨이퍼에서 IC칩을 추출하는 경우와 비교하면, 큰 우위점이다.The superiority of the dimensions of the driver IC to the IC chip is in the long side, and when the driver IC formed with the long side of 15 to 80 mm is used, the number required for mounting corresponding to the pixel portion is at least smaller than that in the case of using the IC chip. The manufacturing yield can be improved. Moreover, when a driver IC is formed on a glass substrate, since it is not limited to the shape of the board | substrate used as a mother, there is no damage to productivity. This is a great advantage compared with the case where IC chip is extracted from a circular silicon wafer.

도 11에 있어서, 화소 영역(1601)의 외측의 영역에는, 구동회로가 형성된 드라이버 IC(1605a, 1605b)가 실장된다. 이것들의 드라이버 IC(1605a, 1605b)은, 신호선측의 구동회로이다. RGB 풀칼라에 대응한 화소 영역을 형성하기 위해서는, XGA급에서 신호선의 갯수가 3072개 필요하고, UXGA급에서는 4800개가 필요하게 된다. 이러한 개수로 형성된 신호선은, 화소 영역(1601)의 단부에서 수 블록마다 구분해서 인출선을 형성하고, 드라이버 IC(1605a, 1605b)의 출력 단자의 피치에 맞춰서 모아진다.In Fig. 11, driver ICs 1605a and 1605b in which a driving circuit is formed are mounted in an area outside the pixel region 1601. Figs. These driver ICs 1605a and 1605b are drive circuits on the signal line side. In order to form the pixel area corresponding to the RV full color, the number of signal lines in the AA class is required to be 3072, and the 4800 is required in the BA class. The number of signal lines formed in such a number forms a leader line by dividing every few blocks at the end of the pixel region 1601 and is collected in accordance with the pitch of the output terminals of the driver ICs 1605a and 1605b.

드라이버 IC은, 기판 위에 형성된 결정질 반도체에 의해 형성되는 것이 적합하며, 상기 결정질 반도체는 연속 발광의 레이저광을 조사함으로써 형성되는 것이 적합하다. 따라서, 해당 레이저광을 발생시키는 발진기로서는, 연속 발광의 고체 레이저 또는 기체 레이저를 사용한다. 연속 발광의 레이저를 사용하면, 결정 결함이 적고, 대입경의 다결정 반도체층을 사용하여, 트랜지스터를 작성하는 것이 가능해 진다. 또한, 이동도나 응답 속도가 양호하기 때문에 고속 구동이 가능해서, 종래보다도 소자의 동작 주파수를 향상시킬 수 있고, 특성 편차가 적기 때문에 높 은 신뢰성을 얻을 수 있다. 또한, 더욱 더 동작 주파수의 향상을 목적으로 하여, 트랜지스터의 채널 길이 방향과 레이저광의 주사 방향과 일치시키면 된다. 이것은, 연속 발광 레이저에 의한 레이저 결정화 공정에서는, 트랜지스터의 채널 길이 방향과 레이저광의 기판에 대한 주사 방향이 대략 평행(바람직하게는 -30°내지 30°)할 때에, 가장 높은 이동도가 얻어지기 때문이다. 또한 "채널 길이 방향"이란, 채널 형성 영역에 있어서, 전류가 흐르는 방향, 환언하면 전하가 이동하는 방향과 일치한다. 이렇게 제조한 트랜지스터는, 결정립이 채널 방향으로 연장되는 다결정 반도체층으로 구성되는 활성층을 가지고, 이것은 결정립계가 대강 채널 방향을 따라 형성되어 있는 것을 의미한다.The driver IC is preferably formed of a crystalline semiconductor formed on a substrate, and the crystalline semiconductor is preferably formed by irradiating laser light of continuous light emission. Therefore, as the oscillator for generating the laser beam, a solid state laser or a gas laser of continuous light emission is used. When the laser of continuous light emission is used, there are few crystal defects, and it becomes possible to produce a transistor using the polycrystal semiconductor layer of a large particle diameter. In addition, since the mobility and the response speed are good, high-speed driving is possible, so that the operating frequency of the device can be improved compared with the conventional one, and high reliability can be obtained because there is less characteristic variation. Further, for the purpose of further improving the operating frequency, the channel length direction of the transistor and the scanning direction of the laser beam may be matched. This is because, in the laser crystallization process by the continuous light emitting laser, the highest mobility is obtained when the channel length direction of the transistor and the scanning direction of the laser light with respect to the substrate are substantially parallel (preferably -30 ° to 30 °). to be. In addition, the "channel longitudinal direction" coincides with the direction in which current flows in the channel formation region, in other words, the direction in which charge moves. The transistor thus produced has an active layer composed of a polycrystalline semiconductor layer in which grains extend in the channel direction, which means that grain boundaries are formed along the rough channel direction.

레이저 결정화를 행하기 위해서는, 레이저광의 대폭적인 압축을 행하는 것이 바람직하며, 그것의 빔 스폿의 폭은, 드라이버 IC의 짧은 변의 동일한 폭의 1 내지 3mm 정도로 하는 것이 좋다. 또한 피조사체에 대하여, 충분하고 또한 효율적인 에너지 밀도를 확보하기 위해서, 레이저광의 조사 영역은, 직선 형태인 것이 바람직하다. 단, 여기에서 말하는 직선 형태란, 엄밀한 의미에서 선을 의미고 있는 것이 아니고, 애스팩트비가 큰 장방형 또는 장타원형을 의미한다. 예를 들면 애스팩트비가 2 이상(바람직하게는 10 내지 10000)의 것을 가리킨다. 이렇게, 레이저광의 빔 스폿의 폭을 드라이버 IC의 짧은 변과 같은 길이로 함으로써 생산성을 향상시킨 표시장치의 제조방법을 제공할 수 있다.In order to perform laser crystallization, it is preferable to greatly compress the laser light, and the width of the beam spot thereof is preferably about 1 to 3 mm of the same width of the short side of the driver IC. Moreover, in order to ensure sufficient and efficient energy density with respect to an irradiated object, it is preferable that the irradiation area of a laser beam is linear form. However, the straight form here does not mean a line in a strict sense, but means a rectangle or an ellipse with a large aspect ratio. For example, an aspect ratio points out two or more (preferably 10-10000). Thus, the manufacturing method of the display apparatus which improved productivity by making the width | variety of the beam spot of a laser beam the same length as the short side of driver IC can be provided.

도 11에서는, 주사선 구동회로는 화소부와 함께 일체 형성하고, 신호선 구동회로로서 드라이버 IC를 설치한 형태를 나타냈다. 그렇지만, 본 발명은 이 형태에 한정되지 않고, 주사선 구동회로 및 신호선 구동회로의 양쪽으로서, 드라이버 IC를 실장해도 된다. 그 경우에는, 주사선측과 신호선측에서 사용하는 드라이버 IC의 사양을 다른 것으로 하면 된다.In Fig. 11, the scan line driver circuit is formed integrally with the pixel portion, and the driver IC is provided as the signal line driver circuit. However, the present invention is not limited to this embodiment, and a driver IC may be mounted as both the scan line driver circuit and the signal line driver circuit. In that case, the specification of the driver IC used on the scanning line side and the signal line side may be different.

화소 영역(1601)은, 신호선과 주사선이 교차해서 매트릭스를 형성하고, 각 교차부에 대응해서 트랜지스터가 배치된다. 본 발명은, 화소 영역(1601)에 배치되는 트랜지스터로서, 비정질 반도체 또는 세미아모퍼스 반도체를 채널부로 한 TFT를 사용하는 것을 특징으로 한다. 비정질 반도체는, 플라즈마 CVD법이나 스퍼터링법 등의 방법에 의해 형성한다. 세미아모퍼스 반도체는, 플라즈마 CVD법으로 300도 이하의 온도에서 형성하는 것이 가능하며, 예를 들면 외형 치수 550×650mm의 무알칼리 유리 기판이라도, 트랜지스터를 형성하는데에 필요한 막두께를 단시간에 형성한다고 하는 특징을 가진다. 이러한 제조 기술의 특징은, 대화면의 표시장치를 제조하는데 유효하다. 또한 세미아모퍼스 TFT는, SAS로 채널 형성 영역을 구성함으로써 2 내지 10cm2/V?sec의 전계 효과 이동도를 얻을 수 있다. 따라서, 이 TFT를 화소의 스위칭용 소자나, 주사선측의 구동회로를 구성하는 소자로서 사용할 수 있다. 따라서, 시스템 온 패널화를 실현한 EL 표시 패널을 제조할 수 있다.In the pixel region 1601, a signal line and a scanning line cross each other to form a matrix, and transistors are disposed corresponding to each intersection. The present invention is characterized in that a TFT disposed in the pixel region 1601 is used as a TFT including an amorphous semiconductor or a semi-amorphous semiconductor as a channel portion. An amorphous semiconductor is formed by a method such as plasma CVD method or sputtering method. The semi-amorphous semiconductor can be formed at a temperature of 300 degrees or less by the plasma CVD method. For example, even in an alkali-free glass substrate having an external dimension of 550 x 650 mm, the film thickness required for forming a transistor is formed in a short time. It has the characteristic to The feature of this manufacturing technique is effective for manufacturing a large display device. In addition, the semi-amorphous TFT can obtain the field effect mobility of 2-10 cm <2> / Hz * sec by configuring a channel formation area | region with SAR. Therefore, this TFT can be used as an element for constituting a pixel switching element and a driving circuit on the scanning line side. Therefore, the EL display panel which realizes system on panelization can be manufactured.

또한, 도 11에서는, 반도체층을 SAS로 형성한 TFT를 사용함으로써, 주사선측 구동회로도 기판 위에 일체 형성하는 것을 전제로 하여 나타내고 있다. 반도체층을 AS로 형성한 TFT를 사용할 경우에는, 주사선측 구동회로 및 신호선측 구동회로의 양쪽을 드라이버 IC를 실장해도 된다.In FIG. 11, the TFT is formed of the semiconductor layer by using a SAR, and the scan line side driver circuit is also formed on the substrate. In the case of using the TFT formed of the semiconductor layer, the driver IC may be mounted on both the scanning line side driving circuit and the signal line side driving circuit.

그 경우에는, 주사선측과 신호선측에서 사용하는 드라이버 IC의 사양을 다른 것으로 하는 것이 적합하다. 예를 들면 주사선측의 드라이버 IC를 구성하는 트랜지스터에는 30V 정도의 내압이 요구되지만, 구동 주파수는 100kHz 이하로서, 비교적 고속동작은 요구되지 않는다. 따라서, 주사선측의 드라이버를 구성하는 트랜지스터의 채널 길이(L)은 충분히 크게 설정하는 것이 적합하다. 한편, 신호선측의 드라이버 IC의 트랜지스터에는, 12V 정도의 내압이 있으면 충분하지만, 구동 주파수는 3V에서 65MHz 정도로서, 고속동작이 요구된다. 그 때문에 드라이버를 구성하는 트랜지스터의 채널 길이 등은 미크론 룰로 설정하는 것이 적합하다.In that case, it is suitable to make the specification of the driver IC used on the scanning line side and the signal line side different. For example, the transistor constituting the driver IC on the scanning line side is required to have a breakdown voltage of about 30 V, but the driving frequency is 100 kHz or less, so that relatively high speed operation is not required. Therefore, it is appropriate to set the channel length L of the transistors constituting the driver on the scanning line side sufficiently large. On the other hand, the transistor of the driver IC on the signal line side is sufficient to have a breakdown voltage of about 12V, but the driving frequency is about 3MHz to 65MHz, and high speed operation is required. Therefore, it is suitable to set the channel length and the like of the transistors constituting the driver by the micron rule.

드라이버 IC의 설치 방법은, 특별하게 한정되는 것이 아니고, 공지의 COG 방법이나 와이어본딩 방법, 또는 TAB 방법을 사용할 수 있다.The installation method of the driver IC is not specifically limited, A well-known COB method, a wire bonding method, or the TA method can be used.

드라이버 IC의 두께는, 대향 기판과 같은 두께로 함로써 양자 사이의 높이는 거의 같은 것이 되어, 표시장치 전체로서의 초박형화에 기여한다. 또한 각각의 기판을 같은 재질의 것으로 제조함으로써, 이 표시장치에 온도변화가 생겨도 열응력이 발생하지 않아, TFT로 제조된 회로의 특성을 손상할 일은 없다. 그 밖에도, 본 실시예에서 도시한 바와 같이 IC칩보다도 길이가 긴 드라이버 IC로 구동회로를 설치함에 의해, 1개의 화소 영역에 대하여, 설치되는 드라이버 IC의 개수를 절감할 수 있다.The thickness of the driver IC has the same thickness as that of the opposing substrate, and the height between the two becomes almost the same, contributing to ultra-thinness of the entire display device. In addition, since each substrate is made of the same material, thermal stress does not occur even when a temperature change occurs in the display device, and the characteristics of the circuit manufactured by TFT are not damaged. In addition, as shown in the present embodiment, by providing the driver circuit with the driver IC having a length longer than the IC chip, the number of driver ICs installed in one pixel area can be reduced.

이상과 같이 하여, EL 표시 패널에 구동회로를 조립할 수 있다.As described above, the driving circuit can be assembled to the EL display panel.

또한 본 실시예는, 실시형태 1 내지 6의 어느 한가지와 자유롭게 조합할 수 있다.In addition, this Example can be combined freely with any one of Embodiments 1-6.

실시예2Example 2

본 실시예에서는, 박막 트랜지스터를 가지는 발광 장치에 대해서 도 12에서 설명한다.In this embodiment, a light emitting device having a thin film transistor is described with reference to FIG.

도 12a에 나타나 있는 바와 같이, 구동회로부(1310) 및 화소부(1311)에, 세미아모퍼스 실리콘 막을 활성층으로 하는 톱 게이트형의 n채널형 TFT를 설치하고 있다.As shown in Fig. 12A, a top gate type n-channel TFT having a semi-amorphous silicon film as an active layer is provided in the driving circuit portion 1310 and the pixel portion 1311.

이 톱 게이트형 TFT의 제조방법은, 실시예 6에 나타냈기 때문에, 여기에서는 상세한 설명은 생략하는 것으로 한다.Since the manufacturing method of this top gate type TFT was shown in Example 6, detailed description is abbreviate | omitted here.

본 실시예에서는, 화소부(1311)에 형성된 발광소자와 접속되는 n채널형 TFT는, 구동용 TFT(1301)로 표기한다. 구동용 TFT(1301)가 가지는 전극(제 1 전극으로 표기한다)의 단부를 덮도록, 제방이나 격벽으로 불리는 절연막(1302)을 형성한다. 절연막(1302)에는, 무기재료(산화 실리콘, 질화 실리콘, 산화 질화 실리콘 등), 감광성 또는 비감광성의 유기 재료(폴리이미드, 아크릴, 폴리아미드, 폴리이미드 아미드, 레지스트 또는 벤조시클로부텐), 규소(Si)과 산소(O)의 결합으로 골격 구조가 구성되고, 치환기에 적어도 수소를 포함한, 또는 치환기에 불소, 알킬기, 또는 방향족 탄화수소 중 적어도 1종을 가지는 재료, 소위 실록산, 및 그것들의 적층구조를 사용할 수 있다. 유기 재료로서, 포지티브형 감광성 유기 수지 또는 네가티브형 감광성 유기 수지를 사용할 수 있다.In this embodiment, an n-channel type TFT that is connected to a light emitting element formed in the pixel portion 1311 is referred to as a driving TFT 1301. An insulating film 1302 called an embankment or a partition wall is formed so as to cover an end portion of an electrode (denoted as a first electrode) of the driving TFT 1301. The insulating film 1302 includes inorganic materials (silicon oxide, silicon nitride, silicon oxynitride, etc.), photosensitive or non-photosensitive organic materials (polyimide, acrylic, polyamide, polyimide amide, resist, or benzocyclobutene), silicon ( Si) and oxygen (O) combine to form a skeletal structure and include a material containing at least hydrogen as a substituent or at least one of fluorine, an alkyl group, or an aromatic hydrocarbon as a substituent, a so-called siloxane, and a stacked structure thereof. Can be used. As the organic material, a positive photosensitive organic resin or a negative photosensitive organic resin can be used.

제 1 전극 상에 있어서, 절연막(1302)에 개구부를 형성한다. 개구부에는, 전 계발광층(1303)이 설치되고, 전계발광층 및 절연막(1302)을 덮도록 발광소자의 제 2 전극(1304)이 설치된다.An opening is formed in the insulating film 1302 on the first electrode. An electroluminescent layer 1303 is provided in the opening, and a second electrode 1304 of the light emitting element is provided so as to cover the electroluminescent layer and the insulating film 1302.

또한, 전계발광층이 형성하는 분자 여기자의 종류로서는 일중항 여기상태와 삼중항 여기상태가 가능하며, 기저상태는 보통 일중항 상태이기 때문에, 일중항 여기상태로부터의 발광은 형광, 삼중항 여기상태로부터의 발광은 인광으로 불린다. 전계발광층으로부터의 발광은, 어느쪽의 여기상태가 기여하는 경우도 포함된다. 더구나, 형광과 인광을 조합하여 사용해도 되고, 각 RGB의 발광 특성(발광 휘도나 수명 등)에 의해 선택할 수 있다.In addition, as the types of molecular excitons formed in the electroluminescent layer, singlet excitation states and triplet excitation states are possible, and since the ground state is usually a singlet state, the light emission from the singlet excitation state is from fluorescence and triplet excitation states. The emission of light is called phosphorescence. Light emission from the electroluminescent layer includes cases in which either excited state contributes. Moreover, you may use combining fluorescence and phosphorescence, and it can select according to the light emission characteristic (emission brightness, lifetime, etc.) of each RV.

전계발광층(1303)은, 제 1 전극측에서 순차적으로, HIL(홀 주입층), HTL(홀 수송층), EML(발광층), ETL(전자수송층), EIL(전자주입층)의 순서로 적층되어 있다. 또한 전계발광층은, 적층 구조 이외에 단층 구조, 또는 혼합 구조를 채용할 수 있다.The electroluminescent layer 1303 is sequentially stacked on the first electrode side in the order of HIL (hole injection layer), HTL (hole transport layer), EML (light emitting layer), ETL (electron transport layer), EIL (electron injection layer) have. In addition, the electroluminescent layer may adopt a single layer structure or a mixed structure in addition to the laminated structure.

또한 전계발광층(1303)으로서, 풀칼라 표시로 하는 경우, 적색(R), 녹색(G), 청색(B)의 발광을 나타내는 재료를, 각각 증착 마스크를 사용한 증착법, 또는 잉크젯법 등에 의해 선택적으로 형성하면 된다.As the electroluminescent layer 1303, in the case of full color display, a material showing light emission of red (R), green (G), and blue (B) is selectively selected by a vapor deposition method using an evaporation mask, an inkjet method, or the like. It can be formed.

구체적으로는, HIL로서 CuPc나 PEDOT, HTL로서 α-NPD, ETL로서 BCP이나 Alq3, EIL로서 BCP:Li나 CaF2을 각각 사용한다. 또한 예를 들면 EML은, R, G, B의 각각의 발광색에 대응한 도펀트(R의 경우 DCM 등, G의 경우 DMQD 등)을 도프한 Alq3를 사용하면 된다. 또한, 전계 발광층은 상기 적층 구조의 재료에 한정되지 않는다. 예를 들면 CuPc나 PEDOT 대신에 산화몰리브덴(MoOx: x=2~3) 등의 산화물과 α-NPD나 루브렌을 공증착해서 형성하여, 홀 주입성을 향상시킬 수도 있다. 이러한 재료는, 유기 재료(저분자 또는 고분자를 포함한다), 또는 유기 재료와 무기 재료의 복합재료를 사용할 수 있다.Specifically, as the HIL as CuPc or PEDOT, BCP and Alq 3, an EIL HTL as α-NPD, ETL BCP: Li or uses CaF 2, respectively. For example, EML may use Agel 3 doped with a dopant (eg, DC in the case of R, DMD, etc. in the case of G) corresponding to the emission colors of R, G, and B. In addition, an electroluminescent layer is not limited to the material of the said laminated structure. For example, instead of CuPc or POD, oxides such as molybdenum oxide (MO x : x = 2 to 3) and α-NPD or rubrene may be co-deposited to form hole injection properties. As such a material, an organic material (including a low molecule or a polymer) or a composite material of an organic material and an inorganic material can be used.

또한 백색의 발광을 나타내는 전계발광층을 형성하는 경우, 칼라 필터, 또는 칼라 필터 및 색 변환층 등을 별도 설치함으로써 풀칼라 표시를 행할 수 있다. 칼라 필터나 색 변환층은, 예를 들면 제 2 기판(밀봉기판)에 설치한 후, 서로 부착하면 된다.. 칼라 필터나 색 변환층은 잉크젯법에 의해 형성할 수 있다. 물론, 백색 이외의 발광을 나타내는 전계발광층을 형성해서 단색의 발광 장치를 형성해도 된다. 또한 단색 표시가 가능한 에어리어 칼라 타입의 표시장치를 형성해도 된다.In addition, when forming the electroluminescent layer which shows white light emission, full color display can be performed by providing a color filter or a color filter, a color conversion layer, etc. separately. What is necessary is just to provide a color filter and a color conversion layer, for example to a 2nd board | substrate (sealing board | substrate), and to affix mutually. A color filter and a color conversion layer can be formed by the inkjet method. Of course, you may form the electroluminescent layer which shows light emission other than white, and form a monochromatic light emitting device. Further, an area color type display device capable of monochrome display may be provided.

또한 제 1 전극 및 제 2 전극(1304)은 일함수를 고려해서 재료를 선택할 필요가 있다. 단 제 1 전극 및 제 2 전극은, 화소 구성에 의해 모두 양극, 또는 음극이 될 수 있다. 본 실시예에서는, 구동용 TFT의 극성이 N채널형이기 때문에, 제 1 전극을 음극, 제 2 전극을 양극으로 하면 바람직하다. 또한 구동용 TFT의 극성이 p채널형일 경우, 제 1 전극을 양극, 제 2 전극을 음극으로 하면 된다.In addition, the first electrode and the second electrode 1304 need to select a material in consideration of the work function. However, both the first electrode and the second electrode can be an anode or a cathode by the pixel configuration. In this embodiment, since the polarity of the driving TFT is an N-channel type, it is preferable to make the first electrode the cathode and the second electrode the anode. In the case where the driving TFT has a polarity of p-channel type, the first electrode may be an anode and the second electrode may be a cathode.

본 실시예에서는, 구동용 TFT의 극성이 N채널형이기 때문에, 전자의 이동 방향을 고려하면, 제 1 전극을 음극, EIL(전자주입층), ETL(전자수송층), EML(발광층), HTL(홀 수송층), HIL(홀 주입층), 제 2 전극을 양극으로 하면 바람직하다.In this embodiment, since the polarity of the driving TFT is an N-channel type, considering the direction of movement of electrons, the first electrode may be a cathode, EL (electron injection layer), ETL (electron transport layer), EML (light emitting layer), or HTL. (Hole transport layer), HIL (hole injection layer), and a 2nd electrode are preferable as an anode.

제 2 전극을 덮는 패시베이션 막으로서, DLC 등을 스퍼터링법이나 CVD법에 의해 절연막을 형성하면 된다. 그 결과, 수분이나 산소의 침입을 방지할 수 있다. 또한 제 1 전극, 제 2 전극, 기타 전극에 의해, 표시 수단의 측면을 덮어서 산소나 수분의 침입을 막을 수도 있다. 이어서, 밀봉기판을 접합시킨다. 밀봉기판에 의해 형성되는 공간에는, 질소를 봉입하거나, 건조제를 배치해도 된다. 또한 밀봉기판에 의해 형성되는 공간에는, 투광성을 가지고, 흡수성이 높은 수지를 충전해도 된다.As a passivation film which covers a 2nd electrode, DLC etc. may be formed in the insulating film by sputtering method or CCD method. As a result, intrusion of moisture or oxygen can be prevented. In addition, the first electrode, the second electrode, and the other electrode can cover the side surface of the display means to prevent the ingress of oxygen or moisture. Next, the sealing substrate is bonded. Nitrogen may be enclosed or a desiccant may be arrange | positioned in the space formed by the sealing substrate. In addition, the space formed by the sealing substrate may be filled with a resin having light transmittance and high water absorption.

또한 콘트라스트를 높이기 위해서, 편광판 또는 원편광판을 형성해도 된다. 예를 들면 표시면의 일면 또는 양면에 편광판, 혹은 원편광판을 설치할 수 있다.Moreover, in order to raise contrast, you may form a polarizing plate or a circularly polarizing plate. For example, a polarizing plate or a circular polarizing plate can be provided on one surface or both surfaces of the display surface.

이렇게 형성된 구조를 가지는 발광 장치에 있어서, 본 실시예에서는 제 1 전극 및 제 2 전극에 투광성을 가지는 재료(ITO 혹은 ITSO)을 사용한다. 그 때문에, 신호선에서 입력되는 비디오신호에 따른 휘도로 전계발광층으로부터 빛이 출사 방향 1305, 및 출사 방향 1306으로 출사한다.In the light emitting device having the structure thus formed, in this embodiment, a material (ITO or ITO) having light transmitting property to the first electrode and the second electrode is used. Therefore, light is emitted from the electroluminescent layer in the emission direction 1305 and the emission direction 1306 at the luminance corresponding to the video signal input from the signal line.

또한 도 12a와는 일부 구성이 다른 구조예를 도 12b에 나타낸다.12A shows a structural example in which some configuration is different from that in FIG. 12A.

도 12b에는 나타내는 발광 장치의 구조는, 구동회로부(1310) 및 화소부(1311)에, 채널에치형의 n채널형 TFT를 설치하고 있다.In the structure of the light emitting device shown in FIG. 12B, a channel etch type n-channel TFT is provided in the driving circuit portion 1310 and the pixel portion 1311.

이 채널에치형의 TFT의 제조방법은, 실시예 1에 나타냈기 때문에, 여기에서는 상세한 설명은 생략하는 것으로 한다.Since the manufacturing method of this channel etch type TFT is shown in Example 1, detailed description is abbreviate | omitted here.

도 12a와 마찬가지로, 화소부(1311)에 형성된 발광소자와 접속되는 n채널형 TFT는, 구동용 TFT(1301)로 표기한다. 제 1 전극은 비투광성, 바람직하게는 반사성이 높은 도전막으로 하고, 제 2 전극(1304)은 투광성을 가지는 도전막으로 하는 점이 도 12a와 다르다. 그 때문에 빛의 출사 방향 1305은 밀봉기판측뿐이다.As in FIG. 12A, an n-channel type TFT that is connected to a light emitting element formed in the pixel portion 1311 is referred to as a driving TFT 1301. 12A differs in that the first electrode is a non-transmissive, preferably highly conductive, conductive film, and the second electrode 1304 is a transparent, conductive film. Therefore, the light exit direction 1305 is only on the sealing substrate side.

또한 도 12a와는 일부 구성이 다른 다른 구조예를 도 12c에 나타낸다.12C shows another structural example in which some configurations are different from those in FIG. 12A.

도 12c에 나타내는 발광 장치의 구조는, 구동회로부(1310) 및 화소부(1311)에, 채널 스톱형의 n채널형 TFT를 설치하고 있다.In the structure of the light emitting device shown in FIG. 12C, the channel stop type n-channel TFT is provided in the driving circuit portion 1310 and the pixel portion 1311.

이 채널 스톱형의 TFT의 제조방법은, 실시예 5에 나타냈기 때문에, 여기에서는 상세한 설명은 생략하는 것으로 한다.Since the manufacturing method of this channel stop type | system | group TFT was shown in Example 5, detailed description is abbreviate | omitted here.

도 12a와 마찬가지로, 화소부(1311)에 형성된 발광소자와 접속되는 n채널형 TFT는, 구동용 TFT(1301)로 표기한다. 도 12c에 예시된 것과 같은 구조는, 제 1 전극은 투광성을 가지는 도전막으로 하고, 제 2 전극(1304)은 비투광성, 바람직하게는 반사성이 높은 도전막으로 하는 점이 도 12a과 다르다. 그 때문에, 빛의 출사 방향 1306이 기판측뿐이다.As in FIG. 12A, an n-channel type TFT that is connected to a light emitting element formed in the pixel portion 1311 is referred to as a driving TFT 1301. The structure as illustrated in Fig. 12C differs from Fig. 12A in that the first electrode is a conductive film having a light transmissive property, and the second electrode 1304 is a non-transmissive, preferably highly conductive film. Therefore, the light emission direction 1306 is only the substrate side.

이상, 각 박막 트랜지스터를 사용해서 발광 장치의 구조에 관하여 설명했지만, 박막 트랜지스터의 구성과, 발광 장치의 구조는 어떻게 조합해도 된다.As mentioned above, although the structure of a light emitting device was demonstrated using each thin film transistor, you may combine the structure of a thin film transistor and the structure of a light emitting device.

또한 본 실시예는, 실시형태 1 내지 6, 실시예 1의 어느 한 개와 자유롭게 조합할 수 있다.In addition, this Example can be combined freely with any one of Embodiments 1-6 and Example 1.

실시예3Example 3

본 실시예에서는 EL 표시 패널의 화소의 구성에 대해서, 도 13에 나타내는 등가회로도를 참조해서 설명한다.In this embodiment, the structure of the pixel of the EL display panel will be described with reference to the equivalent circuit diagram shown in FIG.

도 13a에 나타내는 화소는, 열방향으로 신호선(1410) 및 전원선(1411 내지 1413), 행방향으로 주사선(1414)이 배치된다. 또한 스위칭용 TFT(1401), 구동용 TFT(1403), 전류제어용 TFT(1404), 용량소자(1402) 및 발광소자(1405)를 가진다.In the pixel shown in FIG. 13A, signal lines 1410 and power lines 1411 to 1413 are arranged in the column direction, and scanning lines 1414 are arranged in the row direction. A switching TFT 1401, a driving TFT 1403, a current control TFT 1404, a capacitor 1402, and a light emitting element 1405 are provided.

도 13c에 나타내는 화소는, TFT(1403)의 게이트 전극이, 행방향으로 배치된 전원선(1412)에 접속되는 점이 다르며, 그 이외는 도 13a에 나타내는 화소와 같은 구성이다. 즉, 도 13a와 도 13c에 나타내는 양쪽 화소는, 같은 등가회로도를 나타낸다. 그렇지만, 열방향으로 전원선(1412)이 배치될 경우(도 13a)와, 행방향으로 전원선(1412)이 배치될 경우(도 13c)에는 각 전원선은 다른 레이어의 도전체층으로 형성된다. 여기에서는, 구동용 TFT(1403)의 게이트 전극이 접속되는 배선에 주목하여, 이것들을 제조하는 레이어가 다른 것을 나타내기 위해, 도 13a, 도 13c로서 나누어서 기재한다.The pixel shown in FIG. 13C differs in that the gate electrode of the TFT 1403 is connected to the power supply line 1412 arranged in the row direction. Other than that, the pixel shown in FIG. 13C has the same configuration as the pixel shown in FIG. 13A. That is, both pixels shown in FIG. 13A and 13C show the same equivalent circuit diagram. However, when the power lines 1412 are arranged in the column direction (FIG. 13A) and when the power lines 1412 are arranged in the row direction (FIG. 13C), each power line is formed of a conductor layer of a different layer. Here, paying attention to the wiring to which the gate electrode of the driving TFT 1403 is connected, it describes separately as FIG. 13A and FIG. 13C to show that the layer which manufactures these is different.

도 13a, 도 13c에 나타내는 화소의 특징으로서, 화소 내에 TFT(1403, 1404)가 직렬로 접속되고 있고, TFT 1403의 채널 길이 L3, 채널 폭 W3, TFT 1404의 채널 길이 L4, 채널 폭 W4은, L3/W3:L4/W4=5 내지 6000:1을 충족시키도록 설정되는 점을 들 수 있다. 6000:1을 충족시킬 경우의 일례로서는, L3가 500㎛, W3가 3㎛, L4가 3㎛, W4가 100㎛인 경우가 있다.As a characteristic of the pixel shown in FIGS. 13A and 13C, the TFTs 1403 and 1404 are connected in series in the pixel, and the channel length L3 of the TFT 1403, the channel width W3, the channel length L4 of the TFT 1404, and the channel width W4 are as follows. And L3 / W3: L4 / W4 = 5 to 6000: 1. As an example of satisfying 6000: 1, L3 may be 500 micrometers, W3 may be 3 micrometers, L4 may be 3 micrometers, and W4 may be 100 micrometers.

또한, TFT 1403은, 포화 영역에서 동작해 발광소자(1405)에 흐르는 전류치를 제어하는 역할을 하고, TFT 1404는 선형 영역에서 동작해 발광소자 1405에 대한 전류의 공급을 제어하는 역할을 가진다. 양 TFT는 같은 도전형을 가지고 있으면 제조 공정상 바람직하다. 또한 TFT 1403에는, 인핸스먼트형 뿐만 아니라, 디플리션형의 TFT를 사용해도 된다. 상기 구성을 가지는 본 발명은, TFT 1404가 선형 영역에서 동작하기 때문에, TFT 1404의 VGS의 약간의 변동은 발광소자 1405의 전류치에 영향을 끼치지 않는다. 즉, 발광소자 1405의 전류치는, 포화 영역에서 동작하는 TFT 1403에 의해 결정된다. 상기 구성을 가지는 본 발명은, TFT의 특성 편차에 기인한 발광소자의 휘도편차를 개선해서 화질을 향상시킨 표시장치를 제공할 수 있다.In addition, the TFT 1403 operates in the saturation region to control the current value flowing through the light emitting device 1405, and the TFT 1404 operates in the linear region to control the supply of current to the light emitting device 1405. Both TFTs are preferable in the manufacturing process as long as they have the same conductivity type. In addition to the enhancement type, the TFT 1403 may be a TFT of a deflation type. In the present invention having the above configuration, since the TFT 1404 operates in the linear region, slight fluctuations in the GS of the TFT 1404 do not affect the current value of the light emitting element 1405. That is, the current value of the light emitting element 1405 is determined by the TFT 1403 operating in the saturation region. The present invention having the above structure can provide a display device in which the image quality is improved by improving the luminance deviation of the light emitting element due to the characteristic variation of the TFT.

도 13a 내지 도 13d에 나타내는 화소에 있어서, TFT 1401은, 화소에 대한 비디오 신호의 입력을 제어하는 것이며, TFT 1401가 온되어, 화소 내에 비디오 신호가 입력되면, 용량소자(1402)에 그 비디오 신호가 유지된다. 또한, 도 13a, 도 13c에는, 용량소자(1402)를 설치한 구성을 나타냈지만, 본 발명은 이것에 한정되지 않고, 비디오 신호를 유지하는 용량이 게이트 용량 등으로 조달하는 것이 가능할 경우에는, 명시적으로 용량소자(1402)를 설치하지 않아도 된다.In the pixels shown in FIGS. 13A to 13D, the TFT 1401 controls the input of a video signal to a pixel. When the TFT 1401 is turned on and a video signal is input into the pixel, the video signal is input to the capacitor 1402. Is maintained. 13A and 13C show a configuration in which the capacitor 1402 is provided, the present invention is not limited to this, and when the capacitance for holding the video signal can be provided by the gate capacitance or the like, it is specified. It is not necessary to provide the capacitor 1402.

발광소자 1405은, 2개의 전극 사이에 전계발광층이 끼워진 구조를 가지고, 순바이어스 방향의 전압이 인가되도록, 화소 전극과 대향 전극의 사이(양극과 음극의 사이)에 전위차가 설정된다. 전계발광층은 유기 재료나 무기재료 등의 광범하게 걸치는 재료에 의해 구성되고, 이 전계발광층에 있어서의 루미네션스에는, 일중항 여기상태로부터 기저상태로 되돌아올 때의 발광(형광)과, 삼중항 여기상태로부터 기저상태로 되돌아올 때의 발광(인광)이 포함된다.The light emitting element 1405 has a structure in which an electroluminescent layer is sandwiched between two electrodes, and a potential difference is set between the pixel electrode and the counter electrode (between the positive electrode and the negative electrode) so that a voltage in the forward bias direction is applied. The electroluminescent layer is composed of a material which is widely applied such as an organic material or an inorganic material. The luminescence in the electroluminescent layer includes light emission (fluorescence) when returning from the singlet excited state to the ground state, and triplet. Light emission (phosphorescence) when returning from the excited state to the ground state is included.

도 13b에 나타내는 화소는, TFT(1406)와 주사선(1415)을 추가하고 있는 것 이외는, 도 13a에 나타내는 화소 구성과 같다. 마찬가지로, 도 13d에 나타내는 화소는, TFT(1406)와 주사선(1415)을 추가하고 있는 것 이외는, 도 13c에 나타내는 화소 구성과 같다.The pixel shown in FIG. 13B is the same as the pixel configuration shown in FIG. 13A except that the TFT 1406 and the scan line 1415 are added. Similarly, the pixel shown in FIG. 13D is the same as the pixel configuration shown in FIG. 13C except that the TFT 1406 and the scan line 1415 are added.

TFT(1406)는, 새롭게 배치된 주사선(1415)에 의해 온 또는 오프가 제어된다. TFT(1406)가 온이 되면, 용량소자(1402)에 유지된 전하는 방전하여, TFT(1406)가 오프된다. 즉, TFT(1406)의 배치에 의해, 강제적으로 발광소자(1405)에 전류가 흐르지 않는 상태를 만들 수 있다. 따라서, 도 13b, 도 13d의 구성은, 모든 화소에 대한 신호의 기록을 기다리지 않고, 기록 기간의 개시와 동시 또는 직후에 점등 기간을 개시할 수 있으므로, 듀티비를 향상하는 것이 가능해진다.The TFT 1406 is controlled to be turned on or off by the newly arranged scanning line 1415. When the TFT 1406 is turned on, the electric charge held by the capacitor 1402 discharges, and the TFT 1406 is turned off. That is, by arranging the TFT 1406, it is possible to create a state in which no current flows in the light emitting element 1405 forcibly. Therefore, the configurations in Figs. 13B and 13D can start the lighting period simultaneously with or immediately after the start of the recording period without waiting for the recording of the signals for all the pixels, so that the duty ratio can be improved.

도 13e에 나타내는 화소는, 열방향으로 신호선(1450), 전원선(1451, 1452), 행방향으로 주사선(1453)이 배치된다. 또한 스위칭용 TFT(1441), 구동용 TFT(1443), 용량소자(1442) 및 발광소자(1444)를 가진다. 도 13f에 나타내는 화소는, TFT(1445)와 주사선(1454)을 추가하고 있는 것 이외는, 도 13e에 나타내는 화소 구성과 같다. 또한, 도 13f의 구성도, TFT(1445)의 배치에 의해, 듀티비를 향상하는 것이 가능해진다.In the pixel shown in FIG. 13E, signal lines 1450, power lines 1451 and 1452, and scanning lines 1453 are arranged in the row direction in the column direction. In addition, the switching TFT 1441, the driving TFT 1443, the capacitor 1442, and the light emitting element 1444 are provided. The pixel shown in FIG. 13F is the same as the pixel configuration shown in FIG. 13E except that the TFT 1445 and the scan line 1454 are added. 13F also enables the duty ratio to be improved by arranging the TFT 1445.

또한 본 실시예는, 실시형태 1 내지 6, 실시예 1, 실시예 2의 어느 한 개와 자유롭게 조합할 수 있다.In addition, a present Example can be combined freely with any one of Embodiment 1-6, Example 1, and Example 2.

실시예4Example 4

본 실시예에서는, 표시 모듈에 관하여 설명한다. 표시 모듈의 일례로서, 발광 표시 모듈의 단면도를 도 14을 사용해서 나타낸다.In the present embodiment, the display module will be described. As an example of the display module, a cross-sectional view of the light emitting display module is shown using FIG. 14.

도14a는, 액티브 매트릭스 기판(1201)과 밀봉기판(1202)이, 씰재(1200)에 의해 고정된 발광 표시 모듈의 단면을 나타내고 있고, 이것들의 사이에는 화소부(1203)가 설치되어 표시 영역을 형성하고 있다.Fig. 14A shows a cross section of a light emitting display module in which an active matrix substrate 1201 and a sealing substrate 1202 are fixed by a seal member 1200, and a pixel portion 1203 is provided between these to display a display area. Forming.

밀봉기판(1202)과, 화소부(1203) 사이에는, 공간(1204)이 형성된다. 공간에는, 불활성 가스, 예를 들면 질소 가스를 충전하거나, 흡수성이 높은 재료를 가지는 투광성 수지를 형성하여, 수분이나 산소의 침입의 방지를 더욱 더 높일 수 있다. 또한 투광성을 가지고, 흡수성이 높은 수지를 형성해도 된다. 투광성을 가지는 수지에 의해, 발광소자로부터의 빛이 제 2 기판측에 출사될 경우라도, 투과율을 저감하는 않고 형성할 수 있다.A space 1204 is formed between the sealing substrate 1202 and the pixel portion 1203. The space can be filled with an inert gas, for example nitrogen gas, or a translucent resin having a highly absorbent material can further increase the prevention of ingress of moisture or oxygen. Moreover, you may form resin which has light transmittance and high water absorption. Resin having light transmittance can be formed without reducing the transmittance even when light from the light emitting element is emitted to the second substrate side.

또한, 콘트라스트를 높이기 위해서, 모듈의 적어도 화소부에 편광판, 또는 원편광판(편광판, 1/4λ 판 및 1/2λ판)을 구비하면 된다. 밀봉기판(1202)측으로부터 표시를 인식할 경우, 밀봉기판(1202)에서 순서대로, 1/4λ 판 및 1/2λ 판(1205), 편광판(1206)을 설치하면 된다. 편광판 위에 반사방지막을 더 형성해도 된다.In order to increase the contrast, a polarizing plate or a circular polarizing plate (polarizing plate, 1 / 4λ plate, and 1 / 2λ plate) may be provided at least in the pixel portion of the module. When the display is recognized from the sealing substrate 1202 side, the sealing substrate 1202 may be provided with a 1/4 lambda plate, a 1/2 lambda plate 1205, and a polarizing plate 1206 in this order. An antireflection film may be further formed on the polarizing plate.

또한 밀봉기판(1202) 및 액티브 매트릭스 기판(1201)의 양쪽으로부터 표시를 인식하는 경우, 액티브 매트릭스 기판(1201)의 표면에도 마찬가지로, 1/4λ 판 및 1/2λ 판(1205), 편광판(1206)을 설치하면 된다.In addition, when the display is recognized from both the sealing substrate 1202 and the active matrix substrate 1201, the surfaces of the active matrix substrate 1201 are similarly applied to the 1 / 4λ plate, 1 / 2λ plate 1205, and polarizing plate 1206. Install it.

액티브 매트릭스 기판(1201)에 설치된 접속 단자(1208)에는, FPC(1209)를 통해 배선 기판(1210)이 접속되어 있다. FPC 또는 접속 배선에는 화소 구동회로(IC칩, 드라이버 IC 등)(1211)이 설치되고, 배선 기판(1210)에는, 콘트롤회로나 전원회로 등의 외부 회로(1212)가 조립되어 있다.The wiring board 1210 is connected to the connection terminal 1208 provided in the active matrix substrate 1201 through the FPC 1209. The pixel drive circuit (IC chip, driver IC, etc.) 1211 is provided in the FPC or the connection wiring, and external circuits 1212 such as a control circuit and a power supply circuit are assembled in the wiring board 1210.

또한 도 14b에 나타나 있는 바와 같이 화소부(1203)과 편광판의 사이, 또는 화소부와 원편광판판 사이에 착색층(1207)을 설치할 수 있다. 이 경우, 화소부에 백색 발광이 가능한 발광소자를 설치하고, RGB을 나타내는 착색층을 별도 형성함으로써 풀칼라 표시를 할 수 있다. 또한 화소부에 청색 발광이 가능한 발광소자를 설치하고, 색 변환층 등을 별도설치함으로써 풀칼라 표시를 할 수 있다. 또한 각 화소부, 적색, 녹색, 청색의 발광을 나타내는 발광소자를 형성하고, 또한 착색층을 사용할 수도 있다. 이러한 표시 모듈은, 각 RBG의 색순도가 높아, 고정세한 표시가 가능해진다.As shown in Fig. 14B, a colored layer 1207 can be provided between the pixel portion 1203 and the polarizing plate, or between the pixel portion and the circular polarizing plate. In this case, full-color display can be performed by providing the light emitting element which can emit white light in a pixel part, and separately forming the colored layer which shows R '. In addition, a full color display can be performed by providing a light emitting element capable of emitting blue light in a pixel portion and separately providing a color conversion layer. In addition, a light emitting device for emitting light of each pixel portion, red, green, and blue may be formed, and a colored layer may be used. Such a display module has high color purity of each R 'and enables high-definition display.

도 14c에 있어서는, 도 14a와 달리, 대향 기판을 사용하지 않고 필름 또는 수지 등의 보호막(1221)을 사용해서 액티브 매트릭스 기판 및 발광소자를 봉지하는 경우를 나타낸다. 화소부(1203)의 제 2 화소 전극을 덮어, 보호막(1221)이 설치된다. 제 2 보호막으로서, 에폭시 수지, 우레탄 수지,또는 실리콘 수지 등의 유기 재료를 사용할 수 있다. 또한 제 2 보호막은, 액적 토출법에 의해 폴리머 재료를 적하해서 형성해도 된다. 본 실시예에서는, 디스펜서를 사용해서 에폭시 수지를 토출하고, 건조시킨다. 더구나, 보호막 위에, 대향 기판을 형성해도 된다. 그 밖의 구성은, 도 14a와 같다.In FIG. 14C, unlike the case in FIG. 14A, the active matrix substrate and the light emitting element are sealed using a protective film 1221, such as a film or resin, without using an opposing substrate. A protective film 1221 is provided to cover the second pixel electrode of the pixel portion 1203. As a 2nd protective film, organic materials, such as an epoxy resin, a urethane resin, or a silicone resin, can be used. In addition, you may form a 2nd protective film by dripping a polymer material by the droplet discharge method. In this embodiment, an epoxy resin is discharged and dried using a dispenser. Moreover, you may form an opposing board | substrate on a protective film. The other structure is the same as FIG. 14A.

이렇게 대향 기판을 사용하지 않고 봉지하면, 표시장치의 경량화, 소형화, 박막화를 향상시킬 수 있다.By encapsulating without using the opposing substrate in this way, the weight, size, and thickness of the display device can be improved.

본 실시예의 모듈은, 프린트 기판(1210)이 FPC(1209)를 사용해서 실장되어 있지만, 반드시 이 구성에 한정되지는 않는다. COG(Chip on Glass) 방식을 사용하여, 화소 구동회로(1211), 외부 회로(1212)를 직접 기판 위에 설치시켜도 된다.In the module of this embodiment, the printed circuit board 1210 is mounted using the FPC 1209, but is not necessarily limited to this configuration. The pixel driving circuit 1211 and the external circuit 1212 may be directly provided on the substrate using the CO2 method.

또한 본 실시예는, 실시형태 1 내지 6, 실시예 1 내지 3의 어느 한 개와 자유롭게 조합할 수 있다.In addition, this Example can be combined freely with any one of Embodiments 1-6 and Examples 1-3.

실시예5Example 5

본 실시예에서는, 상기 실시예에서 나타내는 표시 패널의 건조제에 대해서, 도 15을 사용하여 설명한다.In the present Example, the desiccant of the display panel shown in the said Example is demonstrated using FIG.

도 15a은, 표시 패널의 평면도이다. 도 15b는, 도 28a의 A-B에 있어서의 단면도, 도 15c은 도 15a의 C-D에 있어서의 단면도를 나타낸다.15A is a plan view of a display panel. FIG. 15B is a sectional view taken along the line A-B in FIG. 28A, and FIG. 15C is a sectional view taken along the line C-D in FIG. 15A.

도 15a에 나타나 있는 바와 같이 액티브 매트릭스 기판(1800)과 대향 기판(1801)이, 씰재(1802)에 의해 봉지되어 있다. 제 1 기판과 제 2 기판과의 사이에는, 화소 영역이 설치된다. 화소 영역에는, 소스 배선(1805) 및 게이트 배선(1806)이 교차하는 영역에 있어서, 화소(1807)가 형성되어 있다. 화소 영역과 씰재(1802)의 사이에는, 건조제(1804)가 설치된다. 또한 화소 영역에 있어서, 게이트 배선 또는 소스 배선 위에 건조제(1814)가 설치되어 있다. 또한, 여기에서는, 게이 트 배선 위에 건조제(1814)를 설치하고 있지만, 게이트 배선 및 소스 배선 위에 설치할 수도 있다.As shown in FIG. 15A, the active matrix substrate 1800 and the opposing substrate 1801 are sealed with a sealing material 1802. The pixel region is provided between the first substrate and the second substrate. In the pixel region, in the region where the source wiring 1805 and the gate wiring 1806 intersect, the pixel 1807 is formed. A desiccant 1804 is provided between the pixel region and the seal member 1802. In the pixel region, a desiccant 1814 is provided on the gate wiring or the source wiring. In addition, although the desiccant 1814 is provided on the gate wiring, it can also be provided on the gate wiring and the source wiring.

건조제(1804)로서는, 산화칼슘(CaO)이나 산화바륨(BaO) 등과 같은 알칼리 토류 금속의 산화물과 같은 화학흡착에 의해 물(H2O)을 흡착하는 물질을 사용하는 것이 바람직하다. 단, 이에 한정하지 않고 제올라이트나 실리카겔 등의 물리흡착에 의해 물를 흡착하는 물질을 사용해도 개의치 않는다.As the desiccant 1804, it is preferable to use a substance which adsorbs water (H 2 O) by chemical adsorption such as an oxide of an alkaline earth metal such as calcium oxide (CAO), barium oxide (BAO), or the like. However, the present invention is not limited thereto, and a substance which adsorbs water by physical adsorption such as zeolite or silica gel may be used.

또한 건조제를, 투습성이 높은 수지에 입상의 물질로서 포함된 상태로 기판에 고정할 수 있다. 여기에서, 투습성이 높은 수지로서는, 예를 들면 에스테르 아클리레이트, 에테르 아크릴레이트, 에스테르 우레탄 아크릴레이트, 에테르 우레탄 아크릴레이트, 부타디엔 우레탄 아크릴레이트, 특수 우레탄 아크릴레이트, 에폭시 아크릴레이트, 아미노 수지 아크릴레이트, 아크릴 수지 아크릴레이트 등의 아크릴 수지를 사용할 수 있다. 이밖에, 비스페놀 A형 액상 수지, 비스페놀 A형 고형 수지, 브롬 함유 에폭시 수지, 비스페놀 F형 수지, 비스페놀 AD형 수지, 페놀형 수지, 크레졸형 수지, 노보락형 수지, 고리형 지방족 에폭시 수지, 에피비스형 에폭시 수지, 글리시딜 에스테르 수지, 글리시딜 아민계 수지, 복소환식 에폭시 수지, 변성 에폭시 수지 등의 에폭시 수지를 사용할 수 있다. 또한 이 이외의 물질을 사용해도 개의치 않는다. 또한 예를 들면 실록산 등의 무기물 등을 사용해도 된다.Moreover, a desiccant can be fixed to a board | substrate in the state contained as a granular substance in resin with high moisture permeability. Here, as resin with high moisture permeability, For example, ester acrylate, ether acrylate, ester urethane acrylate, ether urethane acrylate, butadiene urethane acrylate, special urethane acrylate, epoxy acrylate, amino resin acrylate, Acrylic resins, such as acrylic resin acrylate, can be used. In addition, bisphenol A liquid resin, bisphenol A solid resin, bromine containing epoxy resin, bisphenol F resin, bisphenol AD resin, phenol type resin, cresol type resin, novolak resin, cyclic aliphatic epoxy resin, epivis Epoxy resins, such as a type | mold epoxy resin, glycidyl ester resin, glycidyl amine resin, a heterocyclic epoxy resin, and a modified epoxy resin, can be used. In addition, it does not matter even if using a substance other than this. Moreover, you may use inorganic substances, such as a siloxane, for example.

더욱이, 흡수성을 가지는 물질로서는, 화학흡착에 의해 물을 흡착하는 것이 가능한 분자를 유기용매 중에 혼합한 조성물을 고화시킨 것 등을 사용할 수 있다.Moreover, as a substance which has water absorption, what solidified the composition which mixed the molecule | numerator which can adsorb | suck water by chemical adsorption in an organic solvent, etc. can be used.

또한, 상기와 같은 투습성이 높은 수지 혹은 무기물로서는, 상기 씰재로서 사용하는 물질보다도 투습성이 높은 물질을 선택하는 것이 바람직하다.Moreover, as resin or inorganic substance with high moisture permeability as mentioned above, it is preferable to select the substance with high moisture permeability rather than the substance used as said sealing material.

이상과 같은, 본 발명의 발광 장치에서는, 외부에서 발광 장치 내부에 혼입한 물을, 해당 물이 발광소자가 형성된 영역에 이르는 전에 급수할 수 있다. 그 결과, 물에 기인한 화소에 설치된 소자, 대표적으로는 발광소자의 열화를 억제할 수 있다.In the light emitting device of the present invention as described above, water mixed into the light emitting device from the outside can be supplied before the water reaches the region where the light emitting element is formed. As a result, the deterioration of the element provided in the pixel resulting from water, typically a light emitting element, can be suppressed.

도 15b에 나타나 있는 바와 같이 표시 패널의 주변부에 있어서, 건조제(1804)는 씰재(1802)와 화소 영역(1803)의 사이에 설치되어 있다. 또한 대향 기판 또는 액티브 매트릭스 기판에 오목부를 설치하고, 거기에 건조제(1804)를 설치함으로써, 표시 패널을 초박형화하는 것이 가능해 진다.As shown in FIG. 15B, the desiccant 1804 is disposed between the seal member 1802 and the pixel region 1803 at the periphery of the display panel. In addition, by providing the concave portion in the opposing substrate or the active matrix substrate and providing the desiccant 1804 therein, it becomes possible to make the display panel extremely thin.

또한 도 15c에 나타나 있는 바와 같이 화소(1807)에 있어서는, 표시 소자를 구동하는 반도체소자의 일부인 반도체 영역(1811), 게이트 배선(1806), 소스 배선(1805), 및 화소 전극(1812)이 형성되어 있다. 표시 패널의 화소부에 있어서, 건조제(1814)는, 대향 기판에 있어서 게이트 배선(1806)과 중첩하는 영역에 설치된다. 소스 배선과 비교하여, 게이트 배선의 폭은 2 내지 4배이기 때문에, 비표시 영역인 게이트 배선(1806) 위에 건조제(1814)를 설치함으로써, 개구율을 저하하지 않고, 또한 표시 소자에의 수분의 침입 및 그것에 기인하는 열화를 억제할 수 있다. 또한 대향 기판에 오목부를 설치하여, 거기에 건조제를 설치함으로써, 표시 패널을 초박형화하는 것이 가능하다.As shown in Fig. 15C, in the pixel 1807, a semiconductor region 1811, a gate wiring 1806, a source wiring 1805, and a pixel electrode 1812, which are part of a semiconductor element for driving a display element, are formed. It is. In the pixel portion of the display panel, the desiccant 1814 is provided in a region overlapping with the gate wiring 1806 in the opposing substrate. Compared to the source wiring, the width of the gate wiring is 2 to 4 times, so that the desiccant 1814 is provided on the gate wiring 1806 which is a non-display area, so that the opening ratio is not lowered and moisture invades the display element. And deterioration due to it can be suppressed. Moreover, by providing a recessed part in the opposing board | substrate and providing a desiccant there, it is possible to make a display panel ultra-thin.

또한 본 실시예는, 실시형태 1 내지 6, 실시예 1 내지 4의 어느 한개와 자유롭게 조합할 수 있다.In addition, a present Example can be combined freely with any one of Embodiment 1-6, Example 1-4.

실시예6Example 6

본 실시예에서는, 액정 적하에 액적 토출법을 사용하는 예를 나타낸다. 본 실시예에서는, 대면적 기판(1110)을 사용하여, 패널 4매를 얻는 제조예를 도25에 나타낸다.In this embodiment, an example of using the liquid droplet discharging method for dropping the liquid crystal is shown. In this embodiment, a manufacturing example of obtaining four panels using the large-area substrate 1110 is shown in FIG.

도 25a는, 디스펜서(또는 잉크젯)에 의한 액정층 형성의 도중의 단면도를 나타내고 있으며, 씰재(1112)로 둘러싸여진 화소부(1111)를 덮도록 액정 재료(1114)를 액적 토출장치(1116)의 노즐(1118)로부터 토출, 분사, 또는 적하시키고 있다. 액적 토출장치(1116)는, 도 25a 중의 화살표 방향으로 이동시킨다. 또한, 여기에서는 노즐(1118)을 이동시킨 예를 나타내었지만, 노즐을 고정하고, 기판을 이동시킴으로써 액정층을 형성해도 된다.FIG. 25A shows a cross sectional view of the liquid crystal layer formation by a dispenser (or inkjet), and the liquid crystal material 1114 of the droplet ejection apparatus 1116 so as to cover the pixel portion 1111 surrounded by the seal member 1112. It discharges, injects, or drips from the nozzle 1118. The droplet ejection apparatus 1116 is moved in the arrow direction in FIG. 25A. In addition, although the example which moved the nozzle 1118 was shown here, you may form a liquid crystal layer by fixing a nozzle and moving a board | substrate.

또한 도25b에는 사시도를 보이고 있다. 씰재(1112)로 둘러싸여진 영역에만 선택적으로 액정 재료(1114)를 토출, 분사, 또는 적하시켜, 노즐 주사 방향(1113)에 맞춰서 적하면(1115)이 이동하고 있는 모양을 보이고 있다.25B shows a perspective view. The liquid crystal material 1114 is selectively discharged, sprayed, or dropped to only the region surrounded by the seal member 1112, and the drop 1115 is moved in accordance with the nozzle scanning direction 1113.

또한 도 25a의 점선으로 둘러싸여진 부분(1119)을 확대한 단면도가 도25c, 도25d이다. 액정 재료의 점성이 높은 경우에는, 연속적으로 토출되어, 도25c과 같이 연결된 채 부착된다. 한편, 액정 재료의 점성이 낮을 경우에는, 간헐적으로 토출되어, 도25d에 나타나 있는 바와 같이 액적이 적하된다.25A and 25D are enlarged cross-sectional views of the portion 1119 surrounded by a dotted line in FIG. 25A. When the viscosity of the liquid crystal material is high, it is continuously discharged and adhered as shown in Fig. 25C. On the other hand, when the viscosity of the liquid crystal material is low, it is intermittently discharged and droplets are dropped as shown in FIG. 25D.

또한, 도25c 중, 1120은 실시예 1에서 얻어지는 역스태거형 TFT, 1121은 화소 전극을 각각 가리키고 있다. 화소부(1111)는, 매트릭스 모양으로 배치된 화소 전극과, 상기 화소 전극과 접속되어 있는 스위칭 소자, 여기에서는 역스태거형 TFT와, 저장용량(미도시)으로 구성되어 있다.In Fig. 25C, 1120 denotes an inverse stagger type TFT obtained in Example 1, and 1121 denotes a pixel electrode, respectively. The pixel portion 1111 comprises a pixel electrode arranged in a matrix, a switching element connected to the pixel electrode, an inverse stagger type TFT, and a storage capacitor (not shown).

여기에서, 도 26a 내지 도26d을 사용하여, 패널 제조의 흐름을 이하에 설명한다.Here, the flow of panel manufacture is demonstrated below using FIGS. 26A-26D.

우선, 절연 표면에 화소부(1034)가 형성된 제 1 기판(1035)을 준비한다. 제 1 기판(1035)은, 미리, 배향막의 형성, 러빙 처리, 구상 스페이서 살포, 또는 기둥 모양 스페이서 형성, 또는 칼라필터의 형성 등을 행해 둔다. 이어서, 도 26a에 나타나 있는 바와 같이 불활성 기체 분위기 또는 감압하에서 제 1 기판(1035) 위에 디스펜서 장치 또는 잉크젯 장치로 씰재(1032)를 소정의 위치(화소부(1034)을 둘러싸는 패턴)에 형성한다. 반투명의 씰재(1032)로서는 필러(직경 6㎛ 내지 24㎛)를 포함하고, 또한, 점도 40 내지 400Pa?s의 것을 사용한다. 또한, 나중에 접하는 액정에 용해하지 않는 씰 재료를 선택하는 것이 바람직하다. 씰재로서는, 아크릴계 광경화 수지나 아크릴계 열경화 수지를 사용하면 된다. 또한 간단한 씰 패턴이므로 씰재(1032)는, 인쇄법으로 형성할 수도 있다.First, a first substrate 1035 having a pixel portion 1034 formed on an insulating surface is prepared. The first substrate 1035 is previously formed with an alignment film, rubbing treatment, spherical spacer spraying, columnar spacer formation, color filter formation, or the like. Subsequently, as shown in FIG. 26A, the sealant 1032 is formed at a predetermined position (pattern surrounding the pixel portion 1034) on the first substrate 1035 by a dispenser device or an inkjet device under an inert gas atmosphere or reduced pressure. . As the translucent seal member 1032, a filler (6 µm to 24 µm in diameter) is included, and a viscosity 40 to 400 Pa.s is used. Moreover, it is preferable to select the sealing material which does not melt | dissolve in the liquid crystal touched later. As a sealing material, acrylic photocuring resin and acrylic thermosetting resin may be used. Moreover, since it is a simple seal pattern, the seal material 1032 can also be formed by the printing method.

이어서, 씰재(1032)에 둘러싸여진 영역에 액정(1033)을 잉크젯법에 의해 적하한다(도26b). 액정(1033)으로서는, 잉크젯법에 의해 토출 가능한 점도를 갖는 공지의 액정 재료를 사용하면 된다. 또한 액정 재료는 온도를 조절함으로써 점도를 설정할 수 있으므로, 잉크젯법에 적합한다. 잉크젯법에 의해 낭비가 없이 필요한 양만큼의 액정(1033)을 씰재(1032)에 둘러싸여진 영역에 유지할 수 있다.Next, the liquid crystal 1033 is dripped by the inkjet method in the area | region enclosed by the sealing material 1032 (FIG. 2B). As the liquid crystal 1033, a known liquid crystal material having a viscosity that can be discharged by the inkjet method may be used. Moreover, since a viscosity can be set by adjusting temperature, a liquid crystal material is suitable for the inkjet method. By the inkjet method, the liquid crystal 1033 can be held in the region surrounded by the seal member 1032 without waste.

이어서, 화소부(1034)이 설치된 제 1 기판(1035)과, 대향 전극이나 배향막이 설정된 제 2 기판(1031)을 기포가 들어가지 않도록 감압 상태에서 부착한다(도26c). 여기에서는, 부착시킴과 동시에 자외선 조사나 열처리를 행하여, 씰재(1032)를 경화시킨다. 또한, 자외선 조사에 덧붙여, 열처리를 행해도 된다.Subsequently, the first substrate 1035 provided with the pixel portion 1034 and the second substrate 1031 on which the counter electrode and the alignment film are set are attached in a reduced pressure state so as to prevent bubbles from entering (FIG. 2C). Here, the sealing material 1032 is cured by attaching and irradiating with ultraviolet rays or by heat treatment. Moreover, you may heat-process in addition to ultraviolet irradiation.

또한 도27a 및 도 27b에 부착시 또는 부착후에 자외선 조사나 열처리가 가능한 부착장치의 예를 나타낸다.2A and 27B show an example of an attachment apparatus capable of irradiating ultraviolet light or performing heat treatment after or after attachment.

도27a 및 도 27b에서는, 1041은 제 1 기판 지지대, 1042은 제 2 기판 지지대, 1044은 창문, 1048은 하부 측정판, 1049은 광원이다. 또한, 도27a 및 도 27b에 있어서, 도26과 대응하는 부분은 동일한 부호를 사용하고 있다.In FIGS. 27A and 27B, 1041 is a first substrate support, 1042 is a second substrate support, 1044 is a window, 1048 is a lower measuring plate, and 1049 is a light source. 2A and 27B, the parts corresponding to those in FIG. 26 use the same reference numerals.

하부 측정판(1048)은 가열 히터가 내장되고 있어, 씰재를 경화시킨다. 또한 제 2 기판 지지대에는 창문(1044)이 설치되어 있어, 광원(1049)으로부터의 자외광 등을 통과시키게 되고 있다. 여기에서는 도면에 나타내지 않은 창문(1044)을 통해서 기판의 위치 얼라인먼트를 행한다. 또한 대향 기판이 되는 제 2 기판(1031)은 미리, 원하는 사이즈로 절단해 두고, 지지대(1042)에 진공 척 등으로 고정해 둔다. 도 27a는 부착하기 전의 상태를 보이고 있다.The lower measuring plate 1048 has a built-in heating heater to cure the sealing material. Moreover, the window 1044 is provided in the 2nd board | substrate support stand, and the ultraviolet light etc. from the light source 1049 pass. Here, the position alignment of the substrate is performed through the window 1044 not shown. Moreover, the 2nd board | substrate 1031 used as an opposing board | substrate is cut | disconnected previously to a desired size, and is fixed to the support stand 1042 with a vacuum chuck or the like. 27A shows a state before attachment.

부착시에는, 제 1 기판 지지대와 제 2 기판 지지대를 하강시킨 후, 압력을 가해서 제 1 기판(1035)과 제 2 기판(1031)을 부착하고, 그대로 자외광을 조사함으로써 경화시킨다. 부착후의 상태를 도27b에 나타낸다.At the time of attachment, the first substrate support and the second substrate support are lowered, and then the pressure is applied to attach the first substrate 1035 and the second substrate 1031 and hardened by irradiating ultraviolet light as it is. The state after adhesion is shown in FIG.

이어서, 스크라이버 장치, 브레이커 장치, 롤 커터 등의 절단 장치를 사용해서 제 1 기판(1035)을 절단한다(도26d). 이렇게 해서, 1매의 기판으로부터 4개의 패널을 제조할 수 있다. 그리고, 공지의 기술을 사용해서 FPC을 부착시킨다.Next, the 1st board | substrate 1035 is cut | disconnected using cutting devices, such as a scriber apparatus, a breaker apparatus, and a roll cutter (FIG. 26D). In this way, four panels can be manufactured from one board | substrate. Then, the FPC is attached using a known technique.

또한, 제 1 기판(1035), 제 2 기판(1031)으로서는 유리 기판, 또는 플라스틱 기판을 사용할 수 있다.As the first substrate 1035 and the second substrate 1031, a glass substrate or a plastic substrate can be used.

이상의 공정에 의해 얻어진 액정 모듈의 평면도를 도 28a에 나타내는 동시에, 다른 액정 모듈의 평면도의 예를 도28b에 나타낸다.The top view of the liquid crystal module obtained by the above process is shown to FIG. 28A, and the example of the top view of another liquid crystal module is shown to FIG.

도28a 중에서, 2501은, 액티브 매트릭스 기판, 2506은 대향 기판, 2504은 화소부, 2507은 씰재, 2505은 FPC이다. 또한, 액정을 액적 토출법에 의해 토출시켜, 감압하에서 한 쌍의 기판(2501, 2506)을 씰재(2507)로 부착시키고 있다.In Fig. 28A, 2501 is an active matrix substrate, 2506 is an opposing substrate, 2504 is a pixel portion, 2507 is a sealing material, and 2505 is an FPC. Further, the liquid crystal is discharged by the droplet discharging method, and the pair of substrates 2501 and 2506 are attached to the seal member 2507 under reduced pressure.

세미아모퍼스 실리콘 막으로 이루어진 활성층을 가지는 TFT를 사용한 경우, 구동회로의 일부를 제조할 수도 있어, 도28b과 같은 액정 모듈을 제조할 수 있다.When a TFT having an active layer made of a semi-amorphous silicon film is used, a part of the driving circuit can also be manufactured, and a liquid crystal module as shown in Fig. 2B can be manufactured.

도30은, 5 내지 50cm2/V?sec의 전계 효과 이동도가 얻어지는 SAS(세미아모퍼스 실리콘)을 사용한 n채널형의 TFT로 구성하는 주사선측 구동회로의 블록도를 보이고 있다.Fig. 30 shows a block diagram of a scanning line side driving circuit composed of n-channel type TFTs using SAS (semi-morphous silicon) in which a field effect mobility of 5 to 50 cm 2 / µs is obtained.

도 30에 있어서 500으로 나타내는 블록이 1단분의 샘플링 펄스를 출력하는 펄스 출력 회로에 해당하고, 시프트 레지스터는 n개의 펄스 출력 회로에 의해 구성된다. 501은 버퍼 회로이며, 그 앞에 화소(502)가 접속된다.A block indicated by 500 in FIG. 30 corresponds to a pulse output circuit for outputting sampling pulses for one stage, and the shift register is composed of n pulse output circuits. 501 is a buffer circuit, in front of which a pixel 502 is connected.

도31은, 펄스 출력 회로(500)의 구체적인 구성을 나타낸 것이며, n채널형의 TFT(601 내지 613)로 회로가 구성되어 있다. 이 때, SAS를 사용한 n채널형의 TFT의 동작 특성을 고려하여, TFT의 사이즈를 결정하면 된다. 예를 들면 채널 길이를 8㎛라고 하면, 채널 폭은 10 내지 80㎛의 범위에서 설정할 수 있다.31 shows a specific configuration of the pulse output circuit 500. The circuit is composed of n-channel type TFTs 601 to 613. As shown in FIG. At this time, the size of the TFT may be determined in consideration of the operating characteristics of the n-channel TFT using SAR. For example, if the channel length is 8 占 퐉, the channel width can be set within the range of 10 to 80 占 퐉.

또한 버퍼 회로(501)의 구체적인 구성을 도32에 나타낸다. 버퍼 회로도 마찬가지로 n채널형의 TFT(620 내지 635)로 구성되어 있다. 이때, SAS를 사용한 n채널형의 TFT의 동작 특성을 고려하여, TFT의 사이즈를 결정하면 된다. 예를 들면 채널 길이를 10㎛라고 하면, 채널 폭은 10 내지 1800㎛의 범위에서 설정하게 된다.In addition, the specific structure of the buffer circuit 501 is shown in FIG. Similarly, the buffer circuit is composed of n-channel type TFTs 620 to 635. At this time, the size of the TFT may be determined in consideration of the operating characteristics of the n-channel TFT using SAR. For example, if the channel length is 10 m, the channel width is set in the range of 10 to 1800 m.

또한, 세미아모퍼스 실리콘 막으로 이루어진 활성층을 가지는 TFT로 형성할 수 없는 구동회로는, IC칩(미도시)을 실장한다.In addition, a drive circuit that cannot be formed of TFTs having an active layer made of a semi-amorphous silicon film is mounted with an IC chip (not shown).

도28b 중, 2511은, 액티브 매트릭스 기판, 2516은 대향 기판, 2512은 소스 신호선 구동회로, 2513은 게이트 신호선 구동회로, 2514은 화소부, 2517은 제 1 씰재, 2515은 FPC이다. 또한, 액정을 액적 토출법에 의해 토출시키고, 한 쌍의 기판(2511, 2516)을 제 1 씰재(2517) 및 제 2 씰재로 부착시키고 있다. 구동회로부(2512, 2513)에는 액정은 쓰지 않기 때문에, 화소부(2514)에만 액정을 유지시키고 있으며, 제 2 씰재(2518)는 패널 전체의 보강을 위해 설치되어 있다.In Fig. 2B, 2511 is an active matrix substrate, 2516 is an opposing substrate, 2512 is a source signal line driver circuit, 2513 is a gate signal line driver circuit, 2514 is a pixel portion, 2517 is a first seal member, and 2515 is an FPC. Further, the liquid crystal is discharged by the droplet discharging method, and the pair of substrates 2511 and 2516 are attached to the first seal member 2517 and the second seal member. Since no liquid crystal is used in the driving circuit portions 2512 and 2513, the liquid crystal is held only in the pixel portion 2514, and the second seal member 2518 is provided to reinforce the entire panel.

또한 얻어진 액정 모듈에 백라이트 밸브(2604) 및 미러를 설치하고, 커버(2606)로 덮으면, 도29에 그것의 단면도의 일부를 나타낸 바와 같은 액티브 매트릭스형 액정 표시장치(투과형)가 완성된다. 또한 백라이트를 표시 영역의 외측에 배치하고, 도광판을 사용해도 된다. 또한, 커버와 액정 모듈은 접착제나 유기수지를 사용해서 고정한다. 또한 투과형이므로 편광판(2603)은, 액티브 매트릭스 기판과 대향 기판의 양쪽에 붙인다. 또한 다른 광학 필름(반사 방지 필름이나 편광성 필름 등)이나, 보호 필름(미도시)을 형성해도 된다.Further, when the backlight valve 2604 and the mirror are provided in the obtained liquid crystal module and covered with the cover 2606, an active matrix liquid crystal display device (transmission type) as shown in FIG. In addition, the backlight may be disposed outside the display area to use a light guide plate. In addition, the cover and the liquid crystal module are fixed by using an adhesive or an organic resin. Moreover, since it is a transmission type, the polarizing plate 2603 is attached to both an active matrix board | substrate and an opposing board | substrate. Moreover, you may form another optical film (antireflection film, polarizing film, etc.) and a protective film (not shown).

또한, 도29 중에서, 2600은 기판, 2601은 화소 전극, 2602은 기둥 모양 스페이서, 2607은 씰재, 2620은 착색층, 차광층이 각 화소에 대응해서 배치된 칼라필터, 2625은 평탄화막, 2621은 대향 전극, 2622, 2623은 배향막, 2624은 액정층, 2619은 보호막이다.2600, 2600 is a substrate, 2601 is a pixel electrode, 2602 is a columnar spacer, 2607 is a sealant, 2620 is a color filter in which color layers and light shielding layers are disposed corresponding to each pixel, 2625 is a flattening film, and 2621 is Opposite electrodes, 2622 and 2623 are alignment films, 2624 are liquid crystal layers, and 2619 are protective films.

또한 본 실시예는 실시형태 1, 실시 형태 7 내지 12의 어느 한 개와 자유롭게 조합할 수 있다.In addition, this Example can be combined freely with any one of Embodiment 1, Embodiments 7-12.

실시예7Example 7

본 발명의 액정 표시장치, 발광 표시장치, 및 전자기기로서, 비디오 카메라, 디지털 카메라, 고글형 디스플레이(헤드마운트 디스플레이), 네비게이션 시스템, 음향재생장치(카 오디오, 오디오 콤포넌트 시스템 등), 노트북형 퍼스널컴퓨터, 게임기기, 휴대정보단말(모바일 컴퓨터, 휴대전화, 휴대형 게임기 또는 전자서적 등), 기록매체를 구비한 화상재생장치(구체적으로는 Digital Versatile Disc(DVD) 등의 기록매체를 재생하여, 그 화상을 표시할 수 있는 디스플레이를 구비한 장치) 등을 들 수 있다. 특히, 대형화면을 가지는 대형 텔레비젼 등에 본 발명을 사용하는 것이 바람직하다. 그들 전자기기의 구체적인 예를 도 33a 내지 도 33d에 나타낸다.As the liquid crystal display device, the light emitting display device, and the electronic device of the present invention, a video camera, a digital camera, a goggle type display (head mount display), a navigation system, a sound reproducing apparatus (car audio, an audio component system, etc.), a notebook type personal computer A recording medium such as a computer, a game device, a portable information terminal (such as a mobile computer, a mobile phone, a portable game machine or an electronic book), and a recording medium (specifically, a recording medium such as DIG) is reproduced by reproducing the recording medium. And an apparatus provided with a display capable of displaying an image. In particular, it is preferable to use the present invention for a large television having a large screen. Specific examples of those electronic devices are shown in Figs. 33A to 33D.

도 33a는 22인치 내지 50인치의 대화면을 가지는 대형의 표시장치이며, 케이스(1701), 지지대(1702), 표시부(1703), 비디오 입력 단자(1705) 등을 포함한다. 또한, 표시장치는, 퍼스널컴퓨터용, TV 방송 수신용, 양방향 TV용 등의 모든 정보표시용 표시장치가 포함된다. 본 발명에 의해, 1변이 1000mm을 초과하는 제5세대 이후의 유리 기판을 사용해도, 비교적 저렴한 대형 표시장치를 실현할 수 있다.33A is a large display device having a large screen of 22 inches to 50 inches, and includes a case 1701, a support 1702, a display portion 1703, a video input terminal 1705, and the like. In addition, the display apparatus includes all information display apparatuses such as a personal computer, TV broadcast reception, and interactive TV. According to the present invention, even when a glass substrate of the fifth generation or later in which one side exceeds 1000 mm is used, a relatively inexpensive large display device can be realized.

도33b은 노트북형 퍼스널컴퓨터이며, 본체(1711), 케이스(1712), 표시부(1713), 키보드(1714), 외부 접속 포트(1715), 포인팅 마우스(1716) 등을 포함한다. 본 발명에 의해, 비교적 저렴한 노트북형 퍼스널컴퓨터를 실현할 수 있다.3B is a notebook personal computer, which includes a main body 1711, a case 1712, a display portion 1713, a keyboard 1714, an external connection port 1715, a pointing mouse 1716, and the like. According to the present invention, a relatively inexpensive notebook personal computer can be realized.

도33c은 기록매체를 구비한 휴대형의 화상재생장치(구체적으로는 DVD 재생장치)이며, 본체(1721), 케이스(1722), 표시부 A(1723), 표시부 B(1724), 기록매체(DVD등) 판독부(1725), 조작 키(1726), 스피커부(1727) 등을 포함한다. 표시부 A(1723)는 주로 화상정보를 표시하고, 표시부 B(1724)는 주로 문자정보를 표시한다. 또한, 기록매체를 구비한 화상재생장치에는 가정용 게임 기기 등도 포함된다. 본 발명에 의해, 비교적 저렴한 화상재생장치를 실현할 수 있다.FIG. 33C shows a portable image reproducing apparatus (specifically, a DVD player) having a recording medium, which includes a main body 1721, a case 1722, a display portion A 1723, a display portion B 1724, a recording medium (DVD), and the like. ) Reading unit 1725, operation keys 1726, speaker unit 1727, and the like. The display portion A1723 mainly displays image information, and the display portion B1724 mainly displays character information. In addition, the image reproducing apparatus provided with the recording medium includes a home game machine and the like. According to the present invention, a relatively inexpensive image reproducing apparatus can be realized.

도33d은, 와이어리스로 디스플레이만을 운반가능한 TV이다. 케이스(1732)에는 배터리 및 신호 수신기가 내장되어 있고, 그 배터리로 표시부(1733)나 스피커부(1737)를 구동시킨다. 배터리는 충전기(1730)로 반복해 충전이 가능하게 되어 있다. 또한 충전기(1730)는 영상신호를 송수신하는 것이 가능해서, 그 영상신호를 디스플레이의 신호 수신기에 송신할 수 있다. 케이스(1732)는 조작 키(1736)에 의해 제어한다. 또한 도33d에 나타내는 장치는, 조작 키(1736)를 조작함으로써, 케이스(1732)로부터 충전기(1730)에 신호를 보내는 것도 가능하기 때문에 영상 음성 양방향 통신장치라고도 할 수가 있다. 또한 조작 키(1736)를 조작함으로써, 케이스(1732)로부터 충전기(1730)에 신호를 보내고, 다시 충전기(1730) 를 송신할 수 있는 신호를 다른 전자기기에 수신시킴으로써, 다른 전자기기의 통신제어도 가능하여, 범용 원격 제어장치라고도 할 수가 있다. 본 발명에 의해, 비교적 대형(22인치 내지 50인치)의 운반 가능한 TV를 저렴한 제조 프로세스로 제공할 수 있다.Fig. 3D is a TV that can carry only a display wirelessly. The case 1732 has a built-in battery and a signal receiver, and drives the display portion 1735 and the speaker portion 1735 with the battery. The battery can be repeatedly charged by the charger 1730. In addition, the charger 1730 can transmit and receive video signals, and can transmit the video signals to a signal receiver of a display. The case 1732 is controlled by the operation key 1736. The apparatus shown in Fig. 3D can also be referred to as a video and audio bidirectional communication apparatus, since the device 1732 can send a signal to the charger 1730 by operating the operation key 1736. Also, by operating the operation key 1736, a signal is transmitted from the case 1732 to the charger 1730, and another communication device receives a signal capable of transmitting the charger 1730 again. It can be said to be a general-purpose remote control device. According to the present invention, a relatively large size (22 inches to 50 inches) of portable TVs can be provided in an inexpensive manufacturing process.

이상과 같이, 본 발명을 실시해서 얻은 발광 장치나 액정 표시장치는, 모든 전자기기의 표시부로서 사용해도 된다.As mentioned above, you may use the light emitting device and liquid crystal display device obtained by implementing this invention as a display part of all the electronic devices.

또한 본 실시예는, 실시형태 1 내지 12, 실시예 1 내지 6의 어느 한개와 자유롭게 조합할 수 있다.In addition, this Example can be combined freely with any one of Embodiments 1-12 and Examples 1-6.

(산업상의 이용 가능성)(Industrial availability)

본 발명에 따르면, 도체 패턴을 형성하는 발광 장치 제조 프로세스나 액정 표시장치 프로세스에 있어서, 패터닝 공정을 단축할 수 있고, 재료의 사용량의 삭감도 꾀할 수 있다. 따라서, 대폭적인 코스트 다운을 기판 사이즈에 관계없이 실현할 수 있다.According to the present invention, in the light emitting device manufacturing process or liquid crystal display process for forming the conductor pattern, the patterning step can be shortened, and the amount of the material used can be reduced. Therefore, a significant cost reduction can be realized regardless of the substrate size.

(도면의 주요부분에 대한 부호의 설명)(Explanation of symbols for the main parts of the drawing)

10: 기판 11: 하지층 12: 도전막 패턴 15: 게이트 전극 17: 인출 전극 18: 게이트 절연막 19: 반도체막 20: 반도체막 32: 마스크 22: 소스 배선 또는 드레인 배선 23: 소스 배선 또는 드레인 배선 24: 채널 형성 영역 25: 드레인 영역 26: 소스 영역 27: 보호막 28: 층간 절연막 29: 볼록부(필러)DESCRIPTION OF REFERENCE NUMERALS 10 substrate 11 base layer 12 conductive film pattern 15 gate electrode 17 extraction electrode 18 gate insulating film 19 semiconductor film 20 semiconductor film 32 mask 22 source wiring or drain wiring 23 source wiring or drain wiring 24 Channel formation region 25 drain region 26 source region 27 protective film 28 interlayer insulating film 29 convex portion (filler)

30: 제 1 전극 34: 격벽 35: 밀봉기판 36: 유기 화합물을 포함하는 층30: first electrode 34: partition 35: sealing substrate 36: layer containing organic compound

37: 제 2 전극 38: 충전재 40: 배선 41: 단자 전극 45: 이방성 도전막 46: FPC 220: 도전막 패턴 221: 레이저광 조사한 부분 222: 소스 배선 또는 드레인 배선 223: 드레인 영역 226: 소스 영역 250: 도전막 패턴 251: 레이저광 조사한 부분 252: 소스 배선 또는 드레인 배선 253: 소스 배선 또는 드레인 배선 254: 채널 형성 영역 255: 드레인 영역 256: 소스 영역 260: 게이트 절연막 301: 하지 절연막 302: 게이트 전극 320: 도전막 패턴 322: 소스 배선 또는 드레인 배선 323: 소스 배선 또는 드레인 배선 324: 채널 형성 영역 325: 드레인 영역 326: 소스 영역 401: 레이저빔 직접 묘화장치 402: 퍼스널 컴퓨터 403: 레이저 발진기 404: 전원 405: 광학계37: 2nd electrode 38: filler 40: wiring 41: terminal electrode 45: anisotropic conductive film 46: FPC 220: conductive film pattern 221: laser beam irradiated part 222: source wiring or drain wiring 223: drain region 226: source region 250 : Conductive film pattern 251: laser beam irradiated portion 252: source wiring or drain wiring 253: source wiring or drain wiring 254: channel formation region 255: drain region 256: source region 260: gate insulating film 301: base insulating film 302: gate electrode 320 : Conductive film pattern 322: source wiring or drain wiring 323: source wiring or drain wiring 324: channel formation region 325: drain region 326: source region 401: laser beam direct drawing apparatus 402: personal computer 403: laser oscillator 404: power source 405 Optical system

406: 음향광학 변조기 407: 광학계 408: 기판 409: 기판 410: D/A 변환부 411: 드라이버 412: 드라이버 500: 펄스 출력 회로 501: 버퍼 회로 502: 화소 601: n채널형의 TFT 602: n채널형의 TFT 603: n채널형의 TFT 604: n채널형의 TFT 608: n채널형의 TFT 609: n채널형의 TFT 610: n채널형의 TFT 611: n채널형의 TFT 612: n채널형의 TFT 613,620: n채널형의 TFT 621: n채널형의 TFT 622: n채널형의 TFT 623: n채널형의 TFT 624: n채널형의 TFT 625: n채널형의 TFT 626: n채널형의 TFT 627: n채널형의 TFT 628: n채널형의 TFT 629: n채널형의 TFT 630: n채널형의 TFT 631: n채널형의 TFT 632: n채널형의 TFT 633: n채널형의 TFT 634: n채널형의 TFT 635: n채널형의 TFT 700: 기판 701: 화소부 702: 화소 703: 주사선측 입력 단자 704: 신호선측 입력 단자 810: 기판 811: 하지막 815: 게이트 전극 818: 게이트 절연막 822: 배선 823: 배선 824: 반도체막 825: 배선 826: n형 반도체막 827: 채널 보호막 828: 층간 절연막 829: 전극 830: 전극 840: 단자 전극 841: 전극 910: 기판911: 하지막 915: 게이트 배선 918: 게이트 절연층 923: 소스 배선층 924: 소스 배선층 925: n형의 반도체층 926: n형의 반도체층 927: 반도체층 928: 층간 절연막 929: 전극 930: 전극 940: 단자 전극 941: 전극 1031: 제 2 기판 1032: 씰재 1033: 액정 1034: 화소부 1035: 제 1 기판 1041: 제 1 기판 지지대 1042: 제 2 기판 지지대 1044: 창문 1048: 하부 측정판 1049: 광원 1110: 대면적 기판 1111: 화소부 1112: 씰재406 Acousto-optic modulator 407 Optical system 408 Substrate 409 Substrate 410 D / A converter 411 Driver 412 Driver 500 Pulse output circuit 501 Buffer circuit 502 Pixel 601 n-channel TFT 602 n-channel Type TF 603: n-channel type TF 604: n-channel type TF 608: n-channel type TF 609: n-channel type TF 610: n-channel type TF 611: n-channel type TF 612: n-channel type TF 613,620: n-channel type TF 621: n-channel type TF 622: n-channel type TF 623: n-channel type TF 624: n-channel type TF 625: n-channel type TF 626: n-channel type TF 627: n-channel type TF 628: n-channel type TF 629: n-channel type TF 630: n-channel type TF 631: n-channel type TF 632: n-channel type TF 633: n-channel type TF 634: n-channel type TFT 635: n-channel type TFT 700: substrate 701: pixel portion 702: pixel 703: scanning line side input terminal 704: signal line side Input terminal 810: substrate 811: base film 815: gate electrode 818: gate insulating film 822: wiring 823: wiring 824: semiconductor film 825: wiring 826: n-type semiconductor film 827: channel protective film 828: interlayer insulating film 829: electrode 830: electrode 840: terminal electrode 841: electrode 910: substrate 911: base film 915: gate wiring 918: gate insulating layer 923: source wiring layer 924: source wiring layer 925: n-type semiconductor layer 926: n-type semiconductor layer 927: semiconductor layer 928 Interlayer insulating film 929 electrode 930 electrode 940 terminal electrode 941 electrode 1031 second substrate 1032 sealant 1033 liquid crystal 1034 pixel portion 1035 first substrate 1041 first substrate support 1042 second substrate support 1044 Window 1048: Lower measuring plate 1049: Light source 1110: Large area substrate 1111: Pixel portion 1112: Sealing material

1113: 노즐 주사 방향 1114: 액정 재료 1115: 적하면 1116: 액적 토출장치 1118: 노즐 1119: 점선으로 둘러싸여진 부분 1120: 역스태거형 TFT1113 nozzle direction 1114 liquid crystal material 1115 dropping 1116 droplet ejection device 1118 nozzle 1119 enclosed by dotted lines 1120 reverse staggered TFT

1121: 화소 전극 1200: 씰재 1201: 액티브 매트릭스 기판 1202: 밀봉기판 1203: 화소부 1204: 공간 1205: 1/4λ 판 및 1/2λ 판 1206: 편광판 1207: 착색층 1208: 접속 단자 1209: FPC 1210: 프린트 기판 1211: 화소 구동회로 1212: 외부 회로 1221: 보호막 1301: 구동용 TFT 1302: 절연막 1303: 전계발광층 1304: 제 2 전극 1305: 출사 방향 1306: 양쪽 화살표 방향 1310: 구동회로부 1311: 화소부 1401: 스위칭용 TFT 1402: 용량소자 1403: 구동용 TFT 1404: 전류제어용 TFT 1405: 발광소자 1406: TFT 1410: 신호선 1411: 전원선 1412: 전원선 1413: 전원선 1414: 주사선 1415: 전원선 1441: 스위칭용 TFT 1442: 용량소자 1443: 구동용 TFT 1444: 발광소자 1445: TFT 1450: 신호선 1451: 전원선 1452: 전원선 1453: 주사선 1454: 주사선 1500: 대형 기판 1503: 영역 1504: 촬상수단 1505a: 헤드 1505b: 헤드 1505c: 헤드 1507: 스테이지1511: 마커 1600: 기판 1601: 화소 영역 1602: 주사측의 구동회로 1604a, 1604b, 1605a: 구동회로 1605b: 구동회로 1701: 케이스 1702: 지지대 1703: 표시부 1705: 비디오 입력 단자 1711: 본체 1712: 케이스 1713: 표시부 1714: 키보드 1715: 외부 접속 포트 1716: 포인팅 마우스 1721: 본체 1722: 케이스 1723: 표시부 A 1724: 표시부 B 1725: 기록매체 판독부 1726: 조작 키 1727: 스피커부 1730: 충전기 1732: 케이스 1733: 표시부 1736: 조작 키 1737: 스피커부 1800: 액티브 매트릭스 기판 1801: 대향 기판 1802: 씰재 1803: 화소 영역 1804: 건조제 1805: 소스 배선 1806: 게이트 배선 1807: 화소 1811: 화소 1812: 화소 전극 1814: 건조제 2010: 기판 2011: 하지층 2012: 도전막 패턴 2015: 게이트 배선Reference Numerals 1121: pixel electrode 1200: sealing material 1201: active matrix substrate 1202: sealing substrate 1203: pixel portion 1204: space 1205: 1/4 lambda plate and 1/2 lambda plate 1206: polarizing plate 1207: colored layer 1208: connection terminal 1209: PCC 1210: Printed circuit board 1211: pixel driving circuit 1212: external circuit 1221: protective film 1301: driving TFT 1302: insulating film 1303: electroluminescent layer 1304: second electrode 1305: emitting direction 1306: both arrow directions 1310: driving circuit portion 1311: pixel portion 1401: Switching TFT 1402: Capacitive element 1403: Driving TFT 1404: Current control TFT 1405: Light emitting element 1406: TFT 1410: Signal line 1411: Power line 1412: Power line 1413: Power line 1414: Scan line 1415: Power line 1441: Switching TFT 1442: Capacitive element 1443: Driving TFT 1444: Light emitting element 1445: TFT 1450: Signal line 1451: Power line 1452: Power line 1453: Scan line 1454: Scan line 1500: Large substrate 1503: Region 1504: Image pickup means 1505a: Head 1505b: Head 1505c: head 1507: Tab 1511: Marker 1600: Substrate 1601: Pixel area 1602: Scanning side driving circuits 1604a, 1604b, 1605a: Driving circuit 1605b: Driving circuit 1701: Case 1702: Support 1703: Display 1705: Video input terminal 1711: Body 1712: Case 1713: display 1714: keyboard 1715: external connection port 1716: pointing mouse 1721: main body 1722: case 1723: display portion A 1724: display portion B 1725: recording medium reading portion 1726: operation key 1727: speaker portion 1730: charger 1732: case 1733 : Display portion 1736: Operation key 1737: Speaker portion 1800: Active matrix substrate 1801: Opposing substrate 1802: Sealing material 1803: Pixel region 1804: Desiccant 1805: Source wiring 1806: Gate wiring 1807: Pixel 1811: Pixel 1812: Pixel electrode 1814: Desiccant 2010: substrate 2011: base layer 2012: conductive film pattern 2015: gate wiring

2018: 게이트 절연막 2019: 반도체막 2020: 반도체막 2021: 마스크 2022: 소스 배선 또는 드레인 배선 2023: 소스 배선 또는 드레인 배선 2024: 채널 형성 영역 2025: 드레인 영역 2026: 소스 영역 2027: 보호막 2028: 층간 절연막 2029: 볼록부(필러) 2030: 화소 전극 2034a: 배향막 2034b: 배향막 2035: 대향 기판 2036a: 착색층 2036b: 차광층(블랙 매트릭스) 2037: 오버코트층 2038,2039: 액정 2040: 배선 2045: 이방성 도전체층 2046: FPC 2120: 도전막 패턴 2121: 레이저광 조사한 부분 2122: 소스 배선 또는 드레인 배선 2123: 소스 배선 또는 드레인 배선 2124: 채널 형성 영역 2125: 드레인 영역 2126: 소스 영역 2150: 도전막 패턴 2151: 레이저광 조사한 부분 2152: 소스 배선 또는 드레인 배선 2153: 소스 배선 또는 드레인 배선 2154: 채널 형성 영역 2155: 드레인 영역 2156: 소스 영역 2160: 게이트 절연막 2201: 하지 절연막 2202: 게이트 전극 2220: 도전막 패턴2018: gate insulating film 2019: semiconductor film 2020: semiconductor film 2021: mask 2022: source wiring or drain wiring 2023: source wiring or drain wiring 2024: channel forming region 2025: drain region 2026: source region 2027: protective film 2028: interlayer insulating film 2029 Convex portion (filler) 2030 Pixel electrode 2034a Alignment film 2034b Alignment film 2035 Opposing substrate 2036a Colored layer 2036b Light shielding layer (black matrix) 2037 Overcoat layer 2038,2039 Liquid crystal 2040 Wiring 2045 Anisotropic conductor layer 2046 : FPC 2120: Conductive film pattern 2121: Laser light irradiated portion 2122: Source wiring or drain wiring 2123: Source wiring or drain wiring 2124: Channel formation region 2125: Drain region 2126: Source region 2150: Conductive film pattern 2151: Laser light irradiation Portion 2152: Source wiring or drain wiring 2153: Source wiring or drain wiring 2154: Channel forming region 2155: Drain region 2156: Source region 2160: Gate insulating film 2201: Ground insulating film 2202: gate electrode 2220: conductive film pattern

2222: 소스 배선 또는 드레인 배선 2223: 소스 배선 또는 드레인 배선 2224: 채널 형성 영역 2225: 드레인 영역 2226: 소스 영역 2310: 기판 2311: 하지막 2315: 게이트 전극 2318: 게이트 절연막 2322: 배선 2323: 배선 2324: 반도체막 2325: n형을 가지는 반도체막 2326: n형을 가지는 반도체막 2327: 채널 보호막 2328: 층간 절연막 2329: 전극 2330: 전극 2340: 단자 전극 2341: 전극 2410, 2411: 하지막 2415: 게이트 배선 2418: 게이트 절연층 2423: 소스 배선층 2424: 드레인 배선층 2425: n형의 반도체 2426: n형의 반도체 2427: 반도체층 2428: 층간 절연막 2429: 전극2222: source wiring or drain wiring 2223: source wiring or drain wiring 2224: channel forming region 2225: drain region 2226: source region 2310: substrate 2311: base film 2315: gate electrode 2318: gate insulating film 2322: wiring 2323: wiring 2324: Semiconductor film 2325: n-type semiconductor film 2326: n-type semiconductor film 2327: channel protective film 2328: interlayer insulating film 2329: electrode 2330: electrode 2340: terminal electrode 2341: electrode 2410, 2411: base film 2415: gate wiring 2418 Gate insulating layer 2423 source wiring layer 2424 drain wiring layer 2425 n-type semiconductor 2426 n-type semiconductor 2427 semiconductor layer 2428 interlayer insulating film 2429 electrode

2430: 전극 2440: 단자 전극 2441: 전극 2501: 기판 2504: 화소부 2505: FPC 2506: 대향 기판 2507: 씰재 2511: 기판 2512: 소스 신호선 구동회로 2513: 게이트 신호선 구동회로 2514: 화소부 2515: FPC 2516: 대향 기판 2517: 씰재 2518: 제 2 씰재 2600: 기판 2601: 화소 전극 2602: 스페이서 2603: 편광판 2604: 백라이트 밸브 2606: 커버 2607: 씰재 2620: CF 2621: 대향 전극 2622: 배향막 2623: 배향막 2624: 액정층 2625: 평탄화막2430: electrode 2440: terminal electrode 2441: electrode 2501: substrate 2504: pixel portion 2505: PCC 2506: opposing substrate 2507: seal member 2511: substrate 2512: source signal line driver circuit 2513: gate signal line driver circuit 2514: pixel portion 2515: PCC 2516 : Opposing substrate 2517: Sealing material 2518: Second sealing material 2600: Substrate 2601: Pixel electrode 2602: Spacer 2603: Polarizing plate 2604: Backlight valve 2606: Cover 2607: Sealing material 2620: CFF 2621: Opposing electrode 2622: Alignment film 2623: Alignment film 2624: Liquid crystal Layer 2625: planarization film

Claims (26)

산화티탄(TiOx), 티탄산 스트론튬(SrTiO3), 셀렌화 카드뮴(CdSe), 탄탈산 칼륨(KTaO3), 황화 카드뮴(CdS), 산화 지르코늄(ZrO2), 산화 니오브(Nb2O5), 산화아연(ZnO), 산화철(Fe2O3), 및 산화텅스텐(WO3)으로 이루어진 그룹으로부터 선택되는 광촉매 물질로 구성된 하지층을 기판의 절연 표면 위에 형성하는 단계와,Titanium (TiO x) oxide, strontium titanate (SrTiO 3), selenide, cadmium (CdSe), tantalate, potassium (KTaO 3), cadmium sulfide (CdS), zirconium oxide (ZrO 2), niobium oxide (Nb 2 O 5) forming a zinc oxide (ZnO), iron oxide (Fe 2 O 3), and a base layer consisting of a photocatalytic material selected from the group consisting of tungsten oxide (WO 3) on an insulating surface of a substrate, 상기 하지층 위에, 감광성 재료를 포함하는 도전막 재료를 액적 토출법으로 토출해서 제 1 도전막 패턴을 형성하는 단계와,Discharging a conductive film material containing a photosensitive material on the base layer by a droplet discharging method to form a first conductive film pattern; 상기 제 1 도전막 패턴을 레이저광에 선택적으로 노광시키는 단계와,Selectively exposing the first conductive film pattern to laser light; 상기 노광된 제 1 도전막 패턴을 현상하여 제 2 도전막 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체장치의 제조방법.Developing the exposed first conductive film pattern to form a second conductive film pattern. 삭제delete 삭제delete 삭제delete 산화티탄(TiOx), 티탄산 스트론튬(SrTiO3), 셀렌화 카드뮴(CdSe), 탄탈산 칼륨(KTaO3), 황화 카드뮴(CdS), 산화 지르코늄(ZrO2), 산화 니오브(Nb2O5), 산화아연(ZnO), 산화철(Fe2O3), 및 산화텅스텐(WO3)으로 이루어진 그룹으로부터 선택되는 광촉매 물질로 구성된 하지층을 기판의 절연 표면 위에 형성하는 단계와,Titanium (TiO x) oxide, strontium titanate (SrTiO 3), selenide, cadmium (CdSe), tantalate, potassium (KTaO 3), cadmium sulfide (CdS), zirconium oxide (ZrO 2), niobium oxide (Nb 2 O 5) forming a zinc oxide (ZnO), iron oxide (Fe 2 O 3), and a base layer consisting of a photocatalytic material selected from the group consisting of tungsten oxide (WO 3) on an insulating surface of a substrate, 상기 하지층 위에, 감광성 재료를 포함하는 도전막 재료를 액적 토출법으로 토출해서 제 1 도전막 패턴을 형성하는 단계와,Discharging a conductive film material containing a photosensitive material on the base layer by a droplet discharging method to form a first conductive film pattern; 상기 제 1 도전막 패턴을 레이저광에 선택적으로 노광시키는 단계와,Selectively exposing the first conductive film pattern to laser light; 상기 노광된 제 1 도전막 패턴을 현상하여, 상기 제 1 도전막 패턴보다 폭이 좁은 제 2 도전막 패턴을 형성하는 단계와,Developing the exposed first conductive film pattern to form a second conductive film pattern that is narrower in width than the first conductive film pattern; 상기 제 2 도전막 패턴을 덮는 게이트 절연막을 형성하는 단계와,Forming a gate insulating film covering the second conductive film pattern; 상기 게이트 절연막 위에 반도체막을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체장치의 제조방법.And forming a semiconductor film over the gate insulating film. 제 1항 또는 제 5항에 있어서,The method according to claim 1 or 5, 상기 감광성 재료를 포함하는 도전막 재료는, Ag, Au, Cu, Ni, Al 또는 Pt 및 이것의 화합물로 이루어진 그룹으로부터 선택된 재료를 포함하고 있는 것을 특징으로 하는 반도체장치의 제조방법.The conductive film material containing the photosensitive material includes a material selected from the group consisting of Ag, Au, Cu, Ni, Ai, or Pat and a compound thereof. 제 1항 또는 제 5항에 있어서,The method according to claim 1 or 5, 상기 감광성 재료는, 네가티브형 감광성 재료인 것을 특징으로 하는 반도체장치의 제조방법.The photosensitive material is a manufacturing method of a semiconductor device, characterized in that the negative photosensitive material. 제 1항 또는 제 5항에 있어서,The method according to claim 1 or 5, 상기 감광성 재료는, 포지티브형 감광성 재료인 것을 특징으로 하는 반도체장치의 제조방법.The said photosensitive material is a positive photosensitive material, The manufacturing method of the semiconductor device characterized by the above-mentioned. 산화티탄(TiOx), 티탄산 스트론튬(SrTiO3), 셀렌화 카드뮴(CdSe), 탄탈산 칼륨(KTaO3), 황화 카드뮴(CdS), 산화 지르코늄(ZrO2), 산화 니오브(Nb2O5), 산화아연(ZnO), 산화철(Fe2O3), 및 산화텅스텐(WO3)으로 이루어진 그룹으로부터 선택되는 광촉매 물질로 구성된 하지층을 기판의 절연 표면 위에 형성하는 단계와,Titanium (TiO x) oxide, strontium titanate (SrTiO 3), selenide, cadmium (CdSe), tantalate, potassium (KTaO 3), cadmium sulfide (CdS), zirconium oxide (ZrO 2), niobium oxide (Nb 2 O 5) forming a zinc oxide (ZnO), iron oxide (Fe 2 O 3), and a base layer consisting of a photocatalytic material selected from the group consisting of tungsten oxide (WO 3) on an insulating surface of a substrate, 상기 하지층 위에, 감광성 재료를 포함하는 도전막 재료를 액적 토출법으로 토출해서 제 1 도전막 패턴을 형성하는 단계와,Discharging a conductive film material containing a photosensitive material on the base layer by a droplet discharging method to form a first conductive film pattern; 상기 제 1 도전막 패턴을 레이저광에 선택적으로 노광시키는 단계와,Selectively exposing the first conductive film pattern to laser light; 상기 노광된 제 1 도전막 패턴을 현상하여 게이트 전극을 형성하는 단계와,Developing the exposed first conductive film pattern to form a gate electrode; 상기 게이트 전극을 덮는 게이트 절연막을 형성하는 단계와,Forming a gate insulating film covering the gate electrode; 상기 게이트 절연막 위에 제 1 반도체막을 형성하는 단계와,Forming a first semiconductor film on the gate insulating film; 상기 제 1 반도체막 위에 포지티브형의 감광성 재료를 포함하는 도전막 재료를 토출해서 제 2 도전막 패턴을 형성하는 단계와,Discharging a conductive film material including a positive photosensitive material on the first semiconductor film to form a second conductive film pattern; 제 2 도전막 패턴의 선택된 부분을 레이저광에 노광시키는 단계와,Exposing a selected portion of the second conductive film pattern to laser light; 상기 노광된 제 2 도전막 패턴을 현상하여, 소스 배선 및 드레인 배선을 형성하는 단계와,Developing the exposed second conductive film pattern to form a source wiring and a drain wiring; 상기 소스 배선 및 상기 드레인 배선을 마스크로서 사용하여 상기 제 1 반도체막을 에칭하는 단계를 포함하는 것을 특징으로 하는 반도체장치의 제조방법.Etching the first semiconductor film using the source wiring and the drain wiring as masks. 삭제delete 삭제delete 제 9항에 있어서,The method of claim 9, 상기 포지티브형의 감광성 재료를 포함하는 도전막 재료는 액적 토출법에 의해 토출되는 것을 특징으로 하는 반도체장치의 제조방법.And the conductive film material containing the positive photosensitive material is discharged by the droplet discharging method. 산화티탄(TiOx), 티탄산 스트론튬(SrTiO3), 셀렌화 카드뮴(CdSe), 탄탈산 칼륨(KTaO3), 황화 카드뮴(CdS), 산화 지르코늄(ZrO2), 산화 니오브(Nb2O5), 산화아연(ZnO), 산화철(Fe2O3), 및 산화텅스텐(WO3)으로 이루어진 그룹으로부터 선택되는 광촉매 물질로 구성된 하지층을 기판의 절연 표면 위에 형성하는 단계와,Titanium (TiO x) oxide, strontium titanate (SrTiO 3), selenide, cadmium (CdSe), tantalate, potassium (KTaO 3), cadmium sulfide (CdS), zirconium oxide (ZrO 2), niobium oxide (Nb 2 O 5) forming a zinc oxide (ZnO), iron oxide (Fe 2 O 3), and a base layer consisting of a photocatalytic material selected from the group consisting of tungsten oxide (WO 3) on an insulating surface of a substrate, 상기 하지층 위에, 감광성 재료를 포함하는 도전막 재료를 액적 토출법으로 토출해서 제 1 도전막 패턴을 형성하는 단계와,Discharging a conductive film material containing a photosensitive material on the base layer by a droplet discharging method to form a first conductive film pattern; 상기 제 1 도전막 패턴을 레이저광에 선택적으로 노광시키는 단계와,Selectively exposing the first conductive film pattern to laser light; 상기 노광된 제 1 도전막 패턴을 현상하여 게이트 전극을 형성하는 단계와,Developing the exposed first conductive film pattern to form a gate electrode; 상기 게이트 전극을 덮는 게이트 절연막을 형성하는 단계와,Forming a gate insulating film covering the gate electrode; 상기 게이트 절연막 위에 제 1 반도체막을 형성하는 단계와,Forming a first semiconductor film on the gate insulating film; 상기 제 1 반도체막 위에 네가티브형의 감광성 재료를 포함하는 도전막 재료를 토출해서 제 2 도전막 패턴을 형성하는 단계와,Discharging a conductive film material including a negative photosensitive material on the first semiconductor film to form a second conductive film pattern; 상기 게이트 전극을 마스크로서 사용하여 상기 기판의 제 1 면과 대향하는 상기 기판의 제 2 면 측으로부터 레이저광을 조사해서 상기 제 2 도전막 패턴의 일부를 상기 레이저광에 노광시키는 단계와,Irradiating a laser beam from the second surface side of the substrate facing the first surface of the substrate using the gate electrode as a mask to expose a portion of the second conductive film pattern to the laser beam; 상기 노광된 제 2 도전막 패턴을 현상하여, 소스 배선 및 드레인 배선을 형성하는 단계와,Developing the exposed second conductive film pattern to form a source wiring and a drain wiring; 상기 소스 배선 및 상기 드레인 배선을 마스크로서 사용하여, 상기 제 1 반도체막을 에칭하는 단계를 포함하는 것을 특징으로 하는 반도체장치의 제조방법.Etching the first semiconductor film using the source wiring and the drain wiring as a mask. 제 13항에 있어서,The method of claim 13, 상기 기판은 절연 표면을 갖는 것을 특징으로 하는 반도체장치의 제조방법.And said substrate has an insulating surface. 제 9항 또는 제 13항에 있어서,The method according to claim 9 or 13, 상기 제 1 반도체막 위에 n형 또는 p형의 도전성을 부여하는 불순물 원소를 포함하는 제 2 반도체막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체장치의 제조방법.And forming a second semiconductor film including an impurity element imparting n-type or V-type conductivity on the first semiconductor film. 제 15항에 있어서,The method of claim 15, 상기 소스 배선 및 상기 드레인 배선을 마스크로서 사용하여 상기 제 2 반도체막을 에칭하는 단계를 더 포함하는 것을 특징으로 하는 반도체장치의 제조방법.And etching the second semiconductor film using the source wiring and the drain wiring as a mask. 제 13항에 있어서,The method of claim 13, 상기 네가티브형의 감광성 재료를 포함하는 도전막 재료는 액적 토출법에 의해 토출되는 것을 특징으로 하는 반도체장치의 제조방법.And the conductive film material containing the negative photosensitive material is discharged by a droplet discharging method. 제 13항에 있어서,The method of claim 13, 상기 소스 배선과 상기 드레인 배선은 상기 게이트 전극의 폭과 동일 간격을 갖도록 자기정합적으로 형성되는 것을 특징으로 하는 반도체장치의 제조방법.And the source wiring and the drain wiring are formed in a self-aligning manner so as to have an interval equal to the width of the gate electrode. 산화티탄(TiOx), 티탄산 스트론튬(SrTiO3), 셀렌화 카드뮴(CdSe), 탄탈산 칼륨(KTaO3), 황화카드뮴(CdS), 산화지르코늄(ZrO2), 산화니오브(Nb2O5), 산화아연(ZnO), 산화철(Fe2O3), 산화텅스텐(WO3)으로 이루어진 그룹으로부터 선택되는 광촉매 물질을, 기판의 절연 표면 위에 형성한 하지층과,Titanium (TiO x) oxide, strontium titanate (SrTiO 3), selenide, cadmium (CdSe), tantalate, potassium (KTaO 3), cadmium sulfide (CdS), zirconium oxide (ZrO 2), niobium oxide (Nb 2 O 5) , zinc (ZnO), iron oxide (Fe 2 O 3), a base layer to form a photocatalytic material selected from the group consisting of tungsten oxide (WO 3), on an insulating surface of a substrate and oxide, 상기 하지층 위에 형성된 게이트 배선 및 게이트 전극 중에서 적어도 1개와,At least one of a gate wiring and a gate electrode formed on the base layer, 상기 게이트 배선 및 게이트 전극 중에서 적어도 1개 위에 형성된 게이트 절연막과,A gate insulating film formed on at least one of the gate wiring and the gate electrode; 상기 게이트 절연막 위에 채널 형성 영역을 포함하는 반도체층과,A semiconductor layer including a channel formation region on the gate insulating layer; 상기 반도체층 위에 형성된 소스 배선 또는 드레인 배선을 구비하고,A source wiring or a drain wiring formed on the semiconductor layer, 상기 채널 형성 영역의 채널 길이와 상기 소스 배선과 상기 드레인 배선과의 간격은, 상기 게이트 전극의 폭과 동일한 폭을 갖는 것을 특징으로 하는 반도체장치.And a channel length of the channel formation region and a gap between the source wiring and the drain wiring have the same width as that of the gate electrode. 제 19항에 있어서,The method of claim 19, 상기 소스 배선 또는 상기 드레인 배선 위에 형성된 화소 전극을 더 구비한 것을 특징으로 하는 반도체장치.And a pixel electrode formed on the source wiring or the drain wiring. 제 19항에 있어서,The method of claim 19, 상기 채널 형성 영역을 포함하는 반도체층은, 수소 또는 할로겐 수소가 첨가된 비단결정 반도체막, 또는 다결정 반도체막인 것을 특징으로 하는 반도체장치.The semiconductor layer including the channel formation region is a non-single crystal semiconductor film or a polycrystalline semiconductor film to which hydrogen or halogen hydrogen is added. 제 19항에 있어서,The method of claim 19, 상기 소스 배선 또는 상기 드레인 배선은 감광성 재료를 포함하고 있는 것을 특징으로 하는 반도체장치.And the source wiring or the drain wiring comprises a photosensitive material. 제 19항에 있어서,The method of claim 19, 상기 반도체장치는, 제 1 기판과, 제 2 기판과, 한 쌍의 상기 제 1 기판과 상기 제 2 기판 사이에 개재된 액정을 구비한 것을 특징으로 하는 반도체장치.The semiconductor device includes a first substrate, a second substrate, and a liquid crystal interposed between a pair of the first substrate and the second substrate. 제 19항에 있어서,The method of claim 19, 상기 반도체장치는, 음극과, 유기 화합물을 포함하는 층과, 양극과, 박막 트랜지스터를 갖는 발광소자를 복수 구비한 것을 특징으로 하는 반도체장치.The semiconductor device includes a plurality of light emitting elements each having a cathode, a layer containing an organic compound, an anode, and a thin film transistor. 제 19항에 있어서,The method of claim 19, 상기 반도체장치는, 영상 음성 양방향 통신장치, 또는 범용 원격 제어장치인 것을 특징으로 하는 반도체장치.The semiconductor device is a video and audio bidirectional communication device or a general-purpose remote control device. 제 1항, 제 5항, 제 9항, 또는 제 13항 중 어느 한 항에 있어서,The method according to any one of claims 1, 5, 9 or 13, 상기 광촉매 물질에 천이금속을 도핑하는 것을 특징으로 하는 반도체장치의 제조방법.And fabricating a transition metal in the photocatalyst material.
KR1020067015626A 2004-01-26 2005-01-24 Electric appliance, semiconductor device, and method for manufacturing the same KR101123751B1 (en)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2004017608 2004-01-26
JP2004017583 2004-01-26
JPJP-P-2004-00017608 2004-01-26
JPJP-P-2004-00017583 2004-01-26
PCT/JP2005/001286 WO2005071478A1 (en) 2004-01-26 2005-01-24 Electric appliance, semiconductor device, and method for manufacturing the same

Publications (2)

Publication Number Publication Date
KR20070007078A KR20070007078A (en) 2007-01-12
KR101123751B1 true KR101123751B1 (en) 2012-03-15

Family

ID=34810138

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067015626A KR101123751B1 (en) 2004-01-26 2005-01-24 Electric appliance, semiconductor device, and method for manufacturing the same

Country Status (3)

Country Link
JP (1) JP5386547B2 (en)
KR (1) KR101123751B1 (en)
WO (1) WO2005071478A1 (en)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
TWI752316B (en) 2006-05-16 2022-01-11 日商半導體能源研究所股份有限公司 Liquid crystal display device
US8110450B2 (en) * 2007-12-19 2012-02-07 Palo Alto Research Center Incorporated Printed TFT and TFT array with self-aligned gate
JP6258569B2 (en) * 2008-08-04 2018-01-10 ザ、トラスティーズ オブ プリンストン ユニバーシティ Hybrid dielectric materials for thin film transistors
EP2284891B1 (en) 2009-08-07 2019-07-24 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and manufacturing method thereof
KR101745341B1 (en) 2009-09-04 2017-06-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Light-emitting device and method for manufacturing the same
US11094899B2 (en) 2016-09-16 2021-08-17 Toray Industries, Inc. Method for manufacturing field effect transistor and method for manufacturing wireless communication device
CN115665926B (en) * 2022-11-14 2023-03-10 灿芯半导体(成都)有限公司 LED driving chip of second-order charge-discharge circuit

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100238510B1 (en) * 1995-08-23 2000-01-15 니시무로 타이죠 Thin film transistor with edge inclined gates and liquid crystal display device furnished with the same
KR20000077040A (en) * 1999-04-19 2000-12-26 이데이 노부유끼 Process of crystallizing semiconductor thin film and laser irradiation system

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0661257A (en) * 1992-08-05 1994-03-04 Dainippon Printing Co Ltd Thin film transistor and its manufacture
JPH09260678A (en) * 1996-03-27 1997-10-03 Canon Inc Manufacture of thin-film semiconductor device
JPH1165771A (en) * 1997-08-25 1999-03-09 Kanto Bussan Kk Electrode substrate for touch panel and manufacture of the same
JP2000258921A (en) * 1999-03-10 2000-09-22 Canon Inc Pattern forming method and its formed pattern
JP4250345B2 (en) * 2000-02-08 2009-04-08 キヤノン株式会社 Conductive film forming composition, conductive film forming method, and image forming apparatus manufacturing method
JP4572501B2 (en) * 2002-02-27 2010-11-04 コニカミノルタホールディングス株式会社 Method for producing organic thin film transistor
KR100878236B1 (en) * 2002-06-12 2009-01-13 삼성전자주식회사 A method of forming a metal pattern and a method of fabricating TFT array panel by using the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100238510B1 (en) * 1995-08-23 2000-01-15 니시무로 타이죠 Thin film transistor with edge inclined gates and liquid crystal display device furnished with the same
KR20000077040A (en) * 1999-04-19 2000-12-26 이데이 노부유끼 Process of crystallizing semiconductor thin film and laser irradiation system

Also Published As

Publication number Publication date
WO2005071478A1 (en) 2005-08-04
JP2011187995A (en) 2011-09-22
JP5386547B2 (en) 2014-01-15
KR20070007078A (en) 2007-01-12

Similar Documents

Publication Publication Date Title
US7691685B2 (en) Method for manufacturing semiconductor device
KR101123089B1 (en) Light emitting device, electronic device, and television device
KR101168907B1 (en) Display device
KR101193417B1 (en) Display device, manufacturing method thereof, and television
US7491590B2 (en) Method for manufacturing thin film transistor in display device
KR101127889B1 (en) Thin film transistor and display device, and method for manufacturing thereof
US7416977B2 (en) Method for manufacturing display device, liquid crystal television, and EL television
JP4731970B2 (en) Light emitting device and manufacturing method thereof
KR101123751B1 (en) Electric appliance, semiconductor device, and method for manufacturing the same
JP2005244204A (en) Electronic device, semiconductor device and its manufacturing method
JP5110785B2 (en) Method for manufacturing display device
JP5057652B2 (en) Method for manufacturing thin film transistor
JP4969041B2 (en) Method for manufacturing display device
US20070262318A1 (en) Method for manufacturing display device
US20050196711A1 (en) Semiconductor device and method for manufacturing the same, liquid crystal television, and EL television
JP4854994B2 (en) Wiring substrate manufacturing method and thin film transistor manufacturing method
JP5089027B2 (en) Semiconductor device
JP2005328037A (en) Method for forming film pattern, method for manufacturing semiconductor device, liquid crystal television, and el television
JP5116212B2 (en) Method for manufacturing thin film transistor
JP4879496B2 (en) Pattern formation method
JP4884675B2 (en) Method for manufacturing semiconductor device
JP2005311341A (en) Semiconductor device, method for manufacturing the same, liquid crystal television and el television

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150120

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160127

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170201

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee