JP5089027B2 - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP5089027B2
JP5089027B2 JP2005154536A JP2005154536A JP5089027B2 JP 5089027 B2 JP5089027 B2 JP 5089027B2 JP 2005154536 A JP2005154536 A JP 2005154536A JP 2005154536 A JP2005154536 A JP 2005154536A JP 5089027 B2 JP5089027 B2 JP 5089027B2
Authority
JP
Japan
Prior art keywords
layer
electrode layer
insulating layer
substrate
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005154536A
Other languages
Japanese (ja)
Other versions
JP2006013480A (en
JP2006013480A5 (en
Inventor
慎志 前川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2005154536A priority Critical patent/JP5089027B2/en
Publication of JP2006013480A publication Critical patent/JP2006013480A/en
Publication of JP2006013480A5 publication Critical patent/JP2006013480A5/ja
Application granted granted Critical
Publication of JP5089027B2 publication Critical patent/JP5089027B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Description

本発明は、薄膜トランジスタ及びそれらの作製方法、表示装置及びその作製方法、それを用いたテレビジョン装置に関する。   The present invention relates to a thin film transistor, a manufacturing method thereof, a display device, a manufacturing method thereof, and a television device using the same.

薄膜トランジスタ(以下、「TFT」という。)及びそれを用いた電子回路は、半導体、絶縁体及び導電体などの各種薄膜を基板上に積層し、適宜フォトリソグラフィ技術により所定のパターンを形成して製造されている。フォトリソグラフィ技術とは、フォトマスクと呼ばれる透明な平板面上に光を通さない材料で形成した回路等のパターンを、光を利用して目的とする基板上に転写する技術であり、半導体集積回路等の製造工程において広く用いられている。   A thin film transistor (hereinafter referred to as “TFT”) and an electronic circuit using the thin film transistor are manufactured by laminating various thin films such as a semiconductor, an insulator, and a conductor on a substrate and appropriately forming a predetermined pattern by a photolithography technique. Has been. Photolithographic technology is a technology that uses a light to transfer a circuit pattern or other pattern formed on a transparent flat plate called a photomask onto a target substrate. It is widely used in the manufacturing process.

従来のフォトリソグラフィ技術を用いた製造工程では、フォトレジストと呼ばれる感光性の有機樹脂材料を用いて形成されるマスクパターンの取り扱いだけでも、露光、現像、焼成、剥離といった多段階の工程が必要になる。従って、フォトリソグラフィ工程の回数が増える程、製造コストは必然的に上がってしまうことになる。このような問題点を改善するために、フォトリソグラフィ工程を削減してTFTを製造することが試みられている(例えば、特許文献1参照。)。   In the manufacturing process using the conventional photolithography technology, a multi-step process such as exposure, development, baking, and peeling is required only for handling a mask pattern formed using a photosensitive organic resin material called a photoresist. Become. Therefore, the manufacturing cost inevitably increases as the number of photolithography processes increases. In order to improve such problems, attempts have been made to manufacture TFTs by reducing the photolithography process (see, for example, Patent Document 1).

しかし、上記特許文献1に記載された技術は、TFTの製造工程で複数回行われるフォトリソグラフィ工程の一部を印刷法で置き替えただけのものであり、抜本的に工程数の削減に寄与できるものではない。また、フォトリソグラフィ技術においてマスクパターンを転写するために用いる露光装置は、等倍投影露光若しくは縮小投影露光により、数ミクロンから1ミクロン以下のパターンを転写するものであり、原理的にみて、一辺が1メートルを越えるような大面積基板を一括で露光することは技術的に困難である。   However, the technique described in Patent Document 1 is merely a replacement of a part of the photolithography process performed a plurality of times in the TFT manufacturing process by the printing method, and drastically contributes to the reduction in the number of processes. It is not possible. In addition, an exposure apparatus used for transferring a mask pattern in photolithography technology transfers a pattern of several microns to 1 micron or less by equal-magnification projection exposure or reduced projection exposure. It is technically difficult to expose a large area substrate exceeding 1 meter at a time.

また、各種薄膜を積層して形成する薄膜トランジスタにおいて、各薄膜が密着性良く安定して形成するために、薄膜を形成する被形成領域の平坦性を高めることは重要である。薄膜では被形成面の平坦性が悪いと、被覆性の低下や、加工処理の不均一化を招くからである。ゲート電極により形成される段差を2層の積層によるゲート絶縁層により無くし、平坦化することが試みられている(例えば、特許文献2参照。)。
特開平11−251259号公報 特開2000−150906号公報
Further, in a thin film transistor formed by laminating various thin films, it is important to improve the flatness of a region where the thin film is formed in order to form each thin film with good adhesion and stability. This is because, in a thin film, if the flatness of the surface to be formed is poor, the covering property is deteriorated and the processing is not uniform. Attempts have been made to eliminate the step formed by the gate electrode by a gate insulating layer formed by stacking two layers and to planarize the gate electrode (see, for example, Patent Document 2).
Japanese Patent Laid-Open No. 11-251259 JP 2000-150906 A

本発明は、TFT及びそれを用いる電子回路並びにTFTによって形成される表示装置の製造工程においてフォトリソグラフィ工程の回数を削減することを目的とする。またより製造工程を簡略化する。そして一辺が1メートルを越えるような大面積の基板にも、低いコストで歩留まり良く製造することができる技術を提供することを目的とする。   An object of the present invention is to reduce the number of photolithography processes in a manufacturing process of a TFT, an electronic circuit using the TFT, and a display device formed by the TFT. In addition, the manufacturing process is further simplified. An object of the present invention is to provide a technique that can be manufactured at a low cost and with a high yield even on a large-area substrate having a side exceeding 1 meter.

また、本発明は、それらの表示装置を構成する配線等を、密着性よく形成し、信頼性の高い表示装置を作製できる技術を提供することも目的とする。   It is another object of the present invention to provide a technique that can form a highly reliable display device by forming wirings and the like constituting the display device with good adhesion.

本発明は、薄膜トランジスタ又は表示装置などを構成する構成物を、それらの被形成物との密着性が高い、被形成物表面を形成する物質のうち、少なくとも一つと同じ物質を添加(混入)して形成することによって、構成物と被形成物との密着性を向上させる。また、構成物上に形成される絶縁層において、構成物表面に生じる凹凸形状を十分に被覆し、かつ絶縁層として信頼性に足るように緻密化できるように、絶縁層を、有機材料を含む第1の絶縁層と、無機材料を含む第2の絶縁層とを積層して形成する。     The present invention adds (mixes) at least one of the substances constituting the thin film transistor, the display device, etc., among the substances forming the surface of the object having high adhesion to those objects. Thus, the adhesion between the component and the object to be formed is improved. In addition, in the insulating layer formed on the structure, the insulating layer includes an organic material so that the uneven shape generated on the surface of the structure can be sufficiently covered and the insulating layer can be densified to be reliable. The first insulating layer and the second insulating layer containing an inorganic material are stacked to form.

本発明の表示装置には、エレクトロルミネセンス(以下「EL」ともいう。)と呼ばれる発光を発現する有機物、若しくは有機物と無機物の混合物を含む層を、電極間に介在させた発光素子とTFTとが接続された発光表示装置や、液晶材料を有する液晶素子を表示素子として用いる液晶表示装置などがある。   The display device of the present invention includes a light-emitting element and a TFT in which a layer containing an organic substance that emits light called electroluminescence (hereinafter also referred to as “EL”) or a mixture of an organic substance and an inorganic substance is interposed between electrodes. And a liquid crystal display device using a liquid crystal element having a liquid crystal material as a display element.

本発明の薄膜トランジスタの一は、絶縁表面上に、絶縁表面を形成する物質のうち、少なくとも一つと同じ物質を分散させた導電層を有する。     One thin film transistor of the present invention includes a conductive layer in which at least one of the substances forming the insulating surface is dispersed over the insulating surface.

本発明の薄膜トランジスタの一は、導電層上に、有機材料を含む第1の絶縁層を有し、第1の絶縁層上に、無機材料を含む第2の絶縁層を有し、第2の絶縁層上に半導体層を有し、導電層は導電性材料を含む組成物を吐出して形成される。     One thin film transistor of the present invention includes a first insulating layer containing an organic material over a conductive layer, a second insulating layer containing an inorganic material over the first insulating layer, A semiconductor layer is provided over the insulating layer, and the conductive layer is formed by discharging a composition containing a conductive material.

本発明の薄膜トランジスタの一は、絶縁表面上に、絶縁表面を形成する物質のうち、少なくとも一つと同じ物質を分散させた導電層を有し、導電層上に、有機材料を含む第1の絶縁層を有し、第1の絶縁層上に、無機材料を含む第2の絶縁層を有し、第2の絶縁層上に半導体層を有する。     One thin film transistor of the present invention has a conductive layer in which at least one of the substances forming the insulating surface is dispersed over the insulating surface, and the first insulating material includes an organic material on the conductive layer. A second insulating layer containing an inorganic material is provided over the first insulating layer, and a semiconductor layer is provided over the second insulating layer.

本発明の薄膜トランジスタの一は、絶縁表面上に、絶縁表面を形成する物質のうち、少なくとも一つと同じ物質を分散させた第1の導電層を有し、第1の導電層上に、有機材料を含む第1の絶縁層を有し、第1の絶縁層上に、無機材料を含む第2の絶縁層を有し、第2の絶縁層上に半導体層を有し、半導体層に接する、半導体層を形成する物質のうち、少なくとも一つの同じ物質を分散させた第2の導電層を有する。     One of the thin film transistors of the present invention has a first conductive layer in which at least one of the substances forming the insulating surface is dispersed on the insulating surface, and an organic material is formed on the first conductive layer. A first insulating layer containing, a second insulating layer containing an inorganic material on the first insulating layer, a semiconductor layer on the second insulating layer, and in contact with the semiconductor layer. A second conductive layer in which at least one of the same substances among the substances forming the semiconductor layer is dispersed is provided.

本発明の薄膜トランジスタの一は、絶縁表面上に、絶縁表面を形成する物質のうち、少なくとも一つと同じ物質を分散させた第1の導電層を有し、第1の導電層上に、有機材料を含む第1の絶縁層を有し、第1の絶縁層上に、無機材料を含む第2の絶縁層を有し、第2の絶縁層上に半導体層を有し、半導体層に接する、半導体層を形成する物質のうち、少なくとも一つの同じ物質を分散させた第2の導電層を有し、第2の導電層上に、有機材料を含む第3の絶縁層を有し、第3の絶縁層上に、無機材料を含む第4の絶縁層を有し第3の絶縁層及び第4の絶縁層は、第2の導電層に達する開口部を有し、開口部に、第2の導電層に接する第3の導電層を有する。     One of the thin film transistors of the present invention has a first conductive layer in which at least one of the substances forming the insulating surface is dispersed on the insulating surface, and an organic material is formed on the first conductive layer. A first insulating layer containing, a second insulating layer containing an inorganic material on the first insulating layer, a semiconductor layer on the second insulating layer, and in contact with the semiconductor layer. A second conductive layer in which at least one of the substances forming the semiconductor layer is dispersed; a third insulating layer containing an organic material on the second conductive layer; The third insulating layer and the fourth insulating layer have an opening reaching the second conductive layer, and the second insulating layer includes a second insulating layer containing an inorganic material. A third conductive layer in contact with the conductive layer.

本発明の表示装置の一は、絶縁表面上に、絶縁表面を形成する物質のうち、少なくとも一つと同じ物質を分散させたゲート電極層と、ゲート電極層上に絶縁層と、絶縁層上に半導体層と、半導体層に接するソース電極層及びドレイン電極層と、ソース電極層又はドレイン電極層と電気的に接続する電極層とを有する。     According to one aspect of the display device of the present invention, there is provided a gate electrode layer in which at least one of the substances forming the insulating surface is dispersed on the insulating surface, the insulating layer on the gate electrode layer, and the insulating layer. A semiconductor layer; a source and drain electrode layer in contact with the semiconductor layer; and an electrode layer electrically connected to the source or drain electrode layer.

本発明の表示装置の一は、ゲート電極層上に、有機材料を含む第1の絶縁層を有し、第1の絶縁層上に、無機材料を含む第2の絶縁層を有し、第2の絶縁層上に半導体層を有し、半導体層に接するソース電極層及びドレイン電極層と、ソース電極層又はドレイン電極層と電気的に接続する電極層とを有し、ゲート電極層は導電性材料を含む組成物を吐出して形成される。     One display device of the present invention includes a first insulating layer containing an organic material over a gate electrode layer, a second insulating layer containing an inorganic material over the first insulating layer, 2 having a semiconductor layer on the insulating layer, a source electrode layer and a drain electrode layer in contact with the semiconductor layer, and an electrode layer electrically connected to the source electrode layer or the drain electrode layer, wherein the gate electrode layer is electrically conductive It is formed by discharging a composition containing a functional material.

本発明の表示装置の一は、絶縁表面上に、絶縁表面を形成する物質のうち、少なくとも一つと同じ物質を分散させたゲート電極層を有し、ゲート電極層上に、有機材料を含む第1の絶縁層を有し、第1の絶縁層上に、無機材料を含む第2の絶縁層を有し、第2の絶縁層上に半導体層を有し、半導体層に接するソース電極層及びドレイン電極層と、ソース電極層又はドレイン電極層と電気的に接続する電極層とを有する。     One embodiment of the display device of the present invention includes a gate electrode layer in which at least one of the substances forming the insulating surface is dispersed on the insulating surface, and an organic material is included on the gate electrode layer. A first insulating layer, a second insulating layer containing an inorganic material over the first insulating layer, a semiconductor layer over the second insulating layer, a source electrode layer in contact with the semiconductor layer, and A drain electrode layer; and an electrode layer electrically connected to the source electrode layer or the drain electrode layer.

本発明の表示装置の一は、絶縁表面上に、絶縁表面を形成する物質のうち、少なくとも一つと同じ物質を分散させたゲート電極層を有し、ゲート電極層上に、有機材料を含む第1の絶縁層を有し、第1の絶縁層上に、無機材料を含む第2の絶縁層を有し、第2の絶縁層上に半導体層を有し、半導体層に接する、半導体層を形成する物質のうち、少なくとも一つの同じ物質を分散させたソース電極層、及び半導体層を形成する物質のうち、少なくとも一つの同じ物質を分散させたドレイン電極層を有し、ソース電極層又はドレイン電極層に接する電極層を有する。     One embodiment of the display device of the present invention includes a gate electrode layer in which at least one of the substances forming the insulating surface is dispersed on the insulating surface, and an organic material is included on the gate electrode layer. A first insulating layer, a second insulating layer containing an inorganic material over the first insulating layer, a semiconductor layer over the second insulating layer, and a semiconductor layer in contact with the semiconductor layer, A source electrode layer in which at least one of the same substances among the substances to be formed is dispersed, and a drain electrode layer in which at least one of the same substances among the substances that form the semiconductor layer are dispersed. The electrode layer is in contact with the electrode layer.

本発明の表示装置の一は、絶縁表面上に、絶縁表面を形成する物質のうち、少なくとも一つと同じ物質を分散させたゲート電極層を有し、ゲート電極層上に、有機材料を含む第1の絶縁層を有し、第1の絶縁層上に、無機材料を含む第2の絶縁層を有し、第2の絶縁層上に半導体層を有し、半導体層に接する、半導体層を形成する物質のうち、少なくとも一つの同じ物質を分散させたソース電極層、及び半導体層を形成する物質のうち、少なくとも一つの同じ物質を分散させたドレイン電極層を有し、ソース電極層及びドレイン電極層上に、有機材料を含む第3の絶縁層を有し、第3の絶縁層上に、無機材料を含む第4の絶縁層を有し、第3の絶縁層及び第4の絶縁層は、ソース電極層又はドレイン電極層に達する開口部を有し、開口部に、ソース電極層又はドレイン電極層に接する配線層を有し、配線層に接する電極層を有する。     One embodiment of the display device of the present invention includes a gate electrode layer in which at least one of the substances forming the insulating surface is dispersed on the insulating surface, and an organic material is included on the gate electrode layer. A first insulating layer, a second insulating layer containing an inorganic material over the first insulating layer, a semiconductor layer over the second insulating layer, and a semiconductor layer in contact with the semiconductor layer, A source electrode layer in which at least one of the same substances among the substances to be formed is dispersed, and a drain electrode layer in which at least one of the same substances among the substances that form the semiconductor layer are dispersed. A third insulating layer containing an organic material is provided on the electrode layer, a fourth insulating layer containing an inorganic material is provided on the third insulating layer, and the third insulating layer and the fourth insulating layer are provided. Has an opening reaching the source or drain electrode layer, and in the opening, Has over source electrode layer or the wiring layer in contact with the drain electrode layer has an electrode layer in contact with the wiring layer.

上記構成の表示装置により表示画面を構成し、本発明のテレビジョン装置の一を作製することができる。     A display screen can be formed using the display device having the above structure, and one of the television devices of the present invention can be manufactured.

本発明の薄膜トランジスタの作製方法の一は、絶縁表面上に、絶縁表面を形成する物質のうち、少なくとも一つと同じ物質を分散させた導電性材料を含む組成物を吐出して導電層を形成する。     According to one method for manufacturing a thin film transistor of the present invention, a conductive layer is formed by discharging a composition containing a conductive material in which at least one of substances forming an insulating surface is dispersed over the insulating surface. .

本発明の薄膜トランジスタの作製方法の一は、導電性材料を含む組成物を吐出して導電層を形成し、導電層上に、有機材料を含む第1の絶縁層を形成し、第1の絶縁層上に、無機材料を含む第2の絶縁層を形成し、第2の絶縁層上に、半導体層を形成する。     According to one method for manufacturing a thin film transistor of the present invention, a conductive layer is formed by discharging a composition containing a conductive material, a first insulating layer containing an organic material is formed over the conductive layer, and a first insulating layer is formed. A second insulating layer containing an inorganic material is formed over the layer, and a semiconductor layer is formed over the second insulating layer.

本発明の薄膜トランジスタの作製方法の一は、絶縁表面上に、絶縁表面を形成する物質のうち、少なくとも一つと同じ物質を分散させた導電性材料を含む組成物を吐出して導電層を形成し、導電層上に、有機材料を含む第1の絶縁層を形成し、第1の絶縁層上に、無機材料を含む第2の絶縁層を形成し、第2の絶縁層上に、半導体層を形成する。     In one method for manufacturing a thin film transistor of the present invention, a conductive layer is formed by discharging a composition containing a conductive material in which at least one of the substances forming the insulating surface is dispersed over the insulating surface. A first insulating layer containing an organic material is formed over the conductive layer, a second insulating layer containing an inorganic material is formed over the first insulating layer, and a semiconductor layer is formed over the second insulating layer. Form.

本発明の薄膜トランジスタの作製方法の一は、絶縁表面上に、絶縁表面を形成する物質のうち、少なくとも一つと同じ物質を分散させた導電性材料を含む組成物を吐出して第1の導電層を形成し、第1の導電層上に、有機材料を含む第1の絶縁層を形成し、第1の絶縁層上に、無機材料を含む第2の絶縁層を形成し、第2の絶縁層上に、半導体層を形成し、半導体層に接して、半導体層を形成する物質のうち、少なくとも一つの同じ物質を分散させた導電性材料を含む組成物を吐出して第2の導電層を形成する。     According to one method for manufacturing a thin film transistor of the present invention, a first conductive layer is formed by discharging a composition containing a conductive material in which at least one of substances forming an insulating surface is dispersed over an insulating surface. A first insulating layer containing an organic material is formed on the first conductive layer, a second insulating layer containing an inorganic material is formed on the first insulating layer, and a second insulating layer is formed. A second conductive layer is formed by forming a semiconductor layer over the layer, discharging a composition containing a conductive material in which at least one of the substances forming the semiconductor layer is dispersed in contact with the semiconductor layer. Form.

本発明の薄膜トランジスタの作製方法の一は、絶縁表面上に、絶縁表面を形成する物質のうち、少なくとも一つと同じ物質を分散させた導電性材料を含む組成物を吐出して第1の導電層を形成し、第1の導電層上に、有機材料を含む第1の絶縁層を形成し、第1の絶縁層上に、無機材料を含む第2の絶縁層を形成し、第2の絶縁層上に、半導体層を形成し、半導体層に接して、半導体層を形成する物質のうち、少なくとも一つの同じ物質を分散させた導電性材料を含む組成物を吐出して第2の導電層を形成し、第2の導電層上に、有機材料を含む第3の絶縁層を形成し、第3の絶縁層上に、無機材料を含む第4の絶縁層を形成し、第3の絶縁層及び第4の絶縁層に、第2の導電層に達する開口部を形成し、開口部に、第2の導電層に接して第3の導電層を形成する。     According to one method for manufacturing a thin film transistor of the present invention, a first conductive layer is formed by discharging a composition containing a conductive material in which at least one of substances forming an insulating surface is dispersed over an insulating surface. A first insulating layer containing an organic material is formed on the first conductive layer, a second insulating layer containing an inorganic material is formed on the first insulating layer, and a second insulating layer is formed. A second conductive layer is formed by forming a semiconductor layer over the layer, discharging a composition containing a conductive material in which at least one of the substances forming the semiconductor layer is dispersed in contact with the semiconductor layer. A third insulating layer containing an organic material is formed on the second conductive layer, a fourth insulating layer containing an inorganic material is formed on the third insulating layer, and a third insulating layer is formed. An opening reaching the second conductive layer is formed in the layer and the fourth insulating layer, and the opening is in contact with the second conductive layer. Forming a conductive layer.

本発明の表示装置の作製方法の一は、絶縁表面上に、絶縁表面を形成する物質のうち、少なくとも一つと同じ物質を分散させた導電性材料を含む組成物を吐出してゲート電極層を形成し、ゲート電極層上に絶縁層を形成し、絶縁層上に半導体層を形成し、半導体層に接するソース電極層及びドレイン電極層を形成し、ソース電極層又はドレイン電極層と電気的に接続する電極層を形成する。     According to one method for manufacturing a display device of the present invention, a gate electrode layer is formed by discharging a composition containing a conductive material in which at least one of the substances forming an insulating surface is dispersed over the insulating surface. And forming an insulating layer over the gate electrode layer, forming a semiconductor layer over the insulating layer, forming a source electrode layer and a drain electrode layer in contact with the semiconductor layer, and electrically connecting the source electrode layer or the drain electrode layer An electrode layer to be connected is formed.

本発明の表示装置の作製方法の一は、導電性材料を含む組成物を吐出してゲート電極層を形成し、ゲート電極層上に、有機材料を含む第1の絶縁層を形成し、第1の絶縁層上に、無機材料を含む第2の絶縁層を形成し、第2の絶縁層上に、半導体層を形成し、半導体層に接するソース電極層及びドレイン電極層を形成し、ソース電極層又はドレイン電極層と電気的に接続する電極層を形成する。     According to one method for manufacturing a display device of the present invention, a gate electrode layer is formed by discharging a composition containing a conductive material, a first insulating layer containing an organic material is formed over the gate electrode layer, A second insulating layer containing an inorganic material is formed over one insulating layer, a semiconductor layer is formed over the second insulating layer, a source electrode layer and a drain electrode layer in contact with the semiconductor layer are formed, and a source An electrode layer electrically connected to the electrode layer or the drain electrode layer is formed.

本発明の表示装置の作製方法の一は、絶縁表面上に、絶縁表面を形成する物質のうち、少なくとも一つと同じ物質を分散させた導電性材料を含む組成物を吐出してゲート電極層を形成し、ゲート電極層上に、有機材料を含む第1の絶縁層を形成し、第1の絶縁層上に、無機材料を含む第2の絶縁層を形成し、第2の絶縁層上に、半導体層を形成し、半導体層に接するソース電極層及びドレイン電極層を形成し、ソース電極層又はドレイン電極層と電気的に接続する電極層を形成する。     According to one method for manufacturing a display device of the present invention, a gate electrode layer is formed by discharging a composition containing a conductive material in which at least one of the substances forming an insulating surface is dispersed over the insulating surface. And forming a first insulating layer including an organic material over the gate electrode layer, forming a second insulating layer including an inorganic material over the first insulating layer, and over the second insulating layer. Then, a semiconductor layer is formed, a source electrode layer and a drain electrode layer in contact with the semiconductor layer are formed, and an electrode layer electrically connected to the source electrode layer or the drain electrode layer is formed.

本発明の表示装置の作製方法の一は、絶縁表面上に、絶縁表面を形成する物質のうち、少なくとも一つと同じ物質を分散させた導電性材料を含む組成物を吐出してゲート電極層を形成し、ゲート電極層上に、有機材料を含む第1の絶縁層を形成し、第1の絶縁層上に、無機材料を含む第2の絶縁層を形成し、第2の絶縁層上に、半導体層を形成し、半導体層に接して、半導体層を形成する物質のうち、少なくとも一つの同じ物質を分散させた導電性材料を含む組成物を吐出してソース電極層及びドレイン電極層を形成し、ソース電極層又はドレイン電極層と電気的に接続する電極層を形成する。     According to one method for manufacturing a display device of the present invention, a gate electrode layer is formed by discharging a composition containing a conductive material in which at least one of the substances forming an insulating surface is dispersed over the insulating surface. And forming a first insulating layer including an organic material over the gate electrode layer, forming a second insulating layer including an inorganic material over the first insulating layer, and over the second insulating layer. The source electrode layer and the drain electrode layer are formed by discharging a composition containing a conductive material in which at least one of the substances forming the semiconductor layer is dispersed in contact with the semiconductor layer. An electrode layer which is formed and electrically connected to the source electrode layer or the drain electrode layer is formed.

本発明の表示装置の作製方法の一は、絶縁表面上に、絶縁表面を形成する物質のうち、少なくとも一つと同じ物質を分散させた導電性材料を含む組成物を吐出してゲート電極層を形成し、ゲート電極層上に、有機材料を含む第1の絶縁層を形成し、第1の絶縁層上に、無機材料を含む第2の絶縁層を形成し、第2の絶縁層上に、半導体層を形成し、半導体層に接して、半導体層を形成する物質のうち、少なくとも一つの同じ物質を分散させた導電性材料を含む組成物を吐出してソース電極層及びドレイン電極層を形成し、ソース電極層及びドレイン電極層上に、有機材料を含む第3の絶縁層を形成し、第3の絶縁層上に、無機材料を含む第4の絶縁層を形成し、第3の絶縁層及び第4の絶縁層にソース電極層又はドレイン電極層に達する開口部を形成し、開口部に、半導体層に接して配線層を形成し、配線層に接して電極層を形成する。     According to one method for manufacturing a display device of the present invention, a gate electrode layer is formed by discharging a composition containing a conductive material in which at least one of the substances forming an insulating surface is dispersed over the insulating surface. And forming a first insulating layer including an organic material over the gate electrode layer, forming a second insulating layer including an inorganic material over the first insulating layer, and over the second insulating layer. The source electrode layer and the drain electrode layer are formed by discharging a composition containing a conductive material in which at least one of the substances forming the semiconductor layer is dispersed in contact with the semiconductor layer. Forming a third insulating layer containing an organic material over the source electrode layer and the drain electrode layer; forming a fourth insulating layer containing an inorganic material over the third insulating layer; Openings reaching the source electrode layer or the drain electrode layer in the insulating layer and the fourth insulating layer It is formed and the opening, to form a wiring layer in contact with the semiconductor layer to form the electrode layer in contact with the wiring layer.

本発明により、薄膜トランジスタや表示装置などを構成する構成物を、所望なパターンで密着性よく形成できる。また、材料のロスが少なく、コストダウンも達成できる。よって高性能、高信頼性の表示装置を歩留まりよく作製することができる。   According to the present invention, components constituting a thin film transistor, a display device, and the like can be formed with a desired pattern and good adhesion. In addition, there is little material loss and cost reduction can be achieved. Therefore, a high-performance and highly reliable display device can be manufactured with high yield.

本発明の実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。   Embodiments of the present invention will be described in detail with reference to the drawings. However, the present invention is not limited to the following description, and it is easily understood by those skilled in the art that modes and details can be variously changed without departing from the spirit and scope of the present invention. Therefore, the present invention should not be construed as being limited to the description of the embodiments below. Note that in structures of the present invention described below, the same portions or portions having similar functions are denoted by the same reference numerals in different drawings, and description thereof is not repeated.

(実施の形態1)
本発明の実施の形態について、図1を用いて説明する。
(Embodiment 1)
An embodiment of the present invention will be described with reference to FIG.

本発明は、配線層若しくは電極を形成する導電層や、所定のパターンに形成するためのマスク層など表示パネルを作製するために必要な構成物のうち、少なくとも一つ若しくはそれ以上を、選択的に所望な形状に形成可能な方法により形成して、表示装置を作製することを特徴とするものである。本発明において、構成物(パターンともいう)とは、薄膜トランジスタや表示装置を構成する、ゲート電極層、ソース電極層、ドレイン電極層などの導電層、半導体層、マスク層、絶縁層などをいい、所定の形状を有して形成される全ての構成要素を含む。選択的に所望なパターンを形成可能な方法として、導電層や絶縁層など形成し、特定の目的に調合された組成物の液滴を選択的に吐出(噴出)して所定のパターンに形成することが可能な、液滴吐出(噴出)法(その方式によっては、インクジェット法とも呼ばれる。)を用いる。また、構成物が所望のパターンに転写、または描写できる方法、例えば各種印刷法(スクリーン(孔版)印刷、オフセット(平版)印刷、凸版印刷やグラビア(凹版)印刷など所望なパターンで形成される方法)なども用いることができる。     According to the present invention, at least one or more constituents necessary for manufacturing a display panel such as a conductive layer for forming a wiring layer or an electrode or a mask layer for forming a predetermined pattern are selectively used. The display device is manufactured by forming the substrate by a method that can be formed into a desired shape. In the present invention, a composition (also referred to as a pattern) refers to a conductive layer such as a gate electrode layer, a source electrode layer, and a drain electrode layer, a semiconductor layer, a mask layer, an insulating layer, and the like constituting a thin film transistor or a display device. It includes all components that are formed with a predetermined shape. As a method capable of selectively forming a desired pattern, a conductive layer, an insulating layer, or the like is formed, and droplets of a composition prepared for a specific purpose are selectively ejected (ejected) to form a predetermined pattern. It is possible to use a droplet discharge (ejection) method (also called an ink jet method depending on the method). In addition, a method in which the composition can be transferred or drawn in a desired pattern, for example, various printing methods (screen (stencil) printing, offset (flat plate) printing, letterpress printing, gravure (intaglio printing), etc.) ) Etc. can also be used.

本実施の形態は、流動体である構成物形成材料を含む組成物を、液滴として吐出(噴出)し、所望なパターンに形成する方法を用いている。構成物の被形成領域に、構成物形成材料を含む液滴を吐出し、焼成、乾燥等を行って固定化し所望なパターンの構成物を形成する。     In this embodiment, a method is used in which a composition containing a constituent forming material that is a fluid is ejected (ejected) as droplets to form a desired pattern. A droplet containing a component forming material is discharged onto a region where the component is to be formed, and fixed by firing, drying, or the like to form a component having a desired pattern.

パターンの形成に用いる液滴吐出装置の一態様を図28に示す。液滴吐出手段1403の個々のヘッド1405、ヘッド1412は制御手段1407に接続され、それがコンピュータ1410で制御することにより予めプログラミングされたパターンに描画することができる。描画するタイミングは、例えば、基板1400上に形成されたマーカー1411を基準に行えば良い。或いは、基板1400の縁を基準にして基準点を確定させても良い。これを撮像手段1404で検出し、画像処理手段1409にてデジタル信号に変換したものをコンピュータ1410で認識して制御信号を発生させて制御手段1407に送る。撮像手段1404としては、電荷結合素子(CCD)や相補型金属酸化物半導体を利用したイメージセンサなどを用いることができる。勿論、基板1400上に形成されるべきパターンの情報は記憶媒体1408に格納されたものであり、この情報を基にして制御手段1407に制御信号を送り、液滴吐出手段1403の個々のヘッド1405、ヘッド1412を個別に制御することができる。吐出する材料は、材料供給源1413、材料供給源1414より配管を通してヘッド1405、ヘッド1412にそれぞれ供給される。     One mode of a droplet discharge device used for forming a pattern is shown in FIG. The individual heads 1405 and 1412 of the droplet discharge means 1403 are connected to the control means 1407, which can be drawn in a pre-programmed pattern under the control of the computer 1410. The drawing timing may be performed with reference to a marker 1411 formed on the substrate 1400, for example. Alternatively, the reference point may be determined based on the edge of the substrate 1400. This is detected by the imaging means 1404, converted into a digital signal by the image processing means 1409, is recognized by the computer 1410, a control signal is generated, and sent to the control means 1407. As the imaging unit 1404, a charge coupled device (CCD), an image sensor using a complementary metal oxide semiconductor, or the like can be used. Of course, the information on the pattern to be formed on the substrate 1400 is stored in the storage medium 1408. Based on this information, a control signal is sent to the control means 1407, and each head 1405 of the droplet discharge means 1403 is sent. The heads 1412 can be individually controlled. The material to be discharged is supplied from the material supply source 1413 and the material supply source 1414 to the head 1405 and the head 1412 through piping.

ヘッド1405内部は、点線1406が示すように液状の材料を充填する空間と、吐出口であるノズルを有する構造となっている。図示しないが、ヘッド1412もヘッド1405と同様な内部構造を有する。ヘッド1405とヘッド1412のノズルのサイズは異なっており、異なる材料を異なる幅で同時に描画することができる。一つのヘッドで、導電性材料や有機、無機材料などをそれぞれ吐出し、描画することができ、層間膜のような広領域に描画する場合は、スループットを向上させるため複数のノズルより同材料を同時に吐出し、描画することができる。大型基板を用いる場合、ヘッド1405、ヘッド1412は基板上を、矢印の方向に自在に走査し、描画する領域を自由に設定することができ、同じパターンを一枚の基板に複数描画することができる。     The inside of the head 1405 has a structure having a space filled with a liquid material as indicated by a dotted line 1406 and a nozzle that is a discharge port. Although not shown, the head 1412 has the same internal structure as the head 1405. The nozzle sizes of the head 1405 and the head 1412 are different, and different materials can be drawn simultaneously with different widths. With one head, conductive material, organic material, inorganic material, etc. can be discharged and drawn respectively. When drawing in a wide area like an interlayer film, the same material is used from multiple nozzles to improve throughput. It is possible to discharge and draw at the same time. In the case of using a large substrate, the head 1405 and the head 1412 can freely scan on the substrate in the direction of the arrow to freely set a drawing area, and a plurality of the same pattern can be drawn on a single substrate. it can.

本発明の実施の形態で作製する薄膜トランジスタについて、図1及び図2を用いて説明する。     A thin film transistor manufactured according to an embodiment of the present invention will be described with reference to FIGS.

液滴吐出法を用いて導電層などを形成する場合、粒子状に加工された導電性材料を含む組成物を吐出し、焼成によって融合や融着接合させ固化することで導電層を形成する。吐出によって被形成領域に付着されるので、導電性材料を含む組成物は、流動体を有するように溶媒と導電性粒子を含んで形成される。このように導電性材料を含む組成物を吐出し、焼成することによって形成された導電層においては、導電層が緻密に形成されず、欠陥を有しており、被形成物(被形成物質)である絶縁表面に対する密着性が低い場合がある。また、導電層表面に凹凸が存在し、平坦性が悪くなる場合もある。スパッタ法などで形成した導電層(または絶縁層)が、多くは柱状構造を示すのに対し、液滴吐出法を用いて形成する導電層は、多くの粒界を有する多結晶状態を示すことが多い。     In the case of forming a conductive layer or the like by using a droplet discharge method, a conductive layer is formed by discharging a composition containing a conductive material processed into a particulate form and fusing or fusion bonding by baking to solidify. Since it adheres to a formation area by discharge, the composition containing a conductive material is formed including a solvent and conductive particles so as to have a fluid. In the conductive layer formed by discharging and baking the composition containing the conductive material in this manner, the conductive layer is not densely formed and has a defect, and an object to be formed (formable substance) In some cases, the adhesion to the insulating surface is low. In addition, there are irregularities on the surface of the conductive layer, which may deteriorate the flatness. A conductive layer (or insulating layer) formed by sputtering or the like shows a columnar structure, whereas a conductive layer formed by using a droplet discharge method shows a polycrystalline state having many grain boundaries. There are many.

このような密着性、平坦性の不良は、作製される薄膜トランジスタ、表示装置等の信頼性を低下させる原因となる。信頼性を向上させる方法として、本発明では二つの方法を示す。     Such poor adhesion and flatness cause a decrease in the reliability of a thin film transistor, a display device, and the like to be manufactured. As a method for improving the reliability, the present invention shows two methods.

方法の一つは、薄膜トランジスタ又は表示装置などを構成する構成物を、それらの被形成物との密着性が高い物質を添加(混入)して形成することによって、構成物と被形成物との密着性を向上させる。密着性が高い物質として、被形成物表面を形成する物質のうち、少なくとも一つと同じ物質を用いる。     One of the methods is to form a constituent of a thin film transistor or a display device by adding (mixing) a substance having high adhesion to the constituent, thereby forming the constituent and the constituent. Improve adhesion. As the substance having high adhesion, the same substance as at least one of the substances forming the surface of the object to be formed is used.

もう一方の方法は、構成物上に形成される絶縁層において、構成物表面に生じる凹凸形状を十分に被覆し、かつ絶縁層として信頼性に足るように緻密化できるように、絶縁層を有機材料を含む第1の絶縁層と、無機材料を含む第2の絶縁層とを積層して形成する。     The other method is that the insulating layer is formed on the organic layer so that the insulating layer formed on the component sufficiently covers the uneven shape generated on the surface of the component and can be densified so as to be reliable as the insulating layer. A first insulating layer containing a material and a second insulating layer containing an inorganic material are stacked to form.

上記方法のどちらか一方のみを用いてもよいし、両方用いてもよい。どちらか一方の方法を用いることで信頼性は向上し、もちろん両方用いるとより高い信頼性向上の効果が得られる。本実施の形態では、二つの方法を両方用いた例を示す。   Either one of the above methods may be used, or both may be used. By using either one of the methods, the reliability is improved. Of course, when both methods are used, a higher reliability improvement effect can be obtained. In this embodiment, an example using both of the two methods is shown.

図1に示すように、基板50上に、ゲート電極層56を形成する。導電性材料を含む組成物52に、基板50を形成する物質のうち、少なくとも一つと同じ物質53を分散した導電性材料を含む組成物を、液滴吐出装置54より、液滴55として吐出(噴出)し、被形成物である基板50に付着させる。その後乾燥、焼成を行い、ゲート電極層56を形成する。     As shown in FIG. 1, a gate electrode layer 56 is formed on the substrate 50. A composition containing a conductive material in which at least one of the substances forming the substrate 50 is dispersed in a composition 52 containing a conductive material is discharged as droplets 55 from a droplet discharge device 54 ( And is attached to the substrate 50 that is the object to be formed. Thereafter, drying and baking are performed to form the gate electrode layer 56.

基板50上に形成されたゲート電極層56の拡大図を図1(B)に示す。基板50は本実施の形態では、ガラス基板を用いている。よって、基板50を形成する物質のうち、少なくとも一つと同じ物質として酸化珪素を含む物質をゲート電極層56中に分散する。ゲート電極層中に添加された酸化珪素を含む物質のうち3つの酸化珪素を含む物質61は、基板50に接している。基板50と密着性のよい酸化珪素を含む物質61とは、基板との界面で矢印63のような密着力を生じる。よって、ゲート電極層56中に添加され、基板50と接する数個の酸化珪素を含む物質61との密着力によって、ゲート電極層56と基板50との密着力を高めることができる。     An enlarged view of the gate electrode layer 56 formed over the substrate 50 is shown in FIG. In this embodiment, the substrate 50 is a glass substrate. Therefore, a substance containing silicon oxide is dispersed in the gate electrode layer 56 as at least one of the substances forming the substrate 50. Of the substances containing silicon oxide added to the gate electrode layer, three substances 61 containing silicon oxide are in contact with the substrate 50. The substance 61 containing silicon oxide having good adhesion to the substrate 50 generates an adhesion force as indicated by an arrow 63 at the interface with the substrate. Therefore, the adhesion force between the gate electrode layer 56 and the substrate 50 can be increased by the adhesion force with the substance 61 containing several silicon oxides added to the gate electrode layer 56 and in contact with the substrate 50.

被形成物表面を形成する物質のうち、少なくとも一つと同じ物質の形状は、粒状、柱状、針状、板状などどのような形状でも良く、複数の被形成物表面を形成する物質のうち、少なくとも一つと同じ物質が凝集し、単体として集合体を形成してもよい。被形成物表面を形成する物質のうち、少なくとも一つと同じ物質の大きさは、100nm以下、好ましくは、数十nm以下とすればよい。ナノオーダーレベルの細い配線を形成したい場合は、導電性材料として導電性ナノ粒子を用いるため、被形成物表面を形成する物質のうち、少なくとも一つと同じ物質も10nm以下が望ましい。被形成物表面を形成する物質のうち、少なくとも一つと同じ物質は、導電体材料に混入していれば効果が得られるが、導電性材料に対する、被形成物表面を形成する物質のうち、少なくとも一つと同じ物質の割合は、0.5〜4.0重量%、好ましくは1.0〜3.0重量%とすればよい。このように、導電性材料中に少量の密着性を向上させる効果がある被形成物表面を形成する物質のうち、少なくとも一つと同じ物質を混入させるだけで、密着性を向上させることができる。本発明は、被形成領域全面にわたって下地膜や前処理を行うよりも簡便な方法であり、生産性やコストの面でも有益である。     Of the substances forming the surface of the object to be formed, the shape of the same substance as at least one may be any shape such as granular, columnar, needle-shaped, plate-shaped, etc. The same substance as at least one may aggregate to form an aggregate as a single body. Of the substances forming the surface of the object to be formed, the size of at least one substance may be 100 nm or less, preferably several tens of nm or less. In order to form a nano-order level thin wiring, since conductive nanoparticles are used as the conductive material, at least one of the substances forming the surface of the object is preferably 10 nm or less. Among the substances forming the surface of the object to be formed, the same substance as at least one is effective if mixed in the conductor material, but at least of the substances forming the surface of the object to be formed with respect to the conductive material. The proportion of the same substance as one may be 0.5 to 4.0% by weight, preferably 1.0 to 3.0% by weight. As described above, the adhesiveness can be improved only by mixing at least one of the substances forming the surface of the object to be formed which has the effect of improving the adhesiveness in a small amount in the conductive material. The present invention is a simpler method than performing a base film or pretreatment over the entire region to be formed, and is also beneficial in terms of productivity and cost.

被形成物表面を形成する物質のうち、少なくとも一つと同じ物質は、導電性材料でも絶縁性材料でもよく、珪素、窒素、酸化物、窒化物など被形成表面を形成する物質に応じて適宜設定すればよい。酸化物としては、酸化珪素(SiO2)、ホウ酸(B23)、酸化ナトリウム(NaO2)、酸化マグネシウム(MgO)、酸化アルミニウム(アルミナ)(Al23)、酸化カリウム(K2O)、酸化カルシウム(CaO)、三酸化二ヒ素(亜ヒ酸)(As23)、酸化ストロンチウム(SrO)、酸化アンチモン(Sb23)、酸化バリウム(BaO)、インジウム錫酸化物(ITO)、インジウム錫酸化物と酸化珪素からなるITSO、酸化亜鉛(ZnO)などを含んでいてもよく、その混合比は各被形成物の成分比(組成割合)によって適宜設定すればよい。また、導電性材料中に含まれる被形成物表面を形成する物質のうち、少なくとも一つと同じ物質は、同一の組成割合を有しなくてもよく、大きさもある程度の範囲にわたって分布していてもよい。また、本発明において、被形成物表面を形成する物質のうち、少なくとも一つと同じ物質は、その混入された導電層、又は絶縁層中に含まれていれば良く、その分散状態は、均一でも不均一でもよい。よって、導電層において、高濃度に存在する個所と低濃度に存在する個所があったり、導電層を形成する工程で凝集、分解などが生じたりする場合がある。 Of the substances that form the surface of the object to be formed, at least one of the same substances may be a conductive material or an insulating material, and is appropriately set according to the substance that forms the surface to be formed, such as silicon, nitrogen, oxide, or nitride. do it. Examples of the oxide include silicon oxide (SiO 2 ), boric acid (B 2 O 3 ), sodium oxide (NaO 2 ), magnesium oxide (MgO), aluminum oxide (alumina) (Al 2 O 3 ), and potassium oxide (K 2 O), calcium oxide (CaO), arsenic trioxide (arsenous acid) (As 2 O 3 ), strontium oxide (SrO), antimony oxide (Sb 2 O 3 ), barium oxide (BaO), indium tin oxide (ITO), ITSO composed of indium tin oxide and silicon oxide, zinc oxide (ZnO), and the like may be included, and the mixing ratio may be appropriately set depending on the component ratio (composition ratio) of each formed object. . Further, among the substances forming the surface of the object to be formed contained in the conductive material, the same substance as at least one may not have the same composition ratio, and the size may be distributed over a certain range. Good. In the present invention, at least one of the substances forming the surface of the object to be formed may be contained in the mixed conductive layer or insulating layer, and the dispersed state may be uniform. It may be uneven. Therefore, in the conductive layer, there may be a portion that exists at a high concentration and a portion that exists at a low concentration, and aggregation, decomposition, and the like may occur in the process of forming the conductive layer.

本実施の形態では、ゲート電極層56の形成を液滴吐出手段を用いて行う。液滴吐出手段とは、組成物の吐出口を有するノズルや、1つ又は複数のノズルを具備したヘッド等の液滴を吐出する手段を有するものの総称とする。液滴吐出手段が具備するノズルの径は、0.02〜100μm(好適には30μm以下)に設定し、該ノズルから吐出される組成物の吐出量は0.001pl〜100pl(好適には0.1pl以上40pl以下、より好ましくは10pl以下)に設定する。吐出量は、ノズルの径の大きさに比例して増加する。また、被処理物とノズルの吐出口との距離は、所望の箇所に滴下するために、出来る限り近づけておくことが好ましく、好適には0.1〜3mm(好適には1mm以下)程度に設定する。     In this embodiment mode, the gate electrode layer 56 is formed using a droplet discharge unit. The droplet discharge means is a general term for a device having means for discharging droplets such as a nozzle having a composition discharge port and a head having one or a plurality of nozzles. The diameter of the nozzle provided in the droplet discharge means is set to 0.02 to 100 μm (preferably 30 μm or less), and the discharge amount of the composition discharged from the nozzle is 0.001 pl to 100 pl (preferably 0). .1pl or more and 40pl or less, more preferably 10pl or less). The discharge amount increases in proportion to the size of the nozzle diameter. In addition, the distance between the object to be processed and the nozzle outlet is preferably as close as possible in order to drop it at a desired location, preferably about 0.1 to 3 mm (preferably about 1 mm or less). Set.

吐出口から吐出する組成物は、導電性材料を溶媒に溶解又は分散させたものを用いる。導電性材料とは、Ag、Au、Cu、Ni、Pt、Pd、Ir、Rh、W、Al等の金属、Cd、Znの金属硫化物、Fe、Ti、Si、Ge、Zr、Baなどの酸化物、ハロゲン化銀の微粒子又は分散性ナノ粒子に相当する。また、透明導電膜として用いられるインジウム錫酸化物(ITO)、インジウム錫酸化物と酸化珪素からなるITSO、有機インジウム、有機スズ、酸化亜鉛、窒化チタン等に相当する。導電性材料は、単一元素、又は複数種の元素の粒子を混合して用いることができる。但し、吐出口から吐出する組成物は、比抵抗値を考慮して、金、銀、銅のいずれかの材料を溶媒に溶解又は分散させたものを用いることが好適であり、より好適には、低抵抗な銀、銅を用いるとよい。但し、銀、銅を用いる場合には、不純物対策のため、合わせてバリア膜を設けるとよい。バリア膜としては、窒化珪素膜やニッケルボロン(NiB)を用いるとことができる。   A composition in which a conductive material is dissolved or dispersed in a solvent is used as the composition discharged from the discharge port. Examples of the conductive material include metals such as Ag, Au, Cu, Ni, Pt, Pd, Ir, Rh, W, and Al, metal sulfides of Cd and Zn, Fe, Ti, Si, Ge, Zr, and Ba. It corresponds to oxide, silver halide fine particles or dispersible nanoparticles. Further, it corresponds to indium tin oxide (ITO) used as a transparent conductive film, ITSO composed of indium tin oxide and silicon oxide, organic indium, organic tin, zinc oxide, titanium nitride, and the like. As the conductive material, particles of a single element or a plurality of kinds of elements can be mixed and used. However, it is preferable to use a composition in which any of gold, silver and copper is dissolved or dispersed in a solvent in consideration of the specific resistance value, more preferably the composition discharged from the discharge port. It is preferable to use low resistance silver or copper. However, when silver or copper is used, a barrier film may be provided as a countermeasure against impurities. As the barrier film, a silicon nitride film or nickel boron (NiB) can be used.

また、導電性材料の周りに他の導電性材料がコーティングされ、複数の層になっている粒子でも良い。例えば、銅の周りにニッケルボロン(NiB)がコーティングされ、その周囲に銀がコーティングされている3層構造の粒子などを用いても良い。溶媒は、酢酸ブチル、酢酸エチル等のエステル類、イソプロピルアルコール、エチルアルコール等のアルコール類、メチルエチルケトン、アセトン等の有機溶剤等、又は水を用いる。組成物の粘度は20mPa・s(cp)以下が好適であり、これは、乾燥が起こることを防止したり、吐出口から組成物を円滑に吐出できるようにしたりするためである。また、組成物の表面張力は、40mN/m以下が好適である。但し、用いる溶媒や、用途に合わせて、組成物の粘度等は適宜調整するとよい。一例として、ITOや、有機インジウム、有機スズを溶媒に溶解又は分散させた組成物の粘度は5〜20mPa・s、銀を溶媒に溶解又は分散させた組成物の粘度は5〜20mPa・s、金を溶媒に溶解又は分散させた組成物の粘度は5〜20mPa・sに設定するとよい。     Alternatively, particles in which a conductive material is coated with another conductive material to form a plurality of layers may be used. For example, particles having a three-layer structure in which nickel boron (NiB) is coated around copper and silver is coated around it may be used. As the solvent, esters such as butyl acetate and ethyl acetate, alcohols such as isopropyl alcohol and ethyl alcohol, organic solvents such as methyl ethyl ketone and acetone, and water are used. The viscosity of the composition is preferably 20 mPa · s (cp) or less, in order to prevent the drying from occurring or to smoothly discharge the composition from the discharge port. The surface tension of the composition is preferably 40 mN / m or less. However, the viscosity and the like of the composition may be appropriately adjusted according to the solvent to be used and the application. As an example, the viscosity of a composition in which ITO, organic indium, or organic tin is dissolved or dispersed in a solvent is 5 to 20 mPa · s, the viscosity of a composition in which silver is dissolved or dispersed in a solvent is 5 to 20 mPa · s, The viscosity of the composition in which gold is dissolved or dispersed in a solvent is preferably set to 5 to 20 mPa · s.

また、導電層は、複数の導電性材料を積層しても良い。また、始めに導電性材料として銀を用いて、液滴吐出法で導電層を形成した後、銅などでめっきを行ってもよい。めっきは電気めっきや化学(無電界)めっき法で行えばよい。めっきは、めっきの材料を有する溶液を満たした容器に基板表面を浸してもよいが、基板を斜め(または垂直)に立てて設置し、めっきする材料を有する溶液を、基板表面に流すように塗布してもよい。基板を立てて溶液を塗布するようにめっきを行うと、工程装置が小型化する利点がある。     The conductive layer may be a stack of a plurality of conductive materials. Alternatively, first, silver may be used as a conductive material, and a conductive layer may be formed by a droplet discharge method, followed by plating with copper or the like. Plating may be performed by electroplating or chemical (electroless) plating. For plating, the substrate surface may be immersed in a container filled with a solution having a plating material, but the substrate is placed at an angle (or vertically) so that the solution having the material to be plated flows on the substrate surface. It may be applied. When plating is performed so that the solution is applied while standing the substrate, there is an advantage that the process apparatus is reduced in size.

各ノズルの径や所望のパターン形状などに依存するが、ノズルの目詰まり防止や高精細なパターンの作製のため、導電体の粒子の径はなるべく小さい方が好ましく、好適には粒径0.1μm以下が好ましい。組成物は、電解法、アトマイズ法又は湿式還元法等の公知の方法で形成されるものであり、その粒子サイズは、一般的に約0.01〜10μmである。但し、ガス中蒸発法で形成すると、分散剤で保護されたナノ分子は約7nmと微細であり、またこのナノ粒子は、被覆剤を用いて各粒子の表面を覆うと、溶剤中に凝集がなく、室温で安定に分散し、液体とほぼ同じ挙動を示す。従って、被覆剤を用いることが好ましい。     Although depending on the diameter of each nozzle and the desired pattern shape, the diameter of the conductor particles is preferably as small as possible for preventing nozzle clogging and producing a high-definition pattern. 1 μm or less is preferable. The composition is formed by a known method such as an electrolytic method, an atomizing method, or a wet reduction method, and its particle size is generally about 0.01 to 10 μm. However, when formed in a gas evaporation method, the nanomolecules protected with the dispersant are as fine as about 7 nm. When the surface of each particle is covered with a coating agent, the nanoparticles are aggregated in the solvent. And stably disperse at room temperature and shows almost the same behavior as liquid. Therefore, it is preferable to use a coating agent.

導電体中に添加する密着性向上のため導電性材料を含む組成物中に添加される被形成物表面を形成する物質のうち、少なくとも一つと同じ物質も、パターンの形状などに依存するが、ノズルの目詰まり防止や高精細なパターンの作製のため、大きさはなるべく小さい方が好ましく、好適には100nm以下が好ましい。     Of the substances forming the surface of the object to be added added to the composition containing the conductive material for improving the adhesion added to the conductor, the same substance as at least one depends on the shape of the pattern. In order to prevent nozzle clogging and to produce a high-definition pattern, the size is preferably as small as possible, preferably 100 nm or less.

また、組成物を吐出する工程は、減圧下で行ってもよい。また、減圧下で行うと、導電体の表面に酸化膜などが形成されないため好ましい。組成物を吐出後、乾燥と焼成の一方又は両方の工程を行う。乾燥と焼成の工程は、両工程とも加熱処理の工程であるが、例えば、乾燥は100度(℃)で3分間、焼成は200〜550度(℃)で15分間〜60分間で行うもので、その目的、温度と時間が異なるものである。乾燥の工程、焼成の工程は、常圧下又は減圧下で、レーザ光の照射や瞬間熱アニール、加熱炉などにより行う。なお、この加熱処理を行うタイミング、加熱処理の回数は特に限定されない。乾燥と焼成の工程を良好に行うためには、基板を加熱しておいてもよく、そのときの温度は、基板等の材質に依存するが、一般的には100〜800度(℃)(好ましくは200〜550度(℃))とする。本工程により、組成物中の溶媒の揮発、又は化学的に分散剤を除去するとともに、周囲の樹脂が硬化収縮することで、ナノ粒子間を接触させ、融合と融着を加速する。     The step of discharging the composition may be performed under reduced pressure. Further, it is preferable to perform under reduced pressure because an oxide film or the like is not formed on the surface of the conductor. After discharging the composition, one or both steps of drying and baking are performed. The drying and firing steps are both heat treatment steps. For example, drying is performed at 100 degrees (C) for 3 minutes, and firing is performed at 200 to 550 degrees (C) for 15 minutes to 60 minutes. Its purpose, temperature and time are different. The drying process and the firing process are performed under normal pressure or reduced pressure by laser light irradiation, rapid thermal annealing, a heating furnace, or the like. Note that the timing of performing this heat treatment and the number of heat treatments are not particularly limited. In order to carry out the drying and firing steps satisfactorily, the substrate may be heated, and the temperature at that time depends on the material such as the substrate, but is generally 100 to 800 ° C. (° C.) ( Preferably, it is set to 200 to 550 degrees (° C.). By this step, the solvent in the composition is volatilized or the dispersant is chemically removed, and the surrounding resin is cured and contracted to bring the nanoparticles into contact with each other, thereby accelerating fusion and fusion.

レーザ光の照射は、連続発振またはパルス発振の気体レーザ又は固体レーザを用いれば良い。前者の気体レーザとしては、エキシマレーザ、YAGレーザ等が挙げられ、後者の固体レーザとしては、Cr、Nd等がドーピングされたYAG、YVO4、GdVO4等の結晶を使ったレーザ等が挙げられる。なお、レーザ光の吸収率の関係から、連続発振のレーザを用いることが好ましい。また、パルス発振と連続発振を組み合わせた所謂ハイブリッドのレーザ照射方法を用いてもよい。但し、基板の耐熱性に依っては、レーザ光の照射による加熱処理は、該基板を破壊しないように、数マイクロ秒から数十秒の間で瞬間的に行うとよい。瞬間熱アニール(RTA)は、不活性ガスの雰囲気下で、紫外光乃至赤外光を照射する赤外ランプやハロゲンランプなどを用いて、急激に温度を上昇させ、数分〜数マイクロ秒の間で瞬間的に熱を加えて行う。この処理は瞬間的に行うために、実質的に最表面の薄膜のみを加熱することができ、下層の膜には影響を与えない。つまり、プラスチック基板等の耐熱性が弱い基板にも影響を与えない。 For the laser light irradiation, a continuous wave or pulsed gas laser or solid-state laser may be used. Examples of the former gas laser include an excimer laser and a YAG laser, and examples of the latter solid-state laser include a laser using a crystal such as YAG, YVO 4 or GdVO 4 doped with Cr, Nd, or the like. . Note that it is preferable to use a continuous wave laser because of the absorption rate of the laser light. In addition, a so-called hybrid laser irradiation method combining pulse oscillation and continuous oscillation may be used. However, depending on the heat resistance of the substrate, the heat treatment by laser light irradiation may be performed instantaneously within a few microseconds to several tens of seconds so as not to destroy the substrate. Instantaneous thermal annealing (RTA) uses an infrared lamp or a halogen lamp that irradiates ultraviolet light or infrared light in an inert gas atmosphere, and rapidly raises the temperature for several minutes to several microseconds. This is done by applying heat instantaneously. Since this treatment is performed instantaneously, only the outermost thin film can be heated substantially without affecting the lower layer film. That is, it does not affect a substrate having low heat resistance such as a plastic substrate.

また、液滴吐出法により、ゲート電極層などを組成物を吐出し形成した後、その平坦性を高めるために表面を圧力によってプレスして平坦化してもよい。プレスの方法としては、ローラー状のものを表面に走査することによって、凹凸をならすように軽減したり、平坦な板状な物で表面を垂直にプレスしてもよい。プレスする時に、加熱工程を行っても良い。また溶剤等によって表面を軟化、または融解させエアナイフで表面の凹凸部を除去しても良い。また、CMP法を用いて研磨しても良い。この工程は、液滴吐出法によって凹凸が生じる場合に、その表面の平坦化する場合適用することができる。     Alternatively, the gate electrode layer or the like may be formed by discharging a composition by a droplet discharge method, and then the surface may be pressed and flattened by pressure in order to improve the flatness. As a pressing method, unevenness may be reduced by scanning a roller-like object on the surface, or the surface may be pressed vertically with a flat plate-like object. A heating step may be performed when pressing. Alternatively, the surface may be softened or melted with a solvent or the like, and the surface irregularities may be removed with an air knife. Further, polishing may be performed using a CMP method. This step can be applied when the surface is flattened when unevenness is generated by the droplet discharge method.

ゲート電極層56上に、ゲート絶縁層を形成する。本発明では、ゲート絶縁層表面の平坦性を向上し、緻密性を高めるため、ゲート絶縁層を複数層積層して形成する。まず、図2(A)に示すように有機材料を含む第1の絶縁層57aを形成する。第1の絶縁層57aは、有機材料を含む有機絶縁材料のため、塗布法のディップコーティング法、スピンコーティング法、液滴吐出法や、印刷法(スクリーン印刷やオフセット印刷などパターンが形成される方法)などの湿式法(ウェットプロセス)によって形成することができる。塗布法は、凹凸形状の激しい段差を有する表面でも、被覆性良く形成することができ、表面の平坦性を向上させる効果がある。     A gate insulating layer is formed over the gate electrode layer 56. In the present invention, a plurality of gate insulating layers are stacked in order to improve the flatness of the surface of the gate insulating layer and increase the density. First, as shown in FIG. 2A, a first insulating layer 57a containing an organic material is formed. Since the first insulating layer 57a is an organic insulating material containing an organic material, a dip coating method, a spin coating method, a droplet discharge method, or a printing method (a method of forming a pattern such as screen printing or offset printing). ) And other wet methods (wet process). The coating method can be formed with good coverage even on a surface having a rugged uneven surface, and has the effect of improving the flatness of the surface.

次に、第1の絶縁層57a上に、第2の絶縁層57bを積層して形成する。第2の絶縁層57bは、無機材料を含む無機絶縁性材料のため、真空蒸着法、イオンプレーティング法、イオンビーム法、PVD法、CVD法、スパッタリング法、RFマグネトロンスパッタリング法、プラズマ溶射法、プラズマスプレー法などといった乾式法(ドライプロセス)で形成することができる。蒸着法は、緻密な膜を形成することができるので、ゲート絶縁層として、耐圧性に優れた電気的特性を付与できる。本実施の形態では、窒化珪素(SiN)を用いて第2の絶縁層を形成する。なお、低い成膜温度でゲートリーク電流が少ない緻密な絶縁層を形成するには、アルゴンなどの希ガス元素を反応ガスに含ませ、形成される絶縁層中に混入させると良い。     Next, a second insulating layer 57b is stacked over the first insulating layer 57a. Since the second insulating layer 57b is an inorganic insulating material containing an inorganic material, a vacuum deposition method, an ion plating method, an ion beam method, a PVD method, a CVD method, a sputtering method, an RF magnetron sputtering method, a plasma spraying method, It can be formed by a dry method such as a plasma spray method. Since the deposition method can form a dense film, the gate insulating layer can be provided with electrical characteristics with excellent pressure resistance. In this embodiment mode, the second insulating layer is formed using silicon nitride (SiN). Note that in order to form a dense insulating layer with low gate leakage current at a low deposition temperature, a rare gas element such as argon is preferably contained in a reaction gas and mixed into the formed insulating layer.

本発明を適用すると、平坦性と電気的特性(強度)向上という両方の効果を付与することができるゲート絶縁層を形成することができる。     By applying the present invention, a gate insulating layer that can provide both effects of flatness and improved electrical characteristics (strength) can be formed.

第1の絶縁層57aの形成材料として、エポキシ樹脂、フェノール樹脂、ノボラック樹脂、アクリル樹脂、メラミン樹脂、ウレタン樹脂等の樹脂材料、アクリル酸、メタクリル酸及びこれらの誘導体、又はポリイミド(polyimide)、芳香族ポリアミド、ポリベンゾイミダゾール(polybenzimidazole)などの高分子、Si−O−Si結合を含むシロキサン系ポリマー等の重合によってできた化合物材料などを用いることができる。膜厚は、好ましくは、数十nm以上500nm以下にするとよい。本実施の形態ではシロキサンポリマーを含む組成物を用いて第1の絶縁層を形成する。     As a forming material of the first insulating layer 57a, resin materials such as epoxy resin, phenol resin, novolac resin, acrylic resin, melamine resin, urethane resin, acrylic acid, methacrylic acid and derivatives thereof, polyimide, aromatic A compound material made by polymerization of a polymer such as an aromatic polyamide, polybenzimidazole, or a siloxane polymer containing a Si—O—Si bond can be used. The film thickness is preferably several tens nm to 500 nm. In this embodiment, the first insulating layer is formed using a composition containing a siloxane polymer.

第2の絶縁層57bは、酸化珪素(SiO2)、窒化珪素(SiN)、酸化窒化珪素(SiON)、窒化酸化珪素(SiNO)、酸化アルミニウム(Al23)、窒化アルミニウム(AlN)、酸化窒化アルミニウム(AlON)、窒化酸化アルミニウム(AlNO)その他の無機絶縁性材料などを用いることができる。酸化窒化珪素、酸化窒化アルミニウムは、成分比において酸素のほうが窒素よりも多く、窒化酸化珪素、窒化酸化アルミニウムは成分比が窒素の方が酸素より多い事を示す。膜厚は、好ましくは、数十nm以上300nm以下にするとよい。 The second insulating layer 57b includes silicon oxide (SiO 2 ), silicon nitride (SiN), silicon oxynitride (SiON), silicon nitride oxide (SiNO), aluminum oxide (Al 2 O 3 ), aluminum nitride (AlN), Aluminum oxynitride (AlON), aluminum nitride oxide (AlNO), or other inorganic insulating materials can be used. In silicon oxynitride and aluminum oxynitride, oxygen is higher in component ratio than nitrogen, and in silicon nitride oxide and aluminum nitride oxide, nitrogen has a higher component ratio than oxygen. The film thickness is preferably several tens of nm to 300 nm.

第1の絶縁層57aと第2の絶縁層57bの膜厚の膜厚比の設定は、被覆するゲート電極層の表面形状や膜厚、求められる平坦性と、電気的特性の程度によって、制御することで、最適なゲート絶縁層を形成することができる。よって、ゲート絶縁層に付与される特性を制御することができるので、適用する薄膜トランジスタや表示装置に要求される特性に柔軟に幅広く対応することができる。また、有機材料を含む第1の絶縁層57a、無機材料を含む第2の絶縁層57bは、それぞれ、複数の層からなる積層でもよく、少なくとも、被覆性及び平坦性よく形成することができる有機絶縁材料からなる第1の絶縁層と、緻密性高く形成することができる無機絶縁性材料からなる第2の絶縁層の2層以上の積層であればよい。   The film thickness ratio between the first insulating layer 57a and the second insulating layer 57b is controlled by the surface shape and film thickness of the gate electrode layer to be covered, the required flatness, and the degree of electrical characteristics. Thus, an optimum gate insulating layer can be formed. Accordingly, the characteristics imparted to the gate insulating layer can be controlled, so that the characteristics required for the thin film transistor and the display device to be applied can be flexibly and widely dealt with. In addition, the first insulating layer 57a containing an organic material and the second insulating layer 57b containing an inorganic material may each be a stacked layer including a plurality of layers, and can be formed with at least good coverage and flatness. It may be a stack of two or more layers of a first insulating layer made of an insulating material and a second insulating layer made of an inorganic insulating material that can be formed with high density.

ゲート電極層56、第1の絶縁層57a、第2の絶縁層57b上に、半導体層58、一導電性型を有する半導体層であるN型半導体層59を形成する。一導電性型を有する半導体層は必要に応じて形成すればよい。またN型半導体層を形成し、Nチャネル型TFTのNMOS構造、P型半導体層を形成したPチャネル型TFTのPMOS構造、Nチャネル型TFTとPチャネル型TFTとのCMOS構造を作製することができる。また、導電性を付与するために、導電性を付与する元素をドーピングによって添加し、不純物領域を半導体層に形成することで、Nチャネル型TFT、Pチャネル型TFTを形成することもできる。     A semiconductor layer 58 and an N-type semiconductor layer 59 which is a semiconductor layer having one conductivity type are formed over the gate electrode layer 56, the first insulating layer 57a, and the second insulating layer 57b. A semiconductor layer having one conductivity type may be formed as necessary. In addition, an N-type semiconductor layer is formed, and an NMOS structure of an N-channel TFT, a PMOS structure of a P-channel TFT having a P-type semiconductor layer, and a CMOS structure of an N-channel TFT and a P-channel TFT are manufactured. it can. In order to impart conductivity, an element imparting conductivity is added by doping, and an impurity region is formed in the semiconductor layer, whereby an N-channel TFT or a P-channel TFT can be formed.

半導体層58を形成する材料は、シランやゲルマンに代表される半導体材料ガスを用いて気相成長法やスパッタリング法で作製されるアモルファス半導体(以下「AS」ともいう。)、該非晶質半導体を光エネルギーや熱エネルギーを利用して結晶化させた多結晶半導体、或いはセミアモルファス(微結晶若しくはマイクロクリスタルとも呼ばれる。以下「SAS」ともいう。)半導体などを用いることができる。半導体層は公知の手段(スパッタ法、LPCVD法、またはプラズマCVD法等)により成膜することができる。   A material for forming the semiconductor layer 58 is an amorphous semiconductor (hereinafter also referred to as “AS”) manufactured by a vapor deposition method or a sputtering method using a semiconductor material gas typified by silane or germane, and the amorphous semiconductor. A polycrystalline semiconductor crystallized using light energy or thermal energy, or a semi-amorphous (also referred to as microcrystal or microcrystal; hereinafter also referred to as “SAS”) semiconductor can be used. The semiconductor layer can be formed by a known means (such as sputtering, LPCVD, or plasma CVD).

SASは、非晶質と結晶構造(単結晶、多結晶を含む)の中間的な構造を有し、自由エネルギー的に安定な第3の状態を有する半導体であって、短距離秩序を持ち格子歪みを有する結晶質な領域を含んでいる。少なくとも膜中の一部の領域には、0.5〜20nmの結晶領域を観測することが出来、珪素を主成分とする場合にはラマンスペクトルが520cm-1よりも低波数側にシフトしている。X線回折では珪素結晶格子に由来するとされる(111)、(220)の回折ピークが観測される。未結合手(ダングリングボンド)の中和剤として水素またはハロゲンを少なくとも1原子%またはそれ以上含ませている。SASは、珪化物気体をグロー放電分解(プラズマCVD)して形成する。珪化物気体としては、SiH4、その他にもSi26、SiH2Cl2、SiHCl3、SiCl4、SiF4などを用いることが可能である。またF2、GeF4を混合させても良い。この珪化物気体をH2、又は、H2とHe、Ar、Kr、Neから選ばれた一種または複数種の希ガス元素で希釈しても良い。希釈率は2〜1000倍の範囲、圧力は概略0.1Pa〜133Paの範囲、電源周波数は1MHz〜120MHz、好ましくは13MHz〜60MHzである。基板加熱温度は300℃以下が好ましく、100〜200℃の基板加熱温度でも形成可能である。ここで、主に成膜時に取り込まれる不純物元素として、酸素、窒素、炭素などの大気成分に由来する不純物は1×1020cm-3以下とすることが望ましく、特に、酸素濃度は5×1019cm-3以下、好ましくは1×1019cm-3以下となるようにすることが好ましい。また、ヘリウム、アルゴン、クリプトン、ネオンなどの希ガス元素を含ませて格子歪みをさらに助長させることで安定性が増し良好なSASが得られる。また半導体層としてフッ素系ガスより形成されるSAS層に水素系ガスより形成されるSAS層を積層してもよい。 SAS is a semiconductor having an intermediate structure between amorphous and crystalline structures (including single crystal and polycrystal) and having a third state that is stable in terms of free energy and has a short-range order and a lattice. It includes a crystalline region with strain. A crystal region of 0.5 to 20 nm can be observed in at least a part of the film, and when silicon is the main component, the Raman spectrum shifts to a lower wave number side than 520 cm −1. Yes. In X-ray diffraction, diffraction peaks of (111) and (220) that are derived from the silicon crystal lattice are observed. At least 1 atomic% or more of hydrogen or halogen is contained as a neutralizing agent for dangling bonds. The SAS is formed by glow discharge decomposition (plasma CVD) of a silicide gas. As the silicide gas, SiH 4 , Si 2 H 6 , SiH 2 Cl 2 , SiHCl 3 , SiCl 4 , SiF 4, and the like can be used. Further, F 2 and GeF 4 may be mixed. This silicide gas may be diluted with H 2 , or H 2 and one or more kinds of rare gas elements selected from He, Ar, Kr, and Ne. The dilution rate is in the range of 2 to 1000 times, the pressure is in the range of approximately 0.1 Pa to 133 Pa, and the power supply frequency is 1 MHz to 120 MHz, preferably 13 MHz to 60 MHz. The substrate heating temperature is preferably 300 ° C. or lower, and can be formed even at a substrate heating temperature of 100 to 200 ° C. Here, as an impurity element mainly taken in at the time of film formation, it is desirable that impurities derived from atmospheric components such as oxygen, nitrogen, and carbon be 1 × 10 20 cm −3 or less, and in particular, the oxygen concentration is 5 × 10 5. It is preferable to be 19 cm −3 or less, preferably 1 × 10 19 cm −3 or less. Further, by adding a rare gas element such as helium, argon, krypton, or neon to further promote lattice distortion, stability is improved and a favorable SAS can be obtained. In addition, a SAS layer formed of a hydrogen-based gas may be stacked on a SAS layer formed of a fluorine-based gas as a semiconductor layer.

アモルファス半導体としては、代表的には水素化アモルファスシリコン、結晶性半導体としては代表的にはポリシリコンなどがあげられる。ポリシリコン(多結晶シリコン)には、800℃以上のプロセス温度を経て形成されるポリシリコンを主材料として用いた所謂高温ポリシリコンや、600℃以下のプロセス温度で形成されるポリシリコンを主材料として用いた所謂低温ポリシリコン、また結晶化を促進する元素などを添加し結晶化させたポリシリコンなどを含んでいる。もちろん、前述したように、セミアモルファス半導体又は半導体層の一部に結晶相を含む半導体を用いることもできる。   A typical example of an amorphous semiconductor is hydrogenated amorphous silicon, and a typical example of a crystalline semiconductor is polysilicon. Polysilicon (polycrystalline silicon) is mainly made of so-called high-temperature polysilicon using polysilicon formed through a process temperature of 800 ° C. or higher as a main material, or polysilicon formed at a process temperature of 600 ° C. or lower. And so-called low-temperature polysilicon, and polysilicon crystallized by adding an element that promotes crystallization. Of course, as described above, a semi-amorphous semiconductor or a semiconductor including a crystal phase in a part of the semiconductor layer can also be used.

半導体層に、結晶性半導体層を用いる場合、その結晶性半導体層の作製方法は、公知の方法(レーザ結晶化法、熱結晶化法、またはニッケルなどの結晶化を助長する元素を用いた熱結晶化法等)を用いれば良い。また、SASである微結晶半導体をレーザ照射して結晶化し、結晶性を高めることもできる。結晶化を助長する元素を導入しない場合は、非晶質珪素膜にレーザ光を照射する前に、窒素雰囲気下500℃で1時間加熱することによって非晶質珪素膜の含有水素濃度を1×1020atoms/cm3以下にまで放出させる。これは水素を多く含んだ非晶質珪素膜にレーザ光を照射すると膜が破壊されてしまうからである。 In the case where a crystalline semiconductor layer is used for the semiconductor layer, a method for manufacturing the crystalline semiconductor layer can be a known method (laser crystallization method, thermal crystallization method, or heat using an element that promotes crystallization such as nickel. A crystallization method or the like may be used. In addition, a microcrystalline semiconductor that is a SAS can be crystallized by laser irradiation to improve crystallinity. In the case where an element for promoting crystallization is not introduced, the amorphous silicon film is heated at 500 ° C. for 1 hour in a nitrogen atmosphere before irradiating the amorphous silicon film with laser light, whereby the concentration of hydrogen contained in the amorphous silicon film is set to 1 ×. Release to 10 20 atoms / cm 3 or less. This is because the film is destroyed when the amorphous silicon film containing a large amount of hydrogen is irradiated with laser light.

非晶質半導体層への金属元素の導入の仕方としては、当該金属元素を非晶質半導体層の表面又はその内部に存在させ得る手法であれば特に限定はなく、例えばスパッタ法、CVD法、プラズマ処理法(プラズマCVD法も含む)、吸着法、金属塩の溶液を塗布する方法を使用することができる。このうち溶液を用いる方法は簡便であり、金属元素の濃度調整が容易であるという点で有用である。また、このとき非晶質半導体層の表面のぬれ性を改善し、非晶質半導体層の表面全体に水溶液を行き渡らせるため、酸素雰囲気中でのUV光の照射、熱酸化法、ヒドロキシラジカルを含むオゾン水又は過酸化水素による処理等により、酸化膜を成膜することが望ましい。   The method of introducing the metal element into the amorphous semiconductor layer is not particularly limited as long as the metal element can be present on the surface of the amorphous semiconductor layer or inside the amorphous semiconductor layer. For example, sputtering, CVD, A plasma treatment method (including a plasma CVD method), an adsorption method, or a method of applying a metal salt solution can be used. Among these, the method using a solution is simple and useful in that the concentration of the metal element can be easily adjusted. At this time, in order to improve the wettability of the surface of the amorphous semiconductor layer and to spread the aqueous solution over the entire surface of the amorphous semiconductor layer, irradiation with UV light in an oxygen atmosphere, thermal oxidation method, hydroxy radical It is desirable to form an oxide film by treatment with ozone water or hydrogen peroxide.

非晶質半導体層の結晶化は、熱処理とレーザ光照射による結晶化を組み合わせてもよく、熱処理やレーザ光照射を単独で、複数回行っても良い。   The crystallization of the amorphous semiconductor layer may be a combination of heat treatment and crystallization by laser light irradiation, or may be performed multiple times by heat treatment or laser light irradiation alone.

また、結晶性半導体層を、直接基板に線状プラズマ法により形成しても良い。また、線状プラズマ法を用いて、結晶性半導体層を選択的に基板に形成してもよい。     Alternatively, the crystalline semiconductor layer may be directly formed over the substrate by a linear plasma method. Alternatively, the crystalline semiconductor layer may be selectively formed over the substrate by a linear plasma method.

半導体として、有機半導体材料を用い、印刷法、スプレー法、スピン塗布法、液滴吐出法などで形成することができる。この場合、上記エッチング工程が必要ないため、工程数を削減することが可能である。有機半導体としては、低分子材料、高分子材料などが用いられ、有機色素、導電性高分子材料などの材料も用いることができる。本発明に用いる有機半導体材料としては、その骨格が共役二重結合から構成されるπ電子共役系の高分子材料が望ましい。代表的には、ポリチオフェン、ポリフルオレン、ポリ(3−アルキルチオフェン)、ポリチオフェン誘導体、ペンタセン等の可溶性の高分子材料を用いることができる。     As a semiconductor, an organic semiconductor material can be used and formed by a printing method, a spray method, a spin coating method, a droplet discharge method, or the like. In this case, the number of processes can be reduced because the etching process is not necessary. As the organic semiconductor, a low molecular material, a polymer material, or the like is used, and materials such as an organic dye or a conductive polymer material can also be used. The organic semiconductor material used in the present invention is preferably a π-electron conjugated polymer material whose skeleton is composed of conjugated double bonds. Typically, a soluble polymer material such as polythiophene, polyfluorene, poly (3-alkylthiophene), a polythiophene derivative, or pentacene can be used.

その他にも本発明に用いることができる有機半導体材料としては、可溶性の前駆体を成膜した後で処理することにより第1の半導体領域を形成することができる材料がある。なお、このような前駆体を経由する有機半導体材料としては、ポリチエニレンビニレン、ポリ(2,5−チエニレンビニレン)、ポリアセチレン、ポリアセチレン誘導体、ポリアリレンビニレンなどがある。     In addition, as an organic semiconductor material that can be used in the present invention, there is a material that can form a first semiconductor region by processing after forming a soluble precursor. Examples of the organic semiconductor material that passes through such a precursor include polythienylene vinylene, poly (2,5-thienylene vinylene), polyacetylene, a polyacetylene derivative, and polyarylene vinylene.

前駆体を有機半導体に変換する際には、加熱処理だけではなく塩化水素ガスなどの反応触媒を添加することがなされる。また、これらの可溶性有機半導体材料を溶解させる代表的な溶媒としては、トルエン、キシレン、クロロベンゼン、ジクロロベンゼン、アニソール、クロロフォルム、ジクロロメタン、γブチルラクトン、ブチルセルソルブ、シクロヘキサン、NMP(N−メチル−2−ピロリドン)、シクロヘキサノン、2−ブタノン、ジオキサン、ジメチルホルムアミド(DMF)または、THF(テトラヒドロフラン)などを適用することができる。     When converting the precursor into an organic semiconductor, a reaction catalyst such as hydrogen chloride gas is added as well as heat treatment. Typical solvents for dissolving these soluble organic semiconductor materials include toluene, xylene, chlorobenzene, dichlorobenzene, anisole, chloroform, dichloromethane, γ-butyllactone, butyl cellosolve, cyclohexane, NMP (N-methyl-2) -Pyrrolidone), cyclohexanone, 2-butanone, dioxane, dimethylformamide (DMF), THF (tetrahydrofuran), or the like can be applied.

ソース電極層又はドレイン電極層60a及びソース電極層又はドレイン電極層60bをN型半導体層59に接して、液滴吐出装置66より液滴67を吐出して形成する(図2(D)参照。)。本実施の形態では、ソース電極層又はドレイン電極層60a、ソース電極層又はドレイン電極層60bを、導電性材料を含む組成物を吐出する液滴吐出法を用いて形成する。ゲート電極層56と同様に、ソース電極層又はドレイン電極層60a及びソース電極層又はドレイン電極層60bおいても被形成領域において密着性高めるため、被形成物との密着性のよい、被形成物表面を形成する物質のうち、少なくとも一つと同じ物質として珪素を含む物質65を添加する。被形成物である半導体層、第1の絶縁層、基板には珪素を有しており、珪素を含む物質65と密着性がよい。混入された珪素を含む物質65の密着力増加効果によって、ソース電極層又はドレイン電極層60a及びソース電極層又はドレイン電極層60bも密着性よく安定して形成することができる。   The source or drain electrode layer 60a and the source or drain electrode layer 60b are formed in contact with the N-type semiconductor layer 59 and a droplet 67 is discharged from a droplet discharge device 66 (see FIG. 2D). ). In this embodiment, the source or drain electrode layer 60a and the source or drain electrode layer 60b are formed by a droplet discharge method in which a composition containing a conductive material is discharged. Similarly to the gate electrode layer 56, the source electrode / drain electrode layer 60a and the source electrode layer / drain electrode layer 60b also have high adhesion to the object to be formed in order to increase the adhesion in the region to be formed. A substance 65 containing silicon is added as at least one of the substances forming the surface. The semiconductor layer, the first insulating layer, and the substrate which are formed objects have silicon and have good adhesion to the substance 65 containing silicon. Due to the adhesion increasing effect of the mixed silicon-containing substance 65, the source or drain electrode layer 60a and the source or drain electrode layer 60b can also be stably formed with good adhesion.

ソース電極層又はドレイン電極層60a、ソース電極層又はドレイン電極層60bを形成する導電性材料としては、Ag(銀)、Au(金)、Cu(銅)、W(タングステン)、Al(アルミニウム)等の金属の粒子を主成分とした組成物を用いることができる。また、透光性を有するインジウム錫酸化物(ITO)、インジウム錫酸化物と酸化珪素からなるITSO、有機インジウム、有機スズ、酸化亜鉛、窒化チタンなどを組み合わせても良い。     Examples of the conductive material for forming the source or drain electrode layer 60a and the source or drain electrode layer 60b include Ag (silver), Au (gold), Cu (copper), W (tungsten), and Al (aluminum). A composition mainly composed of metal particles such as the above can be used. Further, light-transmitting indium tin oxide (ITO), ITSO made of indium tin oxide and silicon oxide, organic indium, organic tin, zinc oxide, titanium nitride, or the like may be combined.

液滴吐出法を組み合わせることで、スピンコート法などによる全面塗布形成に比べ、材料のロスが防げ、コストダウンが可能になる。本発明により、配線等が、小型化、薄膜化により密集、複雑に配置される設計であっても、密着性、被覆性がよい良好な形状で形成することができ、信頼性を向上させることができる。     By combining the droplet discharge method, material loss can be prevented and costs can be reduced as compared to the entire surface coating formation by spin coating or the like. According to the present invention, even if the wiring or the like is designed to be densely and complicatedly arranged by downsizing and thinning, it can be formed in a good shape with good adhesion and coverage, and reliability is improved. Can do.

本発明により、構成物を、所望なパターンで密着性よく形成できる。また、材料のロスも少なく、コストダウンも達成できる。よって高性能、高信頼性の薄膜トランジスタ、表示装置を歩留まりよく作製することができる。     By this invention, a structure can be formed with sufficient adhesiveness with a desired pattern. In addition, there is little material loss, and cost reduction can be achieved. Thus, a high-performance and highly reliable thin film transistor and display device can be manufactured with high yield.

(実施の形態2)
本発明の実施の形態について、図3乃至図9、図14及び図15を用いて説明する。より詳しくは、本発明を適用した、チャネルエッチ型の薄膜トランジスタを有する表示装置の作製方法について説明する。図3乃至図7の(A)は表示装置画素部の上面図であり、図3乃至図7(B)は、図3乃至図8(A)における線A−Cによる断面図、(C)は線B−Dによる断面図である。
(Embodiment 2)
Embodiments of the present invention will be described with reference to FIGS. 3 to 9, FIG. 14, and FIG. More specifically, a method for manufacturing a display device having a channel-etched thin film transistor to which the present invention is applied will be described. 3A to 7A are top views of the pixel portion of the display device, FIGS. 3 to 7B are cross-sectional views taken along line A-C in FIGS. 3 to 8A, and FIG. FIG. 6 is a cross-sectional view taken along line BD.

図14(A)は本発明に係る表示パネルの構成を示す上面図であり、絶縁表面を有する基板2700上に画素2702をマトリクス上に配列させた画素部2701、走査線側入力端子2703、信号線側入力端子2704が形成されている。画素数は種々の規格に従って設ければ良く、XGAであれば1024×768×3(RGB)、UXGAであれば1600×1200×3(RGB)、フルスペックハイビジョンに対応させるのであれば1920×1080×3(RGB)とすれば良い。     FIG. 14A is a top view illustrating a structure of a display panel according to the present invention. A pixel portion 2701 in which pixels 2702 are arranged in a matrix over a substrate 2700 having an insulating surface, a scan line side input terminal 2703, a signal A line side input terminal 2704 is formed. The number of pixels may be provided in accordance with various standards. For XGA, 1024 × 768 × 3 (RGB), for UXGA, 1600 × 1200 × 3 (RGB), and for full specification high vision, 1920 × 1080. X3 (RGB) may be used.

画素2702は、走査線側入力端子2703から延在する走査線と、信号線側入力端子2704から延在する信号線とが交差することで、マトリクス状に配設される。画素2702のそれぞれには、スイッチング素子とそれに接続する画素電極が備えられている。スイッチング素子の代表的な一例はTFTであり、TFTのゲート電極側が走査線と、ソース若しくはドレイン側が信号線と接続されることにより、個々の画素を外部から入力する信号によって独立して制御可能としている。     The pixels 2702 are arranged in a matrix by a scan line extending from the scan line side input terminal 2703 and a signal line extending from the signal line side input terminal 2704 intersecting. Each of the pixels 2702 includes a switching element and a pixel electrode connected to the switching element. A typical example of the switching element is a TFT. By connecting the gate electrode side of the TFT to a scanning line and the source or drain side to a signal line, each pixel can be controlled independently by a signal input from the outside. Yes.

図14(A)は、走査線及び信号線へ入力する信号を、外付けの駆動回路により制御する表示パネルの構成を示しているが、図15(A)に示すように、COG(Chip on Glass)方式によりドライバIC2751を基板2700上に実装しても良い。また他の実装形態として、図15(B)に示すようなTAB(Tape Automated Bonding)方式を用いてもよい。ドライバICは単結晶半導体基板に形成されたものでも良いし、ガラス基板上にTFTで回路を形成したものであっても良い。図15において、ドライバIC2751は、FPC(Flexible printed circuit)2750と接続している。     FIG. 14A shows the structure of a display panel in which signals input to the scanning lines and signal lines are controlled by an external driver circuit. As shown in FIG. 15A, a COG (Chip on The driver IC 2751 may be mounted on the substrate 2700 by the Glass method. As another mounting mode, a TAB (Tape Automated Bonding) method as shown in FIG. 15B may be used. The driver IC may be formed on a single crystal semiconductor substrate or may be a circuit in which a TFT is formed on a glass substrate. In FIG. 15, the driver IC 2751 is connected to an FPC (Flexible printed circuit) 2750.

また、画素に設けるTFTをSASで形成する場合には、図14(B)に示すように走査線側駆動回路3702を基板3700上に形成し一体化することもできる。図14(B)において、画素部3701は、信号線側入力端子3704と接続した図14(A)と同様に外付けの駆動回路により制御する。画素に設けるTFTを移動度の高い、多結晶(微結晶)半導体、単結晶半導体などで形成する場合は、図14(C)は、画素部4701、走査線駆動回路4702と、信号線駆動回路4704を基板4700上に一体形成することもできる。     In the case where a TFT provided for a pixel is formed using SAS, a scan line driver circuit 3702 can be formed over the substrate 3700 and integrated as shown in FIG. 14B, the pixel portion 3701 is controlled by an external driver circuit as in FIG. 14A connected to the signal line side input terminal 3704. In the case where a TFT provided for a pixel is formed using a polycrystalline (microcrystalline) semiconductor, a single crystal semiconductor, or the like with high mobility, FIG. 14C illustrates a pixel portion 4701, a scan line driver circuit 4702, and a signal line driver circuit. 4704 can be integrally formed on the substrate 4700.

TFTは、その主要な構成要素として、半導体層、ゲート絶縁層及びゲート電極層が挙げられ、半導体層に形成されるソース及びドレイン領域に接続する配線層がそれに付随する。構造的には基板側から半導体層、ゲート絶縁層及びゲート電極層を配設したトップゲート型と、基板側からゲート電極層、ゲート絶縁層及び半導体層を配設したボトムゲート型などが代表的に知られているが、本発明においてはそれらの構造のどのようなものを用いても良い。     A TFT includes a semiconductor layer, a gate insulating layer, and a gate electrode layer as main components, and a wiring layer connected to a source region and a drain region formed in the semiconductor layer is attached to the TFT. Structurally, the top gate type in which the semiconductor layer, the gate insulating layer and the gate electrode layer are arranged from the substrate side, and the bottom gate type in which the gate electrode layer, the gate insulating layer and the semiconductor layer are arranged from the substrate side are representative. In the present invention, any of those structures may be used.

基板100は、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス等からなるガラス基板、石英基板、シリコン基板、金属基板、ステンレス基板又は本作製工程の処理温度に耐えうる耐熱性を有するプラスチック基板を用いる。また、透光性を有する基板100の表面が平坦化されるようにCMP法などによって、研磨しても良い。本実施の形態では、基板100としてガラスからなる、酸化珪素を含む基板を用いる。なお、基板100上に、基板100と珪素を含むような絶縁層を形成してもよい。絶縁層は、CVD法、プラズマCVD法、スパッタリング法、スピンコート法等の公知の方法により、珪素を含む酸化物材料、窒化物材料を用いて、単層又は積層して形成される。例えば、酸化珪素膜、酸化窒化珪素膜、窒化酸化珪素膜、それらの積層などを用いるとよい。この絶縁層は、形成しなくても良いが、基板100からの汚染物質などを遮断する効果がある。この場合、ゲート電極層は、下地となる基板上に形成された絶縁層と接して形成される。よって被形成表面を形成する絶縁層を形成する物質のうち、少なくとも一つと同じ物質をゲート電極層中に混入する。絶縁層を形成する物質のうち、少なくとも一つと同じ物質は、絶縁層表面との密着性がよいので、ゲート電極層は密着性よく形成することができる。   As the substrate 100, a glass substrate made of barium borosilicate glass, alumino borosilicate glass, or the like, a quartz substrate, a silicon substrate, a metal substrate, a stainless steel substrate, or a plastic substrate having heat resistance that can withstand the processing temperature in this manufacturing process is used. Further, polishing may be performed by a CMP method or the like so that the surface of the light-transmitting substrate 100 is planarized. In this embodiment, a substrate made of glass and containing silicon oxide is used as the substrate 100. Note that an insulating layer containing the substrate 100 and silicon may be formed over the substrate 100. The insulating layer is formed as a single layer or a stacked layer using an oxide material or a nitride material containing silicon by a known method such as a CVD method, a plasma CVD method, a sputtering method, or a spin coating method. For example, a silicon oxide film, a silicon oxynitride film, a silicon nitride oxide film, a stacked layer thereof, or the like is preferably used. This insulating layer may not be formed, but has an effect of blocking contaminants from the substrate 100. In this case, the gate electrode layer is formed in contact with an insulating layer formed over the base substrate. Therefore, at least one of the substances forming the insulating layer forming the surface to be formed is mixed in the gate electrode layer. Of the substances forming the insulating layer, at least one of the same substances has good adhesion to the surface of the insulating layer, so that the gate electrode layer can be formed with good adhesion.

基板100上に、液滴吐出装置180a、液滴吐出装置180bによって、ゲート電極層103及びゲート電極層104を形成する(図3参照。)。本実施の形態では、被形成物表面を形成する物質のうち、少なくとも一つと同じ物質が添加された導電性材料を吐出して、ゲート電極層103及びゲート電極層104を形成する。ゲート電極層103、ゲート電極層104は、実施の形態1と同様に、Ag、Cuなどを導電性材料として用いて形成することができる。基板100と密着性のよい基板表面を形成する物質のうち、少なくとも一つと同じ物質の密着力によって、ゲート電極層103、ゲート電極層104と基板100との密着力を高めることができる。本実施の形態では、基板表面を形成する物質のうち、少なくとも一つと同じ物質として、酸化珪素を含む物質を用いる。     The gate electrode layer 103 and the gate electrode layer 104 are formed over the substrate 100 by the droplet discharge device 180a and the droplet discharge device 180b (see FIG. 3). In this embodiment, the gate electrode layer 103 and the gate electrode layer 104 are formed by discharging a conductive material to which at least one of the substances forming the surface of the object is added. As in Embodiment 1, the gate electrode layer 103 and the gate electrode layer 104 can be formed using Ag, Cu, or the like as a conductive material. The adhesion force between the gate electrode layer 103, the gate electrode layer 104, and the substrate 100 can be increased by the adhesion force of at least one of the substances forming the substrate surface having good adhesion with the substrate 100. In this embodiment, a substance containing silicon oxide is used as the same substance as at least one of the substances forming the substrate surface.

次に、ゲート電極層103、ゲート電極層104の上にゲート絶縁層として第1絶縁層105a、第2絶縁層105bを形成する(図4参照。)。本発明では、ゲート絶縁層表面の平坦性を向上し、緻密性を高めるため、ゲート絶縁層を複数層積層して形成する。まず、有機材料を含む第1の絶縁層105aを形成する。第1の絶縁層105aは、有機材料を含む有機絶縁材料のため、塗布法のディップコーティング法、スピンコーティング法、液滴吐出法や、印刷法(スクリーン印刷やオフセット印刷などパターンが形成される方法)などの湿式法(ウェットプロセス)によって形成することができる。塗布法は、凹凸形状の激しい段差を有する表面でも、被覆性良く形成することができ、表面の平坦性を向上させる効果がある。   Next, a first insulating layer 105a and a second insulating layer 105b are formed as gate insulating layers over the gate electrode layer 103 and the gate electrode layer 104 (see FIG. 4). In the present invention, a plurality of gate insulating layers are stacked in order to improve the flatness of the surface of the gate insulating layer and increase the density. First, the first insulating layer 105a containing an organic material is formed. Since the first insulating layer 105a is an organic insulating material containing an organic material, a dip coating method, a spin coating method, a droplet discharge method, or a printing method (a method for forming a pattern such as screen printing or offset printing) is used. ) And other wet methods (wet process). The coating method can be formed with good coverage even on a surface having a rugged uneven surface, and has the effect of improving the flatness of the surface.

次に、第1の絶縁層105a上に、第2の絶縁層105bを積層して形成する。第2の絶縁層105bは、無機材料を含む無機絶縁性材料のため、真空蒸着法、イオンプレーティング法、イオンビーム法、PVD法、CVD法、スパッタリング法、RFマグネトロンスパッタリング法、プラズマ溶射法、プラズマスプレー法などといった乾式法(ドライプロセス)で形成することができる。蒸着法は、緻密な膜を形成することができるので、ゲート絶縁層として、耐圧性に優れた電気的特性を付与できる。本実施の形態では、酸化珪素(SiN)を用いて第2の絶縁層105bを形成する。     Next, the second insulating layer 105b is stacked over the first insulating layer 105a. Since the second insulating layer 105b is an inorganic insulating material containing an inorganic material, a vacuum deposition method, an ion plating method, an ion beam method, a PVD method, a CVD method, a sputtering method, an RF magnetron sputtering method, a plasma spraying method, It can be formed by a dry method such as a plasma spray method. Since the deposition method can form a dense film, the gate insulating layer can be provided with electrical characteristics with excellent pressure resistance. In this embodiment, the second insulating layer 105b is formed using silicon oxide (SiN).

本発明を適用すると、平坦性と電気的特性(強度)向上という両方の効果を付与することができるゲート絶縁層を形成することができる。     By applying the present invention, a gate insulating layer that can provide both effects of flatness and improved electrical characteristics (strength) can be formed.

第1の絶縁層105b上に、半導体層を形成し、その上に一導電型を有する半導体層としてN型半導体層を形成する。マスク等を用いてパターニングし、半導体層107、半導体層108、N型半導体層109、N型半導体層110を形成する(図5参照。)。半導体層107、半導体層108、N型半導体層109、N型半導体層110は、本実施の形態では、無機材料であるシリコンを用いるが、前述したようなペンタセンなどの有機半導体を用いることもできる。有機半導体を液滴吐出法などによって選択的に形成すると、パターニングの工程を簡略化することができる。     A semiconductor layer is formed over the first insulating layer 105b, and an N-type semiconductor layer is formed as a semiconductor layer having one conductivity type thereon. Patterning is performed using a mask or the like to form a semiconductor layer 107, a semiconductor layer 108, an N-type semiconductor layer 109, and an N-type semiconductor layer 110 (see FIG. 5). The semiconductor layer 107, the semiconductor layer 108, the N-type semiconductor layer 109, and the N-type semiconductor layer 110 use silicon which is an inorganic material in this embodiment mode; however, an organic semiconductor such as pentacene as described above can also be used. . When the organic semiconductor is selectively formed by a droplet discharge method or the like, the patterning process can be simplified.

レジストやポリイミド等の絶縁体からなるマスクを液滴吐出法を用いて形成し、そのマスクを用いて、エッチング加工により第1の絶縁層105a、第2の絶縁層105bの一部に貫通孔145を形成して、その下層側に配置されているゲート電極層104の一部を露出させる。エッチング加工はプラズマエッチング(ドライエッチング)又はウエットエッチングのどちらを採用しても良いが、大面積基板を処理するにはプラズマエッチングが適している。エッチングガスとしては、CF4、NF3、Cl2、BCl3、などのフッ素系又は塩素系のガスを用い、HeやArなどの不活性ガスを適宜加えても良い。また、大気圧放電のエッチング加工を適用すれば、局所的な放電加工も可能であり、基板の全面にマスク層を形成する必要はない。 A mask made of an insulator such as resist or polyimide is formed by a droplet discharge method, and through holes 145 are formed in part of the first insulating layer 105a and the second insulating layer 105b by etching using the mask. And a part of the gate electrode layer 104 disposed on the lower layer side is exposed. The etching process may be either plasma etching (dry etching) or wet etching, but plasma etching is suitable for processing a large area substrate. As an etching gas, a fluorine-based or chlorine-based gas such as CF 4 , NF 3 , Cl 2 , or BCl 3 may be used, and an inert gas such as He or Ar may be appropriately added. Further, if an atmospheric pressure discharge etching process is applied, a local electric discharge process is also possible, and it is not necessary to form a mask layer on the entire surface of the substrate.

パターニングのためのマスクは組成物を選択的に吐出して形成することができる。このように選択的にマスクを形成するとパターニングの工程が簡略化する効果がある。マスクは、エポキシ樹脂、アクリル樹脂、フェノール樹脂、ノボラック樹脂、メラミン樹脂、ウレタン樹脂等の樹脂材料を用いる。また、ベンゾシクロブテン、パリレン、フレア、透過性を有するポリイミドなどの有機材料、シロキサン系ポリマー等の重合によってできた化合物材料、水溶性ホモポリマーと水溶性共重合体を含む組成物材料等を用いて液滴吐出法で形成する。或いは、感光剤を含む市販のレジスト材料を用いてもよく、例えば、代表的なポジ型レジストである、ノボラック樹脂と感光剤であるナフトキノンジアジド化合物、ネガ型レジストであるベース樹脂、ジフェニルシランジオール及び酸発生剤などを用いてもよい。いずれの材料を用いるとしても、その表面張力と粘度は、溶媒の濃度を調整したり、界面活性剤等を加えたりして適宜調整する。   A mask for patterning can be formed by selectively discharging a composition. Such selective mask formation has the effect of simplifying the patterning process. For the mask, a resin material such as an epoxy resin, an acrylic resin, a phenol resin, a novolac resin, a melamine resin, or a urethane resin is used. Also, using organic materials such as benzocyclobutene, parylene, flare, permeable polyimide, compound materials made by polymerization of siloxane polymers, composition materials containing water-soluble homopolymers and water-soluble copolymers, etc. And formed by a droplet discharge method. Alternatively, a commercially available resist material containing a photosensitizer may be used. For example, a novolak resin that is a typical positive resist and a naphthoquinonediazide compound that is a photosensitizer, a base resin that is a negative resist, diphenylsilanediol, and An acid generator or the like may be used. Whichever material is used, the surface tension and viscosity are appropriately adjusted by adjusting the concentration of the solvent or adding a surfactant or the like.

マスクを除去した後、液滴吐出装置181a、液滴吐出装置181bより、導電性材料を含む組成物を吐出し、ソース電極層又はドレイン電極層111、ソース電極層又はドレイン電極層112、ソース電極層又はドレイン電極層113、ソース電極層又はドレイン電極層114を形成する(図6参照。)。ゲート電極層と同様に、ソース電極層又はドレイン電極層においても被形成領域において密着性高めるため、被形成物との密着性のよい、被形成物表面を形成する物質のうち、少なくとも一つと同じ物質として珪素を含む物質を添加する。被形成物である半導体層、第1の絶縁層、基板には珪素を有しており、珪素を含む物質と密着性がよい。混入された珪素を含む物質の密着力増加効果によって、ソース電極層又はドレイン電極層111、ソース電極層又はドレイン電極層112、ソース電極層又はドレイン電極層113、ソース電極層又はドレイン電極層114も密着性よく安定して形成することができる。     After the mask is removed, a composition containing a conductive material is discharged from the droplet discharge device 181a and the droplet discharge device 181b, and the source / drain electrode layer 111, the source / drain electrode layer 112, and the source electrode are discharged. A layer or drain electrode layer 113 and a source or drain electrode layer 114 are formed (see FIG. 6). Similar to the gate electrode layer, the source electrode layer or the drain electrode layer has the same adhesion property as the at least one of the substances that form the surface of the object with good adhesion to the object in order to improve the adhesion in the formation region. A substance containing silicon is added as a substance. The semiconductor layer, the first insulating layer, and the substrate which are formed objects have silicon and have good adhesion to a substance containing silicon. Source electrode layer or drain electrode layer 111, source electrode layer or drain electrode layer 112, source electrode layer or drain electrode layer 113, source electrode layer or drain electrode layer 114 are also formed by the effect of increasing the adhesion force of the substance containing silicon mixed therein. It can be formed stably with good adhesion.

ソース電極層又はドレイン電極層111、ソース電極層又はドレイン電極層112、ソース電極層又はドレイン電極層113、ソース電極層又はドレイン電極層114をマスクとして、半導体層107、半導体層108及びN型半導体層109、N型半導体層110をパターン加工して、半導体層107、半導体層108を露出させる。ソース電極層又はドレイン電極層111はソース配線層としても機能し、ソース電極層又はドレイン電極層113は電源線としても機能する。     The semiconductor layer 107, the semiconductor layer 108, and the N-type semiconductor with the source or drain electrode layer 111, the source or drain electrode layer 112, the source or drain electrode layer 113, and the source or drain electrode layer 114 as masks The layer 109 and the N-type semiconductor layer 110 are patterned to expose the semiconductor layer 107 and the semiconductor layer 108. The source or drain electrode layer 111 also functions as a source wiring layer, and the source or drain electrode layer 113 also functions as a power supply line.

ソース電極層又はドレイン電極層111、ソース電極層又はドレイン電極層112、ソース電極層又はドレイン電極層113、ソース電極層又はドレイン電極層114を形成する導電性材料としては、Ag(銀)、Au(金)、Cu(銅)、W(タングステン)、Al(アルミニウム)等の金属の粒子を主成分とした組成物を用いることができる。また、透光性を有するインジウム錫酸化物(ITO)、インジウム錫酸化物と酸化珪素からなるITSO、有機インジウム、有機スズ、酸化亜鉛、窒化チタンなどを組み合わせても良い。   As a conductive material for forming the source or drain electrode layer 111, the source or drain electrode layer 112, the source or drain electrode layer 113, and the source or drain electrode layer 114, Ag (silver), Au A composition mainly composed of metal particles such as (gold), Cu (copper), W (tungsten), and Al (aluminum) can be used. Further, light-transmitting indium tin oxide (ITO), ITSO made of indium tin oxide and silicon oxide, organic indium, organic tin, zinc oxide, titanium nitride, or the like may be combined.

貫通孔145において、ソース電極層又はドレイン電極層112とゲート電極層104とを電気的に接続させる。ソース電極層又はドレイン電極層の一部は容量素子を形成する。   In the through-hole 145, the source or drain electrode layer 112 and the gate electrode layer 104 are electrically connected. A part of the source electrode layer or the drain electrode layer forms a capacitor element.

貫通孔145を形成する工程を、ソース電極層又はドレイン電極層111、ソース電極層又はドレイン電極層112、ソース電極層又はドレイン電極層113、ソース電極層又はドレイン電極層114形成後に、ソース電極層又はドレイン電極層111、ソース電極層又はドレイン電極層112、ソース電極層又はドレイン電極層113、ソース電極層又はドレイン電極層114をマスクとして用いて貫通孔145を形成してもよい。そして貫通孔145に導電層を形成しソース電極層又はドレイン電極層112とゲート電極層104を電気的に接続する。この場合、工程が簡略化する利点がある。   The step of forming the through hole 145 is performed after the source or drain electrode layer 111, the source or drain electrode layer 112, the source or drain electrode layer 113, and the source or drain electrode layer 114 are formed. Alternatively, the through hole 145 may be formed using the drain electrode layer 111, the source or drain electrode layer 112, the source or drain electrode layer 113, and the source or drain electrode layer 114 as a mask. Then, a conductive layer is formed in the through hole 145, and the source or drain electrode layer 112 and the gate electrode layer 104 are electrically connected. In this case, there is an advantage that the process is simplified.

このようにして、本実施の形態によるチャネルエッチ型の薄膜トランジスタ170、チャネルエッチ型の薄膜トランジスタ171が形成される。     In this manner, the channel etch type thin film transistor 170 and the channel etch type thin film transistor 171 according to the present embodiment are formed.

続いて、ゲート絶縁層である第2の絶縁層105b上に選択的に、導電性材料を含む組成物を吐出して、第1の電極層117を形成する(図7参照。)。第1の電極層117は、透光性を有する基板100側から光を放射する場合、または透過型の表示パネルを作製する場合には、インジウム錫酸化物(ITO)、酸化珪素を含むインジウム錫酸化物(ITSO)、酸化亜鉛(ZnO)を含むインジウム亜鉛酸化物(IZO(indium zinc oxide))、酸化亜鉛(ZnO)、ZnOにガリウム(Ga)をドープしたもの、酸化スズ(SnO2)などを含む組成物により所定のパターンを形成し、焼成によって形成しても良い。 Subsequently, a composition containing a conductive material is selectively discharged over the second insulating layer 105b which is a gate insulating layer, so that the first electrode layer 117 is formed (see FIG. 7). The first electrode layer 117 is formed of indium tin oxide (ITO) or indium tin containing silicon oxide when light is emitted from the light-transmitting substrate 100 side or a transmissive display panel is manufactured. Oxide (ITSO), indium zinc oxide (IZO) containing zinc oxide (ZnO), zinc oxide (ZnO), ZnO doped with gallium (Ga), tin oxide (SnO 2 ), etc. A predetermined pattern may be formed with a composition containing, and may be formed by firing.

また、好ましくは、スパッタリング法によりインジウム錫酸化物(ITO)、酸化珪素を含むインジウム錫酸化物(ITSO)、酸化亜鉛(ZnO)などで形成する。より好ましくは、ITOに酸化珪素が2〜10重量%含まれたターゲットを用いてスパッタリング法で酸化珪素を含む酸化インジウムスズを用いる。この他、ZnOにガリウム(Ga)をドープした導電性材料、酸化珪素を含み酸化インジウムに2〜20%の酸化亜鉛(ZnO)を混合した酸化物導電性材料であるインジウム亜鉛酸化物(IZO(indium zinc oxide))を用いても良い。スパッタリング法で第1の電極層117を形成した後は、液滴吐出法を用いてマスク層を形成しエッチングにより、所望のパターンに形成すれば良い。本実施の形態では、第1の電極層117は、透光性を有する導電性材料により液滴吐出法を用いて形成し、具体的には、インジウム錫酸化物、ITOと酸化珪素から構成されるITSOを用いて形成する。   Further, it is preferably formed of indium tin oxide (ITO), indium tin oxide containing silicon oxide (ITSO), zinc oxide (ZnO), or the like by a sputtering method. More preferably, indium tin oxide containing silicon oxide is used by a sputtering method using a target containing 2 to 10% by weight of silicon oxide in ITO. In addition, indium zinc oxide (IZO (IZO), which is a conductive material obtained by doping ZnO with gallium (Ga), and an oxide conductive material containing silicon oxide and indium oxide mixed with 2 to 20% zinc oxide (ZnO). indium zinc oxide)) may be used. After the first electrode layer 117 is formed by a sputtering method, a mask layer may be formed by a droplet discharge method and formed into a desired pattern by etching. In this embodiment mode, the first electrode layer 117 is formed using a light-transmitting conductive material by a droplet discharge method, and specifically includes indium tin oxide, ITO, and silicon oxide. It is formed using ITSO.

本実施の形態では、第2の絶縁層105bは窒化珪素からなる。好ましい構成として、酸化珪素を含む酸化インジウムスズで形成される第1の電極層117は、ゲート絶縁層に含まれる窒化珪素からなる第2の絶縁層と密接して形成され、それにより電界発光層で発光した光が外部に放射される割合を高めることが出来るという効果を発現させることができる。また、ゲート絶縁層(第1の絶縁層105a、第2の絶縁層105b)はゲート電極層や、ソース電極層又はドレイン電極層と、第1の電極層の間に介在し、容量素子として機能することもできる。     In this embodiment, the second insulating layer 105b is made of silicon nitride. As a preferred structure, the first electrode layer 117 formed of indium tin oxide containing silicon oxide is formed in close contact with the second insulating layer made of silicon nitride contained in the gate insulating layer, whereby the electroluminescent layer The effect that the rate at which the light emitted in the step is emitted to the outside can be increased. The gate insulating layers (the first insulating layer 105a and the second insulating layer 105b) are interposed between the gate electrode layer, the source electrode layer or the drain electrode layer, and the first electrode layer, and function as a capacitor element. You can also

第1の電極層117は、ソース電極層又はドレイン電極層114の形成前に、ゲート絶縁層である第2の絶縁層105b上に選択的に形成することもできる。この場合、本実施の形態とはソース電極層又はドレイン電極層114と、第1の電極層117の接続構造が、第1の電極層の上にソース電極層又はドレイン電極層114が積層する構造となる。第1の電極層117をソース電極層又はドレイン電極層114より先に形成すると、平坦な形成領域に形成できるので、被覆性、成膜性がよく、CMPなどの研磨処理も十分に行えるので平坦性よく形成できる。     The first electrode layer 117 can be selectively formed over the second insulating layer 105b which is a gate insulating layer before the source or drain electrode layer 114 is formed. In this case, in this embodiment mode, the connection structure of the source or drain electrode layer 114 and the first electrode layer 117 is a structure in which the source or drain electrode layer 114 is stacked on the first electrode layer. It becomes. When the first electrode layer 117 is formed before the source electrode layer or the drain electrode layer 114, the first electrode layer 117 can be formed in a flat formation region. Therefore, the first electrode layer 117 can be formed in a flat region. It can be formed well.

また、図9(A)に示すように、ソース電極層又はドレイン電極層114上に層間絶縁層となる第3の絶縁層150a、第4の絶縁層150bを形成し、配線層151によって、第1の電極層117と電気的に接続する構造を用いてもよい。層間絶縁層となる第3の絶縁層150aと、第4の絶縁層150bも、ゲート絶縁層となる第1の絶縁層105a、第2の絶縁層105bと同様に本発明を用いて形成することができる。また図9(A)の表示装置においては、配線層151にも、配線層151が接するソース電極層又はドレイン電極層114を形成する物質のうち、少なくとも一つの同じ物質を添加して形成する。本実施の形態においては、ソース電極層又はドレイン電極層114には、酸化珪素が添加されているので、配線層151にも酸化珪素を添加して形成する。   9A, a third insulating layer 150a and a fourth insulating layer 150b which are interlayer insulating layers are formed over the source or drain electrode layer 114, and the wiring layer 151 can A structure that is electrically connected to one electrode layer 117 may be used. The third insulating layer 150a and the fourth insulating layer 150b which are interlayer insulating layers are also formed using the present invention in the same manner as the first insulating layer 105a and the second insulating layer 105b which are gate insulating layers. Can do. In the display device in FIG. 9A, the wiring layer 151 is also formed by adding at least one of the same substances among the substances forming the source or drain electrode layer 114 in contact with the wiring layer 151. In this embodiment mode, silicon oxide is added to the source or drain electrode layer 114; therefore, the wiring layer 151 is also formed by adding silicon oxide.

第3の絶縁層150aは、第1の絶縁層105aと同様に、有機材料を含む絶縁層とし、塗布法のような湿式法を用いて形成する。有機材料を含む第3の絶縁層は、凹凸や段差を埋めるように、被覆性よく形成することができ、表面を平坦化することができる。     As with the first insulating layer 105a, the third insulating layer 150a is an insulating layer containing an organic material and is formed using a wet method such as a coating method. The third insulating layer containing an organic material can be formed with good coverage so as to fill unevenness and steps, and the surface can be planarized.

第4の絶縁層150bは、第2の絶縁層105bと同様に、無機材料を含む絶縁層とし、蒸着法のような乾式法を用いて形成する。無機材料を含む第4の絶縁層は、乾式法により緻密な構造に形成することができる。     As with the second insulating layer 105b, the fourth insulating layer 150b is an insulating layer containing an inorganic material and is formed using a dry method such as an evaporation method. The fourth insulating layer containing an inorganic material can be formed into a dense structure by a dry method.

本発明を適用すると、平坦性と電気的特性(強度)向上という両方の効果を付与することができる層間絶縁層を形成することができる。よって、第3の絶縁層150a、第4の絶縁層150b上に形成される第1の電極層も被覆性よく、均一に安定して形成することができる。このような平坦性は、画素電極として機能する第1の電極層117においては、高繊細で、高画質な画像を表示するためには重要である。本発明を用いると、平坦性の優れた表面に、第1の電極層117を形成することができるので、積そうして形成される薄膜の発光層も良好な形状に安定して形成でき、高画質な画像の表示を行うことができる表示装置を作製することができる。     By applying the present invention, it is possible to form an interlayer insulating layer that can provide both effects of flatness and improvement of electrical characteristics (strength). Therefore, the first electrode layer formed over the third insulating layer 150a and the fourth insulating layer 150b can also be formed stably and uniformly with good coverage. Such flatness is important for displaying a high-definition and high-quality image in the first electrode layer 117 functioning as a pixel electrode. When the present invention is used, the first electrode layer 117 can be formed on a surface having excellent flatness, so that the thin-film light-emitting layer formed by stacking can be stably formed in a good shape, A display device capable of displaying a high-quality image can be manufactured.

また、図9(B)に示すように、塗布法などによって形成される有機材料を含む第1の絶縁層を、ゲート電極層による段差を埋めるように比較的厚く形成し、より平坦性を向上することもできる。この場合、積層される無機材料を含む第2の絶縁層105bも被形成面に段差を有さないので、より緻密に形成することができ、絶縁層に要求される耐圧性などの電気的特性も向上する。     In addition, as shown in FIG. 9B, the first insulating layer containing an organic material formed by a coating method or the like is formed relatively thick so as to fill a step due to the gate electrode layer, thereby further improving flatness. You can also In this case, the second insulating layer 105b containing an inorganic material to be stacked does not have a step on the surface to be formed, so that the second insulating layer 105b can be formed more densely, and electrical characteristics such as pressure resistance required for the insulating layer. Will also improve.

また、発光した光を基板100側とは反対側に放射させる構造とする場合、反射型のEL表示パネルを作製する場合には、Ag(銀)、Au(金)、Cu(銅))、W(タングステン)、Al(アルミニウム)等の金属の粒子を主成分とした組成物を用いることができる。他の方法としては、スパッタリング法により透明導電膜若しくは光反射性の導電膜を形成して、液滴吐出法によりマスクパターンを形成し、エッチング加工を組み合わせて第1の電極層117を形成しても良い。   In addition, when a structure in which emitted light is emitted to the side opposite to the substrate 100 side, in the case of manufacturing a reflective EL display panel, Ag (silver), Au (gold), Cu (copper)), A composition composed mainly of metal particles such as W (tungsten) and Al (aluminum) can be used. As another method, a transparent conductive film or a light reflective conductive film is formed by a sputtering method, a mask pattern is formed by a droplet discharge method, and the first electrode layer 117 is formed by combining etching processes. Also good.

第1の電極層117は、その表面が平坦化されるように、CMP法、ポリビニルアルコール系の多孔質体で拭浄し、研磨しても良い。またCMP法を用いた研磨後に、第1の電極層117の表面に紫外線照射、酸素プラズマ処理などを行ってもよい。   The first electrode layer 117 may be wiped with a CMP method or a polyvinyl alcohol-based porous body and polished so that the surface thereof is planarized. Further, after the polishing using the CMP method, the surface of the first electrode layer 117 may be subjected to ultraviolet irradiation, oxygen plasma treatment, or the like.

以上の工程により、基板100上にボトムゲート型の薄膜トランジスタ170、171と画素電極(第1の電極層117)が接続された表示パネル用のTFTを有する基板100が完成する。また本実施の形態の薄膜トランジスタは逆スタガ型である。   Through the above steps, the substrate 100 having a display panel TFT in which bottom-gate thin film transistors 170 and 171 and a pixel electrode (first electrode layer 117) are connected to the substrate 100 is completed. Further, the thin film transistor of this embodiment is an inverted staggered type.

次に、絶縁層121(隔壁、土手とも呼ばれる)を選択的に形成する。絶縁層121は、第1の電極層117上に開口部を有するように形成する。本実施の形態では、絶縁層121を全面に形成し、レジスト等のマスクによって、エッチングしパターニングする。絶縁層121を、直接選択的に形成できる液滴吐出法や印刷法などを用いて形成する場合は、エッチングによるパターニングは必ずしも必要はない。また絶縁層121も本発明の前処理によって、所望の形状に形成できる。   Next, an insulating layer 121 (also referred to as a partition wall or a bank) is selectively formed. The insulating layer 121 is formed over the first electrode layer 117 so as to have an opening. In this embodiment mode, the insulating layer 121 is formed over the entire surface, and is etched and patterned with a mask such as a resist. When the insulating layer 121 is formed using a droplet discharge method, a printing method, or the like that can be directly and selectively formed, patterning by etching is not necessarily required. The insulating layer 121 can also be formed in a desired shape by the pretreatment of the present invention.

絶縁層121は、酸化珪素、窒化珪素、酸化窒化珪素、酸化アルミニウム、窒化アルミニウム、酸窒化アルミニウムその他の無機絶縁性材料、又はアクリル酸、メタクリル酸及びこれらの誘導体、又はポリイミド(polyimide)、芳香族ポリアミド、ポリベンゾイミダゾール(polybenzimidazole)などの耐熱性高分子、又はシロキサン系材料を出発材料として形成された珪素、酸素、水素からなる化合物のうちSi−O−Si結合を含む無機シロキサン、珪素上の水素がメチルやフェニルのような有機基によって置換された有機シロキサン系の絶縁材料で形成することができる。アクリル、ポリイミド等の感光性、非感光性の材料を用いて形成してもよい。絶縁層121は曲率半径が連続的に変化する形状が好ましく、上に形成される電界発光層122、第2の電極層123の被覆性が向上する。     The insulating layer 121 is formed using silicon oxide, silicon nitride, silicon oxynitride, aluminum oxide, aluminum nitride, aluminum oxynitride, or other inorganic insulating materials, or acrylic acid, methacrylic acid, and derivatives thereof, polyimide, aromatic Heat-resistant polymers such as polyamide, polybenzimidazole, or inorganic siloxanes containing Si-O-Si bonds among silicon, oxygen, and hydrogen compounds formed from siloxane-based materials as starting materials It can be formed of an organic siloxane insulating material in which hydrogen is substituted with an organic group such as methyl or phenyl. You may form using photosensitive and non-photosensitive materials, such as an acryl and a polyimide. The insulating layer 121 preferably has a shape in which the radius of curvature continuously changes, and the coverage of the electroluminescent layer 122 and the second electrode layer 123 formed thereon is improved.

また、液滴吐出法により、絶縁層121を組成物を吐出し形成した後、その平坦性を高めるために表面を圧力によってプレスして平坦化してもよい。プレスの方法としては、ローラー状のものを表面に走査することによって、凹凸をならすように軽減したり、平坦な板状な物で表面を垂直にプレスしてもよい。また溶剤等によって表面を軟化、または融解させエアナイフで表面の凹凸部を除去しても良い。また、CMP法を用いて研磨しても良い。この工程は、液滴吐出法によって凹凸が生じる場合に、その表面の平坦化する場合適用することができる。この工程により平坦性が向上すると、表示パネルの表示ムラなどを防止することができ、高繊細な画像を表示することができる。   Alternatively, after the insulating layer 121 is formed by discharging a composition by a droplet discharge method, the surface may be pressed and flattened by pressure in order to improve the flatness. As a pressing method, unevenness may be reduced by scanning a roller-like object on the surface, or the surface may be pressed vertically with a flat plate-like object. Alternatively, the surface may be softened or melted with a solvent or the like, and the surface irregularities may be removed with an air knife. Further, polishing may be performed using a CMP method. This step can be applied when the surface is flattened when unevenness is generated by the droplet discharge method. When flatness is improved by this step, display unevenness of the display panel can be prevented and a high-definition image can be displayed.

表示パネル用のTFTを有する基板100の上に、発光素子を形成する(図8参照。)。   A light emitting element is formed over a substrate 100 having a TFT for a display panel (see FIG. 8).

電界発光層122を形成する前に、大気圧中で200℃の熱処理を行い第1の電極層117、絶縁層121中若しくはその表面に吸着している水分を除去する。また、減圧下で200〜400℃、好ましくは250〜350℃に熱処理を行い、そのまま大気に晒さずに電界発光層122を真空蒸着法や、減圧下の液滴吐出法で形成することが好ましい。   Before forming the electroluminescent layer 122, heat treatment is performed at 200 ° C. under atmospheric pressure to remove moisture adsorbed in the first electrode layer 117 and the insulating layer 121 or on the surface thereof. In addition, it is preferable to perform heat treatment at 200 to 400 ° C., preferably 250 to 350 ° C. under reduced pressure, and to form the electroluminescent layer 122 by vacuum deposition or droplet discharge under reduced pressure without being exposed to the air as it is. .

電界発光層122として、赤色(R)、緑色(G)、青色(B)の発光を示す材料を、それぞれ蒸着マスクを用いた蒸着法等によって選択的に形成する。赤色(R)、緑色(G)、青色(B)の発光を示す材料はカラーフィルタ同様、液滴吐出法により形成することもでき(低分子または高分子材料など)、この場合マスクを用いずとも、RGBの塗り分けを行うことができるため好ましい。電界発光層122上に第2の電極層123を積層形成して、発光素子を用いた表示機能を有する表示装置が完成する。   As the electroluminescent layer 122, materials that emit red (R), green (G), and blue (B) light are selectively formed by an evaporation method using an evaporation mask or the like. A material that emits red (R), green (G), and blue (B) light can be formed by a droplet discharge method (such as a low-molecular or high-molecular material) in the same manner as a color filter. In this case, a mask is not used. Both are preferable because RGB can be separately applied. A second electrode layer 123 is stacked over the electroluminescent layer 122 to complete a display device having a display function using a light emitting element.

図示しないが、第2の電極層123を覆うようにしてパッシベーション膜を設けることは有効である。表示装置を構成する際に設ける保護膜は、単層構造でも多層構造でもよい。パッシベーション膜としては、窒化珪素(SiN)、酸化珪素(SiO2)、酸化窒化珪素(SiON)、窒化酸化珪素(SiNO)、窒化アルミニウム(AlN)、酸化窒化アルミニウム(AlON)、窒素含有量が酸素含有量よりも多い窒化酸化アルミニウム(AlNO)または酸化アルミニウム、ダイアモンドライクカーボン(DLC)、窒素含有炭素膜(CNX)を含む絶縁膜からなり、該絶縁膜を単層もしくは組み合わせた積層(例えば窒素含有炭素膜(CNX)と窒化珪素(SiN)の積層など)を用いることができる。また有機材料を用いることも出来、スチレンポリマーなど高分子の積層でもよい。また、シリコン(Si)と酸素(O)との結合で骨格構造が構成され、置換基に少なくとも水素を含む材料、もしくは置換基にフッ素、アルキル基、または芳香族炭化水素のうち少なくとも1種を有する材料を用いてもよい。 Although not shown, it is effective to provide a passivation film so as to cover the second electrode layer 123. The protective film provided when forming the display device may have a single layer structure or a multilayer structure. As the passivation film, silicon nitride (SiN), silicon oxide (SiO 2 ), silicon oxynitride (SiON), silicon nitride oxide (SiNO), aluminum nitride (AlN), aluminum oxynitride (AlON), nitrogen content is oxygen It is made of an insulating film containing aluminum nitride oxide (AlNO) or aluminum oxide, diamond-like carbon (DLC), or nitrogen-containing carbon film (CN x ) that is higher than the content, and the insulating film is a single layer or a laminated layer (for example, nitrogen A carbon-containing film (CN x ) and silicon nitride (SiN) or the like) can be used. An organic material can also be used, and a laminate of polymers such as styrene polymer may be used. In addition, a skeleton structure is formed by a bond of silicon (Si) and oxygen (O), and at least one of a material containing at least hydrogen as a substituent, or fluorine, an alkyl group, or an aromatic hydrocarbon as a substituent. You may use the material which has.

この際、カバレッジの良い膜をパッシベーション膜として用いることが好ましく、炭素膜、特にDLC膜を用いることは有効である。DLC膜は室温から100℃以下の温度範囲で成膜可能であるため、耐熱性の低い電界発光層の上方にも容易に成膜することができる。DLC膜は、プラズマCVD法(代表的には、RFプラズマCVD法、マイクロ波CVD法、電子サイクロトロン共鳴(ECR)CVD法、熱フィラメントCVD法など)、燃焼炎法、スパッタ法、イオンビーム蒸着法、レーザ蒸着法などで形成することができる。成膜に用いる反応ガスは、水素ガスと、炭化水素系のガス(例えばCH4、C22、C66など)とを用い、グロー放電によりイオン化し、負の自己バイアスがかかったカソードにイオンを加速衝突させて成膜する。また、CN膜は反応ガスとしてC24ガスとN2ガスとを用いて形成すればよい。DLC膜は酸素に対するブロッキング効果が高く、電界発光層の酸化を抑制することが可能である。そのため、この後に続く封止工程を行う間に電界発光層が酸化するといった問題を防止できる。 At this time, it is preferable to use a film with good coverage as the passivation film, and it is effective to use a carbon film, particularly a DLC film. Since the DLC film can be formed in a temperature range from room temperature to 100 ° C., it can be easily formed over the electroluminescent layer having low heat resistance. The DLC film is formed by a plasma CVD method (typically, an RF plasma CVD method, a microwave CVD method, an electron cyclotron resonance (ECR) CVD method, a hot filament CVD method, etc.), a combustion flame method, a sputtering method, or an ion beam evaporation method. It can be formed by laser vapor deposition. The reaction gas used for film formation was hydrogen gas and a hydrocarbon gas (for example, CH 4 , C 2 H 2 , C 6 H 6, etc.), ionized by glow discharge, and negative self-bias was applied. Films are formed by accelerated collision of ions with the cathode. The CN film may be formed using C 2 H 4 gas and N 2 gas as the reaction gas. The DLC film has a high blocking effect against oxygen and can suppress oxidation of the electroluminescent layer. Therefore, the problem that the electroluminescent layer is oxidized during the subsequent sealing process can be prevented.

続いて、シール材を形成し、封止基板を用いて封止する。その後、ゲート電極層103と電気的に接続して形成されるゲート配線層に、フレキシブル配線基板を接続し、外部との電気的な接続をしても良い。これは、ソース配線層でもあるソース電極層又はドレイン電極層111と電気的に接続して形成されるソース配線層も同様である。   Subsequently, a sealing material is formed and sealed using a sealing substrate. After that, a flexible wiring board may be connected to a gate wiring layer formed by being electrically connected to the gate electrode layer 103 to be electrically connected to the outside. The same applies to the source wiring layer formed by being electrically connected to the source electrode layer or the drain electrode layer 111 which is also the source wiring layer.

本発明を用いて作製したEL表示パネルの完成図を図18に示す。図18(A)はEL表示パネルの上面図であり、図18(B)は、図18(A)における線E−Fによる断面図である。図18において、素子基板3300上に形成された画素部3301は、画素3302、ゲート配線層3306a、ゲート配線層3306b、ソース配線層3308を有しており、封止基板3310とシール材3303によって貼り合わされ固着されている。本実施の形態では、FPC3350上にドライバIC3351を設置し、TAB方式で実装している。   A completed view of an EL display panel manufactured using the present invention is shown in FIG. 18A is a top view of the EL display panel, and FIG. 18B is a cross-sectional view taken along line EF in FIG. 18A. In FIG. 18, a pixel portion 3301 formed over an element substrate 3300 includes a pixel 3302, a gate wiring layer 3306a, a gate wiring layer 3306b, and a source wiring layer 3308, which are attached to each other with a sealing substrate 3310 and a sealant 3303. Combined and fixed. In this embodiment mode, a driver IC 3351 is installed on the FPC 3350 and mounted by the TAB method.

図18(A)、(B)で示すとおり、表示パネル内には素子の水分による劣化を防ぐため、乾燥剤3305、乾燥剤3304a、乾燥剤3304bが設置されている。乾燥剤3305は画素部周囲を取り囲むように形成され、乾燥剤3304a、乾燥剤3304bは、ゲート配線層3306a、3306bに対応する領域に形成されている。本実施の形態では、乾燥剤は、図18(B)に示されるように封止基板に形成された凹部に設置され、薄型化を妨げない構成となっている。ゲート配線層に対応する領域にも乾燥剤を形成しているので、吸水面積を広く取ることができ、吸水効果も向上する。また、直接発光しないゲート配線層上に乾燥剤を形成しているので、光取り出し効率を低下させることもない。本実施の形態では、表示パネル内に充填剤3307を充填している。充填剤3307は、図29の液晶滴下法のように、液状の組成物にして、滴下法によって形成することができる。この充填剤として、乾燥剤などの吸湿性を含む物質を用いると、さらなる吸水効果が得られ、素子の劣化を防ぐことができる。   As shown in FIGS. 18A and 18B, a desiccant 3305, a desiccant 3304a, and a desiccant 3304b are provided in the display panel in order to prevent deterioration of the element due to moisture. The desiccant 3305 is formed so as to surround the periphery of the pixel portion, and the desiccant 3304a and the desiccant 3304b are formed in regions corresponding to the gate wiring layers 3306a and 3306b. In the present embodiment, the desiccant is installed in a recess formed in the sealing substrate as shown in FIG. 18B, and has a structure that does not hinder thinning. Since the desiccant is also formed in the region corresponding to the gate wiring layer, the water absorption area can be increased and the water absorption effect is improved. Further, since the desiccant is formed on the gate wiring layer that does not emit light directly, the light extraction efficiency is not lowered. In this embodiment mode, a filler 3307 is filled in the display panel. The filler 3307 can be formed into a liquid composition by a dropping method like the liquid crystal dropping method of FIG. When a hygroscopic substance such as a desiccant is used as the filler, a further water absorption effect can be obtained and deterioration of the element can be prevented.

なお、本実施の形態では、ガラス基板で発光素子を封止した場合を示すが、封止の処理とは、発光素子を水分から保護するための処理であり、カバー材で機械的に封入する方法、熱硬化性樹脂又は紫外光硬化性樹脂で封入する方法、金属酸化物や窒化物等のバリア能力が高い薄膜により封止する方法のいずれかを用いる。カバー材としては、ガラス、セラミックス、プラスチックもしくは金属を用いることができるが、カバー材側に光を放射させる場合は透光性でなければならない。また、カバー材と上記発光素子が形成された基板とは熱硬化性樹脂又は紫外光硬化性樹脂等のシール材を用いて貼り合わせられ、熱処理又は紫外光照射処理によって樹脂を硬化させて密閉空間を形成する。この密閉空間の中に酸化バリウムに代表される吸湿材を設けることも有効である。この吸湿材は、シール材の上に接して設けても良いし、発光素子よりの光を妨げないような、隔壁の上や周辺部に設けても良い。さらに、カバー材と発光素子の形成された基板との空間を熱硬化性樹脂若しくは紫外光硬化性樹脂で充填することも可能である。この場合、熱硬化性樹脂若しくは紫外光硬化性樹脂の中に酸化バリウムに代表される吸湿材を添加しておくことは有効である。   Note that in this embodiment mode, a case where a light-emitting element is sealed with a glass substrate is shown; however, the sealing process is a process for protecting the light-emitting element from moisture and is mechanically sealed with a cover material. Either a method, a method of encapsulating with a thermosetting resin or an ultraviolet light curable resin, or a method of encapsulating with a thin film having a high barrier ability such as a metal oxide or a nitride is used. As the cover material, glass, ceramics, plastic, or metal can be used. However, when light is emitted to the cover material side, it must be translucent. In addition, the cover material and the substrate on which the light emitting element is formed are bonded together using a sealing material such as a thermosetting resin or an ultraviolet light curable resin, and the resin is cured by heat treatment or ultraviolet light irradiation treatment to form a sealed space. Form. It is also effective to provide a hygroscopic material typified by barium oxide in this sealed space. This hygroscopic material may be provided in contact with the sealing material, or may be provided on the partition wall or in the peripheral portion so as not to block light from the light emitting element. Further, the space between the cover material and the substrate on which the light emitting element is formed can be filled with a thermosetting resin or an ultraviolet light curable resin. In this case, it is effective to add a moisture absorbing material typified by barium oxide in the thermosetting resin or the ultraviolet light curable resin.

本実施の形態では、スイッチングTFTはシングルゲート構造を示したが、ダブルゲート構造などのマルチゲート構造でもよい。また半導体をSASや結晶性半導体を用いて作製した場合、一導電型を付与する不純物の添加によって不純物領域を形成することもできる。この場合、半導体層は濃度の異なる不純物領域を有していてもよい。例えば、半導体層のチャネル領域近傍、ゲート電極層と積層する領域は、低濃度不純物領域とし、その外側の領域を高濃度不純物領域としてもよい。   In this embodiment mode, the switching TFT has a single gate structure, but a multi-gate structure such as a double gate structure may be used. In the case where a semiconductor is manufactured using a SAS or a crystalline semiconductor, an impurity region can be formed by adding an impurity imparting one conductivity type. In this case, the semiconductor layer may have impurity regions having different concentrations. For example, the vicinity of the channel region of the semiconductor layer and the region stacked with the gate electrode layer may be a low concentration impurity region, and the region outside the channel region may be a high concentration impurity region.

以上示したように、本実施の形態では、フォトマスクを利用した光露光工程を用いないことにより、工程を省略することができる。また、液滴吐出法を用いて基板上に直接的に各種のパターンを形成することにより、1辺が1000mmを超える第5世代以降のガラス基板を用いても、容易に表示パネルを製造することができる。   As described above, in this embodiment mode, the process can be omitted by not using a light exposure process using a photomask. In addition, by forming various patterns directly on the substrate using the droplet discharge method, a display panel can be easily manufactured even if a glass substrate of 5th generation or later with one side exceeding 1000 mm is used. Can do.

本発明により、構成物を、所望なパターンで密着性よく形成できる。また、材料のロスも少なく、コストダウンも達成できる。よって高性能、高信頼性の薄膜トランジスタ、表示装置を歩留まりよく作製することができる。   By this invention, a structure can be formed with sufficient adhesiveness with a desired pattern. In addition, there is little material loss, and cost reduction can be achieved. Thus, a high-performance and highly reliable thin film transistor and display device can be manufactured with high yield.

(実施の形態3)
本発明の実施の形態として、図10、図11を用いて説明する。本実施の形態は、薄膜トランジスタとしてトップゲート型(順スタガ型)の薄膜トランジスタを用いて、表示装置を作製するものである。なお表示素子として液晶材料を用いた液晶表示装置の例を示す。よって、同一部分又は同様な機能を有する部分の繰り返しの説明は省略する。なお、図10、図11は表示装置の断面図である。
(Embodiment 3)
An embodiment of the present invention will be described with reference to FIGS. In this embodiment mode, a display device is manufactured using a top-gate (forward staggered) thin film transistor as a thin film transistor. Note that an example of a liquid crystal display device using a liquid crystal material as a display element is shown. Therefore, repetitive description of the same portion or a portion having a similar function is omitted. 10 and 11 are cross-sectional views of the display device.

本実施の形態でも、導電性材料を含む組成物中に、粒子状の被形成物表面を形成する物質のうち、少なくとも一つと同じ物質を添加(混入)し、導電層を形成する。被形成物表面を形成する物質のうち、少なくとも一つと同じ物質は、粒子状であり、100nm以下、好ましくは、数十nm以下とすればよい。ナノオーダーレベルの細い配線を形成したい場合は、導電性材料として導電性ナノ粒子を用いるため、被形成物表面を形成する物質のうち、少なくとも一つと同じ物質も10nm以下が望ましい。被形成物表面を形成する物質のうち、少なくとも一つと同じ物質は、導電体材料に混入していれば効果が得られるが、導電性材料に対する被形成物表面を形成する物質のうち、少なくとも一つと同じ物質の割合は、0.5〜4.0重量%、好ましくは1.0〜3.0重量%とすればよい。このように、導電性材料中に少量の密着性を向上させる効果がある被形成物表面を形成する物質のうち、少なくとも一つと同じ物質を混入させるだけで、密着性を向上させることができる。本発明は、被形成領域全面にわたって下地膜や前処理を行うよりも簡便な方法であり、生産性やコストの面でも有益である。   In this embodiment mode, a conductive layer is formed by adding (mixing) at least one of the substances forming the particulate object surface to the composition containing a conductive material. Of the substances forming the surface of the object to be formed, at least one same substance is in the form of particles and may be 100 nm or less, preferably tens of nm or less. In order to form a nano-order level thin wiring, since conductive nanoparticles are used as the conductive material, at least one of the substances forming the surface of the object is preferably 10 nm or less. Of the substances forming the surface of the object to be formed, the same substance as at least one is effective if mixed in the conductor material, but at least one of the substances forming the surface of the object to be formed with respect to the conductive material is effective. The ratio of the same substance may be 0.5 to 4.0% by weight, preferably 1.0 to 3.0% by weight. As described above, the adhesiveness can be improved only by mixing at least one of the substances forming the surface of the object to be formed which has the effect of improving the adhesiveness in a small amount in the conductive material. The present invention is a simpler method than performing a base film or pretreatment over the entire region to be formed, and is also beneficial in terms of productivity and cost.

基板300上に、ソース電極層又はドレイン電極層330及びソース電極層又はドレイン電極層308を形成する(図10(A)参照。)。本実施の形態において、基板300は、ガラス基板を用いており、ガラス基板には酸化珪素が含まれている。本実施の形態においては、ソース電極層及びドレイン電極層は、被形成面である基板300との密着性がよい、被形成物表面を形成する物質のうち、少なくとも一つと同じ物質として酸化珪素を含む物質を有するように形成される。液滴吐出装置380を用いて、酸化珪素を含む物質が添加された導電性材料を含む組成物を、基板300上に吐出し、乾燥、焼成を行って電極層を形成する。このように形成された電極層は、基板300との界面に存在する酸化珪素を含む物質の密着力増長効果によって、密着性よく形成された形成良好なソース電極層又はドレイン電極層330、ソース電極層又はドレイン電極層308として機能する。     A source or drain electrode layer 330 and a source or drain electrode layer 308 are formed over a substrate 300 (see FIG. 10A). In this embodiment, the substrate 300 uses a glass substrate, and the glass substrate contains silicon oxide. In this embodiment mode, the source electrode layer and the drain electrode layer are formed using silicon oxide as the same substance as at least one of the substances that form the surface of the formation object, which has good adhesion to the substrate 300 that is the formation surface. It is formed to have a containing material. A composition including a conductive material to which a substance containing silicon oxide is added is discharged onto the substrate 300 using a droplet discharge device 380, and dried and baked to form an electrode layer. The electrode layer thus formed is a well-formed source or drain electrode layer 330 formed with good adhesion by the effect of increasing the adhesion of a substance containing silicon oxide present at the interface with the substrate 300, the source electrode It functions as a layer or drain electrode layer 308.

ソース電極層又はドレイン電極層330、ソース電極層又はドレイン電極層308にN型半導体層形成し、レジスト等からなるマスクによってエッチングする。レジストは液滴吐出法を用いて形成すればよい。N型半導体層上に半導体層を形成し再び、マスク等を用いてパターニングする。よってN型半導体層307、半導体層306が形成される(図10(B)参照。)。半導体層306は、本実施の形態では、無機材料であるシリコンを用いるが、前述したようなペンタセンなどの有機半導体を用いることもできる。有機半導体を液滴吐出法などによって選択的に形成すると、パターニングの工程を簡略化することができる。   An N-type semiconductor layer is formed over the source or drain electrode layer 330 and the source or drain electrode layer 308 and etched using a mask made of resist or the like. The resist may be formed using a droplet discharge method. A semiconductor layer is formed on the N-type semiconductor layer and patterned again using a mask or the like. Thus, an N-type semiconductor layer 307 and a semiconductor layer 306 are formed (see FIG. 10B). In this embodiment mode, silicon which is an inorganic material is used for the semiconductor layer 306; however, an organic semiconductor such as pentacene as described above can also be used. When the organic semiconductor is selectively formed by a droplet discharge method or the like, the patterning process can be simplified.

次に、ゲート絶縁層として、有機材料を含む第1の絶縁層305aと無機材料を含む第2の絶縁層305bを積層して形成する(図10(C)参照。)。第1の絶縁層305aは有機材料を含む有機絶縁材料であるために塗布法によって形成する。よって、被形成領域に存在する凹凸形状や、段差なども十分に被覆性良く形成することができる。本実施の形態のように、液滴吐出法を用いて形成するソース電極層又はドレイン電極層330、ソース電極層又はドレイン電極層308の表面に凹凸形状を有していたとしても形成不良を生じることなく、平坦性よく形成することができる。本実施の形態ではシロキサンポリマーを含む組成物を用いて第1の絶縁層を形成する。   Next, a gate insulating layer is formed by stacking a first insulating layer 305a containing an organic material and a second insulating layer 305b containing an inorganic material (see FIG. 10C). Since the first insulating layer 305a is an organic insulating material containing an organic material, it is formed by a coating method. Therefore, uneven shapes and steps in the formation region can be formed with sufficient coverage. As in this embodiment, even if the surface of the source or drain electrode layer 330 and the source or drain electrode layer 308 formed by using a droplet discharge method has an uneven shape, a formation defect occurs. And can be formed with good flatness. In this embodiment, the first insulating layer is formed using a composition containing a siloxane polymer.

次に、第2の絶縁層をプラズマCVD法やスパッタリング法を用いて形成する。よって、第2の絶縁層を、緻密な層に形成することができ、電圧に対する耐圧性などの電気的特性を向上させることができる。本実施の形態では、窒化珪素(SiN)を用いて第2の絶縁層を形成する。本発明を適用すると、平坦性と電気的特性(強度)向上という両方の効果を付与することができるゲート絶縁層を形成することができる。   Next, a second insulating layer is formed using a plasma CVD method or a sputtering method. Therefore, the second insulating layer can be formed in a dense layer, and electrical characteristics such as voltage resistance against voltage can be improved. In this embodiment mode, the second insulating layer is formed using silicon nitride (SiN). By applying the present invention, a gate insulating layer that can provide both effects of flatness and improved electrical characteristics (strength) can be formed.

次に、レジストなどからなるマスクを形成し、第1の絶縁層305a及び第2の絶縁層305bをエッチングし、開口部345を形成する。本実施の形態では、液滴吐出法によりマスクを選択的に形成する(図10(D)参照。)。   Next, a mask made of a resist or the like is formed, and the first insulating layer 305a and the second insulating layer 305b are etched to form an opening 345. In this embodiment mode, a mask is selectively formed by a droplet discharge method (see FIG. 10D).

第2の絶縁層305b上に導電性材料を含む組成物を流動性を有する液滴として、液滴吐出装置381より吐出し、ゲート電極層303を形成する(図11(A)参照。)。本実施の形態では、ソース電極層又はドレイン電極層330と同様に、ゲート電極層303においても被形成領域において密着性高めるため、被形成物との密着性のよい、被形成物表面を形成する物質のうち、少なくとも一つと同じ物質として珪素を含む物質を添加する。混入された珪素を含む物質の密着力増加効果によって、ゲート電極層303も第2の絶縁層上に密着性よく安定して形成することができる。   A composition containing a conductive material is discharged as droplets having fluidity over the second insulating layer 305b from the droplet discharge device 381 to form the gate electrode layer 303 (see FIG. 11A). In this embodiment, as in the case of the source electrode layer or the drain electrode layer 330, the gate electrode layer 303 is also formed with a surface with good adhesion to the object to be formed in order to increase adhesion in the formation region. A substance containing silicon is added as at least one of the substances. The gate electrode layer 303 can also be stably formed with good adhesion on the second insulating layer by the effect of increasing the adhesion of the substance containing silicon mixed therein.

画素電極層311を液滴吐出法で形成する。本実施の形態では、第1の絶縁層305aによって表面の平坦性が高められているため、画素電極層311も形成不良等を生じることなく安定して均一に形成することができる。画素電極層311とソース電極層又はドレイン電極層308とを、先に形成した開口部345において電気的に接続する。画素電極層311は、前述した第1の電極層117と同様な材料を用いることができ、透過型の液晶表示パネルを作製する場合には、インジウム錫酸化物(ITO)、酸化珪素を含むインジウム錫酸化物(ITSO)、酸化亜鉛(ZnO)、酸化スズ(SnO2)などを含む組成物により所定のパターンを形成し、焼成によって形成しても良い。 A pixel electrode layer 311 is formed by a droplet discharge method. In this embodiment mode, the planarity of the surface is enhanced by the first insulating layer 305a; therefore, the pixel electrode layer 311 can also be formed stably and uniformly without forming defects. The pixel electrode layer 311 and the source or drain electrode layer 308 are electrically connected to each other through the opening 345 formed in advance. The pixel electrode layer 311 can be formed using a material similar to that of the first electrode layer 117 described above. When a transmissive liquid crystal display panel is manufactured, indium tin oxide (ITO) and indium containing silicon oxide are used. A predetermined pattern may be formed by a composition containing tin oxide (ITSO), zinc oxide (ZnO), tin oxide (SnO 2 ), and the like, and may be formed by baking.

次に、画素電極層311を覆うように、印刷法やスピンコート法により、配向膜と呼ばれる絶縁層312を形成する。なお、絶縁層312は、スクリーン印刷法やオフセット印刷法を用いれば、選択的に形成することができる。その後、ラビングを行う。続いて、シール材を液滴吐出法により画素を形成した周辺の領域に形成する(図示せず。)。   Next, an insulating layer 312 called an alignment film is formed by a printing method or a spin coating method so as to cover the pixel electrode layer 311. Note that the insulating layer 312 can be selectively formed by a screen printing method or an offset printing method. Then, rubbing is performed. Subsequently, a sealing material is formed in a peripheral region where pixels are formed by a droplet discharge method (not shown).

その後、配向膜として機能する絶縁層321、カラーフィルタとして機能する着色層322、対向電極として機能する導電体層323、偏光板325が設けられた対向基板324とTFTを有する基板300とをスペーサを介して貼り合わせ、その空隙に液晶層320を設けることにより液晶表示パネルを作製することができる(図11(B)参照。)。また、透過型の液晶表示装置の場合は、TFTを有する基板300のTFTを有する面の反対側に偏光板を設けるとよい。シール材にはフィラーが混入されていても良く、さらに対向基板324には、遮蔽膜(ブラックマトリクス)などが形成されていても良い。なお、液晶層を形成する方法として、ディスペンサ式(滴下式)や、対向基板324を貼り合わせてから毛細管現象を用いて液晶を注入するディップ式(汲み上げ式)を用いることができる。   After that, an insulating substrate 321 functioning as an alignment film, a colored layer 322 functioning as a color filter, a conductor layer 323 functioning as a counter electrode, a counter substrate 324 provided with a polarizing plate 325, and a substrate 300 having TFTs are provided with spacers. Then, a liquid crystal display panel can be manufactured by providing the liquid crystal layer 320 in the gap (see FIG. 11B). In the case of a transmissive liquid crystal display device, a polarizing plate is preferably provided on the side opposite to the surface having the TFT of the substrate 300 having TFTs. A filler may be mixed in the sealing material, and a shielding film (black matrix) or the like may be formed on the counter substrate 324. Note that as a method for forming the liquid crystal layer, a dispenser type (dropping type) or a dip type (pumping type) in which liquid crystal is injected using a capillary phenomenon after the counter substrate 324 is attached can be used.

ディスペンサ方式を採用した液晶滴下注入法を図29を用いて説明する。図29の液晶滴下注入法は、制御装置40、撮像手段42、ヘッド43、液晶33、マーカー35、マーカー45は、バリア層34、シール材32、TFT基板30、対向基板20からなる。シール材32で閉ループを形成し、その中にヘッド43より液晶33を1回若しくは複数回滴下する。液晶材料の粘性が高い場合は、連続的に吐出され、繋がったまま被形成領域に付着する。一方、液晶材料の粘性が低い場合には、図29のように間欠的に吐出され液滴が滴下される。そのとき、シール材32と液晶33とが反応することを防ぐため、バリア層34を設ける。続いて、真空中で基板を貼り合わせ、その後紫外線硬化を行って、液晶が充填された状態とする。   A liquid crystal dropping injection method employing a dispenser method will be described with reference to FIG. In the liquid crystal dropping injection method of FIG. 29, the control device 40, the imaging means 42, the head 43, the liquid crystal 33, the marker 35, and the marker 45 include the barrier layer 34, the sealing material 32, the TFT substrate 30, and the counter substrate 20. A closed loop is formed by the sealing material 32, and the liquid crystal 33 is dropped from the head 43 once or plural times therein. When the viscosity of the liquid crystal material is high, the liquid crystal material is continuously discharged and adhered to the formation region while being connected. On the other hand, when the viscosity of the liquid crystal material is low, the liquid crystal material is intermittently ejected and droplets are dropped as shown in FIG. At that time, a barrier layer 34 is provided to prevent the sealing material 32 and the liquid crystal 33 from reacting. Subsequently, the substrates are bonded together in a vacuum, and thereafter UV curing is performed to fill the liquid crystal.

以上の工程で形成された画素部と外部の配線基板を接続するために接続部を形成する。大気圧又は大気圧近傍下で、酸素ガスを用いたアッシング処理により、接続部の絶縁体層を除去する。この処理は、酸素ガスと、水素、CF4、NF3、H2O、CHF3から選択された一つ又は複数とを用いて行う。本工程では、静電気による損傷や破壊を防止するために、対向基板を用いて封止した後に、アッシング処理を行っているが、静電気による影響が少ない場合には、どのタイミングで行っても構わない。 A connection portion is formed in order to connect the pixel portion formed in the above steps and an external wiring substrate. The insulator layer in the connection portion is removed by ashing using oxygen gas at or near atmospheric pressure. This treatment is performed using oxygen gas and one or more selected from hydrogen, CF 4 , NF 3 , H 2 O, and CHF 3 . In this step, in order to prevent damage and destruction due to static electricity, ashing is performed after sealing using the counter substrate. However, if there is little influence from static electricity, it may be performed at any timing. .

続いて、異方性導電体層を介して、配線層が電気的に接続するように、接続用の配線基板を設ける。配線基板は、外部からの信号や電位を伝達する役目を担う。上記工程を経て、表示機能を有する液晶表示パネルを作製することができる。   Subsequently, a wiring board for connection is provided so that the wiring layer is electrically connected through the anisotropic conductor layer. The wiring board plays a role of transmitting signals and potentials from the outside. Through the above steps, a liquid crystal display panel having a display function can be manufactured.

本実施の形態では、スイッチングTFTはシングルゲート構造を示したが、ダブルゲート構造などのマルチゲート構造でもよい。また半導体をSASや結晶性半導体を用いて作製した場合、一導電型を付与する不純物の添加によって不純物領域を形成することもできる。この場合、半導体層は濃度の異なる不純物領域を有していてもよい。例えば、半導体層のチャネル領域近傍、ゲート電極層と積層する領域は、低濃度不純物領域とし、その外側の領域を高濃度不純物領域としてもよい。   In this embodiment mode, the switching TFT has a single gate structure, but a multi-gate structure such as a double gate structure may be used. In the case where a semiconductor is manufactured using a SAS or a crystalline semiconductor, an impurity region can be formed by adding an impurity imparting one conductivity type. In this case, the semiconductor layer may have impurity regions having different concentrations. For example, the vicinity of the channel region of the semiconductor layer and the region stacked with the gate electrode layer may be a low concentration impurity region, and the region outside the channel region may be a high concentration impurity region.

以上示したように、本実施の形態では、フォトマスクを利用した光露光工程を用いないことにより、工程を省略することができる。また、液滴吐出法を用いて基板上に直接的に各種のパターンを形成することにより、1辺が1000mmを超える第5世代以降のガラス基板を用いても、容易に表示パネルを製造することができる。   As described above, in this embodiment mode, the process can be omitted by not using a light exposure process using a photomask. In addition, by forming various patterns directly on the substrate using the droplet discharge method, a display panel can be easily manufactured even if a glass substrate of 5th generation or later with one side exceeding 1000 mm is used. Can do.

本発明により、構成物を、所望なパターンで密着性よく形成できる。また、材料のロスも少なく、コストダウンも達成できる。よって高性能、高信頼性の発光表示装置を歩留まりよく作製することができる。   By this invention, a structure can be formed with sufficient adhesiveness with a desired pattern. In addition, there is little material loss, and cost reduction can be achieved. Thus, a high-performance and highly reliable light-emitting display device can be manufactured with high yield.

(実施の形態4)
本発明を適用して薄膜トランジスタを形成し、該薄膜トランジスタを用いて表示装置を形成することができるが、発光素子を用いて、なおかつ、該発光素子を駆動するトランジスタとしてN型トランジスタを用いた場合、該発光素子から発せられる光は、下面放射、上面放射、両面放射のいずれかを行う。ここでは、それぞれの場合に応じた発光素子の積層構造について、図12を用いて説明する。
(Embodiment 4)
A thin film transistor is formed by applying the present invention, and a display device can be formed using the thin film transistor. When a light emitting element is used and an N-type transistor is used as a transistor for driving the light emitting element, The light emitted from the light emitting element performs any one of bottom emission, top emission, and dual emission. Here, a stacked structure of light-emitting elements corresponding to each case will be described with reference to FIGS.

また、本実施の形態では、本発明を適用したチャネル保護型の薄膜トランジスタ461、471及び481を用いる。薄膜トランジスタ481は、基板480上設けられ、ゲート電極層493、第1の絶縁層497a、第2の絶縁層497b、半導体層494、N型半導体層495、ソース電極層又はドレイン電極層482、チャネル保護層496により形成される。本実施の形態では、半導体層として非晶質の構造を有する珪素膜を用い、一導電型の半導体層としてN型の半導体層を用いる。N型半導体層を形成するかわりに、PH3ガスによるプラズマ処理を行うことによって、半導体層に導電性を付与してもよい。半導体層は本実施の形態に限定されず、実施の形態2で示したように、結晶性半導体層を用いることもできる。ポリシリコンのような結晶性半導体層を用いる場合、一導電型の半導体層を形成せず、結晶性半導体層に不純物を導入(添加)して一導電型を有する不純物領域を形成してもよい。また、ペンタセンなどの有機半導体を用いることもでき、有機半導体を液滴吐出法などによって選択的に形成すると、パターニングの工程を簡略化することができる。 In this embodiment mode, channel protective thin film transistors 461, 471, and 481 to which the present invention is applied are used. The thin film transistor 481 is provided over the substrate 480, and includes a gate electrode layer 493, a first insulating layer 497a, a second insulating layer 497b, a semiconductor layer 494, an N-type semiconductor layer 495, a source or drain electrode layer 482, and channel protection. Formed by layer 496. In this embodiment mode, a silicon film having an amorphous structure is used as the semiconductor layer, and an N-type semiconductor layer is used as the one-conductivity-type semiconductor layer. Instead of forming the N-type semiconductor layer, conductivity may be imparted to the semiconductor layer by performing plasma treatment with a PH 3 gas. The semiconductor layer is not limited to this embodiment mode, and a crystalline semiconductor layer can also be used as described in Embodiment Mode 2. When a crystalline semiconductor layer such as polysilicon is used, an impurity region having one conductivity type may be formed by introducing (adding) an impurity into the crystalline semiconductor layer without forming the one conductivity type semiconductor layer. . Alternatively, an organic semiconductor such as pentacene can be used. When the organic semiconductor is selectively formed by a droplet discharge method or the like, the patterning process can be simplified.

本発明を適用した薄膜トランジスタ481において、ゲート絶縁層は2層からなっており、有機材料を含む第1の絶縁層497aと無機材料を含む第2の絶縁層497bの積層である。第1の絶縁層497aは塗布法によって形成されるので、ゲート電極層493を被覆性よく覆うことができ、表面の平坦化に効果がある。また、第2の絶縁層497bは、緻密な膜を形成する事ができるので、高い耐圧性を付与するなど電気的特性を向上する事ができる。よって、被形成表面の表面凹凸によるカバレッジの不良や、絶縁層内に含まれる欠陥等によって生じる電気的特性の悪化などを防ぎ、信頼性の高い薄膜トランジスタとすることができる。また、本発明において、基板480にはガラス基板を用いており、ゲート電極層493は、被形成物表面を形成する物質のうち、少なくとも一つと同じ物質として、ガラス基板に含まれる酸化珪素を含む物質が添加(混入)されている。よって、その酸化珪素を含む物質がゲート電極層493と基板480の界面で密着するので、その密着力によってゲート電極層493が基板480上に膜剥がれすることなく密着性よく形成することができる。   In the thin film transistor 481 to which the present invention is applied, the gate insulating layer includes two layers, which are a stack of a first insulating layer 497 a containing an organic material and a second insulating layer 497 b containing an inorganic material. Since the first insulating layer 497a is formed by a coating method, the gate electrode layer 493 can be covered with good coverage, which is effective in planarizing the surface. In addition, since the second insulating layer 497b can form a dense film, electrical characteristics such as high breakdown voltage can be improved. Therefore, poor coverage due to surface unevenness on the surface to be formed, deterioration of electrical characteristics caused by defects included in the insulating layer, and the like can be prevented, and a highly reliable thin film transistor can be obtained. In the present invention, a glass substrate is used as the substrate 480, and the gate electrode layer 493 includes silicon oxide contained in the glass substrate as at least one of the substances forming the surface of the object to be formed. Substance is added (mixed). Therefore, since the substance containing silicon oxide is in close contact with the interface between the gate electrode layer 493 and the substrate 480, the gate electrode layer 493 can be formed over the substrate 480 with good adhesion without being peeled off by the adhesive force.

チャネル保護層496は、液滴吐出法を用いてポリイミド又はポリビニルアルコール等を滴下してもよい。その結果、露光工程を省略することができる。チャネル保護層としては、無機材料(酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素など)、感光性または非感光性の有機材料(有機樹脂材料)(ポリイミド、アクリル、ポリアミド、ポリイミドアミド、ベンゾシクロブテンなど)、レジスト、低誘電率(好ましくは比誘電率2.5以下)であるLow k材料などの一種、もしくは複数種からなる膜、またはこれらの膜の積層などを用いることができる。また、シリコン(Si)と酸素(O)との結合で骨格構造が構成され、置換基に少なくとも水素を含む材料、もしくは置換基にフッ素、アルキル基、または芳香族炭化水素のうち少なくとも1種を有する材料を用いてもよい。作製法としては、プラズマCVD法や熱CVD法などの気相成長法やスパッタリング法を用いることができる。また、液滴吐出法や、印刷法(スクリーン印刷やオフセット印刷などパターンが形成される方法)を用いることもできる。塗布法で得られるTOF膜やSOG膜なども用いることができる。   For the channel protective layer 496, polyimide, polyvinyl alcohol, or the like may be dropped by a droplet discharge method. As a result, the exposure process can be omitted. Channel protective layers include inorganic materials (silicon oxide, silicon nitride, silicon oxynitride, silicon nitride oxide, etc.), photosensitive or non-photosensitive organic materials (organic resin materials) (polyimide, acrylic, polyamide, polyimide amide, benzo Cyclobutene, etc.), a resist, a low-k material having a low dielectric constant (preferably a relative dielectric constant of 2.5 or less), or a film made of a plurality of kinds, or a stack of these films can be used. In addition, a skeleton structure is formed by a bond of silicon (Si) and oxygen (O), and at least one of a material containing at least hydrogen as a substituent, or fluorine, an alkyl group, or an aromatic hydrocarbon as a substituent. You may use the material which has. As a manufacturing method, a vapor deposition method such as a plasma CVD method or a thermal CVD method, or a sputtering method can be used. Alternatively, a droplet discharge method or a printing method (a method for forming a pattern such as screen printing or offset printing) can be used. A TOF film or an SOG film obtained by a coating method can also be used.

まず、基板480側に放射する場合、つまり下面放射を行う場合について、図12(A)を用いて説明する。この場合、薄膜トランジスタ481に電気的に接続するように、ソース電極層又はドレイン電極層482に接して、第1の電極層484、電界発光層485、第2の電極層486が順に積層される。光が透過する第1の絶縁層497a、第2の絶縁層497b、基板480は透光性を有する必要がある。次に、基板460と反対側に放射する場合、つまり上面放射を行う場合について、図12(B)を用いて説明する。薄膜トランジスタ461は、前述した薄膜トランジスタの同様に形成することができる。   First, a case where light is emitted to the substrate 480 side, that is, a case where bottom emission is performed will be described with reference to FIG. In this case, the first electrode layer 484, the electroluminescent layer 485, and the second electrode layer 486 are sequentially stacked so as to be in contact with the source or drain electrode layer 482 so as to be electrically connected to the thin film transistor 481. The first insulating layer 497a, the second insulating layer 497b, and the substrate 480 that transmit light are required to have a light-transmitting property. Next, the case where radiation is performed on the side opposite to the substrate 460, that is, the case where top surface radiation is performed will be described with reference to FIG. The thin film transistor 461 can be formed in a manner similar to that of the thin film transistor described above.

薄膜トランジスタ461に電気的に接続するソース電極層又はドレイン電極層462、第1の電極層463、電界発光層464、第2の電極層465が順に積層される。上記構成により、第1の電極層463において光が透過しても、該光はソース電極層又はドレイン電極層462において反射され、基板460と反対側に放射する。なお、本構成では、第1の電極層463には透光性を有する材料を用いる必要はない。最後に、光が基板470側とその反対側の両側に放射する場合、つまり両面放射を行う場合について、図12(C)を用いて説明する。薄膜トランジスタ471は、薄膜トランジスタ481と同様のチャネル保護型の薄膜トランジスタであり。薄膜トランジスタ481と同様に形成することができる。薄膜トランジスタ471に電気的に接続するソース電極層又はドレイン電極層477、第1の電極層472、電界発光層473、第2の電極層474が順に積層される。このとき、第1の電極層472と第2の電極層474のどちらも透光性を有する材料、又は光を透過できる厚さで形成すると、両面放射が実現する。この場合、光が透過する絶縁層や基板470も透光性を有する必要がある。   A source or drain electrode layer 462 electrically connected to the thin film transistor 461, a first electrode layer 463, an electroluminescent layer 464, and a second electrode layer 465 are stacked in this order. With the above structure, even when light is transmitted through the first electrode layer 463, the light is reflected by the source or drain electrode layer 462 and emitted to the side opposite to the substrate 460. Note that in this structure, it is not necessary to use a light-transmitting material for the first electrode layer 463. Finally, a case where light is emitted to the substrate 470 side and the opposite side, that is, a case where dual emission is performed will be described with reference to FIG. The thin film transistor 471 is a channel protective thin film transistor similar to the thin film transistor 481. The thin film transistor 481 can be formed in a similar manner. A source or drain electrode layer 477 electrically connected to the thin film transistor 471, a first electrode layer 472, an electroluminescent layer 473, and a second electrode layer 474 are sequentially stacked. At this time, when both the first electrode layer 472 and the second electrode layer 474 are formed using a light-transmitting material or a thickness capable of transmitting light, dual emission is realized. In this case, the insulating layer and the substrate 470 through which light is transmitted need to have a light-transmitting property.

本実施の形態において適用できる発光素子の形態を図13に示す。発光素子は、電界発光層860を第1の電極層870と第2の電極層850で挟んだ構成になっている。第1の電極層及び第2の電極層は仕事関数を考慮して材料を選択する必要があり、そして第1の電極層及び第2の電極層は、画素構成によりいずれも陽極、又は陰極となりうる。本実施の形態では、駆動用TFTの極性がNチャネル型であるため、第1の電極層を陰極、第2の電極層を陽極とすると好ましい。また駆動用TFTの極性がpチャネル型である場合、第1の電極層を陽極、第2の電極層を陰極とするとよい。   A mode of a light-emitting element which can be applied in this embodiment mode is shown in FIG. The light-emitting element has a structure in which an electroluminescent layer 860 is sandwiched between a first electrode layer 870 and a second electrode layer 850. It is necessary to select materials for the first electrode layer and the second electrode layer in consideration of the work function, and the first electrode layer and the second electrode layer are both anodes or cathodes depending on the pixel configuration. sell. In this embodiment mode, since the polarity of the driving TFT is an N-channel type, it is preferable that the first electrode layer be a cathode and the second electrode layer be an anode. In the case where the polarity of the driving TFT is a p-channel type, the first electrode layer may be an anode and the second electrode layer may be a cathode.

図13(A)及び(B)は、第1の電極層870が陽極であり、第2の電極層850が陰極である場合であり、電界発光層860は、第1の電極層870側から順に、HIL(ホール注入層)/HTL(ホール輸送層)804、EML(発光層)803、ETL(電子輸送層)/EIL(電子注入層)802、第2の電極層850の順に積層するのが好ましい。図13(A)は第1の電極層870から光を放射する構成であり、第1の電極層870は透光性を有する酸化物導電性材料からなる電極層805で構成し、第2の電極層は電界発光層860側から、LiFやMgAgなどアルカリ金属又はアルカリ土類金属を含む電極層801とアルミニウムなどの金属材料で形成する電極層800より構成されている。図13(B)は第2の電極層850から光を放射する構成であり、第1の電極層870は、アルミニウム、チタンなどの金属、又は該金属と化学量論的組成比以下の濃度で窒素を含む金属材料で形成する電極層807と、酸化珪素を1〜15原子%の濃度で含む酸化物導電性材料で形成する第2の電極層806より構成されている。第2の電極層は、第2の電極層は電界発光層860側から、LiFやMgAgなどアルカリ金属又はアルカリ土類金属を含む電極層801とアルミニウムなどの金属材料で形成する電極層800より構成されているがいずれの層も100nm以下の厚さとして光を透過可能な状態としておくことで、第2の電極層850から光を放射することが可能となる。   FIGS. 13A and 13B show the case where the first electrode layer 870 is an anode and the second electrode layer 850 is a cathode. The electroluminescent layer 860 is formed from the first electrode layer 870 side. In this order, HIL (hole injection layer) / HTL (hole transport layer) 804, EML (light emitting layer) 803, ETL (electron transport layer) / EIL (electron injection layer) 802, and second electrode layer 850 are stacked in this order. Is preferred. FIG. 13A illustrates a structure in which light is emitted from the first electrode layer 870. The first electrode layer 870 includes an electrode layer 805 formed using a light-transmitting oxide conductive material, The electrode layer includes an electrode layer 801 containing an alkali metal or alkaline earth metal such as LiF or MgAg and an electrode layer 800 formed of a metal material such as aluminum from the electroluminescent layer 860 side. FIG. 13B illustrates a structure in which light is emitted from the second electrode layer 850, and the first electrode layer 870 is formed using a metal such as aluminum or titanium or a concentration equal to or lower than the stoichiometric composition ratio with the metal. The electrode layer 807 is formed of a metal material containing nitrogen and the second electrode layer 806 is formed of an oxide conductive material containing silicon oxide at a concentration of 1 to 15 atomic%. The second electrode layer is composed of an electrode layer 801 containing an alkali metal or alkaline earth metal such as LiF or MgAg and an electrode layer 800 formed of a metal material such as aluminum from the electroluminescent layer 860 side. However, it is possible to emit light from the second electrode layer 850 by setting each layer to a thickness of 100 nm or less so that light can be transmitted.

図13(C)及び(D)は、第1の電極層870が陰極であり、第2の電極層850が陽極である場合であり、電界発光層860は、陰極側から順にEIL(電子注入層)/ETL(電子輸送層)802、EML(発光層)803、HTL(ホール輸送層)/HIL(ホール注入層)804、陽極である第2の電極層850の順に積層するのが好ましい。図13(C)は第1の電極層870から光を放射する構成であり、第1の電極層870は電界発光層860側から、LiFやMgAgなどアルカリ金属又はアルカリ土類金属を含む電極層801とアルミニウムなどの金属材料で形成する電極層800より構成されているがいずれの層も100nm以下の厚さとして光を透過可能な状態としておくことで、第1の電極層870から光を放射することが可能となる。第2の電極層は、電界発光層860側から、酸化珪素を1〜15原子%の濃度で含む酸化物導電性材料で形成する第2の電極層806、アルミニウム、チタンなどの金属、又は該金属と化学量論的組成比以下の濃度で窒素を含む金属材料で形成する電極層807より構成されている。図13(D)は第2の電極層850から光を放射する構成であり、第1の電極層870は電界発光層860側から、LiFやMgAgなどアルカリ金属又はアルカリ土類金属を含む電極層801とアルミニウムなどの金属材料で形成する電極層800より構成されており、膜厚は電界発光層860で発光した光を反射可能な程度に厚く形成している。第2の電極層850は、透光性を有する酸化物導電性材料からなる電極層805で構成されている。なお電界発光層は、積層構造以外に単層構造、又は混合構造をとることがでる。   FIGS. 13C and 13D show the case where the first electrode layer 870 is a cathode and the second electrode layer 850 is an anode, and the electroluminescent layer 860 has an EIL (electron injection) in order from the cathode side. Layer) / ETL (electron transport layer) 802, EML (light emitting layer) 803, HTL (hole transport layer) / HIL (hole injection layer) 804, and the second electrode layer 850 which is an anode are preferably stacked in this order. FIG. 13C illustrates a structure in which light is emitted from the first electrode layer 870. The first electrode layer 870 includes an electrode layer containing an alkali metal or an alkaline earth metal such as LiF or MgAg from the electroluminescent layer 860 side. 801 and an electrode layer 800 formed of a metal material such as aluminum, but each layer emits light from the first electrode layer 870 by setting the thickness to 100 nm or less so that light can be transmitted. It becomes possible to do. The second electrode layer includes, from the electroluminescent layer 860 side, a second electrode layer 806 formed of an oxide conductive material containing silicon oxide at a concentration of 1 to 15 atomic%, a metal such as aluminum or titanium, or the The electrode layer 807 is formed of a metal material containing nitrogen at a concentration equal to or lower than the stoichiometric composition ratio of metal. FIG. 13D illustrates a structure in which light is emitted from the second electrode layer 850, and the first electrode layer 870 includes an electrode layer containing an alkali metal or an alkaline earth metal such as LiF or MgAg from the electroluminescent layer 860 side. 801 and an electrode layer 800 formed of a metal material such as aluminum. The film thickness is large enough to reflect light emitted from the electroluminescent layer 860. The second electrode layer 850 includes an electrode layer 805 made of a light-transmitting oxide conductive material. The electroluminescent layer can have a single layer structure or a mixed structure in addition to the laminated structure.

また、電界発光層として、赤色(R)、緑色(G)、青色(B)の発光を示す材料を、それぞれ蒸着マスクを用いた蒸着法等によって選択的に形成する。赤色(R)、緑色(G)、青色(B)の発光を示す材料はカラーフィルタ同様、液滴吐出法により形成することもでき(低分子または高分子材料など)、この場合マスクを用いずとも、RGBの塗り分けを行うことができるため好ましい。   In addition, as the electroluminescent layer, materials that emit red (R), green (G), and blue (B) light are selectively formed by an evaporation method using an evaporation mask, respectively. A material that emits red (R), green (G), and blue (B) light can be formed by a droplet discharge method (such as a low-molecular or high-molecular material) in the same manner as a color filter. In this case, a mask is not used. Both are preferable because RGB can be separately applied.

また上面放射型の場合で、第2の電極層に透光性を有するITOやITSOを用いる場合、ベンゾオキサゾール誘導体(BzOs)にLiを添加したBzOs−Liなどを用いることができる。また例えばEMLは、R、G、Bのそれぞれの発光色に対応したドーパント(Rの場合DCM等、Gの場合DMQD等)をドープしたAlq3を用いればよい。 In the case of a top emission type, when light-transmitting ITO or ITSO is used for the second electrode layer, BzOs—Li in which Li is added to a benzoxazole derivative (BzOs) or the like can be used. Further, for example, EML may be Alq 3 doped with a dopant corresponding to each emission color of R, G, and B (DCM in the case of R, DMQD in the case of G).

なお、電界発光層は上記材料に限定されない。例えば、CuPcやPEDOTの代わりに酸化モリブデン(MoOx:x=2〜3)等の酸化物とα−NPDやルブレンを共蒸着して形成し、ホール注入性を向上させることもできる。また電界発光層の材料は、有機材料(低分子又は高分子を含む)、又は有機材料と無機材料の複合材料として用いることができる。以下発光素子を形成する材料について詳細に述べる。   Note that the electroluminescent layer is not limited to the above materials. For example, instead of CuPc or PEDOT, an oxide such as molybdenum oxide (MoOx: x = 2 to 3) and α-NPD or rubrene can be co-evaporated to improve the hole injection property. The material of the electroluminescent layer can be used as an organic material (including a low molecule or a polymer), or a composite material of an organic material and an inorganic material. Hereinafter, materials for forming the light emitting element will be described in detail.

電荷注入輸送物質のうち、特に電子輸送性の高い物質としては、例えばトリス(8−キノリノラト)アルミニウム(略称:Alq3)、トリス(5−メチル−8−キノリノラト)アルミニウム(略称:Almq3)、ビス(10−ヒドロキシベンゾ[h]−キノリナト)ベリリウム(略称:BeBq2)、ビス(2−メチル−8−キノリノラト)−4−フェニルフェノラト−アルミニウム(略称:BAlq)など、キノリン骨格またはベンゾキノリン骨格を有する金属錯体等が挙げられる。また正孔輸送性の高い物質としては、例えば4,4'−ビス[N−(1−ナフチル)−N−フェニル−アミノ]−ビフェニル(略称:α−NPD)や4,4'−ビス[N−(3−メチルフェニル)−N−フェニル−アミノ]−ビフェニル(略称:TPD)や4,4',4''−トリス(N,N−ジフェニル−アミノ)−トリフェニルアミン(略称:TDATA)、4,4',4''−トリス[N−(3−メチルフェニル)−N−フェニル−アミノ]−トリフェニルアミン(略称:MTDATA)などの芳香族アミン系(即ち、ベンゼン環−窒素の結合を有する)の化合物が挙げられる。 Among the charge injecting and transporting materials, materials having a particularly high electron transporting property include, for example, tris (8-quinolinolato) aluminum (abbreviation: Alq 3 ), tris (5-methyl-8-quinolinolato) aluminum (abbreviation: Almq 3 ), Bis (10-hydroxybenzo [h] -quinolinato) beryllium (abbreviation: BeBq 2 ), bis (2-methyl-8-quinolinolato) -4-phenylphenolato-aluminum (abbreviation: BAlq), quinoline skeleton or benzoquinoline Examples thereof include metal complexes having a skeleton. As a substance having a high hole-transport property, for example, 4,4′-bis [N- (1-naphthyl) -N-phenyl-amino] -biphenyl (abbreviation: α-NPD), 4,4′-bis [ N- (3-methylphenyl) -N-phenyl-amino] -biphenyl (abbreviation: TPD) or 4,4 ′, 4 ″ -tris (N, N-diphenyl-amino) -triphenylamine (abbreviation: TDATA) ), 4,4 ′, 4 ″ -tris [N- (3-methylphenyl) -N-phenyl-amino] -triphenylamine (abbreviation: MTDATA) (ie, benzene ring-nitrogen) And a compound having a bond of

また、電荷注入輸送物質のうち、特に電子注入性の高い物質としては、フッ化リチウム(LiF)、フッ化セシウム(CsF)、フッ化カルシウム(CaF2)等のようなアルカリ金属又はアルカリ土類金属の化合物が挙げられる。また、この他、Alq3のような電子輸送性の高い物質とマグネシウム(Mg)のようなアルカリ土類金属との混合物であってもよい。 Among the charge injecting and transporting materials, materials having particularly high electron injecting properties include alkali metals or alkaline earths such as lithium fluoride (LiF), cesium fluoride (CsF), calcium fluoride (CaF 2 ) and the like. Metal compounds can be mentioned. In addition, a mixture of a substance having a high electron transport property such as Alq 3 and an alkaline earth metal such as magnesium (Mg) may be used.

電荷注入輸送物質のうち、正孔注入性の高い物質としては、例えば、モリブデン酸化物(MoOx)やバナジウム酸化物(VOx)、ルテニウム酸化物(RuOx)、タングステン酸化物(WOx)、マンガン酸化物(MnOx)等の金属酸化物が挙げられる。また、この他、フタロシアニン(略称:H2Pc)や銅フタロシアニン(CuPc)等のフタロシアニン系の化合物が挙げられる。 Among the charge injecting and transporting materials, examples of the material having a high hole injecting property include molybdenum oxide (MoOx), vanadium oxide (VOx), ruthenium oxide (RuOx), tungsten oxide (WOx), and manganese oxide. Examples thereof include metal oxides such as (MnOx). In addition, phthalocyanine compounds such as phthalocyanine (abbreviation: H 2 Pc) and copper phthalocyanine (CuPc) can be given.

発光層は、発光波長帯の異なる発光層を画素毎に形成して、カラー表示を行う構成としても良い。典型的には、R(赤)、G(緑)、B(青)の各色に対応した発光層を形成する。この場合にも、画素の光放射側にその発光波長帯の光を透過するフィルターを設けた構成とすることで、色純度の向上や、画素部の鏡面化(映り込み)の防止を図ることができる。フィルターを設けることで、従来必要であるとされていた円偏光版などを省略することが可能となり、発光層から放射される光の損失を無くすことができる。さらに、斜方から画素部(表示画面)を見た場合に起こる色調の変化を低減することができる。   The light emitting layer may be configured to perform color display by forming light emitting layers having different emission wavelength bands for each pixel. Typically, a light emitting layer corresponding to each color of R (red), G (green), and B (blue) is formed. In this case as well, it is possible to improve color purity and prevent mirror reflection (reflection) of the pixel portion by providing a filter that transmits light in the emission wavelength band on the light emission side of the pixel. Can do. By providing the filter, it is possible to omit a circularly polarized plate that has been conventionally required, and it is possible to eliminate the loss of light emitted from the light emitting layer. Furthermore, a change in color tone that occurs when the pixel portion (display screen) is viewed obliquely can be reduced.

発光材料には様々な材料がある。低分子有機発光材料では、4−ジシアノメチレン−2−メチル−6−[2−(1,1,7,7−テトラメチル−9−ジュロリジル)エテニル]−4H−ピラン(略称:DCJT)、4−ジシアノメチレン−2−t−ブチル−6−[2−(1,1,7,7−テトラメチルジュロリジン−9-イル)エテニル]−4H−ピラン(略称:DCJTB)、ペリフランテン、2,5−ジシアノ−1,4−ビス[2−(10−メトキシ−1,1,7,7−テトラメチルジュロリジン−9−イル)エテニル]ベンゼン、N,N’−ジメチルキナクリドン(略称:DMQd)、クマリン6、クマリン545T、トリス(8−キノリノラト)アルミニウム(略称:Alq3)、9,9’−ビアントリル、9,10−ジフェニルアントラセン(略称:DPA)や9,10−ビス(2−ナフチル)アントラセン(略称:DNA)等を用いることができる。また、この他の物質でもよい。 There are various kinds of light emitting materials. As the low-molecular organic light-emitting material, 4-dicyanomethylene-2-methyl-6- [2- (1,1,7,7-tetramethyl-9-julolidyl) ethenyl] -4H-pyran (abbreviation: DCJT), 4 -Dicyanomethylene-2-t-butyl-6- [2- (1,1,7,7-tetramethyljulolidin-9-yl) ethenyl] -4H-pyran (abbreviation: DCJTB), perifrantene, 2,5 -Dicyano-1,4-bis [2- (10-methoxy-1,1,7,7-tetramethyljulolidin-9-yl) ethenyl] benzene, N, N'-dimethylquinacridone (abbreviation: DMQd), Coumarin 6, Coumarin 545T, Tris (8-quinolinolato) aluminum (abbreviation: Alq 3 ), 9,9′-bianthryl, 9,10-diphenylanthracene (abbreviation: DPA) and 9,10-bis (2-naphthyl) anthrace (Abbreviation: DNA) or the like can be used. Other substances may also be used.

一方、高分子系有機発光材料は低分子系に比べて物理的強度が高く、素子の耐久性が高い。また塗布により成膜することが可能であるので、素子の作製が比較的容易である。高分子系有機発光材料を用いた発光素子の構造は、低分子系有機発光材料を用いたときと基本的には同じであり、順に陰極、有機発光層、陽極となる。しかし、高分子系有機発光材料を用いた発光層を形成する際には、低分子系有機発光材料を用いたときのような積層構造を形成させることは難しく、多くの場合2層構造となる。具体的には、順に陰極、発光層、正孔輸送層、陽極という構造である。   On the other hand, the high molecular organic light emitting material has higher physical strength than the low molecular weight material, and the durability of the device is high. In addition, since the film can be formed by coating, the device can be manufactured relatively easily. The structure of the light emitting element using the high molecular weight organic light emitting material is basically the same as that when the low molecular weight organic light emitting material is used, and sequentially becomes a cathode, an organic light emitting layer, and an anode. However, when forming a light emitting layer using a high molecular weight organic light emitting material, it is difficult to form a laminated structure as in the case of using a low molecular weight organic light emitting material. . Specifically, the structure is a cathode, a light emitting layer, a hole transport layer, and an anode in this order.

発光色は、発光層を形成する材料で決まるため、これらを選択することで所望の発光を示す発光素子を形成することができる。発光層の形成に用いることができる高分子系の電界発光材料は、ポリパラフェニレンビニレン系、ポリパラフェニレン系、ポリチオフェン系、ポリフルオレン系が挙げられる。   Since the light emission color is determined by the material for forming the light emitting layer, a light emitting element exhibiting desired light emission can be formed by selecting these materials. Examples of the polymer electroluminescent material that can be used for forming the light emitting layer include polyparaphenylene vinylene, polyparaphenylene, polythiophene, and polyfluorene.

ポリパラフェニレンビニレン系には、ポリ(パラフェニレンビニレン) [PPV] の誘導体、ポリ(2,5−ジアルコキシ−1,4−フェニレンビニレン) [RO−PPV]、ポリ(2−(2'−エチル−ヘキソキシ)−5−メトキシ−1,4−フェニレンビニレン)[MEH−PPV]、ポリ(2−(ジアルコキシフェニル)−1,4−フェニレンビニレン)[ROPh−PPV]等が挙げられる。ポリパラフェニレン系には、ポリパラフェニレン[PPP]の誘導体、ポリ(2,5−ジアルコキシ−1,4−フェニレン)[RO−PPP]、ポリ(2,5−ジヘキソキシ−1,4−フェニレン)等が挙げられる。ポリチオフェン系には、ポリチオフェン[PT]の誘導体、ポリ(3−アルキルチオフェン)[PAT]、ポリ(3−ヘキシルチオフェン)[PHT]、ポリ(3−シクロヘキシルチオフェン)[PCHT]、ポリ(3−シクロヘキシル−4−メチルチオフェン)[PCHMT]、ポリ(3,4−ジシクロヘキシルチオフェン)[PDCHT]、ポリ[3−(4−オクチルフェニル)−チオフェン][POPT]、ポリ[3−(4−オクチルフェニル)−2,2ビチオフェン][PTOPT]等が挙げられる。ポリフルオレン系には、ポリフルオレン[PF]の誘導体、ポリ(9,9−ジアルキルフルオレン)[PDAF]、ポリ(9,9−ジオクチルフルオレン)[PDOF]等が挙げられる。   The polyparaphenylene vinylene system includes derivatives of poly (paraphenylene vinylene) [PPV], poly (2,5-dialkoxy-1,4-phenylene vinylene) [RO-PPV], poly (2- (2′- Ethyl-hexoxy) -5-methoxy-1,4-phenylenevinylene) [MEH-PPV], poly (2- (dialkoxyphenyl) -1,4-phenylenevinylene) [ROPh-PPV] and the like. The polyparaphenylene series includes derivatives of polyparaphenylene [PPP], poly (2,5-dialkoxy-1,4-phenylene) [RO-PPP], poly (2,5-dihexoxy-1,4-phenylene). ) And the like. The polythiophene series includes polythiophene [PT] derivatives, poly (3-alkylthiophene) [PAT], poly (3-hexylthiophene) [PHT], poly (3-cyclohexylthiophene) [PCHT], poly (3-cyclohexyl). -4-methylthiophene) [PCHMT], poly (3,4-dicyclohexylthiophene) [PDCHT], poly [3- (4-octylphenyl) -thiophene] [POPT], poly [3- (4-octylphenyl) -2,2 bithiophene] [PTOPT] and the like. Examples of the polyfluorene series include polyfluorene [PF] derivatives, poly (9,9-dialkylfluorene) [PDAF], poly (9,9-dioctylfluorene) [PDOF], and the like.

なお、正孔輸送性の高分子系有機発光材料を、陽極と発光性の高分子系有機発光材料の間に挟んで形成すると、陽極からの正孔注入性を向上させることができる。一般にアクセプター材料と共に水に溶解させたものをスピンコート法などで塗布する。また、有機溶媒には不溶であるため、上述した発光性の有機発光材料との積層が可能である。正孔輸送性の高分子系有機発光材料としては、PEDOTとアクセプター材料としてのショウノウスルホン酸(CSA)の混合物、ポリアニリン[PANI]とアクセプター材料としてのポリスチレンスルホン酸[PSS]の混合物等が挙げられる。   Note that when a hole-transporting polymer-based organic light-emitting material is sandwiched between an anode and a light-emitting polymer-based organic light-emitting material, hole injection properties from the anode can be improved. In general, an acceptor material dissolved in water is applied by spin coating or the like. In addition, since it is insoluble in an organic solvent, it can be stacked with the above-described light-emitting organic light-emitting material. Examples of the hole-transporting polymer organic light emitting material include a mixture of PEDOT and camphor sulfonic acid (CSA) as an acceptor material, a mixture of polyaniline [PANI] and polystyrene sulfonic acid [PSS] as an acceptor material, and the like. .

また、発光層は単色又は白色の発光を呈する構成とすることができる。白色発光材料を用いる場合には、画素の光放射側に特定の波長の光を透過するフィルター(着色層)を設けた構成としてカラー表示を可能にすることができる。   The light emitting layer can be configured to emit monochromatic or white light. In the case of using a white light emitting material, color display can be made possible by providing a filter (colored layer) that transmits light of a specific wavelength on the light emission side of the pixel.

白色に発光する発光層を形成するには、例えば、Alq3、部分的に赤色発光色素であるナイルレッドをドープしたAlq3、Alq3、p−EtTAZ、TPD(芳香族ジアミン)を蒸着法により順次積層することで白色を得ることができる。また、スピンコートを用いた塗布法によりEL層を形成する場合には、塗布した後、真空加熱で焼成することが好ましい。例えば、正孔注入層として作用するポリ(エチレンジオキシチオフェン)/ポリ(スチレンスルホン酸)水溶液(PEDOT/PSS)を全面に塗布、焼成し、その後、発光層として作用する発光中心色素(1,1,4,4−テトラフェニル−1,3−ブタジエン(TPB)、4−ジシアノメチレン−2−メチル−6−(p−ジメチルアミノ−スチリル)−4H−ピラン(DCM1)、ナイルレッド、クマリン6など)ドープしたポリビニルカルバゾール(PVK)溶液を全面に塗布、焼成すればよい。 To form a light emitting layer that emits white light, for example, Alq 3, Alq 3, Alq 3 doped with Nile Red which is partly red light emitting pigment, p-EtTAZ, by TPD (aromatic diamine) evaporation A white color can be obtained by sequentially laminating. Further, in the case where the EL layer is formed by a coating method using spin coating, it is preferably fired by vacuum heating after coating. For example, a poly (ethylenedioxythiophene) / poly (styrenesulfonic acid) aqueous solution (PEDOT / PSS) that acts as a hole injection layer is applied and baked on the entire surface, and then a luminescent center dye (1, 1,4,4-tetraphenyl-1,3-butadiene (TPB), 4-dicyanomethylene-2-methyl-6- (p-dimethylamino-styryl) -4H-pyran (DCM1), Nile Red, Coumarin 6 Etc.) A doped polyvinyl carbazole (PVK) solution may be applied to the entire surface and fired.

発光層は単層で形成することもでき、ホール輸送性のポリビニルカルバゾール(PVK)に電子輸送性の1,3,4−オキサジアゾール誘導体(PBD)を分散させてもよい。また、30wt%のPBDを電子輸送剤として分散し、4種類の色素(TPB、クマリン6、DCM1、ナイルレッド)を適当量分散することで白色発光が得られる。ここで示した白色発光が得られる発光素子の他にも、発光層の材料を適宜選択することによって、赤色発光、緑色発光、または青色発光が得られる発光素子を作製することができる。   The light emitting layer can also be formed as a single layer, and an electron transporting 1,3,4-oxadiazole derivative (PBD) may be dispersed in hole transporting polyvinyl carbazole (PVK). Further, white light emission can be obtained by dispersing 30 wt% PBD as an electron transporting agent and dispersing an appropriate amount of four kinds of dyes (TPB, coumarin 6, DCM1, Nile red). In addition to the light-emitting element that can emit white light as shown here, a light-emitting element that can obtain red light emission, green light emission, or blue light emission can be manufactured by appropriately selecting the material of the light-emitting layer.

さらに、発光層は、一重項励起発光材料の他、金属錯体などを含む三重項励起材料を用いても良い。例えば、赤色の発光性の画素、緑色の発光性の画素及び青色の発光性の画素のうち、輝度半減時間が比較的短い赤色の発光性の画素を三重項励起発光材料で形成し、他を一重項励起発光材料で形成する。三重項励起発光材料は発光効率が良いので、同じ輝度を得るのに消費電力が少なくて済むという特徴がある。すなわち、赤色画素に適用した場合、発光素子に流す電流量が少なくて済むので、信頼性を向上させることができる。低消費電力化として、赤色の発光性の画素と緑色の発光性の画素とを三重項励起発光材料で形成し、青色の発光性の画素を一重項励起発光材料で形成しても良い。人間の視感度が高い緑色の発光素子も三重項励起発光材料で形成することで、より低消費電力化を図ることができる。   Furthermore, a triplet excitation material containing a metal complex or the like may be used for the light emitting layer in addition to a singlet excitation light emitting material. For example, among red light emitting pixels, green light emitting pixels, and blue light emitting pixels, a red light emitting pixel having a relatively short luminance half time is formed of a triplet excitation light emitting material, and the other A singlet excited luminescent material is used. The triplet excited luminescent material has a feature that the light emission efficiency is good, so that less power is required to obtain the same luminance. That is, when applied to a red pixel, the amount of current flowing through the light emitting element can be reduced, so that reliability can be improved. As a reduction in power consumption, a red light-emitting pixel and a green light-emitting pixel may be formed using a triplet excitation light-emitting material, and a blue light-emitting pixel may be formed using a singlet excitation light-emitting material. By forming a green light-emitting element having high human visibility with a triplet excited light-emitting material, power consumption can be further reduced.

三重項励起発光材料の一例としては、金属錯体をドーパントとして用いたものがあり、第三遷移系列元素である白金を中心金属とする金属錯体、イリジウムを中心金属とする金属錯体などが知られている。三重項励起発光材料としては、これらの化合物に限られることはなく、上記構造を有し、且つ中心金属に周期表の8〜10属に属する元素を有する化合物を用いることも可能である。   Examples of triplet excited luminescent materials include those using a metal complex as a dopant, and metal complexes having a third transition series element platinum as the central metal and metal complexes having iridium as the central metal are known. Yes. The triplet excited light-emitting material is not limited to these compounds, and a compound having the above structure and having an element belonging to group 8 to 10 in the periodic table as a central metal can also be used.

以上に掲げる発光層を形成する物質は一例であり、正孔注入輸送層、正孔輸送層、電子注入輸送層、電子輸送層、発光層、電子ブロック層、正孔ブロック層などの機能性の各層を適宜積層することで発光素子を形成することができる。また、これらの各層を合わせた混合層又は混合接合を形成しても良い。発光層の層構造は変化しうるものであり、特定の電子注入領域や発光領域を備えていない代わりに、もっぱらこの目的用の電極層を備えたり、発光性の材料を分散させて備えたりする変形は、本発明の趣旨を逸脱しない範囲において許容されうるものである。   The substances forming the light-emitting layer listed above are examples, and functionalities such as a hole injection transport layer, a hole transport layer, an electron injection transport layer, an electron transport layer, a light emission layer, an electron block layer, and a hole block layer are included. A light emitting element can be formed by appropriately stacking each layer. Moreover, you may form the mixed layer or mixed junction which combined these each layer. The layer structure of the light-emitting layer can be changed, and instead of having a specific electron injection region or light-emitting region, an electrode layer for this purpose is provided, or a light-emitting material is dispersed. Modifications can be made without departing from the spirit of the present invention.

上記のような材料で形成した発光素子は、順方向にバイアスすることで発光する。発光素子を用いて形成する表示装置の画素は、単純マトリクス方式、若しくは実施例2で示すようなアクティブマトリクス方式で駆動することができる。いずれにしても、個々の画素は、ある特定のタイミングで順方向バイアスを印加して発光させることとなるが、ある一定期間は非発光状態となっている。この非発光時間に逆方向のバイアスを印加することで発光素子の信頼性を向上させることができる。発光素子では、一定駆動条件下で発光強度が低下する劣化や、画素内で非発光領域が拡大して見かけ上輝度が低下する劣化モードがあるが、順方向及び逆方向にバイアスを印加する交流的な駆動を行うことで、劣化の進行を遅くすることができ、発光装置の信頼性を向上させることができる。また、デジタル駆動、アナログ駆動どちらでも適用可能である。   A light-emitting element formed using the above materials emits light by being forward-biased. A pixel of a display device formed using a light-emitting element can be driven by a simple matrix method or an active matrix method as described in Embodiment 2. In any case, each pixel emits light by applying a forward bias at a specific timing, but is in a non-light emitting state for a certain period. By applying a reverse bias during this non-light emitting time, the reliability of the light emitting element can be improved. The light emitting element has a degradation mode in which the light emission intensity decreases under a constant driving condition and a degradation mode in which the non-light emitting area is enlarged in the pixel and the luminance is apparently decreased. However, alternating current that applies a bias in the forward and reverse directions. By performing a typical drive, the progress of deterioration can be slowed and the reliability of the light emitting device can be improved. Further, either digital driving or analog driving can be applied.

よって、図12には図示していないが、基板480の封止基板にカラーフィルタ(着色層)を形成してもよい。カラーフィルタ(着色層)は液滴吐出法によって形成することができ、その場合、前述の下地前処理として光照射処理などを適用することができる。本発明を用いると、所望なパターンに制御性よくカラーフィルタ(着色層)を形成することができる。カラーフィルタ(着色層)を用いると、高精細な表示を行うこともできる。カラーフィルタ(着色層)により、各RGBの発光スペクトルにおいてブロードなピークを鋭くなるように補正できるからである。   Therefore, although not shown in FIG. 12, a color filter (colored layer) may be formed over the sealing substrate of the substrate 480. The color filter (colored layer) can be formed by a droplet discharge method. In that case, light irradiation treatment or the like can be applied as the above-described base pretreatment. By using the present invention, a color filter (colored layer) can be formed in a desired pattern with good controllability. When a color filter (colored layer) is used, high-definition display can be performed. This is because the color filter (colored layer) can correct a broad peak to be sharp in the emission spectrum of each RGB.

以上、各RGBの発光を示す材料を形成する場合を説明したが、単色の発光を示す材料を形成し、カラーフィルタや色変換層を組み合わせることによりフルカラー表示を行うことができる。カラーフィルタ(着色層)や色変換層は、例えば第2の基板(封止基板)に形成し、基板へ張り合わせればよい。また上述したように、単色の発光を示す材料、カラーフィルタ(着色層)、及び色変換層のいずれも液滴吐出法により形成することができる。   As described above, the case where a material that emits light of each RGB is formed has been described. However, full color display can be performed by forming a material that emits light of a single color and combining a color filter and a color conversion layer. The color filter (colored layer) and the color conversion layer may be formed, for example, on the second substrate (sealing substrate) and attached to the substrate. In addition, as described above, any of the material that emits monochromatic light, the color filter (colored layer), and the color conversion layer can be formed by a droplet discharge method.

もちろん単色発光の表示を行ってもよい。例えば、単色発光を用いてエリアカラータイプの表示装置を形成してもよい。エリアカラータイプは、パッシブマトリクス型の表示部が適しており、主に文字や記号を表示することができる。   Of course, monochromatic light emission may be displayed. For example, an area color type display device may be formed using monochromatic light emission. As the area color type, a passive matrix type display unit is suitable, and characters and symbols can be mainly displayed.

上記構成において、陰極としては、仕事関数が小さい材料を用いることが可能で、例えば、Ca、Al、CaF、MgAg、AlLi等が望ましい。電界発光層は、単層型、積層型、また層の界面がない混合型のいずれでもよい。またシングレット材料、トリプレット材料、又はそれらを組み合わせた材料や、有機化合物又は無機化合物を含む電荷注入輸送物質及び発光材料で形成し、その分子数から低分子系有機化合物、中分子系有機化合物(昇華性を有さず、且つ分子数が20以下、又は連鎖する分子の長さが10μm以下の有機化合物を指していう)、高分子系有機化合物から選ばれた一種又は複数種の層を含み、電子注入輸送性又は正孔注入輸送性の無機化合物と組み合わせてもよい。第1の電極層484、第1の電極層463、第1の電極層472は光を透過する透明導電膜を用いて形成し、例えばITO、ITSOの他、酸化インジウムに2〜20%の酸化亜鉛(ZnO)を混合した透明導電膜を用いる。なお、第1の電極層484、第1の電極層463、第1の電極層472形成前に、酸素雰囲気中でのプラズマ処理や真空雰囲気下での加熱処理を行うとよい。隔壁(土手ともいう)は、珪素を含む材料、有機材料及び化合物材料を用いて形成する。また、多孔質膜を用いても良い。但し、アクリル、ポリイミド等の感光性、非感光性の材料を用いて形成すると、その側面は曲率半径が連続的に変化する形状となり、上層の薄膜が断切れせずに形成されるため好ましい。本実施の形態は、上記の実施の形態と自由に組み合わせることが可能である。   In the above configuration, a material having a small work function can be used as the cathode, and for example, Ca, Al, CaF, MgAg, AlLi, or the like is desirable. The electroluminescent layer may be any of a single layer type, a laminated type, and a mixed type having no layer interface. It is also formed from singlet materials, triplet materials, or combinations thereof, charge injection / transport materials containing organic compounds or inorganic compounds, and light-emitting materials, and low molecular organic compounds and medium molecular organic compounds (sublimation) based on the number of molecules. And an organic compound having a molecular number of 20 or less, or a chained molecule having a length of 10 μm or less), including one or more layers selected from macromolecular organic compounds, You may combine with the injection | pouring transport property or the hole injection transport property inorganic compound. The first electrode layer 484, the first electrode layer 463, and the first electrode layer 472 are formed using a transparent conductive film that transmits light. For example, in addition to ITO and ITSO, indium oxide is oxidized at 2 to 20%. A transparent conductive film mixed with zinc (ZnO) is used. Note that plasma treatment in an oxygen atmosphere or heat treatment in a vacuum atmosphere is preferably performed before the first electrode layer 484, the first electrode layer 463, and the first electrode layer 472 are formed. A partition wall (also referred to as a bank) is formed using a material containing silicon, an organic material, and a compound material. A porous film may be used. However, it is preferable to use a photosensitive or non-photosensitive material such as acrylic or polyimide because the side surface has a shape in which the radius of curvature continuously changes and the upper thin film is formed without being cut off. This embodiment mode can be freely combined with the above embodiment modes.

(実施の形態5)
実施の形態2乃至4によって作製される表示パネルにおいて、半導体層をSASで形成することによって、図14(B)で説明したように、走査線側の駆動回路を基板3700上に形成することができる。
(Embodiment 5)
In the display panel manufactured in Embodiment Modes 2 to 4, the driver circuit on the scanning line side can be formed over the substrate 3700 as described in FIG. 14B by forming the semiconductor layer using SAS. it can.

図25は、1〜15cm2/V・secの電界効果移動度が得られるSASを使ったnチャネル型のTFTで構成する走査線側駆動回路のブロック図を示している。 FIG. 25 shows a block diagram of a scanning line side driving circuit constituted by an n-channel TFT using SAS capable of obtaining a field effect mobility of 1 to 15 cm 2 / V · sec.

図25においてブロック500が1段分のサンプリングパルスを出力するパルス出力回路に相当し、シフトレジスタはn個のパルス出力回路により構成される。901はバッファ回路であり、その先に画素902が接続される。   In FIG. 25, a block 500 corresponds to a pulse output circuit that outputs a sampling pulse for one stage, and the shift register includes n pulse output circuits. Reference numeral 901 denotes a buffer circuit, to which a pixel 902 is connected.

図26は、パルス出力回路に相当するブロック500の具体的な構成を示したものであり、nチャネル型のTFT601〜613で回路が構成されている。このとき、SASを使ったnチャネル型のTFTの動作特性を考慮して、TFTのサイズを決定すれば良い。例えば、チャネル長を8μmとすると、チャネル幅は10〜80μmの範囲で設定することができる。   FIG. 26 shows a specific configuration of a block 500 corresponding to a pulse output circuit, and a circuit is configured by n-channel TFTs 601 to 613. At this time, the size of the TFT may be determined in consideration of the operating characteristics of the n-channel TFT using SAS. For example, if the channel length is 8 μm, the channel width can be set in the range of 10 to 80 μm.

また、バッファ回路901の具体的な構成を図27に示す。バッファ回路も同様にnチャネル型のTFT620〜635で構成されている。このとき、SASを使ったnチャネル型のTFTの動作特性を考慮して、TFTのサイズを決定すれば良い。例えば、チャネル長を10μmとすると、チャネル幅は10〜1800μmの範囲で設定することとなる。本発明を用いると、パターンを所望の形状に制御性よく形成することができるので、このようなチャネル幅を10μmとするような微細な配線もショート等の不良なく安定的に形成することができる。   A specific configuration of the buffer circuit 901 is shown in FIG. Similarly, the buffer circuit is composed of n-channel TFTs 620 to 635. At this time, the size of the TFT may be determined in consideration of the operating characteristics of the n-channel TFT using SAS. For example, if the channel length is 10 μm, the channel width is set in the range of 10 to 1800 μm. By using the present invention, a pattern can be formed in a desired shape with good controllability, and such a fine wiring having a channel width of 10 μm can be stably formed without defects such as a short circuit. .

このような回路を実現するには、TFT相互を配線によって接続する必要があり、その場合における配線の構成例を図16に示す。図16では、実施の形態2と同様に、ゲート電極層103、ゲート絶縁層として有機材料を含む第1の絶縁層105a、無機材料を含む第2の絶縁層105b、半導体層107、一導電型の半導体層としてN型半導体層109、ソース電極層又はドレイン電極層111、ソース電極層又はドレイン電極層112が形成された状態を示している。本実施の形態では、ゲート電極層103に、被形成体である基板100中に含まれる、酸化珪素を含む物質を添加している。よって、基板100と密着性の良い酸化珪素を含む物質によってゲート電極層103も基板100上に密着性良く形成することができる。   In order to realize such a circuit, the TFTs need to be connected to each other by wiring, and a configuration example of the wiring in that case is shown in FIG. In FIG. 16, as in Embodiment 2, the gate electrode layer 103, the first insulating layer 105a containing an organic material as the gate insulating layer, the second insulating layer 105b containing an inorganic material, the semiconductor layer 107, one conductivity type In this figure, an N-type semiconductor layer 109, a source or drain electrode layer 111, and a source or drain electrode layer 112 are formed as the semiconductor layers. In this embodiment, the gate electrode layer 103 is added with a substance containing silicon oxide which is contained in the substrate 100 which is a formation body. Therefore, the gate electrode layer 103 can also be formed over the substrate 100 with good adhesion using a substance containing silicon oxide that has good adhesion with the substrate 100.

また、第1の絶縁層105aは塗布法によって形成されるので、ゲート電極層103を被覆性よく覆うことができ、表面の平坦化に効果がある。また、第2の絶縁層105bは、緻密な膜を形成する事ができるので、高い耐圧性を付与するなど電気的特性を向上する事ができる。よって、被形成表面の表面凹凸によるカバレッジの不良や、絶縁層内に含まれる欠陥等によって生じる電気的特性の悪化などを防ぎ、信頼性の高い薄膜トランジスタとすることができる。   Further, since the first insulating layer 105a is formed by a coating method, the gate electrode layer 103 can be covered with good coverage, which is effective in planarizing the surface. In addition, since the second insulating layer 105b can form a dense film, electrical characteristics such as high breakdown voltage can be improved. Therefore, poor coverage due to surface unevenness on the surface to be formed, deterioration of electrical characteristics caused by defects included in the insulating layer, and the like can be prevented, and a highly reliable thin film transistor can be obtained.

基板100上には、ゲート電極層103と同じ工程で接続配線層160、接続配線層161、接続配線層162を形成しておく。そして、接続配線層160、接続配線層161、接続配線層162が露出するようにゲート絶縁層の一部をエッチング加工して、ソース電極層又はドレイン電極層111、ソース電極層又はドレイン電極層112及びそれと同じ工程で形成する接続配線層163により適宜TFTを接続することにより様々な回路を実現することができる。   A connection wiring layer 160, a connection wiring layer 161, and a connection wiring layer 162 are formed over the substrate 100 in the same process as the gate electrode layer 103. Then, a part of the gate insulating layer is etched so that the connection wiring layer 160, the connection wiring layer 161, and the connection wiring layer 162 are exposed, and the source or drain electrode layer 111, the source or drain electrode layer 112 is etched. Various circuits can be realized by connecting TFTs as appropriate by the connection wiring layer 163 formed in the same process.

(実施の形態6)
次に、実施の形態4乃至5によって作製される表示パネルに駆動用のドライバ回路を実装する態様について説明する。
(Embodiment 6)
Next, a mode in which a driver circuit for driving is mounted on a display panel manufactured according to Embodiment Modes 4 to 5 will be described.

まず、COG方式を採用した表示装置について、図15(A)を用いて説明する。基板2700上には、文字や画像などの情報を表示する画素部2701が設けられる。複数の駆動回路が設けられた基板を、矩形状に分断し、分断後の駆動回路(ドライバICとも表記)は、基板2700上に実装される。図15(A)は複数のドライバIC2751、該ドライバIC2751の先にFPC2750を実装する形態を示す。また、分割する大きさを画素部の信号線側の辺の長さとほぼ同じにし、単数のドライバICに、該ドライバICの先にテープを実装してもよい。   First, a display device employing a COG method is described with reference to FIG. A pixel portion 2701 for displaying information such as characters and images is provided over the substrate 2700. A substrate provided with a plurality of drive circuits is divided into rectangles, and the divided drive circuit (also referred to as a driver IC) is mounted on the substrate 2700. FIG. 15A illustrates a mode in which a plurality of driver ICs 2751 and an FPC 2750 are mounted on the tip of the driver ICs 2751. Further, the size to be divided may be substantially the same as the length of the side of the pixel portion on the signal line side, and a tape may be mounted on the tip of the driver IC on a single driver IC.

また、TAB方式を採用してもよく、その場合は、図15(B)で示すように複数のテープを貼り付けて、該テープにドライバICを実装すればよい。COG方式の場合と同様に、単数のテープに単数のドライバICを実装してもよく、この場合には、強度の問題から、ドライバICを固定する金属片等を一緒に貼り付けるとよい。   Alternatively, a TAB method may be employed. In that case, a plurality of tapes may be attached and driver ICs may be mounted on the tapes as shown in FIG. As in the case of the COG method, a single driver IC may be mounted on a single tape. In this case, a metal piece or the like for fixing the driver IC may be attached together due to strength problems.

これらの表示パネルに実装されるドライバICは、生産性を向上させる観点から、一辺が300mmから1000mm以上の矩形状の基板上に複数個作り込むとよい。   A plurality of driver ICs mounted on these display panels may be formed on a rectangular substrate having a side of 300 mm to 1000 mm or more from the viewpoint of improving productivity.

つまり、基板上に駆動回路部と入出力端子を一つのユニットとする回路パターンを複数個形成し、最後に分割して取り出せばよい。ドライバICの長辺の長さは、画素部の一辺の長さや画素ピッチを考慮して、長辺が15〜80mm、短辺が1〜6mmの矩形状に形成してもよいし、画素領域の一辺、又は画素部の一辺と各駆動回路の一辺とを足した長さに形成してもよい。   That is, a plurality of circuit patterns having a drive circuit portion and an input / output terminal as one unit may be formed on the substrate, and finally divided and taken out. The long side of the driver IC may be formed in a rectangular shape having a long side of 15 to 80 mm and a short side of 1 to 6 mm in consideration of the length of one side of the pixel portion and the pixel pitch. Or a length obtained by adding one side of the pixel portion and one side of each driver circuit.

ドライバICのICチップに対する外形寸法の優位性は長辺の長さにあり、長辺が15〜80mmで形成されたドライバICを用いると、画素部に対応して実装するのに必要な数がICチップを用いる場合よりも少なくて済み、製造上の歩留まりを向上させることができる。また、ガラス基板上にドライバICを形成すると、母体として用いる基板の形状に限定されないので生産性を損なうことがない。これは、円形のシリコンウエハからICチップを取り出す場合と比較すると、大きな優位点である。   The advantage of the external dimensions of the driver IC over the IC chip lies in the length of the long side. When a driver IC formed with a long side of 15 to 80 mm is used, the number required for mounting corresponding to the pixel portion is as follows. This is less than when an IC chip is used, and the manufacturing yield can be improved. Further, when a driver IC is formed over a glass substrate, the shape of the substrate used as a base is not limited, and thus productivity is not impaired. This is a great advantage compared with the case where the IC chip is taken out from the circular silicon wafer.

また、図14(B)のように走査線側駆動回路3702は基板上に一体形成される場合、画素部3701の外側の領域には、信号線側の駆動回路が形成されたドライバICが実装される。これらのドライバICは、信号線側の駆動回路である。RGBフルカラーに対応した画素領域を形成するためには、XGAクラスで信号線の本数が3072本必要であり、UXGAクラスでは4800本が必要となる。このような本数で形成された信号線は、画素部3701の端部で数ブロック毎に区分して引出線を形成し、ドライバICの出力端子のピッチに合わせて集められる。   In the case where the scan line side driver circuit 3702 is formed over the substrate as shown in FIG. 14B, a driver IC in which a signal line side driver circuit is formed is mounted in a region outside the pixel portion 3701. Is done. These driver ICs are drive circuits on the signal line side. In order to form a pixel region corresponding to RGB full color, the number of signal lines in the XGA class is 3072 and the number in the UXGA class is 4800. The signal lines formed in such a number are divided into several blocks at the end of the pixel portion 3701 to form lead lines, and are collected according to the pitch of the output terminals of the driver IC.

ドライバICは、基板上に形成された結晶質半導体により形成されることが好適であり、該結晶質半導体は連続発光のレーザ光を照射することで形成されることが好適である。従って、当該レーザ光を発生させる発振器としては、連続発光の固体レーザ又は気体レーザを用いる。連続発光のレーザを用いると、結晶欠陥が少なく、大粒径の多結晶半導体層を用いて、トランジスタを作成することが可能となる。また移動度や応答速度が良好なために高速駆動が可能で、従来よりも素子の動作周波数を向上させることができ、特性バラツキが少ないために高い信頼性を得ることができる。なお、さらなる動作周波数の向上を目的として、トランジスタのチャネル長方向とレーザ光の走査方向と一致させるとよい。これは、連続発光レーザによるレーザ結晶化工程では、トランジスタのチャネル長方向とレーザ光の基板に対する走査方向とが概ね並行(好ましくは−30度以上30度以下)であるときに、最も高い移動度が得られるためである。なおチャネル長方向とは、チャネル形成領域において、電流が流れる方向、換言すると電荷が移動する方向と一致する。このように作製したトランジスタは、結晶粒がチャネル方向に延在する多結晶半導体層によって構成される活性層を有し、このことは結晶粒界が概ねチャネル方向に沿って形成されていることを意味する。   The driver IC is preferably formed of a crystalline semiconductor formed over a substrate, and the crystalline semiconductor is preferably formed by irradiating continuous-emitting laser light. Therefore, a continuous light emitting solid state laser or gas laser is used as an oscillator for generating the laser light. When a continuous light emission laser is used, a transistor can be formed using a polycrystalline semiconductor layer having a large grain size with few crystal defects. In addition, since the mobility and response speed are good, high-speed driving is possible, the operating frequency of the element can be improved as compared with the prior art, and there is less variation in characteristics, so that high reliability can be obtained. Note that for the purpose of further improving the operating frequency, the channel length direction of the transistor and the scanning direction of the laser light are preferably matched. This is because, in the laser crystallization process using a continuous-wave laser, the highest mobility is obtained when the channel length direction of the transistor and the scanning direction of the laser beam with respect to the substrate are substantially parallel (preferably −30 ° to 30 °). Is obtained. Note that the channel length direction corresponds to the direction in which current flows in the channel formation region, in other words, the direction in which charges move. The transistor thus fabricated has an active layer composed of a polycrystalline semiconductor layer in which crystal grains extend in the channel direction, which means that the crystal grain boundaries are formed substantially along the channel direction. means.

レーザ結晶化を行うには、レーザ光の大幅な絞り込みを行うことが好ましく、そのレーザ光の形状(ビームスポット)の幅は、ドライバICの短辺の同じ幅の1mm以上3mm以下程度とすることがよい。また、被照射体に対して、十分に且つ効率的なエネルギー密度を確保するために、レーザ光の照射領域は、線状であることが好ましい。但し、ここでいう線状とは、厳密な意味で線を意味しているのではなく、アスペクト比の大きい長方形もしくは長楕円形を意味する。例えば、アスペクト比が2以上(好ましくは10以上10000以下)のものを指す。このように、レーザ光のレーザ光の形状(ビームスポット)の幅をドライバICの短辺と同じ長さとすることで、生産性を向上させた表示装置の作製方法を提供することができる。   In order to perform laser crystallization, it is preferable to significantly narrow down the laser beam, and the width of the laser beam shape (beam spot) should be about 1 mm to 3 mm, which is the same width of the short side of the driver IC. Is good. In order to ensure a sufficient and efficient energy density for the irradiated object, the laser light irradiation region is preferably linear. However, the line shape here does not mean a line in a strict sense, but means a rectangle or an ellipse having a large aspect ratio. For example, the aspect ratio is 2 or more (preferably 10 or more and 10,000 or less). In this manner, a method for manufacturing a display device with improved productivity can be provided by setting the width of the laser beam shape (beam spot) to the same length as the short side of the driver IC.

図15(A)、(B)のように走査線駆動回路及び信号線駆動回路の両方として、ドライバICを実装してもよい。その場合には、走査線側と信号線側で用いるドライバICの仕様を異なるものにするとよい。   As shown in FIGS. 15A and 15B, driver ICs may be mounted as both the scanning line driver circuit and the signal line driver circuit. In that case, the specifications of the driver ICs used on the scanning line side and the signal line side may be different.

画素領域は、信号線と走査線が交差してマトリクスを形成し、各交差部に対応してトランジスタが配置される。本発明は、画素領域に配置されるトランジスタとして、非晶質半導体又はセミアモルファス半導体をチャネル部としたTFTを用いることを特徴とする。非晶質半導体は、プラズマCVD法やスパッタリング法等の方法により形成する。セミアモルファス半導体は、プラズマCVD法で300℃以下の温度で形成することが可能であり、例えば、外寸550×650mmの無アルカリガラス基板であっても、トランジスタを形成するのに必要な膜厚を短時間で形成するという特徴を有する。このような製造技術の特徴は、大画面の表示装置を作製する上で有効である。また、セミアモルファスTFTは、SASでチャネル形成領域を構成することにより2〜10cm2/V・secの電界効果移動度を得ることができる。また本発明を用いると、表面の平坦性がよくさらに密着性良く形成できるので、このようなチャネル幅が短い微細な配線も、カバレッジ不良や膜剥がれなどによって、ショート等の不良が生じることなく安定的に形成することができる。画素を十分機能させるのに必要な電気特性を有するTFTを形成できる。従って、このTFTを画素のスイッチング用素子や、走査線側の駆動回路を構成する素子として用いることができる。従って、システムオンパネル化を実現した表示パネルを作製することができる。 In the pixel region, signal lines and scanning lines intersect to form a matrix, and transistors are arranged corresponding to the respective intersections. The present invention is characterized in that a TFT having an amorphous semiconductor or semi-amorphous semiconductor as a channel portion is used as a transistor arranged in a pixel region. The amorphous semiconductor is formed by a method such as a plasma CVD method or a sputtering method. A semi-amorphous semiconductor can be formed at a temperature of 300 ° C. or less by a plasma CVD method. For example, even a non-alkali glass substrate having an outer dimension of 550 × 650 mm has a film thickness necessary for forming a transistor. Is formed in a short time. Such a feature of the manufacturing technique is effective in manufacturing a large-screen display device. In addition, a semi-amorphous TFT can obtain a field effect mobility of 2 to 10 cm 2 / V · sec by forming a channel formation region with SAS. In addition, when the present invention is used, the surface can be formed with good flatness and better adhesion, so that a fine wiring with a short channel width can be stably prevented from causing defects such as a short circuit due to poor coverage or film peeling. Can be formed. A TFT having electric characteristics necessary for sufficiently functioning a pixel can be formed. Therefore, this TFT can be used as a switching element for a pixel or an element constituting a driving circuit on the scanning line side. Therefore, a display panel that realizes system-on-panel can be manufactured.

半導体層をSASで形成したTFTを用いることにより、走査線側駆動回路も基板上に一体形成することができ、半導体層をASで形成したTFTを用いる場合には、走査線側駆動回路及び信号線側駆動回路の両方をドライバICを実装するとよい。   By using TFTs in which the semiconductor layer is formed of SAS, the scanning line side driver circuit can also be integrally formed on the substrate. In the case of using TFTs in which the semiconductor layer is formed of AS, the scanning line side driver circuit and the signal A driver IC may be mounted on both the line side driver circuits.

その場合には、走査線側と信号線側で用いるドライバICの仕様を異なるものにすることが好適である。例えば、走査線側のドライバICを構成するトランジスタには30V程度の耐圧が要求されるものの、駆動周波数は100kHz以下であり、比較的高速動作は要求されない。従って、走査線側のドライバを構成するトランジスタのチャネル長(L)は十分大きく設定することが好適である。一方、信号線側のドライバICのトランジスタには、12V程度の耐圧があれば十分であるが、駆動周波数は3Vにて65MHz程度であり、高速動作が要求される。そのため、ドライバを構成するトランジスタのチャネル長などはミクロンルールで設定することが好適である。また本発明を用いると、表面の平坦性がよくさらに密着性良く形成できるので、カバレッジ不良や膜剥がれなどによって、ショート等の不良が生じることなく配線を安定的に形成することができる。よって、このようなミクロンルールにも十分に対応することが可能である。   In that case, it is preferable that the specifications of the driver ICs used on the scanning line side and the signal line side are different. For example, although a transistor constituting the driver IC on the scanning line side is required to have a withstand voltage of about 30 V, the driving frequency is 100 kHz or less and a relatively high speed operation is not required. Therefore, it is preferable to set the channel length (L) of the transistors forming the driver on the scanning line side to be sufficiently large. On the other hand, it is sufficient for the transistor of the driver IC on the signal line side to have a withstand voltage of about 12V, but the drive frequency is about 65 MHz at 3V, and high speed operation is required. Therefore, it is preferable to set the channel length and the like of the transistors constituting the driver on the micron rule. In addition, when the present invention is used, the surface can be formed with good flatness and adhesion, so that wiring can be stably formed without causing defects such as a short circuit due to poor coverage or peeling of the film. Therefore, it is possible to sufficiently cope with such a micron rule.

ドライバICの実装方法は、特に限定されるものではなく、公知のCOG方法やワイヤボンディング方法、或いはTAB方法を用いることができる。   The method for mounting the driver IC is not particularly limited, and a known COG method, wire bonding method, or TAB method can be used.

ドライバICの厚さは、対向基板と同じ厚さとすることで、両者の間の高さはほぼ同じものとなり、表示装置全体としての薄型化に寄与する。また、それぞれの基板を同じ材質のもので作製することにより、この表示装置に温度変化が生じても熱応力が発生することなく、TFTで作製された回路の特性を損なうことはない。その他にも、本実施形態で示すようにICチップよりも長尺のドライバICで駆動回路を実装することにより、1つの画素領域に対して、実装されるドライバICの個数を減らすことができる。   By setting the thickness of the driver IC to be the same as that of the counter substrate, the height between the two becomes substantially the same, which contributes to the reduction in thickness of the entire display device. In addition, since each substrate is made of the same material, thermal stress is not generated even when a temperature change occurs in the display device, and the characteristics of a circuit made of TFTs are not impaired. In addition, the number of driver ICs to be mounted in one pixel region can be reduced by mounting the drive circuit with a driver IC that is longer than the IC chip as shown in this embodiment.

以上のようにして、表示パネルに駆動回路を組み入れることができる。   As described above, a driver circuit can be incorporated in the display panel.

(実施の形態7)
本実施の形態で示す表示パネルの画素の構成について、図17に示す等価回路図を参照して説明する。
(Embodiment 7)
A structure of a pixel of the display panel described in this embodiment will be described with reference to an equivalent circuit diagram illustrated in FIG.

図17(A)に示す画素は、列方向に信号線410及び電源線411、電源線412、電源線413、行方向に走査線414が配置される。また、スイッチング用TFTであるTFT401、駆動用TFTであるTFT403、電流制御用TFTであるTFT404、容量素子402及び発光素子405を有する。   In the pixel shown in FIG. 17A, a signal line 410, a power supply line 411, a power supply line 412, a power supply line 413, and a scanning line 414 are arranged in the column direction. In addition, the pixel includes a TFT 401 that is a switching TFT, a TFT 403 that is a driving TFT, a TFT 404 that is a current control TFT, a capacitor element 402, and a light emitting element 405.

図17(C)に示す画素は、TFT403のゲート電極が、行方向に配置された電源線415に接続される点が異なっており、それ以外は図17(A)に示す画素と同じ構成である。つまり、図17(A)(C)に示す両画素は、同じ等価回路図を示す。しかしながら、列方向に電源線412が配置される場合(図17(A))と、行方向に電源線415が配置される場合(図17(C))では、各電源線は異なるレイヤーの導電体層で形成される。ここでは、TFT403のゲート電極が接続される配線に注目し、これらを作製するレイヤーが異なることを表すために、図17(A)(C)として分けて記載する。   The pixel shown in FIG. 17C is different from the pixel shown in FIG. 17A except that the gate electrode of the TFT 403 is connected to the power supply line 415 arranged in the row direction. is there. That is, both pixels shown in FIGS. 17A and 17C show the same equivalent circuit diagram. However, in the case where the power supply line 412 is arranged in the column direction (FIG. 17A) and the power supply line 415 is arranged in the row direction (FIG. 17C), each power supply line is conductive on a different layer. Formed with body layers. Here, attention is paid to the wiring to which the gate electrode of the TFT 403 is connected, and FIGS. 17A and 17C are shown separately to show that the layers for producing these are different.

図17(A)(C)に示す画素の特徴として、画素内にTFT403、TFT404が直列に接続されており、TFT403のチャネル長L3、チャネル幅W3、TFT404のチャネル長L4、チャネル幅W4は、L3/W3:L4/W4=5〜6000:1を満たすように設定される点が挙げられる。6000:1を満たす場合の一例としては、L3が500μm、W3が3μm、L4が3μm、W4が100μmの場合がある。また本発明を用いると、表面の平坦性がよくさらに密着性良く形成できるので、このようなチャネル幅が短い微細な配線も、カバレッジ不良や膜剥がれなどによって、ショート等の不良が生じることなく安定的に形成することができる。よって、図17(A)(C)のような画素を十分機能させるのに必要な電気特性を有するTFTを形成でき、表示能力の優れた信頼性の高い表示パネルを作製することが可能となる。 As a feature of the pixel shown in FIGS. 17A and 17C, a TFT 403 and a TFT 404 are connected in series in the pixel, and the channel length L 3 and channel width W 3 of the TFT 403 and the channel length L 4 and channel width of the TFT 404 are obtained. W 4 may be set to satisfy L 3 / W 3 : L 4 / W 4 = 5 to 6000: 1. As an example when 6000: 1 is satisfied, there is a case where L 3 is 500 μm, W 3 is 3 μm, L 4 is 3 μm, and W 4 is 100 μm. In addition, when the present invention is used, the surface can be formed with good flatness and better adhesion, so that a fine wiring with a short channel width can be stably prevented from causing defects such as a short circuit due to poor coverage or film peeling. Can be formed. Accordingly, a TFT having electric characteristics necessary for sufficiently functioning a pixel as shown in FIGS. 17A and 17C can be formed, and a highly reliable display panel with excellent display capability can be manufactured. .

なお、TFT403は、飽和領域で動作し発光素子405に流れる電流値を制御する役目を有し、TFT404は線形領域で動作し発光素子405に対する電流の供給を制御する役目を有する。両TFTは同じ導電型を有していると作製工程上好ましい。またTFT403には、エンハンスメント型だけでなく、ディプリーション型のTFTを用いてもよい。上記構成を有する本発明は、TFT404が線形領域で動作するために、TFT404のVGSの僅かな変動は発光素子405の電流値に影響を及ぼさない。つまり、発光素子405の電流値は、飽和領域で動作するTFT403により決定される。上記構成を有する本発明は、TFTの特性バラツキに起因した発光素子の輝度ムラを改善して画質を向上させた表示装置を提供することができる。 Note that the TFT 403 operates in a saturation region and has a role of controlling a current value flowing through the light emitting element 405, and the TFT 404 has a role of controlling a current supply to the light emitting element 405 by operating in a linear region. Both TFTs preferably have the same conductivity type in terms of manufacturing process. The TFT 403 may be a depletion type TFT as well as an enhancement type. In the present invention having the above structure, since the TFT 404 operates in a linear region, a slight change in V GS of the TFT 404 does not affect the current value of the light emitting element 405. That is, the current value of the light emitting element 405 is determined by the TFT 403 operating in the saturation region. The present invention having the above structure can provide a display device in which luminance unevenness of a light emitting element due to variation in TFT characteristics is improved and image quality is improved.

図17(A)〜(D)に示す画素において、TFT401は、画素に対するビデオ信号の入力を制御するものであり、TFT401がオンして、画素内にビデオ信号が入力されると、容量素子402にそのビデオ信号が保持される。なお図17(A)(C)には、容量素子402を設けた構成を示したが、本発明はこれに限定されず、ビデオ信号を保持する容量がゲート容量などでまかなうことが可能な場合には、明示的に容量素子402を設けなくてもよい。   In the pixel shown in FIGS. 17A to 17D, a TFT 401 controls input of a video signal to the pixel. When the TFT 401 is turned on and a video signal is input into the pixel, the capacitor 402 The video signal is held in Note that FIGS. 17A and 17C illustrate a structure in which the capacitor 402 is provided; however, the present invention is not limited to this, and the capacity for holding a video signal can be covered by a gate capacity or the like. In this case, the capacitor 402 is not necessarily provided explicitly.

発光素子405は、2つの電極間に電界発光層が挟まれた構造を有し、順バイアス方向の電圧が印加されるように、画素電極と対向電極の間(陽極と陰極の間)に電位差が設けられる。電界発光層は有機材料や無機材料等の広汎に渡る材料により構成され、この電界発光層におけるルミネッセンスには、一重項励起状態から基底状態に戻る際の発光(蛍光)と、三重項励起状態から基底状態に戻る際の発光(リン光)とが含まれる。   The light-emitting element 405 has a structure in which an electroluminescent layer is sandwiched between two electrodes, and a potential difference is generated between the pixel electrode and the counter electrode (between the anode and the cathode) so that a forward bias voltage is applied. Is provided. The electroluminescent layer is composed of a wide variety of materials such as organic materials and inorganic materials. The luminescence in the electroluminescent layer includes light emission (fluorescence) when returning from a singlet excited state to a ground state, and a triplet excited state. And light emission (phosphorescence) when returning to the ground state.

図17(B)に示す画素は、TFT406と走査線416を追加している以外は、図17(A)に示す画素構成と同じである。同様に、図17(D)に示す画素は、TFT406と走査線416を追加している以外は、図17(C)に示す画素構成と同じである。   The pixel shown in FIG. 17B has the same pixel structure as that shown in FIG. 17A except that a TFT 406 and a scanning line 416 are added. Similarly, the pixel illustrated in FIG. 17D has the same pixel structure as that illustrated in FIG. 17C except that a TFT 406 and a scanning line 416 are added.

TFT406は、新たに配置された走査線416によりオン又はオフが制御される。TFT406がオンになると、容量素子402に保持された電荷は放電し、TFT404がオフする。つまり、TFT406の配置により、強制的に発光素子405に電流が流れない状態を作ることができる。従って、図17(B)(D)の構成は、全ての画素に対する信号の書き込みを待つことなく、書き込み期間の開始と同時又は直後に点灯期間を開始することができるため、デューティ比を向上することが可能となる。   The TFT 406 is controlled to be turned on or off by a newly arranged scanning line 416. When the TFT 406 is turned on, the charge held in the capacitor 402 is discharged and the TFT 404 is turned off. That is, a state in which no current flows through the light emitting element 405 can be created by the arrangement of the TFT 406. Accordingly, the configurations in FIGS. 17B and 17D can improve the duty ratio because the lighting period can be started simultaneously with or immediately after the start of the writing period without waiting for signal writing to all the pixels. It becomes possible.

図17(E)に示す画素は、列方向に信号線450、電源線451、電源線452、行方向に走査線453が配置される。また、スイッチング用TFTであるTFT441、駆動用TFTであるTFT443、容量素子442及び発光素子444を有する。図17(F)に示す画素は、TFT445と走査線454を追加している以外は、図17(E)に示す画素構成と同じである。なお、図17(F)の構成も、TFT445の配置により、デューティ比を向上することが可能となる。   In the pixel shown in FIG. 17E, a signal line 450, a power supply line 451, a power supply line 452, and a scanning line 453 are arranged in the column direction. Further, the pixel includes a TFT 441 that is a switching TFT, a TFT 443 that is a driving TFT, a capacitor 442, and a light-emitting element 444. The pixel illustrated in FIG. 17F has the same pixel structure as that illustrated in FIG. 17E except that a TFT 445 and a scanning line 454 are added. Note that the duty ratio of the structure in FIG. 17F can also be improved by the arrangement of the TFTs 445.

以上のように、本発明を用いると、配線等のパターンを、形成不良を生じることなく密着性よく安定して形成することが出来るので、TFTに高い電気的特性や信頼性をも付与することができ、使用目的に合わせて画素の表示能力を向上するための応用技術にも十分対応できる。     As described above, by using the present invention, a pattern such as a wiring can be stably formed with good adhesion without causing defective formation, so that high electrical characteristics and reliability can be imparted to the TFT. Therefore, it can sufficiently cope with the applied technology for improving the display capability of the pixel in accordance with the purpose of use.

(実施の形態8)
走査線側入力端子部と信号線側入力端子部とに保護ダイオードを設けた一態様について図24を参照して説明する。図24において画素2702にはTFT501、TFT502、容量素子504、発光素子503が設けられている。このTFTは実施の形態2と同様な構成を有している。
(Embodiment 8)
One mode in which protective diodes are provided in the scanning line side input terminal portion and the signal line side input terminal portion will be described with reference to FIG. In FIG. 24, a pixel 2702 is provided with a TFT 501, a TFT 502, a capacitor 504, and a light emitting element 503. This TFT has a configuration similar to that of the second embodiment.

信号線側入力端子部には、保護ダイオード561と保護ダイオード562が設けられている。この保護ダイオードは、TFT501若しくはTFT502と同様な工程で作製され、ゲートとドレイン若しくはソースの一方とを接続することによりダイオードとして動作させている。図24で示す上面図の等価回路図を図23に示している。   A protection diode 561 and a protection diode 562 are provided in the signal line side input terminal portion. This protection diode is manufactured in the same process as the TFT 501 or the TFT 502, and is operated as a diode by connecting the gate and one of the drain or the source. An equivalent circuit diagram of the top view shown in FIG. 24 is shown in FIG.

保護ダイオード561は、ゲート電極層、半導体層、配線層から成っている。保護ダイオード562も同様な構造である。この保護ダイオードと接続する共通電位線554、共通電位線555はゲート電極層と同じ層で形成している。従って、配線層と電気的に接続するには、ゲート絶縁層にコンタクトホールを形成する必要がある。   The protection diode 561 includes a gate electrode layer, a semiconductor layer, and a wiring layer. The protective diode 562 has a similar structure. The common potential line 554 and the common potential line 555 connected to the protection diode are formed in the same layer as the gate electrode layer. Therefore, in order to be electrically connected to the wiring layer, it is necessary to form a contact hole in the gate insulating layer.

ゲート絶縁層へのコンタクトホールは、マスク層を形成し、エッチング加工すれば良い。この場合、大気圧放電のエッチング加工を適用すれば、局所的な放電加工も可能であり、基板の全面にマスク層を形成する必要はない。   The contact hole to the gate insulating layer may be etched by forming a mask layer. In this case, if an atmospheric pressure discharge etching process is applied, a local electric discharge process is also possible, and it is not necessary to form a mask layer on the entire surface of the substrate.

信号配線層はTFT501におけるソース及びドレイン配線層505と同じ層で形成され、それに接続している信号配線層とソース又はドレイン側が接続する構造となっている。   The signal wiring layer is formed of the same layer as the source and drain wiring layer 505 in the TFT 501, and has a structure in which the signal wiring layer connected thereto and the source or drain side are connected.

走査信号線側の入力端子部も同様な構成である。保護ダイオード563は、ゲート電極層、半導体層、配線層から成っている。保護ダイオード564も同様な構造である。この保護ダイオードと接続する共通電位線556、共通電位線557はソース及びドレイン配線層と同じ層で形成している。入力段に設けられる保護ダイオードを同時に形成することができる。なお、保護ダイオードを挿入する位置は、本実施の形態のみに限定されず、駆動回路と画素との間に設けることもできる。   The input terminal portion on the scanning signal line side has the same configuration. The protective diode 563 includes a gate electrode layer, a semiconductor layer, and a wiring layer. The protective diode 564 has a similar structure. The common potential line 556 and the common potential line 557 connected to the protection diode are formed in the same layer as the source and drain wiring layers. A protection diode provided in the input stage can be formed at the same time. Note that the position at which the protective diode is inserted is not limited to this embodiment mode, and can be provided between the driver circuit and the pixel.

以上のように、本発明を用いると、配線等のパターンを、形成不良を生じることなく制御性よく安定して形成することが出来るので、保護回路を形成することで、配線等が複雑化し、密に形成される場合であっても、形成時の設置不良によるショートなどを生じることはない。また、広いマージンを考慮する必要もないので、装置が小型化、薄型化しても十分に対応できる。よって、良好な電気的特性と高い信頼性とを有する表示装置を作製することができる。   As described above, when the present invention is used, a pattern such as a wiring can be stably formed with good controllability without causing defective formation. Even if it is formed densely, a short circuit or the like due to poor installation during formation will not occur. In addition, since it is not necessary to consider a wide margin, even if the device is reduced in size and thickness, it can sufficiently cope. Therefore, a display device having favorable electrical characteristics and high reliability can be manufactured.

(実施の形態9)
図22は、本発明を適用して作製されるTFT基板2800を用いてEL表示モジュールを構成する一例を示している。図22において、TFT基板2800上には、画素により構成された画素部が形成されている。
(Embodiment 9)
FIG. 22 shows an example in which an EL display module is formed using a TFT substrate 2800 manufactured by applying the present invention. In FIG. 22, a pixel portion including pixels is formed over a TFT substrate 2800.

図22では、画素部の外側であって、駆動回路と画素との間に、画素に形成されたものと同様なTFT又はそのTFTのゲートとソース若しくはドレインの一方とを接続してダイオードと同様に動作させた保護回路部2801が備えられている。駆動回路2809は、単結晶半導体で形成されたドライバIC、ガラス基板上に多結晶半導体膜で形成されたスティックドライバIC、若しくはSASで形成された駆動回路などが適用されている。   In FIG. 22, outside the pixel portion and between the driver circuit and the pixel, the same TFT as that formed in the pixel or the gate of the TFT and one of the source and the drain is connected to be the same as the diode. The protection circuit portion 2801 operated in the above is provided. As the driver circuit 2809, a driver IC formed of a single crystal semiconductor, a stick driver IC formed of a polycrystalline semiconductor film over a glass substrate, a driver circuit formed of SAS, or the like is applied.

TFT基板2800は、液滴吐出法で形成されたスペーサ2806a、スペーサ2806bを介して封止基板2820と固着されている。スペーサは、基板の厚さが薄く、また画素部の面積が大型化した場合にも、2枚の基板の間隔を一定に保つために設けておくことが好ましい。TFT2802、TFT2803とそれぞれ接続する発光素子2804、発光素子2805上であって、TFT基板2800と封止基板2820との間にある空隙には透光性の樹脂材料を充填して固体化しても良いし、無水化した窒素若しくは不活性気体を充填させても良い。   The TFT substrate 2800 is fixed to the sealing substrate 2820 through spacers 2806a and 2806b formed by a droplet discharge method. The spacer is preferably provided to keep the distance between the two substrates constant even when the substrate is thin and the area of the pixel portion is increased. A space between the TFT substrate 2800 and the sealing substrate 2820 on the light-emitting element 2804 and the light-emitting element 2805 connected to the TFT 2802 and the TFT 2803, respectively, may be solidified by filling a light-transmitting resin material. Then, it may be filled with dehydrated nitrogen or inert gas.

図22では発光素子2804、発光素子2805を上面放射型(トップエミッション型)の構成とした場合を示し、図中に示す矢印の方向に光を放射する構成としている。各画素は、画素を赤色、緑色、青色として発光色を異ならせておくことで、多色表示を行うことができる。また、このとき封止基板2820側に各色に対応した着色層2807a、着色層2807b、着色層2807cを形成しておくことで、外部に放射される発光の色純度を高めることができる。また、画素を白色発光素子として着色層2807a、着色層2807b、着色層2807cと組み合わせても良い。   FIG. 22 shows a case where the light-emitting element 2804 and the light-emitting element 2805 have a top emission type (top emission type) configuration, in which light is emitted in the direction of the arrow shown in the drawing. Each pixel can perform multicolor display by changing the emission color of the pixels to red, green, and blue. At this time, by forming the colored layer 2807a, the colored layer 2807b, and the colored layer 2807c corresponding to each color on the sealing substrate 2820 side, the color purity of the emitted light can be increased. Alternatively, the pixel may be combined with a colored layer 2807a, a colored layer 2807b, or a colored layer 2807c as a white light emitting element.

外部回路である駆動回路2809は、外部回路基板2811の一端に設けられた走査線若しくは信号線接続端子と、配線基板2810で接続される。また、TFT基板2800に接して若しくは近接させて、ヒートパイプ2813と放熱板2812を設け、放熱効果を高める構成としても良い。   A driver circuit 2809 which is an external circuit is connected to a scanning line or a signal line connection terminal provided at one end of the external circuit board 2811 through a wiring board 2810. Further, a heat pipe 2813 and a heat radiating plate 2812 may be provided in contact with or in proximity to the TFT substrate 2800 to enhance the heat radiation effect.

なお、図22では、トップエミッションのELモジュールとしたが、発光素子の構成や外部回路基板の配置を変えてボトムエミッション構造、もちろん上面、下面両方から光が放射する両面放射構造としても良い。トップエミッション型の構成の場合、隔壁となる絶縁層を着色しブラックマトリクスとして用いてもよい。この隔壁は液滴吐出法により形成することができ、ポリイミドなどの樹脂材料に、顔料系の黒色樹脂やカーボンブラック等を混合させて形成すればよく、その積層でもよい。   In FIG. 22, the top emission EL module is used. However, the configuration of the light emitting element and the arrangement of the external circuit board may be changed to have a bottom emission structure, of course, a dual emission structure in which light is emitted from both the upper and lower surfaces. In the case of a top emission type structure, an insulating layer serving as a partition wall may be colored and used as a black matrix. The partition walls can be formed by a droplet discharge method, and may be formed by mixing a resin material such as polyimide with a pigment-based black resin, carbon black, or the like, or may be a laminate thereof.

また、TFT基板2800において、画素部が形成された側にシール材や接着性の樹脂を用いて樹脂フィルムを貼り付けて封止構造を形成してもよい。本実施の形態では、ガラス基板を用いるガラス封止を示したが、樹脂による樹脂封止、プラスチックによるプラスチック封止、フィルムによるフィルム封止、など様々な封止方法を用いることができる。樹脂フィルムの表面には水蒸気の透過を防止するガスバリア膜を設けておくと良い。フィルム封止構造とすることで、さらなる薄型化及び軽量化を図ることができる。   Further, in the TFT substrate 2800, a sealing structure may be formed by attaching a resin film to the side where the pixel portion is formed using a sealing material or an adhesive resin. Although glass sealing using a glass substrate is described in this embodiment mode, various sealing methods such as resin sealing using a resin, plastic sealing using a plastic, and film sealing using a film can be used. A gas barrier film for preventing the permeation of water vapor may be provided on the surface of the resin film. By adopting a film sealing structure, further reduction in thickness and weight can be achieved.

(実施の形態10)
本発明によって形成される表示装置によって、テレビジョン装置を完成させることができる。表示パネルには、図14(A)で示すような構成として画素部のみが形成されて走査線側駆動回路と信号線側駆動回路とが、図15(B)のようなTAB方式により実装される場合と、図15(A)のようなCOG方式により実装される場合と、図14(B)に示すようにSASでTFTを形成し、画素部と走査線側駆動回路を基板上に一体形成し信号線側駆動回路を別途ドライバICとして実装する場合、また図14(C)のように画素部と信号線側駆動回路と走査線側駆動回路を基板上に一体形成する場合などがあるが、どのような形態としても良い。
(Embodiment 10)
A television device can be completed with the display device formed according to the present invention. In the display panel, only the pixel portion is formed as shown in FIG. 14A, and the scanning line side driver circuit and the signal line side driver circuit are mounted by the TAB method as shown in FIG. 15B. And a case where the TFT is formed by SAS as shown in FIG. 14B, and the pixel portion and the scanning line side driver circuit are integrated on the substrate. In some cases, the signal line side driver circuit is separately mounted as a driver IC, or the pixel portion, the signal line side driver circuit, and the scanning line side driver circuit are integrally formed on the substrate as shown in FIG. However, any form is acceptable.

その他の外部回路の構成として、映像信号の入力側では、チューナで受信した信号のうち、映像信号を増幅する映像信号増幅回路と、そこから出力される信号を赤、緑、青の各色に対応した色信号に変換する映像信号処理回路と、その映像信号をドライバICの入力仕様に変換するためのコントロール回路などからなっている。コントロール回路は、走査線側と信号線側にそれぞれ信号が出力する。デジタル駆動する場合には、信号線側に信号分割回路を設け、入力デジタル信号をm個に分割して供給する構成としても良い。   As other external circuit configurations, on the video signal input side, among the signals received by the tuner, the video signal amplification circuit that amplifies the video signal, and the signal output from it corresponds to each color of red, green, and blue And a control circuit for converting the video signal into the input specification of the driver IC. The control circuit outputs signals to the scanning line side and the signal line side, respectively. In the case of digital driving, a signal dividing circuit may be provided on the signal line side and an input digital signal may be divided into m pieces and supplied.

チューナで受信した信号のうち、音声信号は、音声信号増幅回路に送られ、その出力は音声信号処理回路を経てスピーカに供給される。制御回路は受信局(受信周波数)や音量の制御情報を入力部から受け、チューナや音声信号処理回路に信号を送出する。   Of the signals received by the tuner, the audio signal is sent to the audio signal amplifier circuit, and the output is supplied to the speaker via the audio signal processing circuit. The control circuit receives control information of the receiving station (reception frequency) and volume from the input unit, and sends a signal to the tuner and the audio signal processing circuit.

図30は液晶表示モジュールの一例であり、TFT基板2600と対向基板2601がシール材2602により固着され、その間に画素部2603と液晶層2604が設けられ表示領域を形成している。着色層2605はカラー表示を行う場合に必要であり、RGB方式の場合は、赤、緑、青の各色に対応した着色層が各画素に対応して設けられている。TFT基板2600と対向基板2601の外側には偏光板2606、偏光板2607、レンズフィルム2613が配設されている。光源は冷陰極管2610と反射板2611により構成され、回路基板2612は、駆動回路2608とフレキシブル配線基板2609によりTFT基板2600と接続され、コントロール回路や電源回路などの外部回路が組みこまれている。   FIG. 30 shows an example of a liquid crystal display module. A TFT substrate 2600 and a counter substrate 2601 are fixed to each other with a sealant 2602, and a pixel portion 2603 and a liquid crystal layer 2604 are provided therebetween to form a display region. The colored layer 2605 is necessary for color display. In the case of the RGB method, a colored layer corresponding to each color of red, green, and blue is provided corresponding to each pixel. A polarizing plate 2606, a polarizing plate 2607, and a lens film 2613 are disposed outside the TFT substrate 2600 and the counter substrate 2601. The light source is composed of a cold cathode tube 2610 and a reflector 2611. The circuit board 2612 is connected to the TFT substrate 2600 by a drive circuit 2608 and a flexible wiring board 2609, and an external circuit such as a control circuit or a power supply circuit is incorporated. .

表示モジュールを、図20(A)、(B)に示すように、筐体に組みこんで、テレビジョン装置を完成させることができる。図22のようなEL表示モジュールを用いると、ELテレビジョン装置に、図30のような液晶表示モジュールを用いると液晶テレビジョン装置を完成することができる。表示モジュールにより主画面2003が形成され、その他付属設備としてスピーカー部2009、操作スイッチなどが備えられている。このように、本発明によりテレビジョン装置を完成させることができる。   As shown in FIGS. 20A and 20B, the display module can be incorporated into a housing to complete the television device. When an EL display module as shown in FIG. 22 is used, a liquid crystal television device can be completed when a liquid crystal display module as shown in FIG. 30 is used for an EL television device. A main screen 2003 is formed by the display module, and a speaker portion 2009, operation switches, and the like are provided as other accessory equipment. Thus, a television device can be completed according to the present invention.

また、図19に示すように、位相差板や偏光板を用いて、外部から入射する光の反射光を遮断するようにしてもよい。図19はトップエミッション型の構成であり、隔壁となる絶縁層3605を着色しブラックマトリクスとして用いている。この隔壁は液滴吐出法により形成することができ、ポリイミドなどの樹脂材料に、カーボンブラック等を混合させてもよく、その積層でもよい。液滴吐出法によって、異なった材料を同領域に複数回吐出し、隔壁を形成してもよい。本実施の形態では、顔料系の黒色樹脂を用いる。位相差板3603、位相差板3604としてはλ/4板、λ/2板などを用い、光を制御できるように設計すればよい。構成としては、順にTFT基板2800、発光素子2804、封止基板(封止材)2820、位相差板3603、位相差板3604(λ/4板、λ/2板)、偏光板3602となり、発光素子から放射された光は、これらを通過し偏光板側より外部に放射される。この位相差板や偏光板は光が放射される側に設置すればよく、両面放射される両面放射型の表示装置であれば両方に設置することもできる。また、偏光板の外側に反射防止膜3601を有していても良い。これにより、より高繊細で精密な画像を表示することができる。   In addition, as shown in FIG. 19, reflected light of light incident from the outside may be blocked using a retardation plate or a polarizing plate. FIG. 19 shows a top emission type structure in which an insulating layer 3605 serving as a partition is colored and used as a black matrix. This partition wall can be formed by a droplet discharge method, and carbon black or the like may be mixed with a resin material such as polyimide, or may be a laminate thereof. A different material may be discharged to the same region a plurality of times by a droplet discharge method to form a partition wall. In the present embodiment, a pigment-based black resin is used. As the phase difference plate 3603 and the phase difference plate 3604, a λ / 4 plate, a λ / 2 plate, or the like may be used so that light can be controlled. As a structure, a TFT substrate 2800, a light emitting element 2804, a sealing substrate (sealing material) 2820, a retardation plate 3603, a retardation plate 3604 (λ / 4 plate, λ / 2 plate), and a polarizing plate 3602 are sequentially formed. The light emitted from the element passes through them and is emitted to the outside from the polarizing plate side. The retardation plate and the polarizing plate may be installed on the side from which light is emitted, and may be installed on both sides as long as the display is a double-sided emission type that emits light on both sides. Further, an antireflection film 3601 may be provided outside the polarizing plate. This makes it possible to display a higher-definition and precise image.

図20(A)に示すように、筐体2001に表示素子を利用した表示用パネル2002が組みこまれ、受信機2005により一般のテレビ放送の受信をはじめ、モデム2004を介して有線又は無線による通信ネットワークに接続することにより一方向(送信者から受信者)又は双方向(送信者と受信者間、又は受信者間同士)の情報通信をすることもできる。テレビジョン装置の操作は、筐体に組みこまれたスイッチ又は別体のリモコン装置2006により行うことが可能であり、このリモコン装置にも出力する情報を表示する表示部2007が設けられていても良い。   As shown in FIG. 20A, a display panel 2002 using a display element is incorporated in a housing 2001, and reception of general television broadcasting is started by a receiver 2005, and a wired or wireless connection is made via a modem 2004. By connecting to a communication network, information communication in one direction (from the sender to the receiver) or in both directions (between the sender and the receiver or between the receivers) can be performed. The television device can be operated by a switch incorporated in the housing or a separate remote control device 2006, and the remote control device 2006 also includes a display unit 2007 for displaying information to be output. good.

また、テレビジョン装置にも、主画面2003の他にサブ画面2008を第2の表示用パネルで形成し、チャネルや音量などを表示する構成が付加されていても良い。この構成において、主画面2003を視野角の優れたEL表示用パネルで形成し、サブ画面を低消費電力で表示可能な液晶表示用パネルで形成しても良い。また、低消費電力化を優先させるためには、主画面2003を液晶表示用パネルで形成し、サブ画面をEL表示用パネルで形成し、サブ画面は点滅可能とする構成としても良い。本発明を用いると、このような大型基板を用いて、多くのTFTや電子部品を用いても、信頼性の高い表示装置とすることができる。   In addition, the television device may have a configuration in which a sub screen 2008 is formed using the second display panel in addition to the main screen 2003 to display channels, volume, and the like. In this configuration, the main screen 2003 may be formed using an EL display panel with an excellent viewing angle, and the sub screen may be formed using a liquid crystal display panel that can display with low power consumption. In order to prioritize the reduction in power consumption, the main screen 2003 may be formed using a liquid crystal display panel, the sub screen may be formed using an EL display panel, and the sub screen may blink. When the present invention is used, a highly reliable display device can be obtained even when such a large substrate is used and a large number of TFTs and electronic components are used.

図20(B)は例えば20〜80インチの大型の表示部を有するテレビジョン装置であり、筐体2010、表示部2011、操作部であるキーボード部2012、スピーカー部2013等を含む。本発明は、操作部であるキーボード部2012の作製に適用される。図20(B)の表示部は、わん曲可能な物質を用いているので、表示部がわん曲したテレビジョン装置となっている。本発明により、表示装置を構成する配線や絶縁層は、密着性良く形成されているので、このようにわん曲した形状であっても、膜剥がれなどが生することなく、十分に対応できる。このように表示部の形状を自由に設計することができるので、所望な形状のテレビジョン装置を作製することができる。   FIG. 20B illustrates a television device having a large display portion of 20 to 80 inches, for example, which includes a housing 2010, a display portion 2011, a keyboard portion 2012 that is an operation portion, a speaker portion 2013, and the like. The present invention is applied to manufacture of the keyboard part 2012 which is an operation part. Since the display portion in FIG. 20B uses a bendable substance, the television set has a curved display portion. According to the present invention, since the wiring and the insulating layer constituting the display device are formed with good adhesion, even such a bent shape can be sufficiently dealt with without causing film peeling. Since the shape of the display portion can be freely designed as described above, a television device having a desired shape can be manufactured.

本発明を用いたことにより、工程が簡略化し、1辺が1000mmを超える第5世代以降のガラス基板を用いても、容易に表示パネルを製造することができる。   By using the present invention, the process can be simplified, and a display panel can be easily manufactured even if a glass substrate of the fifth generation or more in which one side exceeds 1000 mm is used.

本発明により、所望なパターンを制御性よく形成できる。また、材料のロスも少なく、コストダウンも達成できる。よって本発明を用いたテレビジョン装置では、大画面の表示部を有しても低いコストで形成できる。また形状を自由に設計しても、形成不良が生じない。よって高性能、高信頼性のテレビジョン装置を歩留まりよく作製することができる。   According to the present invention, a desired pattern can be formed with good controllability. In addition, there is little material loss, and cost reduction can be achieved. Therefore, a television device using the present invention can be formed at low cost even if it has a large screen display portion. Further, even if the shape is freely designed, no formation failure occurs. Therefore, a high-performance and highly reliable television device can be manufactured with high yield.

勿論、本発明はテレビジョン装置に限定されず、パーソナルコンピュータのモニタをはじめ、鉄道の駅や空港などにおける情報表示盤や、街頭における広告表示盤など大面積の表示媒体としても様々な用途に適用することができる。   Of course, the present invention is not limited to a television device, but can be applied to various applications such as personal computer monitors, information display boards at railway stations and airports, and advertisement display boards on streets. can do.

(実施の形態11)
本発明を適用して、様々な表示装置を作製することができる。即ち、それら表示装置を表示部に組み込んだ様々な電子機器に本発明を適用できる。
(Embodiment 11)
Various display devices can be manufactured by applying the present invention. That is, the present invention can be applied to various electronic devices in which these display devices are incorporated in a display portion.

その様な電子機器としては、ビデオカメラ、デジタルカメラ等のカメラ、プロジェクター、ヘッドマウントディスプレイ(ゴーグル型ディスプレイ)、カーナビゲーション、カーステレオ、パーソナルコンピュータ、ゲーム機器、携帯情報端末(モバイルコンピュータ、携帯電話または電子書籍等)、記録媒体を備えた画像再生装置(具体的にはDigital Versatile Disc(DVD)等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置)などが挙げられる。それらの例を図21に示す。   Such electronic devices include cameras such as video cameras and digital cameras, projectors, head mounted displays (goggles type displays), car navigation systems, car stereos, personal computers, game machines, personal digital assistants (mobile computers, mobile phones or An electronic book), and an image reproducing apparatus (specifically, an apparatus having a display capable of reproducing a recording medium such as a digital versatile disc (DVD) and displaying the image). Examples thereof are shown in FIG.

図21(A)は、コンピュータであり、本体2101、筐体2102、表示部2103、キーボード2104、外部接続ポート2105、ポインティングマウス2106等を含む。本発明を用いると、小型化し、配線等が精密化しても、信頼性の高い高画質な画像を表示するコンピュータを完成させることができる。   FIG. 21A illustrates a computer, which includes a main body 2101, a housing 2102, a display portion 2103, a keyboard 2104, an external connection port 2105, a pointing mouse 2106, and the like. By using the present invention, a computer that displays a high-quality image with high reliability can be completed even if the device is downsized and wiring and the like are refined.

図21(B)は記録媒体を備えた画像再生装置(具体的にはDVD再生装置)であり、本体2201、筐体2202、表示部A2203、表示部B2204、記録媒体(DVD等)読み込み部2205、操作キー2206、スピーカー部2207等を含む。表示部A2203は主として画像情報を表示し、表示部B2204は主として文字情報を表示する。本発明を用いると、小型化し、配線等が精密化しても、信頼性の高い高画質な画像を表示する画像再生装置を完成させることができる。   FIG. 21B shows an image reproducing device (specifically, a DVD reproducing device) provided with a recording medium, which includes a main body 2201, a housing 2202, a display portion A 2203, a display portion B 2204, and a recording medium (DVD etc.) reading portion 2205. , An operation key 2206, a speaker portion 2207, and the like. The display portion A2203 mainly displays image information, and the display portion B2204 mainly displays character information. By using the present invention, an image reproducing device that displays a high-quality image with high reliability can be completed even if the device is downsized and wiring and the like are refined.

図21(C)は携帯電話であり、本体2301、音声出力部2302、音声入力部2303、表示部2304、操作スイッチ2305、アンテナ2306等を含む。本発明を用いると、小型化し、配線等が精密化する携帯電話であっても、信頼性の高い高画質な画像を表示する携帯電話を完成することができる。   FIG. 21C illustrates a mobile phone, which includes a main body 2301, an audio output portion 2302, an audio input portion 2303, a display portion 2304, operation switches 2305, an antenna 2306, and the like. By using the present invention, a mobile phone that displays a high-quality image with high reliability can be completed even if the mobile phone is downsized and wiring and the like are refined.

図21(D)はビデオカメラであり、本体2401、表示部2402、筐体2403、外部接続ポート2404、リモコン受信部2405、受像部2406、バッテリー2407、音声入力部2408、操作キー2410、接眼部2409等を含む。本発明を用いると、小型化し、配線等が精密化しても、信頼性の高い高画質な画像を表示できるビデオカメラを完成することができる。本実施の形態は、上記の実施の形態と自由に組み合わせることができる。   FIG. 21D illustrates a video camera, which includes a main body 2401, a display portion 2402, a housing 2403, an external connection port 2404, a remote control reception portion 2405, an image receiving portion 2406, a battery 2407, an audio input portion 2408, operation keys 2410, and an eyepiece. Part 2409 and the like. By using the present invention, a video camera capable of displaying a high-reliability and high-quality image even if the size is reduced and wiring and the like are made precise can be completed. This embodiment mode can be freely combined with the above embodiment modes.

本実施例では、本発明の効果を実験結果に基づき説明する。     In this example, the effect of the present invention will be described based on experimental results.

比較例として、本発明を適用せず、ガラス基板上に、銀を導電性材料として含む組成物を吐出して、乾燥焼成して銀配線を形成した。図31に比較例の導電性材料として銀を用い、液滴吐出法によって形成した銀配線の結果を示す。図31(A)は、粒子状の銀を含む組成物を吐出した後、30秒間焼成した銀配線の原子間力顕微鏡(AFM:Atomic Force Microscope)写真、図31(B)は、同様に120秒間焼成したAFM写真である。なお、焼成温度は400〜450度(℃)である。図31(A)及び(B)で示されるように、銀配線表面には、凹凸が存在しており平坦性が悪い。また、図31(C)に銀配線表面の凹凸を断面的に約500nmの範囲でプロファイリングした結果を示す。銀配線表面は凹凸形状を示し、焼成時間が120秒の銀配線では凹凸50nm以上であった。このように導電性材料を含む組成物を吐出し、焼成することによって形成された導電層においては、表面に凹凸が存在し、平坦性が悪くなる場合があることが確認された。     As a comparative example, the present invention was not applied, and a composition containing silver as a conductive material was discharged onto a glass substrate and dried and fired to form a silver wiring. FIG. 31 shows the result of silver wiring formed by the droplet discharge method using silver as the conductive material of the comparative example. FIG. 31 (A) shows an atomic force microscope (AFM) photograph of a silver wiring that was fired for 30 seconds after discharging a composition containing particulate silver, and FIG. It is the AFM photograph baked for 2 seconds. The firing temperature is 400 to 450 degrees (° C.). As shown in FIGS. 31A and 31B, the silver wiring surface has irregularities and poor flatness. FIG. 31C shows the result of profiling the surface of the silver wiring in the range of about 500 nm in cross section. The surface of the silver wiring showed an uneven shape, and the silver wiring with a firing time of 120 seconds had an unevenness of 50 nm or more. Thus, it was confirmed that the conductive layer formed by discharging and baking the composition containing the conductive material has irregularities on the surface and the flatness may be deteriorated.

次に、上記のような液滴吐出法を用いて、第1の銀電極上に絶縁層を形成し、絶縁層上に第2の銀電極を形成した試料を作製した。試料は、銀電極は、全て同様に、導電性材料として銀を用い、液滴吐出法により形成した。第1の銀電極と第2の銀電極間に形成する絶縁層を、膜厚100nmのシロキサンポリマー膜上に膜厚100nmの窒化珪素の積層した試料A、膜厚150nmのシロキサンポリマー膜上に膜厚100nmの窒化珪素の積層した試料B、膜厚150nmのシロキサンポリマー膜のみの試料Cと変化させ3種類の試料を作製した。各試料の光学顕微鏡写真を図32(A)(試料A)、図33(A)(試料B)、図34(A)(試料C)に示す。   Next, a sample in which an insulating layer was formed over the first silver electrode and a second silver electrode was formed over the insulating layer was manufactured using the droplet discharge method as described above. Samples were formed by the droplet discharge method using silver as the conductive material in the same manner for the silver electrodes. An insulating layer formed between the first silver electrode and the second silver electrode is formed on Sample A in which a 100 nm-thick silicon nitride film is stacked on a 100 nm-thick siloxane polymer film, and on a 150 nm-thick siloxane polymer film. Three types of samples were prepared by changing the sample B to a sample B in which silicon nitride having a thickness of 100 nm was stacked and the sample C having only a siloxane polymer film having a thickness of 150 nm. An optical micrograph of each sample is shown in FIGS. 32A (sample A), 33 (A) (sample B), and 34 (A) (sample C).

試料A、試料B、試料Cの各銀電極間に電圧を印加し、絶縁層の耐圧測定を行った。各試料の印加する電圧に対する、絶縁層の電流値の変化を図32(B)(試料A)、図33(B)(試料B)、図34(B)(試料C)に示す。本発明を適用し、有機材料を含む第1の絶縁層である塗布法によって形成されたシロキサンポリマー膜と、無機材料を含む第2の絶縁層であるスパッタ法によって形成された窒化珪素膜の積層である試料A、試料Bにおいては、大きい電圧を印加しても電流は流れていない。しかし、シロキサンポリマー膜一層の絶縁層においては、電圧−30V付近では耐圧がとれず、電流が流れてしまっており、絶縁層が破壊され、絶縁層としての機能を有さないことが確認できた。     A voltage was applied between the silver electrodes of Sample A, Sample B, and Sample C, and the withstand voltage of the insulating layer was measured. FIG. 32B (sample A), FIG. 33B (sample B), and FIG. 34B (sample C) show changes in the current value of the insulating layer with respect to the voltage applied to each sample. Applying the present invention, a lamination of a siloxane polymer film formed by a coating method which is a first insulating layer containing an organic material and a silicon nitride film formed by a sputtering method which is a second insulating layer containing an inorganic material In Sample A and Sample B, no current flows even when a large voltage is applied. However, in the insulating layer of one layer of the siloxane polymer film, it was confirmed that the withstand voltage could not be obtained near the voltage of −30V, and the current flowed, the insulating layer was destroyed and it did not have a function as the insulating layer. .

よって、本発明を用いると電気的特性(強度)向上という効果を付与することができる絶縁層を形成することができることが確認できた。本発明により、構成物を、所望なパターンで密着性よく形成できる。また、材料のロスも少なく、コストダウンも達成できる。よって高性能、高信頼性の薄膜トランジスタ、表示装置を歩留まりよく作製することができる。     Therefore, it was confirmed that an insulating layer capable of imparting an effect of improving electrical characteristics (strength) can be formed by using the present invention. By this invention, a structure can be formed with sufficient adhesiveness with a desired pattern. In addition, there is little material loss, and cost reduction can be achieved. Thus, a high-performance and highly reliable thin film transistor and display device can be manufactured with high yield.

本実施例でも、本発明の効果を実験結果に基づき説明する。     Also in this example, the effect of the present invention will be described based on experimental results.

銀を導電性材料として含む組成物を吐出して形成した銀配線を2種類作製した。一方は、前記組成物のみからなる比較例としての銀配線であり、もう一方は、前記組成物中に被形成物表面を形成する物質のうち、少なくとも一つと同じ物質を添加しており、被形成物表面を形成する物質のうち、少なくとも一つと同じ物質を含む銀配線である。     Two types of silver wiring formed by discharging a composition containing silver as a conductive material were produced. One is a silver wiring as a comparative example consisting only of the composition, and the other is the same material added to at least one of the materials forming the surface of the object in the composition. A silver wiring containing at least one of the substances forming the surface of the formed product.

ガラス基板上に、非晶質珪素膜をCVD法を用いて形成し、その非晶質珪素膜上に銀配線を形成した試料(試料X1、試料X2、試料Y1、試料Y2)を作製した。銀を導電性材料として含む液状の組成物を、それぞれの被形成物表面に付着させ、異なる条件で焼成を行って銀配線を形成した。被形成物表面を形成する物質のうち、少なくとも一つと同じ物質としては、SiO2、B23、R2Oを含む物質を用いた。 A sample (sample X1, sample X2, sample Y1, sample Y2) in which an amorphous silicon film was formed on a glass substrate by a CVD method and silver wiring was formed on the amorphous silicon film was manufactured. A liquid composition containing silver as a conductive material was attached to the surface of each object to be formed, and baked under different conditions to form silver wiring. A substance containing SiO 2 , B 2 O 3 , and R 2 O was used as the same substance as the substance forming the surface of the object to be formed.

試料として、ガラス基板上の非晶質珪素膜上に銀を導電性材料として用いた組成物を吐出し、300℃で1時間焼成した試料X1、窒素雰囲気下、500℃で10分焼成した試料X2、ガラス基板上の非晶質珪素膜上に、前記組成物中に被形成物表面を形成する物質のうち、少なくとも一つと同じ物質を添加した組成物を吐出し、300℃で1時間焼成した試料Y1、窒素雰囲気下、500℃で10分焼成した試料Y2を作製した。     As a sample, a sample using silver as a conductive material was discharged onto an amorphous silicon film on a glass substrate and baked at 300 ° C. for 1 hour, sample X1 baked at 500 ° C. for 10 minutes in a nitrogen atmosphere X2, on the amorphous silicon film on the glass substrate, a composition obtained by adding at least one of the substances forming the surface of the object in the composition to the composition is discharged and baked at 300 ° C. for 1 hour. Sample Y1 and sample Y2 baked at 500 ° C. for 10 minutes in a nitrogen atmosphere were produced.

上記試料X1、X2、Y1、Y2に対して、0.5wt%フッ酸希釈液に浸漬し、被形成物質に対する銀配線の密着性評価を行った。以下結果を示す。     The samples X1, X2, Y1, and Y2 were immersed in a 0.5 wt% hydrofluoric acid diluted solution, and the adhesion of the silver wiring to the material to be formed was evaluated. The results are shown below.

ガラス基板上の非晶質珪素膜上に銀配線のみを形成した試料X1はフッ酸液浸漬後、30秒後に剥がれ、試料X2は約1分程度で、銀配線が非晶質珪素膜から剥がれてしまった。一方、被形成物表面を形成する物質のうち、少なくとも一つと同じ物質を含む銀配線を形成した試料Y1は、2分後でも非晶質珪素膜から銀配線の全体の3分の1程度しか剥がれず、試料Y2は、2分後でも銀配線は、非晶質珪素膜からほとんど剥がれなかった。     Sample X1 in which only silver wiring is formed on an amorphous silicon film on a glass substrate is peeled off after 30 seconds after immersion in a hydrofluoric acid solution, and sample X2 is peeled off from the amorphous silicon film in about 1 minute. I have. On the other hand, the sample Y1 in which the silver wiring containing the same material as the material forming the surface of the object to be formed is only about one third of the silver wiring from the amorphous silicon film even after 2 minutes. In the sample Y2, the silver wiring was hardly peeled off from the amorphous silicon film even after 2 minutes.

被形成物表面を形成する物質のうち、少なくとも一つと同じ物質を含む銀配線の方が、被形成物である非晶質珪素膜との密着性が高かったことから、被形成物表面を形成する物質のうち、少なくとも一つと同じ物質の効果により、銀配線と被形成物との密着性が向上することが確認できた。よって、本発明により、構成物を、所望なパターンで密着性よく形成できる。また、材料のロスも少なく、コストダウンも達成できる。よって高性能、高信頼性の薄膜トランジスタ、表示装置を歩留まりよく作製することができる。     The silver wiring containing at least one of the substances that form the surface of the formed object has higher adhesion to the amorphous silicon film that is the formed object. It was confirmed that the adhesion between the silver wiring and the formed object was improved by the effect of at least one of the substances to be formed. Therefore, according to the present invention, the constituent can be formed in a desired pattern with good adhesion. In addition, there is little material loss, and cost reduction can be achieved. Thus, a high-performance and highly reliable thin film transistor and display device can be manufactured with high yield.

本発明を説明する図。The figure explaining this invention. 本発明を説明する図。The figure explaining this invention. 本発明の表示装置の作製方法を説明する図。4A to 4D illustrate a method for manufacturing a display device of the present invention. 本発明の表示装置の作製方法を説明する図。4A to 4D illustrate a method for manufacturing a display device of the present invention. 本発明の表示装置の作製方法を説明する図。4A to 4D illustrate a method for manufacturing a display device of the present invention. 本発明の表示装置の作製方法を説明する図。4A to 4D illustrate a method for manufacturing a display device of the present invention. 本発明の表示装置の作製方法を説明する図。4A to 4D illustrate a method for manufacturing a display device of the present invention. 本発明の表示装置の作製方法を説明する図。4A to 4D illustrate a method for manufacturing a display device of the present invention. 本発明の表示装置の作製方法を説明する図。4A to 4D illustrate a method for manufacturing a display device of the present invention. 本発明の表示装置の作製方法を説明する図。4A to 4D illustrate a method for manufacturing a display device of the present invention. 本発明の表示装置の作製方法を説明する図。4A to 4D illustrate a method for manufacturing a display device of the present invention. 本発明の表示装置の断面図。Sectional drawing of the display apparatus of this invention. 本発明に適用できる発光素子の構成を説明する図。3A and 3B each illustrate a structure of a light-emitting element that can be applied to the present invention. 本発明の表示装置の上面図。The top view of the display apparatus of this invention. 本発明の表示装置の上面図。The top view of the display apparatus of this invention. 本発明の表示装置の作製方法を説明する図。4A to 4D illustrate a method for manufacturing a display device of the present invention. 本発明のEL表示パネルに適用できる画素の構成を説明する回路図。FIG. 10 is a circuit diagram illustrating a structure of a pixel that can be applied to an EL display panel of the present invention. 本発明の表示パネルを説明する上面図。FIG. 6 is a top view illustrating a display panel of the present invention. 本発明のEL表示モジュールの構成例を説明する断面図。Sectional drawing explaining the structural example of EL display module of this invention. 本発明が適用される電子機器を示す図。FIG. 11 illustrates an electronic device to which the present invention is applied. 本発明が適用される電子機器を示す図。FIG. 11 illustrates an electronic device to which the present invention is applied. 本発明のEL表示モジュールの構成例を説明する断面図。Sectional drawing explaining the structural example of EL display module of this invention. 図24で説明するEL表示パネルの等価回路図。FIG. 25 is an equivalent circuit diagram of an EL display panel described in FIG. 本発明のEL表示パネルを説明する上面図。FIG. 14 is a top view illustrating an EL display panel of the present invention. 本発明のEL表示パネルにおいて走査線側駆動回路をTFTで形成する場合の回路構成を説明する図。6A and 6B illustrate a circuit structure in the case where a scan line side driver circuit is formed using TFTs in an EL display panel of the present invention. 本発明のEL表示パネルにおいて走査線側駆動回路をTFTで形成する場合の回路構成を説明する図(シフトレジスタ回路)。6A and 6B illustrate a circuit configuration in the case where a scan line side driver circuit is formed using TFTs in an EL display panel of the present invention (shift register circuit). 本発明のEL表示パネルにおいて走査線側駆動回路をTFTで形成する場合の回路構成を説明する図(バッファ回路)。4A and 4B illustrate a circuit configuration in the case where a scan line side driver circuit is formed using TFTs in an EL display panel of the present invention (buffer circuit). 本発明に適用することのできる液滴吐出装置の構成を説明する図。2A and 2B illustrate a structure of a droplet discharge device that can be applied to the present invention. 本発明に適用することのできる液晶滴下注入法を説明する図。4A and 4B illustrate a liquid crystal dropping injection method that can be applied to the present invention. 本発明の液晶表示モジュールの構成例を説明する断面図。Sectional drawing explaining the structural example of the liquid crystal display module of this invention. 液滴吐出法によって形成された銀配線のAFM測定データ。AFM measurement data of silver wiring formed by the droplet discharge method. 実施例1で作製された試料Aの顕微鏡写真と耐圧測定のデータ。The micrograph of the sample A produced in Example 1, and the data of a pressure | voltage resistant measurement. 実施例1で作製された試料Bの顕微鏡写真と耐圧測定のデータ。The micrograph of the sample B produced in Example 1 and the data of a pressure | voltage resistant measurement. 実施例1で作製された試料Cの顕微鏡写真と耐圧測定のデータ。The micrograph of the sample C produced in Example 1, and the data of a pressure | voltage resistant measurement.

Claims (3)

第1及び第2のトランジスタと、発光素子とを有し、
前記第1及び第2のトランジスタのゲート電極は、溶媒と導電性粒子を含む組成物を吐出して形成されており、
前記組成物は、前記ゲート電極の被形成物表面を形成する物質のうち、少なくとも一つと同じ物質が分散されており、
前記第1及び第2のトランジスタは、電源電位を供給する第1の配線と前記発光素子との間に直列に電気的に接続されており、
前記第1のトランジスタは、ゲートが電源電位を供給する第2の配線に電気的に接続され、且つ、飽和領域で動作し前記発光素子に流れる電流値を制御する機能を有し、
前記第2のトランジスタは、ゲートがビデオ信号に応じた電位を供給する第3の配線に電気的に接続され、且つ、線形領域で動作し前記発光素子に対する電流の供給を制御する機能を有することを特徴とする半導体装置。
Having first and second transistors and a light emitting element;
The gate electrodes of the first and second transistors are formed by discharging a composition containing a solvent and conductive particles,
In the composition, at least one of the substances forming the surface of the gate electrode is dispersed.
The first and second transistors are electrically connected in series between a first wiring for supplying a power supply potential and the light emitting element,
The first transistor has a gate electrically connected to a second wiring for supplying a power supply potential, and has a function of operating in a saturation region and controlling a current value flowing through the light-emitting element;
The second transistor has a gate electrically connected to a third wiring that supplies a potential corresponding to a video signal, and operates in a linear region to control a current supply to the light emitting element. A semiconductor device characterized by the above.
第1及び第2のトランジスタと、発光素子とを有し、
前記第1及び第2のトランジスタのソース電極及びドレイン電極は、溶媒と導電性粒子を含む組成物を吐出して形成されており、
前記組成物は、前記ソース電極及び前記ドレイン電極の被形成物表面を形成する物質のうち、少なくとも一つと同じ物質が分散されており、
前記第1及び第2のトランジスタは、電源電位を供給する第1の配線と前記発光素子との間に直列に電気的に接続されており、
前記第1のトランジスタは、ゲートが電源電位に応じた電位を供給する第2の配線に電気的に接続され、且つ、飽和領域で動作し前記発光素子に流れる電流値を制御する機能を有し、
前記第2のトランジスタは、ゲートがビデオ信号を供給する第3の配線に電気的に接続され、且つ、線形領域で動作し前記発光素子に対する電流の供給を制御する機能を有することを特徴とする半導体装置。
Having first and second transistors and a light emitting element;
The source and drain electrodes of the first and second transistors are formed by discharging a composition containing a solvent and conductive particles,
In the composition, at least one of the substances forming the surface of the source electrode and the drain electrode is dispersed.
The first and second transistors are electrically connected in series between a first wiring for supplying a power supply potential and the light emitting element,
The first transistor has a gate electrically connected to a second wiring that supplies a potential corresponding to a power supply potential, and has a function of operating in a saturation region and controlling a current value flowing through the light emitting element. ,
The second transistor is electrically connected to a third wiring for supplying a video signal and has a function of operating in a linear region to control supply of current to the light emitting element. Semiconductor device.
請求項1又は請求項2において、
前記第1のトランジスタのチャネル長をL1、チャネル幅をW1とし、前記第2のトランジスタのチャネル長をL2、チャネル幅をW2とすると、L1/W1:L2/W2=5〜6000:1を満たすことを特徴とする半導体装置。
In claim 1 or claim 2,
When the channel length of the first transistor is L1, the channel width is W1, the channel length of the second transistor is L2, and the channel width is W2, L1 / W1: L2 / W2 = 5 to 6000: 1 is satisfied. A semiconductor device.
JP2005154536A 2004-05-28 2005-05-26 Semiconductor device Expired - Fee Related JP5089027B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005154536A JP5089027B2 (en) 2004-05-28 2005-05-26 Semiconductor device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004159939 2004-05-28
JP2004159939 2004-05-28
JP2005154536A JP5089027B2 (en) 2004-05-28 2005-05-26 Semiconductor device

Publications (3)

Publication Number Publication Date
JP2006013480A JP2006013480A (en) 2006-01-12
JP2006013480A5 JP2006013480A5 (en) 2008-07-10
JP5089027B2 true JP5089027B2 (en) 2012-12-05

Family

ID=35780280

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005154536A Expired - Fee Related JP5089027B2 (en) 2004-05-28 2005-05-26 Semiconductor device

Country Status (1)

Country Link
JP (1) JP5089027B2 (en)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100237326A1 (en) * 2006-02-28 2010-09-23 Satoru Ohta Organic transistor and manufacturing method thereof
US7851788B2 (en) 2006-02-28 2010-12-14 Pioneer Corporation Organic transistor and manufacturing method thereof
US7678701B2 (en) * 2006-07-31 2010-03-16 Eastman Kodak Company Flexible substrate with electronic devices formed thereon
JP5205894B2 (en) * 2007-09-21 2013-06-05 大日本印刷株式会社 Organic semiconductor device, organic semiconductor device manufacturing method, organic transistor array, and display
JP5489429B2 (en) * 2008-07-09 2014-05-14 富士フイルム株式会社 Thin film field effect transistor
EP2172804B1 (en) * 2008-10-03 2016-05-11 Semiconductor Energy Laboratory Co, Ltd. Display device
KR101851926B1 (en) 2009-09-04 2018-04-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Light-emitting device and method for manufacturing the same
JP5886491B2 (en) * 2010-11-12 2016-03-16 株式会社半導体エネルギー研究所 Method for manufacturing semiconductor device
KR102238180B1 (en) 2014-08-05 2021-04-08 엘지디스플레이 주식회사 Flexible display device and method of fabricating the same
JP7083396B2 (en) * 2018-09-03 2022-06-10 富士フイルム株式会社 Organic thin film transistor and manufacturing method of organic thin film transistor

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6018152B2 (en) * 1976-04-23 1985-05-09 工業技術院長 Method for manufacturing solar cell device
JP3047246B2 (en) * 1990-09-26 2000-05-29 株式会社リコー DRAM battery backup method
JP4094179B2 (en) * 1998-08-21 2008-06-04 株式会社半導体エネルギー研究所 Method for manufacturing semiconductor device
JP3787839B2 (en) * 2002-04-22 2006-06-21 セイコーエプソン株式会社 Device manufacturing method, device and electronic apparatus
JP4490650B2 (en) * 2002-04-26 2010-06-30 東芝モバイルディスプレイ株式会社 EL display device driving method and EL display device

Also Published As

Publication number Publication date
JP2006013480A (en) 2006-01-12

Similar Documents

Publication Publication Date Title
US7491590B2 (en) Method for manufacturing thin film transistor in display device
JP6612824B2 (en) Light emitting device
KR101228859B1 (en) Display device and method for manufacturing the same
US8158517B2 (en) Method for manufacturing wiring substrate, thin film transistor, display device and television device
JP4969041B2 (en) Method for manufacturing display device
JP4879541B2 (en) Method for manufacturing display device
JP5089027B2 (en) Semiconductor device
JP5057652B2 (en) Method for manufacturing thin film transistor
JP4854994B2 (en) Wiring substrate manufacturing method and thin film transistor manufacturing method
JP2006113568A (en) Display device, and method for manufacturing the same
JP4628004B2 (en) Method for manufacturing thin film transistor
JP2005286320A (en) Pattern forming method, thin film transistor, display device, forming method thereof, and television device
JP5116212B2 (en) Method for manufacturing thin film transistor
JP2005340802A (en) Method of manufacturing semiconductor device and display device
JP4879496B2 (en) Pattern formation method
JP5072202B2 (en) Method for manufacturing display device
JP4877865B2 (en) Thin film transistor manufacturing method and display device manufacturing method
JP5025208B2 (en) Method for manufacturing thin film transistor

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080523

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080523

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110830

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110901

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110928

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120410

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120904

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120911

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150921

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150921

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees