KR101119913B1 - 그래핀 박막을 포함하는 전자 소자 및 그 제조 방법 - Google Patents

그래핀 박막을 포함하는 전자 소자 및 그 제조 방법 Download PDF

Info

Publication number
KR101119913B1
KR101119913B1 KR1020090104085A KR20090104085A KR101119913B1 KR 101119913 B1 KR101119913 B1 KR 101119913B1 KR 1020090104085 A KR1020090104085 A KR 1020090104085A KR 20090104085 A KR20090104085 A KR 20090104085A KR 101119913 B1 KR101119913 B1 KR 101119913B1
Authority
KR
South Korea
Prior art keywords
insulator
graphene
thin film
substrate
graphene thin
Prior art date
Application number
KR1020090104085A
Other languages
English (en)
Other versions
KR20110047454A (ko
Inventor
김태환
손동익
박원일
정재훈
심재호
이정민
Original Assignee
삼성전자주식회사
한양대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, 한양대학교 산학협력단 filed Critical 삼성전자주식회사
Priority to KR1020090104085A priority Critical patent/KR101119913B1/ko
Priority to US12/902,783 priority patent/US8735895B2/en
Publication of KR20110047454A publication Critical patent/KR20110047454A/ko
Application granted granted Critical
Publication of KR101119913B1 publication Critical patent/KR101119913B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82B—NANOSTRUCTURES FORMED BY MANIPULATION OF INDIVIDUAL ATOMS, MOLECULES, OR LIMITED COLLECTIONS OF ATOMS OR MOLECULES AS DISCRETE UNITS; MANUFACTURE OR TREATMENT THEREOF
    • B82B3/00—Manufacture or treatment of nanostructures by manipulation of individual atoms or molecules, or limited collections of atoms or molecules as discrete units
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/474—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising a multilayered structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/50—Bistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/20—Carbon compounds, e.g. carbon nanotubes or fullerenes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nanotechnology (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Carbon And Carbon Compounds (AREA)
  • Semiconductor Memories (AREA)

Abstract

그래핀 박막을 포함하는 전자 소자 및 그 제조 방법을 제공한다. 본 발명에 따른 전자 소자는 소자용 기판, 하부 절연체와 상부 절연체 사이에 놓인 그래핀 박막을 포함하는 샌드위치 구조, 및 상기 샌드위치 구조 상의 전극을 포함한다. 본 발명에 따른 전자 소자 제조 방법에서는 그래핀 박막 위에 절연체가 형성된 구조를 그대로 소자용 기판으로 옮겨 와 소자를 제조한다. 본 발명에 따르면, 전기전도도가 우수한 그래핀 박막을 절연체 사이에 채용하는 샌드위치 구조로 이용함에 따라 초고속, 고용량 및 저전력의 메모리 소자 응용이 가능하다. 그리고, 그래핀 박막을 이동하기 위한 절연체/그래핀 박막 구조를 그대로 사용하여 간단한 공정으로 소자를 제작할 수 있기 때문에 소자 제작 공정 및 제작 시간이 감소하는 효과가 있다.

Description

그래핀 박막을 포함하는 전자 소자 및 그 제조 방법 {Electronic device comprising graphene thin film and method of fabricating the same}
본 발명은 전자 소자 및 그 제조 방법에 관한 것으로, 보다 상세하게는 그래핀 박막을 포함하는 전자 소자 및 그 제조 방법에 관한 것이다.
본 명세서에서는 전하의 저장 상태 차이에 따른 전류 크기 차이로 정보를 저장하고 판독하는 메모리 소자, 전기를 빛으로 바꾸거나 빛을 전기로 바꾸는 전자 소자, 예컨대 전기를 빛으로 바꾸는 발광 소자, 빛을 전기로 바꾸는 태양 전지(solar cell), 광검출기(photodetector) 등을 통틀어 전자 소자라고 부르기로 한다.
그래핀(graphene)은 탄소 원자들이 그래파이트와 같이 2차원으로 결합되어 구성된 물질이며, 그래파이트와는 달리 단층 또는 2 ~ 3층으로 아주 얇게 형성되어 있다. 이러한 그래핀은 유연하고 전기전도도가 매우 높으며 투명하기 때문에 차세대 전자 소자에서 휘어지는 전극으로 사용하거나 전자 전송 물질로 활용하려는 등 높은 응용성을 가진 소재로 각광받고 있다.
그래핀은 특히 태양 전지 또는 광검출기와 같이 빛을 받아 이를 전기로 전환 하는 광기전력(photovoltaic) 원리를 이용하는 전자 소자의 전자 수송층 및 투명 전극으로서 크게 주목 받고 있다. 전자 소자의 투명 전극으로는 ITO(Indium Tin Oxide)가 가장 널리 사용되고 있으나, 주재료인 인듐(In)의 가격 상승 및 고갈 가능성으로 인해 제조 비용이 높아지고 있으며, 유연성이 없기 때문에 휘어지는 소자에 적용하기 곤란한 점이 있다.
기존에 투명 전극용 그래핀 박막을 제작하는 방법은 촉매를 이용해 그래파이트를 정제하여 박막으로 제작하는 방법과 산화 그래핀을 이용한 습식 방법으로 나뉜다. 그래파이트를 정제하여 그래핀 박막을 제작하는 방법은 기판 위에 부착된 그래파이트 위에 촉매를 입힌 후 고분자를 그 위에 덮고 열처리하여 그래파이트로부터 그래핀을 얻은 다음 기판을 제거하여 그래핀 박막을 얻는 것이다. 산화 그래핀을 이용한 습식 방법은 그래핀을 산화시킨 후 용액 속에 섞어 분산시킨 뒤 이를 스핀 코팅을 통해 전극 또는 전자 수송층으로 직접 형성하는 것이다.
그래파이트와 촉매를 사용하는 방법은 고품질의 그래핀 박막을 얻을 수 있으나 공정 과정이 다소 복잡하다. 산화시킨 그래핀을 사용하는 방법은 스핀 코팅과 같은 일반적인 고분자 공정을 사용할 수 있기 때문에 공정 과정이 간단하고 쉽게 대면적의 그래핀 박막을 형성할 수 있다는 장점을 가지고 있다. 그러나 산화된 그래핀을 사용하기 때문에 순수한 그래핀을 사용하는 경우에 비해 전기적 특성이 떨어지며, 단일 박막이 아닌 작은 조각으로 나뉘어 형성되기 때문에 투명 전극으로서의 특성은 기존의 ITO에 비해 떨어진다.
최근에는 기판 위에 폴리머를 도포하고 열처리하여 그래핀으로 변환시키거나 기상 탄소 공급원을 공급해 그래핀을 성장시킨 후, 기판과 그래핀을 분리하여 시트(sheet) 형상으로 제작한 다음, 이를 원하는 소자용 기판으로 옮겨서 소자로 제작하는 방법이 제안되어 있다. 그러나, 그래핀은 매우 얇기 때문에 그래핀 자체의 제작 과정보다 부착하려는 구조물로의 이동 과정에서 쉽게 손상되어 찢어지게 된다.
따라서, 제작된 그래핀 박막을 손상없이 원하는 구조물로 이동하기 위해 폴리메틸메타크릴레이트(PMMA)를 제작된 그래핀 위에 형성하고 이를 구조물 위에 옮기는 방식과 같은 기술이 연구되고 있다. 이 기술은 기판 위에 형성된 그래핀 위에 PMMA를 증착한 후에, 기판을 제거하여 그래핀을 PMMA와 함께 기판으로 분리하는 것이다. 그 후 원하는 구조물 위에 PMMA/그래핀을 부착한 후에 PMMA를 제거하여 그래핀의 물리적 손상을 억제하고자 하는 것이다. 그러나 이를 위해서는 그래핀 위에 PMMA를 증착하고 다시 PMMA를 제거하는 식각 공정이 발생함에 따라 전체적인 소자 제작 공정이 증가하게 되는 문제가 있다. 또한 PMMA를 화학적으로 제거하는 과정에서 그래핀에 손상을 입힐 수 있다는 문제를 가지고 있다.
본 발명이 해결하고자 하는 과제는 그래핀의 우수한 전기적 성질을 이용할 수 있도록 그래핀 박막을 포함하는 전자 소자 및 시트 형상의 그래핀 박막을 이용해 그러한 전자 소자를 간단하게 제조할 수 있는 방법을 제공하는 데 있다.
상기의 과제를 해결하기 위한 본 발명에 따른 전자 소자는 소자용 기판, 하부 절연체와 상부 절연체 사이에 놓인 그래핀 박막을 포함하는 샌드위치 구조, 및 상기 샌드위치 구조 상의 전극을 포함한다.
바람직한 일 실시예에서, 상기 소자용 기판과 상기 샌드위치 구조 사이에 하단 전극을 더 포함하여 쌍안정성 메모리 소자로 구현된다. 상기 하단 전극은 ITO, Al-도프트 ZnO (AZO), Ga-도프트 ZnO(GZO), Mg-도프트 ZnO(MGO), Mo-도프트 ZnO, In,Ga-코도프트 ZnO (IGZO) 및 그래핀 중 적어도 어느 하나일 수 있다. 상기 하부 절연체와 상부 절연체는 PVP, PS, PMMA, PVK 및 PI 중 적어도 어느 하나일 수 있다. 이렇게 하부 절연체와 상부 절연체로 유기물을 사용하는 경우, 본 발명의 전자 소자는 유기 쌍안정성 메모리 소자로 구현될 수 있다.
본 발명에 따른 전자 소자 제조 방법에서는 그래핀 박막 위에 절연체가 형성된 구조를 그대로 소자용 기판으로 옮겨 와 소자를 제조한다.
전자 소자 제조 방법의 일 실시예에서는, 시트 형상이면서 절연체가 형성된 그래핀 박막을 제작한 후, 상기 절연체가 형성된 그래핀 박막을 상기 소자용 기판 상에 상기 그래핀 박막이 위로 놓이도록 부착한다. 그런 다음, 상기 그래핀 박막 위에 추가 절연체를 형성하고, 상기 추가 절연체 위에 전극을 형성한다.
전자 소자 제조 방법의 다른 실시예에서는, 소자용 기판 상에 하부 절연체를 형성한 다음, 시트 형상이면서 절연체가 형성된 그래핀 박막을 제작한다. 상기 절연체가 형성된 그래핀 박막을 상기 하부 절연체 위에 상기 그래핀 박막이 놓이도록 부착하고 나서, 상기 절연체 위에 전극을 형성한다.
상기 그래핀 박막을 제작하는 단계는, 그래파이트화 금속막이 형성된 기판을 챔버 내에 장입하는 단계; 상기 챔버 내에서 상기 그래파이트화 금속막 및 기판 중 적어도 어느 하나에 전류를 흘려 그 때의 전열 효과에 의해 상기 그래파이트화 금속막을 가열하는 단계; 상기 그래파이트화 금속막이 가열되는 상태에서 상기 챔버 내에 기상 탄소 공급원을 공급하여 상기 그래파이트화 금속막 안에 탄소 성분을 고용시키는 단계; 상기 전류의 양을 조절하여 상기 그래파이트화 금속막을 제어된 속도로 냉각시킴으로써 상기 고용시킨 탄소 성분으로부터 상기 그래파이트화 금속막 표면에 그래핀을 석출시키는 단계; 및 산처리에 의해 상기 그래파이트화 금속막을 제거함으로써, 석출된 그래핀을 상기 기판으로부터 분리하는 단계를 포함할 수 있다.
본 발명에 따른 전자 소자는 절연체 사이에 그래핀 박막이 샌드위치된 구조를 포함한다. 기존에 그래핀은 일반적으로 태양전지나 광검출기와 같은 광기전력 소자에서 전자 전송층 및 전극으로 사용되며, 전자 소자에서는 트랜지스터와 같은 스위칭 소자에서 그래핀의 높은 전기전도도를 활용하여 채널로만 활용되었다. 본 발명에서는 전기전도도가 우수한 그래핀 박막을 절연체 사이에 채용하는 샌드위치 구조로 이용함에 따라 신규한 구조를 가지며, 이를 이용해 예컨대 유기 쌍안정성 메모리 소자와 같은 소자의 기억 상태 판별이 유리해지고, 초고속, 고용량 및 저전력의 메모리 소자 응용이 가능하다. 본 발명에서 제시하는 전자 소자는 휴대용 전자기기의 대용량 저장 장치로서의 활용이 가능하고, 기존의 디스크형 저장 장치를 대치하는 것에 적용이 가능하며 유연성을 이용하여 휘어지는 휴대용 메모리 장치에 응용할 수 있다.
본 발명에 따른 소자 제조 방법에서는 종래의 PMMA/그래핀 구조 공정법과는 달리, 그래핀 박막을 옮기기 위해 보호막으로 절연체를 형성한 후 이것을 제거하지 않고 그대로 소자 제작에 이용한다. 절연체 사이에 그래핀 박막이 존재하는 샌드위치 구조의 메모리층을 형성할 때 그래핀을 이동하기 위한 절연체/그래핀 박막 구조를 바로 사용하여 간단한 공정으로 소자를 제작할 수 있기 때문에 소자 제작 공정 및 제작 시간이 감소하는 효과가 있다.
이하에서 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예들에 대해 상세하게 설명한다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 1a와 도 1b는 본 발명에 따른 전자 소자의 단면도이다.
도 1a와 도 1b를 참조하면, 본 발명에 따른 전자 소자(100, 100')는 소자용 기판(10) 상에 하부 절연체(20)와 상부 절연체(40) 사이에 놓인 그래핀 박막(30)을 포함하는 샌드위치 구조(50)를 포함한다.
도 1a에 도시한 소자는 쌍안정성 메모리 소자로서, 샌드위치 구조(50) 아래에 하단 전극(15)을, 샌드위치 구조(50) 위에 상단 전극(55)을 더 포함한다. 하단 전극(15)은 ITO, Al-도프트 ZnO (AZO), Ga-도프트 ZnO(GZO), Mg-도프트 ZnO(MGO), Mo-도프트 ZnO, In,Ga-코도프트 ZnO (IGZO) 및 그래핀 중 적어도 어느 하나일 수 있다. 이들은 투명 전극이다.
도 1b에 도시한 소자는 플래시 메모리 소자로서, 샌드위치 구조(50) 아래에 소스(S)와 드레인(D)을, 샌드위치 구조(50) 위에 컨트롤 게이트 전극(G)을 더 포함한다. 상단 전극(55)과 컨트롤 게이트 전극(G)은 Al, Au, Cu, Pt, Ag, W, Ni, Zn, Ti, Zr, Hf, Cd, Pd 및 그래핀 중 적어도 어느 하나일 수 있다.
이상의 전극(15, 55, G) 물질은 스퍼터링, CVD, 물리적 기상 증착(PVD) 등 다양한 박막 증착 방법에 따라 형성하거나, 그래핀과 같은 경우에는 시트 형상으로 만든 것을 물리적으로 옮겨 부착하는 방법에 의할 수 있다.
소자용 기판(10)은 일반적으로 반도체 소자용으로 사용되는 기판으로서, 유리(glass), 석영(quartz), Al2O3 , SiC, MgO 등의 투명한 무기물 기판, PET(폴리에틸렌 테레프탈레이트), PS(폴리스티렌), PI(폴리이미드), PVC(폴리염화비닐), PVP(poly vinyl pyrrolidone), PE(폴리에틸렌) 등의 투명한 유기물 기판 또는 Si, Ge, GaAs, InP, InSb, InAs, AlAs, AlSb, CdTe, ZnTe, ZnS, CdSe, CdSb, GaP 등의 기판을 사용할 수 있다. 소자용 기판(10)으로 PET와 같은 플라스틱 기판을 사용하면 전자 소자(100, 100')를 유연성 있는 소자로 제조할 수 있다.
본 발명의 전자 소자(100, 100')는 전기전도도가 높은 그래핀 박막(30)을 전하 저장에 이용하게 됨에 따라 유연성 있는 소자로 제작할 수 있으며 그래핀의 우 수한 전기적 성질을 이용할 수 있다. 하부 절연체(20)와 상부 절연체(40)는 일반적인 무기 절연체 또는 고분자 물질과 같은 유기 절연체일 수 있다. 이 소자용 기판(10), 하부 절연체(20)와 상부 절연체(40)가 유기물인 경우 소자(100, 100')는 휘어지는 유기물 소자가 될 수 있다. 따라서, 하부 절연체(20)와 상부 절연체(40)는 PVP, PS, PMMA 및 PI 중 적어도 어느 하나인 것이 바람직하다.
도 2는 본 발명에 따른 소자 제조 방법에 대한 바람직한 일 실시예의 수행과정을 나타낸 흐름도이고, 도 3은 그에 따른 공정 단면도이다. 도 2 및 도 3을 참조하여 도 1a에 도시한 전자 소자(100)의 제조 방법에 대해 상세히 설명한다.
우선, 도 2의 단계 S11과 도 3의 (a)에 따라, 소자용 기판(10) 상에 하단 전극(15)을 형성한다. 예컨대 소자용 기판(10)으로서 PET 기판 위에 ITO를 스퍼터링 방법으로 증착하여 하단 전극(15)을 형성한다.
다음에 도 2의 단계 S12와 도 3의 (b)를 참조하여, 전자 소자(100)에서 사용할 것으로 시트 형상이면서 절연체(20')가 형성된 그래핀 박막(30)을 제작한다. 여기서, 단계 S11과 단계 S12는 순서가 서로 바뀌어도 무방하다.
먼저 SiO2 기판 위에 그래핀을 제작한다(도 2의 단계 S110). 이를 위해 Ni이 증착된 SiO2 기판을 화학기상증착(CVD) 챔버 안에 넣고 수소와 아르곤 가스를 적절한 비율, 예컨대 1:4의 비율로 채워 넣는다. 일정한 기압을 유지하면서 고온에서 기상 탄소 공급원인 CH4 가스와 수소-아르곤 혼합 가스를 일정 시간, 예컨대 30초 동안 흘려준 후, 상온까지 천천히 냉각시킨다. 이 과정에서 그래핀이 Ni 위에 성장 한다.
다음, 단계 S110을 통해 얻은 그래핀 위에 절연체(20')를 형성한다(도 2의 단계 S111). 절연체(20')는 일반적인 무기 절연체 또는 고분자 물질과 같은 유기 절연체일 수 있다. 이들 형성 방법은 증착, 스핀 코팅과 같은 방법에 의할 수 있다. 예컨대 스핀 코팅의 방법으로 PMMA를 형성한다.
다음에 절연체(20')가 형성된 그래핀 박막(30)을 SiO2 기판으로부터 분리한다(도 2의 단계 S112). 이를 위해 SiO2 기판을 각각 HF 용액 및 Ni 식각액에 순차적으로 넣어 SiO2 및 Ni을 식각하여 절연체(20')와 그래핀 박막(30)이 서로 붙은 채로 시트 형상으로 추출하여 완전히 분리해낸다. Ni 식각액으로는 TFB 또는 TFG 용액을 사용할 수 있다.
다음으로 단계 S12에서 얻은 절연체(20')가 형성된 그래핀 박막(30)을 단계 S11에서 형성한 하단 전극(15) 위에 절연체(20')가 향하도록 부착한다(도 2의 단계 S13과 도 3의 (c)). 절연체(20')는 이제 전자 소자(100)에서 하부 절연체(20)가 된다. 즉, 그래핀을 성장한 후 이동하는 데 사용되는 기존의 PMMA/그래핀 구조와 유사한 절연체(20')/그래핀 박막(30) 구조를 바로 소자의 제작 공정에 활용하는 것이다. 종래의 방법은 PMMA/그래핀 구조를 소자용 기판으로 옮긴 후 PMMA를 제거하고 나서 PMMA가 필요하면 다시 형성해야 하는 방법이었다. 종래와 달리 본 발명에서는 그래핀 박막(30)의 보호를 위해 형성하는 절연체(20')를 그대로 소자에 이용함으로써 제작 과정을 줄이고 간단하고 저비용으로 제작할 수 있게 된다.
다음에 도 2의 단계 S14와 도 3의 (d)를 참조하여, 그래핀 박막(30) 위에 추가적으로 절연체를 형성하여 상부 절연체(40)를 형성한다. 이렇게 하여 하부 절연체(20)와 상부 절연체(40) 사이에 놓인 그래핀 박막(30)을 포함하는 샌드위치 구조(50)가 형성된다.
상부 절연체(40)는 하부 절연체(20)와 마찬가지로 일반적인 무기 절연체 또는 고분자 물질과 같은 유기 절연체일 수 있으며, 상부 절연체(40)와 하부 절연체(20)는 동일한 종류이어도 되고 다른 종류이어도 된다. 이들 형성 방법은 증착, 스핀 코팅과 같은 방법에 의할 수 있다.
이제 도 2의 단계 S15와 도 3의 (e)를 참조하여, 상부 절연체(40) 위에 상단 전극(55)을 형성하고 회로를 연결하여 전자 소자(100)를 완성한다.
본 발명에서 제시하는 방법을 이용하면, 절연체(20')/그래핀 박막(30) 구조를 통해 그래핀 박막(30)의 안전한 이동을 보장할 수 있다. 동시에 절연체(20, 40) 사이에 그래핀 박막(30)이 존재하는 샌드위치 구조(50)를 포함하는 메모리 소자 제작시 그래핀 박막(30)의 안전한 이동을 위한 절연체(20')/그래핀 박막(30) 구조를 그대로 사용하기 때문에 추가로 절연체를 한번만 더 형성하면 되므로 소자의 신뢰성과 생산성을 높일 수 있다.
한편, 도 4는 도 1a에 도시한 전자 소자(100)의 제조 방법의 다른 바람직한 실시예의 수행과정을 나타낸 흐름도이고, 도 5는 그에 따른 공정 단면도이다. 도 4 및 도 5를 참조하여 도 1a에 도시한 전자 소자(100)의 다른 제조 방법에 대해 상세히 설명한다.
우선, 도 4의 단계 S21과 도 5의 (a)에 따라 소자용 기판(10) 상에 하단 전극(15)을 형성한다. 이것은 도 2를 참조하여 설명한 단계 S11과 동일하다.
다음에 도 4의 단계 S22와 도 5의 (b)에 따라 하단 전극(15) 상에 하부 절연체(20)를 형성한다.
그리고 나서, 도 4의 단계 S23과 도 5의 (c)를 참조하여, 전자 소자(100)에서 사용할 것으로 시트 형상이면서 절연체(40')가 형성된 그래핀 박막(30)을 제작한다. 여기서, 단계 S21, S22와 단계 S23은 순서가 서로 바뀌어도 무방하다.
먼저 SiO2 기판 위에 그래핀을 제작한다(도 4의 단계 S210). 이것은 도 2를 참조하여 설명한 단계 S110과 동일하다.
다음, 단계 S110을 통해 얻은 그래핀 위에 절연체(40')를 형성한다(도 4의 단계 S211). 절연체(40')는 일반적인 무기 절연체 또는 고분자 물질과 같은 유기 절연체일 수 있다. 이들 형성 방법은 증착, 스핀 코팅과 같은 방법에 의할 수 있다. 예컨대 스핀 코팅의 방법으로 PMMA를 형성한다.
다음에 절연체(40')가 형성된 그래핀 박막(30)을 SiO2 기판으로부터 분리한다(도 4의 단계 S212). 이를 위해 SiO2 기판을 각각 HF 용액 및 Ni 식각액에 순차적으로 넣어 SiO2 및 Ni을 식각하여 절연체(40')와 그래핀 박막(30)이 서로 붙은 채로 시트 형상으로 추출하여 완전히 분리해낸다. Ni 식각액으로는 TFB 또는 TFG 용액을 사용할 수 있다.
다음으로 단계 S23에서 얻은 절연체(40')가 형성된 그래핀 박막(30)을 단계 S22에서 형성한 하부 절연체(20) 위에 그래핀 박막(30)이 향하도록 부착한다(도 4의 단계 S24와 도 5의 (d)). 절연체(40')는 이제 소자(100)에서 상부 절연체(40)가 된다. 이렇게 하여 하부 절연체(20)와 상부 절연체(40) 사이에 놓인 그래핀 박막(30)을 포함하는 샌드위치 구조(50)가 형성된다.
다음에 도 4의 단계 S25와 도 5의 (e)를 참조하여 상부 절연체(40) 위에 상단 전극(55)을 형성하고 회로를 연결하여 소자(100)를 완성한다.
앞의 실시예에서는 절연체(20')/그래핀 박막(30) 구조를 형성한 후 이것을 뒤집어서 소자용 기판(10)에 적용하는데, 본 실시예에서는 절연체(40')/그래핀 박막(30) 구조를 형성한 후 이것을 뒤집지 않고 그대로 소자용 기판(10)에 적용하는 점에 차이가 있을 뿐 그 밖의 내용은 유사하다. 본 실시예에서도 그래핀 박막(30)의 보호를 위해 형성한 절연체(40')를 제거하지 않고 그대로 소자 제조에 이용하므로, 공정이 간단하고 제조 비용을 줄일 수 있다.
한편, 이상 설명한 방법을 이용하여 도 1b에 도시한 소자(100')도 쉽게 제조할 수 있다. 다만, 절연체(20)/그래핀 박막(30)/절연체(40)의 샌드위치 구조(50)를 형성하기 전이나 후에 소자용 기판(10) 안에 소스(S)와 드레인(D)을 형성하는 점이 다를 뿐이다.
그리고, 위 실시예들에서는 Ni이 증착된 SiO2 기판에 그래핀을 성장시켜 그래핀 박막을 형성하는 것을 설명하였는데, 그래핀 박막을 형성하기 위한 기재 수단인 기판은 반드시 SiO2 기판에 한정되는 것은 아니다. 그리고 그래핀의 성장은 일반 적인 CVD에 의하여도 되나, 다음에 설명하는 방법에 의할 경우에는 보다 고품질의 그래핀 박막을 얻을 수 있어 이를 전극으로 채용하는 소자의 품질을 향상시킬 수 있으므로 이하에서 상세히 설명하기로 한다.
도 6은 본 발명 전자 소자 제조에 이용할 그래핀 박막을 얻기 위한 바람직한 실시예의 순서도이고, 도 7 내지 9는 그에 따른 개략적인 실시 도면들이다.
먼저 도 7과 같이 기판(210) 위에 그래파이트화 금속막(220)이 형성된 것을 준비하여, 도 8과 같이 챔버(230) 내에 장입한다(도 6의 단계 S1).
여기서의 챔버(230)는 기본적으로 CVD를 행할 수 있도록 기판(210) 측에 각종 가스를 공급할 수 있는 가스 공급 기구(235)가 설치되어 있다. 가스 공급 기구(235)는, 예를 들면 통상 이러한 종류의 장치의 가스 공급 기구로서 이용되는 샤워헤드로 구성할 수 있지만, 이에 한정되는 것은 아니다. 그래파이트화 금속막(220)이 형성된 기판(210)을 챔버(230) 내에 장입한 후에는 미도시의 펌프 등을 이용해 챔버(230) 내의 공기를 제거한다. 그 후 챔버(230) 내의 진공을 유지하면서 가스 공급 기구(235)를 통해 적절한 분위기 가스, 예컨대 수소와 아르곤 가스를 1:1 내지 1:6 사이의 비율로 흘려주어 상압을 유지시킨다.
기판(210)은 그래핀 박막을 형성하기 위한 보조적인 수단으로서 기판(210) 재질은 크게 상관이 없으나, 후속 공정에서 1000℃ 근방으로 가열되는 것에는 견딜 수 있어야 하며 기판(210)과 분리된 시트 형상의 그래핀 박막을 얻기 위해서는 산처리 등에 의해 쉽게 제거될 수 있는 재질로 선택함이 바람직하다. 이러한 성질을 만족하면서 비싸지 않고 쉽게 입수할 수 있는 기판(210) 재질로서 본 실시예에서는 도핑되거나 도핑되지 않은 실리콘 기판을 채택하고, 그 위에 실리콘 산화막(215)을 형성한 후에 그래파이트화 금속막(220)을 형성한다.
그래파이트화 금속막(220)은 그래파이트화 금속 촉매를 포함하는 막으로서, 그래파이트화 금속 촉매는 탄소 성분들이 서로 결합하여 6각형의 판상 구조를 형성하도록 도와주는 역할을 수행하며, 그 예로서는 그래파이트를 합성하거나, 탄화 반응을 유도하거나, 또는 탄소나노튜브를 제조하는 데 사용되는 촉매를 사용할 수 있다. 보다 구체적으로는, Ni, Co, Fe, Pt, Au, Al, Cr, Cu, Mg, Mn, Mo, Rh, Si, Ta, Ti, W, U, V 및 Zr로 이루어진 군으로부터 선택된 하나 이상의 금속 또는 합금을 사용할 수 있다.
그래파이트화 금속막(220)은 이러한 금속의 착체 또는 금속의 알콕사이드를 알코올 등의 용매에 용해시킨 후 기판(210) 위에 도포하여 건조시켜 형성할 수 있다. 아니면 열증착 등의 금속 증착 방법으로 기판(210) 위에 증착시켜 형성할 수도 있다.
특히 본 실시예에 이용되는 챔버(230) 내부에는 기판(210) 양단 근방에 전극(240)을 설치하는 점이 특별한데, 이 전극(240)에는 챔버 외부의 전원(250, 직류 또는 교류 전원)이 접속되어 있어, 도 7에 도시한 바와 같이 전극(240)을 그래파이트화 금속막(220)이 형성된 기판(210)에 접촉시키면, 기판(210)이 도핑되지 않은 실리콘 기판처럼 절연성인 경우에는 그래파이트화 금속막(220)을 통해 전류를 흘려줄 수 있고, 기판(210)이 도핑된 실리콘 기판과 같은 도전성 기판이면 그래파이트화 금속막(220)이나 기판(210) 중 적어도 어느 한쪽을 통해 전류를 흘려줄 수 있 다. 도 7에 도시한 전극(240)은 기판(210)의 상/하 양단에 기판(210)의 마주보는 두 변을 따라 신장되어 있는 형태의 두 쌍의 전극이지만, 전극(240)의 형태는 도시한 바에 한정되지 않고 그래파이트화 금속막(220) 및/또는 기판(210)을 고르게 통전시킬 수 있는 구조이면 어떠한 것이라도 가능하다.
다음, 상압을 유지한 상태로 챔버(230) 내에서 그래파이트화 금속막(220) 및 기판(210) 중 적어도 어느 하나에 전류를 흘려 그 때의 전열 효과에 의해 그래파이트화 금속막(220)을 가열한다(도 6의 단계 S2). 즉, 열저항가열방식을 이용해 그래파이트화 금속막(220)의 온도를 올리는 것이다. 바람직하게는 그 온도를 600 ~ 1000℃로 올려준다. 이 때의 가열 효과로 인해 그래파이트화 금속막(220)의 입자 사이즈가 커지면서 그래파이트화 금속막(220) 표면이 평평해진다.
앞에서 언급한 바와 같이, 챔버(230) 내부의 전극(240)을 기판(210)에 접촉시킴으로써 그래파이트화 금속막(220) 및/또는 기판(210)에 급전 가능해지고 이 때의 전열 효과에 의해 그래파이트화 금속막(220)이 가열된다. 기판(210)이 절연성인 경우에는 그래파이트화 금속막(220)이 통전되면서 그래파이트화 금속막(220)의 직접 발열에 의해 온도가 올라간다. 금속 촉매가 막 형태로 형성되어 있고 전극(240)이 기판(210) 양단에 접촉되어 있기 때문에 그래파이트화 금속막(220)의 전면에 거의 균일하게 전류를 흘릴 수 있다. 이와 같이, 그래파이트화 금속막(220)에 전류를 흘리는 것만으로, 복잡한 제어를 행하는 일이 없이 전열 효과에 의해 그래파이트화 금속막(220)의 전체가 거의 균일하게 가열되어 승온된다. 기판(210)이 도전성인 경우에 기판(210)을 통전시키면 기판(210)이 발열되고 그 위에 형성되어 있는 그래파 이트화 금속막(220)은 쉽게 가열된다.
이 단계에서 그래파이트화 금속막(220)은 가열 효과 뿐만 아니라 흘려주는 전류에 의해 형성된 전기장에 의한 추가적인 효과로 인해 그래파이트화 금속막(220)을 구성하고 있는 금속 입자 사이즈가 커지게 되고 이에 따라 그래파이트화 금속막(220) 표면은 매우 평평해진다. 후속 공정에서 그래핀은 이렇게 평평해진 그래파이트화 금속막(220) 위에 형성되므로 그 품질이 우수해진다.
다음, 그래파이트화 금속막(220)이 가열되는 상태에서 가스 공급 기구(235)를 통해 챔버(230) 내에 기상 탄소 공급원을 공급하여 그래파이트화 금속막(220) 안에 탄소 성분을 고용시킨다(도 6의 단계 S3).
기상 탄소 공급원은 에탄, 에틸렌, 에탄올, 아세틸렌, 프로판, 프로필렌, 부탄, 부타디엔, 펜탄, 헥산과 같은 탄화수소 가스 계열을 이용할 수 있는데, 특히 CH4 가스를 포함할 수 있으며, 기상 탄소 공급원과 함께 수소를 더 공급할 수 있다. 다시 말해, 챔버(230) 내의 상압을 유지하기 위한 수소-아르곤 가스의 혼합 가스를 계속 공급하면서 기상 탄소 공급원인 CH4 가스를 이 단계에서 공급할 수 있다. 이 단계에서의 가열 온도, 시간, 기상 탄소 공급원의 공급량 등을 조절하는 것에 의해 그래파이트화 금속막(220) 안에 고용되는 탄소 성분의 양을 조절하는 것이 가능하다. 시간과 공급량을 크게 해 고용되는 탄소 성분의 양을 많게 할 경우 결과적으로 그래핀 박막의 두께를 크게 할 수 있으며, 반대로 시간과 공급량을 작게 해 고용되는 탄소 성분의 양을 적게 하면 그래핀 박막의 두께를 작게 할 수 있다. 공급량이 작은 경우 시간을 길게 하면 원하는 정도의 탄소 성분의 양을 고용시킬 수 있다.
보통 가열을 필요로 하는 기판의 처리에 있어서는 저항 히터나 램프의 복사열에 의해 간접적으로 기판을 가열하는 방법이 주로 이용되고 있다. 최근, 박막 디스플레이의 대형화나 저렴한 태양 전지 패널의 수요 증대 등으로 인해, 투명 전극용의 그래핀 박막도 대형화될 것이 요구되고 있다. 이와 같은 대형의 그래핀 박막을 얻기 위해서는 그래핀 박막이 형성되는 기재로서의 기판(210)을 대형으로 해야 하는데 기존의 저항 히터나 램프 등을 이용하여 복사에 의해 간접적으로 가열하는 방법에서는 히터 등의 사이즈도 대형화할 필요가 생기기 때문에 제조비용의 증가가 우려된다.
그러나 여기서는 열저항가열방식을 이용해 기판(210) 및/또는 그래파이트화 금속막(220)을 직접 통전 가열하므로, 간단한 구성에 의해 효율 좋게 가열할 수 있고 제조비용의 증가가 없으며, 기판(210)이 절연성인 경우뿐만 아니라 도전성인 경우에도 그래파이트화 금속막(220)을 가열하는 것이 가능하다.
다음, 기상 탄소 공급원의 공급을 중단하고 열저항 가열방식에서의 흘려주는 전류의 양을 줄여 그래파이트화 금속막(220)을 제어된 속도로 냉각(도 6의 단계 S4)시킴으로써, 그래파이트화 금속막(220) 안에 고용시킨 탄소 성분으로부터 그래파이트화 금속막(220) 표면에 도 9와 같이 그래핀을 석출시켜 그래핀 박막(260)을 형성한다.
이 냉각 공정은 그래핀을 균일하게 석출시켜 고품질을 얻기 위한 중요한 단계로서, 급격한 냉각은 원하는 두께에 못 미치는 그래핀을 얻거나 생성되는 그래핀 박막에 균열 등을 야기할 수 있으며 느린 냉각은 그래핀의 두께가 너무 두껍거나 생산성을 저해하므로 가급적 제어된 일정 속도로 냉각시키는 것이 바람직하다. 이상적인 냉각 속도는 초당 1 ~ 50℃의 속도로 냉각시키는 것이고 가장 이상적인 경우는 초당 10ㅀC씩 냉각시키는 것이다.
보통의 막 형성 후 냉각은 주로 비활성 가스를 흘려주거나 자연 냉각 등의 방법을 사용하고 있다. 그러나 본 실시예에서는 전류량 조절로 발열량을 제어할 수 있기 때문에 전류의 양을 변화시킴으로써 그래파이트화 금속막(220)의 냉각 속도를 정확하게 제어하여 고품질의 그래핀을 성장시킬 수 있다.
다음에 산처리에 의해 그래파이트화 금속막(220)을 제거함으로써, 그래핀 박막(260)을 기판(210)으로부터 분리한다. 실시예에서 그래핀 박막(260)이 형성된 기판(210)을 HF 및 TFG 용액에 순차적으로 담그면 실리콘 산화막(215)과 그래파이트화 금속막(220)이 차례대로 제거되어 시트 형상의 그래핀 박막(260)을 기판(210)으로부터 완전 분리하여 추출할 수 있게 된다. 기판(210)으로부터 분리된 그래핀 박막(260)은 도 1a와 도 1b에 도시한 전자 소자(100, 100')에서의 그래핀 박막(30)으로 이용이 된다.
(실험예_소자의 제작)
도 2와 도 3을 참조하여 설명한 방법에 따라 실제로 유기 쌍안정성 메모리 소자를 제작하였다. 이 때 도 2의 단계 S12부터 실시하였다.
먼저 SiO2 기판을 아세톤과 에탄올 용액 안에서 초음파처리를 통해 불순물을 제거하고, 탈이온수를 사용하여 세척하였다. 세척한 기판을 고압 질소 가스로 건조하고 열증착기를 사용하여 Ni을 200 nm 이상 증착하였다. Ni이 증착된 SiO2 기판을 CVD 챔버 안에 넣고 진공 상태에서 수소와 아르곤이 1:4의 비율로 혼합된 기체로 상압을 유지하였다. 상압을 유지한 상태로 800ㅀC까지 가열 후 CH4 가스와 수소-아르콘 혼합 기체를 50 sccm, 200 sccm으로 30초 동안 흘려주고 초당 10ㅀC씩 상온까지 냉각하여, SiO2 기판 위에 그래핀을 증착하였다.
Ni 기판 위에 성장한 그래핀 박막 위에 950,000의 몰질량을 가지는 PMMA가 10 wt%로 용해되어 있는 클로로벤젠 용액을 도포한 후에 4000 rpm으로 120 초 동안 스핀코팅한 후, 열을 가해 용매를 제거하여 그래핀 박막 위에 절연체로서 PMMA 박막을 형성하였다. 그 후 HF를 사용하여 SiO2를 식각하고 TFG를 사용하여 Ni을 식각시켜 도 3의 (b)와 같은 PMMA/그래핀 박막 구조를 얻었다.
다음에 도 2의 단계 S11에서처럼, 불순물을 제거한 PET 기판 위에 하단 전극인 ITO 박막을 스퍼터링 공정을 통해 형성하였다.
선행 공정에서 제작한 PMMA/그래핀 구조를 PMMA가 ITO 박막 위에 오도록 부착하였다. 반데르발스 힘에 의해 ITO 박막위에 부착된 PMMA/그래핀 구조는 그 힘이 매우 크기 때문에 쉽게 떨어지지 않았다.
그래핀 박막 위에 950,000의 몰질량을 가지는 PMMA를 클로로벤젠에 10 wt%로 녹인 용액을 떨구고 4000 rpm으로 120 초 동안 스핀코팅하고, 열을 가해 용매를 제거하여 도 3의 (d)와 같이 상부 절연체로 상단 PMMA 박막을 형성하였다. 형성된 PMMA/그래핀/PMMA 구조는 도 10의 TEM 사진에서 보여주는 것과 같이 각각의 층이 상호 확산이 없이 구별이 되어 있다.
다음, PMMA 박막 위에 열증착을 통해 상단 전극인 Al을 증착하고 주변 회로를 형성하여 기억 소자(100)를 완성하였다.
(실험예_제작된 소자의 구동)
도 11은 위 방법으로 제작한 도 1a 구조의 유기 쌍안정성 메모리 소자에서 측정한 전류-전압 곡선이다.
도 1a 구조에 하단의 ITO 전극에는 +, 상단의 Al 전극에는 -가 인가하여 회로를 구성한다. 전도도가 높은 상태를 상태 '1'로 전도도가 낮은 상태를 상태 '0' 으로 정의한다.
쓰기 전압 (VW) 을 5 V, 읽기 전압 (VR) 을 2 V, 소거 전압 (VE) 을 -5 V로 설정한다. 이 때 각 구동 전압은 규정된 것이 아니며 쓰기, 읽기 및 소거 구동이 가능한 수치를 사용할 수 있다. 읽기 전압은 읽기 구동시의 전류 잡음에 의한 영향을 줄이기 위해 ON/OFF 전류 비율이 가장 큰 값을 사용하는 것이 바람직하다.
쓰기 동작을 위해 쓰기 전압 VW를 인가한다. 이 경우 그래핀층에 전자가 포획되어 저항이 낮아지며 이에 따라 소자에 흐르는 전류는 증가하게 되며, 소자는 '0' 상태에서 '1' 상태로 전환된다. '1' 상태에서 읽기 동작을 수행하기 위해 읽기 전압 VR을 인가한다. 이 때 소자에 흐르는 전류는 ION이 된다.
소거 동작을 위해 소거 전압 VE를 소자에 인가한다. 그래핀 층에 포획되어 있던 전자는 방출이 되어 소자의 상태는 '1'에서 '0'로 전환된다. '0' 상태에서 읽기 동작을 수행하기 위해 과정 6과 동일한 읽기 전압 VR을 인가한다. 이 때 소자에 흐르는 전류는 IOFF가 되며 이는 ION보다 훨씬 작다. 구동 회로는 이러한 전류의 크기 차이를 감지해 내어 소자의 상태를 판별한다.
한편, 이 소자에 대한 구부림 테스트(bending test)를 실시한 후 I-V를 측정하였다. 구부림 테스트는 반경 1cm로 소자를 구부려 실시하였다. 도 12는 구부림 테스트 후의 I-V 곡선인데, 구부리기 전의 I-V 곡선인 도 11과 거의 차이가 없음을 알 수 있다. 이것은 구부림에 의해서도 소자의 특성이 변하지 않는 내구성이 있다는 것을 보여준다.
이 소자에 대한 사이클링 테스트(cycling test)도 구부리기 전과 구부린 후로 나누어 실시하였다. 도 13은 구부리기 전의 사이클링-전류 곡선이고 도 14는 구부린 후의 사이클링-전류 곡선이다. 구부리기 전과 구부린 후 모두 1.5E5 번 동안 온/오프(On/Off) 전류비율이 충분히 크게 유지되고 있음을 알 수 있으며, 이는 사이클 내구성이 좋다는 것으로, 소자의 안정성을 의미한다.
이상에서 본 발명의 바람직한 실시예들에 대해 도시하고 설명하였으나, 본 발명은 상술한 특정의 바람직한 실시예들에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변형 실시가 가능한 것은 물론이고, 그와 같은 변경은 청구범위 기재의 범위 내에 있게 된다.
도 1a와 도 1b는 본 발명에 따른 전자 소자의 개략적인 단면도이다.
도 2는 본 발명에 따른 전자 소자 제조 방법에 대한 바람직한 일 실시예의 수행과정을 나타낸 흐름도이고, 도 3은 그에 따른 공정 단면도이다.
도 4는 본 발명에 따른 전자 소자 제조 방법의 다른 바람직한 실시예의 수행과정을 나타낸 흐름도이고, 도 5는 그에 따른 공정 단면도이다.
도 6은 본 발명 전자 소자 제조에 이용할 그래핀 박막을 얻기 위한 바람직한 실시예의 순서도이고, 도 7 내지 9는 그에 따른 개략적인 실시 도면들이다.
도 10은 본 발명에 따라 제조한 유기 쌍안정성 메모리 소자에서 PMMA/그래핀/PMMA 구조를 보여주는 TEM 사진이다.
도 11은 본 발명에 따라 제조한 유기 쌍안정성 메모리 소자에서 측정한 전류-전압 곡선이다.
도 12는 본 발명에 따라 제조한 유기 쌍안정성 메모리 소자에 대한 구부림 테스트(bending test)를 실시한 후 측정한 전류-전압 곡선이다.
도 13은 본 발명에 따라 제조한 유기 쌍안정성 메모리 소자를 구부리기 전의 사이클링-전류 곡선이고, 도 14는 구부린 후의 사이클링-전류 곡선이다.
<도면의 주요 부분에 대한 부호의 설명>
10...소자용 기판 15...하단 전극 20...하부 절연체
30...그래핀 박막 40...상부 절연체 50...샌드위치 구조
55...상단 전극 S...소스 D...드레인
G...컨트롤 게이트 전극
100, 100'...전자 소자 210...기판 215...실리콘 산화막
220...그래파이트화 금속막 230...챔버 235...가스 공급 기구
240...전극 250...전원 260...그래핀 박막

Claims (15)

  1. 소자용 기판;
    하부 절연체와 상부 절연체 사이에 놓인 그래핀 박막을 포함하는 샌드위치 구조; 및
    상기 샌드위치 구조 상의 전극을 포함하되,
    상기 하부 절연체와 상기 상부 절연체는 PVP, PS, PMMA, 및 PI 중 적어도 어느 하나인 전자 소자.
  2. 제1항에 있어서, 상기 소자용 기판과 상기 샌드위치 구조 사이에 하단 전극을 더 포함하는 것을 특징으로 하는 전자 소자.
  3. 제1항에 있어서, 상기 소자용 기판과 상기 샌드위치 구조 사이에 소스와 드레인을 더 포함하는 것을 특징으로 하는 전자 소자.
  4. 청구항 4은(는) 설정등록료 납부시 포기되었습니다.
    제2항에 있어서, 상기 하단 전극은 ITO, Al-도프트 ZnO (AZO), Ga-도프트 ZnO(GZO), Mg-도프트 ZnO(MGO), Mo-도프트 ZnO, In,Ga-코도프트 ZnO (IGZO) 및 그래핀 중 적어도 어느 하나인 것을 특징으로 하는 전자 소자.
  5. 청구항 5은(는) 설정등록료 납부시 포기되었습니다.
    제1항 내지 제4항 중 어느 하나의 항에 있어서, 상기 전극은 Al, Au, Cu, Pt, Ag, W, Ni, Zn, Ti, Zr, Hf, Cd, Pd 및 그래핀 중 적어도 어느 하나인 것을 특징으로 하는 전자 소자.
  6. 삭제
  7. 제1항 내지 제4항 중 어느 하나의 항에 있어서, 상기 그래핀 박막은 기상 탄소 공급원을 이용한 그래핀 증착을 통해 얻어진 시트 형상인 것을 특징으로 하는 전자 소자.
  8. 시트 형상이면서 절연체가 형성된 그래핀 박막을 제작하는 단계;
    상기 절연체가 형성된 그래핀 박막을 상기 소자용 기판 상에 상기 그래핀 박막이 위로 놓이도록 부착하는 단계;
    상기 그래핀 박막 위에 추가 절연체를 형성하는 단계; 및
    상기 추가 절연체 위에 전극을 형성하는 단계를 포함하되,
    상기 절연체와 상기 추가 절연체는 PVP, PS, PMMA, 및 PI 중 적어도 어느 하나로 형성되는 전자 소자 제조 방법.
  9. 소자용 기판 상에 하부 절연체를 형성하는 단계;
    시트 형상이면서 절연체가 형성된 그래핀 박막을 제작하는 단계;
    상기 절연체가 형성된 그래핀 박막을 상기 하부 절연체 위에 상기 그래핀 박막이 놓이도록 부착하는 단계; 및
    상기 절연체 위에 전극을 형성하는 단계를 포함하되,
    상기 절연체와 상기 하부 절연체는 PVP, PS, PMMA, 및 PI 중 적어도 어느 하나로 형성되는 전자 소자 제조 방법.
  10. 제8항 또는 제9항에 있어서, 상기 시트 형상이면서 절연체가 형성된 그래핀 박막을 제작하는 단계는,
    SiO2 기판 위에 그래핀을 증착하는 단계;
    상기 그래핀 위에 절연체를 형성하는 단계; 및
    상기 절연체가 형성된 그래핀을 상기 SiO2 기판으로부터 분리하는 단계를 포함하는 것을 특징으로 하는 전자 소자 제조 방법.
  11. 제8항 또는 제9항에 있어서, 상기 그래핀 박막을 제작하는 단계는,
    그래파이트화 금속막이 형성된 기판을 챔버 내에 장입하는 단계;
    상기 챔버 내에서 상기 그래파이트화 금속막 및 기판 중 적어도 어느 하나에 전류를 흘려 그 때의 전열 효과에 의해 상기 그래파이트화 금속막을 가열하는 단계;
    상기 그래파이트화 금속막이 가열되는 상태에서 상기 챔버 내에 기상 탄소 공급원을 공급하여 상기 그래파이트화 금속막 안에 탄소 성분을 고용시키는 단계;
    상기 전류의 양을 조절하여 상기 그래파이트화 금속막을 제어된 속도로 냉각시킴으로써 상기 고용시킨 탄소 성분으로부터 상기 그래파이트화 금속막 표면에 그래핀을 석출시키는 단계; 및
    산처리에 의해 상기 그래파이트화 금속막을 제거함으로써, 석출된 그래핀을 상기 기판으로부터 분리하는 단계를 포함하는 것을 특징으로 하는 전자 소자 제조 방법.
  12. 제11항에 있어서, 상기 기상 탄소 공급원은 CH4 가스를 포함하는 것을 특징으로 하는 전자 소자 제조 방법.
  13. 제11항에 있어서, 상기 그래핀을 석출시키는 동안 상기 그래파이트화 금속막의 냉각 속도는 초당 1 ~ 50℃인 것을 특징으로 하는 전자 소자 제조 방법.
  14. 청구항 14은(는) 설정등록료 납부시 포기되었습니다.
    제8항 또는 제9항에 있어서,
    상기 하부 절연체 또는 상기 추가 절연체는 스핀 코팅 공정 및 열처리 공정에 의해서 형성되는 전자 소자 제조 방법.
  15. 청구항 15은(는) 설정등록료 납부시 포기되었습니다.
    제10항에 있어서,
    상기 그래핀 위에 형성되는 절연체는 스핀 코팅 공정 및 열처리 공정에 의해서 형성되는 전자 소자 제조 방법.
KR1020090104085A 2009-10-30 2009-10-30 그래핀 박막을 포함하는 전자 소자 및 그 제조 방법 KR101119913B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020090104085A KR101119913B1 (ko) 2009-10-30 2009-10-30 그래핀 박막을 포함하는 전자 소자 및 그 제조 방법
US12/902,783 US8735895B2 (en) 2009-10-30 2010-10-12 Electronic device including graphene thin film and methods of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090104085A KR101119913B1 (ko) 2009-10-30 2009-10-30 그래핀 박막을 포함하는 전자 소자 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20110047454A KR20110047454A (ko) 2011-05-09
KR101119913B1 true KR101119913B1 (ko) 2012-03-05

Family

ID=43924434

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090104085A KR101119913B1 (ko) 2009-10-30 2009-10-30 그래핀 박막을 포함하는 전자 소자 및 그 제조 방법

Country Status (2)

Country Link
US (1) US8735895B2 (ko)
KR (1) KR101119913B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9341656B2 (en) 2012-08-29 2016-05-17 Samsung Electronics Co., Ltd. Nanosensors including graphene and methods of manufacturing the same

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8530886B2 (en) * 2011-03-18 2013-09-10 International Business Machines Corporation Nitride gate dielectric for graphene MOSFET
KR101295664B1 (ko) * 2011-06-24 2013-08-13 그래핀스퀘어 주식회사 안정한 그래핀 필름 및 그의 제조 방법
US8772853B2 (en) * 2011-07-12 2014-07-08 The Regents Of The University Of California All graphene flash memory device
KR101922864B1 (ko) 2011-08-23 2018-11-28 삼성전기 주식회사 적층 세라믹 전자 부품 및 이의 제조방법
US8878157B2 (en) 2011-10-20 2014-11-04 University Of Kansas Semiconductor-graphene hybrids formed using solution growth
KR101292643B1 (ko) * 2011-10-26 2013-08-02 성균관대학교산학협력단 그래핀을 포함하는 전자파 감쇄 및 방열용 필름 및 이를 포함하는 전자기 소자
KR101851570B1 (ko) 2011-12-01 2018-04-25 삼성전자주식회사 그래핀과 폴리머의 복합체 및 그 제조방법
CN102621199B (zh) * 2012-03-08 2015-02-18 中国科学院上海微系统与信息技术研究所 一种石墨烯修饰的Pt电极及检测痕量重金属的方法
US9064842B2 (en) 2012-03-20 2015-06-23 International Business Machines Corporation Semiconductor device including graphene layer and method of making the semiconductor device
FR2989677B1 (fr) * 2012-04-20 2015-06-19 Commissariat Energie Atomique Materiau photosensible et thermoresistant, procede de preparation et utilisation
CN102709293B (zh) * 2012-06-06 2016-03-09 中国科学院物理研究所 基于分立式纳米石墨烯浮栅的新型低压高性能非易失性存储器
US8519450B1 (en) 2012-08-17 2013-08-27 International Business Machines Corporation Graphene-based non-volatile memory
KR20140058969A (ko) * 2012-11-07 2014-05-15 한국전자통신연구원 발광 다이오드 및 그 제조 방법
CN103074680B (zh) * 2013-02-06 2015-07-22 中国科学院物理研究所 一种铪二维原子晶体材料的制备方法
US9178032B2 (en) * 2013-02-15 2015-11-03 Electronics And Telecommunications Research Institute Gas sensor and manufacturing method thereof
KR102113176B1 (ko) 2013-07-16 2020-05-29 삼성디스플레이 주식회사 플렉서블 표시장치 및 그 제조방법
CN104659104B (zh) * 2013-11-15 2018-02-09 中华映管股份有限公司 氧化物半导体组成物、氧化物薄膜晶体管及其制备方法
KR101498493B1 (ko) * 2013-12-09 2015-03-05 경희대학교 산학협력단 비휘발성 메모리 소자 및 그 제조 방법
JP6586094B2 (ja) * 2013-12-27 2019-10-02 ナショナル ユニバーシティ オブ シンガポール グラフェン系磁気抵抗センサー
CN104022160B (zh) * 2014-06-20 2017-04-05 华北水利水电大学 高价态过渡金属掺杂的氧化锌基半导体材料及薄膜晶体管
CN105061763B (zh) * 2015-07-31 2017-09-26 苏州高通新材料科技有限公司 添加磺化石墨烯的高导热高阻隔聚酰亚胺膜及其制备方法
KR102532596B1 (ko) * 2015-10-21 2023-05-15 삼성전자주식회사 밴드갭이 조절된 2d 물질을 이용한 포토 디텍터 및 그 제조방법
KR102509583B1 (ko) * 2016-01-15 2023-03-13 한양대학교 산학협력단 2차원 운모 시트를 포함하는 메모리 소자 및 그 제조 방법
KR102006651B1 (ko) * 2017-06-12 2019-08-02 한국표준과학연구원 나노역학적 바이오센서 및 이의 제조방법
KR102346834B1 (ko) * 2019-11-20 2022-01-04 한양대학교 산학협력단 전이금속 디칼코겐 화합물 기반 광검출기 및 이의 제조 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090010758A (ko) 2007-07-24 2009-01-30 삼성전자주식회사 전하 트랩형 메모리 소자
KR101435999B1 (ko) * 2007-12-07 2014-08-29 삼성전자주식회사 도펀트로 도핑된 산화그라펜의 환원물, 이를 포함하는 박막및 투명전극
JP5551369B2 (ja) * 2008-02-28 2014-07-16 ユー・ディー・シー アイルランド リミテッド 有機電界発光素子
US8227842B2 (en) * 2009-09-21 2012-07-24 Hitachi Global Storage Technologies Netherlands B.V. Quantum well graphene structure

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9341656B2 (en) 2012-08-29 2016-05-17 Samsung Electronics Co., Ltd. Nanosensors including graphene and methods of manufacturing the same

Also Published As

Publication number Publication date
US20110101365A1 (en) 2011-05-05
US8735895B2 (en) 2014-05-27
KR20110047454A (ko) 2011-05-09

Similar Documents

Publication Publication Date Title
KR101119913B1 (ko) 그래핀 박막을 포함하는 전자 소자 및 그 제조 방법
KR101154347B1 (ko) 그래핀 박막과 나노 입자를 이용한 광검출기 및 그 제조 방법
US8641915B2 (en) Electronic device utilizing graphene electrodes and organic/inorganic hybrid composites and method of manufacturing the electronic device
US8952356B2 (en) Semiconductor device, method of manufacturing the same, and electronic device including the semiconductor device
Lin et al. Carrier transport mechanism in a nanoparticle-incorporated organic bistable memory device
JP5193946B2 (ja) 薄膜トランジスタの製造方法
KR101712003B1 (ko) 2d 적층형 복합구조 쌍안정성 비휘발성 메모리 소자 및 그 제작 방법
WO2020147584A1 (zh) 一种具有多值存储能力的各向异性浮栅存储器
WO2013015460A1 (ko) 그라펜 시트， 이를 포함하는 투명 전극， 활성층， 이를 구비한 표시소자， 전자소자， 광전소자， 배터리， 태양전지 및 염료감응 태양전지
KR101093657B1 (ko) 열저항가열방식을 이용한 그래핀막 제조 방법
US11699767B2 (en) Transparent electrode solar cell
KR101173381B1 (ko) 1차원 구조물을 포함하는 전자 소자 및 그 제조 방법
KR101377591B1 (ko) 그라펜 시트, 이를 포함하는 투명 전극, 활성층, 이를 구비한 표시소자, 전자소자, 광전소자, 배터리, 태양전지 및 염료감응 태양전지
Shao et al. CdS Nanoribbon‐Based Resistive Switches with Ultrawidely Tunable Power by Surface Charge Transfer Doping
WO2023045198A1 (zh) 一种增强有机半导体薄膜聚集态稳定性的方法
CN104979038B (zh) 拓扑绝缘体/石墨烯复合柔性透明导电薄膜及其制备方法与应用
KR101584222B1 (ko) 그래핀 박막 이송 방법 및 이를 이용한 소자
Bhattacharjee et al. Polyvinyl-alcohol based devices with highly conductive, optically active boron-doped ZnO nanoparticles for efficient resistive-switching at ultralow operating voltage
CN110854268B (zh) 一种消除有机场效应晶体管光响应的方法
US10170629B2 (en) Field-effect transistor and the manufacturing method
KR102072888B1 (ko) 산화 그래핀을 적용한 그래핀의 도핑 방법 및 그 도핑된 그래핀
Salaoru et al. Small organic molecules for electrically re-writable non-volatile polymer memory devices
KR101279990B1 (ko) 그라펜 시트, 이를 포함하는 투명 전극, 활성층, 이를 구비한 표시소자, 전자소자, 광전소자, 배터리, 태양전지 및 염료감응 태양전지
US11948793B2 (en) Field effect transistor based on graphene nanoribbon and method for making the same
Liu et al. Atomic crystals resistive switching memory

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150202

Year of fee payment: 4