KR101109356B1 - Method for manufacturing the embedded printed circuit board - Google Patents

Method for manufacturing the embedded printed circuit board Download PDF

Info

Publication number
KR101109356B1
KR101109356B1 KR1020100102461A KR20100102461A KR101109356B1 KR 101109356 B1 KR101109356 B1 KR 101109356B1 KR 1020100102461 A KR1020100102461 A KR 1020100102461A KR 20100102461 A KR20100102461 A KR 20100102461A KR 101109356 B1 KR101109356 B1 KR 101109356B1
Authority
KR
South Korea
Prior art keywords
insulating layer
semi
printed circuit
cured insulating
circuit board
Prior art date
Application number
KR1020100102461A
Other languages
Korean (ko)
Inventor
박진선
이승은
이상철
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020100102461A priority Critical patent/KR101109356B1/en
Priority to JP2010273936A priority patent/JP2012089812A/en
Application granted granted Critical
Publication of KR101109356B1 publication Critical patent/KR101109356B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10681—Tape Carrier Package [TCP]; Flexible sheet connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0191—Using tape or non-metallic foil in a process, e.g. during filling of a hole with conductive paste

Abstract

PURPOSE: An embedded printed circuit board manufacturing method is provided to use a semi-hardening insulating layer with an adjustable thickness, thereby improving filling properties of a cavity. CONSTITUTION: A first structure(110) comprises a first metal layer(112), a first hardening insulating layer(114), and a first semi-hardening insulating layer(116). A second structure(120) comprises a second metal layer(122), a second hardening insulating layer(124), and a second semi-hardening insulating layer(126). An internal layer material(130) which includes a cavity(132) is laminated on the first semi-hardening insulating layer. An electronic device(140) is fixed on the surface of the first semi-hardening insulating layer. The first semi-hardening insulating layer and second semi-hardening insulating layer are arranged by facing each other. The electronic device is embedded by compressing the first structure and second structure in an internal layer material direction.

Description

임베디드 인쇄회로기판의 제조방법{METHOD FOR MANUFACTURING THE EMBEDDED PRINTED CIRCUIT BOARD}Manufacturing Method for Embedded Printed Circuit Boards {METHOD FOR MANUFACTURING THE EMBEDDED PRINTED CIRCUIT BOARD}

본 발명은 임베디드 인쇄회로기판의 제조방법에 관한 것이다.
The present invention relates to a method of manufacturing an embedded printed circuit board.

근래 전자기기 제품의 소형, 경량화 추세에 따라 반도체 소자 등의 전자소자를 내장한 인쇄회로기판의 개발이 주목을 받고 있다. Recently, with the trend of miniaturization and light weight of electronic products, development of printed circuit boards incorporating electronic devices such as semiconductor devices has been attracting attention.

전자소자 내장형 인쇄회로기판을 구현하기 위해 인쇄회로기판에 IC(Interated Circuit) 칩 등의 반도체 소자를 실장하는 표면 실장기술이 많이 존재하며, 이러한 기술로는 와이어 본딩(Wire Bonding), 플립 칩(Flip Chip) 등의 방법이 있다. In order to realize printed circuit boards embedded with electronic devices, there are many surface mounting technologies for mounting semiconductor devices such as IC (Interated Circuit) chips on printed circuit boards. Such technologies include wire bonding and flip chips. Chip).

여기서, 와이어 본딩에 의한 실장방법은 인쇄회로기판에 설계회로가 인쇄된 전자소자를 접착제를 이용하여 인쇄회로기판에 본딩시키고, 인쇄회로기판의 리드 프레임과 전자소자의 금속 단자(즉, 패드) 간에 정보 송수신을 위해 금속 와이어로 접속시킨 후 전자소자 및 와이어를 열경화성 수지 또는 열가소성 수지 등으로 몰딩(molding) 시키는 것이다. Here, the mounting method by wire bonding bonds an electronic device printed on a printed circuit board to a printed circuit board using an adhesive, and between the lead frame of the printed circuit board and the metal terminal (ie, pad) of the electronic device. After connecting with a metal wire for transmitting and receiving information, the electronic device and the wire are molded with a thermosetting resin or a thermoplastic resin.

또한, 플립 칩에 의한 실장방법은 전자소자에 금, 솔더 혹은 기타 금속 등의 소재로 수십 ㎛ 크기에서 수백 ㎛ 크기의 외부 접속 단자(즉, 범프)를 형성하고, 기존의 와이어 본딩에 의한 실장방법과 반대로, 범프가 형성된 전자소자를 뒤집어(flip) 표면이 기판 방향을 향하도록 실장시키는 것이다. In addition, the mounting method using a flip chip forms an external connection terminal (that is, a bump) of several tens of micrometers to several hundreds of micrometers in a material such as gold, solder, or other metal in an electronic device, and is mounted by conventional wire bonding. On the contrary, the bump-shaped electronic device is flipped and mounted so that the surface faces the substrate.

그러나, 이러한 표면 실장방법은 전자소자를 인쇄회로기판의 표면에 실장하는 것으로, 실장 후 전체 두께가 인쇄회로기판 및 전자소자의 두께의 합보다 작아질 수 없어 고밀도화에 어려움이 있었다. However, such a surface mounting method is to mount the electronic device on the surface of the printed circuit board, it is difficult to increase the density since the overall thickness after mounting can not be smaller than the sum of the thickness of the printed circuit board and the electronic device.

이러한 문제점을 해결하기 위해, 전자소자를 인쇄회로기판 내, 즉, 외부가 아닌 인쇄회로기판의 내부에 실장하고 빌드업(Build-up)층을 형성시켜 전기적 접속을 함으로써 소형화 및 고밀도화를 추구하고자 하는 방법이 나타나고 있다.
In order to solve this problem, the electronic device is mounted in the printed circuit board, that is, the inside of the printed circuit board, not the outside, and build-up layer is formed to achieve the miniaturization and high density by making electrical connection. The way is coming.

도 1 내지 도 4는 종래기술에 따른 전자소자 내장형 인쇄회로기판의 제조방법을 설명하기 위한 공정단면도로서, 이를 참조하여 그 제조방법을 설명하면 다음과 같다. 1 to 4 are cross-sectional views illustrating a method of manufacturing an electronic device-embedded printed circuit board according to the related art, which will be described below with reference to this method.

먼저, 동박적층판에 내층 회로층(11) 및 전자소자(14;도 2 참조)를 수용하기 위한 캐비티(cavity; 12)가 형성된 코어기판(10)을 제조하고, 코어기판(10)의 일면에 전자소자를 지지하기 위한 테이프(13)를 부착한다(도 1 참조). First, a core substrate 10 having a cavity 12 formed therein for accommodating an inner circuit layer 11 and an electronic device 14 (see FIG. 2) in a copper clad laminate is manufactured, and on one surface of the core substrate 10. The tape 13 for supporting the electronic device is attached (see Fig. 1).

다음, 전극단자(15)를 갖는 전자소자(14)가 캐비티(12)에 수용되도록 테이프(13)에 전자소자(14)을 페이스-업(face-up) 상태로 부착한다. 다음, 테이프(13)가 부착되지 않은 코어기판(10)의 타면에 전자소자(14)와 캐비티(12) 사이의 공간을 포함하여 제1 절연층(16)을 형성한 후 경화시킨다(도 2 참조).Next, the electronic device 14 is attached to the tape 13 in a face-up state so that the electronic device 14 having the electrode terminal 15 is accommodated in the cavity 12. Next, the first insulating layer 16 is formed on the other surface of the core substrate 10 to which the tape 13 is not attached, including the space between the electronic element 14 and the cavity 12, and then cured (FIG. 2). Reference).

다음, 코어기판(10)의 일면에 부착된 테이프(13;도 2 참조)를 제거하고, 테이프(13)가 제거된 코어기판(10)의 타면에 제2 절연층(17)을 형성한다(도 3 참조).Next, the tape 13 (see FIG. 2) attached to one surface of the core substrate 10 is removed, and the second insulating layer 17 is formed on the other surface of the core substrate 10 from which the tape 13 is removed ( 3).

마지막으로, 내층 회로층(11) 또는 전자소자(14)의 전극단자(15)와 연결되는 비아(19)를 갖는 외층 회로층(18)을 제1 절연층(16) 또는 제2 절연층(17)에 형성한다(도 4 참조).
Finally, the outer circuit layer 18 having the via 19 connected to the inner circuit layer 11 or the electrode terminal 15 of the electronic device 14 may be formed of the first insulating layer 16 or the second insulating layer ( 17) (see FIG. 4).

그러나, 도 1 내지 도 4에 도시된 종래기술에 의해 전자소자(14)를 인쇄회로기판에 내장하는 경우, 전자소자(14)을 지지하기 위해 지지용 테이프(13)가 사용되고, 추후 제거되기 때문에 제조비용이 증가할 뿐만 아니라, 테이프(13)를 탈부착하는 하는 테이핑(taping) 공정으로 인해 제조공정이 복잡해지는 문제점이 있었다. However, when the electronic device 14 is embedded in the printed circuit board according to the prior art shown in Figs. 1 to 4, since the supporting tape 13 is used to support the electronic device 14, it is later removed. In addition to an increase in manufacturing cost, there is a problem in that the manufacturing process is complicated due to a taping process of detaching and attaching the tape 13.

또한, 테이프(13)로 전자소자(14)을 지지한 상태에서 테이프(13)가 부착되지 않은 면에 제1 절연층(16)을 형성한 후, 테이프(13)를 제거한 후 테이프(13)가 제거된 코어층(10)의 일면에 재차 제2 절연층(17)을 형성하기 때문에 공정시간이 길어지는 문제점이 있었다. In addition, after the first insulating layer 16 is formed on the surface where the tape 13 is not attached while the electronic device 14 is supported by the tape 13, the tape 13 is removed and then the tape 13 is removed. Since the second insulating layer 17 is once again formed on one surface of the core layer 10 from which is removed, there is a problem in that the process time is long.

더 나아가, 상기 제1 절연층(16) 또는 제2 절연층(17)에 사용되는 프리프레그(prepreg) 또는 RCC(Resin Coated Copper)는 적층 조건 및 제품 설계에 따라 흐름성이 달라지기 때문에, 반경화 상태의 제1 절연층(16) 또는 제2 절연층(17)을 코어기판(10)에 적층하는 것만으로는 인쇄회로기판의 절연거리가 균일하게 구현되지 않았고, 그 결과 제품의 전기적 특성이 일정하게 유지될 수 없는 문제점이 있었다.Furthermore, the prepreg or Resin Coated Copper (RCC) used for the first insulating layer 16 or the second insulating layer 17 has a radius of flow since the flowability varies depending on the lamination conditions and the product design. By simply stacking the first insulating layer 16 or the second insulating layer 17 in the normalized state on the core substrate 10, the insulation distance of the printed circuit board was not uniformly realized. As a result, the electrical characteristics of the product There was a problem that could not be kept constant.

또한, 불균일한 절연거리로 인해 인쇄회로기판의 외부로부터 작용하는 응력에 의한 휨(warpage)이 일어날 수 있는 문제점이 있었다.
In addition, there is a problem that warpage may occur due to the stress acting from the outside of the printed circuit board due to the non-uniform insulation distance.

본 발명은 상기와 같은 종래기술의 문제점을 해결하고자 창출된 것으로, 본 발명의 목적은 절연거리가 일정한 임베디드 인쇄회로기판을 구현함으로써, 인쇄회로기판의 전기적 특성을 일정하게 유지하고, 휨 문제를 개선하며, 내장 밀집도가 향상된 임베디드 인쇄회로기판의 제조방법을 제공하기 위한 것이다.
The present invention was created to solve the problems of the prior art as described above, an object of the present invention by implementing an embedded printed circuit board with a constant insulation distance, to maintain a constant electrical characteristics of the printed circuit board, to improve the bending problem And, to provide a method of manufacturing an embedded printed circuit board with improved built-in density.

본 발명의 바람직한 실시예에 따른 임베디드 인쇄회로기판의 제조방법은, (A) 제1 금속층, 제1 경화 절연층, 제1 반경화 절연층이 순서대로 적층된 제1 구조체 및 제2 금속층, 제2 경화 절연층, 제2 반경화 절연층이 순서대로 적층된 제2 구조체를 구비하는 단계, (B) 상기 제1 반경화 절연층 상에 캐비티가 구비된 내층 기재를 적층하고, 상기 캐비티에 배치되도록 상기 제1 반경화 절연층 표면에 반도체칩을 고정하는 단계 및 (C) 상기 제1 반경화 절연층과 상기 제2 반경화 절연층이 서로 마주보도록 배치하고, 상기 내층 기재 방향으로 상기 제1 구조체와 상기 제2 구조체를 압착하여 상기 반도체칩을 임베딩하는 단계를 포함하는 것을 특징으로 한다.According to a preferred embodiment of the present invention, a method of manufacturing an embedded printed circuit board includes: (A) a first structure and a second metal layer in which a first metal layer, a first hardened insulating layer, and a first semi-hardened insulating layer are sequentially stacked; 2) providing a second structure in which a cured insulating layer and a second semi-cured insulating layer are laminated in this order; (B) laminating an inner substrate having a cavity on the first semi-cured insulating layer, and placing the cavity in the cavity; Fixing the semiconductor chip to the surface of the first semi-cured insulating layer so that the first semi-cured insulating layer and the second semi-cured insulating layer face each other, and the first semi-cured insulating layer so as to face each other, And compressing the structure and the second structure to embed the semiconductor chip.

또한, 상기 (A) 단계에서, 상기 제1 금속층 및 상기 제2 금속층은 구리로 형성된 것을 특징으로 한다.Further, in the step (A), the first metal layer and the second metal layer is characterized in that formed of copper.

또한, 상기 (A) 단계에서, 상기 제1 경화 절연층 및 상기 제2 경화 절연층은 열경화성 절연재로 형성되고, 실리카 필러(silica filler) 또는 유리 섬유(glass fiber)를 포함하는 것을 특징으로 한다.In addition, in the step (A), the first cured insulating layer and the second cured insulating layer is formed of a thermosetting insulating material, characterized in that it comprises a silica filler (silica filler) or glass fiber (glass fiber).

또한, 상기 (A) 단계에서, 상기 제1 반경화 절연층 및 상기 제2 반경화 절연층은 열경화성 절연재로 형성되고, 실리카 필러(silica filler)를 포함하는 것을 특징으로 한다. In addition, in the step (A), the first semi-cured insulating layer and the second semi-cured insulating layer is formed of a thermosetting insulating material, characterized in that it comprises a silica filler (silica filler).

또한, 상기 (A) 단계에서, 상기 제2 반경화 절연층의 두께는 상기 제1 반경화 절연층의 두께보다 두꺼운 것을 특징으로 한다.In addition, in the step (A), the thickness of the second semi-hardened insulating layer is characterized in that thicker than the thickness of the first semi-cured insulating layer.

또한, 상기 (A) 단계에서, 상기 제1 경화 절연층의 두께와 상기 제2 경화 절연층의 두께가 동일한 것을 특징으로 한다.In addition, in the step (A), the thickness of the first cured insulating layer and the thickness of the second cured insulating layer is characterized in that the same.

또한, 상기 제1 경화 절연층 및 상기 제2 경화 절연층은 두께가 20㎛ 이상 50㎛ 이하인 것을 특징으로 한다.The first cured insulating layer and the second cured insulating layer may have a thickness of 20 µm or more and 50 µm or less.

또한, 상기 제1 반경화 절연층 및 상기 제2 반경화 절연층은 두께가 2㎛ 이상 10㎛ 이하인 것을 특징으로 한다.In addition, the first semi-cured insulating layer and the second semi-cured insulating layer is characterized in that the thickness is not less than 2㎛ 10㎛.

또한, 상기 제1 반경화 절연층 및 상기 제2 반경화 절연층은 경화율이 25% 이상인 것을 특징으로 한다.
In addition, the first semi-cured insulating layer and the second semi-cured insulating layer is characterized in that the curing rate of 25% or more.

본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로부터 더욱 명백해 질 것이다. The features and advantages of the present invention will become more apparent from the following detailed description based on the accompanying drawings.

이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
Prior to this, terms and words used in the present specification and claims should not be construed in a conventional and dictionary sense, and the inventor may appropriately define the concept of a term in order to best describe its invention The present invention should be construed in accordance with the spirit and scope of the present invention.

본 발명에 따른 임베디드 인쇄회로기판의 제조방법은, 절연거리가 균일한 임베디드 인쇄회로기판 구현이 가능하여, 인쇄회로기판의 전기적 특성을 일정하게 유지할 수 있는 장점이 있다. The method of manufacturing an embedded printed circuit board according to the present invention may implement an embedded printed circuit board having a uniform insulation distance, and thus may maintain the electrical characteristics of the printed circuit board.

또한, 두께가 조절 가능한 반경화 절연층을 사용하여 캐비티의 충진성을 향상시킴으로써, 전자소자의 내장 신뢰도를 개선할 수 있다는 장점이 있다. In addition, by using the semi-hardened insulating layer is adjustable in thickness to improve the filling of the cavity, there is an advantage that the built-in reliability of the electronic device can be improved.

또한, 전자소자 지지용 테이프를 탈부착하는 테이핑(taping) 공정이 불필요하기 때문에 제조비용이 감소할 뿐만 아니라, 공정시간을 효과적으로 단축시킬 수 있는 장점이 있다. In addition, since the taping process of attaching and detaching the tape for supporting the electronic device is unnecessary, the manufacturing cost is reduced and the process time can be effectively shortened.

더 나아가, 전자소자를 기준으로 절연층 및 금속층이 상하 대칭적으로 적층된 구조를 형성함으로써, 인쇄회로기판에 작용하는 응력에 의해 발생하는 휨(Warpage) 문제를 개선할 수 있다는 장점이 있다.
Furthermore, by forming a structure in which the insulating layer and the metal layer are symmetrically stacked on the basis of the electronic device, there is an advantage that the warpage problem caused by the stress acting on the printed circuit board can be improved.

도 1 내지 도 4는 종래기술에 따른 임베디드 인쇄회로기판의 제조방법을 공정 순서대로 도시한 단면도; 및
도 5 내지 도 10은 본 발명의 바람직한 실시예에 따른 임베디드 인쇄회로기판의 제조방법을 공정 순서대로 도시한 단면도이다.1 to 4 are cross-sectional views showing a method of manufacturing an embedded printed circuit board according to the prior art in the order of processes; And
5 to 10 are cross-sectional views illustrating a method of manufacturing an embedded printed circuit board according to a preferred embodiment of the present invention in the order of process.

본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되어지는 이하의 상세한 설명과 바람직한 실시예로부터 더욱 명백해 질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들어 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.The objects, specific advantages, and novel features of the present invention will become more apparent from the following detailed description and preferred embodiments in conjunction with the accompanying drawings. In the present specification, in adding reference numerals to the components of each drawing, it should be noted that the same components as long as possible to have the same number, even if displayed on different drawings. In the following description, well-known functions or constructions are not described in detail since they would obscure the invention in unnecessary detail.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 5 내지 도 10은 본 발명의 바람직한 실시예에 따른 임베디드 인쇄회로기판의 제조방법을 공정 순서대로 도시한 단면도이다.
5 to 10 are cross-sectional views illustrating a method of manufacturing an embedded printed circuit board according to a preferred embodiment of the present invention in the order of process.

먼저, 도 5 및 도 6에 도시한 바와 같이, 제1 금속층(112), 제1 경화 절연층(114), 제1 반경화 절연층(116)이 순서대로 적층된 제1 구조체(110)(도 5 참조) 및 제2 금속층(122), 제2 경화 절연층(124), 제2 반경화 절연층(126)이 순서대로 적층된 제2 구조체(120)(도 6 참조)를 구비한다.
First, as shown in FIGS. 5 and 6, the first structure 110 in which the first metal layer 112, the first hardened insulating layer 114, and the first semi-hardened insulating layer 116 are laminated in this order ( 5) and a second structure 120 (see FIG. 6) in which a second metal layer 122, a second hardened insulating layer 124, and a second semi-hardened insulating layer 126 are stacked in this order.

상기 제1 금속층(112) 또는 상기 제2 금속층(122)은, 본 발명에 따라 제조된 임베디드 인쇄회로기판을 사용한 빌드업 기판 또는 전자소자(140) 패키지 기판을 제작함에 있어서, 선택적으로 패터닝되어 회로층으로 형성될 구성이다. 따라서, 그 구성 재질에는 제한이 없으나, 일반적으로 사용되는 동박으로 형성함이 바람직하다.
The first metal layer 112 or the second metal layer 122 is selectively patterned in fabricating a build-up substrate or an electronic device 140 package substrate using an embedded printed circuit board manufactured according to the present invention. It is a configuration to be formed in layers. Therefore, there is no restriction | limiting in the constituent material, It is preferable to form with copper foil generally used.

상기 제1 경화 절연층(114) 또는 상기 제2 경화 절연층(124)은 열 경화성 절연재 속에 보강재를 함유시켜 형성된다. 여기서, 열 경화성 절연재로는 에폭시계 수지, BT수지, SiO2가 사용될 수 있고, 보강재로는 실리카 필러(silica filler) 또는 세라믹스계 필러 등과 같은 필러나, 유리 섬유(glass fiber) 또는 아라미드 섬유 등과 같은 섬유를 포함할 수 있다. 열 경화성 절연재에 보강재를 함유시켜 경화 절연층(114,124)을 형성하게 되면, 열 경화성 절연재만을 사용한 경우와 비교하여, 인쇄회로기판에 작용하는 응력에 대한 저항력이 강해지고, 강성이 증대된다. 따라서, 인쇄회로기판의 휨 문제를 개선할 수 있고, 층간 절연거리를 일정하게 유지할 수 있다. The first cured insulating layer 114 or the second cured insulating layer 124 is formed by containing a reinforcing material in a thermosetting insulating material. Here, the epoxy resin, BT resin, SiO 2 may be used as the heat curable insulating material, fillers such as silica filler or ceramic filler, or glass fiber or aramid fiber, etc. Fiber may be included. When the curable insulating layers 114 and 124 are formed by including the reinforcing material in the thermosetting insulating material, the resistance to stress acting on the printed circuit board becomes stronger and the rigidity is increased as compared with the case where only the thermosetting insulating material is used. Therefore, the warpage problem of the printed circuit board can be improved, and the interlayer insulation distance can be kept constant.

제1 경화 절연층(114)은 제1 금속층(112)에 적층된 후, 완전 경화 상태(C-stage)가 되고, 제2 경화 절연층(124)은 제2 금속층(122)에 적층된 후, 완전 경화 상태(C-stage)가 된다. 인쇄회로기판의 상하 대칭 구조를 구현함으로써 전체적인 휨 문제를 개선하기 위해서는, 제1 경화 절연층(114)의 두께(T1)와 제2 경화 절연층(124)의 두께(T3)가 동일하게 형성되도록 구조체를 구성하는 것이 바람직하다. 또한, 제1 경화 절연층(114) 및 제2 경화 절연층(124)이 금속층(112,122)에 적층된 후, 완전 경화 상태가 되고, 제조공정이 완료된 후에도 초기 설계 값이 그대로 유지되며, 빌드업 기판 제조시, 비아가 형성되는 부분이므로, 인쇄회로기판의 전체적인 크기나 두께 및 비아의 높이를 고려하여 볼 때, 20㎛ 이상 50㎛ 이하의 두께를 갖는 구성으로 선택하는 것이 바람직하다.
After the first hardened insulating layer 114 is laminated to the first metal layer 112, the curing state (C-stage), the second hardened insulating layer 124 is laminated to the second metal layer 122 , The state of complete curing (C-stage). In order to improve the overall bending problem by implementing the vertically symmetrical structure of the printed circuit board, the thickness T1 of the first hardened insulating layer 114 and the thickness T3 of the second hardened insulating layer 124 are formed to be the same. It is desirable to construct the structure. In addition, after the first cured insulating layer 114 and the second cured insulating layer 124 are laminated to the metal layers 112 and 122, the cured insulating layer 114 and the second cured insulating layer 124 are completely cured, and the initial design value is maintained even after the manufacturing process is completed. Since the vias are formed when manufacturing the substrate, it is preferable to select a configuration having a thickness of 20 µm or more and 50 µm or less, in consideration of the overall size or thickness of the printed circuit board and the height of the vias.

상기 제1 반경화 절연층(116) 또는 상기 제2 반경화 절연층(126)은 열 경화성 절연재 속에 보강재를 함유시켜 형성된다. 여기서, 열 경화성 절연재로는 에폭시계 수지, BT수지, SiO2가 사용될 수 있고, 보강재로는 실리카 필러(silica filler) 또는 세라믹스계 필러 등을 포함할 수 있다. 열 경화성 절연재에 실리카 필러(silica filler) 또는 세라믹스계 필러 등의 보강재를 함유시켜 반경화 절연층(116,126)을 형성하게 되면, 절연층의 열팽창 계수가 낮아지고, 유리섬유(glass fiber)를 더 함유한 제1 경화 절연층(114), 제2 경화 절연층(124)보다 유동성이 뛰어나, 후술할 공정에서 전자소자(140)를 임베딩할 시, 내층 기재(130)에 형성된 캐비티(132)를 효율적으로 충진할 수 있다. The first semi-cured insulating layer 116 or the second semi-cured insulating layer 126 is formed by containing a reinforcing material in a thermosetting insulating material. Here, the epoxy resin, BT resin, SiO 2 may be used as the thermosetting insulating material, and the reinforcing material may include a silica filler or a ceramic filler. When the semi-hardened insulating layers 116 and 126 are formed by containing a reinforcing material such as a silica filler or a ceramic filler in the thermosetting insulating material, the thermal expansion coefficient of the insulating layer is lowered, and further contains glass fiber. The fluidity is higher than that of the first and second curing insulating layers 114 and 124, and when the electronic device 140 is embedded in a process to be described later, the cavity 132 formed on the inner substrate 130 may be efficiently removed. Can be filled with

또한, 제1 반경화 절연층(116)은 제1 경화 절연층(114)에 반경화 상태(B-stage)로 적층되고, 제2 반경화 절연층(126)은 제2 경화 절연층(116)에 반경화 상태(B-stage)로 적층된다.In addition, the first semi-hardened insulating layer 116 is laminated to the first hardened insulating layer 114 in a semi-cured state (B-stage), and the second semi-hardened insulating layer 126 is the second hardened insulating layer 116. ) In a semi-cured state (B-stage).

또한, 제1 반경화 절연층(116)은 전자소자(140)를 고정시키는 역할을 하는 층으로서, 만일 그 두께(T2)가 2㎛보다 작으면, 반경화 절연층의 점착성이 떨어져 전자소자(140)를 고정시킬 수가 없고, 반대로 그 두께(T2)가 20㎛보다 크면, 적층 과정에서 전자소자(140)가 움직일 수 있다. 한편, 10㎛보다 두꺼운 반경화 절연층으로 인쇄회로기판을 제작하게 되면, 최종 구조물의 부피가 커지므로, 전자 제품의 소형화, 경박 단소화 추세에 적절하지 않다. 따라서, 제1 반경화 절연층(116)은 2㎛ 이상 10㎛ 이하의 두께를 갖는 것이 바람직하다.In addition, the first semi-hardened insulating layer 116 is a layer that serves to fix the electronic device 140, if the thickness T2 is less than 2㎛, the adhesiveness of the semi-hardened insulating layer is inferior to the electronic device ( If the thickness T2 is greater than 20 μm, the electronic device 140 may move during the lamination process. On the other hand, when the printed circuit board is manufactured with a semi-hardened insulating layer thicker than 10㎛, the final structure is large, which is not suitable for the trend of miniaturization and light weight of electronic products. Therefore, it is preferable that the 1st semi-hardened insulating layer 116 has a thickness of 2 micrometers or more and 10 micrometers or less.

한편, 제2 반경화 절연층(126)의 두께(T4)는 제1 반경화 절연층(116)의 두께(T2)보다 두꺼운 것이 바람직하다. 제2 반경화 절연층(126)은 제2 구조체(120)를 구성하며, 전자소자(140)가 제1 구조체(110)에 고정된 후, 전자소자(140)를 사이에 두고, 제1 구조체(110)와 제2 구조체(120)를 압착하는 과정에서 전자소자(140) 주위의 캐비티(132)를 충진하는 역할을 한다. 따라서, 제2 반경화 절연층(126)의 두께(T4)는 내장되는 전자소자(140)의 두께에 따라 유동적으로 조절이 가능하도록 구성된다.Meanwhile, the thickness T4 of the second semi-cured insulating layer 126 is preferably thicker than the thickness T2 of the first semi-cured insulating layer 116. The second semi-hardened insulating layer 126 constitutes the second structure 120, and after the electronic device 140 is fixed to the first structure 110, the first structure 110 with the electronic device 140 interposed therebetween. In the process of compressing the 110 and the second structure 120, the cavity 132 fills the cavity 132 around the electronic device 140. Therefore, the thickness T4 of the second semi-hardened insulating layer 126 is configured to be flexibly adjusted according to the thickness of the electronic device 140 embedded therein.

또한, 25% 미만의 열경화율을 갖는 절연층에서는 전자소자(140)가 고정되지 않기 때문에, 제1 반경화 절연층(116) 및 제2 반경화 절연층(126)은 SMT(Surface Mounting Technology) 작업 시, 40도 이상 100도 이하의 작업 환경에서 레진 경화율이 25%이상인 것이 바람직하다. 여기서, 상기 경화율은, 경화 전의 절연재 조성물과 경화 후의 절연재 조성물에 함유되는 경화 성분의 FT-IR의 성분 피크 강도로부터 산출할 수 있다. 예를 들어, 경화 전의 절연재 조성물에 있어서의 경화 성분의 피크 강도를 I0, 경화 후의 절연재 조성물에 있어서의 경화 성분의 피크 강도를 I1으로 하면, 다음 식에 의하여 경화율을 산출할 수 있다. [ 경화율(%)={(I0-I1)/I0} X 100 ] 또한, DSC의 흡열/발열 피크 강도로부터 산출하는 것도 가능하다.
In addition, since the electronic device 140 is not fixed in the insulating layer having a thermal curing rate of less than 25%, the first semi-cured insulating layer 116 and the second semi-cured insulating layer 126 may have surface mounting technology (SMT). At the time of work, it is preferable that resin hardening rate is 25% or more in the working environment of 40 degrees or more and 100 degrees or less. Here, the said hardening rate can be computed from the component peak intensity of FT-IR of the hardening component contained in the insulating material composition before hardening, and the insulating material composition after hardening. For example, if the peak intensity of the curing component in the peak intensity of the curable component of the insulating composition before curing to I 0, an insulating material composition after curing by I 1, it is possible to calculate the curing rate by the following formula: [Cure rate (%) = {(I 0 -I 1 ) / I 0 } X 100] It is also possible to calculate from the endothermic / exothermic peak intensity of DSC.

다음, 도 7에 도시한 바와 같이, 제1 반경화 절연층(116) 상에 캐비티(132)가 구비된 내층 기재(130)를 적층하고, 캐비티(132)에 배치되도록 제1 반경화 절연층(116) 표면에 전자소자(140)를 고정한다.Next, as illustrated in FIG. 7, an inner layer substrate 130 having a cavity 132 is stacked on the first semi-cured insulating layer 116, and the first semi-cured insulating layer is disposed on the cavity 132. The electronic device 140 is fixed to the surface 116.

여기서, 레이저 등을 이용하여, 내장하고자 하는 전자소자(140)의 크기보다 큰 캐비티(132)를 내층 기재(130)에 형성하고, 내층 기재(130)를 제1 반경화 절연층(116)에 적층한다. 여기서, 내층 기재(130)는 완전 경화된 상태의 절연층 또는 금속층으로 구성될 수 있다. 이후, 캐비티(132)에 배치되도록 전자소자(140)를 제1 반경화 절연층(116)에 고정한다. 한편, 제1 반경화 절연층(116)에 전자소자(140)를 고정한 후, 전자소자(140)가 관통하도록 캐비티(132)를 배치하여 내층 기재(130)를 제1 반경화 절연층(116)에 적층하는 것도 가능하다.
Here, using a laser or the like, a cavity 132 larger than the size of the electronic device 140 to be embedded is formed in the inner layer substrate 130, and the inner layer substrate 130 is formed in the first semi-cured insulating layer 116. Laminated. Here, the inner layer substrate 130 may be composed of an insulating layer or a metal layer in a fully cured state. Thereafter, the electronic device 140 is fixed to the first semi-hardened insulating layer 116 to be disposed in the cavity 132. Meanwhile, after fixing the electronic device 140 to the first semi-cured insulating layer 116, the cavity 132 is disposed so that the electronic device 140 penetrates, thereby forming the inner substrate 130 on the first semi-cured insulating layer 116. It is also possible to laminate in).

다음, 도 8 및 도 9에 도시한 바와 같이, 제1 반경화 절연층(116)과 제2 반경화 절연층(126)이 서로 마주보도록 배치하고, 내층 기재(130) 방향으로 제1 구조체(110)와 제2 구조체(120)를 압착하여 전자소자(140)를 임베딩한다. Next, as shown in FIGS. 8 and 9, the first semi-cured insulating layer 116 and the second semi-cured insulating layer 126 are disposed to face each other, and the first structure (in the direction of the inner layer substrate 130). The electronic device 140 is embedded by compressing the 110 and the second structure 120.

제2 구조체(120)를 구성하는 제2 반경화 절연층(126)은 전자소자(140)를 임베딩하기 위한 자재로서, 캐비티(132)에 전자소자(140)를 배치하고 남은 공간을 충진하는 역할을 한다. 본 발명에 따른 임베디드 인쇄회로기판의 제조 공정에서, 제2 반경화 절연층(126)의 두께(T4)는 내장되는 전자소자(140)의 두께에 따라 유동적으로 선택하여 구성하는 것이 가능하다.
The second semi-hardened insulating layer 126 constituting the second structure 120 is a material for embedding the electronic device 140, and serves to fill the remaining space after disposing the electronic device 140 in the cavity 132. Do it. In the manufacturing process of the embedded printed circuit board according to the present invention, the thickness T4 of the second semi-hardened insulating layer 126 may be flexibly selected and configured according to the thickness of the electronic device 140 embedded therein.

다음, 도 10에 도시한 바와 같이, 전자소자(140)를 임베딩한 이후, 인쇄회로기판을 경화시킨다. 경화 공정이 완료되면, 제1 반경화 절연층(116) 및 제1 경화 절연층(114), 제2 반경화 절연층(126) 및 제2 경화 절연층(124)이 하나의 내층 절연층(136)을 형성한다.
Next, as shown in Figure 10, after embedding the electronic device 140, the printed circuit board is cured. When the curing process is completed, the first semi-cured insulating layer 116 and the first cured insulating layer 114, the second semi-cured insulating layer 126 and the second cured insulating layer 124 may be formed of one inner layer insulating layer ( 136).

이상 본 발명을 바람직한 실시예에 대하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명에 따른 임베디드 인쇄회로기판의 제조방법은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당해 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함은 명백하다고 할 것이다.Although the present invention has been described in detail with respect to preferred embodiments, this is for explaining the present invention in detail, the manufacturing method of the embedded printed circuit board according to the present invention is not limited thereto, and the technical field of the present invention It will be apparent that modifications and improvements are possible by those skilled in the art.

본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해 질 것이다.
All simple modifications and variations of the present invention fall within the scope of the present invention, and the specific scope of protection of the present invention will be apparent from the appended claims.

110 : 제1 구조체 112 : 제1 금속층
114 : 제1 경화 절연층 116 : 제1 반경화 절연층
120 : 제2 구조체 122 : 제2 금속층
124 : 제2 경화 절연층 126 : 제2 반경화 절연층
130 : 내층 기재 132 : 캐비티
136 : 내층 절연층 140 : 전자소자 110: first structure 112: first metal layer
114: first cured insulating layer 116: first semi-cured insulating layer
120: second structure 122: second metal layer
124: second cured insulating layer 126: second semi-cured insulating layer
130: inner layer substrate 132: cavity
136: inner layer insulating layer 140: electronic device

Claims (9)

(A) 제1 금속층, 제1 경화 절연층, 제1 반경화 절연층이 순서대로 적층된 제1 구조체 및 제2 금속층, 제2 경화 절연층, 제2 반경화 절연층이 순서대로 적층된 제2 구조체를 구비하는 단계;
(B) 상기 제1 반경화 절연층 상에 캐비티가 구비된 내층 기재를 적층하고, 상기 캐비티에 배치되도록 상기 제1 반경화 절연층 표면에 전자소자를 고정하는 단계; 및
(C) 상기 제1 반경화 절연층과 상기 제2 반경화 절연층이 서로 마주보도록 배치하고, 상기 내층 기재 방향으로 상기 제1 구조체와 상기 제2 구조체를 압착하여 상기 전자소자를 임베딩하는 단계;
를 포함하는 것을 특징으로 하는 임베디드 인쇄회로기판의 제조방법.
(A) A first structure in which the first metal layer, the first cured insulating layer, and the first semi-cured insulating layer are laminated in this order, and the second metal layer, the second cured insulating layer, and the second semi-cured insulating layer are laminated in this order. Providing a structure;
(B) stacking an inner substrate having a cavity on the first semi-cured insulating layer and fixing an electronic device on a surface of the first semi-cured insulating layer to be disposed in the cavity; And
(C) arranging the first semi-cured insulating layer and the second semi-cured insulating layer to face each other, and compressing the first structure and the second structure toward the inner substrate to embed the electronic device;
Method of manufacturing an embedded printed circuit board comprising a.
청구항 1에 있어서,
상기 (A) 단계에서, 상기 제1 금속층 또는 상기 제2 금속층은 구리로 형성된 것을 특징으로 하는 임베디드 인쇄회로기판의 제조방법.
The method according to claim 1,
In the step (A), the first metal layer or the second metal layer is a manufacturing method of the embedded printed circuit board, characterized in that formed of copper.
청구항 1에 있어서,
상기 (A) 단계에서, 상기 제1 경화 절연층 및 상기 제2 경화 절연층은 열경화성 절연재로 형성되고, 실리카 필러(silica filler) 또는 유리 섬유(glass fiber)를 포함하는 것을 특징으로 하는 임베디드 인쇄회로기판의 제조방법.
The method according to claim 1,
In the step (A), the first cured insulating layer and the second cured insulating layer is formed of a thermosetting insulating material, embedded printed circuit, characterized in that it comprises a silica filler (silica filler) or glass fiber (glass fiber) Method of manufacturing a substrate.
청구항 1에 있어서,
상기 (A) 단계에서, 상기 제1 반경화 절연층 및 상기 제2 반경화 절연층은 열경화성 절연재로 형성되고, 실리카 필러(silica filler)를 포함하는 것을 특징으로 하는 임베디드 인쇄회로기판의 제조방법.
The method according to claim 1,
In the step (A), the first semi-cured insulating layer and the second semi-cured insulating layer is formed of a thermosetting insulating material, characterized in that it comprises a silica filler (silica filler) manufacturing method of an embedded printed circuit board.
청구항 1에 있어서,
상기 (A) 단계에서, 상기 제2 반경화 절연층의 두께는 상기 제1 반경화 절연층의 두께보다 두꺼운 것을 특징으로 하는 임베디드 인쇄회로기판의 제조방법.
The method according to claim 1,
In the step (A), the thickness of the second semi-cured insulating layer is thicker than the thickness of the first semi-cured insulating layer manufacturing method of an embedded printed circuit board.
청구항 1에 있어서,
상기 (A) 단계에서, 상기 제1 경화 절연층의 두께와 상기 제2 경화 절연층의 두께가 동일한 것을 특징으로 하는 임베디드 인쇄회로기판의 제조방법.
The method according to claim 1,
In the step (A), the thickness of the first cured insulating layer and the thickness of the second cured insulating layer, characterized in that the manufacturing method of the embedded printed circuit board.
청구항 1에 있어서,
상기 (A) 단계에서, 상기 제1 경화 절연층 및 상기 제2 경화 절연층은 두께가 20㎛ 이상 50㎛ 이하인 것을 특징으로 하는 임베디드 인쇄회로기판의 제조방법.
The method according to claim 1,
In the step (A), the first cured insulating layer and the second cured insulating layer is a method of manufacturing an embedded printed circuit board, characterized in that the thickness of 20㎛ 50㎛.
청구항 1에 있어서,
상기 (A) 단계에서, 상기 제1 반경화 절연층 및 상기 제2 반경화 절연층은 두께가 2㎛ 이상 10㎛ 이하인 것을 특징으로 하는 임베디드 인쇄회로기판의 제조방법.
The method according to claim 1,
In the step (A), the first semi-cured insulating layer and the second semi-cured insulating layer has a thickness of more than 2㎛ 10㎛ manufacturing method of the embedded printed circuit board.
청구항 1에 있어서,
상기 (A) 단계에서, 상기 제1 반경화 절연층 및 상기 제2 반경화 절연층은 경화율이 25% 이상인 것을 특징으로 하는 임베디드 인쇄회로기판의 제조방법.



The method according to claim 1,
In the step (A), the first semi-cured insulating layer and the second semi-cured insulating layer manufacturing method of an embedded printed circuit board, characterized in that the curing rate is 25% or more.



KR1020100102461A 2010-10-20 2010-10-20 Method for manufacturing the embedded printed circuit board KR101109356B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100102461A KR101109356B1 (en) 2010-10-20 2010-10-20 Method for manufacturing the embedded printed circuit board
JP2010273936A JP2012089812A (en) 2010-10-20 2010-12-08 Manufacturing method for embedded printed circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100102461A KR101109356B1 (en) 2010-10-20 2010-10-20 Method for manufacturing the embedded printed circuit board

Publications (1)

Publication Number Publication Date
KR101109356B1 true KR101109356B1 (en) 2012-01-31

Family

ID=45614698

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100102461A KR101109356B1 (en) 2010-10-20 2010-10-20 Method for manufacturing the embedded printed circuit board

Country Status (2)

Country Link
JP (1) JP2012089812A (en)
KR (1) KR101109356B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101744247B1 (en) * 2015-04-27 2017-06-07 주식회사 비에이치 A Method of printed circuit board with embedded

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6318690B2 (en) * 2013-02-21 2018-05-09 味の素株式会社 Manufacturing method of component built-in circuit board and semiconductor device
TWI610606B (en) * 2013-02-21 2018-01-01 味之素股份有限公司 Manufacturing method and semiconductor device for built-in wiring board of parts
JP6322989B2 (en) * 2013-12-16 2018-05-16 味の素株式会社 Manufacturing method of component-embedded substrate
TWI634826B (en) * 2013-06-17 2018-09-01 味之素股份有限公司 Manufacturing method of built-in component wiring substrate, built-in component two-layer wiring substrate, and semiconductor device
JP6410494B2 (en) * 2014-07-04 2018-10-24 住友ベークライト株式会社 Method for manufacturing heating element sealed object and method for manufacturing induction device sealed object
KR20160084143A (en) * 2015-01-05 2016-07-13 삼성전기주식회사 Substrate with electronic device embedded therein and manufacturing method thereof

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080038124A (en) * 2005-06-16 2008-05-02 임베라 일렉트로닉스 오와이 Circuit board structure and method for manufacturing a circuit board structure
KR20080081220A (en) * 2006-01-13 2008-09-09 씨엠케이 가부시키가이샤 Printed wiring board with bullt-in semiconductor element, and process for producing the same
KR20080111567A (en) * 1999-09-02 2008-12-23 이비덴 가부시키가이샤 Printed circuit board and method of manufacturing printed circuit board

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63114299A (en) * 1986-10-31 1988-05-19 株式会社東芝 Printed wiring board
JP4385555B2 (en) * 2001-09-27 2009-12-16 住友ベークライト株式会社 Interposer, semiconductor package and manufacturing method thereof
JP4024188B2 (en) * 2003-07-16 2007-12-19 大日本印刷株式会社 Manufacturing method of semiconductor chip built-in wiring board
JP2005191156A (en) * 2003-12-25 2005-07-14 Mitsubishi Electric Corp Wiring plate containing electric component, and its manufacturing method
JP4551468B2 (en) * 2007-09-05 2010-09-29 太陽誘電株式会社 Electronic component built-in multilayer board

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080111567A (en) * 1999-09-02 2008-12-23 이비덴 가부시키가이샤 Printed circuit board and method of manufacturing printed circuit board
KR20080038124A (en) * 2005-06-16 2008-05-02 임베라 일렉트로닉스 오와이 Circuit board structure and method for manufacturing a circuit board structure
KR20080081220A (en) * 2006-01-13 2008-09-09 씨엠케이 가부시키가이샤 Printed wiring board with bullt-in semiconductor element, and process for producing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101744247B1 (en) * 2015-04-27 2017-06-07 주식회사 비에이치 A Method of printed circuit board with embedded

Also Published As

Publication number Publication date
JP2012089812A (en) 2012-05-10

Similar Documents

Publication Publication Date Title
KR101109356B1 (en) Method for manufacturing the embedded printed circuit board
US9226382B2 (en) Printed wiring board
KR101077410B1 (en) Printed circuit board with electronic components embedded therein including cooling member and method for fabricating the same
CN109757025B (en) Component carrier and method for producing the same
US20080211083A1 (en) Electronic package and manufacturing method thereof
KR101801307B1 (en) Embedded chip packages
JP2009302563A (en) Manufacturing method of multilayer board with built-in electronic component, and multilayer board with built-in electronic component
KR20060110761A (en) Multi-level semiconductor module and method for manufacturing the same
JP2013243345A (en) Ultrathin buried die module and method of manufacturing the same
JP2005216936A (en) Semiconductor device and its production process
JP5837137B2 (en) Electronic component built-in printed circuit board and manufacturing method thereof
KR102194721B1 (en) Printed circuit board and manufacturing method thereof
JP2017045995A (en) Manufacturing method for electronic component device and electronic component device
CN106328607A (en) Semiconductor device and method for manufacturing same
KR20150035251A (en) External connection terminal and Semi-conductor package having external connection terminal and Methods thereof
JP2005191156A (en) Wiring plate containing electric component, and its manufacturing method
JP2008159718A (en) Multichip module and its manufacturing method, and mounting structure of multichip module and its manufacturing method
JP2014127716A (en) Core substrate and method for manufacturing the same, and substrate with built-in electronic components and method for manufacturing the same
US9299661B2 (en) Integrated circuit package and method of making same
JP5589302B2 (en) Component built-in substrate and manufacturing method thereof
JP2013004823A (en) Semiconductor device manufacturing method
JP2021044530A (en) Package structure for embedded part, and manufacturing method for the same
US11462461B2 (en) System in package for lower z height and reworkable component assembly
JP4594777B2 (en) Manufacturing method of multilayer electronic component
JP2016048768A (en) Wiring board and manufacturing method of semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141231

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160111

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee