KR101108572B1 - 발광다이오드 모듈의 제조방법 - Google Patents

발광다이오드 모듈의 제조방법 Download PDF

Info

Publication number
KR101108572B1
KR101108572B1 KR1020100057948A KR20100057948A KR101108572B1 KR 101108572 B1 KR101108572 B1 KR 101108572B1 KR 1020100057948 A KR1020100057948 A KR 1020100057948A KR 20100057948 A KR20100057948 A KR 20100057948A KR 101108572 B1 KR101108572 B1 KR 101108572B1
Authority
KR
South Korea
Prior art keywords
light emitting
emitting diode
heat dissipation
insulating layer
electrode pattern
Prior art date
Application number
KR1020100057948A
Other languages
English (en)
Other versions
KR20110137927A (ko
Inventor
김성열
민병롱
이동현
Original Assignee
익스팬테크주식회사
이동현
주식회사 세미라인
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 익스팬테크주식회사, 이동현, 주식회사 세미라인 filed Critical 익스팬테크주식회사
Priority to KR1020100057948A priority Critical patent/KR101108572B1/ko
Publication of KR20110137927A publication Critical patent/KR20110137927A/ko
Application granted granted Critical
Publication of KR101108572B1 publication Critical patent/KR101108572B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0075—Processes relating to semiconductor body packages relating to heat extraction or cooling elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)

Abstract

본 발명은 발광다이오드에서 조사되는 광손실을 최소화하면서 빛의 직진성을 향상시킴으로써 근거리 뿐만 아니라 원거리에서도 정확하고 정밀한 조명을 용이하게 할 수 있는 발광다이오드 모듈의 제조방법에 관한 것이다.
본 발명에 의한 발광다이오드 모듈은, 실리콘카바이드 재질의 방열기판; 상기 방열기판의 상면에 형성된 절연층; 상기 절연층의 상면에 형성된 전극패턴층; 및 상기 전극패턴층에 접속되는 복수의 발광다이오드 칩;을 포함하고, 상기 절연층은 그 두께가 전기 절연성을 만족하는 범위 내에서 최소화되도록 형성되는 것을 특징으로 한다.

Description

발광다이오드 모듈의 제조방법{LED MODULE AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 발광다이오드 모듈에 관한 것으로, 보다 구체적으로 발광다이오드에서 조사되는 광손실을 최소화하면서 빛의 직진성을 향상시킴으로써 근거리 뿐만 아니라 원거리에서도 정확하고 정밀한 조명을 용이하게 할 수 있는 발광다이오드 모듈의 제조방법에 관한 것이다.
널리 주지된 바와 같이, 발광다이오드(Light Emitting Diode; LED)는 반도체의 P-N접합구조를 이용하여 주입된 소수캐리어(전자 또는 정공)를 만들어내고 이들의 재결합에 의하여 빛에너지를 방출하는 반도체소자로서, 종래의 광원에 비해 소형이고 수명이 길며 전기에너지가 빛에너지로 직접 변환하기 때문에 발광효율이 높아서 자동차 계기류의 표시소자, 광통신용 광원 등 각종 전자기기의 표시용 램프, 숫자/문자/도형 표시장치, 조명장치, 카드판독기 등에 널리 사용되고 있다.
이와 같은 표시장치 및 조명장치 등에 적용하기 위하여, 이에 장착되고 사용되기 용이한 다양한 구조의 발광다이오드 모듈이 개발되었다.
발광다이오드 모듈에서는 방열 성능이 발광다이오드 칩의 성능과 수명을 좌우한다. 발광다이오드가 다른 광원을 대체하여 사용이 증대되어 온 가장 큰 이유 중 하나는 발광다이오드의 수명이 다른 광원들에 비해 상대적으로 길다는 점이다. 하지만, 현재까지 발광다이오드는 소비전력의 80% 정도가 열로 소모되며 이 열을 빠르게 식히지 못할 경우 발광다이오드의 성능과 수명이 저해된다. 통상적으로 발광다이오드 칩의 표면 온도가 섭씨 120도를 넘는 경우 정상적인 수명을 보장할 수 없다. 따라서, 고출력의 발광다이오드일수록 그 방열 성능을 강화하기 위해 방열재를 패키지에 일체화하거나 기판의 저면에 다른 추가적인 방열재를 더 부착한다.
이와 같이 대용량의 방열판을 별도로 설치하기 위해서는 개개의 모듈 크기보다 훨씬 넓은 설치 공간이 필요로 되지만, 발광다이오드 모듈의 사용 목적, 조건 그리고 환경에 따라 경박단소화보다 방열 성능이 더 중요하게 요구되는 경우에는 대용량의 방열판을 구비하는 것이 바람직하다. 하지만, 발광다이오드 모듈에 방열판을 결합하여 크게 하는 것은 흡습과 구조적인 신뢰성, 재현성, 양산성 그리고 경제성 등 다방면에서 기술 실현에 어려움이 있다.
도 9에는 SMT 타입의 발광다이오드 모듈이 도시되어 있다. 이러한 SMT 타입의 발광다이오드 모듈은 기판(2)의 표면에 발광다이오드 칩(1a)이 패키징된 하나 이상의 발광다이오드 패키지(2)가 와이어본딩을 통해 설치되고, 기판(2)의 저면에는 방열테이프(3a)를 통해 방열재(3)가 부착된다.
도 10에는 COB(Chip On Board) 타입의 발광다이오드 모듈이 도시되어 있다. 이러한 COB 타입의 발광다이오드 모듈은 기판(2)의 표면에 발광다이오드 칩(1a)이 직접 실장되고, 기판(2)의 저면에 방열테이프(3a)를 통해 방열재(3)가 부착된다.
한편, 상술한 종래기술에 적용되는 방열재(3)는 알루미늄(Al), 마그네슘(Mg) 등과 같은 금속 또는 Al2O3와 같은 세라믹재질로 구성되어 발광다이오 패키지(2)의 동작열을 외부로 발산시킨다.
이와 같이 종래기술에 따른 발광다이오드 모듈은 기판의 저면에 방열재가 부착되어 방열재를 통해 열을 방출하도록 구성됨에 따라, 방열재를 설치하기 위한 공간 상의 제약이 크게 발생하고, 기판의 저면에 방열재를 부착함에 따라 흡습과 박리의 물리적 취약성을 가질 수밖에 없을 뿐만 아니라 방열재를 별도로 제작해야 하므로 생산성이 낮은 문제가 있다.
또한, 열 방출이 방열재(3)를 통해 기판(2) 저면의 노출부분을 통해서만 제한되므로, 열 확산 방출 효과가 떨어져 방열 효율이 낮다는 단점이 있다.
또한, 종래기술의 방열재(3)는 알루미늄(Al), 마그네슘(Mg) 등과 같은 금속 또는 산화알루미늄(Al2O3)과 같은 세라믹재질로 구성되어 그 방열성능을 향상시킴을 도모하지만, 실질적으로 금속 또는 산화알루미늄은 그 열전도율에 한계가 있으므로 방열설계의 제한이 뒤따르는 단점이 있었다.
본 발명은 상기와 같은 점을 감안하여 안출한 것으로, 매우 단순한 방열구조를 구현함으로써 방열성능의 향상 뿐만 아니라 사이즈의 경박단소화, 구조적 신뢰성, 재현성, 양산성, 경제성 등을 대폭 향상시킬 수 있는 발광다이오드 모듈의 제조방법을 제공하는 데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 의한 발광다이오드 모듈은,
방열기판;
상기 방열기판의 상면에 형성된 절연층;
상기 절연층의 상면에 형성된 전극패턴층; 및
상기 전극패턴층에 접속되는 복수의 발광다이오드 칩;을 포함하고,
상기 절연층은 그 두께가 전기 절연성을 만족하는 범위 내에서 최소화되도록 형성되는 것을 특징으로 한다.
상기 방열기판은 다결정 실리콘카바이드 및 흑연판 중에서 어느 하나의 재질로 구성되는 것을 특징으로 한다.
상기 발광다이오드 칩의 상면에는 형광층이 도포되고, 상기 발광다이오드 칩의 주변에는 반사체가 부착되는 것을 특징으로 한다.
상기 방열기판에는 엠보싱 또는 방열핀이 형성되는 것을 특징으로 한다.
본 발명에 의한 발광다이오드 모듈의 제조방법은,
실리콘카바이드 재질의 방열기판을 준비하는 방열기판 준비단계;
상기 방열기판의 상면에 절연층을 형성하는 절연층 형성단계;
상기 절연층의 상면에 전극패턴층을 형성하는 전극패턴층 형성단계; 및
상기 전극패턴층에 복수의 발광다이오드 칩을 접속하는 발광다이오드 칩 실장단계;로 이루어지고,
상기 절연층 형성단계는, 상기 방열기판의 상면에 절연물질을 도포한 후에 후처리하는 것을 특징으로 한다.
상기 방열기판은 다결정 실리콘카바이드인 것을 특징으로 한다.
상기 절연층 형성단계는 세라믹분말을 상기 방열기판의 표면에 도포한 후에 열처리함으로써 일정 두께의 절연층을 형성하고, 상기 전극패턴층 형성단계에서 상기 전극패턴층은 고온용 전극재료인 것을 특징으로 한다.
상기 절연층 형성단계는, 수지 혹은 산화알루미늄, 글래스 세라믹 등과 같은 세라믹분말과 액상의 수지를 혼합하여 상기 방열기판의 표면에 도포한 후에 경화처리함으로써 일정 두께의 절연층을 형성하고, 상기 전극패턴층 형성단계에서 상기 전극패턴층은 저온경화형 전극재료인 것을 특징으로 한다.
상기 절연층의 표면을 연마처리하는 것을 특징으로 한다.
이상과 같은 본 발명에 의하면, 발광다이오드 칩이 실장되는 기판으로서 열전도성 및 절연성이 우수한 세라믹 재질의 방열기판을 적용함으로써 복수의 발광다이오드 칩이 실장되더라도 각 발광다이오드 칩에서 발생되는 열을 외부로 보다 효과적으로 방출함으로써 그 방열효율을 대폭 향상시킬 수 있는 장점이 있다.
또한, 본 발명은 방열기판의 표면에 절연층을 형성함에 따라 전극패턴층의 형성 및 기타 반도체 소자 내지 발광다이오드 칩의 실장성을 대폭 향상시킬 수 있고, 기판과 방열판을 별도로 구성하지 않음에 따라 그 제조단가를 대폭 감축시킬 수 있는 장점이 있다.
도 1은 본 발명의 일 실시예에 따른 발광다이오드 모듈을 도시한 측단면도이다.
도 2는 도 1의 화살표 A부분을 확대하여 도시한 도면이다.
도 3은 본 발명의 일 실시예에 따른 발광다이오드 모듈을 도시한 평면도이다.
도 4는 본 발명의 다른 실시예에 따른 발광다이오드 모듈을 도시한 평면도이다.
도 5 내지 도 7은 본 발명에 의하 발광다이오드 모듈의 방열기판 측에 엠보싱 또는 방열핀이 형성된 구조를 도시한 도면이다.
도 8은 본 발명의 일 실시예에 따른 발광다이오드 모듈의 제조방법을 도시한 공정도이다.
도 9는 SMT 타입의 발광다이오드 모듈을 예시한 도면이다.
도 10에는 COB(Chip On Board) 타입의 발광다이오드 모듈을 예시한 도면이다.
이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명한다.
도 1 및 도 2는 본 발명의 일 실시예에 따른 발광다이오드 모듈을 도시한다.
도시된 바와 같이, 본 발명에 의한 발광다이오드 모듈은 열전도율 및 절연성이 우수한 방열기판(11), 방열기판(11)의 상면에 형성된 절연층(13), 절연층(13)의 상면에 형성된 전극패턴층(15), 전극패턴층(15)에 접속되는 복수의 발광다이오드 칩(17)을 포함한다.
방열기판(11)은 열전도율 및 절연성이 우수한 세라믹 재질로 구성된다. 한편, 대표적인 세라믹으로는 산화알루미늄(Al2O3), 실리콘카바이드(SiC) 등이 있다. 이 중에서 산화알루미늄(Al2O3)은 절연성과 열전달특성이 일반적으로 양호하지만 실리콘카바이드(SiC)에 비해 열전달특성이 상대적으로 떨어지고, 실리콘카바이드(SiC)는 산화알루미늄에 비해 열전달특성이 탁월하게 우수한 장점이 있다. 특히 본 실시예의 방열기판(11)으로는 열전도율 및 절연성이 우수한 단결정 또는 다결정의 실리콘카바이드(SiC)가 바람직하고, 또한 다결정의 실리콘카바이드는 그 가격이 상대적으로 저렴하므로 본 실시예에서는 극히 유용할 것이다. 실리콘카바이드는 비중이 2.7g/cc, 흡수율이 16.5%, 치밀도가 1.89, 경도가 5.6, 열전도도(20℃)가 200W/mK, 열팽창계수는 4.13×10-6, 곡강도는 47.5MPa로서, 그 열전도도 및 절연성이 우수함을 알 수 있다.
또한, 다른 실시예에 따른 방열기판(11)으로는 실리콘카바이드 이외에도 절연성이 우수하고, 그 기공이 실리콘카바이드에 비해 상대적으로 미세한 흑연판이 이용될 수도 있다.
한편, 본 실시예의 방열기판(11)이 다결정 실리콘카바이드 또는 흑연판으로 구성될 경우, 그 내부가 다공질이므로 방열기판(11)의 표면에 전극패턴층(15)을 직접적으로 형성하기 어려울 뿐만 아니라 그 절연성이 낮아질 수 있으므로, 본 실시예에서는 방열기판(11)의 상면에 분말 상태의 절연물질로 방열기판(11)의 기공을 채운 후에 절연층(13)을 형성하고, 이 절연층(13)의 상면에 전극패턴층(15)을 형성하는 것을 특징으로 한다. 즉, 절연층(13)에 의해 다공질 방열기판(11)의 상면에 전극패턴층(15)의 형성을 용이하게 함과 더불어 다공질 방열기판(11)의 절연성을 높일 수 있다.
또한, 본 발명은 그 방열성능을 높이기 위하여 도 5 내지 도 7에 도시된 바와 같이, 방열기판(11) 측에 방열핀 또는 엠보싱을 형성할 수도 있다.
도 5에 예시된 바와 같이, 방열기판(11)의 저면에는 복수의 엠보싱(11a)을 형성하고, 복수의 엠보싱(11a)에 의해 방열기판(11)은 외기와의 접촉면적이 증대되어 그 방열성능의 향상을 도모할 수 있다.
도 6에 예시된 바와 같이, 방열기판(11)의 저면에 가늘고 긴 복수의 방열핀(11b)이 수직방향으로 형성되고, 복수의 방열핀(11b)은 일정간격 이격되게 형성되며, 방열핀(11b)들의 길이는 서로 다르게 형성될 수 있다. 이에 의해 방열기판(11)은 외기와의 접촉면적 증대를 통해 방열성능의 향상을 도모할 수 있다.
그리고, 도 7에 예시된 바와 같이, 방열기판(11)의 측면에 가늘고 긴 복수의 방열핀(11c)이 수평방향으로 형성되고, 복수의 방열핀(11c)은 일정간격 이격되게 형성되며, 방열핀(11c)들의 길이는 서로 다르게 형성될 수 있다. 이에 의해 방열기판(11)은 외기와의 접촉면적 증대를 통해 방열성능의 향상을 도모할 수 있다.
절연층(13)은 분말 또는 액상의 절연재료를 방열기판(11)의 표면에 도포함으로써 방열기판(11)의 기공을 확실하게 밀봉함으로써 후술하는 전극패턴층(15)의 형성을 용이하게 하고, 그 후에 도포된 절연재료를 후처리(열처리 또는 경화처리)함으로써 형성된다. 그외에도 절연층(13)은 화학기상법(CVD), 스퍼터링(sputtering) 등을 통해 형성될 수 있다.
절연층(13)은 그 두께가 전기 절연성을 만족하는 범위 내에서 최소화되도록 형성됨이 바람직할 것이다. 이는 그 두께가 필요 이상으로 두꺼울 경우 열전달 특성이 상대적으로 낮아질 수 있기 때문이다.
한편, 절연층(13)은 필요한 두께 보다 상대적으로 두껍게 형성한 후에 연마공정을 통해 후가공됨으로써 절연층(13)의 표면 면조도를 정밀하게 평탄화시킴이 바람직하고, 이와 같이 절연층(13)의 표면 면조도가 향상될 경우에는 전극패턴층(15)의 형성 및 기타 반도체소자 또는 발광다이오드 칩(17)의 실장이 매우 용이해지는 장점이 있다.
전극패턴층(15)은 복수의 발광다이오드 칩(17)의 배치관계에 따라 그 레이아웃이 다양하게 형성될 수 있다. 이러한 전극패턴층(15)에는 복수의 발광다이오드 칩(17)이 와이어본딩 또는 플립칩본딩 방식으로 접속되고, 전극패턴층(15)에는 외부 전원이 접속된다.
발광다이오드 칩(17)은 그 상면에 형광층(19)이 도포됨으로써 발광다이오드 칩(17)의 발광효율을 보다 향상시킬 수 있다. 한편, 형광층(19)은 도 3에 도시된 바와 같이, 각 발광다이오드 칩(17)의 상면에 개별적으로 형성될 수도 있고, 도 4와 같이 복수의 발광다이오드 칩(17)의 상면에 전체적 또는 그룹별로 형성될 수도 있다.
또한, 발광다이오드 칩(17)의 주변에는 반사체(12)가 부착될 수 있고, 이 반사부재(12)에 의해 발광다이오드 칩(17)의 발광효율이 더욱 높아질 수 있다.
이상과 같은 본 발명의 발광다이오드 모듈의 제조방법은 도 8과 같이 방열기판 준비단계(S1), 절연층 형성단계(S2), 전극패턴층 형성단계(S3), 발광다이오드 칩 실장단계(S4)로 이루어진다.
방열기판 준비단계(S1)는 절연성 및 열전도율이 우수한 세라믹 재질의 방열기판(11)을 준비하는 단계로서, 본 실시예의 방열기판(11)으로서 다결정 실리콘카바이드 또는 흑연판을 준비함이 바람직하다.
절연층 형성단계(S2)는 다결정 실리콘카바이드 재질 또는 흑연판의 방열기판(11)의 상면에 절연층(13)을 형성하는 단계이다.
절연층(13)의 형성은 세라믹 등과 같은 절연재료를 분말 또는 액상으로 방열기판(11)의 표면에 도포한 후에 후처리(열처리 또는 경화처리)하는 방식으로 진행될 수 있다. 한편, 본 발명의 절연재료로는 글래스 세라믹(glass ceramic)이 바람직할 것이다.
일 실시예에 따른 절연층(13)의 형성은, 글래스 세라믹(glass ceramic) 등과 같은 세라믹을 분말 상태로 방열기판(11)의 표면에 도포한 후에 열처리함으로써 일정 두께의 절연층(13)을 형성한다.
다른 실시예에 따른 절연층(13)의 형성은 수지 혹은 산화알루미늄, 글래스 등과 같은 세라믹분말과 액상의 수지(페놀, 에폭시)을 혼합하여 방열기판(11)의 표면에 도포한 후에 경화처리함으로써 일정 두께의 절연층(13)을 형성할 수 있다.
그 외에도 스퍼터링(sputtering), 화학기상증착법(CVD) 등을 통해 절연층(13)을 방열기판(11)의 표면에 형성할 수도 있다.
한편, 절연층(13)의 두께는 전기절연성을 확보하는 범위 내에서 최소화되도록 형성됨이 바람직하다. 특히, 절연층(13)은 그 표면 면조도를 향상시키도록 그 도포 시의 두께를 상대적으로 두껍게 한 후에 그 표면을 연마처리함으로써 전기절연성을 만족시킬 만한 두께로 최소화하도록 가공함으로써 전극패턴층(15)의 형성, 반도체 소자 내지 발광다이오드 칩(17)의 실장을 용이하게 할 수 있다.
전극패턴층 형성단계(S3)는 절연층(13)의 상면에 페이스트 형태의 도전성 재료을 도포하는 방식, 화학기상법(CVD), 스퍼터링(sputtering) 등을 통해 형성하는 단계로서, 발광다이오드 칩(17)들의 배치관계에 따라 전극패턴의 레이아웃을 다양하게 형성할 수 있다.
특히, 전극패턴층(15)의 재료는 절연층(13)의 후가공처리에 따라 달라질 수 있다. 예컨대, 절연층(13)이 열처리에 의해 형성된 경우에는 전극패턴층(15)은 고온용 전극재료가 이용될 수 있고, 절연층(13)이 경화처리에 의해 형성된 경우에는 저온경화형 전극재료가 이용될 수 있다.
발광다이오드 칩 실장단계(S4)는 복수의 발광다이오드 칩(17)을 전극패턴층(15)에 와이어본딩 또는 플립칩본딩 방식으로 접속시키는 단계이다. 발광다이오드 칩(17)이 실장된 후에는 발광효율의 향상을 위하여 각 발광다이오드 칩(17)의 주변에 반사체(12)를 부착시킬 수도 있고, 발광다이오드 칩(17)의 상면에는 형광층(19)을 도포할 수도 있다.
이와 같은 본 발명에 의하면, 발광다이오드 칩(17)이 실장되는 기판으로서 열전도성 및 절연성이 우수한 세라믹 재질의 방열기판(11)을 적용함으로써 복수의 발광다이오드 칩(17)이 실장되더라도 각 발광다이오드 칩(17)에서 발생되는 열을 외부로 보다 효과적으로 방출함으로써 그 방열효율을 대폭 향상시킬 수 있는 장점이 있다.
또한, 본 발명은 방열기판(11)의 표면에 절연층(13)을 형성하고, 이 절연층(13)의 표면에 전극패턴층(15)을 형성한 구조로 구성됨에 따라 발광다이오드 칩(17)의 실장성을 대폭 향상시킬 수 있고, 기판과 방열판을 별도로 구성하지 않음에 따라 그 제조단가를 대폭 감축시킬 수 있는 장점이 있다.
11; 방열기판 12: 반사체
13: 절연층 15: 전극패턴층
17: 발광다이오드 칩 19: 형광층

Claims (9)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 절연성 및 열전도율이 우수한 실리콘카바이드 재질의 방열기판을 준비하는 방열기판 준비단계;
    상기 방열기판의 상면에 세라믹분말을 상기 방열기판의 표면에 도포한 후에 열처리함으로써 절연층을 형성하는 절연층 형성단계;
    상기 절연층의 상면에 전극패턴층을 형성하는 전극패턴층 형성단계;
    상기 전극패턴층에 복수의 발광다이오드 칩을 접속하는 발광다이오드 칩 실장단계;로 이루어지고,
    상기 전극패턴층 형성단계에서 상기 전극패턴층은 고온용 전극재료인 것을 특징으로 하는 발광다이오드 모듈의 제조방법.
  8. 삭제
  9. 제7항에 있어서,
    상기 절연층의 표면을 연마처리하는 것을 특징으로 하는 발광다이오드 모듈의 제조방법.
KR1020100057948A 2010-06-18 2010-06-18 발광다이오드 모듈의 제조방법 KR101108572B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100057948A KR101108572B1 (ko) 2010-06-18 2010-06-18 발광다이오드 모듈의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100057948A KR101108572B1 (ko) 2010-06-18 2010-06-18 발광다이오드 모듈의 제조방법

Publications (2)

Publication Number Publication Date
KR20110137927A KR20110137927A (ko) 2011-12-26
KR101108572B1 true KR101108572B1 (ko) 2012-01-31

Family

ID=45504006

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100057948A KR101108572B1 (ko) 2010-06-18 2010-06-18 발광다이오드 모듈의 제조방법

Country Status (1)

Country Link
KR (1) KR101108572B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102130524B1 (ko) 2013-08-28 2020-07-07 삼성디스플레이 주식회사 발광 소자 모듈, 이를 포함하는 백라이트 유닛 및 이를 포함하는 액정 표시 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070081840A (ko) * 2006-02-14 2007-08-20 삼성전자주식회사 광 발생 모듈, 이를 갖는 백라이트 어셈블리 및 표시장치
KR20080092216A (ko) * 2007-04-10 2008-10-15 자화전자 주식회사 베이스기판, 피씨비 및 이를 채용한 전자기기
KR20090002319A (ko) * 2007-06-27 2009-01-09 엘지이노텍 주식회사 발광 다이오드 패키지 및 그 제조방법
JP2010073654A (ja) * 2008-09-22 2010-04-02 Toshiba Lighting & Technology Corp 照明器具

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070081840A (ko) * 2006-02-14 2007-08-20 삼성전자주식회사 광 발생 모듈, 이를 갖는 백라이트 어셈블리 및 표시장치
KR20080092216A (ko) * 2007-04-10 2008-10-15 자화전자 주식회사 베이스기판, 피씨비 및 이를 채용한 전자기기
KR20090002319A (ko) * 2007-06-27 2009-01-09 엘지이노텍 주식회사 발광 다이오드 패키지 및 그 제조방법
JP2010073654A (ja) * 2008-09-22 2010-04-02 Toshiba Lighting & Technology Corp 照明器具

Also Published As

Publication number Publication date
KR20110137927A (ko) 2011-12-26

Similar Documents

Publication Publication Date Title
CN101714597B (zh) 用于制造发光二极管封装的方法
US9310062B2 (en) Light-emitting device and method of manufacturing the same
JP5219445B2 (ja) 発光ダイオード装置
US7755099B2 (en) Light emitting device package
KR20080030584A (ko) 반도체 발광 장치 패키지 구조
TW201810727A (zh) 發光二極體覆晶晶粒及顯示器
JP2012238830A (ja) 発光ダイオード素子
US20090321768A1 (en) Led
US8569770B2 (en) Light emitting device package
KR101010351B1 (ko) 나노 분말을 이용한 방열장치
JP2009135306A (ja) 発光装置
KR101108572B1 (ko) 발광다이오드 모듈의 제조방법
US9429305B2 (en) Light emitting device
US7897991B2 (en) Light emitting diode and LED chip thereof
JP6210720B2 (ja) Ｌｅｄパッケージ
US8835944B2 (en) Lighting device
KR20120001189A (ko) 발광 다이오드 패키지
KR100983252B1 (ko) 방열판이 구비된 엘이디 패널
WO2015003402A1 (zh) 承载散热板和远程荧光粉结构的led光源及其生产方法
TW201347244A (zh) 一體化高效率多層式照明裝置
JP5298987B2 (ja) 発光装置および発光装置の製造方法
TWI425600B (zh) 發光二極體封裝結構及封裝方法
JP2011210974A (ja) 照明装置
KR101085537B1 (ko) 발광다이오드 장치
JP2015115578A (ja) 発光装置、及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150112

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170110

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190211

Year of fee payment: 8