KR101105599B1 - 병렬 연결된 디지털 입력 증폭 장치 - Google Patents

병렬 연결된 디지털 입력 증폭 장치 Download PDF

Info

Publication number
KR101105599B1
KR101105599B1 KR1020050047683A KR20050047683A KR101105599B1 KR 101105599 B1 KR101105599 B1 KR 101105599B1 KR 1020050047683 A KR1020050047683 A KR 1020050047683A KR 20050047683 A KR20050047683 A KR 20050047683A KR 101105599 B1 KR101105599 B1 KR 101105599B1
Authority
KR
South Korea
Prior art keywords
phase
amplifier
amplifiers
adjustment mode
signal
Prior art date
Application number
KR1020050047683A
Other languages
English (en)
Other versions
KR20060048169A (ko
Inventor
마이클 이. 버크
조세프 오세나섹
제프리 에이. 시에겔
Original Assignee
앤드류 엘엘씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앤드류 엘엘씨 filed Critical 앤드류 엘엘씨
Publication of KR20060048169A publication Critical patent/KR20060048169A/ko
Application granted granted Critical
Publication of KR101105599B1 publication Critical patent/KR101105599B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/68Combinations of amplifiers, e.g. multi-channel amplifiers for stereophonics
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/34Negative-feedback-circuit arrangements with or without positive feedback
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/60Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators
    • H03F3/602Combinations of several amplifiers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

2개 이상의 디지털 입력 RF 증폭기들은 조합기가 그들 각자의 출력들을 조합하여 비교적 큰 합성 RF출력 신호를 발생되도록 병렬로 구성된다. 피드백 제어 구조는 다양한 증폭기 출력들간의 위상차를 최소화하므로, 출력들을 효과적으로 조합될 수 있다. 피드백 제어는 각각의 증폭기의 위상을 어떻게 조정할지를 판단하기 위해 각 증폭기에 대한 반사 손실(return loss)을 측정할 수 있다. 일부 실시예들에서, 피드백 제어는 위상 조정에 사용하기 위해 합성 RF 출력 신호를 또한 측정할 수 있다. 특정 구현들에서, 위상 조정은 반복적인 거친 위상 조정 모드(예컨대, 반사 손실 또는 합성 출력 신호에 기초하여) 및 후속하는 반복적인 미세 위상 조정 모드(예컨대, 반사 손실에 기초하여)에 의해 구현된다.
Figure R1020050047683
반사 손실, 합성 출력 신호, 미세 위상 조정 모드, 거친 위상 조정 모드, 피드백 제어

Description

병렬 연결된 디지털 입력 증폭 장치{Paralleling digital-input amplifiers}
도 1은 병렬로 조합된 기존의 RF 증폭기들의 고레벨 블록도.
도 2는 본 발명의 일 실시예에 따라, 디지털-입력 증폭기 시스템의 고레벨 블록도.
도 3은 본 발명의 일 실시예에 따라, 도 2에서 도시된 증폭기 시스템의 디지털-입력 중 하나에 대해 위상을 조정하는 방법의 고레벨 흐름도.
도 4는 도 3의 단계(302)에서 도시된 거친-조정 절차를 상세하는 흐름도.
도 5는 도 3의 단계(306)에서 도시된 미세-조정 절차를 상세하는 흐름도.
도 6은 본 발명의 대안 실시예에 따라, 디지털-입력 증폭기 시스템의 고-레벨 블록도.
* 도면의 주요부분에 대한 부호의 간단한 설명 *
201...디지털 입력 202...DAU
204...디지털 입력 및 처리 206...DAC 및 상향 변환기
208...전력 증폭기 212...아이솔레이터
216...수신기
본 발명은 증폭기들에 관한 것으로서, 특히 2개 이상의 RF 증폭기들의 출력들을 조합하는 기술들에 관한 것이다.
종래의 무선 주파수(RF) 증폭기들은 저-전력 아날로그 입력 신호들을 보다 높은 전력 레벨로 올린다(boost). 유사한 동작 특성들을 갖고 제조된 종래의 RF 증폭기들의 출력들은 보다 큰 전력 출력을 제공하도록 전기적으로 조합될 수 있다. RF 증폭기들을 병렬로 구성하기 위한 능력은 리던던시(redundancy)를 통해 증가된 신뢰성를 제공하고, 상이한 전력 레벨들이 단일 기초 증폭기 설계의 상이한 수의 인스턴스들(instances)을 갖는 병렬 증폭기 구성들에 의해 제공될 수 있어서 보다 큰 신뢰성을 또한 제공할 수 있다.
도 1은 두 개의 종래의 RF 증폭기들(106 및 108)이 보다 높은 집합적 전력 출력을 생산하기 위해 병렬로 구성된 종래 기술 증폭기 시스템(100)의 고레벨 블록도를 도시한다. RF 소스(102)로부터의 RF 입력 신호는 1:2 분리기(104)에 의해 동등하게 분리되며, 여기서 분리 신호는 동일한 케이블 길이들을 통해 증폭기(106) 및 증폭기(108)에 각각 공급된다. 증폭기(106) 및 증폭기(108)로부터의 출력 신호들은 그 후 시스템의 증폭된 RF 출력 신호들을 발생하도록 동일한 길이의 케이블들을 통해 2:1 조합기(110)에 공급된다.
연관된 케이블 길이들에 의해 초래된 지연이 동일한 한, 동일한 그룹 지연, 삽입 위상, 및 이득을 갖도록 설계된 RF 증폭기들에 대하여, 출력들은 합성 RF 출력 신호를 생성하기 위해 거의 손실 없이 조합될 수 있다.
본 발명의 특정 실시예들에 따라, 디지털 입력 신호는 두 개 이상의 증폭기들에 동등하게 인가되고, 증폭기들의 집합적인 출력들은 조합되어 합성 RF 출력 신호를 생성한다. 합성 RF 출력 신호는 후속 증폭기-출력 조합기의 손실을 최소화하기 위해 시스템에서 하나 이상 및 가능하게는 모든 증폭기들에 의해 처리된 신호들의 위상각들을 동적으로 조정하는 피드백 시스템을 특징으로 하는 제어 회로에 의해 최적화된다.
본 발명의 다른 측면들, 특징들 및 이점들은 이하의 상세한 기술, 첨부된 청구범위 및 수반 도면들로부터 보다 완전히 명백해질 것이다.
도 2는 본 발명의 일 실시예에 따라, 디지털-입력 증폭기 시스템(200)의 고레벨 블록도를 도시한다. 도 2에 도시된 증폭기 시스템은 동일 신호를 병렬로 구성된 2개의 디지털 입력 증폭기들(DAU들)에 전달하는 디지털 입력 신호 경로를 갖는다. 각 DAU는 디지털 입력 처리기(204), 디지털-아날로그 변환기(DAC)/상향 변환기(206), 전력 증폭기(208), 방향성 결합기(210), 아이솔레이터(isolator)(212), 3극 스위치(214), 수신기(216) 및 DC 전력 및 알람 회로(218)를 갖는다. 또한, 증폭 시스템(200)은 2:1 조합기(220), 방향성 결합기(222), 1:2 분리기(224)를 포함한다.
증폭기 시스템(200)이 병렬로 구성된 2개의 DAU들을 갖지만, 당업자는 본 발명의 원리들이 2개 이상의 임의의 다른 수(N)의 DAU들을 갖는 병렬 구성들로 적용되도록 확장될 수 있다는 것을 이해할 것이다. 이러한 구성들은 1:2 분리기(224) 및 2:1 조합기(220)를 대신해 각각 1:N 분리기 및 N:1 조합기를 사용하여 구현될 수 있다.
동작시, 디지털 입력 신호(201)의 동일한 사본이 증폭기 시스템(200)의 각 DAU(202)에 인가된다. 각 DAU(202)내에서, 인가된 디지털 신호는 디지털 입력 처리기(204)에 의해 위상-조정된다. 디지털 입력 신호가 동위상(in-phase(I)), 및 직교위상(quadrature-phase(Q)) 성분들로 표현되는 기저대역 신호일 때, 위상은 이하와 같은 수학식(1)에 따라 디지털 도메인 내에서 조정될 수 있다.
Signal(phase-adjusted)=(I+jQ)*(a+jb) (1)
여기서, (a+jb)는 합성 위상-조정 기간(complex phase-adjustment term)이다. 일반적으로, 합성 조정 기간(a+jb)은 Ae로서 다시 쓰여질 수 있으며, 여기서 A는 조정의 진폭이고 Φ조정의 위상이다. 출력 진폭에서 어떠한 변화도 없는 위상 조정이 필요로 되면, (a+jb)의 크기(A)는 1이다. 이 경우, a=cos(Φ) 및 b=sin(Φ)이다.
위상이 증폭 시스템(200)의 디지털 도메인에서 조정되지만, 위상은 일반적으로 전력 증폭기(208)에 의한 증폭이전 또는 이후에 디지털 도메인 또는 아날로그 도메인 및/또는 기저대역에서, 중간 주파수(IF) 또는 RF으로 조정될 수 있다. 특정 구현에 의존하여, (I,Q)벡터 변조기들 또는 아날로그 위상 조정기들이 위상을 조정하기 위해 사용될 수 있다.
도 2에서처럼, 위상 조정이 디지털 도메인에서 기저대역으로 구현될 때, 위상-조정된 신호는 아날로그 전압으로 후속하여 변환되고, DAC/상향변환기(206)에 의해 RF 주파수로 상향 변환되고, 그 후, 전력 증폭기(208)에 의해 증폭된다.
다양한 DAU들(202)로부터의 출력들은 조합기(220)에서 조합되어 예를 들어, 무선 전송용 안테나로 포워딩되기 위한 합성 RF 출력 신호(221)를 형성한다.
그룹 지연, 삽입 위상, 이득 및 케이블 길이들로 인한 고유 지연이 동일한 경우 병렬로 효과적으로 구성될 수 있는 도 1의 RF 증폭기들(106 및 108)과 같은 기존의 RF 증폭기들과 달리, 디지털-입력 증폭기들의 RF 출력들은 동일한 방식으로 효과적으로 조합될 수 없다. 이는 주로 디지털-입력 증폭기들이 RF 신호들을 내부적으로 발생함으로써, 상이한 증폭기들간의 RF 신호들의 위상의 임의성(randomness)을 초래한다는 사실에 기인한다.
이렇기 때문에, 증폭기 시스템(200)은 상이한 DAU 출력 신호들간의 위상차들을 최소화함으로써 조합기(220)에서의 후속 DAU-출력 조합의 효율을 최대화하기 위해 시스템의 각 증폭기에 의해 발생된 RF 신호의 위상각을 동적으로 제어하는 제어 회로를 갖고 설계된다.
특히, 각 DAU(202)의 피드백 경로들은 각 증폭기가 (i)증폭기로부터 전송된 전력, (ii)조합기(220)에서의 위상/전압 불일치의 결과로서 그 자신의 출력 경로를 따라 반사된 전력 및 (iii) 시스템의 모든 증폭기들의 합성 RF 출력을 독립적으로 모니터링하는 것을 허용한다. 특히, 각 DAU로부터 전송된 증폭된 신호의 부분은 방향성 결합기(210)에서 스위치(214)의 극(1)으로 전환된다. 또한, 조합기(220)로부터 임의의 반사된 신호는 아이솔레이터(212)에 의해 전환되어 스위치(214)의 극(2)에 인가된다. 마지막으로 합성 RF 출력 신호(221)의 부분은 방향성 결합기(222)에서 전환되고, 분리기(224)에서 분할되며, 스위치(214)의 극(3)에 인가된다.
각 DAU 내에서, 스위치(214)는 스위치(214)로부터 선택된 신호들에 기초하여 디지털 입력 처리기(204)를 위한 제어 신호들을 발생하는 수신기(216)에 3개의 입력들 중 하나가 선택적으로 인가된다. 이어서 기술되는 바와 같이, 증폭기 시스템(200)은 동작의 2개의 위상-조정 모드들 즉, 거친-위상 조정 모드 및 미세-조정 모드를 지원한다. 거친-조정 모드가 동작중일 때, 스위치(214)는 극(3)에서 합성 RF 출력 전력에 대응하는 입력 신호를 선택하도록 제어된다.
미세-조정 모드를 동작중일 때, 스위치(214)는 극(2)에서 반사된 전력에 대응하는 입력신호를 선택하도록 제어된다. 측정된 반사된 전력 레벨은 수학식(2)에 따라 DAU에 대한 반사 손실을 결정하도록 사용된다.
반사 손실= 반사된 전력 / 전송된 전력 (2)
여기서, 전송된 전력은 디지털 입력 신호에 기초하여 결정된다. 이 선형 반사 손실이 수학식(3)에 따라 dB로 종종 표현되지만,
반사 손실(dB)= 10 * log{반사 손실(선형)} (3)
계산적 효율을 위해, 본 발명은 선형 반사 손실을 사용하는 것이 바람직하다. 대안 구현들에서, 전송된 전력은 극(1)에서 증폭기 출력 신호에 대응하는 신호를 선택하도록 스위치(214)를 제어함으로서 측정될 수 있다.
도 3은 도 2에 도시된 증폭기 시스템(200)의 디지털 입력 증폭들 중 하나에 대한 위상을 조정하는 방법의 고레벨 흐름도를 도시한다. 도 3에 나타난 바와 같이, 방법은 DAU가 한번 이상 거친 위상 조정들을 수행하고, 후속하여 미세 위상 조정들을 수행하는 DAU의 반복들에 반복접근법이다. 거친 위상 조정들은 DAU의 출력 상태가 오프(off)에서 온(on)으로 천이할 때 시작된다. 미세 위상 조정들이 이어지고, DAU의 위상 설정들이 추가로 정제된다.
각 DAU는 거친-조정 모드가 되야 하는지 또는 미세 조정 모드가 되어야 하는지를 독립적으로 결정한다. 각 DAU의 출력 상태가 임의의 주어진 시간에, 다른 DAU들과 독립적으로 변할 수 있고, (1)모든 DAU들은 거친 조정모드가 될 수 있고, (2) 모든 DAU들이 미세 조정 모드가 될 수 있고, 또는 (3) 하나 이상의 DAU들이 거친 조정 모드가 되고 그 나머지들이 미세 조정모드가 될 수 있다.
거친 또는 미세 위상 조정들이 예를 들어, 라운드 로빈 방식으로 한번에 한 DAU에 의해 수행될 수 있다. DAU들간의 순서화는 다수의 방식들로 달성될 수 있다. 일 기술에서, 모든 DAU들은 시간 동기화되고, 각 DAU는 특정 위상 조정을 수행하는데 충분한 기간을 갖는 상이한 타임슬롯이 할당된다. 토큰-통과와 같은 다른 체계들이 라운드-로빈 순서를 구현하기 위해 또한 사용될 수 있다.
위상 조정들(거친 또는 미세)은 초기 위상 설정(예컨대, 이전 반복으로부터의 DAU의 위상 설정)에서의 제 1 전력 측정, 초기 위상 설정에 비해 감소된 위상을 갖는 제 2 전력 측정 및 초기 위상 설정에 비해 증가된 위상을 갖는 제 3 전력 측정을 함으로써 각 DAU에서 수행된다. 최적의 결과들을 산출하는 위상 설정은 그 DAU에 대한 새로운 위상 설정으로서 선택된다. 측정들을 얻을 때 위상 설정을 증가 또는 감소하기 위해 사용되는 값은 어느 하나의 조정 모드동안 발생할 수 있는 반복들의 수이기 때문에, 구현 특성이다. 예를 들어, 하나의 가능한 구현에서, 거친-조정 처리는 4-도 위상 시프트들(4-degree phase shifts)을 갖는 연속적 미세 조정 처리에 앞서 30-도 위상 시프트들을 갖고 총 4번을 DAU에 대해 수행된다. 다는 구현들은 다른 수의 반복들 및/또는 다른 위상-시프트 증분들을 가질 수 있다.
도 3의 실시예에서 나타난 바와 같이, 특정 DAU에 대한 위상-조정 처리는 거친 위상-조정 처리(예컨대, DAU의 할당된 타임 슬롯동안)를 수행함으로써 시작된다(단계302). 현재 선택된 DAU가 그의 거친 위상 조정 처리를 완료한 이후, 테스트(단계304)는 지정된 수의 거친 위상 조정 반복 싸이클들이 실행되었는지를 결정하기 위해 수행된다. 부정의 경우, 처리는 단계(302)로 반환되어, DAU(그의 다음 할당된 타임 슬롯동안)에 대한 거친 조정 절차를 반복한다. 그렇지 않으면, 미세-조정 처리가 단계(306)에서 시작된다. 이 구현에 따라, 미세-조정 처리는 각각의 그의 할당된 타임 슬롯들동안 미세 조정 처리를 수행하는 DAU에 의해 무한정(예컨대, DAU의 출력 상태가 온에서 오프로 천이될 때까지) 구현된다.
이제 각 DAU에 대한 거친 위상 조정 처리를 기술하는(즉, 도 3의 단계 302) 도 4를 참조한다. 단계(402)로 시작하여, 현재 DAU에 대한 반사 손실은 현재 위상 설정에서 결정된다. 앞서 기술한 바와 같이, 이는 도 2의 스위치(214)의 극(2)에서 반사된 전력 레벨의 측정을 수반한다. 단계(404)에서, 현재 DAU는 측정된 반사 손실을 시스템의 모든 다른 증폭기들(예를 들어, 이더넷, RS-485, 또는 다른 적절한 통신 체계를 통해)에 방송한다. 도 5에 관해 이후에 기술되는 바와 같이, 이 전력 레벨은 (어떤 경우) 미세 조정 모드에서 현재 동작중인 다른 DAU들 각각에 의해 사용될 수 있다.
단계(406)에서, 도 2의 스위치(214)의 극(3)이 선택되어, 합성 RF 출력 전력이 현재("초기")위상 설정에서 측정된다. 단계(408)에서, 위상은 거친 위상 증분(예컨대, 30도)만큼 감소되고, 합성 RF 출력이 다시 측정된다. 단계(410)에서, 위상은 초기 위상 설정에 거친 위상 증분(예컨대, 30도)을 더한 것만큼 증가되고, 합성 RF 출력 전력은 다시 한번 측정된다. 단계(412)에서, 현재 DAU에 대한 현재 위상 설정이 합성 RF 출력 전력을 최대화하는 위상 설정에 기초하여 업데이트된다. 감소 및 증가된 위상 설정들에서 합성 RF 출력 전력 레벨들이 초기 위상 설정에서 합성 RF 출력 전력 레벨보다 낮으면, 현재 DAU에 대한 위상 설정은 변경되지 않을 것이란 점에 주의한다.
각 DAU(즉, 도 3의 단계(306))에 대한 미세 위상 조정 처리를 기술하는 도 5를 참조한다. 도 4의 단계들(402, 404)과 유사한 단계들(502, 504)에서, 현재 선택된 DAU는 그의 현재 위상 설정에서의 반사 손실을 측정하고 모든 다른 DAU들에 방송한다.
테스트(단계 506)는 현재 DAU가 위상 조정을 필요로 하는지를 결정하기 위해 수행된다. 현재 DAU가 임의의 다른 DAU들보다 이미 능가하면(예컨대, 그 현재("초기")위상 설정이 임의의 다른 DAU의 반사 손실보다 적은 경우), 현재 DAU의 위상은 조정될 필요가 없고 처리는 종료된다.
그렇지 않으면, 단계(508)에서, 위상은 미세 조정 증분(예컨대, 초기 위상 설정보다 4도 낮은)만큼 감소되고, 반사 손실이 다시 측정된다. 단계(510)에서, 위상은 미세 조정 증분(예컨대, 초기 위상 설정보다 4도 높은)에 기초하여 증가되고, 반사 손실이 다시 한번 측정된다. 단계(512)에서, 현재 DAU에 대한 현재 위상 설정은 반사 손실을 최소화하는 위상 설정에 기초하여 업데이트된다. 거친-조정 모드와 유사하게, 감소 및 증가된 위상 설정들에서의 반사 손실 레벨들이 초기 위성 설정에서의 반사 손실 레벨보다 높으면, 현재 DAU에 대한 위상 설정은 변경되지 않을 것이다.
도 6은 본 발명의 다른 실시예에 따른, 디지털 입력 증폭기 시스템(600)의 고레벨 블록도를 도시한다. 증폭기 시스템(600)은 도 2의 증폭기 시스템(200)과 유사하다. 두 시스템들간의 한 차이점은 증폭기 시스템(600)의 모든 위상 조정들이 스위치(614)의 극(2)에 인가된 반사된 신호 전력 레벨들로부터 유도된 반사 손실 레벨들에만 기초한다는 것이다. 이렇기 때문에, 증폭기 시스템(600)은 방향성 결합기(도 2의 방향성 결합기(222)와 같은)없이, 분리기(도 2의 분리기(224)와 같은), 이러한 요소들과 연관된 케이블링 및 인터페이스 없이, 및 3극 스위치들(도 2의 스위치(214)와 같은) 대신 2극 스위치들(614)을 사용하여 구현될 수 있다.
증폭기 시스템(600)의 동작 방법은 거친 조정 및 미세 조정 모드들에 대한 반사 손실 레벨들을 최소화하도록 도 3-5에서 도시된 바와 같이 동일한 전반적인 처리들에 기초될 수 있다.
부가적인 대안 실시예
본 발명이 병렬 증폭기 구성으로 상이한 DAU들에 의해 발생된 RF 신호들간의 위상차를 최소화하기 위해 사용될 수 있기 때문에, 출력 RF 신호의 위상을 조절하는 임의의 피드백 시스템 없이 DAU들 중 하나를 구현하는 것이 가능할 수 있다. 대안으로, 위상 조정 피드백 시스템을 갖는 DAU는 그 피드백 시스템이 디스에이블(disable)되어도 동작될 수 있다. 어느 한 경우, 구성에서의 하나 이상의 다른 DAU들은 그들의 RF 출력과 제 1 DAU의 RF 출력간의 위상차를 최소화하도록 조율될 수 있다.
도 2 및 도 5에 도시된 실시예들에서, 측정들 및 위상 조정들을 수행하는 제어기는 각 DAU내에 있다. 대안 구현들에서, 제어기는 개별적인 증폭기들 외부에 있을 수 있다.
본 발명은 2개의 위상 조정 모드들에 의존하는, 도 2 및 도 6의 실시예의 문맥에서 기술되었다. 대안 실시예들에서, 본 발명은 오직 하나의 모드 또는 2 모드 이상을 사용하여 구현될 수 있으며, 여기서 각 모드는 예를 들어, 사용된 피드백 신호 및/또는 인가된 위상 조정 증분에 의해 구별된다.
본 발명이 3개의 상이한 위상 설정들 중 최적의 것을 선택하는 위상 조정 모드들의 문맥에서 기술되었지만, 다른 실시예들은 각 모드의 각 반복에 대해 3개 미만 또는 3개의 상이한 위상 설정들 이상을 수반할 수 있다.
본 발명이 합성 RF 출력 신호 및 피드백 신호로서 반사 손실을 사용하는 도 2의 실시예 및 피드백 신호로서 반사 손실을 사용하는 도 6의 실시예의 문맥에서 기술되었지만, 본 발명은 이것으로 제한되지 않는다. 일반적으로, 다른 피드백 신들 및 피드백 신호들의 다른 조합들이 사용될 수 있다. 예를 들어, 반사 손실을 발생하지 않고 직접적으로 반사된 신호 전력 레벨들을 사용하여 본 발명을 구현하는 것이 가능할 수 있다.
도 6의 실시예에서, 다른 DAU들에 방송하는 반사 손실은 초기 위상 설정들과 연관된 반사 손실이다. 대안 실시예들에서, DAU들은 업데이트된 위상 설정들과 연관된 반사 손실과 같은 상이한 값을 방송할 수 있다.
본 발명이 증폭된 신호들의 위상을 조정하기 위해 조합기로부터의 피드백 신호들에 의존하는 실시예들의 문맥에서 기술되었지만, 대안 실시예들에서, 증폭된 신호들의 이득은 조합기로부터의 피드백 신호들에 기초하여 또한 조정될 수 있다.
본 발명이 RF 신호들의 문맥에서 기술되었지만, 본 발명은 마이크로파 주파수 또는 보다 높은 주파수들과 같은 다른 주파수들을 갖는 신호들에 대해 또한 구현될 수 있다.
본 발명의 실시예들이 단일 직접 회로상의 가능한 구현을 포함하는 회로-기반 처리로서 구현되었다. 당업자에게 명백한 바와 같이, 회로 요소들의 다양한 기능들은 소프트웨어 프로그램의 처리 단계들로서 또한 구현될 수 있다. 이러한 소프트웨어는 예를 들어 디지털 신호 처리기, 마이크로-제어기 또는 범용 컴퓨터에서 채용될 수 있다.
상세들에서의 다양한 변경, 재료 및 본 발명의 본질을 설명하기 위해 기술 및 예시된 부분들의 배열은 다음의 청구범위에서 표현된 바와 같이 본 발명의 범위 에서 벗어나지 않고 당업자에 의해 만들어 질 수 있다는 것을 더 알 수 있을 것이다.
2개 이상의 디지털 입력 RF 증폭기들이 병렬로 구성되어 조합기는 그들 각자의 출력들을 조합하여 비교적 큰 합성 RF출력 신호를 발생한다. 피드백 제어 구조는 다양한 증폭기 출력들간의 위상차를 최소화하여 출력들이 효과적으로 조합될 수 있다.

Claims (27)

  1. 병렬로 구성된 복수의 디지털 입력 증폭기들을 사용하여 합성 출력 신호를 생성하는 방법에 있어서:
    증폭된 신호를 생성하도록 디지털 입력 신호를 상기 증폭기들 각각에 인가하는 단계;
    상기 합성 출력 신호를 생성하도록 상기 증폭기들 각각으로부터의 상기 증폭된 신호를 조합하는 단계; 및
    상기 조합과 연관된 하나 이상의 피드백 신호들에 기초하여, 하나 이상의 상기 증폭기들 각각에 의해 생성된 상기 증폭된 신호의 위상을 조정하는 단계를 포함하고,
    하나 이상의 위상 조정들은 초기 위상-조정 모드 동안 구현되고;
    하나 이상의 다른 위상 조정들은 후속 위상-조정 모드 동안 구현되며, 상기 초기 위상-조정 모드는 상기 후속 위상-조정 모드보다 큰 위상-조정 증분을 갖는, 합성 출력 신호 생성 방법.
  2. 제 1 항에 있어서,
    제 1 피드백 신호가 증폭기에 대한 반사 손실(return loss)에 기초하고;
    하나 이상의 위상 조정들은 상기 증폭기에 대한 상기 반사 손실을 감소시키도록 구성되는, 합성 출력 신호 생성 방법.
  3. 제 2 항에 있어서,
    제 2 피드백 신호가 상기 합성 출력 신호에 기초하고;
    하나 이상의 다른 위상 조정들은 상기 합성 출력 신호의 전력 레벨을 증가시키도록 구성되는, 합성 출력 신호 생성 방법.
  4. 삭제
  5. 제 1 항에 있어서,
    상기 초기 위상 조정 모드는 지정된 수의 반복들을 위해 하나 이상의 상기 증폭기들에 인가되고, 후속하여 무한 수의 반복들을 위해 상기 후속 위상 조정 모드가 상기 하나 이상의 증폭기들에 인가되는, 합성 출력 신호 생성 방법.
  6. 제 1 항에 있어서,
    각각의 증폭기에 대한 각각의 위상 조정 모드의 각각의 반복에 대해:
    초기 위상 설정, 감소된 위상 설정, 및 증가된 위상 설정에서의 피드백 신호들이 측정되고;
    상기 증폭기에 대한 업데이트된 위상 설정은 측정된 피드백 신호들에 기초하는, 합성 출력 신호 생성 방법.
  7. 제 6 항에 있어서,
    상기 피드백 신호들은 상기 증폭기에 대한 반사 손실에 기초하고, 상기 업데이트된 위상 설정은 최저로 측정된 반사 손실과 연관된, 합성 출력 신호 생성 방법.
  8. 제 7 항에 있어서,
    상기 피드백 신호들은 상기 합성 출력 신호에 기초하고, 상기 업데이트된 위상 설정은 최고로 측정된 합성 출력 신호 전력 레벨과 연관되는, 합성 출력 신호 생성 방법.
  9. 제 1 항에 있어서,
    각각의 증폭기에 대한 각각의 위상 조정 모드의 각각의 반복에 대해, 상기 증폭기와 관련된 정보는 하나 이상의 다른 증폭기들에 전송되는, 합성 출력 신호 생성 방법.
  10. 제 9 항에 있어서,
    상기 정보는 상기 증폭기에 대한 반사 손실에 기초하는, 합성 출력 신호 생성 방법.
  11. 제 1 항에 있어서,
    상기 후속 위상 조정 모드동안의 위상 조정은 상기 증폭기들 중 임의의 다른 것보다 양호하게 수행하는 각각의 증폭기에 대해 생략(skip)되고, 제 1 증폭기는 상기 제 1 증폭기에 대한 반사 손실이 제 2 증폭기에 대한 반사 손실보다 적을 때, 상기 제 2 증폭기보다 양호하게 수행하는, 합성 출력 신호 생성 방법.
  12. 제 1 항에 있어서,
    상기 위상 조정은 대응 증폭기에 인가하기 이전에 디지털 도메인에서 기저대역으로 상기 디지털 입력 신호에 인가되는, 합성 출력 신호 생성 방법.
  13. 병렬로 구성된 복수의 디지털 입력 증폭기들을 사용하여 합성 출력 신호를 생성하는 장치에 있어서:
    증폭된 신호를 생성하도록 디지털 입력 신호를 상기 증폭기들 각각에 인가하는 수단;
    상기 합성 출력 신호를 생성하도록 상기 증폭기들 각각으로부터의 상기 증폭된 신호를 조합하는 수단; 및
    상기 조합과 연관된 하나 이상의 피드백 신호들에 기초하여, 하나 이상의 상기 증폭기들 각각에 의해 생성된 상기 증폭된 신호의 위상을 조정하는 수단을 포함하고,
    하나 이상의 위상 조정들은 초기 위상-조정 모드 동안 구현되고;
    하나 이상의 다른 위상 조정들은 후속 위상-조정 모드 동안 구현되며, 상기 초기 위상-조정 모드는 상기 후속 위상-조정 모드보다 큰 위상-조정 증분을 갖는, 합성 출력 신호 생성 장치.
  14. 증폭기 시스템에 있어서:
    복수의 디지털 입력 증폭기들로서, 각각이 디지털 입력 신호에 기초하여 증폭된 신호를 생성하도록 구성된 상기 복수의 디지털 입력 증폭기들;
    상기 증폭기들로부터 상기 증폭된 신호들을 수신하고 합성 출력 신호를 생성하도록 구성된 조합기; 및
    상기 조합기로부터의 하나 이상의 피드백 신호들에 기초하여 상기 증폭된 신호들 중 하나 이상의 위상을 조정하도록 구성된 제어 회로를 포함하고,
    상기 제어 회로는 초기 위상-조정 모드 동안 하나 이상의 위상 조정들은 구현하도록 구성되고;
    상기 제어 회로는 또한 후속 위상-조정 모드 동안 하나 이상의 다른 위상 조정들을 구현하도록 구성되고, 상기 초기 위상-조정 모드는 상기 후속 위상-조정 모드보다 큰 위상-조정 증분을 갖는, 증폭기 시스템.
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
  26. 제 14 항에 있어서,
    위상을 조정하도록 구성된 각각의 증폭기에 대해, 상기 시스템은:
    상기 증폭기의 출력과 상기 조합기의 대응 입력 사이에 접속되는 방향성 결합기;
    상기 증폭기의 상기 출력과 상기 조합기의 상기 대응 입력 사이에 접속된 아이솔레이터(isolator);
    상기 방향성 결합기 및 상기 아이솔레이터의 출력에 접속된 스위치;
    상기 스위치의 출력에 접속된 수신기; 및
    상기 수신기의 출력에 접속된 프로세서를 포함하며,
    상기 방향성 결합기는 상기 증폭기로부터의 상기 증폭된 신호의 부분을 상기 스위치의 제 1 입력에 포워딩(forwarding)하도록 구성되고;
    상기 아이솔레이터는 상기 조합기로부터의 반사된 신호를 상기 스위치의 제 2 입력에 포워딩하도록 구성되고;
    상기 스위치는 상기 증폭된 신호 부분 및 상기 반사된 신호를 상기 수신기에 선택적으로 포워딩하도록 구성되고;
    상기 수신기는 상기 증폭된 신호 부분과 상기 반사된 신호의 전력 레벨들을 측정하도록 구성되고;
    상기 프로세서는 상기 전력 레벨들로부터 유도된 반사 손실에 기초하여 상기 디지털 입력 신호의 상기 위상을 조정하도록 구성되는, 증폭기 시스템.
  27. 제 26 항에 있어서,
    상기 프로세서는 복수의 상이한 위상 설정들을 선택하고 대응 증폭기에 대한 업데이트된 위상 설정으로서 최저로 측정된 반사 손실과 연관된 위상 설정을 선택하도록 구성되는, 증폭기 시스템.
KR1020050047683A 2004-06-04 2005-06-03 병렬 연결된 디지털 입력 증폭 장치 KR101105599B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/861,045 US7081794B2 (en) 2004-06-04 2004-06-04 Paralleling digital-input amplifiers
US10/861,045 2004-06-04

Publications (2)

Publication Number Publication Date
KR20060048169A KR20060048169A (ko) 2006-05-18
KR101105599B1 true KR101105599B1 (ko) 2012-01-19

Family

ID=35447016

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050047683A KR101105599B1 (ko) 2004-06-04 2005-06-03 병렬 연결된 디지털 입력 증폭 장치

Country Status (2)

Country Link
US (1) US7081794B2 (ko)
KR (1) KR101105599B1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8204460B2 (en) * 2007-08-08 2012-06-19 Qualcomm Incorporated Method and system for precise transmit power adjustment in wireless communication systems
US7936214B2 (en) * 2008-03-28 2011-05-03 Medtronic, Inc. Third order derivative distortion cancellation for ultra low power applications
EP2117118A1 (en) * 2008-05-08 2009-11-11 Nokia Siemens Networks Oy Parallel amplifier architecture with feedback control based on reflected signal strength
US8335542B2 (en) 2010-04-09 2012-12-18 Andrew Llc Reconfigurable wireless transmission system
KR20120017596A (ko) * 2010-08-19 2012-02-29 삼성에스디아이 주식회사 바이패스 회로를 구비한 연료전지 시스템 및 그 구동방법
DE102012200702B3 (de) * 2012-01-19 2013-06-27 Hüttinger Elektronik Gmbh + Co. Kg Verfahren zum Phasenabgleich mehrerer HF-Leistungserzeugungseinheiten eines HF-Leistungsversorgungssystems und HF-Leistungsversorgungssystem
JP6391706B2 (ja) 2013-12-24 2018-09-19 オブシェストヴォ エス オグラニチェノイ オトヴェツトヴェノスティユ シーメンスOOO Siemens Rf高電力発生のための装置および方法
JP2016119609A (ja) * 2014-12-22 2016-06-30 富士通株式会社 増幅装置
US10116264B1 (en) 2017-05-31 2018-10-30 Corning Optical Communications Wireless Ltd Calibrating a power amplifier such as in a remote unit in a wireless distribution system (WDS)
EP4351024A1 (en) * 2022-10-06 2024-04-10 Nxp B.V. Rf communication device and operating method

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001006643A1 (en) * 1999-07-20 2001-01-25 Qualcomm Incorporated Parallel amplifier architecture using digital phase control techniques

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5304943A (en) * 1992-11-16 1994-04-19 Harris Corporation In-phase combiner and RF recovery system
US5974041A (en) * 1995-12-27 1999-10-26 Qualcomm Incorporated Efficient parallel-stage power amplifier
US5872481A (en) * 1995-12-27 1999-02-16 Qualcomm Incorporated Efficient parallel-stage power amplifier
EP1345321A1 (en) * 2002-03-13 2003-09-17 Lucent Technologies Inc. A circuit comprising amplifiers connected in parallel, and a method of reducing the difference in amplitude between output signals from amplifiers thereof
US7068101B2 (en) * 2003-07-03 2006-06-27 Icefyre Semiconductor Corporation Adaptive predistortion for a transmit system

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001006643A1 (en) * 1999-07-20 2001-01-25 Qualcomm Incorporated Parallel amplifier architecture using digital phase control techniques

Also Published As

Publication number Publication date
US7081794B2 (en) 2006-07-25
US20050270095A1 (en) 2005-12-08
KR20060048169A (ko) 2006-05-18

Similar Documents

Publication Publication Date Title
KR101105599B1 (ko) 병렬 연결된 디지털 입력 증폭 장치
EP1001529B9 (en) Linear power amplifier arrangement and method for its operation
US9020069B2 (en) Active general purpose hybrid
US8837632B2 (en) Vector generator using octant symmetry
US7859459B2 (en) Phased array receivers and methods employing phase shifting downconverters
WO2011001575A1 (ja) 送信回路及び通信機器
JP4627457B2 (ja) 増幅器
JP3989731B2 (ja) フィードフォワード多端子電力合成形電力増幅器
JPH04235401A (ja) 電力増幅装置
WO1998009372A1 (en) Method of and apparatus for filtering intermodulation products in a radiocommunication system
JP2004221646A (ja) ドハ−ティ増幅器
JPH07202775A (ja) ダイバーシティ受信信号合成回路
US20040157644A1 (en) Communication system transmitter or receiver module having integrated radio frequency circuitry directly coupled to antenna element
US8948306B2 (en) Broadband high efficiency amplifier system
US20080030269A1 (en) Distortion compensator and wireless communication device
US20170171012A1 (en) High frequency multi-antenna transmitter(s)
US20070010215A1 (en) Apparatus for removing distortions created by an amplifier
JP4671379B2 (ja) 送信信号の精密化方法及びそれを実行するための増幅セルを有する送信機
KR20010051574A (ko) 전력 증폭기 시스템, 안테나 시스템 및 신호 전송 방법
US9093984B1 (en) Phase shifter with true time delay
JP2017188734A (ja) 増幅装置
US7091781B2 (en) Wideband feed forward linear power amplifier
JP2003179444A (ja) 電圧制御電力増幅器
KR100487708B1 (ko) 마이크로스트립 하이브리드를 이용한 고주파 대역용이득조절증폭기
JPWO2018163682A1 (ja) 移相器、通信機、移相方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141222

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151223

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee