KR101101769B1 - 저항 변화 메모리 소자 및 그 제조 방법 - Google Patents
저항 변화 메모리 소자 및 그 제조 방법 Download PDFInfo
- Publication number
- KR101101769B1 KR101101769B1 KR1020100017515A KR20100017515A KR101101769B1 KR 101101769 B1 KR101101769 B1 KR 101101769B1 KR 1020100017515 A KR1020100017515 A KR 1020100017515A KR 20100017515 A KR20100017515 A KR 20100017515A KR 101101769 B1 KR101101769 B1 KR 101101769B1
- Authority
- KR
- South Korea
- Prior art keywords
- variable resistance
- insulating layer
- lower electrode
- resistance layer
- layer
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 9
- 230000008859 change Effects 0.000 title description 12
- 238000005530 etching Methods 0.000 claims description 20
- 238000000034 method Methods 0.000 claims description 12
- 239000000758 substrate Substances 0.000 claims description 12
- 230000005684 electric field Effects 0.000 abstract description 15
- 239000010410 layer Substances 0.000 description 122
- 239000000463 material Substances 0.000 description 16
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 12
- 229910052581 Si3N4 Inorganic materials 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 239000010949 copper Substances 0.000 description 8
- 239000010931 gold Substances 0.000 description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 8
- 229910052814 silicon oxide Inorganic materials 0.000 description 8
- 239000010936 titanium Substances 0.000 description 8
- 230000008569 process Effects 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 150000004770 chalcogenides Chemical class 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 229910052697 platinum Inorganic materials 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 229910052747 lanthanoid Inorganic materials 0.000 description 3
- 150000002602 lanthanoids Chemical class 0.000 description 3
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 238000004549 pulsed laser deposition Methods 0.000 description 2
- 239000007784 solid electrolyte Substances 0.000 description 2
- 229910000314 transition metal oxide Inorganic materials 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910052684 Cerium Inorganic materials 0.000 description 1
- 229910052692 Dysprosium Inorganic materials 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- 229910000618 GeSbTe Inorganic materials 0.000 description 1
- 229910005866 GeSe Inorganic materials 0.000 description 1
- 229910052779 Neodymium Inorganic materials 0.000 description 1
- 229910052772 Samarium Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910002367 SrTiO Inorganic materials 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- GWXLDORMOJMVQZ-UHFFFAOYSA-N cerium Chemical compound [Ce] GWXLDORMOJMVQZ-UHFFFAOYSA-N 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- KBQHZAAAGSGFKK-UHFFFAOYSA-N dysprosium atom Chemical compound [Dy] KBQHZAAAGSGFKK-UHFFFAOYSA-N 0.000 description 1
- 239000003792 electrolyte Substances 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910052746 lanthanum Inorganic materials 0.000 description 1
- FZLIPJUXYLNCLC-UHFFFAOYSA-N lanthanum atom Chemical compound [La] FZLIPJUXYLNCLC-UHFFFAOYSA-N 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- QEFYFXOXNSNQGX-UHFFFAOYSA-N neodymium atom Chemical compound [Nd] QEFYFXOXNSNQGX-UHFFFAOYSA-N 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- KZUNJOHGWZRPMI-UHFFFAOYSA-N samarium atom Chemical compound [Sm] KZUNJOHGWZRPMI-UHFFFAOYSA-N 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000002207 thermal evaporation Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
Landscapes
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 가변 저항 메모리 소자 및 그 제조 방법에 관한 것이다.
본 발명의 실시 예들은 하부 전극과, 하부 전극 상부의 소정 영역에 형성되며 상부 전체 가장자리 및 하부 전체 가장자리의 적어도 하나가 라운드하게 형성된 가변 저항층과, 가변 저항층 상에 형성되며, 하부 전극과 절연된 상부 전극을 포함한다.
본 발명의 실시 예들에 의하면, 가변 저항층의 일부분이 라운드하게 형성됨으로써 가장자리 부분의 전기장의 세기를 최소화시킬 수 있고, 이에 따라 전기장이 가변 저항층의 중앙 부분에 인가될 수 있다. 따라서, 인가하는 전기장의 세기에 따라 필라멘트의 굵기를 제어할 수 있어 리셋 전류를 감소시킬 수 있고, 전기장의 주로 집중되는 국부적인 영역에서만 필라멘트를 형성시켜 스위칭 균일도를 향상시킬 수 있다.
본 발명의 실시 예들은 하부 전극과, 하부 전극 상부의 소정 영역에 형성되며 상부 전체 가장자리 및 하부 전체 가장자리의 적어도 하나가 라운드하게 형성된 가변 저항층과, 가변 저항층 상에 형성되며, 하부 전극과 절연된 상부 전극을 포함한다.
본 발명의 실시 예들에 의하면, 가변 저항층의 일부분이 라운드하게 형성됨으로써 가장자리 부분의 전기장의 세기를 최소화시킬 수 있고, 이에 따라 전기장이 가변 저항층의 중앙 부분에 인가될 수 있다. 따라서, 인가하는 전기장의 세기에 따라 필라멘트의 굵기를 제어할 수 있어 리셋 전류를 감소시킬 수 있고, 전기장의 주로 집중되는 국부적인 영역에서만 필라멘트를 형성시켜 스위칭 균일도를 향상시킬 수 있다.
Description
본 발명은 저항 변화 메모리 소자 및 그 제조 방법에 관한 것으로, 특히 리셋 전류를 감소시키고 스위칭 균일도를 향상시킬 수 있는 저항 변화 메모리 소자 및 그 제조 방법에 관한 것이다.
최근, 플래쉬 메모리 소자에 비해 소비 전력이 낮고 집적도가 높은 차세대 비휘발성 메모리 소자가 연구되고 있다. 이러한 차세대 비휘발성 메모리 소자로는 상변화 메모리(Phase change RAM; PRAM), 자기 변화 메모리(Magnetic RAM; MRAM), 강유전체 메모리(Ferroelectric RAM), 저항 변화 메모리(Resistance change RAM; ReRAM) 등이 있다.
그 중에서 저항 변화 메모리 소자는 가변 저항 물질의 저항 변화를 이용하는 메모리 소자로서, 상부 전극 및 하부 전극 사이에 가변 저항 물질이 형성된 저항 변화 메모리 셀을 포함하고, 상부 전극 및 하부 전극에 인가되는 전압에 따라 가변 저항 물질의 저항이 변화하는 특성을 갖는다. 이러한 저항 메모리 소자는 제조된 후 저항 변화 메모리 셀에 상당히 높은 레벨의 필라멘트 형성 전압을 인가함으로써 가변 저항 물질 내에 필라멘트를 형성하는데, 필라멘트는 상부 전극과 하부 전극 사이를 흐르는 셀 전류의 전류 경로(current path)가 된다. 필라멘트가 형성된 후 리셋 전압을 인가하여 가변 저항 물질을 리셋 상태로 만들거나, 셋 전압을 인가하여 가변 저항 물질을 셋 상태로 만들 수 있다.
이러한 저항 변화 메모리 소자는 필라멘트 형태의 스위칭 메카니즘을 가짐으로써 빠른 스위칭 특성, 안정적인 리텐션(retention) 특성 등의 장점을 가지고 있다. 그러나, 원천적으로 랜덤(random)하게 형성되는 필라멘트로 인해 안정적인 스위칭 특성의 확보가 어렵다. 또한, 동작 전압이 높고, 셋/리셋(set/reset) 전압 및 전류의 분포가 확보되지 못하며, 리셋 전류가 크고 이를 제어하기 어려운 등의 단점이 있다.
본 발명은 가변 저항층의 가장자리(corner) 부분의 전기장의 세기를 최소화시켜 리셋 전류를 감소시키고 스위칭 균일도를 향상시킬 수 있는 저항 변화 메모리 소자 및 그 제조 방법을 제공한다.
본 발명은 가변 저항층의 상부 전체 가장자리(top corner) 및 하부 전체 가장자리(bottom corner)를 라운드(round)하게 형성함으로써 가장자리 부분의 전기장의 세기를 최소화시킬 수 있는 저항 변화 메모리 소자 및 그 제조 방법을 제공한다.
본 발명의 실시 예들에 따른 가변 저항 메모리 소자는 하부 전극; 상기 하부 전극 상에 형성된 절연층; 상기 절연층 내의 소정 영역에 형성되어 상기 하부 전극과 연결되며, 상부 전체 가장자리 및 하부 전체 가장자리의 적어도 하나가 라운드하게 형성된 가변 저항층; 및 상기 가변 저항층 및 절연층 상에 형성된 상부 전극을 포함한다.
상기 절연층은 상기 하부 전극의 소정 영역을 노출시키는 콘택홀이 형성되고, 상기 가변 저항층은 상기 콘택홀 내에 형성된다.
상기 가변 저항층은 상기 절연층보다 돌출 형성된다.
본 발명의 실시 예들에 따른 가변 저항 메모리 소자의 제조 방법은 기판 상에 하부 전극을 형성하는 단계; 상기 하부 전극 상에 절연층을 형성한 후 상기 절연층의 소정 영역에 상기 하부 전극을 노출시키는 콘택홀을 형성하는 단계; 상기 콘택홀 내에 하부 전체 가장자리 또는 상부 전체 가장자리의 적어도 어느 하나가 라운드하게 가변 저항층을 형성하는 단계; 및 상기 가변 저항층 상에 상부 전극을 형성하는 단계를 포함한다.
상기 가변 저항층은 상기 절연층보다 돌출 형성한다.
상기 가변 저항층의 하부 전체 가장자리를 라운드하게 형성하는 단계는, 상기 하부 전극 상에 상기 절연층을 형성하는 단계; 상기 절연층의 소정 영역을 식각하여 상기 하부 전극을 노출시키고 하부 전체 가장자리가 라운드한 콘택홀을 형성하는 단계; 및 상기 콘택홀이 매립되도록 상기 절연층 상에 가변 저항층을 형성하는 단계를 포함한다.
상기 가변 저항층의 상부 전체 가장자리를 라운드하게 형성하는 단계는, 상기 하부 전극 상에 상기 절연층을 형성하는 단계; 상기 절연층의 소정 영역을 식각하여 상기 하부 전극을 노출시키는 콘택홀을 형성하는 단계; 상기 콘택홀이 매립되도록 상기 절연층 상에 가변 저항층을 형성하는 단계; 및 상기 절연층을 소정 두께 식각한 후 상기 가변 저항층의 상부 전체 가장자리를 라운드하게 식각하는 단계를 포함한다.
상기 가변 저항층의 하부 전체 가장자리 및 상부 전체 가장자리를 라운드하게 형성하는 단계는, 상기 하부 전극 상에 절연층을 형성하는 단계; 상기 절연층의 소정 영역을 식각하여 상기 하부 전극을 노출시키고 하부 전체 가장자리가 라운드한 콘택홀을 형성하는 단계; 상기 콘택홀이 매립되도록 상기 절연층 상에 가변 저항층을 형성하는 단계; 및 상기 절연층을 소정 두께 식각한 후 상기 가변 저항층의 상부 전체 가장자리를 라운드하게 식각하는 단계를 포함한다.
본 발명의 실시 예들은 하부 전극, 가변 저항층 및 상부 전극이 적층된 가변 저항 메모리 소자를 제공하며, 가변 저항층이 하부 전극 상부의 소정 영역에 형성되고, 상부 전체 가장자리 및 하부 전체 가장자리의 적어도 하나가 라운드하게 형성된다. 즉, 가변 저항층은 하부 전극 및 상부 전극과 맞닿는 적어도 한 부분이 라운드하게 형성된다.
본 발명의 실시 예들에 의하면, 가변 저항층의 가장자리가 라운드하게 형성됨으로써 하부 전극 및 상부 전극과 맞닿는 가장자리 부분의 전기장의 세기를 최소화시킬 수 있고, 이에 따라 전기장이 가변 저항층의 중앙 부분에 집중될 수 있다. 따라서, 전기장의 세기에 따라 필라멘트의 굵기를 제어할 수 있어 리셋 전류를 감소시킬 수 있고, 전기장의 주로 집중되는 국부적인 영역에서만 필라멘트를 형성시켜 스위칭 균일도를 향상시킬 수 있다.
도 1은 본 발명의 일 실시 예에 따른 가변 저항 메모리 소자의 단면도.
도 2(a) 내지 도 2(g)는 본 발명의 일 실시 예에 따른 가변 저항 메모리 소자의 제조 방법을 설명하기 위해 순서적으로 도시한 소자의 단면도.
도 2(a) 내지 도 2(g)는 본 발명의 일 실시 예에 따른 가변 저항 메모리 소자의 제조 방법을 설명하기 위해 순서적으로 도시한 소자의 단면도.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예를 상세히 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시 예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면에서 여러 층 및 각 영역을 명확하게 표현하기 위하여 두께를 확대하여 표현하였으며 도면상에서 동일 부호는 동일한 요소를 지칭하도록 하였다. 또한, 층, 막, 영역 등의 부분이 다른 부분 상부에 또는 상에 있다고 표현되는 경우는 각 부분이 다른 부분의 바로 상부 또는 바로 위에 있는 경우뿐만 아니라 각 부분과 다른 부분의 사이에 또 다른 부분이 있는 경우도 포함한다.
도 1은 본 발명의 일 실시 예에 따른 가변 저항 메모리 소자의 단면도이다.
도 1을 참조하면, 본 발명의 일 실시 예에 따른 가변 저항 메모리 소자는 기판(110) 상에 형성된 하부 전극(120)과, 하부 전극(120) 상의 소정 영역에 형성된 적어도 하나의 가변 저항층(130)과, 하부 전극(120)과 절연되어 가변 저항층(130) 상에 형성된 상부 전극(140)을 포함한다. 또한, 하부 전극(120) 상에 형성되어 하부 전극(120) 및 상부 전극(140)을 절연시키는 절연층(135)을 더 포함하며, 절연층(135) 내에 콘택홀이 형성되고, 콘택홀 내에 가변 저항층(130)이 형성된다. 절연층(135)은 가변 저항층(130)보다 얇은 두께로 형성될 수 있고, 가변 저항층(130)과 동일한 두께로 형성될 수 있다. 한편, 본 발명의 일 실시 예에 따른 가변 저항층(130)은 상부 전체 가장자리(top corner) 및 하부 전체 가장자리(bottom corner)의 적어도 어느 하나가 라운드(round)하게 형성된다. 즉, 가장자리 부분이 날카롭지 않게 부드러운 곡면 형상으로 형성함으로써 가장자리 부분의 전계 집중을 방지한다.
기판(110)은 통상의 반도체 메모리 소자에 적용되는 것이면 어느 것이든 가능하며, 본 발명에서는 특별히 한정하지 않는다. 예를들어 기판(11)은 Si 기판, SiO2 기판, Si/SiO2의 다층 기판, 폴리실리콘 기판 등을 이용할 수 있다.
하부 전극(120)은 백금(Pt), 금(Au), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 및 이들의 합금중에서 적어도 하나를 이용할 수 있다.
가변 저항층(130)은 하부 전극(120)과 상부 전극(140) 사이에 인가되는 전압에 따라 저항이 변화되는 물질을 이용하여 형성할 수 있다. 이러한 가변 저항층(130)은 금속 산화물, PCMO(Pr1-XCaXMnO3, 0<X<1), 칼코게나이드(chalcogenide), 페로브스카이트(perovskite) 또는 금속 도핑된 고체 전해질 등을 이용할 수 있다. 금속 산화물은 SiO2, Al2O3 또는 전이 금속 산화물을 포함할 수 있고, 전이 금속 산화물은 HfO2, ZrO2, Y2O3, TiO2, NiO, Nb2O5, Ta2O5, CuO, Fe2O3 또는 란타노이드 산화물(lanthanoids oxide)을 포함할 수 있으며, 란타노이드는 란탄(La), 세륨(Ce), 프라세오디움(Pr), 네오디뮴(Nd), 사마륨(Sm), 가돌리움(Gd) 또는 디스프로슘(Dy)를 포함할 수 있다. 또한, 칼코게나이드는 GeSbTe를 포함할 수 있고, 페로브스카이트는 SrTiO3, Cr 또는 Nb 도핑된 SrZrO3를 포함할 수 있으며, 금속 도핑된 고체 전해질은 GeSe 내에 Ag가 도핑된, 즉 AgGeSe을 포함할 수 있다. 또한, 본 발명의 일 실시 예에 따른 가변 저항층(130)은 상부 전체 가장자리 및 하부 전체 가장자리의 적어도 하나가 라운드하게 형성된다. 즉, 가변 저항층(130)은 하부 전극(120) 및 상부 전극(140)과 맞닿는 가장자리 부분의 적어도 일부분이 라운드하게 형성된다. 가변 저항층(130)의 적어도 일부가 라운드하게 형성함으로써 가장자리 부분에서 발생하는 전기장의 세기를 최소화시킬 수 있고, 이에 따라 전기장이 가변 저항층(130)의 중앙 부분에 집중될 수 있다. 따라서, 전기장의 세기에 따라 필라멘트의 굵기를 제어할 수 있어 리셋 전류를 감소시킬 수 있고, 전기장이 주로 집중되는 국부적인 영역에서만 필라멘트를 형성시켜 스위칭 균일도를 향상시킬 수 있다.
절연층(135)은 하부 전극(120) 상에 형성되어 하부 전극(120)과 상부 전극(140)을 절연시키며, 절연층(135)의 소정 영역에 콘택홀이 형성된다. 절연층(135)은 누설 전류 특성이 우수한 절연 물질로 형성할 수 있는데, 예를들어 실리콘 산화(SiO2)막, 실리콘 질화(Si3N4)막 등을 이용할 수 있다. 또한, 절연층(135)은 식각률이 다른 두 절연 물질을 적층하여 형성할 수 있는데, 예를들어 실리콘 질화막과 실리콘 산화막을 적층하여 형성할 수 있다. 이러한 절연층(135)의 콘택홀 내에 가변 저항층(130)이 형성되며, 절연층(135)은 가변 저항층(130)보다 얇은 두께로 형성된다. 따라서, 가변 저항층(130)은 절연층(135)으로부터 돌출되는 형상으로 형성된다. 또한, 절연층(135)은 가변 저항층(130)의 하부 전체 가장자리가 라운드하게 형성되는 경우 콘택홀의 기저부가 라운드하게 형성된다.
상부 전극(140)은 백금(Pt), 금(Au), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 및 이들의 합금중에서 적어도 하나를 이용할 수 있으며, 하부 전극(120)과 동일하거나 다른 물질로 형성할 수 있다. 상부 전극(140)은 가변 저항층(130) 및 절연층(135) 상에 형성되며, 가변 저항층(130)의 형상을 따라 단차를 갖도록 형성될 수 있다.
도 2(a) 내지 도 2(g)는 본 발명의 일 실시 예에 따른 가변 저항 메모리 소자의 제조 방법을 설명하기 위한 단면도이다.
도 2(a)를 참조하면, 기판(110) 상부에 하부 전극(120)을 형성한다. 기판(110)은 통상의 반도체 메모리 공정에 이용되는 모든 물질을 이용할 수 있다. 또한, 하부 전극(12)은 백금(Pt), 금(Au), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 및 이들의 합금중에서 적어도 어느 하나를 이용할 수 있다. 이러한 하부 전극(120)은 물리 기상 증착(physical vapor deposition; PVD), 화학 기상 증착(chemical vapor deposition; CVD), 스퍼터링(sputtering), 펄스 레이저 증착(pulsed laser deposition; PLD), 증발법(thermal evaporation), 전자빔 증발법(electron beam evaporation), 원자층 증착(atomic layer deposition; ALD) 및 분자선 에피택시 증착(molecular beam epitaxy; MBE) 등의 증착 공정을 이용하여 증착할 수 있다.
도 2(b)를 참조하면, 하부 전극(120) 상부에 하부 전극(120)과 상부 전극을 절연시키기 위한 절연층(135)을 형성한다. 절연층(135)은 형성하고자 하는 가변 저항층의 두께에 따라 그 두께를 조절할 수 있다. 또한, 절연층(135)은 식각 선택비가 다른 적어도 두층으로 형성할 수 있는데, 예를들어 실리콘 질화막과 실리콘 산화막을 적층하여 형성할 수 있다. 여기서, 실리콘 질화막과 실리콘 산화막을 적층하는 경우 실리콘 질화막은 하부 전극(120)과 상부 전극을 절연시키기 위해 잔류시키는 두께로 형성할 수 있으며, 이 경우 실리콘 산화막은 제거된다. 뿐만 아니라 절연층(135)을 단일 물질로 형성하는 경우 중간에 식각 정지막을 형성할 수도 있는데, 예를들어 실리콘 산화막을 1차로 증착한 후 식각 정지막, 예를들어 실리콘 산화질화막을 증착하고 실리콘 산화막을 2차로 증착할 수도 있다. 또한, 절연층(135)은 단일 물질로 형성하고 절연층(135)의 식각 조건을 조절함으로써 소정 두께 잔류되도록 할 수도 있다. 이렇게 절연층(135)은 후속 공정에 따라 다양한 방식으로 형성할 수 있다.
도 2(c)를 참조하면, 절연층(135)의 소정 영역을 식각하여 하부 전극(120)의 소정 영역을 노출시키는 적어도 하나의 콘택홀(136)을 형성한다. 이때, 콘택홀(136)은 기저부의 가장자리 부분이 라운드하게 형성되도록 한다. 콘택홀(136)의 기저부 가장자리를 라운드하게 하기 위해 다양한 방법을 이용될 수 있는데, 예를들어 플라즈마를 이용한 건식 식각 공정을 이용할 수 있다. 이 경우 MDS(Microwave Down Stream), ECR(Electron Cyclotron Resonance) 또는 HELICAL 중에서 어느 하나의 장비를 이용하고, 산소 플라즈마를 이용할 수 있는데, 예를들어 110℃ 이상의 온도에서 O2:N2:He의 비율을 100:5:70으로 혼합하여 식각 공정을 실시할 수 있다. 물론 건식 식각 이외에 습식 식각을 이용하여 콘택홀(136)의 하부 전체 가장자리를 라운드하게 형성할 수 있다.
도 2(d)를 참조하면, 콘택홀(136)이 매립되도록 절연층(135) 상부에 가변 저항층(130)을 형성한다. 가변 저항층(130)은 금속 산화물, PCMO(Pr1 - XCaXMnO3, 0<X<1)막, 칼코게나이드(chalcogenide)막, 페로브스카이트(perovskite)막 또는 금속 도핑된 고체 전해질막을 포함하는 물질을 이용할 수 있다. 또한, 가변 저항층(130)은 물리 기상 증착 또는 화학 기상 증착 등의 다양한 증착법을 이용하여 형성할 수 있다.
도 2(e)를 참조하면, 가변 저항층(130)을 연마하여 절연층(135)을 노출시킨 후 노출된 절연층(135)을 소정 두께 식각한다. 이때, 절연층(135)이 서로 다른 두층, 예를들어 실리콘 질화막 및 실리콘 산화막이 적층 형성되는 경우 실리콘 산화막을 제거하여 실리콘 질화막을 노출시킬 수 있다. 또한, 절연층(135) 내에 식각 정지막이 형성된 경우 식각 정지막이 노출되도록 절연층(135)을 소정 두께 식각할 수 있다. 뿐만 아니라, 절연층(135)이 단일층으로 형성되는 경우 식각 조건을 조절하여 절연층(135)을 소정 두께 식각할 수도 있다. 이렇게 절연층(135)을 소정 두께 식각하는 방법은 이외에도 다양한 방법이 있을 수 있다. 따라서, 가변 저항층(130)이 절연층(135)보다 두껍게 돌출된다.
도 2(f)를 참조하면, 가변 저항층(130)의 상부 전체 가장자리(top corner)를 라운드하게 형성한다. 가변 저항층(130)은 물질의 종류에 따라 식각 조건을 조절함으로써 상부 전체 가장자리를 라운드하게 형성할 수 있다. 예를 들면, 불소 함유 가스, 산소 및 아르곤의 혼합 가스를 이용하여 플라즈마 건식 식각 공정을 실시할 수 있으며, 식각 챔버의 압력 및 플라즈마 출력, 그리고 혼합 가스의 유입 비율 등을 가변 저항층(130)의 물질, 공정 시간 및 곡률 반경 등에 따라 조절하여 식각 공정을 실시할 수 있다.
도 2(g)를 참조하면, 상부 전체 가장자리가 라운드하게 형성된 가변 저항층(130) 상부에 상부 전극(140)을 형성한다. 상부 전극(140)은 백금(Pt), 금(Au), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 및 이들의 합금중에서 적어도 어느 하나를 이용할 수 있으며, 하부 전극(120)과 동일한 물질 또는 다른 물질을 이용할 수 있다. 이러한 상부 전극(140) 또한 다양한 증착 방법으로 형성할 수 있다.
상기 실시 예의 제조 방법은 가변 저항층(130)이 하부 전체 가장자리 및 상부 전체 가장자리가 라운드하게 형성되는 것으로 설명하였으나, 하부 전체 가장자리 및 상부 전체 가장자리의 어느 하나가 라운드하게 형성될 수도 있다. 즉, 절연층(135)에 하부 전체 가장자리가 라운드한 콘택홀(136)을 형성한 후 콘택홀(136)이 매립되도록 가변 저항층(130)을 형성하고 상부 전극(140)을 형성함으로써 하부 전체 가장자리가 라운드한 가변 저항층(130)을 갖는 가변 저항 메모리 소자를 제조할 수 있다. 또한, 절연층(135)에 콘택홀(136)을 형성한 후 콘택홀(136)이 매립되도록 가변 저항층(130)을 형성하고, 절연층(135)을 일부 두께 식각한 후 가변 저항층(130)의 상부 전체 가장자리를 라운드하게 한 후 상부 전극(140)을 형성함으로써 상부 전체 가장자리가 라운드한 가변 저항층(130)을 갖는 가변 저항 메모리 소자를 제조할 수 있다.
한편, 본 발명의 기술적 사상은 상기 실시 예에 따라 구체적으로 기술되었으나, 상기 실시 예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주지해야 한다. 또한, 본 발명의 기술분야에서 당업자는 본 발명의 기술 사상의 범위 내에서 다양한 실시 예가 가능함을 이해할 수 있을 것이다.
110 : 기판 120 : 하부 전극
130 : 가변 저항층 135 : 절연층
136 : 콘택홀 140 : 상부 전극
130 : 가변 저항층 135 : 절연층
136 : 콘택홀 140 : 상부 전극
Claims (8)
- 하부 전극;
상기 하부 전극 상에 형성된 절연층;
상기 절연층 내의 소정 영역에 형성되어 상기 하부 전극과 연결되며, 상부 전체 가장자리 및 하부 전체 가장자리의 적어도 하나가 라운드하게 형성된 가변 저항층; 및
상기 가변 저항층 및 절연층 상에 형성된 상부 전극을 포함하는 가변 저항 메모리 소자.
- 청구항 2은(는) 설정등록료 납부시 포기되었습니다.제 1 항에 있어서, 상기 절연층은 상기 하부 전극의 소정 영역을 노출시키는 콘택홀이 형성되고, 상기 가변 저항층은 상기 콘택홀 내에 형성된 가변 저항 메모리 소자.
- 청구항 3은(는) 설정등록료 납부시 포기되었습니다.제 2 항에 있어서, 상기 가변 저항층은 상기 절연층보다 돌출 형성된 가변 저항 메모리 소자.
- 기판 상에 하부 전극을 형성하는 단계;
상기 하부 전극 상에 절연층을 형성한 후 상기 절연층의 소정 영역에 상기 하부 전극을 노출시키는 콘택홀을 형성하는 단계;
상기 콘택홀 내에 하부 전체 가장자리 또는 상부 전체 가장자리의 적어도 어느 하나가 라운드하게 가변 저항층을 형성하는 단계; 및
상기 가변 저항층 상에 상부 전극을 형성하는 단계를 포함하는 가변 저항 메모리 소자의 제조 방법.
- 청구항 5은(는) 설정등록료 납부시 포기되었습니다.제 4 항에 있어서, 상기 가변 저항층은 상기 절연층보다 돌출 형성하는 가변 저항 메모리 소자의 제조 방법.
- 청구항 6은(는) 설정등록료 납부시 포기되었습니다.제 4 항 또는 제 5 항에 있어서, 상기 가변 저항층의 하부 전체 가장자리를 라운드하게 형성하는 단계는,
상기 하부 전극 상에 상기 절연층을 형성하는 단계;
상기 절연층의 소정 영역을 식각하여 상기 하부 전극을 노출시키고 하부 전체 가장자리가 라운드한 콘택홀을 형성하는 단계; 및
상기 콘택홀이 매립되도록 상기 절연층 상에 가변 저항층을 형성하는 단계를 포함하는 가변 저항 메모리 소자의 제조 방법.
- 청구항 7은(는) 설정등록료 납부시 포기되었습니다.제 5 항에 있어서, 상기 가변 저항층의 상부 전체 가장자리를 라운드하게 형성하는 단계는,
상기 하부 전극 상에 상기 절연층을 형성하는 단계;
상기 절연층의 소정 영역을 식각하여 상기 하부 전극을 노출시키는 콘택홀을 형성하는 단계;
상기 콘택홀이 매립되도록 상기 절연층 상에 가변 저항층을 형성하는 단계; 및
상기 절연층을 소정 두께 식각한 후 상기 가변 저항층의 상부 전체 가장자리를 라운드하게 식각하는 단계를 포함하는 가변 저항 메모리 소자의 제조 방법. - 청구항 8은(는) 설정등록료 납부시 포기되었습니다.제 5 항에 있어서, 상기 가변 저항층의 하부 전체 가장자리 및 상부 전체 가장자리를 라운드하게 형성하는 단계는,
상기 하부 전극 상에 절연층을 형성하는 단계;
상기 절연층의 소정 영역을 식각하여 상기 하부 전극을 노출시키고 하부 전체 가장자리가 라운드한 콘택홀을 형성하는 단계;
상기 콘택홀이 매립되도록 상기 절연층 상에 가변 저항층을 형성하는 단계; 및
상기 절연층을 소정 두께 식각한 후 상기 가변 저항층의 상부 전체 가장자리를 라운드하게 식각하는 단계를 포함하는 가변 저항 메모리 소자의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100017515A KR101101769B1 (ko) | 2010-02-26 | 2010-02-26 | 저항 변화 메모리 소자 및 그 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100017515A KR101101769B1 (ko) | 2010-02-26 | 2010-02-26 | 저항 변화 메모리 소자 및 그 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20110098081A KR20110098081A (ko) | 2011-09-01 |
| KR101101769B1 true KR101101769B1 (ko) | 2012-01-05 |
Family
ID=44951673
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020100017515A KR101101769B1 (ko) | 2010-02-26 | 2010-02-26 | 저항 변화 메모리 소자 및 그 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101101769B1 (ko) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20070106224A (ko) * | 2006-04-28 | 2007-11-01 | 삼성전자주식회사 | 가변 저항 물질을 포함하는 비휘발성 메모리 소자 |
| KR20090116939A (ko) * | 2008-05-08 | 2009-11-12 | 주식회사 하이닉스반도체 | 리셋 전류를 감소시킬 수 있는 상변화 메모리 소자 및 그제조 방법 |
-
2010
- 2010-02-26 KR KR1020100017515A patent/KR101101769B1/ko not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20070106224A (ko) * | 2006-04-28 | 2007-11-01 | 삼성전자주식회사 | 가변 저항 물질을 포함하는 비휘발성 메모리 소자 |
| KR20090116939A (ko) * | 2008-05-08 | 2009-11-12 | 주식회사 하이닉스반도체 | 리셋 전류를 감소시킬 수 있는 상변화 메모리 소자 및 그제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20110098081A (ko) | 2011-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI442612B (zh) | 自動對準之鰭型可程式記憶胞 | |
| US9343506B2 (en) | Memory arrays with polygonal memory cells having specific sidewall orientations | |
| US8912524B2 (en) | Defect gradient to boost nonvolatile memory performance | |
| KR100693409B1 (ko) | 산화막의 저항변화를 이용한 비휘발성 기억소자 및 그제조방법 | |
| KR101052875B1 (ko) | 저항성 램 소자의 제조방법 | |
| US9525133B2 (en) | Resistive random access memory with high uniformity and low power consumption and method for fabricating the same | |
| US10741760B2 (en) | Resistive random access memory device for 3D stack and memory array using the same and fabrication method thereof | |
| WO2012162867A1 (zh) | 一种采用电场增强层的阻变存储器结构及其制备方法 | |
| US11737286B2 (en) | Selector devices for a memory cell | |
| US9847482B2 (en) | Resistive memory devices with an oxygen-supplying layer | |
| US8987695B2 (en) | Variable resistance memory device and method for fabricating the same | |
| US8866122B1 (en) | Resistive switching devices having a buffer layer and methods of formation thereof | |
| JP2017055082A (ja) | 不揮発性記憶装置の製造方法 | |
| US8878240B2 (en) | Variable resistance memory device and method for fabricating the same | |
| KR20160035582A (ko) | 필드 강화 피처를 갖는 저항성 메모리 디바이스 | |
| US20120085985A1 (en) | Electrically actuated device | |
| KR20150132123A (ko) | 감소된 하부 전극을 갖는 저항성 메모리 셀 | |
| KR20120097634A (ko) | 3차원 입체 구조를 가지는 비휘발성 메모리 | |
| US20160315256A1 (en) | V-shape resistive memory element | |
| KR20110073648A (ko) | 3차원 입체 구조를 가지는 비휘발성 메모리 | |
| US20200312911A1 (en) | Reducing cell-to-cell switch variation in crossbar array circuits | |
| KR101101769B1 (ko) | 저항 변화 메모리 소자 및 그 제조 방법 | |
| KR20100133761A (ko) | 저항 변화 메모리 소자 및 그 제조방법 | |
| US20220158093A1 (en) | Memory devices and method of forming the same | |
| CN111403599B (zh) | 一种半导体结构及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |