KR101096447B1 - 반도체 소자의 제조방법 - Google Patents
반도체 소자의 제조방법 Download PDFInfo
- Publication number
- KR101096447B1 KR101096447B1 KR1020080039515A KR20080039515A KR101096447B1 KR 101096447 B1 KR101096447 B1 KR 101096447B1 KR 1020080039515 A KR1020080039515 A KR 1020080039515A KR 20080039515 A KR20080039515 A KR 20080039515A KR 101096447 B1 KR101096447 B1 KR 101096447B1
- Authority
- KR
- South Korea
- Prior art keywords
- slurry
- polishing
- protrusion
- pad
- abandoned
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 22
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 239000002002 slurry Substances 0.000 claims abstract description 47
- 238000005498 polishing Methods 0.000 claims abstract description 30
- 238000000034 method Methods 0.000 claims abstract description 29
- 239000002245 particle Substances 0.000 claims abstract description 26
- 238000005470 impregnation Methods 0.000 claims abstract description 21
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 239000006260 foam Substances 0.000 claims abstract description 4
- 229920000515 polycarbonate Polymers 0.000 claims abstract description 4
- 239000004417 polycarbonate Substances 0.000 claims abstract description 4
- 239000000126 substance Substances 0.000 claims description 28
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 19
- 239000000463 material Substances 0.000 claims description 13
- CETPSERCERDGAM-UHFFFAOYSA-N ceric oxide Chemical compound O=[Ce]=O CETPSERCERDGAM-UHFFFAOYSA-N 0.000 claims description 8
- 229910000422 cerium(IV) oxide Inorganic materials 0.000 claims description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 4
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 claims description 3
- 238000004140 cleaning Methods 0.000 claims description 3
- 229910021485 fumed silica Inorganic materials 0.000 claims description 3
- 238000000151 deposition Methods 0.000 abstract description 2
- 230000000694 effects Effects 0.000 abstract description 2
- 239000010408 film Substances 0.000 description 24
- 239000010410 layer Substances 0.000 description 10
- 238000007517 polishing process Methods 0.000 description 9
- 238000002955 isolation Methods 0.000 description 5
- 239000010409 thin film Substances 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 239000003082 abrasive agent Substances 0.000 description 1
- 238000005054 agglomeration Methods 0.000 description 1
- 230000002776 aggregation Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000010297 mechanical methods and process Methods 0.000 description 1
- 230000005226 mechanical processes and functions Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
- H01L21/02065—Cleaning during device manufacture during, before or after processing of insulating layers the processing being a planarization of insulating layers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
반도체 소자의 제조방법이 개시되어 있다. 반도체 소자의 제조방법은 반도체 기판 상에 하부 구조물을 덮는 절연막을 형성하는 단계와, 하부 구조물에 의하여 절연막에 형성된 돌출부의 일부를 슬러리를 이용하여 연마하는 단계와, 돌출부의 나머지를 슬러리가 함침된 입자 함침 패드(Fixed abrasive pad)를 이용하여 연마하는 단계를 포함하며, 상기 돌출부의 상기 나머지를 연마하는 단계에서, 상기 입자 함침 패드는 폴리카보네이트 패드(Polycarbonate pad) 또는 탄성 폼(Resilient foam)으로 구성된 스택 패드(Stack pad)를 포함하는 것을 특징으로 한다. 이로써, 본 발명에 따른 입자 함침 패드를 이용하여 공정 진행에 소요되는 시간을 단축시키고, 단차를 방지할 수 있는 효과가 있다.
Description
본 발명은 반도체 소자의 제조방법에 관한 것이다.
반도체를 제조하기 위한 여러 공정 중, 웨이퍼 상에 형성된 박막의 평탄화 및 불필요한 박막의 제거를 위해 웨이퍼에 대한 연마 가공을 수행하는 공정을 웨이퍼 연마 공정이라 한다.
웨이퍼 연마 공정은 소형 경량화를 지향하는 최근의 반도체 추세에서 매우 중요하게 인식되고 있는 공정 중 하나로서, 최근에는 슬러리(Slurry)와 같은 화학 연마제와 기계적 연마 장치를 적절히 조합 사용하여 연마를 진행하는 화학적 기계적 연마(Chemical mechanical polishing) 공정이 주로 사용되고 있다.
그러나, 상기 화학적 기계적 연마 공정은 세리아(Ceria) 슬러리와 같은 고가의 화학 연마제가 많이 소모되고 공정의 진행 시간이 길게 소요되어, 직접적인 생산비용의 증가와 더불어 제품 생산의 소요시간이 증가한다는 단점을 가지고 있다.
또한, 상기 웨이퍼 상에 형성된 하부 구조물에 의하여 후속 절연막을 평탄화하기 위한 상기 화학적 기계적 연마 공정 중, 단차가 높은 지역과 단차가 낮은 지역 사이에 단차가 발생되어, 후속 공정에서 결함으로 작용하는 한계가 있다.
또한, 상기 절연막을 평탄화하기 위한 화학적 기계적 연마 공정 시간의 TAT(Turn Around Time)가 증가되어, 그만큼의 비용 또한 증가되는 문제점이 발생하게 된다.
본 발명은 공정 진행에 소요되는 시간 감소 및 원가 절감 효과를 얻을 수 있는 반도체 소자의 제조방법을 제공한다.
본 발명의 일 실시예에 따른 반도체 소자의 제조방법은 반도체 기판 상에 하부 구조물을 덮는 절연막을 형성하는 단계와, 상기 하부 구조물에 의하여 절연막에 형성된 돌출부의 일부를 슬러리를 이용하여 연마하는 단계와, 상기 돌출부의 나머지를 슬러리가 함침된 입자 함침 패드(Fixed abrasive pad)를 이용하여 연마하는 단계를 포함한다.
여기서, 상기 입자 함침 패드를 이용하여 연마하는 단계 이후에, 상기 절연막 상에 잔류된 상기 슬러리를 세정하는 단계를 더 포함한다.
상기 절연막 상에 잔류된 상기 슬러리를 세정하는 단계에서, 상기 잔류된 상기 슬러리는 순수(DIW)에 의하여 세정된다.
상기 돌출부의 상기 일부는 세리아 슬러리 및 퓸드(Fumed) 형태의 실리카 슬러리에 의하여 연마된다.
상기 돌출부의 상기 나머지는 연마 자기 정지 슬러리(Self stop slurry)에 의하여 연마된다.
상기 돌출부의 상기 나머지는 세리아 슬러리에 의하여 연마된다.
상기 돌출부의 상기 나머지를 연마하는 단계에서, 상기 입자 함침 패드는 폴리카보네이트 패드(Polycarbonate pad) 또는 탄성 폼(Resilient foam)으로 구성된 스택 패드(Stack pad)를 포함한다.
상기 돌출부의 상기 나머지를 연마하는 단계에서, 상기 입자 함침 패드는 수 팽윤성(Water swellable) 물질을 더 포함한다.
상기 돌출부의 상기 나머지를 연마하는 단계에서, 상기 입자 함침 패드의 수 팽윤성 물질을 팽윤시켜 상기 슬러리의 자유도를 증가시키는 케미컬을 더 포함한다.
상기 돌출부의 상기 나머지를 연마하는 단계 중, 상기 케미컬은 외부에서 상기 입자 함침 패드로 제공되는 것을 더 포함한다.
상기 케미컬은 수산화칼륨(KOH)을 포함한다.
상기 케미컬의 PH는 PH9∼PH11이다.
본 발명은 초기 단차가 매우 커서 기존의 화학적 기계적 연마(Chemical mechanical polishing; 이하 CMP) 공정만으로 평탄화시키기 어려운 구조를 가지는 소자를 CMP 특성 및 입자 함침 패드(Fixed abrasive pad)를 이용한 연마 특성을 이용하여 자기 평탄화(Self stoping) 특성을 구현할 수 있으며, 이를 통해, 공정 단순화를 통한 제조 소요 기간(Turn Around Time; TAT)의 단축과 원가 절감 효과를 동시에 얻을 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.
도 1은 반도체 기판 상에 하부 구조물을 덮는 절연막을 형성한 단면도이다.
도 1을 참조하면, 소자분리용 트렌치(T)를 갖는 반도체 기판(100) 상에는 하부 구조물(102)을 덮는 절연막(104)이 형성된다.
상기 소자분리용 트렌치(T)는, 예를 들어, STI(Shallow trench isolation) 공정에 의하여 형성될 수 있다.
상기 하부 구조물(102)은, 예를 들어, 단일막, 이중막 또는 다중막 중 어느 하나의 막으로 형성될 수 있으며, 상기 하부 구조물(102)은, 예를 들어, 산화막 또는 질화막을 포함하거나 또는 산화막과 질화막의 적층막으로 형성될 수 있다.
상기 절연막(104)은 증착막으로서, 예를 들어, 산화막일 수 있다.
한편, 상기 하부 구조물(102)에 의하여 상기 절연막(104)의 일부는 돌출부(A)를 갖는다.
도 2는 도 1의 하부 구조물에 의하여 형성된 절연막의 돌출부의 일부를 연마한 단면도이다.
도 2를 참조하면, 상기 반도체 기판(100) 상에 상기 하부 구조물(102)을 덮는 절연막(104)이 형성된 후, 상기 하부 구조물(102)에 의하여 형성된 상기 절연막(104)의 돌출부(A)의 일부는 슬러리를 이용하여 연마된다.
상기 절연막(104)의 상기 돌출부(A)의 일부는, 예를 들어, 세리아(CeO2) 슬러리 및 퓸드(Fumed) 형태의 실리카(SiO2)에 의하여 연마될 수 있으며, 상기 절연막(104)의 돌출부(A)의 일부는, 예를 들어, 약 0.5psi∼약 2psi의 연마 압력 및 약 100rpm∼약 500rpm의 속도로 연마될 수 있다.
한편, 상기 세리아 슬러리에 포함된 고형분(Solid content)의 양은, 예를 들어, 약 0.01wt％∼약 0.1wt％일 수 있다. 이와 다르게, 상기 퓸드 형태의 실리카 슬러리에 포함된 고형분의 양은, 예를 들어, 약 5wt％∼약 15wt％일 수 있다.
이로써, 상기 반도체 기판(100) 상에는 상기 돌출부(A)의 상기 일부가 연마되어, 상기 돌출부(A)의 상기 일부 중 상기 돌출부의 나머지(B)가 남는다.
상기 돌출부의 상기 나머지(B)는, 예를 들어, 약 500Å∼약 1,500Å의 두께를 갖는다.
도 3은 도 2의 절연막의 돌출부의 나머지를 입자 함침 패드를 이용하여 연마한 단면도이다.
도 3을 참조하면, 상기 돌출부(A)의 상기 일부가 연마된 후, 상기 돌출부(A)의 상기 나머지(B)는 슬러리(S)가 함침된 입자 함침 패드(Fixed abrasive pad; P)를 이용하여 상기 하부 구조물(102)이 노출될 때까지 연마된다.
이로써, 상기 소자분리용 트렌치(T) 내에는 절연막 패턴(104a)이 형성된다.
상기 돌출부(A)의 상기 일부 중, 상기 돌출부(A)의 상기 나머지(B)는, 예를 들어, 연마 자기 정지 슬러리(Self stop slurry)에 의하여 연마될 수 있다.
상기 돌출부(A)의 상기 나머지(B)는, 예를 들어, 세리아 슬러리에 의하여 연마될 수 있다. 상기 슬러리는, 예를 들어, 약 50㎚∼약 300㎚의 입자 크기를 갖는다.
상기 입자 함침 패드(P)는, 예를 들어, 요철(凹凸) 형상을 갖는다. 자세하게, 상기 입자 함침 패드(P)는, 예를 들어, 상기 하부 구조물(102)에 의하여 형성된 상기 돌출부(A)의 상기 나머지(B)에 대응하는 제1부분(D)은 돌출되고, 상기 소자분리용 트렌치(T)에 대응하는 제2부분(E)은 돌출되지 않는 형상을 갖는다.
상기 입자 함침 패드(P)의 상기 제1 및 제2부분(D, E)들에는 상기 슬러리(S)가 함침되어 있다.
한편, 상기 입자 함침 패드(P), 예를 들어, 폴리카보네이트 패드(Polycarbonate pad) 또는 탄성 폼(Resilient foam)으로 구성된 스택 패드(Stack pad)를 포함할 수 있다.
이와 다르게, 상기 입자 함침 패드(P)는 수 팽윤성(Water swellable) 물질이 더 포함될 수 있다. 상기 수 팽윤성 물질에는 슬러리의 자유도를 증가시키기 위해 케미컬(Chemical)이 더 포함될 수 있다.
상기 케미컬은 상기 입자 함침 패드(P)의 수 팽윤성 물질을 팽윤시켜 상기 슬러리의 자유도를 증가시키기 위하여 외부에서 상기 입자 함침 패드(P)에 공급된다.
상기 케미컬은, 예를 들어, 수산화칼륨(KOH)을 포함할 수 있으며, 상기 케미컬의 PH는, 예를 들어, 약 PH9∼약 PH11일 수 있다.
자세하게, 상기 수 팽윤성 물질은, 예를 들어, 연마 과정에 참여하는 연마 입자(이하, 슬러리)의 자유도를 제한하기 위하여 상기 수 팽윤성 물질 내에 슬러리를 함침시켜 두고, 상기 연마 과정에서 상기 케미컬을 공급하여 수 팽윤성 물질을 어느 정도 불려주면 기계적인 마찰에 의하여 상기 수 팽윤성 물질 내에 함침되어 있던 슬러리를 풀어준다.
그리고, 상기 케미컬은 상기 수 팽윤성 물질을 불려주며, 예를 들어, 상기 케미컬은 상기 수 팽윤성 물질에 물(Water)만을 공급하는 것이 아니라, 상기 케미컬과 같이, 화학적 기계적 연마(Chemical mechanical polishing) 과정의 화학반응을 고려하여 상기 수 팽윤성 물질에 다른 기능을 가지는 케미컬을 공급할 수 있다.
이와 다르게, 상기 케미컬은 연마 선택비 및 연마 입자간의 응집 조건 등을 고려하여 공급할 수도 있다.
이때, 상기 절연막 패턴(104a) 및 상기 하부 구조물(102) 상에는 슬러리(C)들이 잔류될 수 있다.
잔류된 상기 슬러리(C)들은, 예를 들어, 상기 돌출부(A)의 상기 일부를 연마하기 위해 사용된 슬러리일 수 있으며, 또는 상기 돌출부(A)의 상기 나머지(B)를 연마하기 위하여 사용된 슬러리일 수 있다.
잔류된 상기 슬러리(C)들은 후속 공정에서 결함으로 작용하며, 상기 잔류된 슬러리(C)에 의하여 후속 박막을 형성하기 위한 증착 공정에서 상기 박막이 불균일하게 형성될 수 있다.
본 실시예에 따른, 상기 절연막(104)의 돌출부(A)의 나머지(B)를 슬러리(S) 가 함침된 입자 함침된 입자 함침 패드를 이용하여 연마해줌으로써, 자기 평탄화(Self stoping) 특성을 구현할 수 있으며, 이를 통해, 공정 진행에 소요되는 시간을 단축시킬 수 있을 뿐만 아니라 단차를 방지할 수 있다.
도 4는 도 3의 절연막 패턴 및 하부 구조물 상에 잔류된 슬러리를 세정한 단면도이다.
도 4를 참조하면, 상기 소자분리용 트렌치(T) 내에 절연막 패턴(104a)이 형성된 후, 상기 절연막 패턴(104a) 및 상기 하부 구조물(102) 상에 잔류된 상기 슬러리(C)들은, 예를 들어, 순수(DIW)에 의하여 세정될 수 있다.
한편, 상기 잔류된 상기 슬러리(C)들을, 예를 들어, 상기 순수를 이용하여 제거해줌으로써, 상기 절연막 패턴(104a) 및 상기 하부 구조물(102)로부터 제거해줌으로써, 후속 공정에서 발생되는 결함을 방지할 수 있다.
이후, 일련의 후속 공정들을 차례로 수행하여 본 발명의 실시예에 따른 반도체 소자를 완성한다.
따라서, 본 발명은 입자 함침 패드(P)의 연마 특성을 이용하여 초기 단차가 매우 커서 기존의 화학적 기계적 연마(Chemical mechanical polishing) 공정만으로 평탄화시키기 어려운 구조를 가지는 소자를 평탄화시킬 수 있다.
이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.
도 1은 반도체 기판 상에 하부 구조물을 덮는 절연막을 형성한 단면도이다.
도 2는 도 1의 하부 구조물에 의하여 형성된 절연막의 돌출부의 일부를 연마한 단면도이다.
도 3은 도 2의 절연막의 돌출부의 나머지를 입자 함침 패드를 이용하여 연마한 단면도이다.
도 4는 도 3의 절연막 패턴 및 하부 구조물 상에 잔류된 슬러리를 세정한 단면도이다.
Claims (12)
- 반도체 기판 상에 하부 구조물을 덮는 절연막을 형성하는 단계;상기 하부 구조물에 의하여 절연막에 형성된 돌출부의 일부를 슬러리를 이용하여 연마하는 단계; 및상기 돌출부의 나머지를 슬러리가 함침된 입자 함침 패드(Fixed abrasive pad)를 이용하여 연마하는 단계를 포함하며,상기 돌출부의 상기 나머지를 연마하는 단계에서, 상기 입자 함침 패드는 폴리카보네이트 패드(Polycarbonate pad) 또는 탄성 폼(Resilient foam)으로 구성된 스택 패드(Stack pad)를 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 청구항 2은(는) 설정등록료 납부시 포기되었습니다.제 1 항에 있어서,상기 입자 함침 패드를 이용하여 연마하는 단계 이후에, 상기 절연막 상에 잔류된 상기 슬러리를 세정하는 단계를 더 포함하는 반도체 소자의 제조방법.
- 청구항 3은(는) 설정등록료 납부시 포기되었습니다.제 2 항에 있어서,상기 절연막 상에 잔류된 상기 슬러리를 세정하는 단계에서, 상기 잔류된 상기 슬러리는 순수(DIW)에 의하여 세정되는 것을 특징으로 하는 반도체 소자의 제조방법.
- 청구항 4은(는) 설정등록료 납부시 포기되었습니다.제 1 항에 있어서,상기 돌출부의 상기 일부는 세리아 슬러리 및 퓸드(Fumed) 형태의 실리카 슬러리에 의하여 연마되는 것을 특징으로 하는 반도체 소자의 제조방법.
- 청구항 5은(는) 설정등록료 납부시 포기되었습니다.제 1 항에 있어서,상기 돌출부의 상기 나머지는 연마 자기 정지 슬러리(Self stop slurry)에 의하여 연마되는 것을 특징으로 하는 반도체 소자의 제조방법.
- 청구항 6은(는) 설정등록료 납부시 포기되었습니다.제 1 항에 있어서,상기 돌출부의 상기 나머지는 세리아 슬러리에 의하여 연마되는 것을 특징으로 하는 반도체 소자의 제조방법.
- 삭제
- 청구항 8은(는) 설정등록료 납부시 포기되었습니다.제 1 항에 있어서,상기 돌출부의 상기 나머지를 연마하는 단계에서, 상기 입자 함침 패드는 수 팽윤성(Water swellable) 물질을 더 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 청구항 9은(는) 설정등록료 납부시 포기되었습니다.제 8 항에 있어서,
- 청구항 10은(는) 설정등록료 납부시 포기되었습니다.제 9 항에 있어서,상기 돌출부의 상기 나머지를 연마하는 단계 중, 상기 케미컬은 외부에서 상기 입자 함침 패드로 제공되는 것을 더 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 청구항 11은(는) 설정등록료 납부시 포기되었습니다.제 9 항에 있어서,상기 케미컬은 수산화칼륨(KOH)을 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 청구항 12은(는) 설정등록료 납부시 포기되었습니다.제 9 항에 있어서,상기 케미컬의 PH는 PH9∼PH11인 것을 특징으로 하는 반도체 소자의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080039515A KR101096447B1 (ko) | 2008-04-28 | 2008-04-28 | 반도체 소자의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080039515A KR101096447B1 (ko) | 2008-04-28 | 2008-04-28 | 반도체 소자의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20090113671A KR20090113671A (ko) | 2009-11-02 |
| KR101096447B1 true KR101096447B1 (ko) | 2011-12-20 |
Family
ID=41554969
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020080039515A KR101096447B1 (ko) | 2008-04-28 | 2008-04-28 | 반도체 소자의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101096447B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101675137B1 (ko) * | 2016-06-09 | 2016-11-22 | 조돈균 | 와이어로프 권출기 및 이를 이용한 와이어로프 삽입장치 |
-
2008
- 2008-04-28 KR KR1020080039515A patent/KR101096447B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101675137B1 (ko) * | 2016-06-09 | 2016-11-22 | 조돈균 | 와이어로프 권출기 및 이를 이용한 와이어로프 삽입장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20090113671A (ko) | 2009-11-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100393368B1 (ko) | Ｃｍｐ 연마 방법 및 반도체 제조 장치 | |
| US7510974B2 (en) | CMP process | |
| US8497210B2 (en) | Shallow trench isolation chemical mechanical planarization | |
| US6046112A (en) | Chemical mechanical polishing slurry | |
| US6429134B1 (en) | Method of manufacturing semiconductor device | |
| US7063597B2 (en) | Polishing processes for shallow trench isolation substrates | |
| JPH0955362A (ja) | スクラッチを減少する集積回路の製造方法 | |
| JPH11330025A (ja) | 高選択性を有するスラリ及び複合材料基板の化学機械研磨方法 | |
| US20080194183A1 (en) | Planarization polishing method and method for manufacturing semiconductor device | |
| CN100521108C (zh) | 半导体器件的制造方法 | |
| KR101096447B1 (ko) | 반도체 소자의 제조방법 | |
| US6534407B2 (en) | Method for reducing dishing effects during a chemical mechanical polishing process | |
| US7297632B2 (en) | Scratch reduction for chemical mechanical polishing | |
| US20080261402A1 (en) | Method of removing insulating layer on substrate | |
| US6190999B1 (en) | Method for fabricating a shallow trench isolation structure | |
| US20180033636A1 (en) | Method of fabricating a semiconductor structure | |
| JP2003179020A (ja) | 研磨布テクスチャの転写防止方法 | |
| US20060135046A1 (en) | Multi-platen multi-slurry chemical mechanical polishing process | |
| KR100800481B1 (ko) | 화학기계적 연마방법 및 이를 이용한 소자 분리막 형성방법 | |
| US7109117B2 (en) | Method for chemical mechanical polishing of a shallow trench isolation structure | |
| US20070062910A1 (en) | Complex CMP process and fabricating methods of STI structure and interconnect structure | |
| JP5835890B2 (ja) | 素子間分離層の形成方法 | |
| CN101134286A (zh) | 复合式化学机械研磨法与浅沟槽隔离结构的制造方法 | |
| US20080125018A1 (en) | Solution for fixed abrasive chemical mechanical polishing process and fixed abrasive chemical mechanical polishing method | |
| CN110690114A (zh) | Cmp研磨方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |