KR101096336B1 - Fringe field switching mode liquid crystal display device and method for fabricating the same - Google Patents

Fringe field switching mode liquid crystal display device and method for fabricating the same Download PDF

Info

Publication number
KR101096336B1
KR101096336B1 KR1020100054267A KR20100054267A KR101096336B1 KR 101096336 B1 KR101096336 B1 KR 101096336B1 KR 1020100054267 A KR1020100054267 A KR 1020100054267A KR 20100054267 A KR20100054267 A KR 20100054267A KR 101096336 B1 KR101096336 B1 KR 101096336B1
Authority
KR
South Korea
Prior art keywords
transparent
electrode
gate
forming
liquid crystal
Prior art date
Application number
KR1020100054267A
Other languages
Korean (ko)
Other versions
KR20110038572A (en
Inventor
전민경
김무종
Original Assignee
하이디스 테크놀로지 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 하이디스 테크놀로지 주식회사 filed Critical 하이디스 테크놀로지 주식회사
Priority to US12/899,335 priority Critical patent/US20110085121A1/en
Priority to CN2010105093076A priority patent/CN102033365A/en
Priority to JP2010229031A priority patent/JP2011081385A/en
Priority to TW099134359A priority patent/TW201142443A/en
Publication of KR20110038572A publication Critical patent/KR20110038572A/en
Application granted granted Critical
Publication of KR101096336B1 publication Critical patent/KR101096336B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned

Abstract

본 발명은 FFS 모드(Fringe Field Switching Mode; FFS Mode) 액정표시장치에 관한 것으로, 게이트 라인 및 데이터 라인의 부하(Load)를 감소시키면서 기존의 스토리지 캐패시턴스(Cst)를 증가시켜 화품을 효과적으로 개선할 수 있게 할 수 있다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an FFS mode liquid crystal display, and to reduce the load of gate lines and data lines, and to increase the existing storage capacitance (Cst) to effectively improve the product. You can do that.

Description

에프에프에스 모드 액정표시장치 및 그 제조방법{FRINGE FIELD SWITCHING MODE LIQUID CRYSTAL DISPLAY DEVICE AND METHOD FOR FABRICATING THE SAME}F s mode liquid crystal display device and manufacturing method therefor {FRINGE FIELD SWITCHING MODE LIQUID CRYSTAL DISPLAY DEVICE AND METHOD FOR FABRICATING THE SAME}

본 발명은 FFS 모드 액정표시장치 및 그 제조방법에 관한 것으로, 보다 상세하게는 게이트 라인 및 데이터 라인의 부하(Load)를 감소시키면서 기존의 스토리지 캐패시턴스(Cst)를 증가시켜 화품을 효과적으로 개선할 수 있도록 한 FFS 모드 액정표시장치 및 그 제조방법에 관한 것이다.
The present invention relates to an FFS mode liquid crystal display device and a method of manufacturing the same, and more particularly, to increase the conventional storage capacitance (Cst) while reducing the load (Load) of the gate line and data line to effectively improve the product An FFS mode liquid crystal display device and a manufacturing method thereof are provided.

일반적으로, FFS 모드(Fringe Field Switching Mode; FFS Mode) 액정표시장치는 아이피에스 모드(In-Plane Switching Mode; IPS Mode) 액정표시장치의 낮은 개구율 및 투과율을 개선시키기 위하여 제안되었고, 이에 대하여 대한민국 특허출원 제1998-0009243호로 출원되었다.In general, a FFS mode (Fringe Field Switching Mode; FFS) liquid crystal display has been proposed to improve the low aperture ratio and transmittance of an In-Plane Switching Mode (IPS Mode) liquid crystal display, and a Korean patent application has been proposed. Filed in US Pat. No. 1998-0009243.

한편, 본 출원인에 의해 출원되어 특허 등록된 제0849599호(에프에프에스 모드 액정표시장치)에서는 데이터 라인 근처에서의 액정과 화소영역 중심에서의 액정을 각기 다르게 구동되도록 함으로써, 데이터 라인 상부에 형성된 차광막을 제거하는 한편, 빛샘 현상을 방지할 수도 있도록 한 FFS 모드 액정표시장치를 제안하고 있다.On the other hand, in US Patent No. 0849599 (F-S mode liquid crystal display device) filed by the present applicant and registered patent, the light shielding film formed on the data line is driven by driving the liquid crystal near the data line and the liquid crystal at the center of the pixel region differently. On the other hand, it is proposed a FFS mode liquid crystal display device which can prevent the light leakage phenomenon.

즉, 도 1은 종래 기술의 FFS 모드 액정표시장치의 하부기판에서 화소영역 일부를 나타낸 평면도이고, 도 2는 도 1의 Ⅰ-Ⅰ' 선에 따른 단면도이며, 도 3은 도 1의 Ⅱ-Ⅱ' 선에 따른 단면도이다.1 is a plan view showing a portion of a pixel region in a lower substrate of a conventional FFS mode liquid crystal display, FIG. 2 is a cross-sectional view taken along the line II ′ of FIG. 1, and FIG. 3 is a II-II of FIG. 1. 'Is a cross section along the line.

도 1 내지 도 3을 참조하면, 하부기판(100)에는 불투명 금속으로 된 게이트 라인(G)과 데이터 라인(600)이 수직 교차하도록 배열되어 단위 화소영역을 형성하고, 이러한 단위 화소영역 내에는 투명 공통전극(800)과 투명 화소전극(400)이 절연층(700)의 개재 하에 배치되는데, 투명 화소전극(400)은 예컨대, 플레이트 형태로 데이터 라인(600)과 동일 층에 배치되고, 투명 공통전극(800)은 절연층(700) 상에 증착된 투명 도전층의 패터닝에 의하여 다수의 슬릿들을 갖는 형태로 마련되어 투명 화소전극(400)과 소정 영역 중첩된다.1 to 3, a gate line G made of an opaque metal and a data line 600 are vertically intersected on the lower substrate 100 to form a unit pixel area, and a transparent area within the unit pixel area. The common electrode 800 and the transparent pixel electrode 400 are disposed under the insulating layer 700. The transparent pixel electrode 400 is disposed on the same layer as the data line 600 in the form of a plate, for example, and is transparent. The electrode 800 is formed in a form having a plurality of slits by patterning the transparent conductive layer deposited on the insulating layer 700 and overlaps a predetermined region with the transparent pixel electrode 400.

게이트 라인(G) 중 게이트 전극(200) 상에는 게이트 절연막(300)의 개재 하에 a-Si막과 n+ a-Si막이 차례로 증착된 액티브 패턴(500)과, 소오스/드레인 전극(600a,600b)이 마련되어 박막 트랜지스터(TFT)(T)를 형성한다. 드레인 전극(600b)은 투명 화소전극(400)과 전기적으로 접속되어 단위 화소에 데이터 신호가 인가된다.The active pattern 500 and the source / drain electrodes 600a and 600b in which an a-Si film and an n + a-Si film are sequentially deposited on the gate electrode 200 are interposed on the gate electrode 200 among the gate lines G. To form a thin film transistor (TFT) (T). The drain electrode 600b is electrically connected to the transparent pixel electrode 400 to apply a data signal to the unit pixel.

상기와 같은 종래 기술의 FFS 모드 액정표시장치는 고해상도로 갈수록 화소의 크기가 작아짐에 따라, 드레인 전극(600b)과 투명 화소전극(400) 간의 전기적 접속을 위한 컨택홀이나 드레인 전극 등이 차지하는 면적이 상대적으로 커져서 개구율이 감소하게 되며, 스토리지 캐패시턴스(Cst)를 형성하는 투명 화소전극(400)과 투명 공통전극(800)의 중첩영역이 줄어들어서 결국 스토리지 캐패시턴스(Cst)가 줄어들게되어 화소 전압(ΔVp) 상승이나 VHR(Voltage Holding Ratio) 저하 등의 문제를 발생시켜 잔상이나 플리커(flicker)와 같은 화품 문제나 투과율 저하 등의 문제를 발생시킨다.
In the conventional FFS mode liquid crystal display device as described above, as the pixel size decreases as the resolution increases, the area occupied by the contact hole or drain electrode for electrical connection between the drain electrode 600b and the transparent pixel electrode 400 is increased. The opening ratio decreases due to a relatively large size, and the overlapping area of the transparent pixel electrode 400 and the transparent common electrode 800 forming the storage capacitance Cst is reduced, thereby reducing the storage capacitance Cst, thereby reducing the pixel voltage ΔVp. Problems such as an increase or a drop in VHR (Voltage Holding Ratio) are generated, resulting in problems such as burned-in images, flicker, and a decrease in transmittance.

상술한 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은 고해상도로 인한 화소크기의 변화나 각 화소의 기존 스토리지 캐패시턴스의 변화에 따라 보조 스토리지 캐패시턴스를 형성해 줌으로써, 전체적인 스토리지 캐패시턴스를 유지하거나 증가시켜 화품을 효과적으로 개선할 수 있도록 한 FFS 모드 액정표시장치 및 그 제조방법을 제공하는데 있다.In order to solve the above problems, an object of the present invention is to form a secondary storage capacitance according to the change in pixel size or the change in the existing storage capacitance of each pixel, due to the high resolution, to maintain or increase the overall storage capacitance The present invention provides an FFS mode liquid crystal display device and a method for manufacturing the same, which are capable of effectively improving the efficiency.

본 발명의 다른 목적은 고해상도로 인한 화소크기의 변화나 각 화소의 기존 스토리지 캐패시턴스의 변화에 따라 투명 보조용량전극을 형성하고, 투명 보조용량전극 및/또는 투명 공통전극의 저항을 보강함으로써, 전체적인 부하(load)개선과 전압 홀딩(holding) 시 공통(com)의 전압 복귀를 빠르게 하여 특정 패턴(pattern)에서의 그리니쉬(greenish) 현상을 효과적으로 개선할 수 있도록 한 FFS 모드 액정표시장치 및 그 제조방법을 제공하는데 있다.
Another object of the present invention is to form a transparent storage electrode according to the change in pixel size or the change in the existing storage capacitance of each pixel due to the high resolution, and by reinforcing the resistance of the transparent storage electrode and / or transparent common electrode, the overall load FFS mode liquid crystal display device and method for manufacturing the FFS mode liquid crystal display to improve the greenish phenomenon in a specific pattern by accelerating the voltage return of com during improvement of load and voltage holding To provide.

전술한 목적을 달성하기 위하여 본 발명의 제1 측면은, 하부기판, 상부기판, 및 상기 기판들 사이에 삽입된 액정층을 포함하고, 상기 하부기판에는 상호 교차하는 방향으로 형성되는 게이트 라인들과 데이터 라인들에 의해 각 단위 화소영역이 규정되며, 상기 게이트 라인 및 데이터 라인들의 교차부에는 스위칭 소자가 배치되어 있는 FFS 모드 액정표시장치에 있어서, 상기 액정층에 전계를 인가하여 광 투과량을 조절하기 위하여 상기 화소영역 내에는 투명 화소전극과, 절연층을 사이에 두고 상기 투명 화소전극과 소정영역 중첩되게 이격 배치되는 투명 공통전극을 구비하고, 게이트 절연막을 사이에 두고 상기 투명 화소전극과 소정영역 중첩되게 이격 배치되는 투명 보조용량전극을 구비하며, 상기 투명 보조용량전극은 소정의 컨택홀을 통해 상기 하부 기판 외각의 비표시 영역에 형성된 공통신호버스와 전기적으로 접속되고, 상기 공통신호버스에는 상기 투명 공통전극이 접속되어 있는 것을 특징으로 하는 FFS 모드 액정표시장치를 제공하는 것이다.In order to achieve the above object, a first aspect of the present invention includes a lower substrate, an upper substrate, and a liquid crystal layer interposed between the substrates, and the lower substrate includes gate lines formed in directions crossing each other; In the FFS mode liquid crystal display in which each unit pixel region is defined by data lines, and a switching element is disposed at the intersection of the gate line and the data lines, the amount of light transmission is controlled by applying an electric field to the liquid crystal layer. To this end, the pixel region includes a transparent pixel electrode and a transparent common electrode disposed to be spaced apart from the transparent pixel electrode with an insulating layer interposed therebetween, and overlapping the transparent pixel electrode with a predetermined region with a gate insulating layer therebetween. A transparent storage capacitor electrode disposed to be spaced apart from each other, and the transparent storage capacitor electrode is disposed through a predetermined contact hole. Portion is electrically connected to the common signal bus formed in the non-display area of the outer board, the common signal bus, to provide a FFS-mode liquid crystal display device characterized in that is connected to the transparent common electrode.

여기서, 상기 게이트 라인과 평행한 방향의 각 화소영역에 구비된 투명 보조용량전극은 전기적으로 서로 연결되도록 형성됨이 바람직하다.
Here, the transparent storage capacitor electrodes provided in each pixel area in a direction parallel to the gate line may be formed to be electrically connected to each other.

본 발명의 제2 측면은, 하부기판, 상부기판, 및 상기 기판들 사이에 삽입된 액정층을 포함하고, 상기 하부기판에는 상호 교차하는 방향으로 형성되는 게이트 라인들과 데이터 라인들에 의해 각 단위 화소영역이 규정되며, 상기 게이트 라인 및 데이터 라인들의 교차부에는 스위칭 소자가 배치되어 있는 FFS 모드 액정표시장치에 있어서, 상기 게이트 라인과 동일 층상에 각 게이트 라인과 이격된 소정의 공통신호라인이 형성되고, 상기 액정층에 전계를 인가하여 광 투과량을 조절하기 위하여 상기 화소영역 내에 투명 화소전극과, 절연층을 사이에 두고 상기 투명 화소전극과 소정영역 중첩되게 이격 배치되는 투명 공통전극이 구비되며, 게이트 절연막을 사이에 두고 상기 투명 화소전극과 소정영역 중첩되게 이격 배치되는 투명 보조용량전극이 구비되며, 상기 투명 보조용량전극은 상기 공통신호라인과 전기적으로 연결되도록 상기 공통신호라인의 일부 영역을 덮는 구조로 형성되는 것을 특징으로 하는 FFS 모드 액정표시장치를 제공하는 것이다.The second aspect of the present invention includes a lower substrate, an upper substrate, and a liquid crystal layer interposed between the substrates, and each unit is formed in the lower substrate by gate lines and data lines which cross each other. In a FFS mode liquid crystal display in which a pixel region is defined and a switching element is disposed at an intersection of the gate line and the data lines, a predetermined common signal line spaced apart from each gate line is formed on the same layer as the gate line. In order to control the amount of light transmission by applying an electric field to the liquid crystal layer, a transparent pixel electrode and a transparent common electrode disposed to be spaced apart from the transparent pixel electrode by a predetermined region with an insulating layer interposed therebetween. A transparent storage capacitor electrode is disposed to be spaced apart from the transparent pixel electrode with a gate insulating layer interposed therebetween. The transparent storage capacitor electrode is to provide a FFS-mode liquid crystal display device characterized in that the structure formed by covering a portion of said common signal line to be electrically connected to the common signal line.

여기서, 상기 투명 공통전극은 상기 절연층 및 상기 게이트 절연막에 형성된 소정의 컨택홀을 통해 상기 투명 보조용량전극과 전기적으로 접속됨이 바람직하다.The transparent common electrode may be electrically connected to the transparent storage capacitor electrode through a predetermined contact hole formed in the insulating layer and the gate insulating layer.

바람직하게, 상기 투명 공통전극은 소정 폭을 갖는 복수개의 슬릿들을 구비할 수 있다.Preferably, the transparent common electrode may include a plurality of slits having a predetermined width.

바람직하게, 상부에서 기판을 바라보는 평면을 기준으로, 상기 투명 보조용량전극은 상기 투명 화소전극에 포함되는 면적을 갖는다.Preferably, the transparent storage capacitor electrode has an area included in the transparent pixel electrode based on a plane facing the substrate from the top.

바람직하게, 상기 투명 화소전극은 플레이트 형상으로 이루어질 수 있다.Preferably, the transparent pixel electrode may have a plate shape.

바람직하게, 상기 투명 화소전극은 상기 데이터 라인과 동일한 층에 형성될 수 있다.
Preferably, the transparent pixel electrode may be formed on the same layer as the data line.

본 발명의 제3 측면은, 하부기판, 상부기판, 및 상기 기판들 사이에 삽입된 액정층을 포함하고, 상기 하부기판에는 상호 교차하는 방향으로 형성되는 게이트 라인들과 데이터 라인들에 의해 각 단위 화소영역이 규정되며, 상기 게이트 라인 및 데이터 라인들의 교차부에는 스위칭 소자가 배치되어 있는 FFS 모드 액정표시장치의 제조방법에 있어서, 기판 상에 게이트 전극을 포함한 게이트 라인을 형성하고, 각 단위 화소영역 내의 투명 화소전극의 일부영역과 중첩되도록 투명 보조용량전극을 형성하는 단계; 상기 게이트 전극을 포함한 게이트 라인 및 투명 보조용량전극을 덮도록 상기 기판의 전체 상부에 게이트 절연막을 형성한 후, 상기 게이트 절연막 상에 각 단위 화소영역 내에 배치되게 투명 화소전극을 형성하는 단계; 상기 게이트 전극 상부의 게이트 절연막 부분 상에 액티브 패턴을 형성하고, 컨택 마스크를 이용하여 상기 투명 보조용량전극이 노출되도록 상기 하부기판 외각의 비표시 영역에 제1 컨택홀을 형성하는 단계; 상기 게이트 전극 상부의 게이트 절연막 부분 상에 소오스/드레인 전극 및 데이터 라인을 형성하여 스위칭 소자를 구성함과 동시에 상기 제1 컨택홀을 통해 상기 투명 보조용량전극과 전기적으로 접속되도록 상기 하부기판 외각의 비표시 영역에 공통신호버스를 형성하는 단계; 상기 스위칭 소자가 형성된 결과 구조물 상에 절연층을 형성한 후, 상기 하부기판 외각의 비표시 영역에 제2 컨택홀을 형성하는 단계; 및 상기 투명 화소전극과 적어도 일부가 중첩되고, 상기 제2 컨택홀을 통해 상기 공통신호버스와 전기적으로 접속되도록, 상기 절연층 상에 투명 공통전극을 형성하는 단계를 포함하는 것을 특징으로 하는 FFS 모드 액정표시장치의 제조방법을 제공하는 것이다.The third aspect of the present invention includes a lower substrate, an upper substrate, and a liquid crystal layer interposed between the substrates, and each unit is formed in the lower substrate by gate lines and data lines that are formed to cross each other. In the method of manufacturing a FFS mode liquid crystal display device in which a pixel region is defined and a switching element is disposed at an intersection of the gate line and the data lines, a gate line including a gate electrode is formed on a substrate, and each unit pixel region is formed. Forming a transparent storage capacitor electrode to overlap a partial region of the transparent pixel electrode in the substrate; Forming a gate insulating film over the entirety of the substrate to cover the gate line including the gate electrode and the transparent storage capacitor electrode, and then forming a transparent pixel electrode on the gate insulating film to be disposed in each unit pixel region; Forming an active pattern on a portion of the gate insulating layer above the gate electrode, and forming a first contact hole in a non-display area outside the lower substrate to expose the transparent storage capacitor electrode using a contact mask; A source / drain electrode and a data line are formed on a portion of the gate insulating layer above the gate electrode to form a switching device, and at the same time, the ratio of the outer surface of the lower substrate to be electrically connected to the transparent storage capacitor electrode through the first contact hole. Forming a common signal bus in the display area; Forming an insulating layer on the resultant structure on which the switching element is formed, and then forming a second contact hole in a non-display area of the outer surface of the lower substrate; And forming a transparent common electrode on the insulating layer to at least partially overlap the transparent pixel electrode and to be electrically connected to the common signal bus through the second contact hole. It is to provide a method of manufacturing a liquid crystal display device.

여기서, 상기 게이트 라인과 평행한 방향의 각 화소영역에 구비된 투명 보조용량전극은 전기적으로 서로 연결되도록 형성할 수 있다.
Here, the transparent storage capacitors provided in each pixel area in a direction parallel to the gate line may be formed to be electrically connected to each other.

본 발명의 제4 측면은, 하부기판, 상부기판, 및 상기 기판들 사이에 삽입된 액정층을 포함하고, 상기 하부기판에는 상호 교차하는 방향으로 형성되는 게이트 라인들과 데이터 라인들에 의해 각 단위 화소영역이 규정되며, 상기 게이트 라인 및 데이터 라인들의 교차부에는 스위칭 소자가 배치되어 있는 FFS 모드 액정표시장치의 제조방법에 있어서, 기판 상에 게이트 전극을 포함한 게이트 라인을 형성함과 동시에 상기 게이트 라인과 동일한 물질을 이용하여 상기 게이트 라인과 동일 층상에 각 게이트 라인과 이격된 소정의 공통신호라인을 형성하는 단계; 상기 공통신호라인의 일부 영역을 덮으며, 각 단위 화소영역 내의 투명 화소전극의 일부영역과 중첩되도록 투명 보조용량전극을 형성하는 단계; 상기 게이트 전극을 포함한 게이트 라인 및 투명 보조용량전극을 덮도록 상기 기판의 전체 상부에 게이트 절연막을 형성하는 단계; 상기 게이트 전극 상부의 게이트 절연막 부분 상에 액티브 패턴을 형성하고, 상기 게이트 절연막 상에 각 단위 화소영역 내에 배치되게 투명 화소전극을 형성하는 단계; 상기 게이트 전극 상부의 게이트 절연막 부분 상에 소오스/드레인 전극 및 데이터 라인을 형성하여 스위칭 소자를 구성하고, 상기 스위칭 소자가 형성된 결과 구조물 상에 절연층을 형성하는 단계; 및 상기 절연층 상에 투명 공통전극을 형성하는 단계를 포함하는 것을 특징으로 하는 FFS 모드 액정표시장치의 제조방법을 제공하는 것이다.A fourth aspect of the present invention includes a lower substrate, an upper substrate, and a liquid crystal layer interposed between the substrates, and each unit is formed in the lower substrate by gate lines and data lines which are formed to cross each other. In the method for manufacturing a FFS mode liquid crystal display device, in which a pixel region is defined and a switching element is disposed at an intersection of the gate line and the data lines, a gate line including a gate electrode is formed on a substrate and the gate line is formed. Forming a common signal line spaced apart from each gate line on the same layer as the gate line using the same material as that of the gate line; Forming a transparent storage capacitor electrode covering a portion of the common signal line and overlapping a portion of the transparent pixel electrode in each unit pixel region; Forming a gate insulating film over the substrate to cover the gate line including the gate electrode and the transparent storage capacitor electrode; Forming an active pattern on the gate insulating layer on the gate electrode and forming a transparent pixel electrode on the gate insulating layer to be disposed in each unit pixel region; Forming a switching element by forming a source / drain electrode and a data line on the gate insulating layer on the gate electrode, and forming an insulating layer on the resulting structure in which the switching element is formed; And forming a transparent common electrode on the insulating layer.

여기서, 상기 투명 화소전극을 형성한 후 상기 투명 보조용량전극의 소정영역이 노출되도록 제1 컨택홀을 형성하고, 상기 절연층을 형성한 후 상기 제1 컨택홀과 동일한 위치에 상기 투명 보조용량전극의 소정영역이 노출되도록 제2 컨택홀을 형성하며, 상기 투명 공통전극의 형성 시 상기 제1 및 제2 컨택홀을 통해 상기 투명 보조용량전극과 전기적으로 접속되도록 형성할 수 있다.Here, after forming the transparent pixel electrode, a first contact hole is formed to expose a predetermined region of the transparent storage capacitor electrode, and after the insulating layer is formed, the transparent storage capacitor electrode is positioned at the same position as the first contact hole. The second contact hole may be formed to expose a predetermined region of the electrode, and may be electrically connected to the transparent storage capacitor electrode through the first and second contact holes when the transparent common electrode is formed.

바람직하게, 상부에서 기판을 바라보는 평면으로 기준으로, 상기 투명 보조용량전극은 상기 투명 화소전극에 포함되는 면적을 갖도록 형성할 수 있다.Preferably, the transparent storage capacitor electrode may be formed to have an area included in the transparent pixel electrode based on a plane facing the substrate from the top.

바람직하게, 상기 투명 화소전극은 플레이트 형상으로 이루어질 수 있다.Preferably, the transparent pixel electrode may have a plate shape.

바람직하게, 상기 투명 화소전극은 상기 데이터 라인과 동일한 층에 형성할 수 있다.
The transparent pixel electrode may be formed on the same layer as the data line.

이상에서 설명한 바와 같은 본 발명의 FFS 모드 액정표시장치 및 그 제조방법에 따르면, 게이트 라인 및 데이터 라인의 부하(Load)를 감소시키면서 기존의 스토리지 캐패시턴스(Cst)를 증가시켜 화품을 효과적으로 개선할 수 있는 이점이 있다.According to the FFS mode liquid crystal display device and the manufacturing method thereof of the present invention as described above, while reducing the load (load) of the gate line and data line can increase the conventional storage capacitance (Cst) can effectively improve the product There is an advantage.

또한, 본 발명에 따르면, 기존의 스토리지 캐패시턴스(Cst)를 투명 화소전극 면적 내에서 자유롭게 조절할 수 있게 됨으로써, 스토리지 캐패시턴스(Cst) 부족에 기인한 화소 전압(ΔVp) 및 저항(Ω) 값의 상승으로 인한 잔상이나 플리커(flicker) 등의 화품을 개선할 수 있을 뿐만 아니라 VHR(Voltage Holding Ratio)도 확보할 수 있는 이점이 있다.In addition, according to the present invention, it is possible to freely adjust the existing storage capacitance (Cst) within the transparent pixel electrode area, the rise of the pixel voltage (ΔVp) and the resistance (Ω) value due to lack of storage capacitance (Cst) Not only can the afterimage or flicker be improved, but also VHR (Voltage Holding Ratio) can be secured.

또한, 본 발명에 따르면, 고해상도로 인한 화소크기의 변화나 각 화소의 기존 스토리지 캐패시턴스의 변화에 따라 투명 보조용량전극을 형성하고, 투명 보조용량전극 및/또는 투명 공통전극의 저항을 보강함으로써, 전체적인 부하(load)개선과 전압 홀딩(holding) 시 공통(com)의 전압 복귀를 빠르게 하여 특정 패턴(pattern)에서의 그리니쉬(greenish) 현상을 효과적으로 개선할 수 있는 이점이 있다.
In addition, according to the present invention, the transparent storage capacitor electrode is formed according to the change in the pixel size due to the high resolution or the change in the existing storage capacitance of each pixel, and by reinforcing the resistance of the transparent storage capacitor electrode and / or the transparent common electrode, When the load is improved and the voltage holding is performed, the voltage recovery of the com can be accelerated to effectively improve the greenish phenomenon in a specific pattern.

도 1은 종래 기술의 FFS 모드 액정표시장치의 하부기판에서 화소영역 일부를 나타낸 평면도이다.
도 2는 도 1의 Ⅰ-Ⅰ' 선에 따른 단면도이다.
도 3은 도 1의 Ⅱ-Ⅱ' 선에 따른 단면도이다.
도 4는 본 발명의 제1 실시예에 따른 FFS 모드 액정표시장치의 하부기판에서 화소영역 일부가 제조과정에 따라서 형성된 평면도이다.
도 5 내지 도 8은 도 4의 각 층들이 단계적으로 형성되어 중첩되어 가는 상황을 차례로 도시하고 있는 평면도들이다.
도 9는 도 4의 A-A'선에 따른 단면도이다.
도 10은 도 4의 B-B'선에 따른 단면도이다.
도 11은 도 4에서 일부 층만을 도시한 FFS 모드 액정표시장치의 평면도이다.
도 12는 도 11의 C-C'선에 따른 단면도이다.
도 13은 본 발명의 제1 실시예에 따른 FFS 모드 액정표시장치의 액정셀을 보여주는 등가 회로도이다.
도 14는 종래 기술과 본 발명의 제1 실시예에서 투과부 및 1-도트(Dot)의 광 투과율을 비교하기 위한 시뮬레이션 결과 도면이다.
도 15는 본 발명의 제2 실시예에 따른 FFS 모드 액정표시장치의 하부기판에서 화소영역 일부가 제조과정에 따라서 형성된 평면도이다.
도 16 내지 도 21은 도 15의 각 층들이 단계적으로 형성되어 중첩되어 가는 상황을 차례로 도시하고 있는 평면도들이다.
도 22는 본 발명의 제3 실시예에 따른 FFS 모드 액정표시장치의 하부기판에서 화소영역 일부가 제조과정에 따라서 형성된 평면도이다.
도 23은 본 발명의 제4 실시예에 따른 FFS 모드 액정표시장치의 하부기판에서 화소영역 일부가 제조과정에 따라서 형성된 평면도이다.
도 24 내지 도 31은 도 23의 각 층들이 단계적으로 형성되어 중첩되어 가는 상황을 차례로 도시하고 있는 평면도들이다.
도 32는 도 15의 D-D'선에 따른 단면도이다.
도 33은 도 22의 E-E'선에 따른 단면도이다.
도 34는 도 23의 F-F'선에 따른 단면도이다.1 is a plan view showing a portion of a pixel area in a lower substrate of a conventional FFS mode liquid crystal display device.
FIG. 2 is a cross-sectional view taken along line II ′ of FIG. 1.
3 is a cross-sectional view taken along line II-II ′ of FIG. 1.
FIG. 4 is a plan view of a portion of a pixel region formed in a lower substrate of a FFS mode liquid crystal display according to a first exemplary embodiment of the present invention according to a manufacturing process.
5 to 8 are plan views illustrating a situation in which each of the layers of FIG. 4 is formed step by step and overlapped.
9 is a cross-sectional view taken along line AA ′ of FIG. 4.
FIG. 10 is a cross-sectional view taken along line BB ′ of FIG. 4.
FIG. 11 is a plan view of an FFS mode liquid crystal display showing only some layers in FIG. 4.
FIG. 12 is a cross-sectional view taken along the line CC ′ of FIG. 11.
13 is an equivalent circuit diagram illustrating a liquid crystal cell of an FFS mode liquid crystal display according to a first embodiment of the present invention.
FIG. 14 is a diagram showing simulation results for comparing light transmittances of a transmissive part and a 1-dot in the first embodiment of the present invention and the prior art.
FIG. 15 is a plan view illustrating a portion of a pixel region formed in a lower substrate of a FFS mode liquid crystal display according to a second exemplary embodiment of the present invention according to a manufacturing process.
16 to 21 are plan views illustrating a situation in which each of the layers of FIG. 15 is formed step by step and overlapped.
FIG. 22 is a plan view illustrating a portion of a pixel region formed in a lower substrate of a FFS mode liquid crystal display according to a third exemplary embodiment of the present invention according to a manufacturing process.
FIG. 23 is a plan view illustrating a portion of a pixel region formed in a lower substrate of a FFS mode liquid crystal display according to a fourth exemplary embodiment of the present invention according to a manufacturing process.
24 to 31 are plan views illustrating a situation in which each of the layers of FIG. 23 is formed step by step and overlapped with each other.
32 is a cross-sectional view taken along the line D-D 'of FIG. 15.
FIG. 33 is a cross-sectional view taken along the line E-E 'of FIG. 22.
34 is a cross-sectional view taken along the line FF 'of FIG.

이하, 첨부 도면을 참조하여 본 발명의 실시예를 상세하게 설명한다. 그러나, 다음에 예시하는 본 발명의 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 본 발명의 실시예는 당업계에서 통상의 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되는 것이다.
Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, embodiments of the present invention illustrated below may be modified in many different forms, and the scope of the present invention is not limited to the embodiments described below. The embodiments of the present invention are provided to more completely explain the present invention to those skilled in the art.

본 발명의 FFS 모드 액정표시장치는, 하부기판, 상부기판, 및 기판들에 삽입된 액정층을 포함하고, 상기 하부기판에는 상호 교차하는 방향으로 형성되는 게이트 라인들과 데이터 라인들에 의해 각 화소영역이 규정되고, 상기 게이트 라인 및 데이터 라인들의 교차부에는 스위칭 소자가 배치되어 있으며, 상기 액정층에 전압을 인가하여 광 투과량을 조절하기 위하여 화소영역 내에는 투명 화소전극과 상기 투명 화소전극과 절연층을 사이에 두고 소정 영역 중첩되게 이격 배치되는 투명 공통전극을 구비한다.
The FFS mode liquid crystal display device of the present invention includes a lower substrate, an upper substrate, and a liquid crystal layer inserted into the substrates, and each pixel is formed on the lower substrate by gate lines and data lines which are formed to cross each other. A region is defined, and a switching element is disposed at an intersection of the gate line and the data line, and is insulated from the transparent pixel electrode and the transparent pixel electrode in the pixel region in order to apply a voltage to the liquid crystal layer to adjust the light transmission amount. A transparent common electrode is disposed to be spaced apart from each other by overlapping a predetermined region with a layer therebetween.

(제1 실시예)(First embodiment)

도 4는 본 발명의 제1 실시예에 따른 FFS 모드 액정표시장치의 하부기판에서 화소영역 일부가 제조과정에 따라서 형성된 평면도이고, 도 5 내지 도 8은 도 4의 각 층들이 단계적으로 형성되어 중첩되어 가는 상황을 차례로 도시하고 있는 평면도들이며, 도 9는 도 4의 A-A'선에 따른 단면도이며, 도 10은 도 4의 B-B'선에 따른 단면도이며, 도 11은 도 4에서 일부 층만을 도시한 FFS 모드 액정표시장치의 평면도이며, 도 12는 도 11의 C-C'선에 따른 단면도이며, 도 13은 본 발명의 제1 실시예에 따른 FFS 모드 액정표시장치의 액정셀을 보여주는 등가 회로도이다.4 is a plan view of a portion of a pixel area formed in accordance with a manufacturing process in a lower substrate of an FFS mode liquid crystal display according to a first exemplary embodiment of the present invention, and FIGS. 5 to 8 are formed by stacking layers of FIG. 9 are cross-sectional views taken along line AA ′ of FIG. 4, FIG. 10 is a cross-sectional view taken along line B-B ′ of FIG. 4, and FIG. 11 is a part of FIG. 4. FIG. 12 is a cross-sectional view taken along the line C-C 'of FIG. 11, and FIG. 13 is a plan view of the FFS mode liquid crystal display device according to the first embodiment of the present invention. The equivalent circuit diagram is shown.

도 4 내지 도 13을 참조하면, 본 발명의 제1 실시예에 적용된 하부기판의 구조는, 절연성의 기판(100) 상에 불투명 금속(예컨대, Mo 등)으로 된 게이트 라인(G)과 데이터 라인(600)이 수직 교차하도록 배열되어 단위 화소영역을 형성하고, 이러한 단위 화소영역 내에는 투명 공통전극(800)과 투명 화소전극(400)이 절연층(700)의 개재 하에 배치되는데, 투명 화소전극(400)은 예컨대, 플레이트 형태로 데이터 라인(600)과 동일 층에 배치되고, 투명 공통전극(800)은 절연층(700) 상에 증착된 투명 도전층의 패터닝에 의하여 다수의 슬릿들을 갖는 형태로 마련되어 투명 화소전극(400)과 소정 영역 중첩된다.4 to 13, the structure of the lower substrate applied to the first embodiment of the present invention includes a gate line G and a data line made of an opaque metal (eg, Mo) on the insulating substrate 100. The 600 is arranged to vertically intersect to form a unit pixel region, and the transparent common electrode 800 and the transparent pixel electrode 400 are disposed under the insulating layer 700 in the unit pixel region. For example, the 400 may be disposed on the same layer as the data line 600 in a plate shape, and the transparent common electrode 800 may have a plurality of slits by patterning a transparent conductive layer deposited on the insulating layer 700. And overlap the predetermined area with the transparent pixel electrode 400.

게이트 라인(G) 중 게이트 전극(200) 상에는 게이트 절연막(300)의 개재 하에 a-Si막과 n+ a-Si막이 차례로 증착된 액티브 패턴(500)과, 소오스/드레인 전극(600a,600b)이 마련되어 스위칭 소자인 박막 트랜지스터(TFT)(T)를 형성한다. 드레인 전극(600b)은 투명 화소전극(400)과 전기적으로 접속되어 단위 화소에 데이터 신호가 인가된다.The active pattern 500 and the source / drain electrodes 600a and 600b in which an a-Si film and an n + a-Si film are sequentially deposited on the gate electrode 200 are interposed on the gate electrode 200 among the gate lines G. To form a thin film transistor (TFT) T as a switching element. The drain electrode 600b is electrically connected to the transparent pixel electrode 400 to apply a data signal to the unit pixel.

특히, 본 발명의 제1 실시예에서는 게이트 절연막(300)을 형성하기 전에 하부기판(100) 상에 형성된 게이트 라인(G)과 동일 층에 배치되는 투명 보조용량전극(150)이 구비되어 있다.In particular, in the first embodiment of the present invention, the transparent storage capacitor electrode 150 is disposed on the same layer as the gate line G formed on the lower substrate 100 before the gate insulating layer 300 is formed.

이러한 투명 보조용량전극(150)은 각 단위 화소영역 내의 투명 화소전극(400)의 적어도 일부 영역과 중첩되도록 형성되어 있으며, 바람직하게는, 상부에서 기판을 바라보는 평면을 기준으로, 투명 보조용량전극(150)은 투명 화소전극(400)에 포함되는 면적을 갖는다(이 경우, 각 단위 화소영역의 투명 보조용량전극(150)들을 서로 연결하는 연결부의 면적은 제외한다).The transparent storage capacitor electrode 150 is formed to overlap at least a portion of the transparent pixel electrode 400 in each unit pixel region. Preferably, the transparent storage capacitor electrode is formed based on a plane facing the substrate. 150 has an area included in the transparent pixel electrode 400 (in this case, the area of the connection portion connecting the transparent storage capacitor electrodes 150 of each unit pixel region to each other is excluded).

한편, 각 단위 화소영역의 게이트 라인(G)과 평행한 방향의 각 단위 화소영역에 구비된 각 투명 보조용량전극(150)은 전기적으로 서로 연결되도록 형성되어 있다. 또한, 각 게이트 라인(G)과 평행하게 연결된 투명 보조용량전극(150)들은 하부기판 외각의 비표시 영역에 형성된 통상의 공통신호버스(CB)와 컨택홀(Contact Hole)(CH1)을 통해 전기적으로 접속되어 있다.Meanwhile, the transparent storage capacitors 150 provided in each unit pixel region in a direction parallel to the gate line G of each unit pixel region are formed to be electrically connected to each other. In addition, the transparent storage capacitor electrodes 150 connected in parallel with each gate line G are electrically connected to each other through a common common bus CB and a contact hole CH1 formed in the non-display area of the lower substrate. Is connected.

이때, 공통신호버스(CB)는 하부기판 외각의 비표시 영역에 화소영역의 둘레를 따라 형성되어 있으며, 투명 보조용량전극(150)에 공통 전압신호(Vcom)를 인가하여 추가적인 보조 캐패시턴스(Cst')가 형성되도록 한다.At this time, the common signal bus CB is formed along the periphery of the pixel area in the non-display area of the outer side of the lower substrate, and the additional auxiliary capacitance Cst 'is applied by applying the common voltage signal Vcom to the transparent storage capacitor electrode 150. ) Is formed.

또한, 공통신호버스(CB)로부터 기판(100) 상에 배치되어 있는 투명 공통전극(800)에 공통 전압신호(Vcom)가 인가되고, 공통 전압신호(Vcom)는 기판(100) 상에 형성된 투명 화소전극(400)의 화소 전압과 함께 프린지 필드를 형성하여 액정 분자를 구동시킨다.In addition, the common voltage signal Vcom is applied to the transparent common electrode 800 disposed on the substrate 100 from the common signal bus CB, and the common voltage signal Vcom is transparent formed on the substrate 100. A fringe field is formed together with the pixel voltage of the pixel electrode 400 to drive the liquid crystal molecules.

한편, 투명 보조용량전극(150)의 재료로는 예컨대, 투명도전체인 인듐 틴 옥사이드(Indium Tin Oxide, ITO), 틴 옥사이드(Tin Oxide, TO), 인듐 틴 징크 옥사이드(Indium Tin Zinc Oxide, IZO) 및 인듐 징크 옥사이드(Indium Zinc Oxide, IZO) 중 어느 하나가 선택될 수 있다.On the other hand, the material of the transparent storage capacitor electrode 150 is, for example, indium tin oxide (ITO), tin oxide (TO), indium tin zinc oxide (IZO), which are transparent conductors. And indium zinc oxide (IZO) may be selected.

상기와 같이 투명 보조용량전극(150)을 기판(100) 상에 게이트 절연막(300)을 사이에 두고 투명 화소전극(400)과 소정 영역 중첩되게 이격 배치되도록 형성함으로써, 투명 화소전극(400)과 투명 공통전극(800)간에 액정셀(Clc)에 충전된 데이터 전압을 유지하기 위한 스토리지 캐패시턴스(Cst)가 형성되며, 투명 화소전극(400)과 투명 보조용량전극(150) 사이에 보조 캐패시턴스(Cst')가 형성된다.As described above, the transparent storage capacitor electrode 150 is formed on the substrate 100 so as to be spaced apart from the transparent pixel electrode 400 by a predetermined region with the gate insulating layer 300 interposed therebetween, thereby forming the transparent pixel electrode 400. A storage capacitance Cst is formed between the transparent common electrodes 800 to maintain a data voltage charged in the liquid crystal cell Clc, and an auxiliary capacitance Cst is formed between the transparent pixel electrode 400 and the transparent storage capacitor electrode 150. ') Is formed.

이러한 보조 캐패시턴스(Cst')는 컨택홀(CH1)을 통해 공통신호버스(CB)와 직접 접속되어 기존의 스토리지 캐패시턴스(Cst)와 병렬로 연결됨으로써, 게이트 라인(G) 및 데이터 라인(600)의 부하(Load)를 감소시키면서 기존의 스토리지 캐패시턴스(Cst)를 효과적으로 증가시킬 수 있다.The auxiliary capacitance Cst 'is directly connected to the common signal bus CB through the contact hole CH1 and connected in parallel with the existing storage capacitance Cst, so that the auxiliary line Cst' of the gate line G and the data line 600 is connected. It is possible to effectively increase the existing storage capacitance (Cst) while reducing the load.

또한, 보조 캐패시턴스(Cst')의 크기는 화소 파라미터(Pixel Parameter)와 구동 부하(Load)에 따라 최적치로 조절하여 자유롭게 형성할 수 있다.In addition, the size of the auxiliary capacitance Cst 'may be freely adjusted by adjusting to an optimum value according to the pixel parameter and the driving load.

한편, 본 실시예의 구조에 의하면, 액정층을 구동하기 위한 전계 형성은 투명 화소전극(400), 투명 공통전극(800)이 관여하게 되고, 투명 보조 용량전극(150)과 화소전극(400) 간에 형성되는 전계는 액정층에 거의 영향을 주지 않는다. 이러한 구조는 투명 화소전극(400)이 플레이트 형상으로 되어 있고, 이 플레이트 형상의 하부에 투명 보조용량전극(150)을 형성하게 됨으로써 투명 보조용량전극(150)에 의한 전계는 액정층에 대하여 거의 차단되기 때문이다. 이러한 사항은 투명 보조용량전극(150)의 보조용량의 기능은 수행하고 다른 전체 액정표시장치에서 특성 저하에는 문제가 없게 되는 것을 의미할 수 있다. 또한, 투명 보조용량전극(150)은 투명 화소전극(400)의 플레이트 형상보다 작은 면적으로 형성하고 투명 화소전극(400)의 내부에 포함되는 구조(기판의 상부에서 기판을 내려다 볼 때)로 형성하는 경우 더욱 효과적일 수 있다. 예를 들어, 투명 화소전극(400)을 사각형 구조의 플레이트 형상으로 하고, 투명 보조용량전극(150)도 사각형 구조로 하되 투명 화소전극의 사각형 구조에 모두 포함되는 구조로 형성한다.On the other hand, according to the structure of this embodiment, the electric field for driving the liquid crystal layer is involved in the transparent pixel electrode 400, the transparent common electrode 800, between the transparent storage capacitor electrode 150 and the pixel electrode 400 The electric field formed hardly affects the liquid crystal layer. In this structure, the transparent pixel electrode 400 has a plate shape, and the transparent storage capacitor electrode 150 is formed under the plate shape, so that an electric field by the transparent storage electrode 150 is almost blocked with respect to the liquid crystal layer. Because it becomes. This may mean that the storage capacitor of the transparent storage capacitor electrode 150 performs a function and there is no problem in deterioration of characteristics in all other liquid crystal displays. In addition, the transparent storage capacitor electrode 150 is formed to have a smaller area than the plate shape of the transparent pixel electrode 400 and is formed in a structure included in the transparent pixel electrode 400 (when looking down at the substrate from the top of the substrate). This can be more effective. For example, the transparent pixel electrode 400 is formed in a rectangular plate shape, and the transparent storage capacitor electrode 150 is also formed in a rectangular structure, which is included in the rectangular structure of the transparent pixel electrode.

한편, 상기 상부기판에는 하부기판의 기판(100)에 형성된 화소영역 각각에 대응하여 화면의 색상을 나타내는 컬러 필터(미도시)가 마련되고, 데이터 라인(600)의 상부에는 차광막이 형성될 수도 있고, 형성되지 않을 수도 있다.
The upper substrate may be provided with a color filter (not shown) indicating the color of the screen corresponding to each pixel area formed on the substrate 100 of the lower substrate, and a light shielding film may be formed on the data line 600. It may not be formed.

다음으로, 도 4 내지 도 13을 참조하여 본 발명의 제1 실시예에 따른 FFS 모드 액정표시장치의 제조방법에 대해서 상세하게 설명한다.Next, the manufacturing method of the FFS mode liquid crystal display device according to the first embodiment of the present invention will be described in detail with reference to FIGS. 4 to 13.

도 4 내지 도 13을 참조하면, 본 발명의 제1 실시예에 적용된 하부기판은, 먼저 기판(100) 상에 게이트 전극(200)을 포함한 게이트 라인(G)을 형성하고, 게이트 라인(G)과 동일 층의 기판(100) 상에 투명 보조용량전극(150)을 형성한다.4 to 13, the lower substrate applied to the first embodiment of the present invention first forms a gate line G including the gate electrode 200 on the substrate 100, and then forms the gate line G. FIG. The transparent storage capacitor electrode 150 is formed on the substrate 100 having the same layer.

즉, 기판(100) 상에 불투명 금속막의 증착 및 이에 대한 패터닝을 통해 박막 트랜지스터(TFT)(T) 형성부의 기판(100) 부분 상에 게이트 전극(200)을 포함한 게이트 라인(G)을 형성하고, 투명 금속막의 증착 및 이에 대한 패터닝을 통해 각 단위 화소영역 내의 투명 화소전극(400)의 일부영역과 중첩되도록 기판(100) 상에 투명 보조용량전극(150)을 형성한다.That is, the gate line G including the gate electrode 200 is formed on the portion of the substrate 100 of the TFT (T) forming portion by depositing and patterning an opaque metal film on the substrate 100. The transparent storage capacitor 150 is formed on the substrate 100 to overlap a portion of the transparent pixel electrode 400 in each unit pixel region by depositing and patterning the transparent metal film.

이때, 게이트 라인(G)과 평행한 방향의 각 단위 화소영역에 형성된 투명 보조용량전극(150)은 전기적으로 서로 연결되도록 형성함이 바람직하다.In this case, the transparent storage capacitors 150 formed in each unit pixel area in a direction parallel to the gate line G may be formed to be electrically connected to each other.

그런 다음, 게이트 전극(200)을 포함한 게이트 라인(G) 및 투명 보조용량전극(150)을 덮도록 기판(100)의 전체 상부에 게이트 절연막(300)을 증착한 후, 게이트 절연막(300) 상에 투명 도전층의 증착 및 패터닝을 통해 각 단위 화소영역 내에 배치되게 플레이트형 투명 화소전극(400)을 형성한다.Thereafter, the gate insulating film 300 is deposited on the entire surface of the substrate 100 to cover the gate line G including the gate electrode 200 and the transparent storage capacitor electrode 150, and then on the gate insulating film 300. The plate-type transparent pixel electrode 400 is formed to be disposed in each unit pixel region through deposition and patterning of a transparent conductive layer on the substrate.

다음으로, 기판 결과물 상에 a-Si막과 n+ a-Si막을 차례로 증착한 상태에서 이들을 패터닝하여 게이트 전극(200) 상부의 게이트 절연막(300) 상에 액티브 패턴(500)을 형성하고, 컨택 마스크(Contact Mask)(미도시)를 이용하여 공통신호버스(CB)가 형성될 게이트 절연막(300) 부분 상에 투명 보조용량전극(150)이 노출되도록 컨택홀(CH1)을 형성한다.Next, the active pattern 500 is formed on the gate insulating layer 300 on the gate electrode 200 by patterning the a-Si film and the n + a-Si film on the substrate resultant, and then patterning them to form a contact mask. The contact hole CH1 is formed to expose the transparent storage capacitor electrode 150 on a portion of the gate insulating layer 300 on which the common signal bus CB is to be formed using a contact mask (not shown).

그런 다음, 소오스/드레인(Source/Drain)용 금속막을 증착한 후, 이를 패터닝해서 소오스/드레인 전극(600a,600b)을 포함한 데이터 라인(600)을 형성하고, 이를 통해, 박막 트랜지스터(TFT)(T)를 구성한다. 이때, 드레인 전극(600b)은 투명 화소전극(400)과 전기적으로 접속되도록 형성한다.Thereafter, a metal film for source / drain is deposited and then patterned to form a data line 600 including the source / drain electrodes 600a and 600b, and through this, a thin film transistor TFT ( Constitute T). In this case, the drain electrode 600b is formed to be electrically connected to the transparent pixel electrode 400.

이와 동시에, 하부기판 외각의 비표시 영역에 공통신호버스(CB)를 형성한다. 이때, 공통신호버스(CB)는 컨택홀(CH1)을 통해 투명 보조용량전극(150)과 전기적으로 연결되도록 형성한다. 또한, 공통신호버스(CB)는 데이터 라인(600)과 동일한 물질로 형성함이 바람직하다.At the same time, the common signal bus CB is formed in the non-display area of the outer side of the lower substrate. In this case, the common signal bus CB is formed to be electrically connected to the transparent storage capacitor electrode 150 through the contact hole CH1. In addition, the common signal bus CB may be formed of the same material as the data line 600.

이어서, 박막 트랜지스터(T)가 형성된 결과 구조물 상에 예컨대 SiNx 재질의 절연층(700)을 도포하고 컨택홀(CH2)을 형성한 후, 투명 화소전극(400)과 적어도 일부가 중첩하도록 슬릿 형태를 가진 투명 공통전극(800)을 형성한다. 이때, 투명 공통전극(800)은 컨택홀(CH2)을 통해 공통신호버스(CB)와 전기적으로 연결되도록 형성한다.Subsequently, after the insulating layer 700 of SiNx material is formed and the contact hole CH2 is formed on the resultant structure in which the thin film transistor T is formed, a slit shape is formed so that at least a portion of the transparent pixel electrode 400 overlaps. The transparent common electrode 800 is formed. In this case, the transparent common electrode 800 is formed to be electrically connected to the common signal bus CB through the contact hole CH2.

이후, 도시하지는 않았으나, 투명 공통전극(800)이 형성된 기판 결과물의 최상부에 배향막을 도포하여 어레이 기판의 제조를 완성한다.Subsequently, although not shown, the alignment layer is coated on the top of the substrate resultant on which the transparent common electrode 800 is formed to complete the fabrication of the array substrate.

한편, 상기 상부기판에는 컬러 필터를 선택적으로 형성하고, 그 상부에 배향막을 형성한다. 상기 상부기판과 상기 하부기판은 액정층의 개재하에 합착시켜 본 발명의 제1 실시예에 따른 FFS 모드 액정표시장치의 제조를 완성한다. 물론, 기판 합착 후에는 각 기판의 외측면에 편광판을 부착시킴이 바람직하다.Meanwhile, a color filter is selectively formed on the upper substrate, and an alignment layer is formed on the upper substrate. The upper substrate and the lower substrate are bonded to each other under the intervening liquid crystal layer to complete the manufacture of the FFS mode liquid crystal display device according to the first embodiment of the present invention. Of course, it is preferable to attach a polarizing plate to the outer side surface of each board | substrate after bonding a board | substrate.

도 14는 종래 기술과 본 발명의 제1 실시예에서 투과부 및 1-도트(Dot)의 광 투과율을 비교하기 위한 시뮬레이션 결과 도면으로서, 투명 화소전극(400), 투명 공통전극(800) 및 투명 보조용량전극(150)의 배치 구조 상부에 그려진 그래프는 광 투과율을 도시한 그래프이다.
FIG. 14 is a diagram illustrating a simulation result for comparing light transmittances of a transmissive part and a 1-dot in the first embodiment of the present invention. The transparent pixel electrode 400, the transparent common electrode 800, and the transparent auxiliary are shown in FIG. The graph drawn on the arrangement structure of the capacitor electrode 150 is a graph showing the light transmittance.

(제2 실시예)(2nd Example)

도 15는 본 발명의 제2 실시예에 따른 FFS 모드 액정표시장치의 하부기판에서 화소영역 일부가 제조과정에 따라서 형성된 평면도이고, 도 16 내지 도 21은 도 15의 각 층들이 단계적으로 형성되어 중첩되어 가는 상황을 차례로 도시하고 있는 평면도들이며, 도 32는 도 15의 D-D'선에 따른 단면도이다.15 is a plan view of a portion of a pixel region formed in a lower substrate of an FFS mode liquid crystal display according to a second exemplary embodiment of the present invention according to a manufacturing process, and FIGS. 16 to 21 overlap each other by forming layers of FIG. FIG. 32 is a cross-sectional view taken along line D-D ′ of FIG. 15.

먼저, 본 발명의 제2 실시예에 적용된 하부기판의 구조는, 전술한 제1 실시예와 유사한 구조를 가지고 있으며, 설명의 편의를 위해 전술한 제1 실시예와 동일한 구성요소들은 동일한 부호 및 명칭을 사용하기로 한다.First, the structure of the lower substrate applied to the second embodiment of the present invention has a structure similar to that of the first embodiment described above, and for the convenience of description, the same elements as those of the first embodiment described above have the same reference numerals and names. Let's use.

또한, 도 4의 본 발명의 제1 실시예에 의한 FFS 모드 액정표시장치의 하부기판의 차이점을 위주로 설명하면, 하측의 공통(com)부(즉, 투명 보조용량전극)의 저항을 효과적으로 감소시키기 위하여 게이트 라인(G)의 형성 시 게이트 라인(G)과 동일한 물질(예컨대, Mo)을 사용하여 게이트 라인(G)과 동일 층상에 공통신호라인(900)을 형성하고, 투명 보조용량전극(150)의 형성 시 공통신호라인(900)과 전기적으로 연결되도록 공통신호라인(900)의 일부 영역을 덮는 구조로 형성되는 것이 핵심적인 차이점이다.In addition, referring to the difference between the lower substrate of the FFS mode liquid crystal display according to the first embodiment of FIG. 4, the resistance of the lower com part (that is, the transparent storage capacitor electrode) is effectively reduced. In order to form the gate line G, the common signal line 900 is formed on the same layer as the gate line G by using the same material (eg, Mo) as the gate line G, and the transparent storage capacitor electrode 150 ) Is formed to cover a portion of the common signal line 900 so as to be electrically connected to the common signal line 900.

즉, 도 15 내지 도 21 및 도 32를 참조하면, 게이트 라인(G)과 이격된 화소 가장자리 부분(즉, 게이트 라인(G)과 인접한 자리)에는 게이트 라인(G)과 평행하게 공통신호라인(900)이 배열되어 있다. 이러한 공통신호라인(900)은 게이트 라인(G)과 동일 층상에 형성되며, 투명 공통전극(800)과 전기적으로 연결되어 투명 공통전극(800)에 지속적으로 공통신호를 인가한다.That is, referring to FIGS. 15 to 21 and 32, a common signal line (parallel to the gate line G) is disposed at a pixel edge portion (that is, a position adjacent to the gate line G) spaced apart from the gate line G. 900 is arranged. The common signal line 900 is formed on the same layer as the gate line G, and is electrically connected to the transparent common electrode 800 to continuously apply the common signal to the transparent common electrode 800.

즉, 공통신호라인(900)은 전술한 제1 실시예에 적용된 투명 보조용량전극(150)의 연결 구조와 마찬가지로 도 11 및 도 12에 도시된 바와 같이, 하부기판 외각의 비표시 영역에 형성된 통상의 공통신호버스(CB)와 컨택홀(CH1)을 통해 전기적으로 접속되고, 공통신호버스(CB)는 하부기판 외각의 비표시 영역에 화소영역의 둘레를 따라 형성되어 있으며, 공통신호라인(900)을 통해 투명 보조용량전극(150)에 공통 전압신호(Vcom)를 인가하여 추가적인 보조 캐패시턴스(Cst')가 형성되도록 한다.That is, the common signal line 900 is normally formed in the non-display area of the outer side of the lower substrate as shown in FIGS. 11 and 12, similarly to the connection structure of the transparent storage capacitor electrode 150 applied to the first embodiment. The common signal bus CB and the contact hole CH1 are electrically connected to each other, and the common signal bus CB is formed along the periphery of the pixel area in the non-display area of the outer side of the lower substrate. A common voltage signal Vcom is applied to the transparent storage capacitor electrode 150 to form an additional auxiliary capacitance Cst '.

또한, 투명 공통전극(800)은 컨택홀(CH2)을 통해 공통신호버스(CB)와 전기적으로 연결되어, 투명 공통전극(800)에 공통 전압신호(Vcom)가 인가되고, 공통 전압신호(Vcom)는 기판(100) 상에 형성된 투명 화소전극(400)의 화소 전압과 함께 프린지 필드를 형성하여 액정 분자를 구동시킨다.In addition, the transparent common electrode 800 is electrically connected to the common signal bus CB through the contact hole CH2, and the common voltage signal Vcom is applied to the transparent common electrode 800, and the common voltage signal Vcom is provided. ) Forms a fringe field together with the pixel voltage of the transparent pixel electrode 400 formed on the substrate 100 to drive the liquid crystal molecules.

특히, 본 발명의 제2 실시예에서는 게이트 절연막(300)을 형성하기 전에 하부기판(100) 상에 형성된 게이트 라인(G)과 동일 층에 배치되는 투명 보조용량전극(150)이 구비되어 있다.In particular, in the second embodiment of the present invention, the transparent storage capacitor electrode 150 is disposed on the same layer as the gate line G formed on the lower substrate 100 before the gate insulating layer 300 is formed.

이러한 투명 보조용량전극(150)은 공통신호라인(900)과 별도의 컨택홀(contact hole) 없이 직접 전기적으로 연결되도록 공통신호라인(900)의 일부 영역을 덮는 구조로 형성할 수 있으며, 전체적인 부하(load)개선과 전압 홀딩(holding) 시 공통(com)의 전압 복귀를 빠르게 하여 특정 패턴(pattern)에서의 그리니쉬(greenish) 현상을 효과적으로 개선할 수 있다.The transparent auxiliary capacitance electrode 150 may be formed in a structure covering a portion of the common signal line 900 so as to be directly and electrically connected to the common signal line 900 without a separate contact hole. When the load is improved and the voltage holding is performed, the voltage return of the com can be accelerated to effectively improve the greenish phenomenon in a specific pattern.

또한, 투명 보조용량전극(150)은 각 단위 화소영역 내의 투명 화소전극(400)의 일부 영역과 중첩되도록 형성되어 있으며, 바람직하게는, 상부에서 기판을 바라보는 평면을 기준으로, 투명 보조용량전극(150)은 투명 화소전극(400)에 포함되는 면적을 갖는다.
In addition, the transparent storage capacitor electrode 150 is formed to overlap a portion of the transparent pixel electrode 400 in each unit pixel region. Preferably, the transparent storage capacitor electrode is formed based on a plane facing the substrate. 150 has an area included in the transparent pixel electrode 400.

다음으로, 도 15 내지 도 21 및 도 32를 참조하여 본 발명의 제2 실시예에 따른 FFS 모드 액정표시장치의 제조방법에 대해서 상세하게 설명한다.Next, a method of manufacturing an FFS mode liquid crystal display device according to a second embodiment of the present invention will be described in detail with reference to FIGS. 15 to 21 and 32.

도 15 내지 도 21 및 도 32를 참조하면, 본 발명의 제2 실시예에 적용된 하부기판은, 먼저 기판(100) 상에 게이트 전극(200)을 포함한 게이트 라인(G)을 형성하고, 이와 동시에 게이트 라인(G)과 동일한 물질(예컨대, Mo)을 이용하여 게이트 라인(G)과 동일 층상에 각 게이트 라인(G)과 이격된 소정의 공통신호라인(900)을 형성한다.15 to 21 and 32, the lower substrate applied to the second embodiment of the present invention first forms a gate line G including the gate electrode 200 on the substrate 100, and simultaneously A predetermined common signal line 900 spaced apart from each gate line G is formed on the same layer as the gate line G by using the same material as the gate line G (eg, Mo).

그런 다음, 게이트 라인(G)과 동일 층의 기판(100) 상에 투명 보조용량전극(150)을 형성한다. 즉, 투명 금속막의 증착 및 이에 대한 패터닝을 통해 공통신호라인(900)의 일부 영역을 덮으며, 각 단위 화소영역 내의 투명 화소전극(400)의 일부 영역과 중첩되도록 투명 보조용량전극(150)을 형성한다.Then, the transparent storage capacitor electrode 150 is formed on the substrate 100 of the same layer as the gate line G. In other words, the transparent storage capacitor 150 is formed to cover a portion of the common signal line 900 through deposition and patterning of the transparent metal layer, and to overlap a portion of the transparent pixel electrode 400 in each unit pixel region. Form.

이후에, 게이트 전극(200)을 포함한 게이트 라인(G) 및 투명 보조용량전극(150)을 덮도록 기판(100)의 전체 상부에 게이트 절연막(300)을 증착한 후, 기판 결과물 상에 a-Si막과 n+ a-Si막을 차례로 증착한 상태에서 이들을 패터닝하여 게이트 전극(200) 상부의 게이트 절연막(300) 부분 상에 액티브 패턴(500)을 형성한다.Thereafter, the gate insulating film 300 is deposited on the entire surface of the substrate 100 to cover the gate line G including the gate electrode 200 and the transparent storage capacitor electrode 150, and then, a- on the substrate resultant. The Si film and the n + a-Si film are sequentially deposited to form an active pattern 500 on the gate insulating film 300 on the gate electrode 200.

그런 다음, 게이트 절연막(300) 상에 투명 도전층의 증착 및 패터닝을 통해 각 단위 화소영역 내에 배치되게 플레이트형 투명 화소전극(400)을 형성한 후, 소오스/드레인(Source/Drain)용 금속막을 증착한 후, 이를 패터닝해서 소오스/드레인 전극(600a,600b, 도 9 참조)을 포함한 데이터 라인(600)을 형성하고, 이를 통해, 박막 트랜지스터(TFT)(T)를 구성한다. 이때, 드레인 전극(600b)은 투명 화소전극(400)과 전기적으로 접속되도록 형성한다.Then, the plate-type transparent pixel electrode 400 is formed on the gate insulating layer 300 to be disposed in each unit pixel region through deposition and patterning of the transparent conductive layer, and then a source / drain metal film is formed. After deposition, it is patterned to form a data line 600 including the source / drain electrodes 600a and 600b (see FIG. 9), thereby forming a thin film transistor TFT. In this case, the drain electrode 600b is formed to be electrically connected to the transparent pixel electrode 400.

이어서, 박막 트랜지스터(T)가 형성된 결과 구조물 상에 예컨대 SiNx 재질의 절연층(700)을 도포한 후, 투명 화소전극(400)과 적어도 일부가 중첩하도록 슬릿 형태를 가진 투명 공통전극(800)을 형성한다. 이후, 도시하지는 않았으나, 투명 공통전극(800)이 형성된 기판 결과물의 최상부에 배향막을 도포하여 어레이 기판의 제조를 완성한다.Subsequently, after the insulating layer 700 of SiNx material is coated on the resultant structure in which the thin film transistor T is formed, the transparent common electrode 800 having a slit shape is formed to overlap at least a portion of the transparent pixel electrode 400. Form. Subsequently, although not shown, the alignment layer is coated on the top of the substrate resultant on which the transparent common electrode 800 is formed to complete the fabrication of the array substrate.

한편, 상기 상부기판에는 컬러 필터를 선택적으로 형성하고, 그 상부에 배향막을 형성한다. 상기 상부기판과 상기 하부기판은 액정층의 개재하에 합착시켜 본 발명의 제2 실시예에 따른 FFS 모드 액정표시장치의 제조를 완성한다. 물론, 기판 합착 후에는 각 기판의 외측면에 편광판을 부착시킴이 바람직하다.
Meanwhile, a color filter is selectively formed on the upper substrate, and an alignment layer is formed on the upper substrate. The upper substrate and the lower substrate are bonded to each other under the intervening liquid crystal layer to complete the manufacture of the FFS mode liquid crystal display device according to the second embodiment of the present invention. Of course, it is preferable to attach a polarizing plate to the outer side surface of each board | substrate after bonding a board | substrate.

(제3 실시예)(Third Embodiment)

도 22는 본 발명의 제3 실시예에 따른 FFS 모드 액정표시장치의 하부기판에서 화소영역 일부가 제조과정에 따라서 형성된 평면도이고, 도 33은 도 22의 E-E'선에 따른 단면도이다.FIG. 22 is a plan view of a portion of a pixel area formed in accordance with a manufacturing process in a lower substrate of an FFS mode liquid crystal display according to a third exemplary embodiment of the present invention, and FIG. 33 is a cross-sectional view taken along line EE ′ of FIG. 22.

도 22 및 도 33을 참조하면, 본 발명의 제3 실시예에 따른 FFS 모드 액정표시장치의 하부기판은, 전술한 제2 실시예와 비교하여 공통신호라인(900)의 배치 위치만 차이가 있을 뿐 이외의 구조 및 제조방법은 전술한 제2 실시예와 동일하므로, 이에 대한 상세한 설명은 전술한 제2 실시예를 참조하기로 한다.Referring to FIGS. 22 and 33, the lower substrate of the FFS mode liquid crystal display according to the third embodiment of the present invention may have only a different arrangement position of the common signal line 900 compared to the above-described second embodiment. In addition, since the structure and manufacturing method are the same as the above-described second embodiment, a detailed description thereof will be referred to the above-described second embodiment.

즉, 본 발명의 제2 실시예에 적용된 공통신호라인(900)은 게이트 라인(G)과 이격된 화소 가장자리 부분(기판의 상부에서 기판을 내려다 볼 때 게이트 라인의 하측 부분)에 게이트 라인(G)과 평행하게 배열되어 있다. 이러한 공통신호라인(900)은 전술한 제2 실시예와 마찬가지로 게이트 라인(G)과 동일 층상에 형성되며, 투명 공통전극(800)과 전기적으로 연결되어 투명 공통전극(800)에 지속적으로 공통신호를 인가한다.
That is, the common signal line 900 applied to the second embodiment of the present invention has a gate line G at a pixel edge portion (a lower portion of the gate line when looking down the substrate from the top of the substrate) spaced apart from the gate line G. Are arranged parallel to Like the second embodiment described above, the common signal line 900 is formed on the same layer as the gate line G, and is electrically connected to the transparent common electrode 800 so that the common signal is continuously connected to the transparent common electrode 800. Apply.

(제4 실시예)(Example 4)

도 23은 본 발명의 제4 실시예에 따른 FFS 모드 액정표시장치의 하부기판에서 화소영역 일부가 제조과정에 따라서 형성된 평면도이고, 도 24 내지 도 31은 도 23의 각 층들이 단계적으로 형성되어 중첩되어 가는 상황을 차례로 도시하고 있는 평면도들이며, 도 34는 도 23의 F-F'선에 따른 단면도이다.FIG. 23 is a plan view of a portion of a pixel area formed in accordance with a manufacturing process in a lower substrate of an FFS mode liquid crystal display according to a fourth exemplary embodiment of the present invention, and FIGS. 24 to 31 overlap each other by forming layers in FIG. 34 are sectional views sequentially illustrating a situation in which the process is to be performed, and FIG. 34 is a cross-sectional view taken along the line FF 'of FIG.

먼저, 본 발명의 제4 실시예에 적용된 하부기판의 구조는, 전술한 제3 실시예와 유사한 구조를 가지고 있으며, 설명의 편의를 위해 전술한 제3 실시예와 동일한 구성요소들은 동일한 부호 및 명칭을 사용하기로 한다.First, the structure of the lower substrate applied to the fourth embodiment of the present invention has a structure similar to that of the above-described third embodiment, and for the convenience of description, the same components as the above-described third embodiment have the same reference numerals and names. Let's use.

또한, 도 23의 본 발명의 제4 실시예에 의한 FFS 모드 액정표시장치의 하부기판의 차이점을 위주로 설명하면, 상측 및 하측의 공통(com)부(즉, 투명 공통전극 및 투명 보조용량전극)의 저항을 효과적으로 감소시키기 위하여, 공통신호라인(900)에 직접 연결된 투명 보조용량전극(150)의 일부 영역이 노출되도록 게이트 절연막(300) 및 절연층(700) 상에 제1 및 제2 컨택홀(CH1 및 CH2)을 형성하고, 투명 공통전극(800)의 형성 시 제1 및 제2 컨택홀(CH1 및 CH2)을 통해 상기 노출된 투명 보조용량전극(150)과 투명 공통전극(800)이 서로 전기적으로 연결되도록 형성되는 것이 핵심적인 차이점이다.In addition, the difference between the lower substrate of the FFS mode liquid crystal display according to the fourth exemplary embodiment of FIG. 23 will be mainly described. The upper and lower com parts (that is, the transparent common electrode and the transparent storage capacitor electrode) will be described. In order to effectively reduce the resistance of the first and second contact holes on the gate insulating film 300 and the insulating layer 700 to expose a portion of the transparent storage capacitor electrode 150 directly connected to the common signal line 900. (CH1 and CH2) are formed, and when the transparent common electrode 800 is formed, the exposed transparent storage capacitor electrode 150 and the transparent common electrode 800 are formed through the first and second contact holes CH1 and CH2. The key difference is that they are formed to be electrically connected to each other.

한편, 대면적 FFS 모드 액정표시장치의 경우 면적에 따라 투명 공통전극(800)의 저항이 증가하여 공통신호 지연 등의 문제가 발생하는데, 본 발명의 제4 실시예를 적용한다면 투명 공통전극(800) 형성 시 제1 및 제2 컨택홀(CH1 및 CH2)을 통해 상기 노출된 투명 보조용량전극(150)과 투명 공통전극(800) 및 공통신호라인(900)이 단위 화소영역 내에서 서로 전기적으로 연결되도록 형성함으로써, 하나의 공통신호라인(900)으로 상측 및 하측의 공통(com)부(즉, 투명 공통전극 및 투명 보조용량전극)의 저항을 모두 개선할 수 있다.On the other hand, in the case of a large-area FFS mode liquid crystal display device, the resistance of the transparent common electrode 800 increases according to the area, causing problems such as common signal delay. ), The exposed transparent storage capacitor electrode 150, the transparent common electrode 800, and the common signal line 900 are electrically connected to each other in the unit pixel area through the first and second contact holes CH1 and CH2. By forming the connection, the resistance of both the upper and lower com parts (that is, the transparent common electrode and the transparent storage capacitor electrode) can be improved with one common signal line 900.

다른 한편, 공통신호라인(900)과 하부기판 외각의 비표시 영역에 형성된 통상의 공통신호버스(CB, 도 11 및 도 12 참조) 간의 연결 관계는 전술한 제2 및 제3 실시예와 동일하므로 이에 대한 상세한 설명은 생략하기로 한다.On the other hand, since the connection relationship between the common signal line 900 and the common signal bus CB (see FIGS. 11 and 12) formed in the non-display area of the lower substrate outer surface is the same as in the above-described second and third embodiments, Detailed description thereof will be omitted.

다음으로, 도 23 내지 도 31 및 도 34를 참조하여 본 발명의 제4 실시예에 따른 FFS 모드 액정표시장치의 제조방법에 대해서 상세하게 설명한다.Next, a manufacturing method of the FFS mode liquid crystal display device according to the fourth embodiment of the present invention will be described in detail with reference to FIGS. 23 to 31 and 34.

도 23 내지 도 31 및 도 34를 참조하면, 본 발명의 제4 실시예에 적용된 하부기판은, 먼저 기판(100) 상에 게이트 전극(200)을 포함한 게이트 라인(G)을 형성하고, 이와 동시에 게이트 라인(G)과 동일한 물질(예컨대, Mo)을 이용하여 게이트 라인(G)과 동일 층상에 각 게이트 라인(G)과 이격된 소정의 공통신호라인(900)을 형성한다.23 to 31 and 34, the lower substrate applied to the fourth embodiment of the present invention first forms a gate line G including the gate electrode 200 on the substrate 100, and simultaneously A predetermined common signal line 900 spaced apart from each gate line G is formed on the same layer as the gate line G by using the same material as the gate line G (eg, Mo).

그런 다음, 게이트 라인(G)과 동일 층의 기판(100) 상에 투명 보조용량전극(150)을 형성한다. 즉, 투명 금속막의 증착 및 이에 대한 패터닝을 통해 공통신호라인(900)의 일부 영역을 덮으며, 각 단위 화소영역 내의 투명 화소전극(400)의 일부 영역과 중첩되도록 투명 보조용량전극(150)을 형성한다.Then, the transparent storage capacitor electrode 150 is formed on the substrate 100 of the same layer as the gate line G. In other words, the transparent storage capacitor 150 is formed to cover a portion of the common signal line 900 through deposition and patterning of the transparent metal layer, and to overlap a portion of the transparent pixel electrode 400 in each unit pixel region. Form.

이후에, 게이트 전극(200)을 포함한 게이트 라인(G) 및 투명 보조용량전극(150)을 덮도록 기판(100)의 전체 상부에 게이트 절연막(300)을 증착한 후, 기판 결과물 상에 a-Si막과 n+ a-Si막을 차례로 증착한 상태에서 이들을 패터닝하여 게이트 전극(200) 상부의 게이트 절연막(300) 부분 상에 액티브 패턴(500)을 형성한다.Thereafter, the gate insulating film 300 is deposited on the entire surface of the substrate 100 to cover the gate line G including the gate electrode 200 and the transparent storage capacitor electrode 150, and then, a- on the substrate resultant. The Si film and the n + a-Si film are sequentially deposited to form an active pattern 500 on the gate insulating film 300 on the gate electrode 200.

그런 다음, 게이트 절연막(300) 상에 투명 도전층의 증착 및 패터닝을 통해 각 단위 화소영역 내에 배치되게 플레이트형 투명 화소전극(400)을 형성한 후, 투명 보조용량전극(150)의 소정영역이 노출되도록 제1 컨택홀(CH1)을 형성한다.Then, the plate-type transparent pixel electrode 400 is formed on the gate insulating layer 300 to be disposed in each unit pixel region through deposition and patterning of the transparent conductive layer, and then a predetermined region of the transparent storage capacitor electrode 150 is formed. The first contact hole CH1 is formed to be exposed.

즉, 공통신호라인(900)에 직접적으로 접촉된 투명 보조용량전극(150)의 소정영역이 노출되도록 게이트 절연막(300)을 식각하여 제1 컨택홀(CH1)을 형성한다.That is, the gate insulating layer 300 is etched to expose the predetermined region of the transparent storage capacitor electrode 150 directly contacting the common signal line 900 to form the first contact hole CH1.

이후에, 소오스/드레인(Source/Drain)용 금속막을 증착한 후, 이를 패터닝해서 소오스/드레인 전극(600a,600b, 도 9 참조)을 포함한 데이터 라인(600)을 형성하고, 이를 통해, 박막 트랜지스터(TFT)(T)를 구성한다. 이때, 드레인 전극(600b)은 투명 화소전극(400)과 전기적으로 접속되도록 형성한다.Subsequently, a source / drain metal film is deposited, and then patterned to form a data line 600 including the source / drain electrodes 600a and 600b (see FIG. 9). It constitutes (TFT) (T). In this case, the drain electrode 600b is formed to be electrically connected to the transparent pixel electrode 400.

이어서, 박막 트랜지스터(T)가 형성된 결과 구조물 상에 예컨대 SiNx 재질의 절연층(700)을 도포한 후, 제1 컨택홀(CH1)과 동일한 위치에 투명 보조용량전극(150)의 소정영역이 노출되도록 절연층(700)을 식각하여 제2 컨택홀(CH2)을 형성한다.Subsequently, after the insulating layer 700 of SiNx material is coated on the resultant structure in which the thin film transistor T is formed, a predetermined region of the transparent storage capacitor 150 is exposed at the same position as the first contact hole CH1. The insulating layer 700 is etched to form the second contact hole CH2.

그런 다음, 투명 화소전극(400)과 적어도 일부가 중첩하도록 슬릿 형태를 가진 투명 공통전극(800)을 형성한다. 이때, 투명 공통전극(800)은 제1 및 제2 컨택홀(CH1 및 CH2)을 통해 상기 노출된 투명 보조용량전극(150)과 전기적으로 접속되도록 형성한다.Then, a transparent common electrode 800 having a slit shape is formed to overlap at least a portion of the transparent pixel electrode 400. In this case, the transparent common electrode 800 is formed to be electrically connected to the exposed transparent storage capacitor electrode 150 through the first and second contact holes CH1 and CH2.

이후, 도시하지는 않았으나, 투명 공통전극(800)이 형성된 기판 결과물의 최상부에 배향막을 도포하여 어레이 기판의 제조를 완성한다.Subsequently, although not shown, the alignment layer is coated on the top of the substrate resultant on which the transparent common electrode 800 is formed to complete the fabrication of the array substrate.

한편, 상기 상부기판에는 컬러 필터를 선택적으로 형성하고, 그 상부에 배향막을 형성한다. 상기 상부기판과 상기 하부기판은 액정층의 개재하에 합착시켜 본 발명의 제4 실시예에 따른 FFS 모드 액정표시장치의 제조를 완성한다. 물론, 기판 합착 후에는 각 기판의 외측면에 편광판을 부착시킴이 바람직하다.Meanwhile, a color filter is selectively formed on the upper substrate, and an alignment layer is formed on the upper substrate. The upper substrate and the lower substrate are bonded to each other under the intervening liquid crystal layer to complete the manufacture of the FFS mode liquid crystal display device according to the fourth embodiment of the present invention. Of course, it is preferable to attach a polarizing plate to the outer side surface of each board | substrate after bonding a board | substrate.

전술한 본 발명에 따른 FFS 모드 액정표시장치 및 그 제조방법에 대한 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명에 속한다.
Although a preferred embodiment of the above-described FFS mode liquid crystal display device and a method of manufacturing the same according to the present invention has been described, the present invention is not limited thereto, and various claims are made within the scope of the claims and the detailed description of the invention and the accompanying drawings. It is possible to carry out the transformation to this also belongs to the present invention.

100 : 기판 200 : 게이트 전극
300 : 게이트 절연막 400 : 투명 화소전극
500 : 액티브 패턴 600 : 데이터 라인
600a,600b : 소오스/드레인 전극 700: 절연층
800 : 투명 공통전극 900 : 공통신호라인
G : 게이트 라인 T : 박막 트랜지스터100 substrate 200 gate electrode
300: gate insulating film 400: transparent pixel electrode
500: active pattern 600: data line
600a, 600b: source / drain electrode 700: insulating layer
800: transparent common electrode 900: common signal line
G: gate line T: thin film transistor

Claims (15)

하부기판, 상부기판, 및 상기 기판들 사이에 삽입된 액정층을 포함하고, 상기 하부기판에는 상호 교차하는 방향으로 형성되는 게이트 라인들과 데이터 라인들에 의해 각 단위 화소영역이 규정되며, 상기 게이트 라인 및 데이터 라인들의 교차부에는 스위칭 소자가 배치되어 있는 FFS 모드 액정표시장치에 있어서,
상기 액정층에 전계를 인가하여 광 투과량을 조절하기 위하여, 상기 화소영역 내에는 투명 화소전극과 상기 투명 화소전극 상부에 절연층을 사이에 두고 소정영역 중첩되게 이격 배치되는 투명 공통전극이 형성되고,
상기 투명 화소전극 하부에는 게이트 절연막을 사이에 두고 소정영역 중첩되게 이격 배치되는 투명 보조용량전극이 형성되어,
상기 투명 보조용량전극은 소정의 컨택홀을 통해 상기 하부 기판 외각의 비표시 영역에 형성된 공통신호버스와 전기적으로 접속되고,
상기 공통신호버스에는 상기 투명 공통전극이 접속되어 있는 것을 특징으로 하는 FFS 모드 액정표시장치.
A lower substrate, an upper substrate, and a liquid crystal layer interposed between the substrates, wherein each unit pixel region is defined by gate lines and data lines formed in cross directions. In the FFS mode liquid crystal display device wherein a switching element is disposed at the intersection of the line and the data line,
In order to control an amount of light transmission by applying an electric field to the liquid crystal layer, a transparent common electrode is formed in the pixel region and is spaced apart from each other so as to overlap a predetermined region with an insulating layer interposed therebetween.
A transparent storage capacitor electrode is formed under the transparent pixel electrode to be spaced apart from each other to overlap a predetermined region with a gate insulating layer interposed therebetween.
The transparent storage capacitor electrode is electrically connected to a common signal bus formed in a non-display area of the outer side of the lower substrate through a predetermined contact hole.
And the transparent common electrode is connected to the common signal bus.
제1 항에 있어서,
상기 게이트 라인과 평행한 방향의 각 화소영역에 구비된 투명 보조용량전극은 전기적으로 서로 연결되도록 형성되는 것을 특징으로 하는 FFS 모드 액정표시장치.
The method according to claim 1,
And a transparent storage capacitor electrode provided in each pixel area in a direction parallel to the gate line, so as to be electrically connected to each other.
하부기판, 상부기판, 및 상기 기판들 사이에 삽입된 액정층을 포함하고, 상기 하부기판에는 상호 교차하는 방향으로 형성되는 게이트 라인들과 데이터 라인들에 의해 각 단위 화소영역이 규정되며, 상기 게이트 라인 및 데이터 라인들의 교차부에는 스위칭 소자가 배치되어 있는 FFS 모드 액정표시장치에 있어서,
상기 게이트 라인과 동일 층상에 각 게이트 라인과 이격된 소정의 공통신호라인이 형성되고,
상기 액정층에 전계를 인가하여 광 투과량을 조절하기 위하여, 상기 화소영역 내에 투명 화소전극과 상기 투명 화소전극 상부에 절연층을 사이에 두고 소정영역 중첩되게 이격 배치되는 투명 공통전극이 형성되며,
상기 투명 화소전극 하부에는 게이트 절연막을 사이에 두고 소정영역 중첩되게 이격 배치되는 투명 보조용량전극이 형성되되,
상기 투명 보조용량전극은 상기 공통신호라인의 일부 영역을 덮는 구조로 형성되어 상기 공통신호라인과 전기적으로 연결되는 것을 특징으로 하는 FFS 모드 액정표시장치.
A lower substrate, an upper substrate, and a liquid crystal layer interposed between the substrates, wherein each unit pixel region is defined by gate lines and data lines formed in cross directions. In the FFS mode liquid crystal display device wherein a switching element is disposed at the intersection of the line and the data line,
A predetermined common signal line spaced apart from each gate line is formed on the same layer as the gate line,
In order to control an amount of light transmission by applying an electric field to the liquid crystal layer, a transparent common electrode is formed in the pixel region and is spaced apart from each other to overlap a predetermined region with an insulating layer interposed therebetween.
A transparent storage capacitor electrode is formed under the transparent pixel electrode to be spaced apart from each other to overlap a predetermined region with a gate insulating layer interposed therebetween.
And the transparent storage capacitor electrode is formed to cover a portion of the common signal line and is electrically connected to the common signal line.
제3 항에 있어서,
상기 투명 공통전극은 상기 절연층 및 상기 게이트 절연막에 형성된 소정의 컨택홀을 통해 상기 투명 보조용량전극과 전기적으로 접속되는 것을 특징으로 하는 FFS 모드 액정표시장치.
The method of claim 3,
And the transparent common electrode is electrically connected to the transparent storage capacitor electrode through a predetermined contact hole formed in the insulating layer and the gate insulating film.
제1 항 또는 제3 항에 있어서,
상기 투명 공통전극은 소정 폭을 갖는 복수개의 슬릿들을 구비하는 것을 특징으로 하는 FFS 모드 액정표시장치.
The method according to claim 1 or 3,
And the transparent common electrode includes a plurality of slits having a predetermined width.
제1 항 또는 제3 항에 있어서,
상부에서 기판을 바라보는 평면을 기준으로, 상기 투명 보조용량전극은 상기 투명 화소전극에 포함되는 면적을 갖는 것을 특징으로 하는 FFS 모드 액정표시장치.
The method according to claim 1 or 3,
The FFS mode liquid crystal display according to claim 1, wherein the transparent storage capacitor electrode has an area included in the transparent pixel electrode.
제1 항 또는 제3 항에 있어서,
상기 투명 화소전극은 플레이트 형상인 것을 특징으로 하는 FFS 모드 액정표시장치.
The method according to claim 1 or 3,
And the transparent pixel electrode has a plate shape.
제1 항 또는 제3 항에 있어서,
상기 투명 화소전극은 상기 데이터 라인과 동일한 층에 형성되는 것을 특징으로 하는 FFS 모드 액정표시장치.
The method according to claim 1 or 3,
And the transparent pixel electrode is formed on the same layer as the data line.
하부기판, 상부기판, 및 상기 기판들 사이에 삽입된 액정층을 포함하고, 상기 하부기판에는 상호 교차하는 방향으로 형성되는 게이트 라인들과 데이터 라인들에 의해 각 단위 화소영역이 규정되며, 상기 게이트 라인 및 데이터 라인들의 교차부에는 스위칭 소자가 배치되어 있는 FFS 모드 액정표시장치의 제조방법에 있어서,
기판 상에 게이트 전극을 포함한 게이트 라인을 형성하고, 각 단위 화소영역 내에 형성될 투명 화소전극의 일부영역과 중첩되도록 투명 보조용량전극을 형성하는 단계;
상기 게이트 전극을 포함한 게이트 라인 및 투명 보조용량전극을 덮도록 상기 기판의 전체 상부에 게이트 절연막을 형성한 후, 상기 게이트 절연막 상에 각 단위 화소영역 내에 배치되게 투명 화소전극을 형성하는 단계;
상기 게이트 전극 상부의 게이트 절연막 부분 상에 액티브 패턴을 형성하고, 상기 하부기판 외각의 비표시 영역에서 상기 투명 보조용량전극의 소정영역이 노출되도록 제1 컨택홀을 형성하는 단계;
상기 게이트 전극 상부의 게이트 절연막 부분 상에 소오스/드레인 전극 및 데이터 라인을 형성하여 스위칭 소자를 구성함과 동시에 상기 제1 컨택홀을 통해 상기 투명 보조용량전극과 전기적으로 접속되도록 상기 하부기판 외각의 비표시 영역에 공통신호버스를 형성하는 단계;
상기 스위칭 소자가 형성된 결과 구조물 상에 절연층을 형성한 후, 상기 하부기판 외각의 비표시 영역에 제2 컨택홀을 형성하는 단계; 및
상기 투명 화소전극과 적어도 일부가 중첩되고, 상기 제2 컨택홀을 통해 상기 공통신호버스와 전기적으로 접속되도록, 상기 절연층 상에 투명 공통전극을 형성하는 단계를 포함하는 것을 특징으로 하는 FFS 모드 액정표시장치의 제조방법.
A lower substrate, an upper substrate, and a liquid crystal layer interposed between the substrates, wherein each unit pixel region is defined by gate lines and data lines formed in cross directions. In the manufacturing method of the FFS mode liquid crystal display device wherein the switching element is disposed at the intersection of the line and the data line,
Forming a gate line including a gate electrode on the substrate, and forming a transparent storage capacitor electrode to overlap a partial region of the transparent pixel electrode to be formed in each unit pixel region;
Forming a gate insulating film over the entirety of the substrate to cover the gate line including the gate electrode and the transparent storage capacitor electrode, and then forming a transparent pixel electrode on the gate insulating film to be disposed in each unit pixel region;
Forming an active pattern on a portion of the gate insulating layer above the gate electrode, and forming a first contact hole to expose a predetermined region of the transparent storage capacitor electrode in a non-display area outside the lower substrate;
A source / drain electrode and a data line are formed on a portion of the gate insulating layer above the gate electrode to form a switching device, and at the same time, the ratio of the outer surface of the lower substrate to be electrically connected to the transparent storage capacitor electrode through the first contact hole. Forming a common signal bus in the display area;
Forming an insulating layer on the resultant structure on which the switching element is formed, and then forming a second contact hole in a non-display area of the outer surface of the lower substrate; And
Forming a transparent common electrode on the insulating layer such that at least a portion of the transparent pixel electrode overlaps and is electrically connected to the common signal bus through the second contact hole. Method for manufacturing a display device.
제9 항에 있어서,
상기 게이트 라인과 평행한 방향의 각 화소영역에 구비된 투명 보조용량전극은 전기적으로 서로 연결되도록 형성하는 것을 특징으로 하는 FFS 모드 액정표시장치의 제조방법.
10. The method of claim 9,
And a transparent auxiliary capacitor electrode provided in each pixel area in a direction parallel to the gate line, so as to be electrically connected to each other.
하부기판, 상부기판, 및 상기 기판들 사이에 삽입된 액정층을 포함하고, 상기 하부기판에는 상호 교차하는 방향으로 형성되는 게이트 라인들과 데이터 라인들에 의해 각 단위 화소영역이 규정되며, 상기 게이트 라인 및 데이터 라인들의 교차부에는 스위칭 소자가 배치되어 있는 FFS 모드 액정표시장치의 제조방법에 있어서,
기판 상에 게이트 전극을 포함한 게이트 라인을 형성함과 동시에 상기 게이트 라인과 동일한 물질을 이용하여 상기 게이트 라인과 동일 층상에 각 게이트 라인과 이격된 소정의 공통신호라인을 형성하는 단계;
상기 공통신호라인의 일부 영역을 덮어 전기적으로 접속되며, 각 단위 화소영역 내에 형성될 투명 화소전극의 일부영역과 중첩되도록 투명 보조용량전극을 형성하는 단계;
상기 게이트 전극을 포함한 게이트 라인 및 투명 보조용량전극을 덮도록 상기 기판의 전체 상부에 게이트 절연막을 형성하는 단계;
상기 게이트 전극 상부의 게이트 절연막 부분 상에 액티브 패턴을 형성하고, 상기 게이트 절연막 상에 각 단위 화소영역 내에 배치되게 투명 화소전극을 형성하는 단계;
상기 게이트 전극 상부의 게이트 절연막 부분 상에 소오스/드레인 전극 및 데이터 라인을 형성하여 스위칭 소자를 구성하고, 상기 스위칭 소자가 형성된 결과 구조물 상에 절연층을 형성하는 단계; 및
상기 절연층 상에 투명 공통전극을 형성하는 단계를 포함하는 것을 특징으로 하는 FFS 모드 액정표시장치의 제조방법.
A lower substrate, an upper substrate, and a liquid crystal layer interposed between the substrates, wherein each unit pixel region is defined by gate lines and data lines formed in cross directions. In the manufacturing method of the FFS mode liquid crystal display device wherein the switching element is disposed at the intersection of the line and the data line,
Forming a gate line including a gate electrode on a substrate and simultaneously forming a common signal line spaced apart from each gate line on the same layer as the gate line by using the same material as the gate line;
Forming a transparent storage capacitor electrode to cover a portion of the common signal line and to be electrically connected to and overlap a portion of the transparent pixel electrode to be formed in each unit pixel region;
Forming a gate insulating film over the substrate to cover the gate line including the gate electrode and the transparent storage capacitor electrode;
Forming an active pattern on the gate insulating layer on the gate electrode and forming a transparent pixel electrode on the gate insulating layer to be disposed in each unit pixel region;
Forming a switching element by forming a source / drain electrode and a data line on the gate insulating layer on the gate electrode, and forming an insulating layer on the resulting structure in which the switching element is formed; And
And forming a transparent common electrode on the insulating layer.
제11 항에 있어서,
상기 투명 화소전극을 형성한 후 상기 하부기판 외각의 비표시 영역에 상기 공통신호라인의 소정영역이 노출되도록 제1 컨택홀을 형성하고,
상기 제1 컨택홀을 통해 상기 공통신호라인과 전기적으로 접속되도록 상기 소오스/드레인 전극 및 데이터 라인 형성과 동시에 공통신호버스를 형성하고,
상기 절연층을 형성한 후 상기 제1 컨택홀과 동일한 위치에 상기 투명 보조용량전극의 소정영역이 노출되도록 제2 컨택홀을 형성하되, 상기 제2 컨택홀을 통해 상기 투명 공통전극이 상기 공통신호버스와 전기적으로 접속되도록 형성하는 것을 특징으로 하는 FFS 모드 액정표시장치의 제조방법.
The method of claim 11, wherein
After forming the transparent pixel electrode, a first contact hole is formed in the non-display area of the outer side of the lower substrate so that a predetermined area of the common signal line is exposed.
Forming a common signal bus simultaneously with forming the source / drain electrodes and the data lines so as to be electrically connected to the common signal line through the first contact hole,
After forming the insulating layer, a second contact hole is formed to expose a predetermined region of the transparent storage capacitor electrode at the same position as the first contact hole, wherein the transparent common electrode is connected to the common signal through the second contact hole. A method of manufacturing an FFS mode liquid crystal display device, characterized in that it is formed to be electrically connected to a bus.
제9 항 또는 제11 항에 있어서,
상부에서 기판을 바라보는 평면을 기준으로, 상기 투명 보조용량전극은 상기 투명 화소전극에 포함되는 면적을 갖도록 형성하는 것을 특징으로 하는 FFS 모드 액정표시장치의 제조방법.
The method according to claim 9 or 11,
The transparent auxiliary capacitor electrode is formed to have an area included in the transparent pixel electrode with respect to the plane facing the substrate from the top, the manufacturing method of the FFS mode liquid crystal display device.
제9 항 또는 제11 항에 있어서,
상기 투명 화소전극은 플레이트 형상인 것을 특징으로 하는 FFS 모드 액정표시장치의 제조방법.
The method according to claim 9 or 11,
The transparent pixel electrode has a plate shape, characterized in that the manufacturing method of the FFS mode liquid crystal display device.
제9 항 또는 제11 항에 있어서,
상기 투명 화소전극은 상기 데이터 라인과 동일한 층에 형성하는 것을 특징으로 하는 FFS 모드 액정표시장치의 제조방법.The method according to claim 9 or 11,
And the transparent pixel electrode is formed on the same layer as the data line.
KR1020100054267A 2009-10-08 2010-06-09 Fringe field switching mode liquid crystal display device and method for fabricating the same KR101096336B1 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US12/899,335 US20110085121A1 (en) 2009-10-08 2010-10-06 Fringe Field Switching Mode Liquid Crystal Display Device and Method of Fabricating the Same
CN2010105093076A CN102033365A (en) 2009-10-08 2010-10-08 Fringe field switching mode liquid crystal display device and method of fabricating the same
JP2010229031A JP2011081385A (en) 2009-10-08 2010-10-08 Fringe field switching mode liquid crystal display device and method for fabricating the same
TW099134359A TW201142443A (en) 2009-10-08 2010-10-08 Fringe field switching mode liquid crystal display device and method of fabricating the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020090095554 2009-10-08
KR20090095554 2009-10-08

Publications (2)

Publication Number Publication Date
KR20110038572A KR20110038572A (en) 2011-04-14
KR101096336B1 true KR101096336B1 (en) 2011-12-20

Family

ID=44045621

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100054267A KR101096336B1 (en) 2009-10-08 2010-06-09 Fringe field switching mode liquid crystal display device and method for fabricating the same

Country Status (3)

Country Link
JP (1) JP2011081385A (en)
KR (1) KR101096336B1 (en)
TW (1) TW201142443A (en)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130114998A (en) 2012-04-10 2013-10-21 삼성디스플레이 주식회사 Liquid crystal display device and method for manufacturing the same
JP6091197B2 (en) 2012-12-10 2017-03-08 三菱電機株式会社 Array substrate and display device
KR102029986B1 (en) 2012-12-13 2019-10-10 삼성디스플레이 주식회사 Liquid crystal display and manufacturing method thereof
KR20140095797A (en) 2013-01-25 2014-08-04 삼성디스플레이 주식회사 Thin film transistor array panel and manufacturing method thereof
JP2014153370A (en) 2013-02-04 2014-08-25 Panasonic Liquid Crystal Display Co Ltd Display device
JP2014186121A (en) 2013-03-22 2014-10-02 Panasonic Liquid Crystal Display Co Ltd Liquid crystal display device and driving method thereof
WO2014181494A1 (en) 2013-05-09 2014-11-13 パナソニック液晶ディスプレイ株式会社 Liquid crystal display device and method for manufacturing same
CN103941506B (en) 2014-03-31 2017-06-16 上海中航光电子有限公司 A kind of dot structure, display panel, display device and its manufacture method
KR102262431B1 (en) 2015-02-03 2021-06-08 삼성디스플레이 주식회사 Liquid crystal display
JP6892575B2 (en) 2016-03-01 2021-06-23 天馬微電子有限公司 Liquid crystal display device
CN109219774B (en) 2016-06-09 2021-08-03 夏普株式会社 Active matrix substrate, display device with touch panel, and liquid crystal display device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001255549A (en) * 2000-03-09 2001-09-21 Matsushita Electric Ind Co Ltd Liquid crystal display device
JP5235363B2 (en) * 2007-09-04 2013-07-10 株式会社ジャパンディスプレイイースト Liquid crystal display
JP5171412B2 (en) * 2007-10-01 2013-03-27 株式会社ジャパンディスプレイウェスト Liquid crystal display device and electronic device

Also Published As

Publication number Publication date
JP2011081385A (en) 2011-04-21
TW201142443A (en) 2011-12-01
KR20110038572A (en) 2011-04-14

Similar Documents

Publication Publication Date Title
KR101096336B1 (en) Fringe field switching mode liquid crystal display device and method for fabricating the same
US20110085121A1 (en) Fringe Field Switching Mode Liquid Crystal Display Device and Method of Fabricating the Same
JP5604481B2 (en) Horizontal electric field type liquid crystal display device
US9368524B2 (en) Thin film transistor array substrate and method for fabricating the same
US9323116B2 (en) Liquid crystal display device and fabrication method thereof
US9817501B2 (en) Touch display panel and manufacturing method thereof
TWI490600B (en) Liquid crystal display device having minimized bezel
JP5127485B2 (en) Liquid crystal display
JP2015049426A (en) Liquid crystal display device
WO2015188394A1 (en) Thin film transistor array substrate and manufacturing method thereof
US9110340B2 (en) Array substrate, liquid crystal panel and liquid crystal display device comprising protrusion electrode parts
KR102092844B1 (en) Liquid crystal display device and method of manufacturing the same
KR101323477B1 (en) Liquid crystal display and fabricating method thereof
KR20130075528A (en) Thin film transistor liquid crystal display device and method for fabricating the same
KR20130030975A (en) Liquid crystal display device
US6822716B2 (en) In-plane switching liquid crystal display with an alignment free structure and method of using back exposure to form the same
US9953596B2 (en) Display panel and manufacturing method thereof, display device
US8194214B2 (en) Liquid crystal display device
KR20130063404A (en) Thin film transistor liquid crystal display device and method for fabricating the same
JP5207947B2 (en) Liquid crystal display device and manufacturing method thereof
KR20080073265A (en) Fringe field switching mode liquid crystal display device
KR20070025528A (en) Liquid crystal display, thin film transistor panel and fabricating method of the same
KR101279297B1 (en) Ffs mode liquid crystal display and method for manufacturing thereof
KR20150073240A (en) Liquid Crystal Display Device and METHOD FOR FABRICATING THE SAME
KR102056687B1 (en) Liquid Crystal Display Device and Method for Fabricating the same

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141118

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151116

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161118

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171116

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181126

Year of fee payment: 8