KR101091531B1 - 전력 증폭기 및 이를 포함하는 직접 변환 ｒｆ 송신기 - Google Patents

전력 증폭기 및 이를 포함하는 직접 변환 ｒｆ 송신기 Download PDF

Info

Publication number
KR101091531B1
KR101091531B1 KR1020100053862A KR20100053862A KR101091531B1 KR 101091531 B1 KR101091531 B1 KR 101091531B1 KR 1020100053862 A KR1020100053862 A KR 1020100053862A KR 20100053862 A KR20100053862 A KR 20100053862A KR 101091531 B1 KR101091531 B1 KR 101091531B1
Authority
KR
South Korea
Prior art keywords
signal
power
differential
input signal
terminal
Prior art date
Application number
KR1020100053862A
Other languages
English (en)
Inventor
홍성철
심선보
Original Assignee
한국과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술원 filed Critical 한국과학기술원
Priority to KR1020100053862A priority Critical patent/KR101091531B1/ko
Application granted granted Critical
Publication of KR101091531B1 publication Critical patent/KR101091531B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/68—Combinations of amplifiers, e.g. multi-channel amplifiers for stereophonics
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B1/0475—Circuits with means for limiting noise, interference or distortion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/318—A matching circuit being used as coupling element between two amplifying stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/339—Pulse amplitude modulation being used in an amplifying circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Amplifiers (AREA)

Abstract

무선통신 시스템에서 데이터를 전송하는 RF 송신기에 포함된 전력 증폭기는 이중 평형 구조의 제1 전력 혼합 증폭 회로, 제2 전력 혼합 증폭 회로 및 전력 결합 회로를 포함한다. 제1 전력 혼합 증폭 회로는 전송되는 데이터가 변조된 제1 차동 입력 신호와 제1 차동 입력 신호를 상향 변조시키는 제1 차동 캐리어 신호를 혼합하고 증폭하여 제1 차동 RF 신호를 발생한다. 제2 전력 혼합 증폭 회로는 전송되는 데이터가 변조된 제2 차동 입력 신호와 제2 차동 입력 신호를 상향 변조시키는 제2 차동 캐리어 신호를 혼합하고 증폭하여 제2 차동 RF 신호를 발생한다. 전력 결합 회로는 제1 차동 RF 신호 및 제2 차동 RF 신호를 결합하여 RF 출력 신호를 발생한다.

Description

전력 증폭기 및 이를 포함하는 직접 변환 ＲＦ 송신기 {Power amplifier and direct-conversion RF transmitter including the same}
본 발명은 전력 증폭기에 관한 것으로, 보다 상세하게는 직접 변환 방식의 RF 송신기에 사용되는 전력 증폭기 및 이를 포함하는 직접 변환 RF 송신기에 관한 것이다.
종래의 무선 통신 시스템에서는 슈퍼헤테로다인(superheterodyne) 방식을 이용하여 송신기를 구현하였다. 슈퍼헤테로다인 방식은 실제 정보를 포함하고 있는 저주파 대역의 신호를 중간주파수(IF)의 신호로 변환시킨 후 이를 고주파인 반송파에 실어서 전송하는 것으로서, 하드웨어 구성이 복잡하고 전력 소모가 많은 단점이 있었다.
이러한 종래의 슈퍼헤테로다인 방식의 단점을 극복하기 위해서, 중간주파수를 사용하지 않고 기저대역 신호를 반송파 신호로 상향 변환(up conversion)하는 직접 변환(direct conversion) 방식이 채용되고 있다.
도 1은 종래의 직접 변환 방식의 RF 송신기의 일 예를 나타내는 블록도이고, 도 2는 종래의 직접 변환 방식의 RF 송신기의 다른 예를 나타내는 블록도이다.
도 1을 참조하면, 종래의 직접 변환 방식의 RF 송신기(10)는 제1 및 제2 디지털-아날로그(digital-to-analog, D/A) 컨버터(11, 12), 제1 및 제2 믹서(15, 16), 가산기(17), 구동 증폭부(19), 전력 증폭부(20), 듀플렉서(21) 및 안테나(22)를 포함한다.
모뎀(modulator and demodulator, 미도시)에서 디지털 기저대역의 인페이즈(in-phase) 신호(IBB) 및 쿼드러쳐(quadrature) 신호(QBB)가 제공된다. 제1 D/A 컨버터(11)는 인페이즈 신호(IBB)를 수신하여 제1 아날로그 신호로 변환하고, 제1 믹서(15)는 상기 제1 아날로그 신호와 제1 캐리어 신호(sinωLOt)를 혼합하여 RF 대역의 주파수로 상향 변조된 제1 혼합 신호를 생성한다. 제2 D/A 컨버터(12)는 쿼드러쳐 신호(QBB)를 수신하여 제2 아날로그 신호로 변환하고, 제2 믹서(16)는 상기 제2 아날로그 신호와 제2 캐리어 신호(cosωLOt)를 혼합하여 RF 대역의 주파수로 상향 변조된 제2 혼합 신호를 생성한다.
가산기(17)는 상기 제1 및 제2 혼합 신호를 결합한다. 구동 증폭부(19) 및 전력 증폭부(20)는 가산기(17)의 출력 신호를 증폭하여 최종적인 송신 신호를 안테나(22)로 제공한다. 예를 들어 기저대역 신호를 진폭 변조 방식으로 변조하는 경우, 증폭부(19, 20)는 선형 증폭기의 형태로 구현된다. 듀플렉서(21)는 증폭부(19, 20)와 안테나(22) 사이에서 듀플렉싱을 수행하여 송신 신호와 수신 신호를 구분시킴으로써 신호들 간의 혼선을 방지한다.
도 2를 참조하면, 종래의 직접 변환 방식의 RF 송신기(10a)는 제1 및 제2 D/A 컨버터들(11, 12)의 후단에 각각 배치된 제1 및 제2 저역 통과 필터들(13, 14) 및 가산기(17)의 후단에 배치된 대역 통과 필터(18)를 더 포함하는 것을 제외하면 도 1의 RF 송신기(10)와 동일한 구성을 가진다. 저역 통과 필터들(13, 14)은 D/A 컨버터들(11, 12)에서 출력된 상기 제1 및 제2 아날로그 신호들의 고조파 성분을 제거하며, 대역 통과 필터들(18)은 상기 가산기(17)의 출력 신호의 고조파 성분을 제거한다.
도 1 및 도 2에 도시된 종래의 직접 변환 방식의 RF 송신기(10, 10a)는 직접 변환을 수행하기 위해 믹서(15, 16), 가산기(17), 증폭부(19, 20), 필터들(13, 14, 18) 등 다수의 아날로그 소자들을 포함하게 되어 회로의 복잡도가 증가하며, 따라서 반도체 집적회로 상에서 차지하는 면적이 증가한다. 이러한 아날로그 회로들은 또한 반도체 제조 공정 상의 오차, 공급 전압의 불안정성 및 온도 등의 외부 조건의 변화에 의해 성능이 민감하게 변화될 수 있다. 게다가 기저대역 신호를 진폭 변조 방식으로 변조하기 위해 증폭부(19, 20)를 선형 증폭기의 구조로 구현하는 경우, 전력 효율이 감소한다.
상기와 같은 문제점을 해결하기 위한 본 발명의 일 목적은 전력 증폭 동작과 직접 변환 동작을 동시에 수행하여 구조가 단순화되고 전력 효율을 향상시킬 수 있는 전력 증폭기를 제공하는 것이다.
본 발명의 다른 목적은 상기의 전력 증폭기를 포함하는 직접 변환 RF 송신기를 제공하는 것이다.
상술한 본 발명의 일 목적을 달성하기 위하여, 본 발명의 일 실시예에 따른 무선통신 시스템에서 데이터를 전송하는 RF 송신기에 포함된 전력 증폭기는 이중 평형(double-balanced) 구조의 제1 전력 혼합 증폭 회로, 이중 평형 구조의 제2 전력 혼합 증폭 회로 및 전력 결합 회로를 포함한다. 상기 제1 전력 혼합 증폭 회로는 상기 전송되는 데이터가 변조된 제1 차동 입력 신호와 상기 제1 차동 입력 신호를 상향 변조시키는 제1 차동 캐리어 신호를 혼합하고 증폭하여 제1 차동 RF 신호를 발생한다. 상기 제2 전력 혼합 증폭 회로는 상기 전송되는 데이터가 변조된 제2 차동 입력 신호와 상기 제2 차동 입력 신호를 상향 변조시키는 제2 차동 캐리어 신호를 혼합하고 증폭하여 제2 차동 RF 신호를 발생한다. 상기 전력 결합 회로는 상기 제1 차동 RF 신호 및 상기 제2 차동 RF 신호를 결합하여 RF 출력 신호를 발생한다.
일 실시예에서, 상기 제1 전력 혼합 증폭 회로는 제1 스위치 페어부, 제2 스위치 페어부 및 출력부를 포함할 수 있다. 상기 제1 스위치 페어부는 상기 제1 차동 캐리어 신호의 전압 레벨에 기초하여 상기 제1 차동 입력 신호 및 상기 제1 차동 캐리어 신호에 대한 혼합 및 증폭을 수행한다. 상기 제2 스위치 페어부는 상기 제1 스위치 페어부와 연결되고, 상기 제1 차동 입력 신호의 전압 레벨에 기초하여 상기 제1 차동 입력 신호 및 상기 제1 차동 캐리어 신호에 대한 혼합 및 증폭을 수행한다. 상기 출력부는 상기 제2 스위치 페어부와 연결되고, 바이어스 전압에 기초하여 상기 제1 차동 입력 신호와 상기 제1 차동 캐리어 신호가 혼합된 신호에 대한 증폭을 수행하여 상기 제1 차동 RF 신호를 제공한다.
상기 제1 차동 캐리어 신호는 서로 상보적인 제1 캐리어 신호 및 제2 캐리어 신호를 포함하고, 상기 제1 스위치 페어부는 제1 트랜지스터 및 제2 트랜지스터를 포함할 수 있다. 상기 제1 트랜지스터는 접지 전압과 연결된 제1 단자, 상기 제1 캐리어 신호가 인가되는 제어 단자 및 제2 단자를 포함한다. 상기 제2 트랜지스터는 상기 접지 전압과 연결된 제1 단자, 상기 제2 캐리어 신호가 인가되는 제어 단자 및 제2 단자를 포함한다.
일 실시예에서, 상기 제2 스위치 페어부는 제1 차동 데이터 스위치 페어 및 제2 차동 데이터 스위치 페어를 포함할 수 있다. 상기 제1 차동 데이터 스위치 페어는 상기 제1 트랜지스터의 제2 단자와 연결되고, 상기 제1 차동 입력 신호의 전압 레벨에 따라 선택적으로 제1 경로 또는 제2 경로 중 하나를 전기적으로 연결시킨다. 상기 제2 차동 데이터 스위치 페어는 상기 제2 트랜지스터의 제2 단자와 연결되고, 상기 제1 차동 입력 신호의 전압 레벨에 따라 선택적으로 제3 경로 또는 제4 경로 중 하나를 전기적으로 연결시킨다.
일 실시예에서, 상기 제1 차동 입력 신호는 서로 상보적인 제1 입력 신호 및 제2 입력 신호를 포함하고, 상기 제2 스위치 페어부는 제3 트랜지스터, 제4 트랜지스터, 제5 트랜지스터 및 제6 트랜지스터를 포함할 수 있다. 상기 제3 트랜지스터는 상기 제1 트랜지스터의 제2 단자와 연결된 제1 단자, 상기 제2 입력 신호가 인가되는 제어 단자 및 제1 노드와 연결된 제2 단자를 포함한다. 상기 제4 트랜지스터는 상기 제1 트랜지스터의 제2 단자와 연결된 제1 단자, 상기 제1 입력 신호가 인가되는 제어 단자 및 제2 노드와 연결된 제2 단자를 포함한다. 상기 제5 트랜지스터는 상기 제2 트랜지스터의 제2 단자와 연결된 제1 단자, 상기 제1 입력 신호가 인가되는 제어 단자 및 상기 제1 노드와 연결된 제2 단자를 포함한다. 상기 제6 트랜지스터는 상기 제2 트랜지스터의 제2 단자와 연결된 제1 단자, 상기 제2 입력 신호가 인가되는 제어 단자 및 상기 제2 노드와 연결된 제2 단자를 포함한다.
상기 출력부는 제7 트랜지스터 및 제8 트랜지스터를 포함할 수 있다. 상기 제7 트랜지스터는 상기 제1 노드와 연결된 제1 단자, 상기 바이어스 전압이 인가되는 제어 단자 및 제2 단자를 포함한다. 상기 제8 트랜지스터는 상기 제2 노드와 연결된 제1 단자, 상기 바이어스 전압이 인가되는 제어 단자 및 제2 단자를 포함한다.
일 실시예에서, 상기 제1 전력 혼합 증폭 회로는, 상기 제1 차동 입력 신호의 전압 레벨에 기초하여 상기 바이어스 전압을 생성하는 바이어스부를 더 포함할 수 있다. 상기 바이어스부는 상기 제1 차동 입력 신호의 전압 레벨을 미리 정해진 전압 레벨로 변경시키는 레벨 쉬프터일 수 있다.
일 실시예에서, 상기 제2 전력 혼합 증폭 회로는 상기 제1 전력 혼합 증폭 회로와 동일한 구성을 가질 수 있다.
일 실시예에서, 상기 전력 증폭기는, 상기 제1 전력 혼합 증폭 회로의 출력단, 상기 제2 전력 혼합 증폭 회로의 출력단 및 상기 전력 결합 회로의 출력단에 각각 연결되며, 상기 제1 전력 혼합 증폭 회로, 상기 제2 전력 혼합 증폭 회로 및 상기 전력 결합 회로의 출력 임피던스를 정합시키는 출력 정합 회로를 더 포함할 수 있다.
일 실시예에서, 상기 제1 차동 입력 신호 및 상기 제2 차동 입력 신호는 각각 진폭 변조(amplitude modulation) 신호 또는 진폭 천이 변조(amplitude shift keying) 신호일 수 있다. 상기 제1 차동 입력 신호 및 상기 제2 차동 입력 신호가 상기 진폭 천이 변조 신호인 경우, 상기 제1 차동 입력 신호 및 상기 제2 차동 입력 신호는 각각 DSB-ASK(double-sideband amplitude shift keying) 신호, PR-ASK(phase-reversal amplitude shift keying) 신호 및 SSB-ASK(single-sideband amplitude shift keying) 신호들 중 하나일 수 있다.
상술한 본 발명의 일 목적을 달성하기 위하여, 본 발명의 다른 실시예에 따른 무선통신 시스템에서 데이터를 전송하는 RF 송신기는 디지털-아날로그 변환부, 필터부 및 전력 증폭부를 포함한다. 상기 디지털-아날로그 변환부는 상기 전송되는 제1 및 제2 디지털 데이터를 제1 및 제2 아날로그 신호로 각각 변환한다. 상기 필터부는 상기 제1 및 제2 아날로그 신호의 고조파 성분을 제거하여 제1 및 제2 차동 입력 신호를 출력한다. 상기 전력 증폭부는 상기 제1 및 제2 차동 입력 신호와 상기 제1 및 제2 차동 입력 신호를 각각 상향 변조시키는 제1 및 제2 차동 캐리어 신호를 각각 혼합하고 증폭하며 결합하여 RF 출력 신호를 발생한다.
일 실시예에서, 상기 전력 증폭부는 이중 평형 구조의 제1 전력 혼합 증폭 회로, 이중 평형 구조의 제2 전력 혼합 증폭 회로 및 전력 결합 회로를 포함할 수 있다. 상기 제1 전력 혼합 증폭 회로는 상기 제1 차동 입력 신호와 상기 제1 차동 캐리어 신호를 혼합하고 증폭하여 제1 차동 RF 신호를 발생한다. 상기 제2 전력 혼합 증폭 회로는 상기 제2 차동 입력 신호와 상기 제2 차동 캐리어 신호를 혼합하고 증폭하여 제2 차동 RF 신호를 발생한다. 상기 전력 결합 회로는 상기 제1 차동 RF 신호 및 상기 제2 차동 RF 신호를 결합하여 RF 출력 신호를 발생한다.
일 실시예에서, 상기 전력 증폭부는, 상기 제1 전력 혼합 증폭 회로의 출력단, 상기 제2 전력 혼합 증폭 회로의 출력단 및 상기 전력 결합 회로의 출력단에 각각 연결되며, 상기 제1 전력 혼합 증폭 회로, 상기 제2 전력 혼합 증폭 회로 및 상기 전력 결합 회로의 출력 임피던스를 정합시키는 출력 정합 회로를 더 포함할 수 있다.
상기와 같은 본 발명의 실시예들에 따른 전력 증폭기는 전력 증폭 동작과 직접 변환 동작을 동시에 수행하도록 구현됨으로써, 아날로그 소자가 차지하는 비중을 감소시켜 회로 구조가 단순화되고 반도체 집적회로 상에서 차지하는 면적을 감소시킬 수 있다. 또한 선형 증폭기의 구조가 아닌 비선형 증폭기의 구조로 구현될 수 있어 전력 효율을 향상시킬 수 있다.
도 1은 종래의 직접 변환 방식의 RF 송신기의 일 예를 나타내는 블록도이다.
도 2는 종래의 직접 변환 방식의 RF 송신기의 다른 예를 나타내는 블록도이다.
도 3은 본 발명의 일 실시예에 따른 전력 증폭기를 포함하는 직접 변환 RF 송신기를 나타내는 블록도이다.
도 4는 도 3의 직접 변환 RF 송신기에 포함된 전력 증폭기의 일 예를 나타내는 회로도이다.
도 5는 도 4의 전력 증폭기에 포함된 제1 전력 혼합 증폭 회로를 나타내는 회로도이다.
도 6은 본 발명의 다른 실시예에 따른 전력 증폭기를 포함하는 직접 변환 RF 송신기를 나타내는 블록도이다.
도 7은 도 6의 직접 변환 RF 송신기에 포함된 전력 증폭기의 일 예를 나타내는 회로도이다.
도 8 내지 도 10은 도 7의 전력 증폭기에 포함된 전력 결합 회로에 대한 반도체 제조 공정 상의 구체적인 레이아웃이 나타나도록 도시된 도면들이다.
도 11은 도 6의 직접 변환 RF 송신기에 포함된 전력 증폭기의 다른 예를 나타내는 회로도이다.
도 12는 DSB-ASK 방식에 적용되는 본 발명의 또 다른 실시예에 따른 RF 송신기를 나타내는 도면이다.
도 13은 도 12의 RF 송신기에 포함된 전력 증폭기에 입력되는 입력 신호의 파형을 나타내는 파형도이다.
도 14는 PR-ASK 방식에 적용되는 본 발명의 또 다른 실시예에 따른 RF 송신기를 나타내는 도면이다.
도 15는 도 14의 RF 송신기에 포함된 전력 증폭기에 입력되는 제1 입력 신호 및 제2 입력 신호의 파형을 나타내는 파형도이다.
도 16은 SSB-ASK 방식에 적용되는 본 발명의 또 다른 실시예에 따른 RF 송신기를 나타내는 도면이다.
본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 아니 된다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 구성요소에 대해 사용하였다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
도 3은 본 발명의 일 실시예에 따른 전력 증폭기를 포함하는 직접 변환 RF 송신기(100)를 나타내는 블록도이다.
도 3을 참조하면, RF 송신기(100)는 디지털-아날로그(digital-to-analog, D/A) 변환부(101), 필터부(105), 전력 증폭기(110), 듀플렉서(duplexer, 160) 및 안테나(170)를 포함한다.
RF 송신기(100)는 무선통신 시스템에 포함되며, 데이터들(DATA1, DATA2)을 RF 대역의 주파수로 상향 변조하여 수신기로 전송한다. 일 실시예에서, 데이터들(DATA1, DATA2)은 모뎀(modulator and demodulator, 미도시)에서 제공된 디지털 기저대역의 신호들일 수 있다.
D/A 변환부(101)는 제1 D/A 컨버터(102) 및 제2 D/A 컨버터(103)를 포함할 수 있다. 제1 D/A 컨버터(102)는 제1 데이터(DATA1)를 수신하고 변환하여 제1 아날로그 신호를 제공한다. 제2 D/A 컨버터(103)는 제2 데이터(DATA2)를 수신하고 변환하여 제2 아날로그 신호를 제공한다.
필터부(105)는 제1 저역 통과 필터(106) 및 제2 저역 통과 필터(107)를 포함할 수 있다. 제1 저역 통과 필터(106)는 상기 제1 아날로그 신호의 고조파 성분을 제거하여 기저대역 신호인 제1 차동 입력 신호(BB1)를 제공한다. 제2 저역 통과 필터(106)는 상기 제2 아날로그 신호의 고조파 성분을 제거하여 기저대역 신호인 제2 차동 입력 신호(BB2)를 제공한다. 즉, 제1 차동 입력 신호(BB1)는 제1 데이터(DATA1)가 변조된 신호이고, 제2 차동 입력 신호(BB2)는 제2 데이터(DATA2)가 변조된 신호이다.
전력 증폭기(110)는 제1 전력 혼합 증폭 회로(130), 제2 전력 혼합 증폭 회로(140) 및 전력 결합 회로(150)를 포함한다. 전력 증폭기(110)는 주파수 합성기(120)를 더 포함할 수 있으며, 도 4를 참조하여 상세히 설명하겠지만 전력 증폭기(110)는 전원 전압부를 더 포함할 수 있다.
주파수 합성기(120)는 제1 차동 입력 신호(BB1)를 상향 변조시키는 제1 차동 캐리어 신호(LO1) 및 제2 차동 입력 신호(BB2)를 상향 변조시키는 제2 차동 캐리어 신호(LO2)를 제공한다. 예를 들어, 제1 및 제2 차동 캐리어 신호들(LO1, LO2)은 정현파 형태의 신호들일 수 있다. 일 실시예에서, 주파수 합성기(120)는 국부 발진기 및 위상차 생성기를 포함하는 형태로 구현될 수 있다.
제1 전력 혼합 증폭 회로(130)는 제1 차동 입력 신호(BB1) 및 제1 차동 캐리어 신호를 혼합하고 증폭하여 제1 차동 RF 신호(RF1)를 발생한다. 제2 전력 혼합 증폭 회로(140)는 제2 차동 입력 신호(BB2) 및 제2 차동 캐리어 신호를 혼합하고 증폭하여 제2 차동 RF 신호(RF2)를 발생한다. 제1 및 제2 전력 혼합 증폭 회로들(130, 140)은 서로 동일한 구조를 가질 수 있으며, 이중 평형(double-balanced) 구조를 각각 가질 수 있다. 제1 및 제2 전력 혼합 증폭 회로들(130, 140)의 구체적인 구성에 대해서는 도 4 및 도 5를 참조하여 후술하도록 한다.
전력 결합 회로(150)는 제1 차동 RF 신호(RF1) 및 제2 차동 RF 신호(RF2)를 결합하여 RF 출력 신호(RF_OUT)를 발생한다. 예를 들어 전력 결합 회로(150)는 차동 RF 신호들(RF1, RF2)을 단일의 RF 출력 신호(RF_OUT)로 결합하기 위한 발룬(balun) 구조를 가질 수 있다. RF 출력 신호(RF_OUT)는 RF 송신기(100)의 최종적인 출력 신호로서, 안테나(170)를 통해 송신된다.
듀플렉서(160)는 전력 결합 회로(150)와 안테나(170) 사이에 연결되며, 송신 신호 및 수신 신호를 분리한다. 일 실시예에서, 듀플렉서(160)는 스위치 또는 서큘레이터(circulator)의 형태로 구현될 수도 있다.
일 실시예에서, 제1 차동 입력 신호(BB1) 및 제2 차동 입력 신호(BB2)는 각각 진폭 변조(amplitude modulation) 신호 또는 진폭 천이 변조(amplitude shift keying) 신호일 수 있다.
실시예에 따라서, RF 송신기(100)는 제1 데이터(DATA1)와 제2 데이터(DATA2)가 서로 같은 신호 또는 서로 다른 신호가 되도록 구현될 수 있다. 예를 들어 제1 데이터(DATA1)와 제2 데이터(DATA2)가 서로 같은 신호인 경우, 제1 차동 입력 신호(BB1)와 제2 차동 입력 신호(BB1)는 서로 동일하며 제1 차동 캐리어 신호(LO1) 및 제2 차동 캐리어 신호(LO2)도 서로 동일하도록 구현된다. 이러한 실시예는 DSB-ASK(double-sideband amplitude shift keying) 또는 PR-ASK(Phase-reversal amplitude shift keying)와 같은 디지털 변조 방식을 사용하는 RF 송신기에 적용될 수 있으며, 이에 대해서는 도 12 및 도 14를 참조하여 후술한다. 다른 예에서 제1 데이터(DATA1)와 제2 데이터(DATA2)가 서로 다른 신호인 경우, 제1 데이터(DATA1)가 전달되는 경로 및 제2 데이터(DATA2)가 전달되는 경로는 각각 인페이즈(in-phase) 경로 및 쿼드러쳐(quadrature) 경로로서 구현될 수 있다. 이러한 실시예는 SSB-ASK(single-sideband amplitude shift keying)와 같은 디지털 변조 방식을 사용하는 RF 송신기에 적용될 수 있으며, 이에 대해서는 도 16을 참조하여 후술한다.
한편, 도 3에서는 차동 입력 신호들(BB1, BB2), 차동 캐리어 신호들(LO1, LO2) 및 차동 RF 신호들(RF1, RF2)이 각각 하나의 신호를 지시하는 것처럼 도시되었지만, 실제로는 도 4 및 도 5에 도시된 것처럼 각각의 신호들(BB1, BB2, LO1, LO2, RF1, RF2)은 상보적인 두 개의 신호들을 각각 포함한다. 예를 들어, 제1 차동 입력 신호(BB1)는 서로 180도의 위상차를 가지는 정위상의 제1 입력 신호(BB1+) 및 부위상의 제2 입력 신호(BB1-)를 포함한다. 이 경우, RF 송신기(100)는 정위상과 부위상의 신호들을 각각 포함하는 차동 입력 신호들(BB1, BB2)을 제공하기 위한 BB 발룬 구조 및 차동 캐리어 신호들(LO1, LO2)을 제공하기 위한 LO 발룬 구조를 더 포함할 수 있다.
도 4는 도 3의 직접 변환 RF 송신기(100)에 포함된 전력 증폭기(110)의 일 예를 나타내는 회로도이고, 도 5는 도 4의 전력 증폭기에 포함된 제1 전력 혼합 증폭 회로(130)를 나타내는 회로도이다.
도 4를 참조하면, 전력 증폭기(110)는 제1 전력 혼합 증폭 회로(130), 제2 전력 혼합 증폭 회로(140) 및 전력 결합 회로(150)를 포함한다. 전력 증폭기(110)는 전원 전압부(155)를 더 포함할 수 있으며, 도시하지는 않았지만 제1 차동 캐리어 신호(LO1+, LO1-) 및 제2 차동 캐리어 신호(LO2+, LO2-)를 제공하는 도 3의 주파수 합성기(120)를 더 포함할 수 있다.
도 5를 참조하면, 제1 전력 혼합 증폭 회로(130)는 제1 스위치 페어부(131), 제2 스위치 페어부(133) 및 출력부(137)를 포함할 수 있다. 제1 전력 혼합 증폭 회로(130)는 바이어스부(139)를 더 포함할 수 있다.
제1 차동 입력 신호(BB1+, BB1-)는 정위상의 제1 입력 신호(BB1+) 및 부위상의 제2 입력 신호(BB1-)를 포함하고, 제1 차동 캐리어 신호(LO1+, LO1-)는 정위상의 제1 캐리어 신호(LO1+) 및 부위상의 제2 캐리어 신호(LO1-)를 포함하며, 제1 차동 RF 신호는 정위상의 제1 RF 신호(RF1+) 및 부위상의 제2 RF 신호(RF1-)를 포함한다.
제1 스위치 페어부(131)는 제1 차동 캐리어 신호(LO1+, LO1-)의 전압 레벨에 기초하여 제1 차동 입력 신호(BB1+, BB1-) 및 제1 차동 캐리어 신호(LO1+, LO1-)에 대한 혼합 및 증폭을 수행할 수 있다. 제1 스위치 페어부(131)는 제1 NMOS 트랜지스터(Q11) 및 제2 NMOS 트랜지스터(Q12)를 포함할 수 있다. 제1 NMOS 트랜지스터(Q11)는 접지 전압과 연결된 소스, 제1 캐리어 신호(LO1+)가 인가되는 게이트 및 드레인을 포함한다. 제2 NMOS 트랜지스터(Q12)는 상기 접지 전압과 연결된 소스, 제2 캐리어 신호(LO1-)가 인가되는 게이트 및 드레인을 포함한다.
제2 스위치 페어부(133)는 제1 스위치 페어부(131)와 연결되고, 제1 차동 입력 신호(BB1+, BB1-)의 전압 레벨에 기초하여 제1 차동 입력 신호(BB1+, BB1-) 및 제1 차동 캐리어 신호(LO1+, LO1-)에 대한 혼합 및 증폭을 수행할 수 있다. 제2 스위치 페어부(133)는 제1 차동 데이터 스위치 페어(134) 및 제2 차동 데이터 스위치 페어(135)를 포함할 수 있다. 제1 차동 데이터 스위치 페어(134)는 상기 제1 NMOS 트랜지스터(Q11)의 드레인과 연결되고, 제1 차동 입력 신호(BB1+, BB1-)의 전압 레벨에 따라 제1 경로 또는 제2 경로 중 하나를 선택적으로 연결시킨다. 제2 차동 데이터 스위치 페어(135)는 상기 제2 NMOS 트랜지스터(Q12)의 드레인과 연결되고, 제1 차동 입력 신호(BB1+, BB1-)의 전압 레벨에 따라 제3 경로 또는 제4 경로 중 하나를 선택적으로 연결시킨다. 상기 제1 경로는 상기 제1 NMOS 트랜지스터(Q11)의 드레인과 제1 노드(N1)를 전기적으로 연결시키는 경로이고, 상기 제2 경로는 상기 제1 NMOS 트랜지스터(Q11)의 드레인과 제2 노드(N2)를 전기적으로 연결시키는 경로이고, 상기 제3 경로는 상기 제2 NMOS 트랜지스터(Q12)의 드레인과 제1 노드(N1)를 전기적으로 연결시키는 경로이며, 상기 제4 경로는 상기 제2 NMOS 트랜지스터(Q12)의 드레인과 제2 노드(N2)를 전기적으로 연결시키는 경로이다. 즉, 제1 차동 데이터 스위치 페어(134)는 제1 차동 입력 신호(BB1+, BB1-)의 전압 레벨에 따라 제1 NMOS 트랜지스터(Q11)와 제1 노드(N1) 및 제2 노드(N2) 중 하나를 선택적으로 연결시키고, 제2 차동 데이터 스위치 페어(135)는 제1 차동 입력 신호(BB1+, BB1-)의 전압 레벨에 따라 제2 NMOS 트랜지스터(Q12)와 제1 노드(N1) 및 제2 노드(N2) 중 하나를 선택적으로 연결시킬 수 있다.
제1 차동 데이터 스위치 페어(134)는 제3 NMOS 트랜지스터(Q13) 및 제4 NMOS 트랜지스터(Q14)를 포함할 수 있다. 제3 NMOS 트랜지스터(Q13)는 상기 제1 NMOS 트랜지스터(Q11)의 드레인과 연결된 소스, 제2 입력 신호(BB1-)가 인가되는 게이트 및 제1 노드(N1)와 연결된 드레인을 포함한다. 제4 NMOS 트랜지스터(Q14)는 상기 제1 NMOS 트랜지스터(Q11)의 드레인과 연결된 소스, 제1 입력 신호(BB1+)가 인가되는 게이트 및 제2 노드(N2)와 연결된 드레인을 포함한다. 제1 차동 데이터 스위치 페어(134)는 제1 차동 입력 신호(BB1+, BB1-)의 전압 레벨에 따라 제3 및 제4 NMOS 트랜지스터들(Q13, Q14) 중 하나를 턴온하고 다른 하나를 턴오프 함으로써, 상기 제1 경로 또는 상기 제2 경로 중 하나를 선택적으로 연결시킬 수 있다.
제2 차동 데이터 스위치 페어(135)는 제5 NMOS 트랜지스터(Q15) 및 제6 NMOS 트랜지스터(Q16)를 포함할 수 있다. 제5 NMOS 트랜지스터(Q15)는 상기 제2 NMOS 트랜지스터(Q12)의 드레인과 연결된 소스, 제1 입력 신호(BB1+)가 인가되는 게이트 및 제1 노드(N1)와 연결된 드레인을 포함한다. 제6 NMOS 트랜지스터(Q16)는 상기 제2 NMOS 트랜지스터(Q12)의 드레인과 연결된 소스, 제2 입력 신호(BB1-)가 인가되는 게이트 및 제2 노드(N2)와 연결된 드레인을 포함한다. 제2 차동 데이터 스위치 페어(135)는 제1 차동 입력 신호(BB1+, BB1-)의 전압 레벨에 따라 제5 및 제6 NMOS 트랜지스터들(Q15, Q16) 중 하나를 턴온하고 다른 하나를 턴오프 함으로써, 상기 제3 경로 또는 상기 제4 경로 중 하나를 선택적으로 연결시킬 수 있다.
출력부(137)는 제2 스위치 페어부(133)와 연결되고, 바이어스 전압(VBIAS)에 기초하여 제1 차동 입력 신호(BB1+, BB1-)와 제1 차동 캐리어 신호(LO1+, LO1-)가 혼합된 신호에 대한 증폭을 수행하여 생성된 제1 차동 RF 신호(RF1+, RF1-)를 제공할 수 있다. 출력부(137)는 제7 NMOS 트랜지스터(Q17) 및 제8 NMOS 트랜지스터(Q18)를 포함할 수 있다. 제7 NMOS 트랜지스터(Q17)는 제1 노드(N1)와 연결된 소스, 바이어스 전압(VBIAS)이 인가되는 게이트 및 제1 RF 신호(RF1+)가 제공되는 드레인을 포함한다. 제8 NMOS 트랜지스터(Q18)는 제2 노드(N2)와 연결된 소스, 바이어스 전압(VBIAS)이 인가되는 게이트 및 제2 RF 신호(RF1-)가 제공되는 드레인을 포함한다.
바이어스부(139)는 상기 제1 차동 입력 신호(BB1+, BB1-)의 전압 레벨에 기초하여 바이어스 전압(VBIAS)을 생성할 수 있다. 일 실시예에서, 바이어스부(139)는 상기 제1 차동 입력 신호(BB1+, BB1-)의 전압 레벨을 미리 정해진 전압 레벨로 변경시키는 레벨 쉬프터일 수 있다.
본 발명의 일 실시예에 따른 전력 증폭기(110)에 포함된 제1 전력 혼합 증폭 회로(130)는 제1 및 제2 차동 데이터 스위치 페어들(134, 135)을 포함하여 이중 평형 구조로 구성된 제2 스위치 페어부(133)를 구비함으로써, 전력 증폭 동작 및 상향 변환을 위한 혼합 동작을 동시에 수행할 수 있다.
다시 도 4를 참조하면, 제2 전력 혼합 증폭 회로(140)는 제2 차동 입력 신호(BB2+, BB2-) 및 제2 차동 캐리어 신호(LO2+, LO2-)를 혼합하고 증폭하여 제2 차동 RF 신호(RF2+, RF2-)를 발생한다. 제2 전력 혼합 증폭 회로(140)는 제1 전력 혼합 증폭 회로(130)와 동일한 구조를 가질 수 있다. 즉, 제2 전력 혼합 증폭 회로(140)는 제3 스위치 페어부, 제4 스위치 페어부 및 출력부를 포함할 수 있고, 상기 제4 스위치 페어부는 이중 평형 구조를 가지도록 제3 및 제4 차동 데이터 스위치 페어들을 포함할 수 있다. 제2 전력 혼합 증폭 회로(140)는 제9 내지 제16 NMOS 트랜지스터들(Q21, Q22, Q23, Q24, Q25, Q26, Q27, Q28)을 포함하여 구현될 수 있다. 또한 제2 전력 혼합 증폭 회로(140)는 바이어스 전압(VBIAS)을 제공하는 바이어스부를 더 포함할 수도 있고 또는 제1 전력 혼합 증폭 회로(130)에 포함된 바이어스부(139)로부터 바이어스 전압(VBIAS)을 제공받을 수도 있다.
전력 결합 회로(150)는 제1 트랜스포머(T1) 및 제2 트랜스포머(T2)를 포함할 수 있다. 제1 트랜스포머(T1)는 동일한 극성을 가지는 1차측 권선(W1) 및 2차측 권선(W2)을 포함하고, 제2 트랜스포머(T2)는 동일한 극성을 가지는 1차측 권선(W3) 및 2차측 권선(W4)을 포함한다. 즉, 전력 결합 회로(150)는 1차측 전송선(W1, W3)과 2차측 전송선(W2, W4)이 자기적으로 커플링된 전송선 변압기의 형태로 구현될 수 있다.
제1 트랜스포머(T1)의 1차측 권선(W1)은 상기 제7 및 제8 트랜지스터들(Q17, Q18)의 드레인에 양단이 연결되어 제1 차동 RF 신호(RF1+, RF1-)가 인가되며 중앙 팁에는 전원 전압(VDD)이 인가된다. 제1 차동 RF 신호(RF1+, RF1-)에 기초하여 제1 트랜스포머(T1)의 1차측 권선(W1)에 흐르는 전류는 2차측 권선(W2)에 유도된다. 제2 트랜스포머(T2)의 1차측 권선(W3)은 상기 제15 및 제16 트랜지스터들(Q27, Q28)의 드레인에 양단이 연결되어 제2 차동 RF 신호(RF2+, RF2-)가 인가되며 중앙 팁에는 전원 전압(VDD)이 인가된다. 제2 차동 RF 신호(RF2+, RF2-)에 기초하여 제2 트랜스포머(T2)의 1차측 권선(W3)에 흐르는 전류는 2차측 권선(W4)에 유도되며, 이는 제1 트랜스포머(T1)의 2차측 권선(W2)에 유도된 신호와 결합되어 RF 출력 신호(RF_OUT)로서 제공된다. 즉, 1차측 권선들(W1, W3)에 각각 연결된 제1 차동 RF 신호(RF1+, RF1-) 및 제2 차동 RF 신호(RF2+, RF2-)가 각각 독립적으로 증폭되어 2차측 권선(W3, W4)을 통해 결합된다.
전원 전압부(155)는 전력 결합 회로(150)와 연결되며 전원 전압(VDD)을 제공한다. 일 실시예에서, 전원 전압부(155)는 제1 및 제2 전력 혼합 증폭 회로들(130, 140)과 각각 연결되어 제1 및 제2 전력 혼합 증폭 회로들(130, 140)에 포함된 소자들에 전원 전압(VDD)을 제공할 수 있다.
도 4 및 도 5에서는 NMOS 트랜지스터들로 구현된 전력 혼합 증폭 회로들(130, 140)을 도시하였지만, 실시예에 따라서 상기 전력 혼합 증폭 회로들은 PMOS 트랜지스터 또는 다른 종류의 트랜지스터들을 포함하여 구현될 수 있다.
본 발명의 일 실시예에 따른 전력 증폭기(110)는 이중 평형 구조의 제1 및 제2 전력 혼합 증폭 회로들(130, 140)을 포함하여 전력 증폭 동작 및 상향 변환을 위한 혼합 동작을 동시에 수행할 수 있다. 따라서, 회로 구조가 단순화되고 반도체 집적회로 상에서 차지하는 면적을 감소시킬 수 있다. 또한 비선형 증폭기의 구조로 구현되어 전력 효율을 향상시킬 수 있다.
도 6은 본 발명의 다른 실시예에 따른 전력 증폭기(210)를 포함하는 직접 변환 RF 송신기(200)를 나타내는 블록도이다.
도 6을 참조하면, RF 송신기(200)는 D/A 변환부(201), 필터부(205), 전력 증폭기(210), 듀플렉서(260) 및 안테나(270)를 포함한다. 전력 증폭기(210)는 주파수 합성기(220), 제1 전력 혼합 증폭 회로(230), 제2 전력 혼합 증폭 회로(240), 및 전력 결합 및 출력 정합 회로(250)를 포함한다.
도 6의 RF 송신기(200)는 출력 임피던스 정합을 수행하는 출력 정합 회로를 더 포함하도록 전력 결합 회로(150)가 전력 결합 및 출력 정합 회로(250)로 대체되는 것을 제외하면 도 3의 RF 송신기(100)와 실질적으로 동일한 구성을 가지므로, 중복되는 설명은 생략하도록 한다.
도 6의 전력 증폭기(210)에 포함된 전력 결합 및 출력 정합 회로(250)는 도 3의 전력 증폭기(110)에 포함된 전력 결합 회로(150)에 출력 임피던스를 정합시키는 출력 정합 회로를 더 포함하도록 구성된다. 상기 출력 정합 회로는 제1 전력 혼합 증폭 회로(230)의 출력단, 제2 전력 혼합 증폭 회로(240)의 출력단 및 전력 결합 회로의 출력단에 각각 연결되며, 제1 전력 혼합 증폭 회로(230), 제2 전력 혼합 증폭 회로(240) 및 상기 전력 결합 회로의 출력 임피던스를 각각 정합시킬 수 있다. 상기 출력 정합 회로를 포함하는 전력 결합 및 출력 정합 회로(250)의 구체적인 실시예들은 도 7 내지 도 11을 참조하여 후술하도록 한다.
도 6의 전력 증폭기(210)는 상기 출력 정합 회로를 더 포함하도록 전력 결합 및 출력 정합 회로(250)를 구비함으로써 최종적으로 출력되는 RF 출력 신호(RF_OUT)를 더욱 안정적으로 제공할 수 있다.
도 7은 도 6의 직접 변환 RF 송신기(200)에 포함된 전력 증폭기(210a)의 일 예를 나타내는 회로도이다.
도 7을 참조하면, 전력 증폭기(210a)는 제1 전력 혼합 증폭 회로(230), 제2 전력 혼합 증폭 회로(240) 및 전력 결합 및 출력 정합 회로(250a)를 포함한다. 전력 결합 및 출력 정합 회로(250a)는 전력 결합 회로(251a) 및 출력 정합 회로(253a)를 포함한다. 도시하지는 않았지만 전력 증폭기(210a)는 도 4의 전원 전압부(155) 및/또는 도 3의 주파수 합성기(120)를 더 포함할 수 있다.
도 7의 전력 증폭기(210a)는 출력 정합 회로(253a)를 더 포함하도록 구성된 것을 제외하면 도 4의 전력 증폭기(110)와 실질적으로 동일한 구성을 가지므로, 중복되는 설명은 생략하도록 한다.
출력 정합 회로(253a)는 제1 내지 제3 커패시터(C1, C2, C3)를 포함할 수 있다. 제1 커패시터(C1)는 제1 전력 혼합 증폭 회로(230)의 출력단인 제7 및 제8 NMOS 트랜지스터(Q17, Q18)의 드레인에 양단이 연결되며, 제1 전력 혼합 증폭 회로(230)의 출력 임피던스를 정합시킨다. 제2 커패시터(C2)는 제2 전력 혼합 증폭 회로(240)의 출력단인 제15 및 제16 NMOS 트랜지스터(Q27, Q28)의 드레인에 양단이 연결되며, 제2 전력 혼합 증폭 회로(240)의 출력 임피던스를 정합시킨다. 제3 커패시터(C3)는 전력 결합 회로(251a)의 출력단과 접지 전압 사이에 연결되며 전력 결합 회로(251a)의 출력 임피던스를 정합시킨다.
도 8 내지 도 10은 도 7의 전력 증폭기(210a)에 포함된 전력 결합 회로(251a)에 대한 반도체 제조 공정 상의 구체적인 레이아웃이 나타나도록 도시된 도면들이다.
도 8 내지 도 10에서 전력 결합 회로들(251b, 251c, 251d)을 제외한 전력 혼합 증폭 회로들(230, 240) 및 출력 정합 회로들(253b, 254b, 253c, 254c, 253d, 254d)의 구성은 도 7의 전력 결합 회로들(230, 240) 및 출력 정합 회로(253a)와 실질적으로 동일한 구성을 가지므로, 중복되는 설명은 생략하도록 한다.
도 8을 참조하면, 전력 결합 회로(251b)는 제1 라인(L11) 및 제2 라인(L12)으로 구성된다. 전력 혼합 증폭 회로들(230, 240)의 출력단과 연결되고 전원 전압(VDD)이 인가되는 제1 라인(L11)은 1차측 권선(W1, W3)에 대응되고, 제2 라인(L12)은 2차측 권선(W2, W4)에 대응된다. 제1 라인(L11)과 제2 라인(L12) 사이에 커플링이 발생하여 전력 혼합 증폭 회로들(230, 240)의 출력이 결합되며, RF 출력 신호(RF_OUT)가 생성된다.
도 9를 참조하면, 전력 결합 회로(251c)는 제1 내지 제3 라인들(L21, L22, L23)로 구성된다. 전력 혼합 증폭 회로들(230, 240)의 출력단과 연결되고 전원 전압(VDD)이 인가되는 제2 라인(L22)은 1차측 권선(W1, W3)에 대응되고, 제2 라인(L22)의 내부와 외부에 각각 배치된 제1 및 제3 라인들(L21, L23)은 2차측 권선(W2, W4)에 대응된다. 제2 라인(L22)과 제1 라인(L21) 사이에 커플링이 발생하고 제2 라인(L22)과 제3 라인(L23) 사이에 커플링이 발생하여, 즉 제2 라인(L22)을 기준으로 이중으로 커플링이 발생하여 전력 혼합 증폭 회로들(230, 240)의 출력이 결합되며, RF 출력 신호(RF_OUT)가 생성된다.
도 10을 참조하면, 전력 결합 회로(251d)는 제1 내지 제4 라인들(L31, L32, L33, L34)로 구성된다. 전력 혼합 증폭 회로들(230, 240)의 출력단과 연결되는 제3 라인(L33) 및 제3 라인(L33)과 전기적으로 연결되고 되고 전원 전압(VDD)이 인가되는 제1 라인(L31)은 1차측 권선(W1, W3)에 대응되고, 제3 라인(L33)의 내부와 외부에 이중으로 배치된 제2 및 제4 라인들(L32, L34)은 2차측 권선(W2, W4)에 대응된다. 상기 1차측 권선과 상기 2차측 권선이 서로 교차하도록 배치되며, 상기 각각의 라인들 사이에 커플링이 발생하여, 즉 제2 라인(L32) 및 제3 라인(L33)을 기준으로 하여 각각 이중으로 커플링이 발생하여 전력 혼합 증폭 회로들(230, 240)의 출력이 결합되며, RF 출력 신호(RF_OUT)가 생성된다.
도 7 내지 도 10에서는 전송선 결합기의 형태로 구현된 전력 결합 회로들(251a, 251b, 251c, 251d) 및 커패시터와 같은 수동 소자로 구현된 출력 정합 회로들(253a, 253b, 254b, 253c, 254c, 253d, 254d)을 도시하였지만, 실시예에 따라서 상기 전력 결합 회로 및 상기 출력 정합 회로는 다양한 형태로 구현될 수 있다.
도 11은 도 6의 직접 변환 RF 송신기(200)에 포함된 전력 증폭기(210e)의 다른 예를 나타내는 회로도이다.
도 11을 참조하면, 전력 증폭기(210e)는 제1 및 제2 전력 혼합 증폭 회로(230, 240), 전력 결합 및 출력 정합 회로(250e)를 포함한다. 전력 결합 및 출력 정합 회로(250a)는 전력 결합 회로(251e) 및 출력 정합 회로(253e, 254e)를 포함한다. 도시하지는 않았지만 전력 증폭기(210e)는 전원 전압부 및 주파수 합성기를 더 포함할 수 있다.
출력 정합 회로(253e)는 제1 전력 혼합 증폭 회로(230)의 출력 임피던스를 정합하여 단일 출력인 제1 RF 정합 신호(RF_OUT1)를 제공할 수 있다. 출력 정합 회로(254e)는 제2 전력 혼합 증폭 회로(240)의 출력 임피던스를 정합하여 단일 출력인 제2 RF 정합 신호(RF_OUT2)를 제공할 수 있다. 예를 들어 출력 정합 회로들(253e, 254e)은 제1 및 제2 전력 혼합 증폭 회로(230, 240)의 출력을 각각 50옴에 맞게 전력 매칭할 수 있다.
전력 결합 회로(251e)는 예를 들어 100옴의 저항(Rw)을 포함하는 윌킨슨 결합기일 수 있으며, 제1 및 제2 RF 정합 신호(RF_OUT1, RF_OUT2)를 결합하여 RF 출력 신호(RF_OUT)를 발생할 수 있다. 다른 예에서 전력 결합 회로(251e)는 랑게 결합기의 형태로 구현될 수도 있다.
도 7 내지 도 11에 도시된 전력 증폭기들(210a, 210b, 210c, 210d, 210e)은 출력 정합 회로들(253a, 253b, 254b, 253c, 254c, 253d, 254d, 253e, 254e)을 각각 포함함으로써 RF 출력 신호(RF_OUT)를 더욱 안정적으로 제공할 수 있다.
도 12는 DSB-ASK 방식에 적용되는 본 발명의 또 다른 실시예에 따른 RF 송신기(300)를 나타내는 도면이고, 도 13은 도 12의 RF 송신기(300)에 포함된 전력 증폭기(310)에 입력되는 입력 신호(BB+)의 파형을 나타내는 파형도이다.
도 12를 참조하면, 전력 증폭기(310)의 제1 전력 혼합 증폭 회로(330)에서, 차동 입력 신호가 인가되는 입력 단자들 중 하나를 접지시키고, 다른 하나에는 전송되는 데이터가 변조된, 예를 들어 도 13에 도시된 것과 같은 파형을 가지는 입력 신호(BB+)를 인가시킨다. 제1 전력 혼합 증폭 회로(330)에 입력되는 차동 캐리어 신호(LO+, LO-)는 서로 180도의 위상차를 가지는 정현파 신호일 수 있으며, 예를 들어 제1 캐리어 신호(LO+)는 sinωLOt일 수 있다. 또한 제2 전력 혼합 증폭 회로(340)에서도 상기와 같이 차동 입력 단자들 중 하나를 접지시키고 동일한 입력 신호(BB+) 및 차동 캐리어 신호(LO+, LO-)를 인가시킨다. 이 때 발생되는 RF 출력 신호(RF_OUT)를 스펙트럼 분석기로 확인하면, 양쪽이 대칭된 형태의 스펙트럼이 나타나며, 차동 캐리어 신호(LO+, LO-)에 피크값도 함께 나타난다. 즉, RF 송신기(300)가 DSB-ASK 방식으로 구현되는 것을 확인할 수 있다.
도 14는 PR-ASK 방식에 적용되는 본 발명의 또 다른 실시예에 따른 RF 송신기(400)를 나타내는 도면이고, 도 15는 도 14의 RF 송신기(400)에 포함된 전력 증폭기(410)에 입력되는 제1 입력 신호(BB+) 및 제2 입력 신호(BB-)의 파형을 나타내는 파형도이다.
도 14를 참조하면, 전력 증폭기(410)의 제1 전력 혼합 증폭 회로(430)에는 전송되는 데이터가 변조된 차동 입력 신호(BB+, BB-)가 인가된다. 제1 입력 신호(BB+, 408) 및 제2 입력 신호(BB-, 409)는 예를 들어 도 15에 도시된 것과 같이 서로 상보적인 파형을 가질 수 있다. 제1 전력 혼합 증폭 회로(430)에 입력되는 차동 캐리어 신호(LO+, LO-)는 서로 180도의 위상차를 가지는 정현파 신호일 수 있으며, 예를 들어 제1 캐리어 신호(LO+)는 sinωLOt일 수 있다. 또한 제2 전력 혼합 증폭 회로(440)에도 동일한 차동 입력 신호(BB+, BB-) 및 차동 캐리어 신호(LO+, LO-)가 인가된다. 이 때 발생되는 RF 출력 신호(RF_OUT)를 스펙트럼 분석기로 확인하면, 양쪽이 대칭된 형태의 스펙트럼이 나타나며, 차동 캐리어 신호(LO+, LO-)에 피크값은 제거되어 나타나지 않는다. 즉, RF 송신기(400)가 PR-ASK 방식으로 구현되는 것을 확인할 수 있다.
도 16은 SSB-ASK 방식에 적용되는 본 발명의 또 다른 실시예에 따른 RF 송신기(500)를 나타내는 도면이다.
도 16을 참조하면, 전력 증폭기(510)의 제1 전력 혼합 증폭 회로(530)에는 지연부(501), D/A 컨버터(503) 및 저역 통과 필터(505)를 통해 데이터(DATA)가 변조된 신호인 제1 차동 입력 신호(BB1+, BB1-)가 인가된다. 제1 차동 입력 신호(BB1+, BB1-)는 예를 들어 도 14에 도시된 것처럼 서로 상보적인 파형을 가질 수 있으며, 데이터(DATA)의 인페이즈 성분에 해당될 수 있다. 제1 전력 혼합 증폭 회로(530)에 입력되는 제1 차동 캐리어 신호(LO1+, LO1-)는 서로 180도의 위상차를 가지는 정현파 신호일 수 있으며, 예를 들어 제1 캐리어 신호(LO1+)는 sinωLOt일 수 있다.
제2 전력 혼합 증폭 회로(540)에는 힐버트 변환부(502), D/A 컨버터(504) 및 저역 통과 필터(506)를 통해 데이터(DATA)가 변조된 신호인 제2 차동 입력 신호(BB2+, BB2-)가 인가된다. 제2 차동 입력 신호(BB2+, BB2-)는 서로 상보적인 파형을 가질 수 있으며, 데이터(DATA)의 쿼드러쳐 성분에 해당될 수 있다. 제2 전력 혼합 증폭 회로(540)에 입력되는 제2 차동 캐리어 신호(LO2+, LO2-)는 서로 180도의 위상차를 가지는 정현파 신호일 수 있으며, 제3 캐리어 신호(LO2+)는 제1 캐리어 신호(LO1+)와 직교할 수 있다. 예를 들어 제3 캐리어 신호(LO2+)는 cosωLOt일 수 있다.
이 때 발생되는 RF 출력 신호(RF_OUT)를 스펙트럼 분석기로 확인하면, 한 쪽의 스펙트럼만이 나타나며, RF 송신기(500)가 SSB-ASK 방식으로 구현되는 것을 확인할 수 있다.
본 발명의 실시예들에 따른 RF 송신기는 RFID 시스템에 적용될 수 있다. 이 경우 본 발명의 실시예들에 따른 RF 송신기는 도 12에 도시된 것처럼 DSB-ASK 방식으로 구현될 수 있고 도 14에 도시된 것처럼 PR-ASK 방식으로 구현될 수 있으며 도 14에 도시된 것처럼 SSB-ASK 방식으로 구현될 수도 있으므로, 상기 RFID 시스템에 포함되는 RFID 리더기에서 지원해야 하는 세 가지의 진폭 변조 방식(DSB-ASK, PR-ASK, SSB_ASK)을 모두 구현할 수 있다. 특히 도 12의 DSB-ASK 방식으로 구현된 RF 송신기(300) 및 도 14의 PR-ASK 방식으로 구현된 RF 송신기(400)는 위상(phase)과 포락선(envelope) 정보를 이용하여 신호를 변조하는 폴라(polar) 송신기와 유사한 구조를 가지고 있어 더욱 간단한 구조로 구현될 수 있고 전력 효율을 더욱 향상시킬 수 있다.
본 발명에 따르면, 이중 평형 구조의 전력 혼합 증폭 회로 두 개와 전력 결합 회로를 이용하여 전력 증폭 동작과 직접 변환 동작을 동시에 수행하도록 구현함으로써, 회로 구조가 단순화되고 반도체 집적회로 상에서 차지하는 면적이 감소되며 전력 효율이 향상된 전력 증폭기를 제공할 수 있다. 따라서 이러한 전력 증폭기를 포함하는 직접 변환 방식의 RF 송신기에 적용될 수 있으며, 특히 RFID 시스템에 포함된 RFID 리더에 적용될 수 있다.
상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (15)

  1. 무선통신 시스템에서 데이터를 전송하는 RF 송신기에 포함된 전력 증폭기로서,
    상기 전송되는 데이터가 변조된 제1 차동 입력 신호와 상기 제1 차동 입력 신호를 상향 변조시키는 제1 차동 캐리어 신호를 혼합하고 증폭하여 제1 차동 RF 신호를 발생하는 이중 평형(double-balanced) 구조의 제1 전력 혼합 증폭 회로;
    상기 전송되는 데이터가 변조된 제2 차동 입력 신호와 상기 제2 차동 입력 신호를 상향 변조시키는 제2 차동 캐리어 신호를 혼합하고 증폭하여 제2 차동 RF 신호를 발생하는 상기 이중 평형 구조의 제2 전력 혼합 증폭 회로; 및
    상기 제1 차동 RF 신호 및 상기 제2 차동 RF 신호를 결합하여 RF 출력 신호를 발생하는 전력 결합 회로를 포함하고,
    상기 제1 전력 혼합 증폭 회로는,
    상기 제1 차동 캐리어 신호의 전압 레벨에 기초하여 상기 제1 차동 입력 신호 및 상기 제1 차동 캐리어 신호에 대한 혼합 및 증폭을 수행하는 제1 스위치 페어부;
    상기 제1 스위치 페어부와 연결되고, 상기 제1 차동 입력 신호의 전압 레벨에 기초하여 상기 제1 차동 입력 신호 및 상기 제1 차동 캐리어 신호에 대한 혼합 및 증폭을 수행하는 제2 스위치 페어부; 및
    상기 제2 스위치 페어부와 연결되고, 바이어스 전압에 기초하여 상기 제1 차동 입력 신호와 상기 제1 차동 캐리어 신호가 혼합된 신호에 대한 증폭을 수행하여 상기 제1 차동 RF 신호를 제공하는 출력부를 포함하는 것을 특징으로 하는 전력 증폭기.
  2. 삭제
  3. 제1항에 있어서, 상기 제1 차동 캐리어 신호는 서로 상보적인 제1 캐리어 신호 및 제2 캐리어 신호를 포함하고, 상기 제1 스위치 페어부는,
    접지 전압과 연결된 제1 단자, 상기 제1 캐리어 신호가 인가되는 제어 단자 및 제2 단자를 포함하는 제1 트랜지스터; 및
    상기 접지 전압과 연결된 제1 단자, 상기 제2 캐리어 신호가 인가되는 제어 단자 및 제2 단자를 포함하는 제2 트랜지스터를 포함하는 것을 특징으로 하는 전력 증폭기.
  4. 제3항에 있어서, 상기 제2 스위치 페어부는,
    상기 제1 트랜지스터의 제2 단자와 연결되고, 상기 제1 차동 입력 신호의 전압 레벨에 따라 선택적으로 제1 경로 또는 제2 경로 중 하나를 전기적으로 연결시키는 제1 차동 데이터 스위치 페어; 및
    상기 제2 트랜지스터의 제2 단자와 연결되고, 상기 제1 차동 입력 신호의 전압 레벨에 따라 선택적으로 제3 경로 또는 제4 경로 중 하나를 전기적으로 연결시키는 제2 차동 데이터 스위치 페어를 포함하는 것을 특징으로 하는 전력 증폭기.
  5. 제3항에 있어서, 상기 제1 차동 입력 신호는 서로 상보적인 제1 입력 신호 및 제2 입력 신호를 포함하고, 상기 제2 스위치 페어부는,
    상기 제1 트랜지스터의 제2 단자와 연결된 제1 단자, 상기 제2 입력 신호가 인가되는 제어 단자 및 제1 노드와 연결된 제2 단자를 포함하는 제3 트랜지스터;
    상기 제1 트랜지스터의 제2 단자와 연결된 제1 단자, 상기 제1 입력 신호가 인가되는 제어 단자 및 제2 노드와 연결된 제2 단자를 포함하는 제4 트랜지스터;
    상기 제2 트랜지스터의 제2 단자와 연결된 제1 단자, 상기 제1 입력 신호가 인가되는 제어 단자 및 상기 제1 노드와 연결된 제2 단자를 포함하는 제5 트랜지스터; 및
    상기 제2 트랜지스터의 제2 단자와 연결된 제1 단자, 상기 제2 입력 신호가 인가되는 제어 단자 및 상기 제2 노드와 연결된 제2 단자를 포함하는 제6 트랜지스터를 포함하는 것을 특징으로 하는 전력 증폭기.
  6. 제5항에 있어서, 상기 출력부는,
    상기 제1 노드와 연결된 제1 단자, 상기 바이어스 전압이 인가되는 제어 단자 및 제2 단자를 포함하는 제7 트랜지스터; 및
    상기 제2 노드와 연결된 제1 단자, 상기 바이어스 전압이 인가되는 제어 단자 및 제2 단자를 포함하는 제8 트랜지스터를 포함하는 것을 특징으로 하는 전력 증폭기.
  7. 제1항에 있어서, 상기 제1 전력 혼합 증폭 회로는, 상기 제1 차동 입력 신호의 전압 레벨에 기초하여 상기 바이어스 전압을 생성하는 바이어스부를 더 포함하는 것을 특징으로 하는 전력 증폭기.
  8. 제7항에 있어서, 상기 바이어스부는, 상기 제1 차동 입력 신호의 전압 레벨을 미리 정해진 전압 레벨로 변경시키는 레벨 쉬프터인 것을 특징으로 하는 전력 증폭기.
  9. 제1항에 있어서, 상기 제2 전력 혼합 증폭 회로는 상기 제1 전력 혼합 증폭 회로와 동일한 구성을 가지는 것을 특징으로 하는 전력 증폭기.
  10. 제1항에 있어서, 상기 제1 전력 혼합 증폭 회로의 출력단, 상기 제2 전력 혼합 증폭 회로의 출력단 및 상기 전력 결합 회로의 출력단에 각각 연결되며, 상기 제1 전력 혼합 증폭 회로, 상기 제2 전력 혼합 증폭 회로 및 상기 전력 결합 회로의 출력 임피던스를 정합시키는 출력 정합 회로를 더 포함하는 것을 특징으로 하는 전력 증폭기.
  11. 제1항에 있어서, 상기 제1 차동 입력 신호 및 상기 제2 차동 입력 신호는 각각 진폭 변조(amplitude modulation) 신호 또는 진폭 천이 변조(amplitude shift keying) 신호인 것을 특징으로 하는 전력 증폭기.
  12. 제11항에 있어서, 상기 제1 차동 입력 신호 및 상기 제2 차동 입력 신호가 상기 진폭 천이 변조 신호인 경우, 상기 제1 차동 입력 신호 및 상기 제2 차동 입력 신호는 각각 DSB-ASK(double-sideband amplitude shift keying) 신호, PR-ASK(phase-reversal amplitude shift keying) 신호 및 SSB-ASK(single-sideband amplitude shift keying) 신호들 중 하나인 것을 특징으로 하는 전력 증폭기.
  13. 무선통신 시스템에서 데이터를 전송하는 RF 송신기로서,
    상기 전송되는 제1 및 제2 디지털 데이터를 제1 및 제2 아날로그 신호로 각각 변환하는 디지털-아날로그 변환부;
    상기 제1 및 제2 아날로그 신호의 고조파 성분을 제거하여 제1 및 제2 차동 입력 신호를 출력하는 필터부; 및
    상기 제1 및 제2 차동 입력 신호와 상기 제1 및 제2 차동 입력 신호를 각각 상향 변조시키는 제1 및 제2 차동 캐리어 신호를 각각 혼합하고 증폭하며 결합하여 RF 출력 신호를 발생하는 전력 증폭부를 포함하는 직접 변환 RF 송신기.
  14. 제13항에 있어서, 상기 전력 증폭부는,
    상기 제1 차동 입력 신호와 상기 제1 차동 캐리어 신호를 혼합하고 증폭하여 제1 차동 RF 신호를 발생하는 이중 평형 구조의 제1 전력 혼합 증폭 회로;
    상기 제2 차동 입력 신호와 상기 제2 차동 캐리어 신호를 혼합하고 증폭하여 제2 차동 RF 신호를 발생하는 상기 이중 평형 구조의 제2 전력 혼합 증폭 회로; 및
    상기 제1 차동 RF 신호 및 상기 제2 차동 RF 신호를 결합하여 RF 출력 신호를 발생하는 전력 결합 회로를 포함하는 것을 특징으로 하는 직접 변환 RF 송신기.
  15. 제14항에 있어서, 상기 전력 증폭부는, 상기 제1 전력 혼합 증폭 회로의 출력단, 상기 제2 전력 혼합 증폭 회로의 출력단 및 상기 전력 결합 회로의 출력단에 각각 연결되며, 상기 제1 전력 혼합 증폭 회로, 상기 제2 전력 혼합 증폭 회로 및 상기 전력 결합 회로의 출력 임피던스를 정합시키는 출력 정합 회로를 더 포함하는 것을 특징으로 하는 직접 변환 RF 송신기.
KR1020100053862A 2010-06-08 2010-06-08 전력 증폭기 및 이를 포함하는 직접 변환 ｒｆ 송신기 KR101091531B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100053862A KR101091531B1 (ko) 2010-06-08 2010-06-08 전력 증폭기 및 이를 포함하는 직접 변환 ｒｆ 송신기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100053862A KR101091531B1 (ko) 2010-06-08 2010-06-08 전력 증폭기 및 이를 포함하는 직접 변환 ｒｆ 송신기

Publications (1)

Publication Number Publication Date
KR101091531B1 true KR101091531B1 (ko) 2011-12-13

Family

ID=45505912

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100053862A KR101091531B1 (ko) 2010-06-08 2010-06-08 전력 증폭기 및 이를 포함하는 직접 변환 ｒｆ 송신기

Country Status (1)

Country Link
KR (1) KR101091531B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100346153B1 (ko) 1999-09-30 2002-08-01 주식회사 하이닉스반도체 코드분할 다중 접속방식의 이동통신 기지국장치에서 중간주파수 송신장치
JP2002330085A (ja) * 2001-04-27 2002-11-15 Alps Electric Co Ltd 送受信器

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100346153B1 (ko) 1999-09-30 2002-08-01 주식회사 하이닉스반도체 코드분할 다중 접속방식의 이동통신 기지국장치에서 중간주파수 송신장치
JP2002330085A (ja) * 2001-04-27 2002-11-15 Alps Electric Co Ltd 送受信器

Similar Documents

Publication Publication Date Title
US8868015B2 (en) Transmit architecture for wireless multi-mode applications
JP3252639B2 (ja) 検波器及び受信装置並びに送信装置
EP1829202B1 (en) Direct conversion device with compensation means for a transmission path of a wireless communication equipment
KR100539978B1 (ko) 주파수 혼합 회로 및 방법과 고주파 수신회로 및 방법
CN100502229C (zh) 具有改良二阶截取点的用于直接转换收发器的混频器电路
KR100756041B1 (ko) 믹서를 이용한 도허티 증폭장치 및 송신기
CN101507102B (zh) 多功能无源混频器
WO2009030938A2 (en) Multiplier, mixer, modulator, receiver and transmitter
KR20060136227A (ko) 믹서를 이용한 도허티 증폭장치 및 송신기
CN103532503A (zh) 功率放大器
CN110855247B (zh) 一种e波段带有矢量调制器的多通道接收机
EP2245734B1 (en) Mixer circuit
JP2004159342A (ja) 平衡分数調波ミクサ
TW200843333A (en) Method and system for configurable active/passive mixer with shared GM stage
US7388433B1 (en) Ground inductance compensated quadrature radio frequency amplifier
US6094571A (en) Differential class AB mixer circuit
CN114884522A (zh) 差分式毫米波通讯架构及电子设备
CN110764061B (zh) 一种正交变频接收机
KR101091531B1 (ko) 전력 증폭기 및 이를 포함하는 직접 변환 ｒｆ 송신기
Wagner et al. A phased-array radar transmitter based on 77-GHz cascadable transceivers
KR100645531B1 (ko) 저전력을 위한 고속 모드 스위칭 주파수 합성 장치 및 방법
Stärke et al. Direct-conversion IQ transmitter front-end for 180 GHz with 80 GHz bandwidth in 130 nm SiGe
CN114421894A (zh) 一种宽带正交混频器
Liu A 2.7-V dual-frequency single-sideband mixer [for PCS]
US9020450B2 (en) Output stage for wireless transmitter

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141127

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161129

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171221

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181203

Year of fee payment: 8