CN103532503A

CN103532503A - 功率放大器

Info

Publication number: CN103532503A
Application number: CN201310427066.4A
Authority: CN
Inventors: 池保勇; 殷韵; 王志华
Original assignee: Tsinghua University
Current assignee: Tsinghua University
Priority date: 2013-09-18
Filing date: 2013-09-18
Publication date: 2014-01-22

Abstract

一种功率放大器，包括功率放大级以及阻抗转换级，该功率放大级与阻抗转换级串联而成。所述功率放大级采用差分共源共栅电路结构，所述阻抗转换级采用三阶并联谐振网络、基波谐振网络以及L型阻抗转换网络串连形成。该功率放大器具有线性和非线性两种可配置的模式，工作频段覆盖0.1GHz至1.5GHz，可以通过在不同应用场景下灵活地配置实现线性度和效率的优化。

Description

功率放大器

技术领域

本发明涉及一种射频领域的功率放大器，尤其涉及一种具有线性和非线性两种可配置工作模式的功率放大器。

背景技术

随着用户对多功能、高数据率、高移动性和低成本通信需求的日益增长，国际电信联盟相继推出了多种无线通信标准。这些通信标准包括蜂窝式通信标准（2G-2.5G-3G），无线局域网通信标准（802.11a/b/g/n等），广播通信标准（DAB，DVB，DMB等）和导航通信标准（GPS，Galileo，GLONASS，北斗）等等。面对种类繁多的标准，用户更希望仅通过一个终端设备就能支持不同的通信服务。

功率放大器是射频前端芯片中的关键电路模块，也是整个芯片中最消耗功耗的部分。在支持多种通信标准的射频前端芯片中，功率放大器需要同时满足不同通信标准应用并且消耗尽可能少的功耗。通常，功率放大器分为线性和非线性两种类型。线性功率放大器具有高线性度，但效率较低，一般用在非恒包络调制系统中；非线性功率放大器的效率高，但线性度差，一般用在恒包络调制系统中。针对不同的通信应用场合，功率放大器需要能够支持线性和非线性两种工作模式，通过灵活的配置实现不同应用场景下线性度和效率的折中，最大程度地降低功耗。

然而现有技术中对多模的功率放大器已经开展了大量研究，但是这些多模功率放大器仍然较难解决线性度和效率方面的折中问题，从而现有技术中的功率放大器较难能真正同时支持线性和非线性双工作模式。

发明内容

有鉴于此，确有必要提供一种可以同时支持线性和非线性两种工作模式的功率放大器。

一种功率放大器，该功率放大器可以同时支持线性和非线性的工作模式，包括功率放大级和与该功率放大级串联的阻抗转换级；所述功率放大级采用第一差分共源共栅型电路，该第一差分共源共栅型电路包括共源晶体管以及共栅晶体管，差分信号分别从第一共源共栅型电路的共源晶体管的栅极输入，所述共栅晶体管的漏极作为该第一差分共源共栅型电路的差分输出端输出信号,该第一差分共源共栅型电路的差分输出端接电源VDD，该电源VDD为该第一差分共源共栅型电路提供偏置电流，所述共源晶体管的栅极接偏置电压VB1，所述共栅晶体管的栅极接偏置电压VB2,该阻抗转换级包括三阶并联谐振网络、基波谐振网络、L型阻抗转换网络以及变压器，所述功率放大级的每一差分输出端接一三阶并联谐振网络的一端，所述基波谐振网络的两端分别与每一路差分输出端的三阶并联谐振网络的另一端连接，然后经过所述L型阻抗变换后进入所述变压器将该阻抗转换级的差分输出信号转换为单信号输出；所述功率放大级具有线性和非线性两种工作模式，通过改变所述共源晶体管的偏置电压VB1以及共栅晶体管的偏置电压VB2来切换所述线性和非线性工作模式，在非线性工作模式时，所述共源晶体管偏置在F类放大器的开关状态，所述共栅晶体管偏置在电源电压VDD；在线性模式时，所述共源晶体管偏置在AB类放大器的工作模式，所述共栅晶体管偏置在最小的Knee电压状态。

一种功率放大器，包括功率驱动级、功率放大级以及阻抗转换级依次串联而成，所述功率驱动级包括跨导放大级以及跨阻放大级，在所述跨导放大级中，第一差分输入信号Vip接电容C0的一端，第二差分输入信号Vin接电容C’0的一端，电容C0的另一端接电阻R2的一端同时与晶体管M5的栅极相连，电容C’0的另一端接电阻R’2的一端同时与晶体管M6的栅极相连，电阻R2的另一端以及电阻R’2的另一端接偏置电压VB；晶体管M5的源极与晶体管M6的源极连接在一起并接地，晶体管M5的漏极与晶体管M7的源极相连，晶体管M6的漏极与晶体管M8的源极相连，晶体管M7和晶体管M8的栅极相连，晶体管M7的漏极接晶体管M9的漏极并与电阻R3的一端连接，晶体管M8的漏极接晶体管M10的漏极并与电阻R’3的一端连接；晶体管M9的源极与晶体管M11的漏极相连，晶体管M10的源极与晶体管M12的漏极相连，晶体管M9和晶体管M10共栅极，晶体管M11和晶体管M12共栅极；晶体管M11的源极接电阻R3的另一端同时接电源VDD，晶体管M12的源极接电阻R’3的另一端同时接电源VDD；晶体管M7和M8的漏极作为跨导放大级的输出端分别通过隔直通交电容C4和C’4连接至跨阻放大级的差分输入端；在所述跨阻放大级，晶体管M13和M14共源极并接地，晶体管M13的漏极接晶体管M15的漏极通过隔直通交电容C4接晶体管M7的漏极，晶体管M14的漏极接晶体管M16的漏极，晶体管M13与晶体管M15的栅极连接，晶体管M14与晶体管M16的栅极连接。晶体管M15的源极与晶体管M16的源极连接并接电源VDD；晶体管M16的栅极通过隔直通交电容C’4接晶体管M10的漏极，电阻R4连接在所述晶体管M13的栅极与漏极之间，电阻R’4连接在晶体管M14的栅极与漏极之间，晶体管M13的漏极以及晶体管M14的漏极作为该跨阻放大级的差分输出端分别通过隔直通交电容C’5和C5输出差分信号；所述差分信号分别作为所述功率放大级的差分输入信号；所述功率放大级由晶体管M1、晶体管M2、晶体管M3和晶体管M4构成的差分共源共栅电路结构，其中，晶体管M1和M2共源极，晶体管M3和M4共栅极，晶体管M1、M3与晶体管M2、M4构成差分电路结构，所述功率驱动级输出的差分信号分别输入到所述晶体管M1和M2的栅极，该功率放大级的电路结构为：电阻R1的一端与晶体管M1的栅极相连，电阻R’1的一端与晶体管M2的栅极相连，电阻R1的另一端接偏置电压VCS，电阻R’1的另一端接偏置电压VCS；晶体管M1的源极与晶体管M2的源极连接并接地，晶体管M1的漏极与晶体管M3的源极相连，晶体管M2的漏极与晶体管M4的源极相连，晶体管M3和晶体管M4的栅极相连并接偏置电压VCG，晶体管M3的漏极接电感L0的一端，晶体管M4的漏极接电感L’0的一端，电感L0的另一端与电感L’0的另一端相连且接电源VDD；所述阻抗转换级采用F类功率放大器的输出负载结构，所述阻抗转换级的电路结构为：电容C1、电容C’1、电感L1以及电感L’1构成三次并联谐振网络，其中，电容C1的一端和电感L1的一端连接且连接到晶体管M3的漏极，该电容C1和电感L1的另一端连接且与电感L2的一端以及电容C3的一端连接，电容C’1的一端和电感L’1的一端连接且连接到晶体管M4的漏极，该电容C’1和电感L’1的另一端连接且与电感L’2的另一端以及电容C’3的一端连接，所述电感L2与电容C2并联构成基波谐振网络；电容C3、电容C’3以及电感L3构成L型的阻抗变换，其中，电容C3的另一端与电感L3的一端连接，电容C’3的另一端与电感L3的另一端连接，变压器T与电感L3并联，用于将差分输出信号转换为单信号输出，从而构成所述功率放大器，所述功率放大级具有线性和非线性两种工作模式，通过改变所述晶体管M1和晶体管M2的偏置电压VCS以及晶体管M3和晶体管M4的偏置电压VCG来切换所述线性和非线性工作模式，在非线性工作模式时，所述晶体管M1和晶体管M2偏置在F类放大器的开关状态，所述晶体管M3和晶体管M4偏置在电源电压VDD；在线性模式时，所述晶体管M1和晶体管M2偏置在AB类放大器的工作模式，所述晶体管M3和晶体管M4偏置在最小的Knee电压。

相较于现有技术，本发明所述的功率放大器由于采用上述电路结构，从而能够在不增加电路复杂度的情况下，即可同时支持线性和非线性两种工作模式，并且该功率放大器可以覆盖较宽的频段（0.1G-1.5GHz）来适应不同的通信标准应用，并且由于该功率放大器中的各个元件可配置，从而使该功率放大器的输出功率可以灵活调节，从而能够有效地提高功率放大器的效率，并降低功耗，从而可以实现功率放大器线性度和效率的优化。

附图说明

图1为本发明第一实施例提供的可配置无线发射机的结构功能框图。

图2为本发明第一实施例提供的可配置无线发射机中模拟数字基带电路的电路结构图。

图3为本发明第一实施例提供的可配置无线发射机射频前端电路中功率放大器的电路结构图。

图4为本发明第一实施例提供的可配置无线发射机射频前端电路中包括功率驱动级的功率放大器的电路结构图。

图5为本发明第一实施例提供的可配置无线发射机射频前端电路中上变频的电路结构图。

图6为本发明第一实施例提供的使用可配置无线发射机的应用于窄带专网模式的无线发射系统的功能模块图。

图7为本发明第一实施例提供的使用可配置无线发射机的应用于宽带集群应用模式的无线发射系统的功能模块图。

图8为本发明第二实施例提供的可配置无线发射机的结构功能框图。

图9为本发明第二实施例提供的可配置无线发射机中IQ失配校准电路的电路结构图。

主要元件符号说明

可配置无线发射机	10，10’
		IQ失配校准电路	22
I路信号校准单元	22a
		Q路信号校准单元22b	22b
数字基带电路	100
		数字调制器	110
基带成型滤波器	120
		数字上混频器	130
上采样电路	140
		数模转换电路	200
模拟基带电路	300
		跨阻低通滤波器	310
直流失调校准模块	3101
		带宽调谐校准模块	3102
无源低通滤波器	320
		射频前端电路	400
上变频器	410
		无源电压混频器	411
信号发生器	412
		混频器IQ校准模块	413
功率预放大器	420
		功率放大器	430
天线开关	440
		馈通缓冲器	450
频率综合器	500
		带隙基准源电路	600
串行控制接口电路	710
		并行数据接口电路	720

如下具体实施方式将结合上述附图进一步说明本发明。

具体实施方式

下面将结合附图及具体实施例对本发明提供的可配置无线发射机。

请参阅图1，本发明第一实施例提供一种可配置无线发射机10，该可配置无线发射机10可作为一独立的集成芯片来使用。该可配置无线发射机10包括数字基带电路100、数模转换电路200、模拟基带电路300、射频前端电路400、频率综合器510、带隙基准源电路600、串行控制接口电路710以及并行数据接口电路720。所述射频前端电路400包括功率预放大器420、功率放大器430以及馈通缓冲器450三条并列的通路，所述功率预放大器420应用于宽带集群应用中，对射频信号进行预放大处理然后发射出去。所述功率放大器430应用于窄带专网应用中，对射频信号进行放大发射。所述馈通缓冲器450在所述发射机10和接收机之间形成反馈环路，用于检测该无线发射机10的发射功率和并对电路进行校准。该可配置无线发射机10采用正交上变频架构，包括I（同相，inphase）、Q（正交相位，quadrature phase）两条信号通道。该两条信号通道的信号由片外的基带芯片产生，信号通过所述并行数据接口电路720进入所述数字基带电路100，完成信号的调制、带宽限制、混频以及上采样处理，然后进入所述数模转换电路200进行信号的数模转换，数模转换后的信号进入模拟基带电路300以滤除有用信号以外的混叠信号和噪声信号，然后进入射频前端电路400，射频前端电路400将I、Q两路信号通过混频叠加，然后根据需要发射适用于窄带专网应用或宽带集群应用的射频信号。

所述数字基带电路100用于将片外（窄带专网数字基带芯片或宽带集群数字基带芯片）产生的数字基带信号进行调制、带宽限制、混频以及上采样处理。该数字基带电路100包括数字调制器110、基带成型滤波器120、数字上混频器130、上采样电路140。

所述数字基带电路100可采用两种调制模式，一种为片上调制，另一种为片外调制。所述片上调制的过程为：片外数字基带信号送入所述数字调制器110进行调制处理，然后调制后的信号送入基带成型滤波器120进行带宽限制，然后通过或者旁路所述数字上混频器130来分别实现所述发射机10的中频上变频和直接上变频两种架构。所述中频上变频架构可实现该无线发射机10的窄带专网应用模式。所述直接上变频架构可实现该无线发射机10的宽带集群应用模式。变频后的信号通过所述上采样电路140使该数字基带电路100的数字基带输出数据率与后级的数模转换电路200的采样率保持一致。所述片外调制是指，所述数字基带信号在片外数字基带芯片上进行调制，同时旁路数字调制器110，然后再将调制后的信号送入到基带成型滤波器120中。

所述数字调制器110的调制方式可配置，具体地，可实现多种调制方式，包括FSK、BPSK以及DSSS。该调制方式的选择可根据通信应用的需要来确定。

所述基带成型滤波器120可实现带宽在5kHz至20MHz范围内可配置，从而可根据应用的需要来通过该基带成型滤波器120实现不同的带宽。

所述数字上混频器130通过旁路或通过该数字上混频器130来实现中频上变频和直接上变频两种架构的可配置。所述上采样电路140的采样率可配置。

所述数模转换电路200用来将所述数字基带电路100输出的数字信号转换成模拟信号。该数模转换电路200的采样率可配置，可数模转换电路200的采样率可根据该无线发射机10需要覆盖的可配置带宽来设置。该数模转换电路200可采用全差分电路来实现。该数模转换电路200的精度可根据需要来设定，本发明实施例中所述精度为10位，其中低4位采用二进制码，高6位通过温度码实现。由于所述数模转换电路200的采样率可配置，从而能降低后级模拟基带电路300的阶数和功耗。

请一并参阅图2，所述模拟基带电路300可根据不同的通信需要进行重构，用于滤除有用信号以外的混叠信号以及噪声信号。该模拟基带电路300包括跨阻低通滤波器310和无源低通滤波器320。所述跨阻低通滤波电路用于滤除所述数模转换电路200输出的模拟信号中的混叠信号，然后经过所述无源低通滤波器320进一步滤除带外噪声，降低最终输出的发射信号的噪声基底。

所述跨阻低通滤波器310的增益和带宽均可配置，用于滤除所述数模转换电路200输出的模拟信号中的混叠信号并提供一定的动态范围，从而满足不同应用环境时的动态范围要求。本发明实施例中，所述跨阻低通滤波器310选取巴特沃斯低通滤波器，优选地，具有二阶巴特沃斯低通滤波特性，1dB带宽可以配置成5MHz和10MHz，作用是滤除较高频率处混叠信号。增益可以在0-26dB的范围内调节，步进为1dB，从而满足不同应用环境时的动态范围要求。

所述跨阻滤波器310采用差分电路结构，由两级运算放大器组成。在第一级运算放大器U1的正相输出端与反相输入端之间连接有并联的负载电阻R311和负载电容C312，同时，在该第一级运算放大器U1的反相输出端与正相输入端之间连接有并联的负载电阻R311和负载电容C312。该第一级运算放大器U1的反相输出端和正相输出端分别串联电阻R314后连接至第二级运算放大器U2的输入端，所述第二级运算放大器的反相输入端与正相输出端之间以及正相输入端和反相输出端之间分别连接有负载电容C315。所述第一级运算放大器U1的反相输入端与所述第二级运算放大器U2的反相输出端之间以及第一级运算放大器U1的正相输入端与所述第二级运算放大器U2的正相输出端之间分别连接有电阻R313。

所述第一级运算放大器U1和第二级运算放大器U2均采用可配置的结构。如所述第一级运算放大器U1或第二级运算放大器U2可分别采用多个子运算放大器在结构上并联构成，通过配置开启的子运算放大器的数目来实现该第一级运算放大器U1和第二级运算放大器U2驱动能力的可配置，从而使该跨阻滤波器310适用于不同的带宽要求，进而可以使该跨阻滤波器310的在不同滤波器带宽下运放功耗的最小化。

所述负载电阻R313可决定该跨阻滤波器310的增益，所述负载电阻R313和R314以及负载电容C312和C315共同确定该跨阻滤波器310的带宽。所述负载电容以及负载电阻均采用可配置的结构。即所述负载电容的电容值以及所述负载电阻的电阻值可根据需要进行调节，从而实现了该跨阻滤波器的增益和带宽的可配置。所述负载电容或负载电阻可采用多个相同的子电容或子电阻通过多种并联或串联的方式来实现该负载电容或负载电阻结构上的可配置。

进一步地，所述跨阻低通滤波器310包括一直流失调校准模块3101以及带宽调谐校准模块3102。所述直流失调校准模块3101连接于所述第一级运算放大电路U1的差分输入端之间，用于消除所述跨阻滤波器310的差分输出端由于工艺的偏差以及版图的不对称而引起的直流失调，从而可以降低发射机输出信号中的本振泄漏分量，提高输出信号质量。该直流失调校准模块3101可采用一差分电流舵来实现。所述带宽调谐校准模块3102用于校准由于所述负载电容、负载电阻工艺制造存在偏差造成的滤波器输出的不准的带宽，从而实现该跨阻滤波器310的可靠性。该带宽调谐校准模块3102可利用电阻电容充放电的原理设计的电路结构来实现。

所述无源低通滤波器320用于进一步抑制带外噪声，连接于所述跨阻滤波器310的差分输出端。具体地，两个电阻R321分别连接于所述跨阻滤波器310的每一输出端与所述无源低通滤波器320的输出端之间。两个串联的电容C322和一电阻R323并联地连接在无源低通滤波器320的差分输出端之间。本发明实施例中所述无源低通滤波器320具有一阶巴特沃斯滤波特性，增益可以在-3dB和-6dB调节，1dB带宽为40MHz。所述增益和带宽的可调节通过输送电容C322以及电阻R321以及R322的可配置来实现。

请参阅图1，所述射频前端电路400包括上变频器410、功率预放大器420、功率放大器430、天线开关440以及馈通缓冲器450。所述模拟基带电路300输出的信号送入所述上变频器410对I、Q两路信号进行混频叠加成一个信号。所述功率预放大器420、功率放大器430和天线开关440、以及馈通缓冲器450为三条并列且独立的通路。所述功率预放大器420用于宽带集群应用中，对从所述上变频器输出的射频信号进行预放大处理。功率放大器430的输出端与所述天线开关440连接，用于窄带专网应用中。通过在所述天线开关440处外接天线即可将信号发射出去。所述馈通缓冲器450将所述发射机10与对应该发射机10的接收机形成反馈环路，用来检测该发射机10的发射功率以及根据检测功率进一步校准电路。

所述功率预放大器420的工作频段覆盖450MHz至5GHz，增益有5个档位可供调节，满足不同宽带通信标准下的输出功率要求，从而可适用于宽带集群应用模式下的射频信号输出。

所述功率放大器430的工作频段覆盖100MHz至1.5GHz，该功率放大器430可配置，具有线性和非线性两种可配置的工作模式，从而可以在不同调制方式的应用环境中实现功率放大器430线性度和效率的优化。所述天线开关440集成在芯片上，从而可降低窄带专网的应用成本。

请参阅图3，所述功率放大器430具有线性和非线性两种可配置的工作模式，该两种工作模式共用同一电路结构，该功率放大器430包括功率放大级以及阻抗转换级。

所述功率放大级可采用差分共源共栅型（Cascode）电路结构。该差分共源共栅型电路包括共源晶体管以及共栅晶体管，差分信号分别从共源共栅型电路的共源晶体管的栅极输入，所述共栅晶体管的漏极作为该差分共源共栅型电路的差分输出端输出信号。该差分共源共栅型电路的差分输出端接电源VDD，该电源VDD为该差分共源共栅型电路提供偏置电流。所述共源晶体管的栅极接偏置电压VB1，所述共栅晶体管的栅极接偏置电压VB2。

所述功率放大级具有线性和非线性两种工作模式，通过改变所述共源晶体管的偏置电压VB1以及共栅晶体管的偏置电压VB2来切换所述线性和非线性工作模式，在非线性工作模式时，所述共源晶体管偏置在F类放大器的开关状态，所述共栅晶体管偏置在电源电压VDD；在线性模式时，所述共源晶体管偏置在AB类放大器的工作模式，所述共栅晶体管偏置在最小的Knee电压。

本发明实施例中所述功率放大级电路结构为：第一差分输入信号Vip接电容C₀的一端，第二差分输入信号Vin接电容C’0的一端，电容C0的另一端接电阻R1的一端同时与晶体管M1的栅极相连，电容C’0的另一端接电阻R’1的一端同时与晶体管M2的栅极相连，电阻R1的另一端以及电阻R’1的另一端接偏置电压VB1；晶体管M1的源极与晶体管M2的源极连接在一起并接地，晶体管M1的漏极与晶体管M3的源极相连，晶体管M2的漏极与晶体管M4的源极相连，晶体管M3和晶体管M4的栅极相连，晶体管M3的漏极接电感L0的一端，晶体管M4的漏极接电感L’0的一端，电感L0的另一端与电感L’0的另一端相连且接电源VDD。晶体管M1-M4构成的差分共源共栅电路结构（Cascode结构），其中，晶体管M1和M2共源极，晶体管M3和M4共栅极并接偏置电压VB2。晶体管M1、M3与晶体管M2、M4构成差分电路结构。

共源极的所述晶体管M1和M2可采用薄栅晶体管，具有较高的跨导效率。共栅极的所述晶体管M3和M4可采用厚栅晶体管，从而可具有较强的耐压能力且可以实现非线性模式下的小导通电阻。所述电阻R1和R’1用于给所述共源极的晶体管M1和M2提供直流偏置。所述电感L0接在晶体管M3和M4的漏极与电源VDD之间，用于提供直流并对交流开路，所述电感L0优选为扼流圈（Choke）电感。

所述功率放大器430的线性和非线性工作模式的切换通过分别改变所述共源极的晶体管M1和M2的偏置电压VB1以及晶体管M3和M4的偏置电压VB2来实现的。在线性工作模式时，所述共源极的晶体管M1和M2偏置在A类、B类、AB类或C类放大器的工作状态。优选地，所述共源极的晶体管M1和M2偏置在AB类放大器的工作状态。共栅极的所述晶体管M3和M4可偏置在合适的工作电压，优选地，通过该变所述偏置电压VB1使所述共栅极的所述晶体管M3和M4偏置在最小的Knee电压。所述Knee电压是指输入电压一定时，输出电流达到最大电流值的95％时输出电压的数值。在非线性工作模式时，晶体管M1和M2工作在F类功率放大器的开关状态，共栅极的晶体管M3和M4偏置在电源电压VDD。

所述阻抗转换级可采用F类功率放大器的输出负载结构，该输出负载结构中包括三阶或三阶以上的奇次并联谐振网络。优选地，选用三阶并联谐振网络。该阻抗转换级可包括三阶并联谐振网络、基波谐振网络、L型阻抗转换网络以及变压器，所述功率放大级的每一差分输出端接一三阶并联谐振网络的一端，所述基波谐振网络的两端分别与每一路差分输出端的三阶并联谐振网络的另一端连接，然后经过所述L型阻抗变换后进入所述变压器将该阻抗转换级的差分输出信号转换为单信号输出。

本发明实施例中所述阻抗转换级的电路结构为：电容C1、电容C’1、电感L1以及电感L’1构成三阶并联谐振网络，其中，电容C1的一端和电感L1的一端连接且连接到晶体管M3的漏极，该电容C1和电感L1的另一端连接且与电感L2的一端以及电容C3的一端连接，电容C’1的一端和电感L’1的一端连接且连接到晶体管M4的漏极，该电容C’1和电感L’1的另一端连接且与电感L’2的另一端以及电容C’3的一端连接。电感L2与电容C2并联构成基波谐振网络。电容C3、C’3以及电感L3构成L型的阻抗变换，从而可以实现输出负载到功率放大器最优负载的阻抗变换。其中，电容C3的另一端与电感L3的一端连接，电容C’3的另一端与电感L3的另一端连接，变压器T与电感L3并联，用于将差分输出信号转换为单信号输出，从而构成所述功率放大器430。所述变压器可为巴伦（Balun）变压器。

进一步地，所述功率放大器430可包括一功率驱动级电路，用于将输入信号预放大到功率放大级要求的输入幅度。请参阅图4，本发明实施例进一步提供一种具有功率驱动级的功率放大器430’，该功率放大器430’包括功率驱动级、功率放大级以及阻抗转换级，所述功率放大级与阻抗转换级一起构成该功率放大器的输出级，用于将预放大的信号进一步放大为功率信号输出。所述差分输入信号Vip和Vin从所述功率驱动级电路输入并经过该功率驱动级电路转换输出差分输出信号作为所述功率放大级电路的差分输入信号分别输入到所述晶体管M1和M2的栅极。

所述功率驱动级可采用宽带放大器，，采用宽带放大器能够在较大的频率范围内（如本发明的0.1G-1.5GHz）都能给所述功率放大级提供足够的增益。优选地，所述功率驱动级可采用基于Cherry-Hopper的宽带放大器，包括跨导放大级以及跨阻放大级。所述跨导放大级包括另一共源共栅型电路以及一电流负载镜，该电流负载镜与一电阻并联后作为该共源共栅型电路的负载，所述跨阻放大器采用反相器结构，该第二差分共源共栅型电路的差分输出端接该反相器结构构成所述宽带放大器。

本发明实施例中，在所述跨导放大级中，晶体管M5-M8构成差分的共源共栅（Cascode）结构，其中，晶体管M5和M6共源极，晶体管M7和M8共栅极，晶体管M5、M7和晶体管M5、M8构成差分电路。晶体管M9-M12为该共源共栅结构的负载电流镜，与电阻R3、R’3并联作为该跨导放大级的负载。

具体地，该跨导放大级的电路结构为：第一差分输入信号Vip接电容C₀的一端，第二差分输入信号Vin接电容C’0的一端，电容C0的另一端接电阻R2的一端同时与晶体管M5的栅极相连，电容C’0的另一端接电阻R’2的一端同时与晶体管M6的栅极相连，电阻R2的另一端以及电阻R’2的另一端接偏置电压VB；晶体管M5的源极与晶体管M6的源极连接在一起并接地，晶体管M5的漏极与晶体管M7的源极相连，晶体管M6的漏极与晶体管M8的源极相连，晶体管M7和晶体管M8的栅极相连，晶体管M7的漏极接晶体管M9的漏极并与电阻R3的一端连接，晶体管M8的漏极接晶体管M10的漏极并与电阻R’3的一端连接。晶体管M9的源极与晶体管M11的漏极相连，晶体管M10的源极与晶体管M12的漏极相连，晶体管M9和晶体管M10共栅极，晶体管M11和晶体管M12共栅极。晶体管M11的源极接电阻R3的另一端同时接电源VDD，晶体管M12的源极接电阻R’3的另一端同时接电源VDD。晶体管M7和M8的漏极作为跨导放大级的输出端分别通过隔直通交电容C4和C’4连接至跨阻放大级的差分输入端。

在所述跨阻放大级，晶体管M13-M16构成差分的反相器结构，电阻R4以及电阻R’4分别对称跨接在该反相器的输入与输出端之间，形成自偏置。所述跨阻放大级的电路结构为：晶体管M13和M14共源极并接地，晶体管M13的漏极接晶体管M15的漏极并通过隔直通交电容C4接晶体管M7的漏极，晶体管M14的漏极接晶体管M16的漏极，晶体管M13与晶体管M15的栅极连接，晶体管M14与晶体管M16的栅极连接。晶体管M15的源极与晶体管M16的源极连接并接电源VDD。晶体管M16的栅极通过隔直通交电容C’4接晶体管M10的漏极。电阻R4连接在所述晶体管M13的栅极与漏极之间。电阻R’4连接在晶体管M14的栅极与漏极之间。晶体管M13的漏极以及晶体管M14的漏极作为该跨阻放大级的差分输出端通过隔直通交电容C’5和C5与所述功率放大级中晶体管M1和M2的栅极相连。

该功率放大器430’的两种工作模式的切换可通过分别改变共源极的晶体管M1和M2的偏置电压VCS以及共栅极的晶体管M3至M4的偏置电压VCG来实现的。该切换过程与所述功率放大器430的工作模式切换过程相同。

每一个所述晶体管M1-M16可以通过一个MOS晶体管实现，此外，请参阅图4中的局部放大图，也可以采用多个相互并联的MOS晶体管来实现。此外，当所述晶体管M1-M16采用多个相互并联的MOS晶体管时，该多个并联的MOS晶体管的尺寸可以相同也可以不同。所述晶体管的尺寸是指晶体管的栅极宽度W与栅极长度的比值（W/L）。由于所述晶体管M1-M16可通过上述方式进行不同配置，从而可实现所述功率驱动级以及该功率放大器430或430’的增益和带宽可配置。本发明实施例中，每个所述晶体管M13-M16由三个相互并联的MOS晶体管构成，该三个MOS晶体管的尺寸比为1:1:2。每个所述晶体管M1-M4由三个相互并联的MOS晶体管构成，该三个MOS晶体管的尺寸比为1:2:3。所述晶体管M1-M16可采用CMOS工艺的深N阱晶体管来实现，该采用CMOS工艺的深N阱晶体管具有较好的噪声隔离性能。

本发明实施例中所述功率放大器中的电容的电容值、电感的电感值以及电阻的电阻值均可调节，从而可使该功率放大器的带宽、频点以及增益均可调节。

此外，由于所述功率放大器430或430’采用差分电路结构，因此，差分电路对应的电阻、电感以及电容值可相等。如R1=R’1、R2=R’2、R3=R’3、L0=L’0、L1=L’1、C1=C’1、C0=C’0、C2=C’2、C3=C’3、C4=C’4。该功率放大器430’的工作频段可覆盖在0.1GHz-1.5GHz的范围内，从而可满足较宽频段的不同通信标准的应用。

由于该功率放大器430’的整个电路采用差分电路结构，从而可以降低偶次谐波并可以增大输出功率。在该功率放大器430’中所述功率驱动级由跨导放大级和跨阻放大级构成，其中跨导放大级负载电阻 R3与跨阻放大级晶体管M13-M16跨导gm_13,14、gm_15,16需满足关系式（1）：

Figure 2013104270664100002DEST_PATH_IMAGE002

（1）

在（1）式的前提下，所述功率驱动级的增益Gain和主极点ωp1可以表示为关系式（2）和（3），其中，gm5_,6为晶体管M₅和M₆的跨导，C_x1为所述跨导放大级的输出电容，C_gg1,2为晶体管M1和M2的栅极电容，C_gd13,14、C_gd15,16分别为晶体管M13-M14、M15-M16的栅漏电容。

Figure 2013104270664100002DEST_PATH_IMAGE003

（2）

（3）

所述主极点反映该功率驱动级可输出的带宽，主极点越大，输出的带宽越宽。由于晶体管M13-M16尺寸1:1:2可配置，根据（2）和（3）式可知，功率驱动级电路的增益和带宽均可配置。

假定所述晶体管M1和M3的Knee电压为V_k，电源电压为V_DD，则晶体管M3和M4的漏极最大基波电压V₁可以表示为式（4）：

（4）

从上式可以看出，选取较小的Knee电压可产生较大的漏极最大基波电压V₁。此外，所述功率放大器430或430’的阻抗转换级采用F类功率放大器的输出负载网络，从而能够在一定程度上增大Cascode结构中晶体管的漏极基波电压。另外，在该输出负载网络中利用三阶并联谐振网络（也可以为五阶、七阶或更高地奇次阶并联谐振网络）来替代传统的四分之一波长的传输线，由于输出负载网络对三阶谐波开路，从而该功率放大器在线性工作模式下具有增强的三阶谐波抑制性能。

该功率放大器的功率放大级的直流电流I_DC和基波电流I₁表示成导通角α的函数请参见式（5）和（6），其中I_max为功率放大级中晶体管能够流过的最大电流，改变所述偏置电压VB1和VB2或VCS和VCG即改变所述导通角α来切换该功率放大器在线性和非线性模式下工作。

（5）

（6）

根据表达式（4）-（6），所述功率放大级的最大输出功率P_OUT、漏端效率η以及最优阻抗R_opt可以分别表示为（7）、（8）和（9）式：

（7）

（8）

（9）

在本发明实施例中，所述功率放大级具有两种可配置的工作模式：线性模式和非线性模式。其中，线性模式工作在AB类状态，所述导通角

介于

和

之间；非线性模式工作在F类开关状态，导通角

等于

。由（6）式可推导出，当导通角

在

和

之间变化时，功率放大级的基波电流I₁并不会有太大变化，因此根据（9）式可得，AB类和F类这两种工作模式的最优阻抗值将比较接近，从而表明本发明所述功率放大器在线性和非线性两种工作模式下，在同一频点可以共用一个阻抗转换级网络，即所述阻抗转换级中的元件的值不需要改变。

对功率放大级的基波电流表达式（6）式求极值可得：当导通角

时，功率放大级具有最大的基波电流。因此，优选地，所述功率放大级的线性工作模式可偏置在导通角

状态，非线性工作模式工作在F类开关状态。两种工作模式共用同一阻抗转换级，其最优阻抗值均被匹配到下式（10）所示：

（10）

此外，由于功率放大级晶体管M1-M4的尺寸1:2:3可配置，功率放大级的输出功率能够实现比较灵活的调节。

本发明实施例所述的功率放大器由于采用上述电路结构，从而能够在不增加电路复杂度的情况下，即可同时支持线性和非线性两种工作模式，并且该功率放大器可以覆盖较宽的频段（0.1G-1.5GHz）来适应不同的通信标准应用，并且由于该功率放大器中的各个元件可配置，从而使该功率放大器的输出功率可以灵活调节，从而能够有效地提高功率放大器的效率，并降低功耗，从而可以实现功率放大器线性度和效率的优化。将该功率放大器应用于支持多种通信标准的射频前端电路中能够较大程度的降低应用成本和发射机芯片的功耗。该功率放大器430或430’不仅可应用于本发明实施例所述的无线发射机10中也可以应用于其它的通信系统中。

请参阅图1，所述上变频器410接收所述模拟基带电路300输出的信号进行上变频。请一并参阅图1和图5，上变频器410包括无源电压混频器411和信号发生器412。

所述信号发生器412为所述无源电压混频器411提供本振驱动信号。该信号发生器412提供方波信号。该方波信号的占空比可为25%或50%。优选地，所述信号发生器412产生占空比为25%的方波信号，该占空比为25%的方波信号相比于占空比为50%的方波信号可提供多3dB的增益。

所述无源电压混频器411将I、Q两个通道的信号上变频并叠加。优选地，该无线发射机10的整个电路采用差分电路结构，该无源电压混频器411将I、Q每个通道的差分信号（I+、I-）、（Q+、Q-）经过混频叠加成一新的差分信号（OUT+、OUT-）输出。该无源电压混频器411包括八个晶体管T1-T8，该八个晶体管每两个构成共源晶体管，其中T1与T2、T3与T4、T5与T6、T7与T8分别构成共源晶体管，差分信号I+输入到T1和T2共源晶体管的源极，差分信号I-输入到T3和T4共源晶体管的源极，差分信号Q+输入到T5和T6共源晶体管的源极，差分信号Q-输入到T7和T8共源晶体管的源极。所述信号发生器412产生四路本振驱动信号L01、L02、L03和L04。信号L01分别输入到所述晶体管T1的栅极和晶体管T4的栅极，信号L02分别输入到所述晶体管T5和晶体管T8的栅极，信号L03分别输入到所述晶体管T2和T3的栅极，信号L04分别输入到所述晶体管T6和T7的栅极。所述晶体管T1的漏极、T3的漏极、T5的漏极以及T7的漏极相连并输出信号OUT+，晶体管T2的漏极、T4的漏极、T6的漏极以及T8的漏极相连并输出信号OUT-。一偏置电压通过偏置电阻与晶体管T1-T8的栅极相连。该I、Q两路电路中的晶体管的栅极端接偏置电压。该无源电压混频器411不需要直流功耗，线性度好，适合带宽应用。

所述无源电压混频器411进一步包括一混频器IQ校准模块413，该混频器IQ校准模块413连接在无源电压混频器411的I和Q两路晶体管的栅端偏置电压之间，采用差分电流舵的结构，可以输出双向电流，然后通过输出端的电阻转换为电压，从而实现对I和Q两条通道的无源电压混频器栅端电压进行差异控制，从而校准混频器的IQ失配。

请参阅图1，所述频率综合器500为所述可配置无线发射机10提供本振信号。该频率综合器500具有两种可配置的工作模式：环路产生本振信号输出或者片外灌入本振信号输出。该频率综合器500为所述可配置无线发射机10提供本振信号的频率覆盖范围为100MHz至5GHz。

所述带隙基准源电路600为除了数字电路以外的其它电路提供偏置电压和偏置电流。该带隙基准源电路600可以同时产生参考电压和参考电流。该带隙基准源电路600可抑制由于温度、电源电压和工艺角波动等因素造成的偏差。

所述串行控制接口电路710与外部控制器（如宽带集群应用中的控制单元或窄带专网应用中的控制单元）相连接，控制该可配置无线发射机10内部各个模块电路的工作模式。本发明实施例中所述串行控制接口电路710为4线串行控制，包括SDI、SDO、SCLK和SCS串行接口。

所述并行数据接口电路720与外部的数字基带芯片相连接（窄带专网数字基带芯片或宽带集群数字基带芯片），用于传输数字基带信号。采用并行数据接口电路720可实现较高速率的数据传输。本发明实施例中，所述并行数据接口电路720为12位并行控制，包括12位并行数据线、两个时钟控制线、发射与接收使能控制线。

该可配置无线发射机10作为一独立的芯片可支持专网通信、GSM、WLAN、WiMAX、LTE等多种通信标准，发射信号中心频率覆盖100MHz至5GHz，从而既可以支持窄带专网通信，又可以支持宽带集群通信。

请参阅图6，本发明实施例进一步提供一种应用于窄带专网应用模式的无线发射系统20。该无线发射系统20包括窄带专网数字基带芯片810、可配置无线发射机10、天线830、晶振840和控制单元850。所述晶振840为所述可配置无线发射机10的频率综合器500提供参考频率。所述控制单元850用于控制所述可配置无线发射机10上的串行控制接口电路710，来配置所述无线发射机10的工作模式。

所述无线发射机10通过所述数字上混频器130配置成中频上变频架构来实现窄带专网应用模式，射频信号工作频率覆盖100MHz至1.5GHz，带宽支持5kHz-2MHz。所述频率综合器500为该无线发射机10提供本振信号，所述本振信号来源选择片上环路产生或者外灌信号产生。具体实施过程是，窄带专网数字基带芯片810将基带信号送入所述无线发射机10，在所述无线发射机10中的数字基带电路100中进行调制、数模转换电路200中进行数模转换、在所述模拟基带电路300中滤波、然后在所述射频前端电路400中进行放大和上变频处理，然后将输出的信号直接通过外接天线830发射出去。在窄带专网应用时，片外仅需窄带专网数字基带芯片810、天线830、晶振840和控制单元850的配合，实施装置简单，应用成本低。

如图7所示，本发明进一步提供一种应用于宽带集群应用模式的无线发射系统30。该无线发射系统30包括宽带集群数字基带芯片910、可配置无线发射机10、片外功率放大器930、天线开关940、天线950、晶振960以及控制单元970组成。所述晶振960为所述无线发射机10中的频率综合器500提供参考频率。所述控制单元970用于控制所述无线发射机10中的串行控制接口电路710，来配置所述无线发射机10的工作模式。所述无线发射机10通过所述数字上混频器130配置成直接上变频架构来实现宽带集群应用模式，射频信号工作频率覆盖450MHz-5GHz，带宽支持200kHz-20MHz。在该宽带集群工作模式中，基带信号的调制在所述宽带集群数字基带芯片910中进行，所述宽带集群数字基带芯片910将已调制信号送入所述无线发射机10，在该无线发射机10中进行数模转换、滤波、放大和上变频处理，然后送入片外功率放大器930将信号进一步放大，最后通过天线开关940和天线（950）发射出去。

请一并参阅图8和图9，本发明第二实施例进一步提供一种可配置无线发射机10’，该无线发射机10’的电路结构与所述无线发射机10的电路结构基本相同，区别在于，该无线发射机10’进一步包括一IQ失配校准电路22。该IQ失配校准电路413用于校准该发射机I、Q两路通道的信号的幅度和相位失配。该IQ失配校准电路22采用数字电路，并设置于该发射机的数字电路之后，具体地，本发明实施例中，所述IQ失配校准电路22设置于所述数字基带电路100与数模转换电路200之间。该IQ失配校准电路通过可配置的数字运算逻辑对I、Q两条通道的信号进行交叉运算，将匹配的I、Q输入信号（I_in、Q_in）转换成不匹配的信号（I_cal、Q_cal），从而预补偿后级模拟基带电路300引入的I/Q失配。

该IQ失配校准电路22包括一I路信号校准单元22a以及Q路信号校准单元22b。当该发射机20的I、Q两通道间的信号存在幅度失配量α和相位失配量θ时，所述I路信号校准单元22a用于将I路输入信号I_in乘以（1-α/2）倍后与（θ/2）倍的Q路输入信号Q_in相加得到新的I路信号I_cal。所述Q路信号校准单元22b用于将Q路输入信号Q_in乘以（1+α/2）倍后与（θ/2）倍的I路信号I_in相加得到新的Q路信号Q_cal。利用该IQ失配校准电路22中对I、Q路输入信号进行交叉运算能够很好地校准I、Q两路信号之间的失配。另外，采用该IQ失配数字校准方法能够实现较高的校准精度。所述I路信号校准单元22a以及Q路信号校准单元22b可利用移位和加法运算来实现。

本发明实施例提供的面向行业专网应用的可配置无线发射机通过在芯片上集成数字基带电路、数模转换电路、模拟基带电路、射频前端电路、频率综合器、带隙基准源电路以及接口电路，同时所述射频前端电路集成应用于宽带集群应用的功率预放大器、应用于窄带专网应用的功率放大器以及馈通缓冲器三条并列的通路，由于上述电路均可配置，从而该无线发射机作为一独立的芯片既可应用于宽带集群应用中，也可以应用于窄带专网应用中。该无线发射机的射频信号中心频率覆盖100MHZ至5GHz，带宽支持5kHz至20MHz，通过片上集成上述电路，可大大降低该无线发射机的应用成本以及功耗，适用于各种不同的通信应用环境中。

另外，本领域技术人员还可在本发明精神内做其他变化，当然，这些依据本发明精神所做的变化，都应包含在本发明所要求保护的范围之内。

Claims

1.一种功率放大器，该功率放大器可以同时支持线性和非线性的工作模式，其特征在于，包括功率放大级和与该功率放大级串联的阻抗转换级；

所述功率放大级采用第一差分共源共栅型电路，该第一差分共源共栅型电路包括共源晶体管以及共栅晶体管，差分信号分别从第一共源共栅型电路的共源晶体管的栅极输入，所述共栅晶体管的漏极作为该第一差分共源共栅型电路的差分输出端输出信号,该第一差分共源共栅型电路的差分输出端接电源VDD，该电源VDD为该第一差分共源共栅型电路提供偏置电流，所述共源晶体管的栅极接偏置电压VB1，所述共栅晶体管的栅极接偏置电压VB2,

该阻抗转换级包括三阶并联谐振网络、基波谐振网络、L型阻抗转换网络以及变压器，所述功率放大级的每一差分输出端接一三阶并联谐振网络的一端，所述基波谐振网络的两端分别与每一路差分输出端的三阶并联谐振网络的另一端连接，然后经过所述L型阻抗变换后进入所述变压器将该阻抗转换级的差分输出信号转换为单信号输出；

所述功率放大级具有线性和非线性两种工作模式，通过改变所述共源晶体管的偏置电压VB1以及共栅晶体管的偏置电压VB2来切换所述线性和非线性工作模式，在非线性工作模式时，所述共源晶体管偏置在F类放大器的开关状态，所述共栅晶体管偏置在电源电压VDD；在线性模式时，所述共源晶体管偏置在AB类放大器的工作模式，所述共栅晶体管偏置在最小的Knee电压状态。

2.如权利要求1所述的功率放大器，其特征在于，所述功率放大级由晶体管（M1）、晶体管（M2）、晶体管（M3）和晶体管（M4）构成的所述第一差分共源共栅型电路，其中，晶体管（M1）和（M2）共源极，晶体管（M3）和（M4）共栅极，晶体管（M1）、（M3）与晶体管（M2）、（M4）构成差分电路，该功率放大级的电路结构为：第一差分输入信号Vip接电容（C0）的一端，第二差分输入信号Vin接电容（C’0）的一端，电容（C0）的另一端接电阻（R1）的一端同时与晶体管（M1）的栅极相连，电容（C’0）的另一端接电阻（R’1）的一端同时与晶体管（M2）的栅极相连，电阻（R1）的另一端以及电阻（R’1）的另一端接偏置电压VB1；晶体管（M1）的源极与晶体管（M2）的源极连接并接地，晶体管（M1）的漏极与晶体管（M3）的源极相连，晶体管（M2）的漏极与晶体管（M4）的源极相连，晶体管（M3）和晶体管（M4）的栅极相连并接偏置电压VB2，晶体管（M3）的漏极接电感（L0）的一端，晶体管（M4）的漏极接电感（L’0）的一端，电感（L0）的另一端与电感（L’0）的另一端相连且接电源VDD；

所述阻抗转换级采用F类功率放大器的输出负载结构，所述阻抗转换级的电路结构为：电容（C1）、电容（C’1）、电感（L1）以及电感（L’1）构成所述三次并联谐振网络，其中，电容（C1）的一端和电感（L1）的一端连接且连接到晶体管（M3）的漏极，该电容（C1）和电感（L1）的另一端连接且与电感（L2）的一端以及电容（C3）的一端连接，电容（C’1）的一端和电感（L’1）的一端连接且连接到晶体管（M4）的漏极，该电容（C’1）和电感（L’1）的另一端连接且与电感（L’2）的另一端以及电容（C’3）的一端连接，所述电感（L2）与电容（C2）并联构成所述基波谐振网络；电容（C3）、电容（C’3）以及电感（L3）构成L型的阻抗变换，其中，电容（C3）的另一端与电感（L3）的一端连接，电容（C’3）的另一端与电感（L3）的另一端连接，变压器（T）与电感（L3）并联，用于将差分输出信号转换为单信号输出，从而构成所述功率放大器，

所述功率放大级具有线性和非线性两种工作模式，通过改变所述晶体管（M1）和晶体管（M2）的偏置电压VB1以及晶体管（M3）和晶体管（M4）的偏置电压VB2来切换所述线性和非线性工作模式，在非线性工作模式时，所述晶体管（M1）和晶体管（M2）偏置在F类放大器的开关状态，所述晶体管（M3）和晶体管（M4）偏置在电源电压VDD；在线性模式时，所述晶体管（M1）和晶体管（M2）偏置在AB类放大器的工作模式，所述晶体管（M3）和晶体管（M4）偏置在最小的Knee电压状态。

3.如权利要求2所述的功率放大器，其特征在于，所述晶体管（M1）和晶体管（M2）采用薄栅晶体管，所述晶体管（M3）和晶体管（M4）采用厚栅晶体管。

4.如权利要求2所述的功率放大器，其特征在于，所述晶体管（M1）、（M2）、（M3）、（M4）其中至少一个包括多个并联的晶体管以实现该晶体管功率输出的可调节性，该多个晶体管的尺寸不相同，所述尺寸为晶体管栅极宽度与栅极长度的比值。

5.如权利要求2所述的功率放大器，其特征在于，所述电感（L0）为Choke电感，所述变压器为巴伦变压器。

6.如权利要求1所述的功率放大器，其特征在于，进一步包括一功率驱动级，该功率驱动级与所述功率放大级以及阻抗转换级依次串联而成，该功率驱动级为一宽带放大器。

7.如权利要求6所述的功率放大器，其特征在于，所述宽带放大器由跨导放大级与跨阻放大级依次串联组成。

8.如权利要求7所述的功率放大器，其特征在于，所述跨导放大级包括一第二共源共栅型电路以及一电流负载镜，该电流负载镜与一电阻并联后作为该第二共源共栅型电路的负载，所述跨阻放大器采用反相器结构，该第二差分共源共栅型电路的差分输出端接该反相器结构构成所述宽带放大器。

9.一种功率放大器，其特征在于，包括功率驱动级、功率放大级以及阻抗转换级依次串联而成，

所述功率驱动级包括跨导放大级以及跨阻放大级，

在所述跨导放大级中，第一差分输入信号Vip接电容（C0）的一端，第二差分输入信号Vin接电容（C’0）的一端，电容（C0）的另一端接电阻（R2）的一端同时与晶体管（M5）的栅极相连，电容（C’0）的另一端接电阻（R’2）的一端同时与晶体管（M6）的栅极相连，电阻（R2）的另一端以及电阻（R’2）的另一端接偏置电压VB；晶体管（M5）的源极与晶体管（M6）的源极连接在一起并接地，晶体管（M5）的漏极与晶体管（M7）的源极相连，晶体管（M6）的漏极与晶体管（M8）的源极相连，晶体管（M7）和晶体管（M8）的栅极相连，晶体管（M7）的漏极接晶体管（M9）的漏极并与电阻（R3）的一端连接，晶体管（M8）的漏极接晶体管（M10）的漏极并与电阻（R’3）的一端连接；晶体管（M9）的源极与晶体管（M11）的漏极相连，晶体管（M10）的源极与晶体管（M12）的漏极相连，晶体管（M9）和晶体管（M10）共栅极，晶体管（M11）和晶体管（M12）共栅极；晶体管（M11）的源极接电阻（R3）的另一端同时接电源VDD，晶体管(M12)的源极接电阻(R’3)的另一端同时接电源VDD；晶体管(M7)和（M8）的漏极作为跨导放大级的输出端分别通过隔直通交电容（C4）和（C’4）连接至跨阻放大级的差分输入端；

在所述跨阻放大级，晶体管（M13）和（M14）共源极并接地，晶体管（M13）的漏极接晶体管（M15）的漏极通过隔直通交电容（C4）接晶体管（M7）的漏极，晶体管（M14）的漏极接晶体管（M16）的漏极，晶体管（M13）与晶体管(M15)的栅极连接，晶体管(M14)与晶体管(M16)的栅极连接。

10.晶体管(M15)的源极与晶体管(M16)的源极连接并接电源VDD；晶体管（M16）的栅极通过隔直通交电容（C’4）接晶体管（M10）的漏极，电阻（R4）连接在所述晶体管（M13）的栅极与漏极之间，电阻（R’4）连接在晶体管（M14）的栅极与漏极之间，晶体管（M13）的漏极以及晶体管（M14）的漏极作为该跨阻放大级的差分输出端分别通过隔直通交电容（C’5）和（C5）输出差分信号；所述差分信号分别作为所述功率放大级的差分输入信号；

所述功率放大级由晶体管（M1）、晶体管（M2）、晶体管（M3）和晶体管（M4）构成的差分共源共栅电路结构，其中，晶体管（M1）和（M2）共源极，晶体管（M3）和（M4）共栅极，晶体管（M1）、（M3）与晶体管（M2）、（M4）构成差分电路结构，所述功率驱动级输出的差分信号分别输入到所述晶体管（M1）和（M2）的栅极，该功率放大级的电路结构为：电阻（R1）的一端与晶体管（M1）的栅极相连，电阻（R’1）的一端与晶体管（M2）的栅极相连，电阻（R1）的另一端接偏置电压VCS，电阻（R’1）的另一端接偏置电压VCS；晶体管（M1）的源极与晶体管（M2）的源极连接并接地，晶体管（M1）的漏极与晶体管（M3）的源极相连，晶体管（M2）的漏极与晶体管（M4）的源极相连，晶体管（M3）和晶体管（M4）的栅极相连并接偏置电压VCG，晶体管（M3）的漏极接电感（L0）的一端，晶体管（M4）的漏极接电感（L’0）的一端，电感（L0）的另一端与电感（L’0）的另一端相连且接电源VDD；

所述阻抗转换级采用F类功率放大器的输出负载结构，所述阻抗转换级的电路结构为：电容（C1）、电容（C’1）、电感（L1）以及电感（L’1）构成三次并联谐振网络，其中，电容（C1）的一端和电感（L1）的一端连接且连接到晶体管（M3）的漏极，该电容（C1）和电感（L1）的另一端连接且与电感（L2）的一端以及电容（C3）的一端连接，电容（C’1）的一端和电感（L’1）的一端连接且连接到晶体管（M4）的漏极，该电容（C’1）和电感（L’1）的另一端连接且与电感（L’2）的另一端以及电容（C’3）的一端连接，所述电感（L2）与电容（C2）并联构成基波谐振网络；电容（C3）、电容（C’3）以及电感（L3）构成L型的阻抗变换，其中，电容（C3）的另一端与电感（L3）的一端连接，电容（C’3）的另一端与电感（L3）的另一端连接，变压器（T）与电感（L3）并联，用于将差分输出信号转换为单信号输出，从而构成所述功率放大器，

所述功率放大级具有线性和非线性两种工作模式，通过改变所述晶体管（M1）和晶体管（M2）的偏置电压VCS以及晶体管（M3）和晶体管（M4）的偏置电压VCG来切换所述线性和非线性工作模式，在非线性工作模式时，所述晶体管（M1）和晶体管（M2）偏置在F类放大器的开关状态，所述晶体管（M3）和晶体管（M4）偏置在电源电压VDD；在线性模式时，所述晶体管（M1）和晶体管（M2）偏置在AB类放大器的工作模式，所述晶体管（M3）和晶体管（M4）偏置在最小的Knee电压状态。

11.如权利要求9所述的功率放大器，其特征在于，每个所述晶体管（M1）、晶体管（M2）、晶体管（M3）和晶体管（M4）由三个相互并联的MOS晶体管构成，该三个相互并联的MOS晶体管的尺寸比为1:2:3。

12.如权利要求9所述的功率放大器，其特征在于，每个所述晶体管（M13）、晶体管（M14）、晶体管（M15）和晶体管（M16）由三个相互并联的MOS晶体管构成，该三个相互并联的MOS晶体管的尺寸比为1:1:2。

13.如权利要求9所述的功率放大器，其特征在于，所述跨导放大级中的电阻（R3）与跨阻放大级晶体管M13-M16跨导gm_13,14、gm_15,16需满足关系式（1）：

Figure 2013104270664100001DEST_PATH_IMAGE001

）。

14.如权利要求9所述的功率放大器，其特征在于，所述功率放大器的功率放大级的直流电流和基波电流表示成导通角α的函数如下：

Figure 2013104270664100001DEST_PATH_IMAGE002

，，其中，I_DC为所述功率放大级的直流电流，I₁为所述功率放大级的基波电流，I_max为功率放大级中晶体管能够流过的最大电流，改变所述导通角α来切换该功率放大器在线性和非线性模式下工作。

15.如权利要求13所述的功率放大器，其特征在于，所述线性工作模式时的导通角为245^o。

16.如权利要求9所述的功率放大器，其特征在于，所述晶体管M1-M16采用CMOS工艺的深N阱晶体管实现。