KR101090463B1 - Method for fabricating capacitor has metal electrode in semiconductor device - Google Patents

Method for fabricating capacitor has metal electrode in semiconductor device Download PDF

Info

Publication number
KR101090463B1
KR101090463B1 KR1020050043219A KR20050043219A KR101090463B1 KR 101090463 B1 KR101090463 B1 KR 101090463B1 KR 1020050043219 A KR1020050043219 A KR 1020050043219A KR 20050043219 A KR20050043219 A KR 20050043219A KR 101090463 B1 KR101090463 B1 KR 101090463B1
Authority
KR
South Korea
Prior art keywords
film
capacitor
ruthenium
forming
titanium dioxide
Prior art date
Application number
KR1020050043219A
Other languages
Korean (ko)
Other versions
KR20060120960A (en
Inventor
조호진
장준수
이금범
김영대
채수진
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050043219A priority Critical patent/KR101090463B1/en
Publication of KR20060120960A publication Critical patent/KR20060120960A/en
Application granted granted Critical
Publication of KR101090463B1 publication Critical patent/KR101090463B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02186—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing titanium, e.g. TiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02244—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of a metallic layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer

Abstract

본 발명인 금속전극들을 갖는 반도체소자의 제조방법은, 반도체 기판 상에 스토리지노드콘택을 갖는 절연막을 형성하는 단계와, 절연막 위에 식각방지막 및 커패시터용 절연막을 순차 형성하는 단계와, 스토리지노드콘택의 상부표면 일부가 노출되도록 커패시터용 산화막 및 식각방지막을 순차 식각하여 커패시터용 트렌치를 형성하는 단계와, 커패시터용 트렌치 및 커패시터용 절연막 위에 루세늄막을 형성하는 단계와, 커패시터용 절연막의 상부가 노출되도록 상기 루세늄막의 일부를 제거하여 노드분리된 루세늄전극막을 형성하는 단계와, 커패시터용 절연막을 제거하여 실린더구조의 루세늄전극막이 남도록 하는 단계와, 오존 및 산소플라즈마 트리트먼트 공정을 수행하여 루세늄전극막의 표면을 산화시키는 단계, 표면이 산화된 루세늄전극막 전면에 시드층으로 이산화티타늄막을 형성하는 단계와, 시드층이 형성된 결과물 위에 이산화티타늄 및 알루미나의 혼합유전체막을 형성하는 단계와, 그리고 혼합유전체막 위에 상부전극을 형성하는 단계를 포함한다.A method of manufacturing a semiconductor device having metal electrodes according to the present invention includes forming an insulating film having a storage node contact on a semiconductor substrate, sequentially forming an etch stopper film and an insulating film for a capacitor on the insulating film, and an upper surface of the storage node contact. Sequentially etching the capacitor oxide film and the etch stop layer to expose a portion thereof, forming a trench for the capacitor, forming a ruthenium film on the trench and the insulating film for the capacitor, and exposing the upper portion of the insulating film for the capacitor. Removing a portion of the film to form a node-separated ruthenium electrode film, removing the capacitor insulating film so that the cylindrical ruthenium electrode film remains, and performing an ozone and oxygen plasma treatment process to perform a surface treatment of the ruthenium electrode film. Oxidizing the surface of the ruthenium electrode film It comprises the steps of and, and forming an upper electrode on the dielectric film to a mixed oxide layer is formed mixed dielectric film of titanium dioxide and alumina formed on the resultant surface to form a titanium dioxide film as the seed layer.

루세늄막, 루세늄옥사이드막, 오존, 산소플라즈마, 이산화티타늄막, 알루미나막, 커패시터, Ruthenium film, ruthenium oxide film, ozone, oxygen plasma, titanium dioxide film, alumina film, capacitor,

Description

금속전극을 갖는 커패시터 제조방법{Method for fabricating capacitor has metal electrode in semiconductor device}Method for fabricating capacitor has metal electrode in semiconductor device

도 1a 및 도 1b는 종래기술에 따른 금속전극들을 갖는 반도체소자의 제조방법에서 산화제로서 오존을 사용하여 루세늄막에 원자층증착공정을 수행한 다음에 루세늄막의 결합상태를 엑스레이 포토일렉트론 스펙트로스코피(x-ray photoelectron spectroscopy) 장비를 사용하여 측정한 결과를 나타낸 그래프이다. 1A and 1B illustrate a state of bonding of a ruthenium film to an X-ray photoelectron spectroscopy after performing an atomic layer deposition process on a ruthenium film using ozone as an oxidant in a method of manufacturing a semiconductor device having metal electrodes according to the related art. This graph shows the results measured using x-ray photoelectron spectroscopy.

도 2 내지 도 8은 본 발명에 따른 금속전극들을 갖는 반도체소자의 제조방법을 설명하기 위해 나타내보인 단면도들이다.2 to 8 are cross-sectional views illustrating a method of manufacturing a semiconductor device having metal electrodes according to the present invention.

-도면의 주요부분에 대한 부호의 설명- Explanation of symbols on the main parts of the drawing

200 : 반도체 기판 210 : 절연막200 semiconductor substrate 210 insulating film

214 : 스토리지노드콘택 220 : 식각방지막214: Storage node contact 220: Etch barrier

230 : 커패시터용 절연막 235 : 커패시터용 트렌치230: insulating film for capacitor 235: trench for capacitor

240 : 루세늄막 245 : 이산화티타늄막240: ruthenium film 245 titanium dioxide film

246 : 루세늄막전극 260 : 상부전극막 246: ruthenium film electrode 260: upper electrode film

본 발명은 반도체소자의 제조방법에 관한 것으로서, 보다 상세하게는 얇은 두께를 가지면서도 누설전류의 증가를 억제할 수 있는 유전체막을 포함하며 이루어진 금속전극들을 갖는 반도체소자의 커패시터 제조방법에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device, and more particularly, to a method of manufacturing a capacitor of a semiconductor device having metal electrodes including a dielectric film capable of suppressing an increase in leakage current while having a thin thickness.

반도체소자들은 트랜지스터들, 저항체들 및 커패시터들을 포함한다. 이 중 커패시터는 상부전극 및 하부전극과 이들 사이에 위치하는 유전체막으로 이루어진다. 일반적으로 종래에는 커패시터를 형성하기 위해 도핑된 폴리실리콘막을 커패시터의 상부전극막 및 하부전극막으로 사용하는 폴리실리콘막-절연체막-폴리실리콘막(PIP; Polysilicon-Insulator-Polysilicon)구조의 커패시터를 사용하였다. 그런데, 최근 반도체소자가 고집적화 되면서 메모리 소자의 집적도가 증가하게 되었다. 이에 따라 60㎚이하 소자의 작은 셀 면적에서 커패시터의 충전용량을 확보하기 위해서는 금속막으로 이루어진 커패시터를 사용해야 하기 때문에 금속막을 상부전극 및 하부전극으로 사용하는 금속-절연체-금속구조의 엠아이엠(MIM; Metal Insulator-Metal) 커패시터를 제조하는 방법이 도입되었다. Semiconductor devices include transistors, resistors and capacitors. Among them, the capacitor is composed of an upper electrode and a lower electrode and a dielectric film positioned therebetween. In general, a capacitor having a polysilicon-insulator-polysilicon (PIP) structure using a doped polysilicon film as a top electrode film and a bottom electrode film of a capacitor is used to form a capacitor. It was. However, as semiconductor devices have recently been highly integrated, the degree of integration of memory devices has increased. Accordingly, in order to secure the charging capacity of the capacitor in the small cell area of the device having a thickness of 60 nm or less, a capacitor made of a metal film must be used. Therefore, an MIM of a metal-insulator-metal structure using the metal film as an upper electrode and a lower electrode is used. Metal Insulator-Metal) A method of manufacturing a capacitor has been introduced.

엠아이엠구조의 커패시터에서는 유전체막의 EOT(Effective Oxide Thickness)를 낮추기 위해 상부전극 및 하부전극으로 루세늄막(Ruthenium)이 가장 적합한 것으로 알려져 있다. 루세늄막에서 높은 유전상수를 확보할 수 있는 유전체막으로는 산화탄탈(Ta2O5) 있으며, 이는 600℃이상의 고온열처리로 인하여 충전용량과 우수한 누설전류 특성을 확보하게 된다. 그러나, 600℃이상의 고온에서는 루세늄막 전극의 열화가 매우 심하게 발생한다는 문제가 있다. 따라서 저온공정에 적용할 수 있는 유전체막의 개발이 필요하게 되었다.It is known that a ruthenium film is most suitable as an upper electrode and a lower electrode to reduce the effective oxide thickness (EOT) of a dielectric film in an MIM capacitor. A dielectric film capable of securing a high dielectric constant in a ruthenium film is tantalum oxide (Ta 2 O 5 ), which secures a charge capacity and excellent leakage current characteristics due to high temperature heat treatment of 600 ° C. or higher. However, there is a problem that deterioration of the ruthenium film electrode occurs very badly at a high temperature of 600 ° C or higher. Therefore, it is necessary to develop a dielectric film applicable to the low temperature process.

한편, 루타일(Rutile)구조의 이산화티타늄(TiO2)는 매우 높은 유전상수를 가진다. 루타일구조의 이산화티타늄은, 통상의 박막증착방법을 사용하여 이산화티타늄을 증착한 다음에, 700℃이상의 고온열처리를 수행하여야 얻을 수 있다. 따라서, 상기 산화탄탈과 마찬가지로 고온에서 전극열화가 심한 루세늄막에는 적합하지 못하다는 문제가 있다. 그런데 최근 연구결과에 의하면, 루세늄막에 원자층증착공정(ALD; Atomic Layer Deposition)을 수행하여 이산화티타늄을 증착할때, 산화제로서 고농도의 오존(O3)을 사용하면 루세늄막의 표면이 루타일구조를 갖는 루세늄옥사이드(RuO2)로 산화되기 때문에 고온의 열처리를 수행하지 않아도 루타일구조를 갖는 이산화티타늄을 형성할 수 있다는 보고가 있다. On the other hand, titanium dioxide (TiO 2 ) of the rutile structure (Rutile) has a very high dielectric constant. Titanium dioxide having a rutile structure can be obtained by depositing titanium dioxide using a conventional thin film deposition method and then performing a high temperature heat treatment of 700 ° C or higher. Therefore, like tantalum oxide, there is a problem in that it is not suitable for a ruthenium film with severe electrode degradation at high temperature. However, according to a recent study, when the titanium dioxide is deposited by performing atomic layer deposition (ALD) on the ruthenium film, the surface of the ruthenium film is rutile when a high concentration of ozone (O 3 ) is used as the oxidant. Since it is oxidized to ruthenium oxide (RuO 2 ) having a structure, it has been reported that titanium dioxide having a rutile structure can be formed without performing a high temperature heat treatment.

도 1a 및 도 1b는 산화제로서 오존을 사용하여 루세늄막에 원자층증착공정을 수행한 다음에 루세늄막의 결합상태를 엑스레이 포토일렉트론 스펙트로스코피(x-ray photoelectron spectroscopy) 장비를 사용하여 측정한 결과를 나타낸 그래프이다. Figures 1a and 1b is a result of measuring the bonding state of the ruthenium film using an x-ray photoelectron spectroscopy equipment after performing an atomic layer deposition process on the ruthenium film using ozone as an oxidant The graph shown.

이를 참조하면, 도 1a는 산화제로 오존(O3)을 첨가하면서 원자층증착공정을 수행한 경우의 루세늄막의 결합상태를 나타낸 그래프이고, 도 1b는 산화제로 물(H2O)을 첨가하면서 원자층증착공정을 수행한 경우의 루세늄막의 결합상태를 나타낸 그래프이며, 각각 그래프의 가로축은 결합에너지를 나타내고, 세로축은 결합강도를 나타낸다. 산화제로 오존을 첨가하게 되면 1a에서 'A'로 표시한 바와 같이 루세늄옥사이드의 그래프 높이가 루세늄막의 그래프 높이와 거의 비슷한 것으로 보아서 루세늄막의 표면이 산화되어있다는 것을 알 수 있다. 반면에 산화제로 물을 첨가한 경우에는 도 1b에서 'B'로 표시한 바와 같이 루세늄옥사이드의 그래프의 높이가 거의 없는 것으로 보아서 루세늄막의 표면이 거의 산화되지 않았다는 것을 확인할 수 있다.Referring to FIG. 1A, FIG. 1A is a graph showing the bonding state of a ruthenium membrane when an atomic layer deposition process is performed while adding ozone (O 3 ) as an oxidant, and FIG. 1B is water (H 2 O) added as an oxidizing agent. It is a graph showing the bonding state of the ruthenium film when the atomic layer deposition process is performed, wherein the horizontal axis represents the binding energy, and the vertical axis represents the bonding strength. When ozone is added as an oxidizer, the graph height of ruthenium oxide is almost the same as the graph height of the ruthenium film, as indicated by 'A' in 1a, indicating that the surface of the ruthenium film is oxidized. On the other hand, when water is added as an oxidizing agent, as shown by the graph 'B' in FIG. 1B, the height of the graph of ruthenium oxide is little, so it can be confirmed that the surface of the ruthenium film is hardly oxidized.

앞서 언급한 바와 같이, 루세늄막 위에 유전체막을 형성할 때 산화제로서 오존을 첨가한 원자층증착방법을 사용하게 되면 루타일구조의 이산화티타늄이 형성된 유전체막을 갖는 엠아이엠구조의 커패시터를 형성할 수 있다. 그러나 종래와 같은 방법에 의해 형성되는 이산화티타늄막의 EOT는 대략 10 내지 15Å정도이다. 이에 대해 커패시터의 누설전류 특성을 확보하기 위해서는 대략 250Å의 이산화티타늄막이 필요하다. 따라서 이산화티타늄막을 60㎚이하의 고집적 소자에 적용하기는 어렵기 때문에 적절한 두께를 가지면서도 누설전류를 확보할 수 있는 유전체막에 대한 연구가 활발히 진행중이다.As mentioned above, when the dielectric film is formed on the ruthenium film, the atomic layer deposition method in which ozone is added as an oxidant may be used to form an MEM capacitor having a dielectric film in which titanium dioxide having a rutile structure is formed. However, the EOT of the titanium dioxide film formed by the conventional method is about 10 to 15 microseconds. On the other hand, in order to secure the leakage current characteristics of the capacitor, a titanium dioxide film of approximately 250 mA is required. Therefore, since it is difficult to apply a titanium dioxide film to a highly integrated device of 60 nm or less, research into a dielectric film capable of securing a leakage current while having an appropriate thickness is being actively conducted.

본 발명이 이루고자 하는 기술적 과제는, 얇은 두께를 가지면서도 누설전류의 증가를 억제할 수 있는 유전체막을 포함하며 이루어진 금속전극들을 갖는 반도체소자의 커패시터 제조방법을 제공하는 것이다. SUMMARY OF THE INVENTION The present invention has been made in an effort to provide a method of manufacturing a capacitor of a semiconductor device having metal electrodes including a dielectric film capable of suppressing an increase in leakage current while having a thin thickness.

상기 기술적 과제를 달성하기 위하여, 본 발명에 따른 금속전극들을 갖는 반 도체소자의 커패시터 제조방법은, 반도체 기판 상에 스토리지노드콘택을 갖는 절연막을 형성하는 단계; 상기 절연막 위에 식각방지막 및 커패시터용 절연막을 순차 형성하는 단계; 상기 스토리지노드콘택의 상부표면 일부가 노출되도록 상기 커패시터용 산화막 및 식각방지막을 순차 식각하여 커패시터용 트렌치를 형성하는 단계; 상기 커패시터용 트렌치 및 커패시터용 절연막 위에 루세늄막을 형성하는 단계; 상기 커패시터용 절연막의 상부가 노출되도록 상기 루세늄막의 일부를 제거하여 노드분리된 루세늄전극막을 형성하는 단계; 상기 커패시터용 절연막을 제거하여 상기 실린더구조의 루세늄전극막이 남도록 하는 단계; 오존 및 산소플라즈마 트리트먼트 공정을 수행하여 상기 루세늄전극막의 표면을 산화시키는 단계; 상기 표면이 산화된 루세늄전극막 전면에 시드층으로 이산화티타늄막을 형성하는 단계; 상기 시드층이 형성된 결과물 위에 이산화티타늄 및 알루미나의 혼합유전체막을 형성하는 단계; 및 상기 혼합유전체막 위에 상부전극을 형성하는 단계를 포함한다.In order to achieve the above technical problem, a capacitor manufacturing method of a semiconductor device having a metal electrode according to the present invention, forming an insulating film having a storage node contact on a semiconductor substrate; Sequentially forming an etch stop layer and an insulating layer for a capacitor on the insulating layer; Forming a trench for the capacitor by sequentially etching the capacitor oxide layer and the etch stop layer to expose a portion of the upper surface of the storage node contact; Forming a ruthenium film on the capacitor trench and the capacitor insulating film; Removing a portion of the ruthenium film so as to expose an upper portion of the insulating film for the capacitor to form a node separated ruthenium electrode film; Removing the insulating film for the capacitor so that the ruthenium electrode film of the cylinder structure remains; Oxidizing the surface of the ruthenium electrode film by performing an ozone and oxygen plasma treatment process; Forming a titanium dioxide film as a seed layer on the entire surface of the ruthenium electrode film whose surface is oxidized; Forming a mixed dielectric film of titanium dioxide and alumina on the resultant on which the seed layer is formed; And forming an upper electrode on the mixed dielectric film.

상기 루세늄막을 형성하는 단계는, 원자층증착공정, 플라즈마인핸스드 원자층증착공정 또는 화학적기상증착공정 중 어느 하나의 공정을 사용할 수 있다.The step of forming the ruthenium film may use any one of an atomic layer deposition process, a plasma enhanced atomic layer deposition process, or a chemical vapor deposition process.

상기 루세늄막의 일부를 제거하여 노드분리하는 단계는, 에치백 또는 화학적기계적연마공정을 수행할 수 있다.Separating the node by removing a portion of the ruthenium layer may perform an etch back or chemical mechanical polishing process.

상기 이산화티타늄막을 형성하는 단계는, Ti(OCH2H5)4, Ti(i-OC3H7)4, Ti[N(C2H5)2]4 및 Ti[OC(CH3)(C2H5)2]4로 이루어진 그룹 중에서 선택되는 티타늄 함유가스를 소스가스를 이용하고, 오존 또는 산소가스를 산화제로 이용하는 원자층증착 공정을 수행할 수 있다.The forming of the titanium dioxide film may include Ti (OCH 2 H 5 ) 4, Ti (i-OC 3 H 7 ) 4 , Ti [N (C 2 H 5 ) 2 ] 4, and Ti [OC (CH 3 ) ( C 2 H 5 ) 2 ] 4 Atomic layer deposition process using titanium containing gas selected from the group consisting of a source gas, using ozone or oxygen gas as the oxidant can be performed.

이 경우, 상기 이산화티타늄막은, 5 내지 30Å의 두께를 갖도록 할 수 있다.In this case, the titanium dioxide film may have a thickness of 5 to 30 GPa.

커패시터용 절연막을 제거하는 단계 이후에, 600℃이하 전기로 또는 급속 열처리기에서 질소(N2), 질소(N2) 또는 산소(O2), 암모니아(NH3)의 혼합기체 분위기로 열처리공정을 수행하는 단계를 더 포함할 수 있다.After the step of removing the insulating film for the capacitor, the heat treatment process in an electric furnace below 600 ℃ or a mixed gas atmosphere of nitrogen (N 2 ), nitrogen (N 2 ) or oxygen (O 2 ), ammonia (NH 3 ) in a rapid heat treatment machine It may further comprise the step of performing.

상기 이산화티타늄 및 알루미나의 혼합유전체막은, Ti(OCH2H5)4, Ti(i-OC3H7)4, Ti[N(C2H5)2]4 및 Ti[OC(CH3)(C2H5)2]4로 이루어진 그룹 중에서 선택되는 티타늄 함유가스를 티타늄 소스가스를 이용하고, Al(CH4)를 알루미늄 소스가스로 이용하는 원자층증착공정을 반복 수행하여 형성할 수 있다.The mixed dielectric film of titanium dioxide and alumina includes Ti (OCH 2 H 5 ) 4, Ti (i-OC 3 H 7 ) 4 , Ti [N (C 2 H 5 ) 2 ] 4, and Ti [OC (CH 3 ) The titanium-containing gas selected from the group consisting of (C 2 H 5 ) 2 ] 4 may be formed by repeatedly performing an atomic layer deposition process using a titanium source gas and using Al (CH 4 ) as an aluminum source gas.

이 경우, 상기 이산화티타늄 및 알루미나의 혼합유전체막은, 20 내지 100Å의 두께를 갖도록 할 수 있다.In this case, the mixed dielectric film of titanium dioxide and alumina can have a thickness of 20 to 100 GPa.

상기 상부전극막은, 루세늄막, 티타늄나이트라이드막, 탄타늄나이트라이드막 및 백금 중 적어도 어느 하나를 포함할 수 있다.The upper electrode film may include at least one of a ruthenium film, a titanium nitride film, a titanium nitride film, and platinum.

이하 첨부한 도면을 참조하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 도면에서 여러층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention. In the drawings, the thickness of layers, films, panels, regions, etc., are exaggerated for clarity. Like parts are designated by like reference numerals throughout the specification.

먼저 도 2를 참조하면, 반도체 기판(200) 상에 스토리지노트콘택(215)을 갖는 절연막을 형성한다. 도면에서 나타내지는 않았지만, 반도체 기판(200) 내에는 활성영역을 한정하는 소자분리막(미도시) 및 불순물 영역인 소스/드레인 영역(미도시)이 형성되어 있으며, 스토리지노드콘택의 하부에는 이러한 불순물 영역과 스토리지노드콘택을 전기적으로 연결하는 컨택플러그(미도시)가 형성되어있다.First, referring to FIG. 2, an insulating film having a storage note contact 215 is formed on a semiconductor substrate 200. Although not shown in the drawings, an isolation layer (not shown) and an impurity region, a source / drain region (not shown), which define an active region, are formed in the semiconductor substrate 200, and the impurity region is formed under the storage node contact. A contact plug (not shown) is formed to electrically connect the storage node contact with the storage node.

다음에 스토리지노드콘택(215)이 형성된 절연막(210) 위에 식각방지막(220) 및 커패시터용 절연막(230)을 순차 형성한다. 식각방지막(220)은, 질화막으로 형성할 수 있으며, 커패시터용 절연막(230)은, 플라즈마인핸스드 테트라오소실리케이트막(Plasma Enhanced Tetra Ethyal Ortho Silicate; 이하 PE-TEOS막이라 칭함), 포스포실리케이트막(Phospho-Silicate Glass; 이하 PSG막이라 칭함) 또는 보론포스포러스실리케이트글래스막(Born Phosphin silicate glass;이하 BPSG막이라 칭함) 중 어느 하나를 사용하여 형성할 수 있다. 이 경우 커패시터용 절연막은, 단일층으로 형성하거나 또는 다층으로 형성할 수 있다.예컨대 PE-TEOS막으로 이루어진 단일층으로 형성하거나, BPSG막 및 PE-TEOS막으로 이루어진 이중층 또는 BPSG막과 PSG막 및 PE-TEOS막과 같은 삼중층으로 형성할 수 있다. Next, an etch stop layer 220 and a capacitor insulating layer 230 are sequentially formed on the insulating layer 210 on which the storage node contacts 215 are formed. The anti-etching film 220 may be formed of a nitride film, and the insulating film 230 for the capacitor may include a plasma-enhanced tetra-isosilicate film (hereinafter referred to as a PE-TEOS film) and a phosphosilicate film. (Phospho-Silicate Glass; hereinafter referred to as PSG film) or Boron Phosphin silicate glass (hereinafter referred to as BPSG film) can be formed using. In this case, the insulating film for capacitors may be formed in a single layer or in multiple layers. For example, a single layer made of a PE-TEOS film, a double layer made of a BPSG film and a PE-TEOS film, or a BPSG film and a PSG film, It may be formed of a triple layer such as a PE-TEOS film.

다음에 도 3을 참조하면, 커패시터용 절연막(260)의 일부를 순차 식각하여 스토리지노드콘택(215)의 일부표면을 노출시키는 커패시터용 트렌치(235)를 형성한다. Next, referring to FIG. 3, a portion of the capacitor insulating layer 260 is sequentially etched to form a capacitor trench 235 exposing a part of the surface of the storage node contact 215.

다음에 도 4를 참조하면, 상기 커패시터용 절연막(230)의 상부 및 커패시터용 트렌치(235)의 측벽과 바닥면에 상부전극막으로서 루세늄막(Ru)(240)을 증착한 다음에 노드분리를 위해 커패시터용 절연막(230)의 상부가 노출되도록 루세늄막(240)을 제거한다. 루세늄막은(240), 원차층증착공정(ALD; Atomic Layer Deposition), 플라즈마인핸스드 원자층증착공정(PE-ALD; Plasma Enhanced-Atomic Layer Deposition) 또는 화학적기상증착공정(CVD; Chemical Vapor Deposition) 중 어느 하나의 공정을 사용하여 증착할 수 있다. 노드분리를 위해서는, 에치백(etch-back) 또는 평탄화공정, 예컨대 화학적기계적연마공정(CMP; Chemical Mechanical Polishing)을 수행할 수 있다. Next, referring to FIG. 4, a ruthenium film (Ru) 240 is deposited as an upper electrode film on the sidewalls and the bottom surface of the capacitor insulating film 230 and the capacitor trench 235. The ruthenium film 240 is removed so that the upper portion of the capacitor insulating film 230 is exposed. The ruthenium film 240, an Atomic Layer Deposition (ALD), Plasma Enhanced-Atomic Layer Deposition (PE-ALD) or Chemical Vapor Deposition (CVD) Deposition may be performed using either process. For node separation, an etch-back or planarization process such as chemical mechanical polishing (CMP) may be performed.

다음에 도 5를 참조하면, 커패시터용 절연막(도 4의 230)을 제거하여 실린더구조의 루세늄전극막(241)을 형성한다. 커패시터용 절연막(도 4의 230)은, 습식식각공정(wet etch)을 수행하여 제거할 수 있다. 다음에 치밀도 증가 및 막내 잔류하는 불순물 제거를 위해 600℃ 이하의 전기로 또는 금속 열처리기에서 질소(N2), 질소(N2) 또는 산소(O2N), 암모니아(NH3)의 혼합기체 분위기에서 열처리공정을 수행한다. Next, referring to FIG. 5, the insulating film for capacitor (230 of FIG. 4) is removed to form a cylindrical ruthenium electrode film 241. The insulating film 230 for the capacitor (230 of FIG. 4) may be removed by performing a wet etch process. Then mix nitrogen (N 2 ), nitrogen (N 2 ) or oxygen (O 2 N), ammonia (NH 3 ) in an electric furnace or a metal heat treatment machine at 600 ° C or below to increase the density and remove impurities remaining in the film. The heat treatment process is performed in a gas atmosphere.

다음에 도 6를 참조하면, 루세늄전극막(241)에 오존(O3) 또는 산소플라즈마(O2 Plasma)를 사용한 트리트먼트공정을 수행한다. 그러면 루세늄막(240)의 표면이 산화되어 루타일(Rutile)구조를 갖는 루세늄옥사이드막(RuO2)(242)이 형성된다. 다음에 표면이 루세늄옥사이드막(241)으로 산화된 루세늄막전극(241) 위에 시드층(seed layer)으로 이산화티타늄막(245)을 형성한다. 이산화티타늄막(TiO2)(245)을 형성하는 방법에는 제한이 없으나, 본 발명에서는 원자층증착공정(ALD; Atomic Layer Deposition)을 수행한다. Next, referring to FIG. 6, a treatment process using ozone (O 3 ) or oxygen plasma (O 2 Plasma) is performed on the ruthenium electrode film 241. Then, the surface of the ruthenium film 240 is oxidized to form a ruthenium oxide film RuO 2 242 having a rutile structure. Next, a titanium dioxide film 245 is formed as a seed layer on the ruthenium film electrode 241 whose surface is oxidized to the ruthenium oxide film 241. The method for forming the titanium dioxide film (TiO 2 ) 245 is not limited, but in the present invention, atomic layer deposition (ALD) is performed.

보다 구체적으로 설명하자면 먼저 도 5의 구조체를 원자층증착장비 내에 로딩한다. 다음에 먼저 티타늄(Ti) 소스가스를 공급하여 표면이 루세늄옥사이드(241)로 산화된 루세늄막(240) 위에 흡착시킨다. 다음에 퍼징가스를 공급하여 흡착되지 않은 여분의 소스가스를 퍼지시킨다. 다음에 산화제로서 산소 또는 오존을 공급하여 원자층 단위의 이산화티타늄막(245)을 형성한다. 다음에 다시 퍼징가스를 공급하여 화학반응에 참여하지 않은 산화제 및 산화제 부산물을 퍼지시킨다. 위와 같이 소스가스 공급, 퍼지, 산화제 공급, 퍼지를 공정의 한주기로 하고, 이를 반복수행하여 원하는 두께의 이산화티타늄막(245)을 형성한다. 티타늄소스가스는, Ti(OCH2H5)4, Ti(i-OC3H7)4, Ti[N(C2H5)2]4 및 Ti[OC(CH3)(C2H5)2]4로 이루어진 그룹 중에서 선택되는 티타늄 함유가스를 이용할 수 있으며, 이로써 대략 5 내지 30Å의 이산화티타늄막(245)을 형성할 수 있다. To be more specific, first, the structure of FIG. 5 is loaded into an atomic layer deposition apparatus. Next, first, a titanium (Ti) source gas is supplied to adsorb onto the ruthenium film 240 whose surface is oxidized to ruthenium oxide 241. Next, a purge gas is supplied to purge the excess source gas which is not adsorbed. Next, oxygen or ozone is supplied as an oxidant to form a titanium dioxide film 245 in atomic layer units. The purge gas is then supplied again to purge the oxidant and oxidant by-products that did not participate in the chemical reaction. Source gas supply, purge, oxidant supply, purge as described above as a cycle of the process, and repeatedly performed to form a titanium dioxide film 245 of the desired thickness. Titanium source gases include Ti (OCH 2 H 5 ) 4, Ti (i-OC 3 H 7 ) 4 , Ti [N (C 2 H 5 ) 2 ] 4 and Ti [OC (CH 3 ) (C 2 H 5 Titanium-containing gas selected from the group consisting of 2 ) 4 may be used, thereby forming a titanium dioxide film 245 of approximately 5 to 30 microns.

다음에 도 7을 참조하면, 이산화티타늄막(245)이 형성된 결과물 전면에 이산화티타늄막(TiO2)과 알루미나막(Al2O3)이 혼합된 구조의 유전체막(250)을 형성한다. 이를 형성하는 방법에는 제한이 없으나, 본 발명에서는 원자층증착공정(ALD)을 수행한다. Next, referring to FIG. 7, a dielectric film 250 having a structure in which a titanium dioxide film TiO 2 and an alumina film Al 2 O 3 are mixed is formed on the entire surface of the resultant product on which the titanium dioxide film 245 is formed. There is no limitation to the method for forming this, but in the present invention, the atomic layer deposition process (ALD) is performed.

보다 구체적으로 설명하자면 먼저 도 6의 구조체를 원자층증착장비 내에 로딩한다. 다음에 먼저 티타늄 소스가스를 공급하여 시드층인 이산화티타늄막(245) 위에 흡착시킨다. 다음에 퍼징가스를 공급하여 흡착되지 않은 여분의 소스가를 퍼지시킨다. 다음에 산화제로서 산소 또는 오존을 공급하여 원자층 단위의 이산화티 타늄막(TiO2)을 형성한다. 다음에 다시 퍼징가스를 공급하여 화학반응에 참여하지 않은 산화제 및 산화제 부산물을 퍼지시킨다. More specifically, first, the structure of FIG. 6 is loaded into an atomic layer deposition apparatus. Next, a titanium source gas is first supplied and adsorbed onto the titanium dioxide film 245 as a seed layer. Next, a purge gas is supplied to purge excess source gas that is not adsorbed. Next, oxygen or ozone is supplied as an oxidizing agent to form a titanium dioxide film TiO 2 in atomic layer units. The purge gas is then supplied again to purge the oxidant and oxidant by-products that did not participate in the chemical reaction.

다음에 알루미늄 소스가스를 공급하여 이산화티타늄막 위에 흡착시킨다. 다음에 퍼징가스를 공급하여 흡착되지 않은 여분의 소스가스를 퍼지시킨다. 다음에 산화제로서 산소 또는 오존을 공급하여 원자층단위의 알루미나막(Al2O3)을 형성한다. 다음에 다시 퍼징가스를 공급하여 화학반응에 참여하지 않은 산화제 및 산화제 부산물을 퍼지시킨다. Next, aluminum source gas is supplied and adsorbed on a titanium dioxide film. Next, a purge gas is supplied to purge the excess source gas which is not adsorbed. Next, oxygen or ozone is supplied as an oxidant to form an alumina film (Al 2 O 3 ) in atomic layer units. The purge gas is then supplied again to purge the oxidant and oxidant by-products that did not participate in the chemical reaction.

위와 같이 티타늄 소스가스 공급, 퍼지, 산화제 공급, 퍼지 및 알루미늄 소스가스 공급, 퍼지, 산화제 공급, 퍼지를 공정의 한주기로 하고, 이를 반복수행하여 원하는 두께의 이산화티타늄막과 알루미늄막의 혼합 유전체막(250)을 형성한다. Titanium source gas supply, purge, oxidant supply, purge and aluminum source gas supply, purge, oxidant supply, purge as described above as a cycle of the process, iterate repeatedly mixed dielectric film of titanium dioxide film and aluminum film of the desired thickness (250) ).

이산화티타늄막과 알루미늄막의 혼합 유전체막(250)의 원자층증착은, 대략 200 내지 500도의 증착온도에서 이루어지며, 티타늄 소스가스는, Ti(OCH2H5)4, Ti(i-OC3H7)4, Ti[N(C2H5)2]4 및 Ti[OC(CH3)(C2H5)2]4로 이루어진 그룹 중에서 선택되는 티타늄 함유가스를 이용할 수 있다. 또한, 알루미늄 소스가스는, Al(CH4)로 이루어진 알루미늄 함유가스를 이용할 수 있다. 이로써 대략 20 내지 100Å의 이산화티타늄과 알루미늄막의 혼합 유전체막(250)을 형성할 수 있다. The atomic layer deposition of the mixed dielectric film 250 of the titanium dioxide film and the aluminum film is performed at a deposition temperature of approximately 200 to 500 degrees, and the titanium source gas is Ti (OCH 2 H 5 ) 4, Ti (i-OC 3 H 7 ) A titanium-containing gas selected from the group consisting of 4 , Ti [N (C 2 H 5 ) 2 ] 4 and Ti [OC (CH 3 ) (C 2 H 5 ) 2 ] 4 can be used. As the aluminum source gas, an aluminum containing gas made of Al (CH 4 ) can be used. As a result, a mixed dielectric film 250 of titanium dioxide and aluminum film of approximately 20 to 100 microseconds can be formed.

전술한 바와 같이, 루타일구조를 갖는 시드층인 이산화티타늄(245) 위에 이산화티타늄과 알루미나가 혼합된 유전체막(250)을 형성하는 과정에서 이산화티타늄 과 알루미나의 화학적인 반응을 통해 반도체소자의 박막내에 트랩밀도를 감소시켜 누설전류가 발생하는 것을 방지할 수 있다.As described above, in the process of forming the dielectric film 250 in which titanium dioxide and alumina are mixed on the titanium dioxide 245 which is a seed layer having a rutile structure, a thin film of a semiconductor device is formed through a chemical reaction between titanium dioxide and alumina. By reducing the trap density in the inside, it is possible to prevent the leakage current from occurring.

다음에 도 8을 참조하면, 이산화티타늄과 알루미늄막의 혼합 유전체막(250) 위에 상부전극막(260)을 형성한다. 상부전극막(260)은, 티타늄나이트라이드, 탄타늄나이트라이드, 백금 중 어느하나를 사용하여 형성할 수 있다. 이 경우 원자층증착공정(ALD) 또는 화학기상증착공정(CVD)을 이용할 수 있다. Next, referring to FIG. 8, an upper electrode film 260 is formed on the mixed dielectric film 250 of titanium dioxide and an aluminum film. The upper electrode film 260 may be formed using any one of titanium nitride, titanium nitride, and platinum. In this case, an atomic layer deposition process (ALD) or chemical vapor deposition process (CVD) may be used.

상기한 바와 같이 본 발명에 따른 금속전극들을 갖는 반도체소자의 커패시터 제조방법을 적용하게 되면, 오존 또는 산소플라즈마 트리트먼트공정으로 인해 표면이 루타일 구조를 갖는 루세늄옥사이드로 산화된 루세늄막 위에 원자층증착공정을 사용하여 시드층으로 루타일구조의 이산화티타늄을 형성하고, 그 위에 이산화티타늄과 알루미나가 혼합된 유전체막을 형성하였다. 이 공정을 통해 이산화티타늄과 알루미나가 화학반응을 하여 박막내에 트랩밀도를 감소시키기 때문에 누설전류의 특성을 개선할 수 있다.As described above, when the capacitor manufacturing method of the semiconductor device having the metal electrodes according to the present invention is applied, the atomic layer on the ruthenium film oxidized with rutile oxide having a rutile structure due to ozone or oxygen plasma treatment process Using a deposition process, a titanium oxide having a rutile structure was formed as a seed layer, and a dielectric film mixed with titanium dioxide and alumina was formed thereon. Through this process, titanium dioxide and alumina are chemically reacted to reduce trap density in the thin film, thereby improving leakage current characteristics.

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본개념을 이용한 당업자의 여러 변형 및 개량 형때 또한 본 발명의 권리보호 범위에 속하는 것이다.Although the preferred embodiments of the present invention have been described in detail above, the scope of the present invention is not limited thereto, and various modifications and improvements of those skilled in the art using the basic concept of the present invention as defined in the following claims are also provided. It belongs to the scope of protection of rights.

Claims (9)

반도체 기판 상에 스토리지노드콘택을 갖는 절연막을 형성하는 단계;Forming an insulating film having a storage node contact on the semiconductor substrate; 상기 절연막 위에 식각방지막 및 커패시터용 절연막을 순차 형성하는 단계;Sequentially forming an etch stop layer and an insulating layer for a capacitor on the insulating layer; 상기 스토리지노드콘택의 상부표면 일부가 노출되도록 상기 커패시터용 절연막 및 식각방지막을 순차 식각하여 커패시터용 트렌치를 형성하는 단계;Forming a trench for the capacitor by sequentially etching the capacitor insulating film and the etch stop layer to expose a portion of the upper surface of the storage node contact; 상기 커패시터용 트렌치 및 커패시터용 절연막 위에 루세늄막을 형성하는 단계; Forming a ruthenium film on the capacitor trench and the capacitor insulating film; 상기 커패시터용 절연막의 상부가 노출되도록 상기 루세늄막의 일부를 제거하여 노드분리된 루세늄전극막을 형성하는 단계;Removing a portion of the ruthenium film so as to expose an upper portion of the insulating film for the capacitor to form a node separated ruthenium electrode film; 상기 커패시터용 절연막을 제거하여 상기 루세늄전극막이 남도록 하는 단계; Removing the insulating film for the capacitor so that the ruthenium electrode film remains; 오존 및 산소플라즈마 트리트먼트 공정을 수행하여 상기 루세늄전극막의 표면을 산화시키는 단계;Oxidizing the surface of the ruthenium electrode film by performing an ozone and oxygen plasma treatment process; 상기 표면이 산화된 루세늄전극막 전면에 시드층으로 이산화티타늄막을 형성하는 단계; Forming a titanium dioxide film as a seed layer on the entire surface of the ruthenium electrode film whose surface is oxidized; 상기 시드층이 형성된 결과물 위에 이산화티타늄 및 알루미나의 혼합유전체막을 형성하는 단계; 및 Forming a mixed dielectric film of titanium dioxide and alumina on the resultant on which the seed layer is formed; And 상기 혼합유전체막 위에 상부전극을 형성하는 단계를 포함하는 것을 특징으로 하는 금속전극들을 갖는 커패시터 제조방법.And forming an upper electrode on the mixed dielectric film. 청구항 2은(는) 설정등록료 납부시 포기되었습니다.Claim 2 has been abandoned due to the setting registration fee. 제1항에 있어서,The method of claim 1, 상기 루세늄막을 형성하는 단계는, 원자층증착공정, 플라즈마인핸스드 원자층증착공정 또는 화학적기상증착공정 중 어느 하나의 공정을 사용하는 것을 특징으로 하는 금속전극들을 갖는 커패시터 제조방법. The forming of the ruthenium film may include any one of an atomic layer deposition process, a plasma enhanced atomic layer deposition process, and a chemical vapor deposition process. 청구항 3은(는) 설정등록료 납부시 포기되었습니다.Claim 3 was abandoned when the setup registration fee was paid. 제1항에 있어서,The method of claim 1, 상기 루세늄막의 일부를 제거하여 노드분리하는 단계는, 에치백 또는 화학적기계적연마공정을 수행하는 것을 특징으로 하는 금속전극들을 갖는 커패시터 제조방법.Separating the node by removing a portion of the ruthenium film, the method of manufacturing a capacitor having metal electrodes, characterized in that for performing an etch back or chemical mechanical polishing process. 청구항 4은(는) 설정등록료 납부시 포기되었습니다.Claim 4 was abandoned when the registration fee was paid. 제1항에 있어서,The method of claim 1, 상기 이산화티타늄막을 형성하는 단계는, Ti(OCH2H5)4, Ti(i-OC3H7)4, Ti[N(C2H5)2]4 및 Ti[OC(CH3)(C2H5)2]4로 이루어진 그룹 중에서 선택되는 티타늄 함유가스를 소스가스를 이용하고, 오존 또는 산소가스를 산화제로 이용하는 원자층증착공정을 수행하는 것을 특징으로 하는 금속전극들을 갖는 반도체소자의 커패시터 제조방법.The forming of the titanium dioxide film may include Ti (OCH 2 H 5 ) 4, Ti (i-OC 3 H 7 ) 4 , Ti [N (C 2 H 5 ) 2 ] 4, and Ti [OC (CH 3 ) ( C 2 H 5 ) 2 ] 4 of the semiconductor device having a metal electrode, characterized in that for performing an atomic layer deposition process using a source gas of titanium containing gas selected from the group consisting of ozone or oxygen gas as an oxidant Capacitor manufacturing method. 청구항 5은(는) 설정등록료 납부시 포기되었습니다.Claim 5 was abandoned upon payment of a set-up fee. 제1항에 있어서,The method of claim 1, 청구항 6은(는) 설정등록료 납부시 포기되었습니다.Claim 6 was abandoned when the registration fee was paid. 제1항에 있어서,The method of claim 1, 커패시터용 절연막을 제거하는 단계 이후에, 600℃이하 전기로 또는 급속 열처리기에서 질소, 질소 또는 산소, 암모니아의 혼합기체 분위기로 열처리공정을 수행하는 단계를 더 포함하는 것을 특징으로 하는 금속전극들을 갖는 반도체소자의 커패시터 제조방법. After the step of removing the insulating film for the capacitor, further comprising the step of performing a heat treatment process in an electric furnace of 600 ℃ or less or a mixed gas atmosphere of nitrogen, nitrogen, oxygen, ammonia in a rapid heat treatment machine having a metal electrode Method of manufacturing a capacitor of a semiconductor device. 청구항 7은(는) 설정등록료 납부시 포기되었습니다.Claim 7 was abandoned upon payment of a set-up fee. 제1항에 있어서, The method of claim 1, 상기 이산화티타늄 및 알루미나의 혼합유전체막은, Ti(OCH2H5)4, Ti(i-OC3H7)4, Ti[N(C2H5)2]4 및 Ti[OC(CH3)(C2H5)2]4로 이루어진 그룹 중에서 선택되는 티타늄 함유가스를 티타늄 소스가스를 이용하고, Al(CH4)를 알루미늄 소스가스로 이용하는 원자층증착공정을 반복 수행하여 형성하는 것을 특징으로 하는 금속전극들을 갖는 반도체소자의 커패시터 제조방법. The mixed dielectric film of titanium dioxide and alumina includes Ti (OCH 2 H 5 ) 4, Ti (i-OC 3 H 7 ) 4 , Ti [N (C 2 H 5 ) 2 ] 4, and Ti [OC (CH 3 ) (C 2 H 5 ) 2 ] 4 The titanium-containing gas selected from the group consisting of using a titanium source gas, characterized in that formed by repeating the atomic layer deposition process using Al (CH 4 ) as an aluminum source gas A capacitor manufacturing method of a semiconductor device having a metal electrode. 청구항 8은(는) 설정등록료 납부시 포기되었습니다.Claim 8 was abandoned when the registration fee was paid. 제1항에 있어서, The method of claim 1, 상기 이산화티타늄 및 알루미나의 혼합유전체막은, 20 내지 100Å의 두께를 갖는 것을 특징으로 하는 금속전극들을 갖는 반도체소자의 커패시터 제조방법. The mixed dielectric film of titanium dioxide and alumina has a thickness of 20 to 100 GPa. 청구항 9은(는) 설정등록료 납부시 포기되었습니다.Claim 9 was abandoned upon payment of a set-up fee. 제1항에 있어서,The method of claim 1, 상기 상부전극은, 루세늄막, 티타늄나이트라이드막, 탄타늄나이트라이드막 및 백금 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 금속전극들을 갖는 커패시터 제조방법.And the upper electrode includes at least one of a ruthenium film, a titanium nitride film, a titanium nitride film, and platinum.
KR1020050043219A 2005-05-23 2005-05-23 Method for fabricating capacitor has metal electrode in semiconductor device KR101090463B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050043219A KR101090463B1 (en) 2005-05-23 2005-05-23 Method for fabricating capacitor has metal electrode in semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050043219A KR101090463B1 (en) 2005-05-23 2005-05-23 Method for fabricating capacitor has metal electrode in semiconductor device

Publications (2)

Publication Number Publication Date
KR20060120960A KR20060120960A (en) 2006-11-28
KR101090463B1 true KR101090463B1 (en) 2011-12-07

Family

ID=37706922

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050043219A KR101090463B1 (en) 2005-05-23 2005-05-23 Method for fabricating capacitor has metal electrode in semiconductor device

Country Status (1)

Country Link
KR (1) KR101090463B1 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100877483B1 (en) * 2007-10-04 2009-01-07 주식회사 동부하이텍 Flash memory device and method of manufacturing the same
TWI737230B (en) * 2020-03-23 2021-08-21 信紘科技股份有限公司 Electrode surface treatment method
CN113593912A (en) * 2020-04-30 2021-11-02 信纮科技股份有限公司 Electrode surface treatment method

Also Published As

Publication number Publication date
KR20060120960A (en) 2006-11-28

Similar Documents

Publication Publication Date Title
KR100622609B1 (en) Thin film deposition method
JP4111427B2 (en) Capacitor manufacturing method for semiconductor device
KR100587686B1 (en) Method for forming TiN and method for manufacturing capacitor used the same
US6486022B2 (en) Method of fabricating capacitors
KR20040096359A (en) Methods for manufacturing capacitor of semiconductor memory device
JP2005136414A (en) Capacitor, semiconductor element provided with same, and manufacturing method thereof
KR101090463B1 (en) Method for fabricating capacitor has metal electrode in semiconductor device
KR100424710B1 (en) Fabricating method of semiconductor device
KR100596805B1 (en) Method for forming capacitor of semiconductor device
KR100772101B1 (en) Method for forming capacitor of semiconductor device
KR100717824B1 (en) Capacitor and method for manufacturing the same
US7608517B2 (en) Method for forming capacitor of semiconductor device
KR100533981B1 (en) Method for fabricating capacitor in semiconductor device
KR100399073B1 (en) Capacitor in Semiconductor Device and method of fabricating the same
KR100646923B1 (en) A method of manufacturing a capacitor in a semiconductor device
KR100882090B1 (en) Method for fabricating capacitor of semiconductor device
KR20070045661A (en) Method for manufacturing capacitor
KR100604664B1 (en) Capacitor with double dielectric and method for manufacturing the same
KR100798735B1 (en) Capacitor and method of manufacturing the same
KR101094951B1 (en) Semiconductor device with titanium nitride bottom electrode and method for manufacturing the same
KR100418587B1 (en) Method of forming semiconductor memory device having electroplating electrode
KR100886626B1 (en) Method for fabricating capacitor in semiconductor device
KR100585092B1 (en) Capacitor of integrated circuit having a aluminum-oxide spacer on the side wall of capacitor and fabricating method the same
KR20000043578A (en) Manufacturing method of capacitor
KR100902103B1 (en) Method for fabricating capacitor and memthod for fabricating semiconductor device comprising the capacitor

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee